JP2020178209A - 光電変換装置、光電変換システム及び移動体 - Google Patents

Abstract

【課題】出力信号の精度が向上された光電変換装置を提供する。【解決手段】半導体基板と、光電変換層と、第１の電極と、第２の電極と、第３の電極と、を有し、第１の方向において、前記第３の電極は、前記第１の電極と前記第２の電極との間に配されており、前記第１の方向において、前記第３の電極と前記第１の電極又は前記第２の電極との間隔は、前記第１の電極、前記第２の電極及び前記第３の電極の長さのうちの少なくとも１つの０．８倍以上である。【選択図】図２

Description

本発明は、光電変換装置、光電変換システム及び移動体に関する。

特許文献１には、基板の上に設けられた光電変換層を有する撮像装置が開示されている。特許文献１の撮像装置において、画素は第１の電極、第２の電極及び第３の電極を有している。これらの電極の上には、光電変換層が設けられている。第３の電極は、第１の電極と第２の電極の間に設けられている。この構成の画素においては、位相差検出用の信号が、第１の電極と第２の電極とから出力され、撮像用の信号が、第３の電極から出力される。第１の電極と第２の電極の間に第３の電極が配置されていることにより第１の電極と第２の電極とが離れて配置されるため、基線長を長くすることができる。そのため、特許文献１の撮像装置は、高い測距精度を達成することができる。

特開２０１８−２０７２２４号公報

特許文献１に記載されているような光電変換層を用いた光電変換装置において、出力信号の更なる精度向上が求められている。そこで、本発明は、出力信号の精度が向上された光電変換装置、光電変換システム及び移動体を提供することを目的とする。

本発明の一観点によれば、半導体基板と、光電変換層と、各々が前記光電変換層と前記半導体基板との間に配された、第１の電極、第２の電極及び第３の電極と、前記第１の電極、前記第２の電極及び前記第３の電極に対して、前記光電変換層を介して対向するように配された第４の電極と、を有し、前記光電変換層に平行な第１の方向において、前記第３の電極は、前記第１の電極と前記第２の電極との間に配されており、前記第１の方向において、前記第３の電極は、前記第１の電極との間に第１の間隔を隔てて配されており、前記第１の方向において、前記第３の電極は、前記第２の電極との間に第２の間隔を隔てて配されており、前記第１の電極、前記第２の電極及び前記第３の電極は、前記第１の方向において、それぞれ、第１の長さ、第２の長さ及び第３の長さを有し、前記第１の間隔及び第２の間隔のうちの少なくとも１つは、前記第１の長さ、前記第２の長さ及び前記第３の長さのうちの少なくとも１つの０．８倍以上である、ことを特徴とする光電変換装置が提供される。

本発明によれば、出力信号の精度が向上された光電変換装置、光電変換システム及び移動体を提供することができる。

第１実施形態に係る撮像装置の概略構成を示すブロック図である。 第１実施形態に係る画素の概略構成を説明する図である。 測距について説明する図である。 寄生容量と電極形状の関係を説明する図である。 第１実施形態に係る画素アレイにおける画素の配列を示す図である。 第１実施形態に係る画素回路の構成例を示す図である。 第１実施形態に係る画素回路の駆動方法を示すタイミングチャートである。 第１実施形態に係る画素の構造をより詳細に説明する断面図である。 第１実施形態に係る電極とＭＩＭ容量の配置例を示す図である。 第１実施形態に係る電極とＭＩＭ容量の配置例を示す図である。 第１実施形態に係る電極と導電層の重なり方の例を示す図である。 第１実施形態に係る電極と導電層の重なり方の例を示す図である。 第１実施形態に係る電極と導電層の重なり方の例を示す図である。 第１実施形態に係る電極と導電層の重なり方の例を示す図である。 第１実施形態に係る画素回路の変形例を示す図である。 第１実施形態に係る画素回路の変形例を示す図である。 第２実施形態に係る撮像システムの構成例を示すブロック図である。 第３実施形態に係る撮像システム及び移動体の構成例を示す図である。

以下、図面を参照しつつ、本発明の実施形態を説明する。複数の図面にわたって同一の要素又は対応する要素には共通の符号が付されており、その説明は省略又は簡略化されることがある。

［第１実施形態］
本発明の第１実施形態である撮像装置１００について説明する。撮像装置１００は、画像の撮像に用いられるイメージセンサである。しかしながら、本実施形態の構成が適用され得る装置は、これに限定されるものではない。本実施形態の構成は、入射光を光電変換することにより生じた信号を出力する光電変換装置に広く適用され得る。光電変換装置の撮像装置１００以外の例としては、測距装置、測光装置等が挙げられる。

図１は、第１実施形態に係る撮像装置１００のブロック図である。撮像装置１００は、画素アレイ１２１と、垂直走査回路１２２と、２つの読み出し回路１２３と、２つの水平走査回路１２４と、２つの出力アンプ１２５とを有している。画素アレイ１２１は、１次元状又は２次元状に配された複数の画素８００を有する。画素アレイ１２１の配列は、例えば、図１に示されているような複数の行及び複数の列をなすように配されたものであり得る。

垂直走査回路１２２は、アドレスレコーダ、シフトレジスタ等の論理回路により構成され得る。垂直走査回路１２２は、画素アレイ１２１の画素８００に対して、行ごとに信号出力等を制御する制御信号を出力する。画素アレイ１２１内の制御信号により選択された画素８００は、列ごとに設けられた出力線を介して画素信号を読み出し回路１２３に出力する。読み出し回路１２３は、例えば、列増幅回路、相関二重サンプリング（ＣＤＳ）回路、加算回路等を含み得る。読み出し回路１２３は、画素８００から出力線を介して入力された画素信号に対して増幅、加算等の信号処理を行う。

水平走査回路１２４は、画素信号に基づく信号を読み出し回路１２３から出力アンプ１２５に順次出力させるための制御信号を生成する。出力アンプ１２５は、水平走査回路１２４によって選択された列の信号を増幅して撮像装置外の信号処理回路１５０等に出力する。以下では、入射光によって画素８００で生成される信号電荷が電子である構成を例示するが、信号電荷が正孔であってもよい。

図２（Ａ）は、本実施形態に係る画素８００における電極配置を説明するための平面図である。図２（Ｂ）は、本実施形態に係る画素８００の概略構成を説明するための断面図である。図２（Ａ）及び図２（Ｂ）に示されている座標軸において、ｘ方向は、画素８００が配列される受光面に平行な方向であり、ｙ方向は、受光面内においてｘ方向に直交する方向であり、ｚ方向は、受光面の法線方向である。入射光は、＋ｚ方向から撮像装置１００に入射する。

図２（Ｂ）に示されるように、画素８００は、基材８１０と、電極８０１、８０２、８０３と、光電変換層８２０と、対向電極８３０と、カラーフィルタ８４０と、マイクロレンズ８５０とを有している。基材８１０は、画素８００内の能動素子、受動素子、配線等が形成される半導体基板、導電層、絶縁層等を含む。絶縁層を構成する材料の例としては、酸化シリコン、ＢＰＳＧ（Boro-Phospho Silicate Glass）、ＰＳＧ（Phospho Silicate Glass）及びＢＳＧ(BoroSilicate Glass)が挙げられる。あるいは、絶縁層の材料は、窒化シリコン、炭化シリコン等であってもよい。また、導電層を構成する材料の例としては、銅、アルミニウム、タングステン、タンタル、チタン、ポリシリコン等が挙げられる。

基材８１０の上方には、電極８０１、８０２、８０３と、光電変換層８２０と、対向電極８３０とにより構成される光電変換素子が設けられている。光電変換層８２０の下面（第１面）には、電極８０１（第１の電極）と、電極８０２（第２の電極）と、電極８０３（第３の電極）とが設けられている。電極８０１、８０２、８０３は、光電変換素子の下部電極として機能する。電極８０１、８０２、８０３は、この順にｘ方向（第１の方向）に並んでいる。光電変換層８２０の上面（第２面）には、光電変換素子の上部電極として機能する対向電極８３０（第４の電極）が光電変換層８２０を覆うように設けられている。言い換えると、電極８０１、８０２、８０３と対向電極８３０とは、光電変換層８２０を間に挟んで対向している。

電極８０１、８０２、８０３の材料の例としては、ＩＴＯ（Indium Tin Oxide）等の透明な導電性材料又はアルミニウム等の不透明な導電性材料が挙げられる。電極８０１、８０２、８０３は、光電変換層８２０の異なる領域で発生した電荷を分離して捕集するために、互いに電気的に分離されている。電極８０１、８０２、８０３が不透明な導電性材料である場合には、電極８０１、８０２、８０３は、入射光が基材８１０中の半導体基板に入射されにくくする機能を有する。

光電変換層８２０は、入射光の光量に応じた電荷を発生する有機化合物又はナノスケールの半導体結晶である量子ドットを含む。光電変換層８２０の上方又は下方に電荷ブロッキング層などの機能層が更に設けられていてもよい。機能層は、光電変換層８２０と、電極８０１、８０２、８０３との間、あるいは、光電変換層８２０と、対向電極８３０との間に配され得る。電荷ブロッキング層は、これらの電極から光電変換層８２０に電荷が注入されるのを抑制する機能を有する。

対向電極８３０は、光電変換層８２０に電圧を印加し、光電変換層８２０に電界を生じさせるための電極である。対向電極８３０は、光電変換層８２０よりも入射光の受光面側に設けられているため、対向電極８３０の材料は、入射光に対して透明なＩＴＯ等の導電性材料である。

対向電極８３０の上方には、カラーフィルタ８４０が設けられている。カラーフィルタ８４０は、赤色（Ｒ）、緑色（Ｇ）又は青色（Ｂ）の光を選択的に透過する原色系の光フィルタである。あるいは、カラーフィルタ８４０は、シアン（Ｃ）、マゼンタ（Ｍ）、黄色（Ｙ）の光を選択的に透過する補色系の光フィルタである。カラーフィルタ８４０は、Ｒ、Ｇ、Ｂ又はＣ、Ｍ、Ｙの波長の光をいずれも透過する白色のフィルタであってもよく、赤外線を透過するＩＲのフィルタであってもよい。画素８００が測距に用いられる場合には、色を識別する必要がないため、カラーフィルタ８４０に白色のフィルタを採用することにより、感度が向上する。なお、カラーフィルタ８４０の種類が複数であることにより、複数の画素８００間でカラーフィルタ８４０の上面に段差が存在している場合には、カラーフィルタ８４０の上に平坦化層が更に設けられていてもよい。

カラーフィルタ８４０の上方にはマイクロレンズ８５０が設けられている。マイクロレンズ８５０は、樹脂などの材料を用いて形成される。本実施形態において、例えば、１つのマイクロレンズ８５０が設けられている領域が１画素であると画定することもできる。図１（Ａ）に、示されている円形の破線は、マイクロレンズ８５０の外縁を示している。

次に図２（Ａ）を参照して電極８０１、８０２、８０３の配置をより詳細に説明する。電極８０１、８０２、８０３の各々は、ｙ方向（第２の方向）に延在した長方形をなしている。言い換えると、電極８０１のｘ方向における長さＷ１（第１の長さ）は、ｙ方向における長さＬ１（第４の長さ）よりも小さい。電極８０２のｘ方向における長さＷ２（第２の長さ）は、ｙ方向における長さＬ２（第５の長さ）よりも小さい。電極８０３のｘ方向における長さＷ３（第３の長さ）は、ｙ方向における長さＬ３（第６の長さ）よりも小さい。これらの構成により、ｙ方向における電極８０１、８０２、８０３での電荷収集が効率化される。なお、本明細書において、各電極のｘ方向における長さを電極幅と呼ぶこともある。

また、電極８０１と電極８０３は、ｘ方向において間隔Ｓ１（第１の間隔）を隔てて配されており、電極８０２と電極８０３は、ｘ方向において間隔Ｓ２（第２の間隔）を隔てて配されている。間隔Ｓ１及び間隔Ｓ２は、ｙ方向に一様である。言い換えると、長方形をなしている電極８０１、８０２、８０３は互いにｙ方向に平行に配されている。

ｘ方向は、本実施形態の撮像装置１００において位相差検出方式による測距が行われる場合の位相差検出方向となる。電極８０１及び電極８０２からそれぞれ読み出された２つの信号は、位相差による距離情報の取得に用いられる。電極８０３から読み出された信号は、撮像用の信号として用いられる。

図３（Ａ）及び図３（Ｂ）は、光電変換層の下部に設けられている複数の電極を用いた測距について説明する図である。図３（Ａ）は、本実施形態の比較例として、２つの電極７０１、７０２を有する画素７００における測距の例を示している。図３（Ｂ）は、本実施形態の画素８００における測距の例を示している。

図３（Ａ）には、画素７００、射出瞳７２０及び被写体７３０の関係が示されている。瞳分割方向はｘ方向であり、被写体７３０で反射された光は＋ｚ方向から画素７００に入射される。２つの電極７０１、７０２により分割された射出瞳７２０のそれぞれの領域を瞳領域７２１、７２２とする。瞳領域７２１を通過した光は、光電変換層のうち、電極７０１の上に位置する部分で電荷を発生させる。他方、瞳領域７２２を通過した光は、光電変換層のうち、電極７０２の上に位置する部分で電荷を発生させる。電極７０１によって捕集される信号電荷と、電極７０２によって捕集される信号電荷とから２つの視差画像を取得することができる。これにより、三角測距の原理を用いて測距を行うことができる。画素７００のように、測距と撮像の両方が可能な画素は、通常、電極７０１と７０２に対応する瞳領域７２１と瞳領域７２２とを合わせた領域が、射出瞳７２０の全体と等しくなるように構成されている。

図３（Ｂ）は、本実施形態における、電極８０１、８０２、８０３を有する画素８００における測距の例を示している。本実施形態では、電極８０１と電極８０２の間に電極８０３が配されている。これにより電極８０１と電極８０２が、画素８００の両端部に配置されている。これにより、図３（Ｂ）における瞳領域８２１と瞳領域８２２との中心間距離は、図３（Ａ）における瞳領域７２１と瞳領域７２２との中心間距離よりも長くなっている。このように、本実施形態の画素８００は、基線長を長くすることができる。したがって、本実施形態の撮像装置１００においては、測距精度が向上されている。

次に、図４（Ａ）、図４（Ｂ）及び図４（Ｃ）を参照して電極幅と電極間隔と寄生容量Ｃｐとの関係について説明する。また、図４（Ｃ）は、寄生容量Ｃｐの算出における電極配置のモデルである。寄生容量Ｃｐの主要因は、電極８０１と電極８０３の間に生じる静電容量又は電極８０２と電極８０３の間に生じる静電容量である。しかしながら、電極８０１、８０２、８０３の下方に設けられている配線層８７０も寄生容量Ｃｐに影響を与えるため、このモデルでは配線層８７０の影響も考慮されている。なお、配線層８７０とは、例えば、電極８０１、８０２、８０３と画素内のＭＩＭ（Metal Insulator Metal）容量の間の配線、あるいは、ＭＩＭ容量を構成する配線である。

図４（Ａ）は、画素サイズを一定とする条件において、電極幅に対する電極間隔の比率（電極間隔／電極幅）と電極間に生じる寄生容量Ｃｐとの関係を算出した結果を示すグラフである。寄生容量Ｃｐの値は、電極間隔／電極幅が１のときにＣｐ＝１となるように規格化されている。この寄生容量Ｃｐの算出において、電極８０１、８０２、８０３の電極幅は同一（すなわち、Ｗ１＝Ｗ２＝Ｗ３）であるものとしている。また、電極８０１と電極８０３の電極間隔と、電極８０２と電極８０３の電極間隔とは同一（すなわち、Ｓ１＝Ｓ２）であるものとしている。しかしながら、これらの値が同一でない場合にも同様の傾向となる。図４（Ｂ）は、図４（Ａ）のグラフにおける電極間隔／電極幅と、寄生容量Ｃｐの傾きの絶対値との関係を示すグラフである。

図４（Ａ）及び図４（Ｂ）に示されるように、電極間隔／電極幅＜１の範囲では、寄生容量の値及び傾きが電極間隔／電極幅≧１の範囲に比べて大きくなる傾向がある。これは、電極間隔が小さいことによる電極間の容量値の増大と、電極幅が大きいことによる電極と配線層８７０との間の容量値の増大によるものである。電極８０１、８０２、８０３に付加される寄生容量Ｃｐが大きくなると、ｋＴＣノイズ（光電変換素子に蓄積されている電荷をリセットする際に生じるノイズ）が増大することがある。また、この寄生容量Ｃｐは、電極間のクロストークが増大する要因となることもある。また、電極間隔／電極幅＜０．８の範囲では、寄生容量Ｃｐの値及び傾きの増大が更に顕著であるため、上述の要因による精度劣化の影響も顕著となり得る。

電極間隔が電極幅の０．８倍以上である場合には、寄生容量Ｃｐが低減されるため、上述の要因による精度劣化も低減される。したがって、本実施形態によれば、電極間隔が電極幅の０．８倍以上であることにより、出力信号の精度が向上された撮像装置１００が提供される。

また、電極間隔が電極幅の１倍以上（すなわち、電極間隔が電荷幅以上）である場合には、寄生容量Ｃｐの値が更に低減されるため、上述の要因による精度劣化も更に低減される。したがって、電極間隔は電極幅の１倍以上であることが更に好ましい。

また、ｘ方向において、電極８０３の長さＷ３は、電極８０１の長さＷ１又は電極８０２の長さＷ２よりも小さいことが更に好ましい。この構成によれば、電極８０１と電極８０２から読み出される位相差検出用の信号のレベルを十分に確保しつつ、電極間隔を広げて寄生容量Ｃｐを低減させることができるため、上述の効果に加えて、測距精度を向上させる効果が得られる。

図５は、画素アレイ１２１における画素８００の配列を示す図である。図５では、画素アレイ１２１を構成する複数の画素のうち、２行２列分のみが示されている。図５に示されるように、画素アレイ１２１内のある画素８００ａ（第１の画素）には、画素８００ｂ、８００ｃ（第２の画素）が隣接している。

ここで、画素８００ａに含まれる電極（電極８０１、８０２、８０３）と、画素８００ｂ又は画素８００ｃに含まれる電極との間の間隔を間隔Ｓ３又は間隔Ｓ４とする。このとき、間隔Ｓ３又は間隔Ｓ４は、間隔Ｓ１及び間隔Ｓ２以上あることがより好ましい。言い換えると、画素間の電極間隔は画素内の電極間隔以上であることがより好ましい。この構成によれば、隣接画素間に生じる寄生容量Ｃｐの低減及び隣接画素間のクロストークの低減の効果が得られる。

図６は、各画素に設けられた画素回路の構成例を示す等価回路図である。図６は、電極８０２に接続されている画素回路のみが示されているが、他の電極にも同様の画素回路が接続されていてもよい。画素回路は、リセットトランジスタ４１０、増幅トランジスタ４３０、４７０、負荷トランジスタ４４０、サンプリングトランジスタ４５０、選択トランジスタ４８０及び保持容量Ｃを有する。

対向電極８３０には、電位ＶＴＯＰが供給される電位線に接続されている。電極８０２は、リセットトランジスタ４１０のソース及び増幅トランジスタ４３０のゲートの接続ノードであるフローティングディフュージョン（ＦＤ）４２０に接続されている。リセットトランジスタ４１０のドレインは、リセット電位ＶＲＥＳが供給される電位線に接続されている。リセットトランジスタ４１０のゲートには制御信号ＰＲＥＳが入力される。増幅トランジスタ４３０のドレインは、基準電位ＳＶＤＤが供給される電位線に接続されている。

増幅トランジスタ４３０のソースは、負荷トランジスタ４４０のドレイン及びサンプリングトランジスタ４５０のソースに接続されている。負荷トランジスタ４４０のソースは、グラウンド電位が供給される電位線に接続されている。負荷トランジスタ４４０のゲートには、制御信号ＰＢＩＡＳが入力される。負荷トランジスタ４４０は、増幅トランジスタ４３０を駆動する電流源として機能する。

サンプリングトランジスタ４５０のドレインは、保持容量Ｃの一端及び増幅トランジスタ４７０のゲートの接続ノードであるＭＥＭ４６０に接続されている。サンプリングトランジスタ４５０のゲートには制御信号ＰＳＨが入力される。保持容量Ｃの他端は、所定の電位を供給する電位線に接続されている。この所定の電位は例えばグラウンド電位であり得る。

増幅トランジスタ４７０のドレインは、基準電位ＳＶＤＤが供給される電位線に接続されている。増幅トランジスタ４７０のソースは、選択トランジスタ４８０のドレインに接続されている。選択トランジスタ４８０のゲートには、制御信号ＰＳＥＬが入力される。選択トランジスタ４８０のソースは、電流源４９２が接続されている出力線４９０に接続されている。出力線４９０に出力される電位は、読み出し回路１２３に入力される。なお、制御信号ＰＳＥＬ、ＰＢＩＡＳ、ＰＲＥＳ、ＰＳＨは、垂直走査回路１２２から入力され得る。

図７は、図６に示されている画素回路の駆動方法を示すタイミングチャートである。時刻ｔ０は、光電変換層８２０で生成された電荷のＦＤ４２０での蓄積があらかじめ開始されている任意の時刻である。時刻ｔ０においては、制御信号ＰＳＥＬ、ＰＢＩＡＳ、ＰＲＥＳ、ＰＳＨはいずれもローレベルであり、選択トランジスタ４８０、負荷トランジスタ４４０、リセットトランジスタ４１０及びサンプリングトランジスタ４５０はいずれもオフである。

時刻ｔ１において、制御信号ＰＳＥＬがハイレベルになる。これにより、選択トランジスタ４８０がオンになり、ＭＥＭ４６０の電位に対応したノイズレベルの電位（Ｎ信号）が、増幅トランジスタ４７０と選択トランジスタ４８０とを介して、出力線４９０に出力される。また、時刻ｔ１において、制御信号ＰＢＩＡＳがハイレベルになる。これにより、負荷トランジスタ４４０は電流源として動作する。なお、制御信号ＰＢＩＡＳのハイレベルの電位は、負荷トランジスタ４４０が所望の値の電流を供給する電流源として動作するように設定されている。

時刻ｔ２において、制御信号ＰＳＨがハイレベルになる。その後時刻ｔ３において、制御信号ＰＳＨはローレベルになる。これにより、サンプリングトランジスタ４５０は、時刻ｔ２から時刻ｔ３の期間オンになる。この動作により、ＦＤ４２０に蓄積された電荷に対応したレベルの電位がＭＥＭ４６０に転送される。そして、ＭＥＭ４６０の電位に対応した信号レベルの電位（Ｓ信号）が、出力線４９０に出力される。

時刻ｔ４において、制御信号ＰＲＥＳがハイレベルになる。その後時刻ｔ５において、制御信号ＰＲＥＳはローレベルになる。これにより、リセットトランジスタ４１０は、時刻ｔ４から時刻ｔ５の期間オンになる。この動作により、ＦＤ４２０の電位がリセット電位ＶＲＥＳに対応した電位になる。

時刻ｔ５において、制御信号ＰＳＨがハイレベルになる。その後時刻ｔ６において、制御信号ＰＳＨはローレベルになる。これにより、サンプリングトランジスタ４５０は、時刻ｔ５から時刻ｔ６の期間オンになる。この動作により、ＭＥＭ４６０の電位に対応したノイズレベルの電位がＭＥＭ４６０に転送される。このノイズレベルの電位は保持容量Ｃに保持される。

時刻ｔ６において、制御信号ＰＳＥＬ、ＰＢＩＡＳがローレベルになる。これにより、時刻ｔ６以降、選択トランジスタ４８０、負荷トランジスタ４４０、リセットトランジスタ４１０及びサンプリングトランジスタ４５０はいずれもオフになる。この動作により、電荷蓄積が再開される。また、時刻ｔ６以降の電荷蓄積期間には、保持容量Ｃは、ノイズレベルの電位を保持している。

保持容量Ｃには、ＭＩＭ容量が用いられ得る。図８を参照して、ＭＩＭ容量の構成を説明する。図８は、画素８００の構造をより詳細に説明する断面図である。図８は、図２（Ｂ）に示した断面図のうちの、ＭＩＭ容量を含む基材８１０の構造をより詳細に示している。

基材８１０は、トランジスタが形成されている半導体基板８６０と、半導体基板８６０の上方に形成されている配線層８７０とを含む。配線層８７０は、複数の導電層及び複数の絶縁層が積層された構造を有している。導電層間は、絶縁層を貫通するスルーホールにより電気的に接続される。配線層８７０は、導電層及び絶縁層により形成されたＭＩＭ容量を含む。配線層８７０の上方には、電極８０１（あるいは電極８０２、８０３）、光電変換層８２０、対向電極８３０、カラーフィルタ８４０及びマイクロレンズ８５０がこの順に形成されている。

図８に示されるように、電極８０１の下方には絶縁層を間に介して導電層８７１（第１の導電層）が配されている。電極８０１、８０２、８０３は、ｚ方向からの平面視において、導電層８７１と重ならない第１の部分８８１を有することが好ましい。この構成によれば、電極８０１、８０２、８０３と導電層８７１との間に生じる寄生容量Ｃｐの値を低減することができ、出力信号の精度がより向上される。

導電層８７１の下方には絶縁層（第１の絶縁層）を間に介して導電層８７２（第２の導電層）が配されている。導電層８７２の下方には絶縁層（第２の絶縁層）を間に介して導電層８７３（第３の導電層）が配されている。導電層８７２と導電層８７３は、ｚ方向からの平面視において、絶縁層（第２の絶縁層）を間に介して重なっている第２の部分８７４を含む。第２の部分８７４はＭＩＭ容量の一部を構成する。

導電層８７３の下方には絶縁層（第３の絶縁層）を間に介して導電層８７５（第４の導電層）が配されている。導電層８７５の下方には絶縁層（第４の絶縁層）を間に介して導電層８７６（第５の導電層）が配されている。導電層８７５と導電層８７６は、ｚ方向からの平面視において、絶縁層（第４の絶縁層）を間に介して重なっている第３の部分８７７を含む。第３の部分８７７はＭＩＭ容量の一部を構成する。

導電層８７６の下方には絶縁層（第５の絶縁層）を間に介して導電層８７８（第６の導電層）が配されている。導電層８７８の下方には絶縁層（第６の絶縁層）を間に介して導電層８７９（第７の導電層）が配されている。導電層８７８と導電層８７９は、ｚ方向からの平面視において、絶縁層（第６の絶縁層）を間に介して重なっている第４の部分８８０を含む。第４の部分８８０はＭＩＭ容量の一部を構成する。

導電層８７２と導電層８７３の間の絶縁層（第２の絶縁層）の厚さは、導電層８７１と導電層８７２の間の絶縁層（第１の絶縁層）の厚さよりも小さいことが好ましい。この構成によれば、第２の部分８７４により生じる容量値を大きくすることができる。十分に大きな容量値を得るためには、導電層８７２と導電層８７３の間の絶縁層（第２の絶縁層）の厚さは、４０ｎｍ以下であることがより好ましい。

導電層８７５と導電層８７６の間の絶縁層（第４の絶縁層）の厚さは、導電層８７３と導電層８７５の間の絶縁層（第３の絶縁層）の厚さよりも小さいことが好ましい。この構成によれば、第３の部分８７７により生じる容量値を大きくすることができる。十分に大きな容量値を得るためには、導電層８７５と導電層８７６の間の絶縁層（第４の絶縁層）の厚さは、４０ｎｍ以下であることがより好ましい。

導電層８７８と導電層８７９の間の絶縁層（第６の絶縁層）の厚さは、導電層８７８と導電層８７６の間の絶縁層（第５の絶縁層）の厚さよりも小さいことが好ましい。この構成によれば、第４の部分８８０により生じる容量値を大きくすることができる。十分に大きな容量値を得るためには、導電層８７８と導電層８７９の間の絶縁層（第６の絶縁層）の厚さは、４０ｎｍ以下であることがより好ましい。

なお、保持容量Ｃを構成するＭＩＭ容量は、第２の部分８７４、第３の部分８７７、第４の部分８８０の少なくとも１つを含む構成であればよく、電極が重なっている部分が３ヶ所に分かれていることは必須ではない。また、導電層８７９の下方に更に導電層を配置することにより、導電層が重なる部分の数を増加させて容量値を更に大きくしてもよい。

平面視において、導電層８７１、８７２、８７３、８７５、８７６、８７８、８７９のうちの少なくとも１つの形状は、これらの導電層のうちの他のものの形状と異なっていることが好ましい。このとき、平面視において、複数の導電層は少なくとも一部が互いにずれて重なり合う構造となる。したがって、これらの導電層は、光電変換層８２０で吸収されずに基材８１０に透過した光を遮光することにより、半導体基板８６０内のトランジスタに入射されにくくすることができる。これにより、入射光に起因するトランジスタの特性シフトによる誤動作が低減され得る。また、光電変換層８２０を透過した光をこれらの導電層で反射させて光電変換層８２０に戻すことができるため受光感度が向上され得る。

光電変換層８２０に設けられた電極とＭＩＭ容量との位置関係について、いくつかの例を挙げてより詳細に説明する。図９（Ａ）、図９（Ｂ）、図１０（Ａ）及び図１０（Ｂ）は、電極８０１、８０２、８０３とＭＩＭ容量の位置関係の例を示す透視上面図である。図９（Ａ）及び図９（Ｂ）中のＭＩＭ容量８９０、８９１、８９２は、ＭＩＭ容量を構成する２層の導電層が重なっている部分を示している。

図９（Ａ）は、第１の配置例を示す図である。第１の配置例では、平面視において、電極８０１と電極８０３の間の間隔及び電極８０２と電極８０３の間の間隔にＭＩＭ容量８９０の少なくとも一部が重なるように配されている。この構成において、電極間を通過した入射光は、ＭＩＭ容量８９０を構成する導電層により反射される。したがって、上述と同様の理由により、入射光に起因するトランジスタの特性シフトによる誤動作が低減され得る。また、受光感度が向上され得る。

図９（Ｂ）は、第２の配置例を示す図である。第２の配置例では、平面視において、電極８０１と電極８０３の間の間隔にＭＩＭ容量８９１の少なくとも一部が重なるように配されており、電極８０２と電極８０３の間の間隔にＭＩＭ容量８９２の少なくとも一部が重なるように配されている。この構成においても第１の配置例と同様の効果が得られる。

図１０（Ａ）は、第３の配置例を示す図である。第３の配置例では図２（Ａ）に示されているような電気的に分離した３つの電極８０１、８０２、８０３を有する画素と、１つの電極８０４を有する画素とが隣接している。図１０（Ａ）には４つのＭＩＭ容量８９３、８９４、８９５、８９６が図示されている。ＭＩＭ容量８９３は、電極８０１に接続された画素回路に設けられている保持容量Ｃである。ＭＩＭ容量８９４は、電極８０２に接続された画素回路に設けられている保持容量Ｃである。ＭＩＭ容量８９５は、電極８０３に接続された画素回路に設けられている保持容量Ｃである。ＭＩＭ容量８９６は、電極８０４に接続された画素回路に設けられている保持容量Ｃである。

第３の配置例では、平面視において、電極８０１と電極８０３の間の間隔にＭＩＭ容量８９３の少なくとも一部が重なるように配されており、電極８０２と電極８０３の間の間隔にＭＩＭ容量８９４の少なくとも一部が重なるように配されている。また、電極８０４の下方にはＭＩＭ容量８９５、８９６が配されている。この構成においても第１の配置例と同様の効果が得られる。

図１０（Ｂ）は、第４の配置例を示す図である。第４の配置例では図２（Ａ）に示されているような電気的に分離した３つの電極８０１、８０２、８０３を有する画素と、配線層８７０において電気的に共通化されている電極８０５、８０６、８０７を有する画素とが隣接している。図１０（Ｂ）には４つのＭＩＭ容量８９３、８９４、８９７、８９８が図示されている。ＭＩＭ容量８９３、８９４については第３の配置例と同様であるため説明を省略する。ＭＩＭ容量８９７は、電極８０３に接続された画素回路に設けられている保持容量Ｃである。ＭＩＭ容量８９８は、電極８０５、８０６、８０７に共通に接続された画素回路に設けられている保持容量Ｃである。

第４の配置例では、平面視において、電極８０５と電極８０７の間の間隔にＭＩＭ容量８９７の少なくとも一部が重なるように配されており、電極８０６と電極８０７の間の間隔にＭＩＭ容量８９８の少なくとも一部が重なるように配されている。この構成においても第１の配置例と同様の効果が得られる。

図１１（Ａ）乃至図１１（Ｄ）は、図１０（Ｂ）に示されている第４の配置例における導電層及び電極の平面図である。図１１（Ａ）は、導電層８７８、８７９と、スルーホール８８２とを示す図である。スルーホール８８２は、導電層８７８、８７９と導電層８７６との間を電気的に接続する。図１１（Ｂ）は、導電層８７５、８７６と、スルーホール８８３とを示す図である。スルーホール８８３は、導電層８７５、８７６と導電層８７３との間を電気的に接続する。

図１１（Ｃ）は、導電層８７３、８７２と、スルーホール８８４とを示す図である。スルーホール８８４は、導電層８７３、８７２と導電層８７１との間を電気的に接続する。図１１（Ｄ）は、電極８０１、８０２、８０３、８０５、８０６、８０７と、導電層８７１と、スルーホール８８５とを示す図である。スルーホール８８５は、導電層８７１と電極８０１、８０２、８０３、８０５、８０６、８０７との間を電気的に接続する。

図１１（Ａ）の導電層８７８、図１１（Ｂ）の導電層８７５及び図１１（Ｃ）の導電層８７２の領域は、ＭＩＭ容量が形成される領域に対応している。導電層８７９は、平面視において、導電層８７８を包含するような配置（すなわち、アンダーラップ）となっている。導電層８７６は、平面視において、導電層８７５を包含するような配置となっている。導電層８７３は、平面視において、導電層８７２を包含するような配置となっている。これらのように、一方の導電層が他方の導電層を包含するような位置関係であることにより、ＭＩＭ容量の製造時における位置ずれ等に起因するばらつきを低減することができる。

図１２（Ａ）乃至図１４（Ｃ）は、図１１（Ａ）乃至図１１（Ｄ）に示されている配置例において、電極と導電層の重なり方の例を示す図である。図１２（Ａ）は、平面視において、導電層８７１及び電極８０１、８０２、８０３、８０５、８０６、８０７が配置される箇所を領域Ｒ１として示している。図１２（Ｂ）は、平面視において、導電層８７２、８７３が配置される箇所を領域Ｒ２として示している。図１２（Ｃ）は、図１２（Ａ）と図１２（Ｂ）を重ね合せた平面図を示している。図１２（Ｃ）より理解されるように、領域Ｒ１と領域Ｒ２を合わせた領域には一部に隙間がある。したがって、領域Ｒ１と領域Ｒ２だけでは、画素を構成する領域の一部が覆われない。

図１３（Ａ）は、平面視において、導電層８７１、８７２、８７３及び電極８０１、８０２、８０３、８０５、８０６、８０７が配置される箇所を領域Ｒ３として示している。図１３（Ｂ）は、導電層８７５、８７６が配置される箇所を領域Ｒ４として示している。図１３（Ｃ）は、図１３（Ａ）と図１３（Ｂ）を重ね合せた平面図を示している。図１３（Ｃ）より理解されるように、領域Ｒ３と領域Ｒ４を合わせた領域にも、図１２（Ｃ）の例よりは減少しているものの、一部に隙間がある。したがって、領域Ｒ３と領域Ｒ４によっても、画素を構成する領域の一部が覆われない。

図１４（Ａ）は、平面視において導電層８７１、８７２、８７３、８７５、８７６及び電極８０１、８０２、８０３、８０５、８０６、８０７が配置される箇所を領域Ｒ５として示している。図１４（Ｂ）は、導電層８７８、導電層８７９が配置される領域を領域Ｒ６として示している。図１４（Ｃ）は、図１３（Ａ）と図１３（Ｂ）を重ね合せた平面図を示している。図１４（Ｃ）より理解されるように、画素を構成する領域のすべてが覆われている。

以上のように、第４の配置例では、平面視において、電極８０１、８０２、８０３、８０５、８０６、８０７の間に生じる間隔が導電層８７１、８７２、８７３、８７５、８７６、８７８、８７９によって覆われている。これにより、入射光に起因するトランジスタの特性シフトによる誤動作が低減され得る。また、受光感度が向上され得る。

ただし、電極の間隔を覆うために、導電層８７１、８７２、８７３、８７５、８７６、８７８、８７９のすべてが設けられていることは必須ではない。例えば、導電層８７１、８７２、８７３のみであってもよく、導電層８７１、８７２、８７３、８７４、８７５であってもよい。少なくとも１つの導電層が電極の間隔の下方に設けられていれば、上述の効果が得られる。

図６に示されている画素回路は一例であり、これに限定されるものではない。画素回路の変形例を図１５及び図１６を参照して説明する。なお、図１５及び図１６における変形例の説明において、図６の画素回路の説明と重複する部分については省略又は簡略化することがある。

図１５は、画素回路の第１の変形例を示す等価回路図である。図１５の画素回路において図６の画素回路と異なる点は、スイッチトランジスタ５４０が更に設けられている点と、保持容量Ｃが直列接続に変更されている点である。

サンプリングトランジスタ４５０のドレインは、保持容量Ｃの一端であるノード５６０に接続されている。保持容量Ｃの他端は、スイッチトランジスタ５４０のドレイン及び増幅トランジスタ４７０のゲートの接続ノードであるノード５６１に接続されている。スイッチトランジスタ５４０のソースは、所定の電位を供給する電位線に接続されている。スイッチトランジスタ５４０のゲートには、制御信号ＰＣＬが入力される。なお、制御信号ＰＣＬは、垂直走査回路１２２から入力され得る。

第１の変形例の画素回路は、スイッチトランジスタ５４０をオンにすることにより、ノード５６１にクランプ電圧を印加することができるため、保持容量Ｃに保持された電圧により、ＣＤＳ動作を行うことができる。より具体的には、ＦＤ４２０をリセットした状態であるノイズレベルの電位（Ｎ信号）が、ノード５６０に印加されているときに、ノード５６１にクランプ電圧を印加することで、保持容量ＣにＮ信号に対応した電圧がクランプされる。その後、信号レベルの電位（Ｓ信号）がノード５６０に印加されると、Ｓ信号とＮ信号の電圧変化分に相当する信号が出力線４９０に出力される。したがって、第１の変形例の画素回路は、ＣＤＳ処理を行うことができる。

図１６は、画素回路の第２の変形例を示す等価回路図である。図１６の画素回路において図６の画素回路と異なる点は、スイッチトランジスタ６４０が更に設けられている点と、保持容量Ｃがスイッチトランジスタ６４０を介してＦＤ４２０に接続され得る構成に変更されている点である。また、図１６の画素回路においては、負荷トランジスタ４４０及びサンプリングトランジスタ４５０は省略されている。

スイッチトランジスタ６４０のドレインはＦＤ４２０に接続されている。スイッチトランジスタ６４０のソースは、保持容量Ｃの一端であるノード６６０に接続されている。保持容量Ｃの他端であるノード６６１は、所定の電位を供給する電位線に接続されている。スイッチトランジスタ６４０のゲートには制御信号ＰＦＤＩＮＣが入力される。なお、制御信号ＰＦＤＩＮＣは、垂直走査回路１２２から入力され得る。

第２の変形例の画素回路は、スイッチトランジスタ６４０をオンにすることにより、ＦＤ４２０に保持容量Ｃを接続させることができる。これにより、制御信号ＰＦＤＩＮＣに応じてＦＤ４２０の容量値を増加させて画素回路の感度を変化させる制御を行うことができる。

画素回路の構成は第１の変形例及び第２の変形例以外のものであってもよい。例えば、画素回路の出力をフィードバックして、ＦＤ４２０のリセット電位ＶＲＥＳを制御することができる回路構成であってもよい。この回路構成において容量素子が用いられる場合には、その容量素子に図８に示したような構成のＭＩＭ容量が適用可能である。

［第２実施形態］
次に、上述の実施形態による撮像装置を適用した装置の例を説明する。図１７は、本実施形態による撮像システム９００の構成を示すブロック図である。図１７に示す撮像装置９３０は、上述の第１実施形態で述べた撮像装置１００である。撮像装置１００が適用可能な撮像システム９００としては、例えば、デジタルカメラ、デジタルカムコーダー、監視カメラなどが挙げられる。図１７に、上述の実施形態に記載の撮像装置１００を適用したデジタルカメラの構成例を示す。

図１７に例示した撮像システム９００は、撮像装置９３０、被写体の光学像を撮像装置９３０に結像させるレンズ９０２、レンズ９０２を通過する光量を可変にするための絞り９０４、レンズ９０２の保護のためのバリア９０６を有する。レンズ９０２及び絞り９０４は、撮像装置９３０に光を集光する光学系である。

撮像システム９００は、また、撮像装置９３０から出力される出力信号の処理を行う信号処理部９０８を有する。信号処理部９０８は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。

撮像システム９００は、更に、画像データを一時的に記憶するためのバッファメモリ部９１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）９１２を有する。更に撮像システム９００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体９１４、記録媒体９１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）９１６を有する。なお、記録媒体９１４は、撮像システム９００に内蔵されていてもよく、着脱可能であってもよい。

更に撮像システム９００は、各種演算を行うとともにデジタルカメラ全体を制御する全体制御・演算部９１８、撮像装置９３０と信号処理部９０８に各種タイミング信号を出力するタイミング発生部９２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム９００は、少なくとも撮像装置９３０と、撮像装置９３０から出力された出力信号を処理する信号処理部９０８とを有すればよい。全体制御・演算部９１８及びタイミング発生部９２０は、上述の実施形態における制御信号の生成、参照電圧の生成等の光電変換装置の制御に関する機能の一部又は全部を実行するように構成してもよい。

撮像装置９３０は、画像用信号を信号処理部９０８に出力する。信号処理部９０８は、撮像装置９３０から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部９０８は、画像用信号を用いて、画像を生成する。

以上のように、本実施形態の撮像システム９００は、第１実施形態による撮像装置９３０を含む。これにより、より高品質な撮像が可能な撮像システム９００を実現することができる。

［第３実施形態］
図１８（Ａ）及び図１８（Ｂ）は、本実施形態による撮像システム１０００及び移動体の構成を示す図である。図１８（Ａ）は、車載カメラに関する撮像システム１０００の一例を示したものである。撮像システム１０００は、上述の第１実施形態に記載の撮像装置１００を有する。

撮像システム１０００は、撮像装置１０１０により取得された複数の画像データに対し、画像処理を行う画像処理部１０３０を有する。また、撮像システム１０００は、撮像装置１０１０により取得された複数の画像データから視差情報（視差画像の位相差等）の算出を行う視差取得部１０４０を有する。また、撮像システム１０００は、算出された視差情報に基づいて対象物までの距離を算出する距離取得部１０５０と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部１０６０と、を有する。ここで、視差取得部１０４０や距離取得部１０５０は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部１０６０はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。なお、上述の視差の算出は、撮像装置１０１０内の複数の電極から読み出された信号を用いて行われる。

撮像システム１０００は、車両情報取得装置１３１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム１０００には、衝突判定部１０６０での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ１４１０が接続されている。すなわち、制御ＥＣＵ１４１０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム１０００は、衝突判定部１０６０での判定結果に基づいて、ドライバーへ警報を発する警報装置１４２０とも接続されている。例えば、衝突判定部１０６０の判定結果として衝突可能性が高い場合、制御ＥＣＵ１４１０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置１４２０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム１０００で撮像する。図１８（Ｂ）に、車両前方（撮像範囲１５１０）を撮像する場合の撮像システム１０００を示した。車両情報取得装置１３１０は、撮像システム１０００を動作させ撮像を実行させるように指示を送る。第１実施形態による撮像装置１０１０を含む本実施形態の撮像システム１０００は、測距の精度をより向上させることができる。

以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［その他の実施形態］
なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、いずれかの実施形態の一部の構成を、他の実施形態に追加した実施形態、あるいは他の実施形態の一部の構成と置換した実施形態も本発明を適用し得る実施形態であると理解されるべきである。

なお、第１実施形態の構成は光電変換装置により一般的に適用され得るものであるため、上述の第２実施形態及び第３実施形態の撮像システムもより一般的に光電変換システムに拡張可能である。すなわち、第１実施形態の構成が適用され得る装置又はシステムは撮像装置を用いる撮像システムに限定されるものではない。例えば、光電変換装置が測距装置である場合は、当該光電変換システムは測距システムであり得る。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１００、９３０、１０１０ 撮像装置
８００、８００ａ、８００ｂ、８００ｃ 画素
８０１−８０７ 電極
８２０ 光電変換層
８６０ 半導体基板

Claims (23)

1. 半導体基板と、
   光電変換層と、
   各々が前記光電変換層と前記半導体基板との間に配された、第１の電極、第２の電極及び第３の電極と、
   前記第１の電極、前記第２の電極及び前記第３の電極に対して、前記光電変換層を介して対向するように配された第４の電極と、
   を有し、
   前記光電変換層に平行な第１の方向において、前記第３の電極は、前記第１の電極と前記第２の電極との間に配されており、
   前記第１の方向において、前記第３の電極は、前記第１の電極との間に第１の間隔を隔てて配されており、
   前記第１の方向において、前記第３の電極は、前記第２の電極との間に第２の間隔を隔てて配されており、
   前記第１の電極、前記第２の電極及び前記第３の電極は、前記第１の方向において、それぞれ、第１の長さ、第２の長さ及び第３の長さを有し、
   前記第１の間隔及び第２の間隔のうちの少なくとも１つは、前記第１の長さ、前記第２の長さ及び前記第３の長さのうちの少なくとも１つの０．８倍以上である、
   ことを特徴とする光電変換装置。
2. 前記第１の間隔及び前記第２の間隔のうちの少なくとも１つは、前記第１の長さ、前記第２の長さ及び前記第３の長さのうちの少なくとも１つの１倍以上である、
   ことを特徴とする請求項１に記載の光電変換装置。
3. 前記光電変換層、前記第１の電極、前記第２の電極、前記第３の電極及び前記第４の電極を各々が有する複数の画素を有し、
   前記複数の画素のうちの互いに隣接する第１の画素及び第２の画素において、前記第１の画素に含まれる前記第１の電極、前記第２の電極又は前記第３の電極と、前記第２の画素に含まれる前記第１の電極、前記第２の電極又は前記第３の電極との間の間隔は、前記第１の間隔及び前記第２の間隔以上である、
   ことを特徴とする請求項１又は２に記載の光電変換装置。
4. 前記第３の長さは、前記第１の長さ又は前記第２の長さよりも小さい、
   ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
5. 前記第１の長さは、前記第１の方向に直交し、かつ前記光電変換層に平行な第２の方向における前記第１の電極の第４の長さよりも小さく、
   前記第２の長さは、前記第２の方向における前記第２の電極の第５の長さよりも小さく、
   前記第３の長さは、前記第２の方向における前記第３の電極の第６の長さよりも小さく、
   ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
6. 前記第１の電極、前記第２の電極及び前記第３の電極は、入射光に対して不透明な材料により形成されている、
   ことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
7. 前記半導体基板よりも上方、かつ前記第１の電極、前記第２の電極及び前記第３の電極よりも下方に配されたＭＩＭ（Metal Insulator Metal）容量を更に有する、
   ことを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
8. 平面視において、前記ＭＩＭ容量の少なくとも一部が前記第１の電極と前記第３の電極との間の間隔又は前記第２の電極と前記第３の電極との間の間隔と重なる、
   ことを特徴とする請求項７に記載の光電変換装置。
9. 前記第１の電極、前記第２の電極及び前記第３の電極よりも下方に配された第１の導電層と、
   前記第１の導電層よりも下方に配された第２の導電層と、
   前記第２の導電層よりも下方に配された第３の導電層と、
   前記第１の導電層と、前記第２の導電層との間に配された第１の絶縁層と、
   前記第２の導電層と、前記第３の導電層との間に配された第２の絶縁層と、
   を更に有し、
   前記ＭＩＭ容量は、前記第２の導電層と前記第３の導電層とが前記第２の絶縁層を間に介して平面視において重なっている部分を含む、
   ことを特徴とする請求項７又は８に記載の光電変換装置。
10. 前記第２の絶縁層の厚さは、前記第１の絶縁層の厚さよりも小さい、
    ことを特徴とする請求項９に記載の光電変換装置。
11. 前記第２の絶縁層の厚さは、４０ｎｍ以下である、
    ことを特徴とする請求項９又は１０に記載の光電変換装置。
12. 平面視において、前記第１の電極、前記第２の電極及び前記第３の電極は、前記第１の導電層と重ならない部分を含む、
    ことを特徴とする請求項９乃至１１のいずれか１項に記載の光電変換装置。
13. 平面視において、前記第３の導電層は、前記第２の導電層を包含するように配されている、
    ことを特徴とする請求項９乃至１２のいずれか１項に記載の光電変換装置。
14. 前記第３の導電層よりも下方に配された第４の導電層と、
    前記第４の導電層よりも下方に配された第５の導電層と、
    前記第３の導電層と、前記第４の導電層との間に配された第３の絶縁層と、
    前記第４の導電層と、前記第５の導電層との間に配された第４の絶縁層と、
    を更に有し、
    前記ＭＩＭ容量は、前記第４の導電層と前記第５の導電層とが前記第４の絶縁層を間に介して平面視において重なっている部分を含む、
    ことを特徴とする請求項９乃至１３のいずれか１項に記載の光電変換装置。
15. 前記第４の絶縁層の厚さは、前記第３の絶縁層の厚さよりも小さい、
    ことを特徴とする請求項１４に記載の光電変換装置。
16. 前記第４の絶縁層の厚さは、４０ｎｍ以下である、
    ことを特徴とする請求項１４又は１５に記載の光電変換装置。
17. 前記第５の導電層よりも下方に配された第６の導電層と、
    前記第６の導電層よりも下方に配された第７の導電層と
    前記第５の導電層と、前記第６の導電層との間に配された第５の絶縁層と、
    前記第６の導電層と、前記第７の導電層との間に配された第６の絶縁層と、
    を更に有し、
    前記ＭＩＭ容量は、前記第６の導電層と前記第７の導電層とが第６の絶縁層を間に介して平面視において重なっている部分を含む、
    ことを特徴とする請求項１４乃至１６のいずれか１項に記載の光電変換装置。
18. 前記第６の絶縁層の厚さは、前記第５の絶縁層の厚さよりも小さい、
    ことを特徴とする請求項１７に記載の光電変換装置。
19. 前記第６の絶縁層の厚さは、４０ｎｍ以下である、
    ことを特徴とする請求項１７又は１８に記載の光電変換装置。
20. 平面視において、前記第１の導電層乃至前記第７の導電層のうちの少なくとも１つの導電層の形状が、前記第１の導電層乃至前記第７の導電層のうちの他の１つの導電層の形状と異なる、
    ことを特徴とする請求項１７乃至１９のいずれか１項に記載の光電変換装置。
21. 前記ＭＩＭ容量は、前記第１の電極、前記第２の電極又は前記第３の電極から読み出された信号を保持する、
    ことを特徴とする請求項７乃至２０のいずれか１項に記載の光電変換装置。
22. 請求項１乃至２１のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力される信号を処理する信号処理部と、
    を有することを特徴とする光電変換システム。
23. 移動体であって、
    請求項１乃至２１のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく視差情報から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と、
    を有することを特徴とする移動体。

Images