JP2020178017A - 実装方法 - Google Patents

実装方法 Download PDF

Info

Publication number
JP2020178017A
JP2020178017A JP2019078786A JP2019078786A JP2020178017A JP 2020178017 A JP2020178017 A JP 2020178017A JP 2019078786 A JP2019078786 A JP 2019078786A JP 2019078786 A JP2019078786 A JP 2019078786A JP 2020178017 A JP2020178017 A JP 2020178017A
Authority
JP
Japan
Prior art keywords
light emitting
bump
emitting element
connecting portion
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019078786A
Other languages
English (en)
Other versions
JP7189441B2 (ja
Inventor
康寛 三木
Yasuhiro Miki
康寛 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2019078786A priority Critical patent/JP7189441B2/ja
Publication of JP2020178017A publication Critical patent/JP2020178017A/ja
Application granted granted Critical
Publication of JP7189441B2 publication Critical patent/JP7189441B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】荷重を増大させずに発光素子を安定して配線基板に接合することのできる実装技術を提供する。【解決手段】基板を有する発光素子を配線基板に実装する実装方法は、前記発光素子の主面の外周領域RB、及び前記外周領域よりも内側の内側領域RAに第1接続部を複数形成する工程と、前記内側領域に形成された複数の前記第1接続部のそれぞれの上に、前記第1接続部よりも上面積が小さい第2接続部を複数形成する工程と、前記外周領域に形成された複数の前記第1接続部それぞれの上に、前記第2接続部よりも上面積が小さい第3接続部を複数形成する工程と、前記発光素子を、前記第2接続部及び前記第3接続部を介して前記配線基板に接合する工程と、を有する。【選択図】図3

Description

本発明は、発光素子の実装方法に関する。
発光素子は、光通信、表示機器、照明等の分野で広く用いられている。発光素子は電流注入のために配線基板に実装され、必要に応じてパッケージ化される。一般的に発光素子は、バンプと呼ばれる突起電極を用いて、配線基板にフリップチップ実装される。
発光素子の実装において、発光素子に設けるバンプの高さを素子の基板反り量よりも十分に大きくすること、およびバンプの接合面にサブミクロンサイズの凹凸を形成することが提案されている(たとえば、特許文献1参照)。
特開2014−93339号公報
上記の特許文献1には、バンプの高さを基板の反り量よりも十分に大きくすることで基板の反りを吸収し、バンプの高さばらつきを吸収するために、接合面にナノインプリントまたはプラズマエッチングで数百nmの凹凸を形成することが開示されている。
特許文献1の方法では、バンプ形成工程とは別に、ナノインプリントまたはプラズマエッチングの工程が必要である。
ところで、LED、レーザダイオード等の発光素子を作製する場合、基板上に、基板と異なる熱膨張係数の化合物半導体層が形成されると、得られるチップに反りが生じる。発光素子をプリント回路基板等の配線基板に実装するとき、発光素子の外周部が反りにより浮き上がり、発光素子と配線基板との接合が不十分になる。一般的に、接合を強めるためには、接合時の荷重を大きくすることが考えられるが、荷重を大きくすると発光素子へのダメージが発生する。
本発明は、荷重を増大させずに、発光素子を安定して配線基板に接合することのできる実装方法を提供することを目的とする。
本発明の一態様において、基板を有する発光素子を配線基板に実装する実装方法は、前記発光素子の主面の外周領域、及び前記外周領域よりも内側の内側領域に第1接続部を複数形成する工程と、前記内側領域に形成された複数の前記第1接続部のそれぞれの上に、前記第1接続部よりも上面積が小さい第2接続部を複数形成する工程と、前記外周領域に形成された複数の前記第1接続部それぞれの上に、前記第2接続部よりも上面積が小さい第3接続部を複数形成する工程と、前記発光素子を、前記第2接続部及び前記第3接続部を介して前記配線基板に接合する工程と、を有する。
上記の実装方法により、荷重を増大させずに、発光素子を安定して配線基板に実装することができる。
本発明の一実施形態の発光素子を実装する際の基板の反りを説明する模式図である。 発光素子の一例である発光素子の接合面の平面模式図である。 図2のIII−III線の断面における断面模式図である。 本発明の一実施形態のバンプ構造の模式図である。 本発明の一実施形態のバンプ構造の模式図である。 本発明の一実施形態の発光素子の製造方法を説明するための断面模式図である。 本発明の一実施形態の発光素子の製造方法を説明するための断面模式図である。 本発明の一実施形態の発光素子の製造方法を説明するための断面模式図である。 本発明の一実施形態の発光素子の製造方法を説明するための断面模式図である。 本発明の一実施形態の発光素子の製造方法を説明するための断面模式図である。 本発明の変形例のバンプ構造の模式図である。 本発明の変形例のバンプ構造の模式図である。 本発明の変形例の発光素子の製造方法を説明するための断面模式図である。 変形例の発光素子の製造方法を説明するための断面模式図である。 変形例の発光素子の製造方法を説明するための断面模式図である。 変形例の発光素子の製造方法を説明するための断面模式図である。 配線基板に発光素子を実装した状態を示す模式図である。 配線基板に発光素子を実装した発光装置の模式図である。
図1は、実施形態の発光素子20を実装する際の基板の反りを説明する図である。発光素子20は、基板201と、基板201の上に形成された半導体層202を有する。基板201は、半導体層202をエピタキシャル成長することができるものであればどのような基板であってもよいが、機械的強度があり、熱的、化学的に安定した光透過性の安価な基板が望ましい。このような成長基板として、たとえば、サファイア(Al23)、スピネル(MgAl24)、酸化ガリウム(Ga2O3)等が用いられる。基板201の上面視における大きさは、たとえば、一辺が500μm以上2000μm以下である。また、基板201の上面視形状は、たとえば、矩形状である。基板201にサファイア基板を用いる場合には、たとえば、基板201の厚みを100μm以上300μm以下とすることができる。
基板201の上に窒化ガリウム(GaN)等の半導体層202を形成すると、基板201と半導体層202の熱膨張係数の差によって、チップ化された発光素子20に反りが生じる。たとえば、サファイア基板の場合、c軸方向の熱膨張係数は8.5×10-6/K、a軸方向の熱膨張係数は7.5×10-6/Kである。これに対し、GaNのc軸方向の熱膨張係数は7.75×10-6/K、a軸方向の熱膨張係数は5.59×10-6/Kであり、サファイア基板との熱膨張率差が大きい。基板201上に形成される半導体層202の厚みは、たとえば、5μm以上15μm以下である。
サファイア基板の熱膨張係数はGaNの熱膨張係数よりも大きいため、半導体層202よりも基板201の方が大きく変形して、図1のように基板201側に湾曲する。
より具体的には、反応炉で基板201上にGaNの半導体層202を成長する段階ではウエハはフラットである。ウエハを反応炉から取り出して冷却すると、ウエハには、基板201の中央部が半導体層202に対して凸となる反りが生じる。これは、半導体層202よりも基板201の収縮が大きいことにより生じる。このようなウエハの反りにより、ウエハを個別のチップに切り出した後の各チップに反りが残る。
発光素子20の半導体層202を配線基板11の実装面に対向させて、配線パターン14上の電極に接合する場合、発光素子20の電極と、配線基板11側の電極を接合するために、荷重をかける。発光素子20の外周部が浮き上がっていると、外周部での接合が不十分になる場合がある。外周部での荷重を大きくすると、接合力が得られるが、外周部でのダメージが大きくなる。
実施形態では、荷重を増大させずに、発光素子20の基板201の反りに起因する接合不良を低減し、発光素子20と配線基板11の間の接合の信頼性を向上する。また、接合部での放熱効果を高める。
図2は、発光素子20の一例である発光素子20Aの接合面の平面図である。接合面は、発光素子20と配線基板11を接合する際に、配線基板11と対向する面にある。
発光素子20Aは、外周領域RBと、外周領域RBよりも内側の内側領域RAを有する。ここで、外周領域RBとは、基板201の外縁から基板201の一辺の長さに対して15%の距離までの領域である。図1を参照して説明したように、外周領域RBでは基板の反りにより接合される部分が内側領域RAよりも浮き上がる傾向にある。つまり、外周領域RBにおける接合面は内側領域RAよりも配線基板11と離れやすい傾向にあり、実装時に接合が困難になるおそれがある。実施形態では接合部となるバンプ構造を工夫することで、荷重を増大させずに接合の信頼性を向上する。
図3に示すように、発光素子20Aは、基板201に形成され、第1導電型の半導体層(以下、「第1半導体層23」と称する)と、発光層24と、第2導電型の半導体層(以下、「第2半導体層25)と称する)とを備える半導体層202を有する。発光素子20Aの接合面側には、第1半導体層23と電気的に接続される第1電極26と、第2半導体層25と電気的に接続される第2電極27とが設けられている。この例では、第1半導体層23はn型の半導体層、第2半導体層25はp型の半導体層である。
第1電極26と第2電極27のそれぞれで、内側領域RAには第1バンプ21が形成され、外周領域RBには第2バンプ22が形成されている。第1バンプ21及び第2バンプ22は、配線基板11に接合されて電気的な接続を取るために発光素子20Aの接合面から突出している。第1バンプ21及び第2バンプ22の形状は、たとえば、柱状、ボール型などにすることができる。第1バンプ21と第2バンプ22は、発光素子20Aに供給される電流が一部の領域に集中しないように、発光素子20Aの接合面側に、規則的またはランダムに配置されている。
後述するように、内側領域RAの第1バンプ21と、外周領域RBの第2バンプ22は、その接合端の構造が異なる。内側領域RAの第1バンプ21の接続端面には、第1の径で形成される複数の突起が形成されている。外周領域RBの第2バンプ22の接続端面には、第1の径よりも大きい第2の径で形成される複数の突起が形成されている。
図3は、図2のIII−III線の断面図である。III−III線における断面は、外周領域RBの第2電極27上の第2バンプ22と、外周領域RBの後記する第1半導体層23の露出部23aと、内側領域RAの第1電極26上の第1バンプ21と、を含む断面である。
発光素子20Aは、基板201と、基板201上に設けられた半導体層202を有している。基板201の表面に、図3に示すように、光散乱用の微細な凹凸が形成されていてもよい。微細な凹凸は、光取り出し効率を向上し、基板201と格子定数の異なる半導体層202を成長するときに生じる転位を抑制する効果がある。基板201の表面に、格子不整合を緩和するバッファ層を形成してもよい。基板201がサファイア基板、半導体層202が窒化ガリウム系半導体の場合、バッファ層として、GaN、窒化アルミニウム(AlN)、窒化ガリウムアルミニウム(AlGaN)等を用いることができる。
図3に示すように、半導体層202は、第1半導体層23と、発光層24と、第2導電型の半導体層25とがこの順に積層されている。第1半導体層23には、第2半導体層25側から、発光層24及び第2半導体層25が除去され、第1半導体層23の一部が発光層24及び第2半導体層25から露出した露出部23aが形成されている。図2に示すように、半導体層202には複数の露出部23aが形成されている。第1半導体層23は、たとえばGaNを含む半導体層で形成され、不純物としてSiがドープされている半導体層を含む。発光層24は、たとえば、InGaNの井戸層をGaNの障壁層で挟んだ単一量子井戸(SQW)、または多層量子井戸(MQW)である。第2半導体層25は、たとえばGaNを含む半導体層で形成され、不純物としてMgがドープされている半導体層を含む。第1半導体層23は、第1電極26とのコンタクト層を有し、発光層24に電子を供給する。第2半導体層25は、第2電極27とのコンタクト層を有し、発光層24にホールを供給する。注入された電子とホールは結合して、半導体層202は、井戸層のバンドギャップエネルギーに応じた波長の光を発する。
図3に示すように、半導体層202の第2半導体層25上に所定のパターンの金属膜205が形成されている。金属膜205は反射膜として機能し、発光層24で生成される光に対して高い反射性を有する材料で形成される。金属膜205は、一例として、AgやAl、またはこれらの金属を主成分とする合金などで形成されている。金属膜205は、発光層24で生成された光を基板201側に反射する。
第2半導体層25上に設けられた金属膜205を覆って、絶縁膜206が形成されている。絶縁膜206には、金属膜205の上に、金属膜205が露出する開口部206aが形成されている。絶縁膜206の材料に限定はなく、金属酸化物、金属窒化物、酸窒化物など、電気的に絶縁性の任意の材料を用いることができる。一例として、絶縁膜206はSiNで形成される。
図3に示すように、保護膜207は、絶縁膜206、第2半導体層25、発光層24、及び第1半導体層23を覆って設けられている。保護膜207には、第1半導体層23の露出部23aの上に設けられたn側開口部207nと、絶縁膜206の開口部206aの上に設けられたp側開口部207pが形成されている。保護膜207に用いられる材料に限定はなく、たとえば、SiO2膜やSiN膜、またはアルミニウムを含む酸化膜、窒化膜、酸窒化膜等を用いることができる。
第1電極26は、n側開口部207nにて第1半導体層23と電気的に接続されている。第1電極26の一部は、絶縁膜206及び保護膜207を介して、第2半導体層25の上に設けられている。
第2電極27は、金属膜205上に設けられ、開口部206a及びp側開口部207pを通じて金属膜205と電気的に接続されている。第2電極27は、金属膜205を介して第2半導体層25と電気的に接続される。第2電極27の一部は、絶縁膜206上に設けられていてもよい。
第1電極26及び第2電極27は、任意の金属材料で形成されており、その材料に限定はない。第1電極26及び第2電極27には、たとえば、AlやAg、またはこれらの金属を主成分とする合金などを用いることができる。
内側領域RAにおいて、第1電極26上には第1バンプ21が設けられ、第1バンプ21の上面には複数の突起が設けられている。外周領域RBにおいて、第2電極27上には第2バンプ22Aが設けられ、第2バンプ22Aの上面には、第1バンプ21の突起よりも狭いピッチで突起が設けられている。ここで「上面」とは、発光素子20Aの積層方向に見たときの上面であり、実装時に配線基板11と対向する面であっても、積層方向で見たときは「上面」になる。
図2のIII−III断面に替えて、第1電極26上で外周領域RBの第2バンプ22と内側領域RAの第1バンプ21を通る断面、あるいは第2電極27上で外周領域RBの第2バンプ22と内側領域RAの第1バンプ21を通る断面においても、バンプ接合端の構成は、図3の第2バンプ22Aと第1バンプ21のようになる。
図4Aと図4Bは、実施形態のバンプ構造を示す模式図である。図4Aは内側領域RAに形成される第1バンプ21である。また、図4Bは外周領域RBに形成される第2バンプ22Aである。なお、図4Aと図4Bはフリップチップ実装時の状態で描かれているので、図3の第1バンプ21及び第2バンプ22Aとは、上下が逆になっている。
第1バンプ21は、第1接続部211と、第1接続部211上に設けられた第2接続部212とを有する。第2バンプ22Aは、第1接続部211と、第1接続部211上に設けられた第3接続部213とを有する。第1接続部211は、第1電極26上及び第2電極27上に設けられる。第1接続部211と、第2接続部212及び第3接続部213の材料は、同じであっても異なっていてもよい。
第1バンプ21の第1接続部211の端面211sの面積と、第2バンプ22Aの第1接続部211の端面211sの面積は、ほぼ同じか、差が小さい。端面211sは、バンプ形成プロセスでは「上面」に当たる。端面211sの平面形状は問わないが、たとえば、円形状や矩形状とすることができる。端面211sの平面形状が円形状である場合、端面211sの径は、たとえば40μm〜60μmとすることができる。
第1バンプ21において、第1接続部211の端面211sに、複数の第2接続部212がピッチP1で形成されている。第2バンプ22Aにおいて、第1接続部211の端面211sに、複数の第3接続部213がピッチP2で形成されている。ここで、ピッチとは、隣り合う2つの第2接続部212の間の距離を意味する。またピッチとは、隣り合う2つの第3接続部213の間の距離を意味する。
第2接続部212のピッチP1は、第3接続部213のピッチP2よりも大きい(P1>P2)。第2接続部212の上面積は、第3接続部213の上面積よりも大きい。第2接続部212及び第3接続部213の上面積は、第2接続部212及び第3接続部213の端面211sと接する面とは反対側の面の面積を意味する。
ピッチP1とピッチP2は、基板の反り量、接合時の荷重等に応じて、ピッチP1>ピッチP2を満たすように適切に設定される。たとえば、基板の反り量が大きい場合には、ピッチP2をピッチP1よりも小さくする。また接合時の荷重が小さい場合には、ピッチP2をピッチP1よりも小さくする。このようなピッチの関係とすることで、第3接続部213が形成される面積が増加し、第3接続部213が形成される外周領域RBにおける放熱性を確保することができる。一例として、基板201にサファイア基板を用い、半導体層202にGaNを用いる場合、基板の外周領域RBの平均反り量は0.5μm〜0.6μmになる。この場合、ピッチP1はたとえば、5μm〜30μmとすることができる。ピッチP2は1μm〜10μmとすることができる。
第1バンプ21の第2接続部212の高さと、第2バンプ22Aの第3接続部213の高さは、図4の例では、ともにL1である。高さL1は、一例として、第1接続部211の高さの1/10〜1/2程度である。
発光素子20の外周領域RBが浮き上がる場合、接合時に外周領域RBにかかる荷重の低下に合わせて、外周領域RBの第2バンプ22Aの径を小さくすることも考えられる。しかし、単にバンプ径を小さくすると、バンプを介した放熱作用が損なわれるおそれがある。実施形態では、バンプのうち発光素子20側に配置された第1接続部211を部分的に小さくしないことで、バンプと発光素子20とが接合される面積を確保しバンプを介した放熱作用の低下を抑制できる。
本実施形態では、バンプの基部側で、第1接続部211の端面211sの面積を素子全体にわたって同程度にすることで、均一的な放熱効果を確保することができる。
一方、バンプのうち配線基板11側に位置する第2接続部212および第3接続部213においては、第3接続部213の上面積を、第2接続部212の上面積よりも小さくする。これにより、第3接続部213は、第2接続部212よりも小さい荷重で潰れやすくなる。したがって、基板201の反りによって外周領域RBに印加される荷重が小さくなっても、第2バンプ22Aを確実に配線基板11に接合することができる。逆に言うと、基板の反りが大きい外周領域RBで荷重を大きくしなくても、第2バンプ22Aを配線基板11に接合し、かつ放熱効果を維持することができる。
1つ当たりの第1接続部211上に形成される第2接続部212の数は、1つ当たりの第1接続部211上に形成される前記第3接続部213の数よりも少なくなる。これにより、第3接続部213が形成される面積が増加し、第3接続部213が形成される外周領域RBにおける放熱性を確保することができる。
外周領域RBでの接合が不十分な場合、接合後の評価試験で発光素子20Aを配線基板11から剥離すると、内側領域RAでは、第1バンプ21と配線基板11上の電極との界面破壊により、配線基板11の剥離面にバンプ材料が残る。しかし、外周領域RBでは、第2バンプ22Aが接合されていないか、第2バンプ22Aによる接合が弱いので、配線基板11の剥離面にバンプ材料が残らない。
これに対し、実施形態の構成では、第1バンプ21及び第2バンプ22Aは、発光素子20Aの全体にわたって接合されるので、評価試験の剥離後に、内側領域RAと外周領域RBの両方で配線基板11上にバンプ材料が残る。
バンプ1個当たりの第2接続部212の先端面のトータルの面積と、第3接続部213の先端面のトータルの面積は、同じであってもよい。接合時に、第2接続部212と第3接続部213が配線基板11上の電極に熱圧着されて、電極と一体的になる限り、第2接続部212と第3接続部213の数、サイズ、ピッチ等は適切に設計可能である。
図5A〜図5Eは、実施形態の発光素子20Aの作製工程図である。これらの作製工程図は、図2のIII−III断面におけるそれぞれの作製工程での状態を示し、発光素子が作製できるまでの工程を説明するための図である。
図5Aで、基板201上に第1電極26と第2電極27を含む素子構造が作り込まれた状態で、所定の開口パターンを有するレジスト40を形成する。素子構造は、たとえば、基板201上に、第1半導体層23、発光層24、及び第2半導体層25をこの順で成長させて、半導体層202を形成する。第1半導体層23の成膜に先立って、基板201の表面にたとえば反応性のイオンエッチングで凹凸を形成してもよい。
半導体層202の第2半導体層25表面に所定のパターンの金属膜205を形成し、第2半導体層25の表面及び金属膜205を覆う絶縁膜206を形成する。その後、絶縁膜206、第2半導体層25、および発光層24の一部を除去し、所定の箇所に露出部23aを形成する。次に、絶縁膜206、第2半導体層25、発光層24、および第1半導体層23の表面を保護膜207で覆う。そして、保護膜207の一部を除去し、n側開口部207nおよびp側開口部207pを形成し、保護膜207上に第1電極26と第2電極27をそれぞれ形成することで、図5Aの素子構造が得られる。
レジスト40は、n側開口41とp側開口42を含む開口パターンを有する。開口パターンは、露光と現像による通常のフォトリソグラフィで形成される。III−III断面に沿ったこの例では、n側開口41は内側領域RAに形成され、p側開口42は外周領域RBに形成される。n側開口41とp側開口42の径は、たとえば40μm〜60μmである。
図5Bで、内側領域RAのn側開口41と、外周領域RBのp側開口42の中に第1接続部211をめっき成長する(第1のめっき処理)。第1接続部211は、Au、Ag、Cu、Pt、Ni、Sn、これらの内の2以上の合金など、バンプ接合に適した材料で形成される。この例では、放熱性や耐食性に優れ、抵抗値の経時変化が小さいAuの電解めっきにより第1接続部211を形成する。第1接続部211の厚さは、15μm〜25μmである。
図5Cで、レジスト40の上に、第2の開口パターンを有する第1マスク44を形成する。第1マスク44は、内側領域RAに開口442を有し、外周領域RBに開口443を有する。第2の開口パターンに含まれる内側領域RAの開口442と、外周領域RBの開口443は、その開口形状が異なる。開口442のピッチまたは径は、開口443のピッチまたは径よりも大きい。開口442と開口443の内部で、第1接続部211の上面が露出している。
図5Dで、内側領域RAの開口442と外周領域RBの開口443の中に、それぞれ導電膜47aと導電膜47bを同時にめっき形成する(第2のめっき処理)。導電膜47a及び47bは、第1接続部211と同じ材料でもよい。この例では、導電膜47a及び47bを第1接続部211と同じAuを用いて形成する。第1マスク44に形成された開口442のピッチまたは径は、開口443のピッチまたは径よりも大きいので、開口442内に形成される導電膜47aのピッチまたは径は、開口443内に形成される導電膜47bのピッチまたは径よりも大きくなる。
図5Eで、レジスト40と第1マスク44を剥離することで、内側領域RAの第1バンプ21、及び外周領域RBの第2バンプ22Aが得られる。第1バンプ21は、発光素子20側の第1接続部211と、第1接続部211の上面に形成される第2接続部212を有する。第2接続部212は、図5Dに示す導電膜47aで形成されている。第2バンプ22Aは、発光素子20側の第1接続部211と、第1接続部211の上面に形成される第3接続部213を有する。第3接続部213は、図5Dに示す導電膜47bで形成されている。
第1バンプ21と第2バンプ22Aで、第1接続部211の上面積はほぼ等しい。第3接続部213の上面積を、第2接続部212の上面積よりも小さくする。これにより、第3接続部213は、第2接続部212よりも小さい荷重で潰れやすくなる。外周領域RBに、径の小さい第3接続部213を形成することで、発光素子を配線基板11上へ熱圧着する時に、荷重が小さくなっても安定して接合することができる。第3接続部213の上面積を、第2接続部212の上面積よりも小さくしつつ、第3接続部213のピッチを、第2接続部212のピッチよりも小さくすることもできる。これにより、第3接続部213が形成される面積を増加させ、第3接続部213が形成される外周領域RBにおける放熱性を確保することができる。また、第3接続部213の上面積を、第2接続部212の上面積よりも小さくしつつ、1つ当たりの第1接続部211上に形成される第2接続部212の数を、1つ当たりの第1接続部211上に形成される第3接続部213よりも少なくすることができる。これにより、第2接続部212が形成される面積を増加させ、内側領域RAにおける放熱性を確保しつつ、第3接続部213が形成される外周領域RBにおける接合性を確保することができる。
<変形例>
図6Aと図6Bは、バンプ構造の変形例を示す。変形例では、外周領域RBのバンプの高さを内側領域RAのバンプよりも高くする。
図6Aは、内側領域RAに形成される第1バンプ21の模式図である。図6Bは、外周領域RBに形成される第2バンプ22Bの模式図である。
第1バンプ21は、発光素子20側の第1接続部211と、配線基板11側の第2接続部212とを有する。第2バンプ22Bは、発光素子20側の第1接続部211と、配線基板11側の第3接続部223を有する。第1接続部211と、第2接続部212及び第3接続部223の材料は、同じであっても異なっていてもよい。
第1バンプ21の第1接続部211の端面211sの面積と、第2バンプ22Bの第1接続部211の端面211sの面積は、ほぼ同じか、その面積差が小さい。端面211sは、素子作製のプロセスでは上面になる。一例として、第1接続部211の径は40μm〜60μmである。バンプの基部側で、第1接続部211の端面211sの面積を素子全体にわたって同程度にすることで、均一的な放熱効果が確保される。
第1バンプ21において、第1接続部211の端面211sに、複数の第2接続部212がピッチP1で形成されている。
第2バンプ22Bにおいて、第1接続部211の端面211sに、複数の第3接続部223がピッチP2で形成されている。上述のように、「ピッチ」は隣り合う2つの第2接続部212の間の距離、または隣り合う2つの第3接続部223の間の距離を意味する。
第2接続部212のピッチP1は、第3接続部223のピッチP2よりも大きい(P1>P2)。あるいは、第2接続部212の上面積は、第3接続部223の上面積よりも大きい。第2接続部212の上面積及び第3接続部223の上面積は、第2接続部212及び第3接続部が端面211sと接する面と反対側の面の面積を意味する。ピッチP1とP2は、上述したように基板の反り量、接合時の荷重等に応じて、P1>P2を満たすように適切に設定される。
第1バンプ21の第2接続部212の高さL1よりも、第2バンプ22Bの第3接続部223の高さL2が高い(L2>L1)。第3接続部223の高さL2と第2接続部212の高さL1の差は、基板の反りを吸収できる量であることが望ましい。たとえば、第3接続部223の高さL2と第2接続部212の高さL1の差を、基板の外周領域RBにおける平均反り量程度とすることが好ましい。
第3接続部223の上面積を、第2接続部212の上面積よりも小さくする、あるいは第3接続部223のピッチP2を、第2接続部212のピッチP1よりも小さくすることで、発光素子20の反りにより外周領域RBで荷重が小さくなっても第2バンプ22Bを配線基板11に接合することができる。
さらに、第3接続部223の高さL2を、第2接続部212の高さL1よりも大きくすることで、発光素子20の反りが大きくなっても、第2バンプ22Bは確実に配線基板11に接合される。
図7A〜図7Cは、変形例の発光素子20Bの作製工程図である。図7Aは、図5Eと同じ状態であり、第1マスク44が除去された後の状態を示す。
内側領域RAでは、第1電極26の上に形成された第1接続部211の上面に、複数の導電膜47aが形成されている。外周領域RBでは、第2電極27の上に形成された第1接続部211の上面に、複数の導電膜47bが形成されている。外周領域RBに形成された複数の導電膜47bのピッチは、内側領域RAに形成された複数の導電膜47aのピッチよりも小さい。
図7Bで、全面に第2マスク46を形成する。第2マスク46は、外周領域RBに複数の開口444を有する。各開口444内で、狭ピッチの導電膜47bの上面が露出する。第2マスク46の開口444は、第2のめっき処理で用いた第1マスク44の外周領域RBの開口443とほぼ同じパターンである。
図7Cで、開口444中に、導電膜49をめっき形成する(第3のめっき処理)。導電膜49は、第2のめっき処理で形成した導電膜47bと同じ材料でもよいし、異なる材料でもよい。この例では、導電膜49を導電膜47bと同じAuを用いて形成する。
図7Cで、第2マスク46を剥離し、図7Dに示す第1バンプ21および第2バンプ22Bを形成する。内側領域RAでは、第1接続部211の上面に第2接続部212を有する第1バンプ21が形成される。外周領域RBでは、第1接続部211の上面に第3接続部223を有する第2バンプ22Bが形成される。第3接続部223は、導電膜44bの厚さと導電膜49の厚さとを合計した高さを有する。
このような変形例により、外周領域RBのバンプ22Bの高さを、内側領域RAの第1バンプ21の高さよりも高くして、外周領域RBでの接合の信頼性を高める。
<発光素子の実装>
図8は、配線基板11上への発光素子20の実装を示す図である。発光素子20は、内側領域RAの第1バンプ21と、外周領域RBの第2バンプ22を用いて、配線基板11にフリップチップ実装される。第2バンプ22は、実施形態の第2バンプ22Aでもよいし、変形例の第2バンプ22Bでもよい。第1バンプ21は、図4A、図4B,図6A、及び図6Bを参照して説明したように、発光素子20側の第1接続部211と、配線基板11側の複数の第2接続部212を有する。第2バンプ22は、発光素子20側の第1接続部211と、配線基板11側の複数の第3接続部213を有する。
第1バンプ21及び第2バンプ22は、配線基板11の配線パターン14上に形成されている電極パッドと位置合わせされ、超音波融着等により配線基板11に接合される。接合時に、第2接続部212と第3接続部213が、配線パターン14上の電極パッドに押圧される。第2接続部212と第3接続部213は、ともに第1接続部211と比較してピッチまたは径が小さく、接合時に印加される荷重は比較的小さくてもよい。
各第1バンプ21で、超音波振動による加圧と溶融で、複数の第2接続部212が一体となって、配線パターン14上の電極パッドに接合される。各第2バンプ22で、超音波振動による加圧と溶融で、複数の第3接続部213が一体となって、配線パターン14上の電極パッドに接合される。
第3接続部213のピッチまたは接合面の面積は、第2接続部212のピッチまたは接合面の面積よりも小さく、接合時に第3接続部213は第2接続部212よりも潰れやすい。このため、発光素子20の反りによって外周領域RBで荷重が低下しても、第3接続部213と配線基板11との間の接合は確保される。
一方、第1接続部211は、第2接続部212及び第3接続部213を超音波接合するための荷重ではほとんど変形せず、機械的強度と放熱効果が維持される。そのため、第2接続部212と第3接続部213が加圧溶融されても、第1バンプ21及び第2バンプ22で、十分な高さが維持される。
図9は、発光素子20を実装した発光装置10の模式図である。発光装置10は、配線基板11と、配線基板11上に実装される発光素子20と、発光素子20と配線基板11の間に充填される光拡散部材16を有する。光拡散部材16は、発光素子20の側面と、配線基板11の実装面の一部または全部を覆っている。
光拡散部材16は、たとえば、光反射性または遮光性等を有する樹脂で形成される。樹脂として、シリコーン樹脂、変性シリコーン樹脂、エポキシ樹脂、変性エポキシ樹脂、アクリル樹脂、これらの1種以上を含むハイブリッド樹脂等を用いることができる。光反射性を付与する物質として、酸化チタン、酸化ケイ素、酸化ジルコニウム、チタン酸カリウム、アルミナ、窒化アルミニウム、窒化ホウ素、ムライト等が光拡散部材16に添加されていてもよい。
発光素子20の実装面と反対側に、透光部材15が設けられる。透光部材15は、発光素子20から出射する光に対して透光性を有する材料で形成されている。透光部材15は、発光素子20から出射する光の一部を吸収し、発光素子20からの光の波長とは異なる波長の光を発する蛍光体を含有してもよい。
発光素子20は、接続部28によって配線パターン14上の電極に接続されている。接続部28は、上述したように、内側領域RAの第1バンプ21と、外周領域RBの第2バンプ22を用いた接合により形成されている。
一般に、接続部28は発光素子20への電流注入のため発熱しやすいが、実施形態の発光素子20では、接合面の全体にわたって表面積の大きい第1接続部211が用いられており、放熱効果が高い。また、第1接続部211は荷重による変形が少なく、接合前の形状をある程度保持しているため、接続部28は十分な高さを有する。発光素子20と配線基板11との間に十分な空間が確保されるので、光拡散部材16は接続部28の間に入り込みやすい。これにより、発光素子20と配線基板11との間に光拡散部材16を効率よく配置し、発光装置の光取り出し効率を向上させることができる。
発光装置10では、発光素子20と配線基板11との接合の信頼性が向上し、良好な発光特性が得られる。
本発明は、上述した特定の実施例及び変形例に限定されず、種々の応用、変形が可能である。実施形態の実装方法は、基板と半導体層の熱膨張係数の相違によって反りが生じるすべての発光素子の実装に適用可能である。半導体層はGaNに限定されず、InAlGa1−x−yN(0≦x≦1,0≦y≦1,x+y≦1)なる化学式において組成比x及びyをそれぞれの範囲内で変化させた全ての組成の半導体を用いることができる。
発光素子20を、個々の配線基板11ごとに実装する替わりに、複数の実装領域を有する大面積の配線基板に、複数の発光素子20を接合してもよい。この場合は、接合後に所定のスクライブ領域に沿って分割することで、複数の発光装置10を切り出すことができる。
実施形態の発光装置10は、照明用光源、各種インジケータ用光源、車載光源、ディスプレイ光源、バックライト用光源、センサ光源、信号機等、種々の光源として使用可能である。
10 発光装置
11 配線基板
14 配線パターン
16 光拡散部材
20、20A、20B 発光素子
21 第1バンプ
211 第1接続部
211s 端面
212 第2接続部
22、22A,22B 第2バンプ
213,223 第3接続部
44 第1マスク
46 第2マスク
RA 内側領域
RB 外周領域
P1、P2 ピッチ

Claims (7)

  1. 基板を有する発光素子を配線基板に実装する実装方法であって、
    前記発光素子の主面の外周領域、及び前記外周領域よりも内側の内側領域に第1接続部を複数形成する工程と、
    前記内側領域に形成された複数の前記第1接続部のそれぞれの上に、前記第1接続部よりも上面積が小さい第2接続部を複数形成する工程と、
    前記外周領域に形成された複数の前記第1接続部それぞれの上に、前記第2接続部よりも上面積が小さい第3接続部を複数形成する工程と、
    前記発光素子を、前記第2接続部及び前記第3接続部を介して前記配線基板に接合する工程と、
    を有する実装方法。
  2. 前記第3接続部のピッチを、前記第2接続部のピッチよりも小さくすることを特徴とする請求項1に記載の実装方法。
  3. 前記第1接続部1つ当たりに形成される前記第2接続部の数は、前記第1接続部1つ当たりに形成される前記第3接続部の数よりも少ないことを特徴とする請求項1または2に記載の実装方法。
  4. 前記第1接続部を第1のめっき処理により形成することを特徴とする請求項1〜3のいずれか一項に記載の実装方法。
  5. 前記第1のめっき処理の後に、前記第1接続部の上面に設けられた第1マスクを用いて、前記第2接続部と前記第3接続部を形成する第2のめっき処理を行う工程を有し、
    前記第1マスクは、前記第1接続部の上面を露出する複数の開口部を有することを特徴とする請求項4に記載の実装方法。
  6. 前記第2のめっき処理の後に、前記第3接続部の上面に設けられた第2マスクを用いて、前記第3接続部の高さを前記第2接続部よりも高くする第3のめっき処理を行う工程を有し、
    前記第2マスクは、前記第3接続部の上面を露出する複数の開口部を有することを特徴とする請求項5に記載の実装方法。
  7. 前記発光素子を前記配線基板に接合する工程の後に、前記発光素子と前記配線基板の間に光拡散部材を充填することを特徴とする請求項1〜6のいずれか一項に記載の実装方法。
JP2019078786A 2019-04-17 2019-04-17 実装方法 Active JP7189441B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019078786A JP7189441B2 (ja) 2019-04-17 2019-04-17 実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019078786A JP7189441B2 (ja) 2019-04-17 2019-04-17 実装方法

Publications (2)

Publication Number Publication Date
JP2020178017A true JP2020178017A (ja) 2020-10-29
JP7189441B2 JP7189441B2 (ja) 2022-12-14

Family

ID=72936340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019078786A Active JP7189441B2 (ja) 2019-04-17 2019-04-17 実装方法

Country Status (1)

Country Link
JP (1) JP7189441B2 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136399A (ja) * 2003-10-07 2005-05-26 Matsushita Electric Ind Co Ltd 半導体素子の実装方法、及び半導体素子実装基板
JP2005217264A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法および製造装置
JP2007243076A (ja) * 2006-03-11 2007-09-20 Nichia Chem Ind Ltd 発光装置及び発光装置の製造方法
JP2008135518A (ja) * 2006-11-28 2008-06-12 Matsushita Electric Ind Co Ltd 電子部品実装構造体とその製造方法
US20100224902A1 (en) * 2009-03-04 2010-09-09 Koninklijke Philips Electronics N.V. Compliant bonding structures for semiconductor devices
JP2012519954A (ja) * 2009-03-04 2012-08-30 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー コンプライアントなボンディング構造を使用して半導体装置をボンディングする方法
CN103367292A (zh) * 2012-03-30 2013-10-23 奥林巴斯株式会社 电极形成体、布线基板以及半导体装置
JP2013539922A (ja) * 2010-10-12 2013-10-28 コーニンクレッカ フィリップス エヌ ヴェ エピ応力が低減された発光デバイス
JP2014093339A (ja) * 2012-11-01 2014-05-19 Nippon Telegr & Teleph Corp <Ntt> 実装方法
JP2019012775A (ja) * 2017-06-30 2019-01-24 日亜化学工業株式会社 発光装置の製造方法
JP2020077760A (ja) * 2018-11-08 2020-05-21 シチズン電子株式会社 発光装置とその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136399A (ja) * 2003-10-07 2005-05-26 Matsushita Electric Ind Co Ltd 半導体素子の実装方法、及び半導体素子実装基板
JP2005217264A (ja) * 2004-01-30 2005-08-11 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法および製造装置
JP2007243076A (ja) * 2006-03-11 2007-09-20 Nichia Chem Ind Ltd 発光装置及び発光装置の製造方法
JP2008135518A (ja) * 2006-11-28 2008-06-12 Matsushita Electric Ind Co Ltd 電子部品実装構造体とその製造方法
US20100224902A1 (en) * 2009-03-04 2010-09-09 Koninklijke Philips Electronics N.V. Compliant bonding structures for semiconductor devices
JP2012519954A (ja) * 2009-03-04 2012-08-30 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー コンプライアントなボンディング構造を使用して半導体装置をボンディングする方法
JP2013539922A (ja) * 2010-10-12 2013-10-28 コーニンクレッカ フィリップス エヌ ヴェ エピ応力が低減された発光デバイス
CN103367292A (zh) * 2012-03-30 2013-10-23 奥林巴斯株式会社 电极形成体、布线基板以及半导体装置
JP2014093339A (ja) * 2012-11-01 2014-05-19 Nippon Telegr & Teleph Corp <Ntt> 実装方法
JP2019012775A (ja) * 2017-06-30 2019-01-24 日亜化学工業株式会社 発光装置の製造方法
JP2020077760A (ja) * 2018-11-08 2020-05-21 シチズン電子株式会社 発光装置とその製造方法

Also Published As

Publication number Publication date
JP7189441B2 (ja) 2022-12-14

Similar Documents

Publication Publication Date Title
US7429750B2 (en) Solid-state element and solid-state element device
US7417220B2 (en) Solid state device and light-emitting element
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
US10177281B2 (en) Light-emitting diode
US20060001035A1 (en) Light emitting element and method of making same
US9755119B2 (en) Light emitting device and method of manufacturing light emitting device
US10297737B2 (en) Method of manufacturing light emitting device with exposed wire end portions
CN108140703B (zh) 氮化物半导体紫外线发光装置及其制造方法
JP2006100787A (ja) 発光装置および発光素子
JP2003110148A (ja) 半導体発光装置
US9406635B2 (en) Semiconductor light emitting device and semiconductor light emitting device package using the same
JP5272287B2 (ja) 発光装置
KR101260000B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
JP2006073618A (ja) 光学素子およびその製造方法
KR20160015841A (ko) 발광 다이오드
KR20130059875A (ko) 발광 다이오드 패키지
KR20070063976A (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
US20160053968A1 (en) Light emitting device and method of manufacturing the same
JP7189441B2 (ja) 実装方法
JP6237344B2 (ja) 発光装置及び発光装置の製造方法
JP2014160748A (ja) フリップチップ型半導体素子、半導体装置及びその製造方法
JP2018530161A (ja) 発光素子、発光素子の製造方法及び発光モジュール
US20220246805A1 (en) Semiconductor light emitting device
JP6614313B2 (ja) 発光装置
JP2009135538A (ja) 固体素子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221114

R151 Written notification of patent or utility model registration

Ref document number: 7189441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151