JP2020167381A - スナップオン電磁波干渉（ｅｍｉ）シールド - Google Patents

Abstract

【課題】ＰＣＢの１または複数のコンポーネントにより生成される高周波数の電磁周波数（ＥＭＦ）ノイズを減少させ得るシールドの為の装置を提供する。【解決手段】ＰＣＢ１２０は、対応するコネクタ１１０にインタフェースされるパッド１２２を含む。例えば、デュアルインラインメモリモジュール（ＤＩＭＭ）ＰＣＢの場合、当該ＰＣＢは、ＤＩＭＭコネクタに挿入されるパッドを含む。シールド１４０は、対応するコネクタのクリップと整列するギャップ１４６をその周囲に有する。ギャップは、対応するコネクタにインタフェースされるＰＣＢと同様の特徴に対応し、シールドがＰＣＢに取り付けられることを可能にする。シールドはロックフィンガ１４２を含み、当該ロックフィンガは、シールドのコネクタに面するエッジから延伸し、対応するコネクタにインタフェースすることで、対応するコネクタとシールドを整列する。【選択図】図１Ａ

Description

［マザーボードのグランドを要求しないこと］
説明は概して、放射された電磁波干渉（ＥＭＩ）のためのシールドに関連し、より具体的な説明は、マザーボードグランディングを要することなく必要に応じてＥＭＩシールドを行うことに関連する。

高速通信の電子デバイスは、それらが動作する場合に高周波数のノイズを作り出す。プリント回路ボード（ＰＣＢ）の信号線における高速通信は、信号を伝送している間に信号線に電磁（ＥＭ）エネルギーを放出させる。ＥＭエネルギーの放出は、ＥＭ周波数（ＥＭＦ）ノイズに基づいて電磁波干渉（ＥＭＩ）をもたらし、当該ノイズは、他のシグナリングに干渉し得て、放出された信号エネルギーである。

一例として、デュアルインラインメモリモジュール（ＤＩＭＭ）は、高速通信を実行するメモリデバイスを含む。典型的に、ＤＩＭＭは、ＤＤＲメモリデバイスでポピュレートされる。ＤＤＲメモリデバイスは、ダブルデータレート（ＤＤＲ）メモリスペクトルが複数の無線帯域に該当し、無線感度の著しい低下をもたらすので、著しい無線周波数干渉（ＲＦＩ）の従来のソースとなる。メモリ速度の向上とシステムフォームファクタの低減とにつれて、従来のＤＤＲ物理層の設計は、重大な無線性能およびユーザ体験の問題につながる。

次のＤＤＲ５（ダブルデータレートバージョン５）メモリ技術は、６４００ＭＴ／秒（１秒ごとのメガ転送）に至るデータレートをサポートする。よって、メモリバス、５Ｇ無線およびＷｉＦｉ通信は、同様の動作周波数を有する。従って、潜在的なメモリのＲＦＩリスクは著しい。

従来のＤＩＭＭシールドは、メモリチップそのものをカバーするボード上のシールドに依存し、ＰＣＢ上のものに搭載する必要がある。ボード上のシールドの実装は強く限定されており、ＰＣＢルーティングの影響を受ける。従って、シールド有効性には一貫性がなく、リークの量が著しくなる結果をもたらす。シールドへの別の従来のアプローチは、マザーボードグランディングスキームであり、シールドはマザーボードのグランドに電気的に接続される。そのようなスキームは典型的に、設計の煩雑さと製造の煩雑さとを増加させる配線またはコネクタまたは接続を含む。

以下の説明は、実装の例として例示される図の議論を含む。図面は、限定としてではなく例として理解されるべきである。ここで用いられるように、１または複数の例に対する参照は、本発明の少なくとも１つの実装に含まれる具体的な特徴、構成または特性を説明していると理解されるべきである。ここで見られる「一例において」または「代替的な例において」などの表現は、本発明の実装の例を提供するものであり、その全てが必ずしも同じ実装を指しているわけではない。しかしながら、それらは必ずしも互いに排他的であるとも限らない。

スナップオンシールドのためのローカルグランドなしのＰＣＢ（プリント回路ボード）の例のブロック図である。

取り外し可能なシールドのためのローカルグランディングパッドを有する対応するコネクタにインタフェースするＰＣＢ（プリント回路ボード）の例のブロック図である。

対応するコネクタに取り付けられたローカルグランディングパッドに係合される取り外し可能なシールドを有するＰＣＢ（プリント回路ボード）の例のブロック図である。

対応するコネクタに取り外し可能なシールドを相互接続する例の概略図である。

シールドされていないデバイスからの電磁ノイズの例を表す図である。

シールドされたデバイスからの電磁ノイズの例を表す図である。

ローカルプリント回路ボード（ＰＣＢ）にシールドをグランディングする例の概略図である。 ローカルプリント回路ボード（ＰＣＢ）にシールドをグランディングする例の概略図である。 ローカルプリント回路ボード（ＰＣＢ）にシールドをグランディングする例の概略図である。 ローカルプリント回路ボード（ＰＣＢ）にシールドをグランディングする例の概略図である。

グランドされたシールドにより囲まれたＰＣＢコンポーネントの例のブロック図である。

必要に応じてグランドされたシールドを適用するための処理の例のフロー図である。

グランドされたシールドが実装され得るメモリサブシステムの例のブロック図である。

グランドされたシールドが実装され得るコンピューティングシステムの例のブロック図である。

グランドされたシールドが実装され得るモバイルデバイスの例のブロック図である。

以下に、特定の詳細と実装とについて説明する。当該説明は図の非限定的な説明を含み、当該図は他の潜在的な実装をだけでなく、一部または全ての例を示し得る。

ここで説明されるように、デバイスは、プリント回路ボード（ＰＣＢ）と、当該ＰＣＢのためのシールドを含む。シールドは、ＰＣＢの１または複数のコンポーネントにより生成される高周波数の電磁周波数（ＥＭＦ）ノイズを減少させ得る。ＥＭＦノイズは、他の複数のシステムコンポーネントの動作において、とりわけ、放出されるノイズの周波数範囲が他のコンポーネントの動作中の周波数と同じ範囲の場合に干渉をもたらし得る。当該干渉は、電磁波干渉（ＥＭＩ）と称され得る。シールドはＰＣＢにグランドされ、放出されるノイズの量を減少させることにより、システムコンポーネントに対するＥＭＩを減少させる。

ＰＣＢは、対応するコネクタにインタフェースされるパッドを含む。ギャップは、対応するコネクタにインタフェースされるＰＣＢと同様の特徴に対応し、シールドがＰＣＢに取り付けられることを可能にする。シールドはロックフィンガを含み、当該ロックフィンガはシールドからＰＣＢを過ぎて延伸し、対応するコネクタにインタフェースすることで、対応するコネクタとシールドとを整列する。例えば、デュアルインラインメモリモジュール（ＤＩＭＭ）ＰＣＢの場合、当該ＰＣＢは、ＤＩＭＭコネクタに挿入されるパッドを含む。そのような実装において、ＤＩＭＭのシールドはその周囲にギャップを含み得て、当該ギャップは、対応するＤＩＭＭコネクタのクリップと整列する。ロックフィンガは、ＤＩＭＭコネクタの既存のスロットに延伸し得て、ＤＩＭＭのＰＣＢに良好なノイズ減少を提供する。

一例において、シールドは取り外し可能である。シールドは、はんだまたは接着／エポキシなどの永久または半永久的な搭載手順を要求することなくＰＣＢのグランドに接続され得るので、「スナップオン」シールドと称され得る。取り外し可能なシールドまたはスナップオンシールドは、シールドの必要に応じて提供され得る。例えば、与えられたＰＣＢの場合、シールドが必要な場合、シールドは、シールドそのものの特徴を用いて、または対応するコネクタの特徴もしくは両方の特徴の組み合わせを用いて含まれ、且つ適切な位置に固定され得る。同じ与えられたＰＣＢに対してシールドが必要でない場合、当該ＰＣＢは、グランディング接点を含み得るが、シールドは含まれない。

ＥＭＩシールドに加えて、スナップオンシールドは、ＰＣＢに熱についてのソリューションを提供し得る。シールドを提供する金属はさらに、ボードの能動素子から熱を離すように伝導し、熱の放散を補助し得る。一例において、スナップオンシールドは、ＰＣＢのグランド接点に接続され、ローカルグランドと称され得て、マザーボードのグランドへの接続が必要ではない。マザーボードのグランドへの接続は、システムグランドを提供し、シールドのための良好なノイズフロアを保証し得る。ＰＣＢのローカルグランドへの接続は、ＰＣＢへの適切な接続を有する有効なシールドを依然として提供し得る。

ここに説明されるシールドは、無線通信のための複数の無線帯域のスペクトルに含まれる無線周波数干渉（ＲＦＩ）を生成する通信周波数さえ有するダブルデータレート（ＤＤＲ）メモリの場合に有効である。説明されるシールドをＤＩＭＭシールドとして適用することは、メモリデバイスからの無線干渉ノイズ放射を減少させる。従って、それは、より小さいフォームファクタおよびより高い通信周波数の場合でさえ、システムが信頼できる無線性能と良好なユーザ体験を維持することを可能にする。

ここに説明されるように、取り外し可能なシールドは、マザーボードのグランドに接続されることを要求されない。マザーボードのグランドへの接続の必要としないことは、システムエンジニアがボードの変形または再スピンなしにＰＣＢにシールドを設置することを可能にし得る。一例において、取り外し可能なシールドは、ＲＦＩリスクが存在するＰＣＢに選択的に事後設置され得る。一例において、当該シールドは、ＤＩＭＭのメモリデバイスに対する熱についてのソリューションとして実行され得る。シールドはメモリデバイス用でないＰＣＢの他のコンポーネントに対する熱についてのソリューションにもなり得る。

図１Ａは、スナップオンシールドのためのローカルグランドなしのＰＣＢ（プリント回路ボード）の例のブロック図である。システム１００は、コネクタ１１０、ＰＣＢ１２０およびシールド１４０を含む。ＰＣＢ１２０は、能動素子が取り付けられた回路基板を表す（特に示されていない）。ＰＣＢは、コネクタ１１０を介してマザーボードまたは一次回路基板に接続される回路を表す。コネクタはより大きいシステムに対するシステムコンポーネントとしてＰＣＢに相互接続するので、コネクタ１１０はＰＣＢ１２０と対応する。

ＰＣＢ１２０に取り付けられたコンポーネントは、動作中にＥＭＩノイズを発生させる。シールドしない場合、ＥＭＩは、通信回路などの図１Ａ、図１Ｂ、および図１Ｃに示されていないシステム１００の他のコンポーネントを妨害する可能性を有する。シールド１４０は、ＰＣＢ１２０が発生させたＥＭＩノイズの影響を減少させる。

コネクタ１１０は、システムレベルボードに結合して他の複数のシステムコンポーネントに接続するためのピン１１２を含む。例えば、ＰＣＢ１２０がメモリモジュールである場合、ピン１１２は、プロセッサが取り付けられたシステムボードに接続し得る。ＰＣＢ１２０がプロセッサを含む場合、ピン１１２は、接続ボードに接続して周辺デバイスに結合し得る。ＰＣＢ１２０のパッド１２２は、コネクタ１１０のピン１１２に対応する。パッド１２２は、ＰＣＢ１２０のトレースを介してＰＣＢのコンポーネントに接続する。ピン１１２は、これらの同じトレースを他の複数のシステムコンポーネントに接続する。

コネクタ１１０は、ピン１１２から離れるように延伸し、パッド１２２とピン１１２との間の十分な電気的接点を保証するためにＰＣＢ１２０に固定するように動作するアーム１１４を含む。典型的に、システム１００に例示されるコネクタの両側にアームがある。アーム１１４の端部で、コネクタ１１０はタブ１１６を含む。タブ１１６は、ＰＣＢ１２０を固定する１または複数の特徴を表す。タブ１１６は、ＰＣＢ１２０に機械的インタフェースを提供するタブ、クリップ、ピンまたは他のメカニズムであり得るか、またはそれらを含み得る。典型的に、アーム１１４はＰＣＢ１２０をコネクタ１１０に整列して、タブ１１６は、ばね力を適用することなどによりＰＣＢ１２０を押して、ＰＣＢ１２０をアームに固定する。一例として、アーム１１４は整列タブ（特に識別されていない）を含み、当該整列タブは、１または複数の他のタブがＰＣＢとシールドとをコネクタ１１０に固定する一方で、ＰＣＢ１２０のノッチ１２４と整列する。タブ１１６は、ＰＣＢ１２０を固定するために用いられる既存のコネクタのアームの保持タブと称され得る。

コネクタ１１０のタブ１１６は、ＰＣＢ１２０のノッチ１２４と整列し得る。ノッチ１２４は、整列のメカニズムを表し、タブがコネクタ１１０の機械的特徴と整列することを可能にする。シールド１４０は、ＰＣＢ１２０をカバーするか、またはより具体的にはＰＣＢ１２０のノイズを生成するコンポーネントをカバーする。典型的に、シールド１４０はＰＣＢ１２０の片側のみをカバーする。シールド１４０は、コネクタ１１０に接続される一方で、コネクタ１１０のタブ１１６とアーム１１４とにインタフェースして、シールドがＰＣＢ１２０に取り外し可能に固定されることを可能にする特徴を含む。

一例において、シールド１４０は、フィンガ１４２によって表されるロックフィンガを含む。フィンガ１４２は、コネクタ１１０のスロット１１８に延伸する。スロット１１８は、ピン１１２の最後の部分とアーム１１４の最後の部分との間のギャップまたは空間を表す。よって、コネクタ１１０は、シールド１４０とコネクタ１１０との相互接続に機械的安定性を提供するためにフィンガ１４２が挿入され得る空間を含む。一例において、シールド１４０はロックフィンガ１４２とフランジ１４４とを含む。一例において、シールド１４０はクリップ（明示的に示されていない）を含む。クリップは、ＰＣＢ１２０にクリップするか、またはコネクタ１１０にクリップするシールド１４０の一部、またはＰＣＢ１１０とコネクタ１１０との両方にクリップするクリップであり得る。

一例において、シールド１４０はフランジ１４４を含む。例示されるように、フランジ１４４は、ギャップ１４６を除き、シールド１４０の全周に延伸する。ギャップ１４６は、ＰＣＢ１２０のノッチ１２４に対応または整列する。一例において、フランジ１４４は、タブまたはチャネルなどの、アーム１１４の特徴の下または内部にスライドする。一例において、アーム１１４とインタフェースするＰＣＢ１２０のエッジに対応するエッジのフランジ１４４は、フランジがチャネルまたはタブと機械的な接触を有することを可能にして、それによって、ＰＣＢ１２０を固定するために用いられる同じ固定力が、シールド１４０も固定し得る。ギャップ１４６はノッチ１２４に整列して、それによってコネクタ１１０のタブまたは特徴とも整列し得る。例えば、アーム１１４はノッチ１２４とギャップ１４６との内部に適合する突出要素を含み得る。そのような突出要素は、ＰＣＢ１２０の側面（薄い側面）に向かうばね力を提供し得る。アーム１１４の他のタブの特徴は、ＰＣＢ１２０の下向きの力または上面（つまり、システム１００のダイアグラムを見る場合にみられる表面）を提供し得る。ＰＣＢ１２０の上面を押したり引いたりする力は、フランジ１４４を押したり引いたりすることによってシールド１４０をＰＣＢ１２０に固定し得る。

ＰＣＢ１２０とコネクタ１１０との間の直線矢印は、ＰＣＢ１２０がその方向でコネクタ１１０に挿入されていることを表す。シールド１４０とＰＣＢ１２０との間の曲線矢印は、ＰＣＢ１２０の例示された表面をシールド１４０がカバーすることを表す。ＰＣＢ１２０の例示された表面は、グランディングパッドとも称され得る複数のグランドパッド１３０を含む。グランドパッド１３０は、関連付けられる間隔１３２を有する。間隔１３２は、ＰＣＢ１２０の周囲に沿って隣接するグランドパッド１３０間の空間を表す。一例において、間隔１３２は１／１０ラムダ（λ）より少ないかそれに等しく、λはシールドされているノイズの中心周波数の波長を表す。例えば、およそ５ＧＨｚを中心とするノイズ周波数の場合、波長はλ＝ｖ／ｆ＝３ｘ１０＾８／５ｘ１０＾９＝０．６メートルであり、λ／１０は６ｍｍに等しい。

グランドパッド１３０は、ＰＣＢ１２０のローカルグランドに電気的接続を提供する。ローカルグランドは、ＰＣＢ１２０に取り付けられたコンポーネントのグランド基準を指す。一例において、グランドはＰＣＢ１２０内に１または複数のグランドプレーンを介して提供される。グランドプレーンは、複数のＰＣＢ１２０の１つの層として理解される。グランドプレーンは、ＰＣＢにおける信号線ルーティングとビアとに対する特定のブレークを有する。よって、平面は必ずしもグランド層のグランドコンダクタのみではないが、主にグランドコンダクタである。ＰＣＢ１２０のローカルグランドは、コネクタ１１０によって典型的に電気的にシステムグランドに結合されている間、システムグランドから少し離れるように浮いてよい。シールド１４０は、ＰＣＢ１２０のグランドに接続され得て、システムグランドに直接接続される必要はないが、コネクタ１１０によってシステムグランドに接続する。従来、シールドは、マザーボードのグランドに直接結びつけられるネジまたは他の電気的接続を用いるなどの方法によってマザーボードのグランドに直接接続され、シールドを固定するために追加の工程を要求する。システム１００において、シールド１４０はＰＣＢグランドに接続され、それは次にコネクタ１１０によってマザーボードのグランドに接続する。

一例において、シールド１４０はデュアルインメモリモジュール（ＤＩＭＭ）のためのシールドを表し、ＰＣＢ１２０はメモリモジュールボードを表す。シールド１４０は、クライアントシステムに対するＲＦＩリスクを減少させ得る。ＰＣＢ１２０は、取り外し可能なシールドとＤＩＭＭとの間の電気的接点のためのグランドパッド１３０を含む。ＤＩＭＭが片側のみに取り付けられたメモリデバイスを含む例において、シールド１４０はその片側をカバーし得る。ＤＩＭＭが両側にメモリデバイスを含む例において、両側に別個のシールドが取り付けられ得る。両側のシールドは基本的に同じであり得て、同じまたは類似した接続と固定メカニズムとにより、同様に取り外し可能である。

ＰＣＢ１２０がＤＩＭＭである場合、ＥＭＦノイズを作り出すコンポーネントまたは複数のコンポーネントは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスである。ＤＩＭＭとして、ＰＣＢ１２０は、アーム１１４の整列タブに整列するノッチ１２４を含み得る。アーム１１４は、ＰＣＢ１２０に対して下方向にばね力を提供する保持タブも含む。少なくともＰＣＢ１２０のＤＲＡＭデバイスをカバーする取り外し可能かつ任意選択的なシールド１４０で、シールド１４０は、既存の保持タブにインタフェースするフランジ１４４も含み得る。よって、保持タブはシールドをＰＣＢに固定させることも、シールド１４０とグランドパッド１３０との間の接点を保証することも可能である。

図１Ｂは、取り外し可能なシールドのためのローカルグランディングパッドを有する対応するコネクタにインタフェースする図１ＡのＰＣＢの例のブロック図である。システム１５０は、コネクタ１１０とＰＣＢ１２０との相互接続を例示し、それは図１Ａのコネクタ１１０とＰＣＢ１２０と同じであり得る。相互接続される場合、ＰＣＢ１２０のノッチ１２４がＰＣＢ‐コネクタ係合１５２にてアーム１１４の特徴に整列することが観察され得る。

図１Ｃは、ローカルグランディングパッドに係合し、対応するコネクタに取り付けられた図１Ａの取り外し可能なシールドを有するＰＣＢの例のブロック図である。システム１６０は、コネクタ１１０とシールドされたＰＣＢ１７０との相互接続を例示し、それは図１Ａのコネクタ１１０と、ＰＣＢ１２０とシールド１４０との組み合わせと同じであり得る。相互接続される場合、シールドされたＰＣＢ１７０のノッチ１２４がＰＣＢ‐コネクタ係合１６２にてアーム１１４の特徴に整列することが観察され得る。ＰＣＢ‐コネクタ係合１６２は、ＰＣＢとシールドとの両方と係合する。シールドはシステム１６０に取り外し可能に接続され、除去され得ることが理解されるであろう。ＰＣＢ‐コネクタ係合１６２で、シールドのフランジは、ＰＣＢのグランドパッドに接触する。よって、シールドされたＰＣＢ１７０をコネクタ１１０に固定することは、フランジからグランドパッドへ電気的接点１７２を作り出す。

図２は、対応するコネクタに取り外し可能なシールドを相互接続する例の概略図である。システム２００は、図１Ａのシステム１００の例を提供する。コネクタ２１０は、ＰＣＢをシステムボードに結合するためのコネクタを表す。シールド２２０は、カバーされるべきＰＣＢの平面に対して平行な表面である上面を有する。側壁２２４は、上面２２２からカバーされるべきＰＣＢに向かって延伸する。上面２２２の向きを上部として考えると、側壁２２４はＰＣＢに向かって下方向に延伸する。

シールド２２０は、上記の向きを参照して、側壁２２４の底部にフランジ２２６を含む。フランジ２２６は側壁２２４から外方向に延伸し、シールド２２０の周囲に、コネクタ２１０のアームの特徴と係合し得るリップを提供する。

システム２００は、セグメント２３０および２４０を例示し、シールド２２０はコネクタ２１０と係合する。シールド２２０は、コネクタ２１０に接続するＰＣＢをカバーするための取り外し可能なシールドを表す。一例において、シールド２２０はコネクタ２１０に滑り込み、シールドのロックフィンガを介してコネクタ２１０の空間を用いてセグメント２３０と係合する。

一例において、シールドをコネクタ２１０に滑り込ませた後、シールド２２０のロックフィンガ、クリップ、タブもしくはフランジ、またはこれらの組み合わせを用いてシールドとＰＣＢとを決まった位置にロックするまでにシールドが下方に押され得る（上記と同じ向きを参照）ので、シールド２２０はスナップオンシールドとみなされ得る。セグメント２４０は、ロッククリップまたはスプリングタブ２５０を例示する。スプリングタブ２５０は、フランジ２２６にばね力を適用して、または力を提供して、対応するＰＣＢ（特に示されていない）とコネクタ２１０とにシールド２２０を固定するクリップまたはタブを表す。一例において、シールド２２０は、タブを過ぎて下方向に押されるまで、スプリングタブ２５０に対して下方向に押し、次にフランジ２２６を押す。コネクタ２１０のアームに係合されたフランジ２２６とコネクタ２１０の決まった位置にロックされたロックフィンガとで、シールドはＰＣＢに固定され、ＰＣＢグランドに電気的に係合される。

図３Ａは、シールドされていないデバイスからの電磁ノイズの例を表す図である。ダイアグラム３０２は、シールドされていないデバイス３１０から放出される放射ノイズを例示する。シールドされていないデバイスは、例えば、ＤＤＲ ＤＩＭＭであり得る。より暗い色は、より高い強度のエネルギーを示す。例示されるように、シールドされていないデバイス３１０は高ノイズ放射３１２をもたらす。

図３Ｂは、シールドされたデバイスからの電磁ノイズの例を表す図である。ダイアグラム３０４は、ダイアグラム３０２に相対的な比較を例示する。シールドされたデバイス３２０は、ここでの説明に従って取り外し可能なシールドを含む同一のデバイスを表す。同一のデバイス、例えば、ＤＤＲ ＤＩＭＭは、低ノイズ放射３２２をもたらす。破線で表示される円領域は、ダイアグラム３０２に例示されるように、ダイアグラム３０４における同じ空間を示す。よって、ダイアグラム３０４において放出されるノイズエネルギーがいかに著しく少ないかが観察される。

例示されるように、シールドは、シールドされていないデバイス３１０と比較して広い周波数範囲のＤＩＭＭノイズ放射に対して２０ｄＢより大きいシールド有効性をもたらす。シールドされたデバイス３２０も、浮遊する（グランドされていない）シールドを用いるデバイスと比較され、当該シールドは特に例示されていないが、当該シールドの放出されたエネルギーはダイアグラム３０２と同様のノイズ強度を有する。よって、説明されるグランドされたシールドは、浮遊するシールドを用いる同等なＤＩＭＭと比較して２０ｄＢより大きいシールド有効性を提供する。

図４Ａ、図４Ｂ、図４Ｃおよび図４Ｄは、ローカルプリント回路ボード（ＰＣＢ）にシールドをグランディングする例の概略図である。ダイアグラム４０２、４０４、４０６および４０８は、それぞれ図４Ａ、図４Ｂ、図４Ｃおよび図４Ｄに対してのものである。シールドとＰＣＢグランドパッドとの間の接触メカニズムは、ダイアグラムに例示されるように、打ち抜きシールド表面または平坦なシールド表面、および突出したグランドパッドまたは平坦なグランドパッドの任意の組み合わせであり得る。ダイアグラムは１つの突出部と１つの平面部との間における組み合わせのみを例示するが、実装は例示された構成に限定されるものではない。他の手段および構成も用いられ得る。例示される突出部の具体的な形は、必ずしも代表的であるわけではなく、任意の形およびサイズが用いられ得る。

ダイアグラム４０２を参照すると、ＰＣＢ４１０はショートグランド（ＧＮＤ）パッド４１２を含む。シールド製造と、ＰＣＢ４１０と対応するコネクタとへのシールドの固定とに高精度が用いられる場合に、ショートグランドパッドが用いられ得る。シールド４２０は、ここでの任意の例に従ってシールドを表す。シールド４２０と分類されるコンポーネントは、シールドのフランジの断面部を表す。

シールド４２０は、フランジの底面からＰＣＢに向かって突出部を作り出す打ち抜きシールド表面４２２を含む。打ち抜きシールド表面４２２は、平坦なＰＣＢ接点４１４とインタフェースする。シールド４４０の打ち抜き表面と平坦なＰＣＢ接点４３４との間の相互接続は、シールドがグランドするための電気的接続を提供し、それは接合タイプの代わりにばね力により維持され得る。シールド４２０の打ち抜き表面と平坦なＰＣＢ接点４１４との間の相互接続は、シールドとＰＣＢとの間に小さな空間を作り出すが、間隔は非常に狭いことが理解されるであろう。ダイアグラム４０２に例示する間隔は、必ずしも縮尺通り描かれてはいない。

ダイアグラム４０４を参照すると、ＰＣＢ４３０はロンググランドパッド４３２を含む。シールド４４０とＰＣＢ４３０との間のインタフェースにおいて高精度が保証されていない場合に、ロンググランドパッドが用いられ得る。シールド４４０は、ここでの任意の例によるシールドを表す。シールド４４０と分類されるコンポーネントは、シールドのフランジの断面部を表す。

シールド４４０は、フランジの底面からＰＣＢに向かって突出部を作り出す打ち抜きシールド表面４４２を含む。打ち抜きシールド表面４４２は、平坦なＰＣＢ接点４３４とインタフェースする。シールド４４０の打ち抜き表面と平坦なＰＣＢ接点４３４との間の相互接続は、シールドがグランドするための電気的接続を提供し、それは接合タイプの代わりにばね力により維持され得る。ダイアグラム４０４に例示される要素は、必ずしも縮尺通り描かれてはいない。

ダイアグラム４０６を参照すると、ＰＣＢ４５０はショートグランドパッド４３２を含む。シールド４６０とＰＣＢ４５０との間のインタフェースにおいて高精度が保証されている場合に、ショートグランドパッドが用いられ得る。シールド４６０は、ここでの任意の例によるシールドを表す。シールド４６０と分類されるコンポーネントは、シールドのフランジの断面部を表す。

シールド４６０は、平坦なシールド表面４６２を含む。平坦なシールド表面４６２は、ＰＣＢの表面の上方に突出する突出したＰＣＢ接点４５４とインタフェースする。シールド４６０の平面と突出したＰＣＢ接点４５４との間の相互接続は、シールドがグランドするための電気的接続を提供し、それはある種の接合が施される代わりにばね力により維持され得る。ダイアグラム４０６に例示される要素は、必ずしも縮尺通り描かれてはいない。

ダイアグラム４０８を参照すると、ＰＣＢ４７０はロンググランドパッド４７２を含む。シールド４８０とＰＣＢ４７０との間のインタフェースにおいて高精度が保証されていない場合に、ロンググランドパッドが用いられ得る。シールド４８０は、ここでの任意の例によるシールドを表す。シールド４８０と分類されるコンポーネントは、シールドのフランジの断面部を表す。

シールド４８０は、平坦なシールド表面４８２を含む。平坦なシールド表面４８２は、ＰＣＢの表面の上方に突出する突出したＰＣＢ接点４７４とインタフェースする。シールド４８０の平面と突出したＰＣＢ接点４７４との間の相互接続は、シールドがグランドするための電気的接続を提供し、それはある種の接合が施される代わりにばね力により維持され得る。ダイアグラム４０８に例示される要素は、必ずしも縮尺通り描かれてはいない。

図５は、グランドされたシールドにより囲まれたＰＣＢコンポーネントの例のブロック図である。システム５００は、ここでの任意の例に従ってシールドを用いるＰＣＢの例を提供する。システム５００は、シールド５２０によりカバーされたコンポーネント５３０を有するＰＣＢ５１０を含む。システム５００の視点は、シールドを有するＰＣＢの側面図である。

コンポーネント５３０は、ＥＭＩノイズを生成するＰＣＢ５１０の能動素子とを表す。コンポーネント５３０の上部は、それらがシールド５２０のシールドの後ろまたは内部にあると理解されるので、破線で示される。ダイアグラムは、ボードおよびシールドの一部のみを表しており、コンポーネント５３０が、例示されたものの外に延伸可能であることが理解されるであろう。

シールド５２０は、ＰＣＢ５１０のコンポーネント表面に対して平行な表面である上面５２４を有する。シールド５２０は、上面５２４から離れてＰＣＢ５１０に向かって延伸する側壁５２６も有する。側壁５２６は、上面５２４をフランジ５２２に接続する。フランジ５２２は、ＰＣＢ５１０および関連付けられたコネクタにシールドを機械的に接続することを可能にする特徴をシールド５２０に提供する。コネクタは、フランジを押してシールド５２０をＰＣＢ５１０に向かって押すタブまたは他の特徴を含み得る。

システム５００は、ＰＣＢ‐シールド接点５１２を含む。接点は、シールド５２０のＰＣＢ５１０とフランジ５２２とのグランドパッドを含むと理解され得るＰＣＢ‐シールド接点５１２としてシステム５００に例示される。ＰＣＢ‐シールド接点５１２は、突出したＰＣＢグランド接点、フランジの打ち抜きシールド突出部、平坦なＰＣＢグランド接点、平坦なシールドフランジ、または接触を作り出すいくつかの他のメカニズムの任意の組み合わせであり得る。典型的に、ＰＣＢ‐シールド接点は、１つの突出側と別の平坦な側とがある場合、最も確実な電気的接点を提供する。電気的接点は、グランドに対する電気的接点を指しており、ＰＣＢ５１０のローカルグランドプレーンにシールド５２０をグランドし得る。平坦なフランジと突出したＰＣＢ接点とは、ＰＣＢ接点に対するより複雑な製造を要求し得るが、ＰＣＢの平坦なパッドに接触するフランジの突出した打ち抜き領域を有するより、最も確実な接触を提供し得ることが理解されるであろう。

システム５００は、ＰＣＢ‐シールド接点５１２間の間隔５１４を例示する。間隔５１４は、上述したものにより、λ／１０に対応する距離を有し得る。システム５００は、ＰＣＢ‐シールド接点５１２の結果として形成されるフランジ５２２とＰＣＢ５１０との間の空間を表すエアギャップ５４０も例示する。電気的接点の突出セグメントは、小さいギャップをもたらす。一例において、ギャップは比較的目立たないほど小さいが、突出要素を介して接点を例示する。

図６は、必要に応じてグランドされたシールドを適用するための処理の例のフロー図である。処理６００は、必要ベースの取り外し可能なシールドを提供する処理を表す。有効使用中にＲＦ（無線周波数）ノイズを作り出すコンポーネントを有するＰＣＢの場合、設計者は６０２で、シールドのためにＰＣＢにグランディングパッドを作り出す。

一例において、システムの設計者は６０４において、ＰＣＢに突出または平坦なグランドパッドを提供するかどうかを決定する。突出グランドパッドが用いられる場合、システムの設計者は６０６において、ＰＣＢに突出グランドパッドを提供し得る。平坦なグランドパッドが用いられる場合、システムの設計者は６０８において、ＰＣＢに平坦なグランドパッドを提供し得る。

一例において、グランドパッドの長さは、コンポーネント処理とシステム同士の組み立てとに適用される精度に依存する。一例において、６１０において整列許容度が比較的高い場合、６１２においてシステムの設計者はＰＣＢにショートグランドパッドを提供し得る。一例において、６１０において整列許容度が比較的低い場合、６１４においてシステムの設計者はより長いグランドパッドをＰＣＢに提供し得る。

一例において、システムの設計者はＰＣＢにグランドされたシールドを提供するか、またはＰＣＢにシールドを用いないかの選択肢を有する。一例において、６１６のＹＥＳ分岐においてシールドが必要な場合、製造において、６１８でシールドを取り付け、ＰＣＢに対応するコネクタに固定することが可能で、ＰＣＢにもシールドを接続する。一例において、６１６のＮＯ分岐においてシールドが必要とされない場合、製造において、６２０でシールドをオフのままにし得る。

図７は、グランドされたシールドが実装され得るメモリサブシステムの例のブロック図である。システム７００は、コンピューティングデバイスにおけるメモリサブシステムのプロセッサと要素とを含む。

一例において、システム７００はメモリモジュール７７０にグランドされたシールド７８０を含む。グランドされたシールド７８０は、ここで説明された任意のシールドに従い得る。グランドされたシールド７８０は、メモリモジュール７７０のグランド接点に相互接続する。グランドされたシールド７８０は、メモリモジュール７７０をメモリコントローラ７２０とプロセッサ７１０とに結合するコネクタとインタフェースする機械的特徴を含む。当該特徴は、非永久的方法でシールドを固定して、取り外し可能なシールドを提供する。

プロセッサ７１０は、オペレーティングシステム（ＯＳ）とアプリケーションを実行し得るコンピューティングプラットフォームの処理ユニットを表し、これらはメモリのホストまたはユーザとまとめて称され得る。ＯＳおよびアプリケーションは、メモリアクセスをもたらす動作を実行する。プロセッサ７１０は、１または複数の個別のプロセッサを含み得る。各個別のプロセッサは、シングル処理ユニット、マルチコア処理ユニットまたはそれらの組み合わせを含み得る。処理ユニットは、ＣＰＵ（中央処理装置）などの一次プロセッサ、ＧＰＵ（グラフィクスプロセッシングユニット）などの周辺プロセッサまたはそれらの組み合わせであり得る。メモリアクセスは、ネットワークコントローラまたはハードディスクコントローラなどのデバイスにより開始されてもよい。このようなデバイスは、いくつかのシステムにおけるプロセッサと統合されるか、バス（例えば、ＰＣＩ ｅｘｐｒｅｓｓ）または組み合わせを介してプロセッサに取り付けられ得る。システム７００は、ＳＯＣ（ｓｙｓｔｅｍ ｏｎ ａ ｃｈｉｐ）として実装され得て、または独立型コンポーネントを用いて実装され得る。

メモリデバイスへの参照は、異なるメモリタイプに適用し得る。メモリデバイスは多くの場合、揮発性メモリ技術を指す。揮発性メモリは、電力がデバイスに対して遮断されると、その状態（ひいては、それに格納されたデータ）が不確定となるメモリである。不揮発性メモリとは、電力がデバイスに対して遮断されても、その状態が確定しているメモリを指す。.ダイナミック揮発性メモリは、デバイスに格納されたデータをリフレッシュして状態を維持する必要がある。ダイナミック揮発性メモリの一例としては、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）、または、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）などの何らかの変種が挙げられる。ここに説明されるようなメモリサブシステムは、ＤＤＲ４（ＤＤＲバージョン４、ＪＥＳＤ７９、ＪＥＤＥＣにより２０１２年９月に公開された初期の仕様）、ＬＰＤＤＲ４（低電力ＤＤＲバージョン４、ＪＥＳＤ２０９‐４、２０１４年８月にＪＥＤＥＣにより最初に公開された）、ＷＩＯ２（Ｗｉｄｅ Ｉ／Ｏ２（ＷｉｄｅＩＯ２）、ＪＥＳＤ２２９−２、２０１４年８月にＪＥＤＥＣにより最初に公開された）、ＨＢＭ（高帯域幅メモリＤＲＡＭ、ＪＥＳＤ２３５Ａ、２０１５年１１月にＪＥＤＥＣにより最初に公開された）、ＤＤＲ５（ＤＤＲバージョン５、ＪＥＤＥＣにより現在議論中）、ＬＰＤＤＲ５（低電力ＤＤＲバージョン５、ＪＥＳＤ２０９−５、２０１９年２月にＪＥＤＥＣにより最初に公開された）、ＨＢＭ２（（ＨＢＭバージョン２）、ＪＥＤＥＣにより現在議論中）などのいくつかのメモリ技術、または他のメモリ技術またはメモリ技術の組み合わせ、およびそのような仕様の派生物または拡張に基づく技術と互換性を有し得る。

一例において、揮発性メモリに加えてまたはその代わりに、メモリデバイスとして参照されるものは、デバイスへの電力供給が遮断されても状態が確定する不揮発性メモリデバイスを指し得る。一例において、不揮発性メモリデバイスは、ＮＡＮＤまたはＮＯＲ技術などのブロックアドレス指定可能なメモリデバイスである。よって、メモリデバイスは、３次元クロスポイントメモリデバイス、他のバイトアドレス指定可能な不揮発性メモリデバイス、またはカルコゲニド相変化材料（例えば、カルコゲニドガラス）を用いるメモリデバイスなどの次世代の不揮発性デバイスも含み得る。一例において、メモリデバイスはマルチ閾値レベルのＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、シングルまたはマルチレベルの位相変化メモリ（ＰＣＭ）、スイッチを有する位相変化メモリ（ＰＣＭ）、抵抗メモリ、ナノワイヤメモリ、強誘電体トランジスタランダムアクセスメモリ（ＦｅＴＲＡＭ）、メモリスタ技術を組み込む磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）メモリ、スピン転送トルク（ＳＴＴ）‐ＭＲＡＭ、上記のいずれかの組み合わせまたは他のメモリであり得るか、あるいはそれらを含み得る。

ここでの「ＲＡＭ」または「ＲＡＭデバイス」を参照する説明は、揮発性であるか不揮発性であるかに関係なく、ランダムアクセス可能な任意のメモリデバイスに適用可能である。「ＤＲＡＭ」または「ＤＲＡＭデバイス」を参照する説明は、揮発性ランダムアクセスメモリデバイスを指し得る。メモリデバイスまたはＤＲＡＭは、ダイそのもの、１または複数のダイを含むパッケージメモリプロダクト、あるいはその両方を指し得る。一例において、リフレッシュが必要な揮発性メモリを有するシステムは、不揮発性メモリも含み得る。

メモリコントローラ７２０は、システム７００用の１または複数のメモリコントローラ回路またはデバイスを表す。メモリコントローラ７２０は、プロセッサ７１０による動作の実行に応じてメモリアクセスコマンドを生成する制御ロジックを表す。メモリコントローラ７２０は、１または複数のメモリデバイス７４０にアクセスする。メモリデバイス７４０は、上記で参照されたもののいずれかによるＤＲＡＭデバイスであり得る。一例において、メモリデバイス７４０は、各チャネルが、多数のメモリデバイスに並列して結合するバスと信号線とに結合する異なるチャネルとして編成および管理されている。各チャネルは、独立して動作可能である。よって、各チャネルは独立してアクセスおよび制御され、タイミング、データ転送、コマンドならびにアドレス交換、および他の動作は、各チャネルに対して別個である。結合は電気的結合、通信結合、物理的結合、またはこれらの組み合わせそ指し得る。物理的結合は、直接的接点を含み得る。電気的結合は、コンポーネント間の電気フローを許容するか、またはコンポーネント間のシグナリングを許容するか、あるいは両方を許容するインタフェースまたは相互接続を含む。通信結合は、コンポーネントがデータを交換することを可能にする有線または無線を含む接続を含む。

一例において、各チャネルの設定は、個別モードレジスタまたは他のレジスタ設定により制御される。一例において、各メモリコントローラ７２０は個別のメモリチャネルを管理するが、シングルコントローラにより管理される複数のチャネルを有するように、またはシングルチャネルで複数コントローラを有するようにシステム７００が構成されることが可能である。一例において、メモリコントローラ７２０は、同じダイで実装されるか、またはプロセッサと同じパッケージ空間で実装されるロジックなどのホストプロセッサ７１０の一部である。

メモリコントローラ７２０は、上記に参照されたメモリチャネルなどのメモリバスに結合されるＩ／Ｏインタフェースロジック７２２を含む。Ｉ／Ｏインタフェースロジック７２２（並びにメモリデバイス７４０のＩ／Ｏインタフェースロジック７４２）は、ピン、パッド、コネクタ、信号線、トレース、有線、またはデバイスに接続する他のハードウェア、あるいはこれらの組み合わせを含み得る。Ｉ／Ｏインタフェースロジック７２２は、ハードウェアインタフェースを含み得る。例示されるように、Ｉ／Ｏインタフェースロジック７２２は少なくとも信号線用のドライバ／トランシーバを含む。一般的に、集積回路インタフェース内のワイヤは、信号線、トレース、またはデバイス間の他のワイヤをインタフェースするパッド、ピン、またはコネクタと結合する。Ｉ／Ｏインタフェースロジック７２２は、ドライバ、レシーバ、トランシーバまたはターミネーション、あるいはデバイス間の信号線で信号を交換するための他の回路または回路の組み合わせを含み得る。信号の交換は、伝送または受信のうち少なくとも１つを含む。メモリコントローラ７２０のＩ／Ｏ７２２をメモリデバイス７４０のＩ／Ｏ７４２に結合するように示される一方、メモリデバイス７４０のグループが並列してアクセスされるシステム７００の実装において、多数のメモリデバイスがメモリコントローラ７２０の同じインタフェースに対してＩ／Ｏインタフェースを含み得ることが理解されるであろう。１または複数のメモリモジュール７７０を含むシステム７００の実装において、Ｉ／Ｏ７４２は、メモリデバイスそのもののインタフェースハードウェアに加えて、メモリモジュールのインタフェースハードウェアを含み得る。他のメモリコントローラ７２０は、他のメモリデバイス７４０に対して別個のインタフェースを含む。

メモリコントローラ７２０とメモリデバイス７４０との間のバスは、メモリコントローラ７２０をメモリデバイス７４０に結合する複数の信号線として実装され得る。バスは、少なくともクロック（ＣＬＫ）７３２、コマンド／アドレス（ＣＭＤ）７３４、ライトデータ（ＤＱ）、リードデータ（ＤＱ）７３６および０または０より多くの他の信号線７３８を典型的に含み得る。一例において、メモリコントローラ７２０とメモリとの間のバスまたは接続は、メモリバスと称され得る。ＣＭＤの信号線は、「Ｃ／Ａバス」（またはＡＤＤ／ＣＭＤバス、またはコマンド（ＣまたはＣＭＤ）およびアドレス（ＡまたはＡＤＤ）情報の転送を示すいくつかの他の記号表示）と称され得て、書き込みおよび読み取りＤＱ用の信号線は、「データバス」と称され得る。一例において、独立したチャネルは異なるクロック信号、Ｃ／Ａバス、データバスおよび他の信号線を有する。よって、システム７００は、独立したインタフェースパスが別個のバスとみなされ得るという意味で、複数の「バス」を有するとみなされ得る。明示的に示される線に加えて、バスはストローブシグナリング線、アラート線、補助線または他の信号線、あるいは組み合わせのうち少なくとも１つを含み得ると理解されるであろう。シリアルバス技術が、メモリコントローラ７２０とメモリデバイス７４０との間の接続に用いられ得ることも理解されるであろう。シリアルバス技術の例は、８Ｂ１０Ｂエンコードと、各方向に単一の差動対の信号にわたり組み込みクロックを有する高速データの伝送とである。一例において、ＣＭＤ７３４は多数のメモリデバイスと並列して共有される信号線を表す。一例において、多数のメモリデバイスがＣＭＤ７３４のエンコードコマンド信号線を共有し、その各々は個々のメモリデバイスを選択するための個別チップセレクト（ＣＳ＿ｎ）信号線を有する。

システム７００の例において、メモリコントローラ７２０とメモリデバイス７４０との間のバスは、補助コマンドバスＣＭＤ７３４と補助バスを含み、ライトおよびリードデータ、ＤＱ７３６を保持することが理解されるであろう。一例において、データバスはリードデータおよびライト／コマンドデータのための双方向線を含み得る。別の例において、補助バスＤＱ７３６は、ホストからメモリへの書き込みおよびデータ用の一方向書き込み信号線を含み得て、メモリからホストへのリードデータ用の一方向線を含み得る。選択されたメモリ技術とシステム設計とに従って、他の信号７３８は、ストローブ線ＤＱＳなどのバスまたはサブバスを伴い得る。システム７００の設計、または設計が複数の実装をサポートする場合の実装に基づいて、データバスはメモリデバイス７４０あたりにより多いまたは少い帯域幅を有し得る。例えば、データバスは、ａ×３２インタフェース、ａ×１６インタフェース、ａ×８インタフェースまたは他のインタフェースのいずれかを有するメモリデバイスをサポートし得る。Ｗはメモリデバイス７４０のインタフェースのインタフェースサイズまたは幅を指す整数である「×Ｗ」という表記は、メモリコントローラ７２０とデータを交換するいくつかの信号線を表す。メモリデバイスのインタフェースサイズは、システム７００のチャネルあたりに同時に用いられ得るメモリデバイスの数、または同じ信号線に並列で結合し得るメモリデバイスの数に対する制御ファクタである。一例において、高帯域幅メモリデバイス、ワイドインタフェースデバイス、スタックメモリ構成またはその組み合わせは、ａ×１２８インタフェース、ａ×２５６インタフェース、ａ×５１２インタフェース、ａ×１０２４インタフェースまたは他のデータバスインタフェース幅などのより広いインタフェースを有効にし得る。

一例において、メモリデバイス７４０とメモリコントローラ７２０とはバーストにおけるデータバスまたは一連の連続的なデータ転送によりデータを交換する。バーストは、バス周波数に関連するいくつかの転送サイクルに対応する。一例において、転送サイクルは同じクロックまたはストローブ信号エッジ（例えば、立ち上がりエッジ）において発生する転送に対するクロックサイクル全体であり得る。一例において、システムクロックのサイクルを指すあらゆるクロックサイクルは、複数の単位間隔（ＵＩ）に分かれ、各ＵＩは転送サイクルである。例えば、ダブルデータレートはクロック信号の両方のエッジ（例えば、立ち上がりおよび立ち下り）でトリガを転送する。バーストは、構成された数のＵＩの間続き得て、これはレジスタに格納された構成またはオンザフライでトリガされた構成であり得る。例えば、８つの連続した転送期間のシーケンスは、バースト長８（ＢＬ８）とみなされ得て、各メモリデバイス７４０は各ＵＩでデータを転送し得る。よって、ＢＬ８で動作するａ×８メモリデバイスは、６４ビットのデータ（８データ信号線×８データビットがバーストにより線あたりに転送される）を転送し得る。この簡単な例は、例示にすぎず、限定的ではないことが理解されるであろう。

メモリデバイス７４０は、システム７００のためのメモリリソースを表す。一例において、各メモリデバイス７４０は個別のメモリダイである。一例において、各メモリデバイス７４０は、デバイスまたはダイあたり複数（例えば、２）のチャネルとインタフェースし得る。各メモリデバイス７４０は、デバイスの実装により決定される帯域幅（例えば、×１６または×８またはいくつかの他のインタフェース帯域幅）を有するＩ／Ｏインタフェースロジック７４２を含む。Ｉ／Ｏインタフェースロジック７４２は、メモリデバイスがメモリコントローラ７２０にインタフェースすることを可能にする。Ｉ／Ｏインタフェースロジック７４２は、ハードウェアインタフェースを含み得て、メモリコントローラのＩ／Ｏ７２２に従い得るが、メモリデバイスの端部にある。一例において、多数のメモリデバイス７４０は同じコマンドとデータバスに対して並列して接続される。別の例において、多数のメモリデバイス７４０は同じコマンドバスとデータバスに対して並列して接続され、異なるデータバスに接続される。例えば、システム７００は、並列して結合される多数のメモリデバイス７４０で構成され、コマンドに応答する各メモリデバイスを有し、各メモリデバイスがメモリリソース７６０に内部へとアクセスし得る。書き込み動作の場合、個々のメモリデバイス７４０は全体的なデータワードの一部を書き込むことが可能で、読み取り動作の場合、個々のメモリデバイス７４０は全体的なデータワードの一部をフェッチすることが可能である。非限定的な例として、特定のメモリデバイスは、読み取りまたは書き込みトランザクションのための１２８ビットのデータワードのうち８ビット、または２５６ビットのデータワードのうち８ビットまたは１６ビット（ａ×８またはａ×１６デバイスに応じて）をそれぞれ提供または受信し得る。ワードの残りのビットは、他のメモリデバイスにより並列して提供または受信される。

一例において、メモリデバイス７４０は、コンピューティングデバイスのマザーボードまたはホストシステムプラットフォーム（例えば、プロセッサ７１０が配置されるＰＣＢ（プリント回路ボード）に直接配置される。一例において、メモリデバイス７４０はメモリモジュール７７０に編成され得る。一例において、メモリモジュール７７０はデュアルインラインメモリモジュール（ＤＩＭＭ）を表す。一例において、メモリモジュール７７０は多数のメモリデバイスの他の編成を表し、アクセスまたは制御回路の少なくとも一部を共有し、当該少なくとも一部は、ホストシステムプラットフォームからの別個の回路、別個のデバイスまたは別個のボードであり得る。メモリモジュール７７０は、多数のメモリデバイス７４０を含み得て、メモリモジュールは、それらに配置された当該含まれたメモリデバイスに対して複数の別個のチャネルのためのサポートを含み得る。別の例において、マルチチップモジュール（ＭＣＭ）、パッケージオンパッケージ、スルーシリコンビア（ＴＳＶ）または他の技術もしくは組み合わせのような技術などによって、メモリデバイス７４０はメモリコントローラ７２０として同じパッケージに組み込まれ得る。同様に、一例において、多数のメモリデバイス７４０はメモリモジュール７７０に組み込まれ得て、それら自体がメモリコントローラ７２０として同じパッケージに組み込まれ得る。これらおよび他の実装の場合、メモリコントローラ７２０はホストプロセッサ７１０の一部であり得ることが理解されるであろう。

各メモリデバイス７４０は、メモリリソース７６０を含む。メモリリソース７６０は、メモリロケーションの個別アレイまたはデータの格納位置を表す。典型的に、メモリリソース７６０はワードライン（行）およびビットライン（行内部の個別ビット）制御を介してアクセスされるデータの行として管理される。メモリリソース７６０は、メモリの別個のチャネル、ランクおよびバンクとして編成され得る。チャネルは、メモリデバイス７４０内の格納位置に対する独立した制御パスを指し得る。ランクは、多数のメモリデバイス（例えば、異なるデバイス内の同じ行アドレス）にわたる共通位置を指し得る。バンクは、メモリデバイス７４０内のメモリロケーションのアレイを指し得る。一例において、メモリのバンクはサブバンクのための共有回路（例えば、ドライバ、信号線および制御ロジック）の少なくとも一部分を有するサブバンクに分割され、別個のアドレス指定とアクセスとを許容する。チャネル、ランク、バンク、サブバンク、バンクグループまたはメモリロケーションの他の編成、および当該編成の組み合わせは、それらの適用に物理的リソースとして重複し得ることが理解されるであろう。例えば、同じ物理的メモリロケーションは、特定のバンクとして特定のチャネルによってアクセスされ得て、ランクに属することも可能である。よって、メモリリソースの編成は、排他的方式よりは、包括的方式で理解されるであろう。

一例において、メモリデバイス７４０は１または複数のレジスタ７４４を含む。レジスタ７４４は、メモリデバイスの動作に対する構成または設定を提供する１または複数の格納デバイスまたは格納位置を表す。一例において、レジスタ７４４は、メモリデバイス７４０に格納位置を提供し、メモリコントローラ７２０によるアクセスのためのデータを、制御または管理動作の一部として格納し得る。一例として、レジスタ７４４は１または複数のモードレジスタを含む。一例として、レジスタ７４４は１または複数の多目的レジスタを含む。レジスタ７４４内の位置の構成は、メモリデバイス７４０が異なる「モード」で動作するように構成し得て、コマンド情報は、当該モードに基づいてメモリデバイス７４０内の異なる動作をトリガし得る。加えてまたは代替的に、異なるモードは、モードに応じてアドレス情報または他の信号線から異なる動作をトリガすることも可能である。レジスタ７４４の設定は、Ｉ／Ｏ設定（タイミング、ターミネーションまたはＯＤＴ（例えば、オンダイターミネーション）７４６に対する構成、ドライバ構成または他のＩ／Ｏ設定）を示し得る。

一例において、メモリデバイス７４０は、Ｉ／Ｏ７４２に関連付けられたインタフェースハードウェアの一部としてＯＤＴ７４６を含む。ＯＤＴ７４６は、上記したように構成され得て、特定の信号線に対するインタフェースに適用されるべきインピーダンスのための設定を提供する。一例において、ＯＤＴ７４６はＤＱ信号線に適用される。一例において、ＯＤＴ７４６はコマンド信号線に適用される。一例において、ＯＤＴ７４６はアドレス信号線に適用される。一例において、ＯＤＴ７４６は上記の任意の組み合わせに適用され得る。ＯＤＴ設定は、メモリデバイスがアクセス動作の選択された対象であるかどうか、または非対象デバイスであるかに基づいて変更され得る。ＯＤＴ７４６の設定は、終了した線に対するシグナリングのタイミングと反射とに影響し得る。ＯＤＴ７４６に対する注意深い制御は、適用されたインピーダンスとロードとの改善されたマッチングを有するより高速の動作を可能にし得る。ＯＤＴ７４６は、Ｉ／Ｏインタフェース７４２と７２２との特定の信号線に適用され得て、必ずしも全ての信号線に適用されるわけではない。

メモリデバイス７４０はコントローラ７５０を含み、コントローラ７５０は、メモリデバイス内の内部動作を制御するメモリデバイス内の制御ロジックを表す。例えば、コントローラ７５０は、メモリコントローラ７２０により送信されるコマンドをデコードし、当該コマンドを実行する、または満たす内部動作を生成する。コントローラ７５０は、内部コントローラと称され得て、ホストのメモリコントローラ７２０とは別個である。コントローラ７５０は、どのモードがレジスタ７４４に基づいて選択されたかを決定し、当該選択されたモードに基づいて、メモリリソース７６０にアクセスするための動作または他の動作の内部実行を構成し得る。コントローラ７５０は、メモリデバイス７４０内のビットのルーティングを制御する制御信号を生成して、選択されたモード用の適切なインタフェースを提供し、適切なメモリロケーションまたはアドレスにコマンドを指示する。コントローラ７５０はコマンドロジック７５２を含み、コマンドロジック７５２は、コマンドとアドレス信号線とで受信ったコマンドエンコードをデコードし得る。よって、コマンドロジック７５２はコマンドデコーダであり得るか、コマンドデコーダを含み得る。コマンドロジック７５２を用いて、メモリデバイスは、要求されたコマンドを実行すべく、コマンドを識別し、内部動作を生成し得る。

メモリコントローラ７２０を再度参照すると、メモリコントローラ７２０は、コマンド（ＣＭＤ）ロジック７２４を含み、コマンドロジック７２４は、コマンドを生成してメモリデバイス７４０に送信するロジックまたは回路を表す。コマンドの生成は、スケジューリングより前に、コマンドを参照するか、または送信準備が整ってキューに入ったコマンドの準備を参照し得る。概して、メモリサブシステム内のシグナリングは、メモリデバイスがコマンドを実行すべき１または複数のメモリ位置を表示または選択するコマンド内またはコマンドに付随するアドレス情報を含む。メモリデバイス７４０に対するトランザクションのスケジューリングに応じて、メモリコントローラ７２０は、Ｉ／Ｏ７２２を介してコマンドを発行し、メモリデバイス７４０にコマンドを実行させ得る。一例において、メモリデバイス７４０のコントローラ７５０は、メモリコントローラ７２０からＩ／Ｏ７４２を介して受信されたコマンドおよびアドレス情報を受信およびデコードする。受信されたコマンドおよびアドレス情報に基づいて、コントローラ７５０は、メモリデバイス７４０内のロジックと回路との動作のタイミングを制御して、コマンドを実行し得る。コントローラ７５０は、タイミングおよびシグナリング要求などのメモリデバイス７４０内の基準または仕様に準拠する役割を担う。メモリコントローラ７２０は、アクセスのスケジューリングと制御とにより、基準または仕様に準拠する実装が可能である。

メモリコントローラ７２０は、メモリデバイス７４０に送信するトランザクションを生成し順序付けるロジックまたは回路を表すスケジューラ７３０含む。１つの視点から、メモリコントローラ７２０の一次的機能は、メモリデバイス７４０に対するメモリアクセスまたは他のトランザクションをスケジューリングすることと言うことができよう。そのようなスケジューリングは、プロセッサ７１０によりデータに対するリクエストを実装させ、データの整合性を維持（例えば、リフレッシュに関連するコマンドなど）するためのトランザクションそのものの生成を含み得る。トランザクションは１または複数のコマンドを含み、クロックサイクルまたはユニット間隔などの１または複数のタイミングサイクルによりコマンドまたはデータ、または両方の転送をもたらし得る。トランザクションは、読み取りまたは書き込みまたは関連するコマンドまたは組み合わせなどのアクセスのためであり得て、他のトランザクションは、構成、設定、データの整合性または他のコマンドまたは組み合わせに対するメモリ管理コマンドを含み得る。

メモリコントローラ７２０は典型的に、システム７００の性能を改善するためにトランザクションの選択または順序付けを可能にするスケジューラ７３０などのロジックを含む。よって、メモリコントローラ７２０は、未処理のトランザクションをメモリデバイス７４０に送信されるべき順序を選択し得て、当該順序は、簡単なファーストインファーストアウトアルゴリズムよりはるかに複雑なロジックで典型的に実現される。メモリコントローラ７２０は、メモリデバイス７４０に対するトランザクションの伝送そ管理し、トランザクションに関連付けられたタイミングを管理する。一例において、トランザクションは、メモリコントローラ７２０により管理され、スケジューラ７３０でトランザクションをどのようにスケジューリングするかを決定するのに用いられ得る決定的なタイミングを有する。

一例において、メモリコントローラ７２０はリフレッシュ（ＲＥＦ）ロジック７２６を含む。リフレッシュロジック７２６は、揮発性である、かつ決定的な状態を維持するためにリフレッシュされる必要があるメモリリソースに用いられ得る。一例において、リフレッシュロジック７２６は、リフレッシュする位置、および実行されるリフレッシュのタイプを示す。リフレッシュロジック７２６は、メモリデバイス７４０内のセルフリフレッシュをトリガするか、またはリフレッシュコマンドを送信することによりオートリフレッシュコマンドと称され得る外部リフレッシュを実行するか、または組み合わせを実行し得る。一例において、システム７００は、バンクごとのリフレッシュだけでなく、全てのバンクリフレッシュをサポートする。全てのバンクリフレッシュは、並列して結合されている全てのメモリデバイス７４０内のバンクのリフレッシュをもたらす。バンクごとのリフレッシュは、特定のメモリデバイス７４０内の特定のバンクのリフレッシュをもたらす。一例において、メモリデバイス７４０内のコントローラ７５０は、メモリデバイス７４０内においてリフレッシュを適用するロジック７５４のリフレッシュを含む。一例において、リフレッシュロジック７５４は、内部動作を生成して、メモリコントローラ７２０から受信された外部リフレッシュに従ってリフレッシュを実行する。リフレッシュロジック７５４は、リフレッシュがメモリデバイス７４０に指示されるかと、コマンドに応じてどのメモリリソース７６０をリフレッシュするかを決定し得る。

図８は、グランドされたシールドが実装され得るコンピューティングシステムの例のブロック図である。システム８００は、ここでの任意の例に従ってコンピューティングデバイスを表し、ラップトップコンピュータ、デスクトップコンピュータ、タブレットコンピュータ、サーバ、ゲームまたはエンターテイメント制御システム、組み込みコンピューティングデバイスまたは他の電子デバイスであり得る。

一例において、システム８００は、システム８００にメモリ８３０を提供するメモリモジュールなどのメモリ８３０にグランドされたシールド８９０を含む。グランドされたシールド８９０は、ここで説明された任意のシールドに従い得る。グランドされたシールド８９０は、メモリ８３０のグランド接点と相互接続する。グランドされたシールド８９０は、メモリ８３０をメモリコントローラ８２２に結合するコネクタとインタフェースする機械的特徴を含む。当該特徴は、非永久的方法でシールドを固定して、取り外し可能なシールドを提供する。

システム８００は、任意のタイプのマイクロプロセッサ、中央処理装置（ＣＰＵ）、グラフィクスプロセッシングユニット（ＧＰＵ）、処理コアもしくは他のプロセッシングハードウェア、または組み合わせを含み得る、システム８００に対する命令の処理または実行を提供するプロセッサ８１０を含む。プロセッサ８１０は、システム８００の全体的な動作を制御し、１または複数のプログラム可能な汎用または専用のマイクロプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、プログラム可能なコントローラ、特定用途向け集積回路（ＡＳＩＣ）、プログラム可能な論理デバイス（ＰＬＤ）またはこのようなデバイスの組み合わせであり得るか、これらを含み得る。

一例において、システム８００はプロセッサ８１０に結合されたインタフェース８１２を含み、インタフェース８１２は、メモリサブシステム８２０またはグラフィックインタフェースコンポーネント８４０などの、より高い帯域幅接続が必要であるシステムコンポーネントに対するより高速のインタフェースまたは高いスループットインタフェースを表し得る。インタフェース８１２は、プロセッサダイに統合される独立型コンポーネントであり得るインタフェース回路を表す。インタフェース８１２は、回路としてプロセッサダイに統合されてもよいし、コンポーネントとしてシステムオンチップに統合され得る。もし存在するなら、グラフィックインタフェース８４０は、システム８００のユーザに視覚表示を提供するためのグラフィックコンポーネントとインタフェースする。グラフィックインタフェース８４０は、独立型コンポーネントであり得て、またはプロセッサダイまたはシステムオンチップに統合され得る。一例において、グラフィックインタフェース８４０は、ユーザに出力を提供する高解像度（ＨＤ）表示を駆動し得る。一例において、表示はタッチスクリーンディスプレイを含み得る。一例において、グラフィックインタフェース８４０は、メモリ８３０に格納されたデータに基づいて、またはプロセッサ８１０により実行される処理または両方に基づいて表示を生成する。

メモリサブシステム８２０は、システム８００のメインメモリを表し、プロセッサ８１０により実行されるべきコード、または、ルーチンの実行に用いられるべきデータ値に対するストレージを提供する。メモリサブシステム８２０は、リードオンリメモリ（ＲＯＭ）、フラッシュメモリまたは１または複数の種類のＤＲＡＭなどのランダムアクセスメモリ（ＲＡＭ）といったメモリデバイス、または他のメモリデバイス、あるいはこのようなデバイスの組み合わせなど、１または複数のメモリデバイス８３０を含み得る。メモリ８３０は、特に、システム８００で命令を実行するためのソフトウェアプラットフォームを提供するオペレーティングシステム（ＯＳ）８３２を格納およびホストする。加えて、アプリケーション８３４は、メモリ８３０にあるＯＳ８３２のソフトウェアプラットフォームで実行され得る。アプリケーション８３４は、１または複数の機能の実行を行うための動作可能なロジックを独自に有するプログラムを表す。プロセス８３６は、ＯＳ８３２または１または複数のアプリケーション８３４、またはこれらの組み合わせに補助的機能を提供するエージェントまたはルーチンを表す。ＯＳ８３２、アプリケーション８３４およびプロセス８３６は、システム８００に機能を提供するソフトウェアロジックを提供する。一例において、メモリサブシステム８２０は、メモリ８３０に対してコマンドを生成および発行させるメモリコントローラであるメモリコントローラ８２２を含む。メモリコントローラ８２２は、プロセッサ８１０の物理的な一部またはインタフェース８１２の物理的な一部であり得ることが理解されるであろう。例えば、メモリコントローラ８２２は、プロセッサダイ、またはチップのシステムなどに統合されたプロセッサ８１０を有する回路に統合された、集積メモリコントローラであり得る。

具体的には例示されていないが、システム８００は、メモリバス、グラフィックバス、またはインタフェースバスなどといった１または複数のバスまたはバスシステムをデバイス間に含み得ることが理解されるであろう。バスまたは他の信号線が、コンポーネント同士を通信可能にまたは電気的に結合してもよいし、コンポーネント同士を通信可能にかつ電気的に結合してもよい。バスは、物理通信回線、ポイントツーポイント接続、ブリッジ、アダプタまたはコントローラ、他の回路、またはこれらの組み合わせを含み得る。バスは、例えば、１または複数のシステムバス、周辺コンポーネントインターコネクト（ＰＣＩ）バス、ハイパートランスポートまたは業界標準アーキテクチャ（ＩＳＡ）バス、スモールコンピュータシステムインタフェース（ＳＣＳＩ）バス、ユニバーサルシリアルバス（ＵＳＢ）もしくは他のバス、またはこれらの組み合わせを含み得る。

一例において、システム８００はインタフェース８１４を含み、インタフェース８１４はインタフェース８１２に結合され得る。インタフェース８１４は、インタフェース８１２よりも低速のインタフェースであり得る。一例において、インタフェース８１４は、独立型コンポーネントおよび集積回路を含み得るインタフェース回路を表す。一例において、複数のユーザインタフェースコンポーネントまたは周辺コンポーネント、またはその両方が、インタフェース８１４に結合する。ネットワークインタフェース８５０は、１または複数のネットワークを介して遠隔デバイス（例えば、サーバまたは他のコンピューティングデバイス）と通信する機能をシステム８００に提供する。ネットワークインタフェース８５０は、イーサネット（登録商標）アダプタ、無線相互接続コンポーネント、セルラネットワーク相互接続コンポーネント、ＵＳＢ（ユニバーサルシリアルバス）もしくは他の有線または無線標準ベースの、または独自のインタフェースを含み得る。ネットワークインタフェース８５０は、メモリに格納されたデータを送信することとメモリに格納されるべきデータを受信することとを含み得て、リモートデバイスとデータを交換し得る。

一例において、システム８００は、１または複数の入出力（Ｉ／Ｏ）インタフェース８６０を含む。Ｉ／Ｏインタフェース８６０は、ユーザがそれを介してシステム８００とインタラクトする１または複数のインタフェースコンポーネント（例えば、オーディオ、英数字または触覚／タッチまたは他のインタフェース方式）を含み得る。周辺インタフェース８７０は、具体的に上述されていない任意のハードウェアインタフェースを含み得る。周辺機器は概して、システム８００に従属的に接続するデバイスを指す。従属接続は、システム８００が、動作が実行される、かつユーザがインタラクトするソフトウェアプラットフォームまたはハードウェアプラットフォームまたはその両方を提供する接続である。

一例において、システム８００は、不揮発性方式でデータを格納するストレージサブシステム８８０を有する。一例において、特定のシステム実装において、少なくともストレージサブシステム８８０の特定のコンポーネントは、メモリサブシステム８２０のコンポーネントと重複し得る。ストレージサブシステム８８０は、１または複数の磁気、固体状態もしくは光ベースのディスク、またはこれらの組み合わせなどの不揮発性方式で大量のデータを格納する任意の従来の媒体を含み得る（１または複数の）格納デバイス８８４を含む。格納デバイス８８４は、コードまたは命令およびデータ８８６を永続的状態で保持する（つまり、システム８００への電力が遮断されても値が保持される）。メモリ８３０は典型的に、プロセッサ８１０に命令を提供する実行または動作メモリであるが、格納デバイス８８４は一般に、「メモリ」であるとみなされ得る。格納デバイス８８４は不揮発性である一方、メモリ８３０は揮発性メモリを含み得る（つまり、システム８００の電力が遮断される場合、データの値または状態は不確定である）。一例において、ストレージサブシステム８８０は、格納デバイス８８４とインタフェースするコントローラ８８２を含む。一例において、コントローラ８８２は、インタフェース８１４またはプロセッサ８１０の物理的な一部であるか、またはプロセッサ８１０とインタフェース８１４との両方の回路またはロジックを含み得る。

電源８０２は、システム８００のコンポーネントに電力を提供する。より具体的には、電源８０２は典型的に、システム８００の１または複数の電力供給部８０４にインタフェースしてシステム８００のコンポーネントに電力を提供する。一例において、電力供給部８０４は、壁のコンセントに接続する交流対直流（交流から直流）アダプタを含む。そのようなＡＣ電力は、再生可能エネルギー（例えば、太陽光発電）電源８０２であり得る。一例において、電源８０２は、外部の交流対直流変換器などの直流電源を含む。一例において、電源８０２または電力供給部８０４は、充電フィールドに近接して充電する無線充電ハードウェアを含む。一例において、電源８０２は、内部バッテリまたは燃料電池ソースを含み得る。

図９は、グランドされたシールドが実装され得るモバイルデバイスの例のブロック図である。デバイス９００は、コンピューティングタブレット、携帯電話もしくはスマートフォン、ウェアラブルコンピューティングデバイス、もしくは他のモバイルデバイス、または組み込みコンピューティングデバイスなどのモバイルコンピューティングデバイスを表す。複数のコンポーネントのいくつかが概して示されており、そのようなデバイスの全てのコンポーネントがデバイス９００に示されているわけではないことが理解されるであろう。

一例において、システム９００は、システム９００にメモリ９６２を提供するメモリモジュールなどのメモリ９６２にグランドされたシールド９９０を含む。グランドされたシールド９９０は、ここで説明された任意のシールドに従い得る。グランドされたシールド９９０は、メモリ９６２のグランド接点と相互接続する。グランドされたシールド９９０は、メモリ９６２をメモリコントローラ９６４に結合するコネクタとインタフェースする機械的特徴を含む。当該特徴は、非永久的方法でシールドを固定して、取り外し可能なシールドを提供する。

デバイス９００はプロセッサ９１０を含み、プロセッサ９１０はデバイス９００の一次処理動作を行う。プロセッサ９１０は、マイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、またはプログラム可能な論理デバイスといった処理手段など、１または複数の物理デバイスを含み得る。プロセッサ９１０により行われる処理動作は、アプリケーションおよびデバイス機能が実行されるオペレーティング・プラットフォームまたはオペレーティングシステムの実行を含む。処理動作としては、人間のユーザまたは他のデバイスによるＩ／Ｏ（入出力）に関する動作、電力管理機能に関する動作、デバイス９００を別のデバイスに接続することに関連する動作、またはこれらの組み合わせが挙げられる。処理動作としては、オーディオＩ／Ｏまたは表示Ｉ／Ｏまたは他のインタフェース方式、あるいはこれらの組み合わせに関連する動作も挙げられ得る。プロセッサ９１０は、メモリに格納されたデータを実行し得る。プロセッサ９１０は、メモリに格納されたデータの書き込みまたは編集を行い得る。

一例において、システム９００は、１または複数のセンサ９１２を含む。センサ９１２は、組み込みセンサ、または外部センサへのインタフェース、またはこれらの組み合わせを表す。センサ９１２によって、システム９００が実装される環境またはデバイスの１または複数の状態をシステム９００が監視または検出することが可能となる。センサ９１２は、環境センサ（温度センサ、運動検出器、光検出器、カメラ、化学センサ（例えば、一酸化炭素、二酸化炭素または他の化学センサ）など）、圧力センサ、加速度計、ジャイロスコープ、医療または生理機能センサ（例えば、バイオセンサ、心拍数モニタ、生理的属性を検出する他のセンサもしくは他のセンサ、またはこれらの組み合わせを含み得る。センサ９１２は、指紋認識システム、顔検出または認識システム、またはユーザの特徴を検出または認識する他のシステムなどのバイオメトリックシステム用のセンサも含む。センサ９１２は広く理解されるべきで、システム９００で実装され得る数多くの異なるタイプのセンサを限定するものではない。一例において、１または複数のセンサ９１２は、プロセッサ９１０に統合されたフロントエンド回路を介してプロセッサ９１０に結合する。一例において、１または複数のセンサ９１２は、システム９００の別のコンポーネントを介してプロセッサ９１０と結合する。

一例において、デバイス９００はオーディオサブシステム９２０を含み、オーディオサブシステム９２０は、コンピューティングデバイスにオーディオ機能を提供することと関連付けられたハードウェアコンポーネント（例えば、オーディオハードウェアおよびオーディオ回路）およびソフトウェアコンポーネント（例えば、ドライバ、コーデック）を表す。オーディオ機能は、スピーカ出力またはヘッドフォン出力とマイクロフォン入力とを含み得る。そのような機能用のデバイスは、デバイス９００に統合されてもよいし、デバイス９００に接続されてもよい。一例において、ユーザは、プロセッサ９１０により受信および処理されるオーディオコマンドを提供することによってデバイス９００とインタラクトする。

表示サブシステム９３０は、ユーザに提示するための視覚表示を提供するハードウェアコンポーネント（例えば、表示デバイス）およびソフトウェアコンポーネント（例えば、ドライバ）を表す。一例において、表示デバイスは、ユーザがコンピューティングデバイスとインタラクトするための触覚コンポーネントまたはタッチスクリーン要素を含む。表示サブシステム９３０は、表示インタフェース９３２を含む。表示インタフェース９３２は、ユーザに表示を提供するのに用いられる特定の画面またはハードウェアデバイスを含む。一例において、表示インタフェース９３２は、表示に関連する少なくとも何らかの処理を行うための、プロセッサ９１０（グラフィックプロセッサなど）から切り離された論理回路を含む。一例において、表示サブシステム９３０は、ユーザに出力と入力との両方を提供するタッチスクリーンデバイスを含む。一例において、表示サブシステム９３０は、ユーザに出力を提供する高解像度（ＨＤ）または超高解像度（ＵＨＤ）ディスプレイを含む。一例において、表示サブシステムはタッチスクリーンディスプレイを含むか、駆動する。一例において、表示サブシステム９３０は、メモリに格納されたデータに基づいて、またはプロセッサ９１０により実行される処理または両方に基づいて表示情報を生成する。

Ｉ／Ｏコントローラ９４０は、ユーザとのインタラクションに関連するハードウェアデバイスおよびソフトウェアコンポーネントを表す。Ｉ／Ｏコントローラ９４０は、オーディオサブシステム９２０または表示サブシステム９３０またはその両方の一部であるハードウェアを管理するよう動作し得る。加えて、Ｉ／Ｏコントローラ９４０は、デバイス９００に接続する追加のデバイスの接続ポイントを例示し、それによってユーザはシステムとインタラクトし得る。例えば、デバイス９００に取り付けられ得るデバイスとしては、マイクロフォンデバイス、スピーカーシステムもしくはステレオシステム、映像システムなどの表示デバイス、キーボードデバイスもしくはキーパッドデバイスといった、カードリーダなどのデバイスのような特定の用途に使用できるＩ／Ｏデバイスが挙げられ得る。

上記のように、Ｉ／Ｏコントローラ９４０は、オーディオサブシステム９２０または表示サブシステム９３０または両方とインタラクトし得る。例えば、マイクまたは他のオーディオデバイスによる入力は、デバイス９００の１または複数のアプリケーションまたは機能に入力またはコマンドを提供し得る。加えて、オーディオ出力は、ディスプレイ出力の代わりに、またはディスプレイ出力に加えて提供され得る。別の例において、表示サブシステムがタッチスクリーンを含む場合、また、表示デバイスは、入力デバイスとしての機能を果たし、少なくとも一部がＩ／Ｏコントローラ９４０により管理され得る。デバイス９００には、Ｉ／Ｏコントローラ９４０により管理されるＩ／Ｏ機能を提供する追加のボタンまたはスイッチもあり得る。

一例において、Ｉ／Ｏコントローラ９４０は、加速度計、カメラ、光センサまたは他の環境センサ、ジャイロスコープ、全地球測位システム（ＧＰＳ）、デバイス９００に含まれ得る他のハードウェア、またはセンサ９１２などのデバイスを管理する。入力は、システムに環境入力を提供してその動作（ノイズのフィルタリング、輝度検出のためのディスプレイの調整、カメラへに対するフラッシュの適用、または他の特徴など）に影響を与えることだけでなく、直接的なユーザのインタラクションの一部であり得る。

一例によると、デバイス９００は、バッテリ電源使用量、バッテリの充電、および省電力動作に関連する特徴を管理する電力管理機能９５０を含む。電力管理９５０は、システム９００のコンポーネントに電力を提供する電源９５２からの電力を管理する。一例において、電源９５２は、壁のコンセントに接続する交流対直流（交流から直流）アダプタを含む。そのようなＡＣ電力は、再生可能エネルギー（例えば、太陽光発電、運動ベースの電力）であり得る。一例において、電源９５２は、外部の交流対直流変換器などの直流電源により提供され得るＤＣ電力のみを含む。一例において、電源９５２は、充電フィールドに近接して充電する無線充電ハードウェアを含む。一例において、電源９５２は、内部バッテリまたは燃料電池ソースを含み得る。

メモリサブシステム９６０は、デバイス９００内に情報を格納するための（１または複数の）メモリデバイス９６２を含む。メモリサブシステム９６０は、不揮発性（メモリデバイスへの電力が遮断される場合、状態が変化しない）または揮発性（メモリデバイスへの電力が遮断される場合、状態が不確定である）メモリデバイス、またはこれらの組み合わせを含み得る。メモリ９６０は、アプリケーションデータ、ユーザデータ、音楽、写真、文書または他のデータと、システム９００のアプリケーションおよび機能の実行に関連するシステムデータ（長期的なものか一時的なものかは不問）とを格納し得る。一例によると、メモリサブシステム９６０はメモリコントローラ９６４を含む（メモリコントローラ９６４は、システム９００の制御装置の一部とみなされ得て、場合によってはプロセッサ９１０の一部とみなされ得る）。メモリコントローラ９６４は、メモリデバイス９６２へのアクセスを制御するコマンドを生成および発行するためのスケジューラを含む。

接続機能９７０は、デバイス９００の外部デバイスとの通信を可能とするためのハードウェアデバイス（例えば、無線または有線のコネクタおよび通信ハードウェア、または、有線ハードウェアおよび無線ハードウェアの組み合わせ）およびソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）を含む。外部デバイスは、他のコンピューティングデバイス、無線アクセスポイントまたは基地局などの別個のデバイス、および、ヘッドセット、プリンタまたは他のデバイスなどの周辺機器であり得る。一例によると、システム９００は、メモリに格納するために、または、表示デバイスに表示するために、外部デバイスとデータを交換する。交換されるデータは、データの読み取り、書き込みまたは編集をするためにメモリに格納されるべきデータ、または、メモリにすでに格納されたデータを含み得る。

接続機能９７０は、複数の異なるタイプの接続機能を含み得る。一般化すると、デバイス９００は、セルラ接続機能９７２および無線接続機能９７４と共に例示されている。セルラ接続機能９７２とは概して、ＧＳＭ（登録商標）（グローバルシステム・フォー・モバイルコミュニケーションズ）またはその改変形態もしくは派生物、ＣＤＭＡ（符号分割多重アクセス）またはその改変形態もしくは派生物、ＴＤＭ（時分割多重化）またはその改変形態もしくは派生物、ＬＴＥ（ロングタームエボリューション、別名「４Ｇ」）または他のセルラサービス標準を介して提供されるなどして、無線キャリアにより提供されるセルラネットワーク接続機能のことを指す。無線接続機能９７４とは、セルラではない無線接続機能のことを指す。無線接続機能９７４としては、パーソナルエリアネットワーク（Ｂｌｕｅｔｏｏｔｈ（登録商標）など）、ローカルエリアネットワーク（ＷｉＦｉなど）、またはワイドエリアネットワーク（ＷｉＭａｘなど）または他の無線通信、あるいはこれらの組み合わせを含み得る。無線通信とは、変調電磁放射を用いることにより非固体媒体を介してデータを転送することを指す。有線通信は固体通信媒体を介して行われる。

周辺接続９８０は、周辺接続を行うためのハードウェアインタフェースおよびハードウェアコネクタ並びにソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）を含む。デバイス９００は、他のコンピューティングデバイスに対する周辺デバイス（「出（ｔｏ）」９８２）であり得ると共に、デバイス９００に接続される周辺デバイス（「入（ｆｒｏｍ）」９８４）を有し得ることが理解されよう。デバイス９００は一般的に、デバイス９００上のコンテンツの管理（例えば、ダウンロード、アップロード、変更、同期）などを目的として他のコンピューティングデバイスに接続する「ドッキング」コネクタを有する。加えて、ドッキングコネクタによって、例えば、視聴覚機器または他のシステムへのコンテンツ出力をデバイス９００が制御することを可能にするような特定の周辺機器とデバイス９００が接続することが可能になり得る。

プロプライエタリ・ドッキングコネクタまたは他のプロプライエタリ接続ハードウェアに加えて、デバイス９００は、一般的なコネクタまたは標準ベースのコネクタを介して周辺接続９８０を行い得る。一般のタイプは、（いくつかの異なるハードウェアインタフェースのうちいずれかを含み得る）ユニバーサルシリアルバス（ＵＳＢ）コネクタ、ＭｉｎｉＤｉｓｐｌａｙＰｏｒｔ（ＭＤＰ）を含むＤｉｓｐｌａｙＰｏｒｔ、高解像度マルチメディアインタフェース（ＨＤＭＩ（登録商標））または他のタイプを含み得る。

一般的にここでの説明に関して、一例において、装置は、動作中に高周波数の電磁周波数（ＥＭＦ）ノイズを、生成するコンポーネントを有するプリント回路ボード（ＰＣＢ）であって、当該ＰＣＢは、対応するコネクタにインタフェースするパッドを有するプリント回路ボードを有し、コンポーネントをカバーする取り外し可能なシールドをであって、当該シールドは、対応するコネクタのクリップと整列してＰＣＢにシールドを固定するためにシールドの周囲にギャップを含み、当該シールドは、シールドのエッジから延伸して対応するコネクタとインタフェースし、シールドを対応するコネクタと整列させるロックフィンガを含む、取り外し可能なシールドを有する。

一例において、シールドは、対応するコネクタのクリップを介してＰＣＢと接触して固定される。一例において、ＰＣＢは、固定された場合、取り外し可能なシールドに接触する複数のグランディングパッドを有する。一例において、グランディングパッドは、シールドの打ち抜き表面にインタフェースするためにＰＣＢ上に平坦なパッドを有する。一例において、グランディングパッドは、平坦なシールド表面にインタフェースするためにＰＣＢ上に突出パッドを有する。一例において、グランディングパッドは、ＰＣＢのグランドプレーンに対してパッドを有し、シールドは、グランディングパッドと対応するコネクタとによってのみ、間接的にシステムグランドと接続する。一例において、シールドはＰＣＢを固定するためにクリップとインタフェースするフランジを含み、周囲におけるギャップは、対応するコネクタのクリップと整列するためのフランジ内のギャップを含む。一例において、シールドはＰＣＢ上のコンポーネントを完全に囲む側壁を有する。一例において、コンポーネントはダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスを含む。一例において、ＰＣＢは、デュアルインラインメモリモジュール（ＤＩＭＭ）のＰＣＢを含む。

一般的に説明に関して、ここでの一例において、コンピューティングデバイスは、プロセッサと、当該プロセッサに結合されたメモリプリント回路ボード（ＰＣＢ）であって、当該ＰＣＢは、動作中に高周波数の電磁周波数（ＥＭＦ）ノイズを生成するメモリデバイスを有し、当該ＰＣＢは、対応するコネクタにインタフェースするパッドを有する、メモリプリント回路ボードと、メモリデバイスをカバーする取り外し可能なシールドであって、当該シールドは、対応するコネクタのクリップと整列してＰＣＢにシールドを固定するためにシールドの周囲にギャップを有し、当該シールドは、シールドのエッジから延伸して対応するコネクタとインタフェースし、シールドを対応するコネクタと整列させるロックフィンガを有する、取り外し可能なシールドを有する。

一例において、シールドは、対応するコネクタのクリップを介してＰＣＢと接触して固定される。一例において、ＰＣＢは、固定された場合、取り外し可能なシールドに接触する複数のグランディングパッドを含む。一例において、グランディングパッドは、シールドの打ち抜き表面にインタフェースするＰＣＢ上の平坦なパッドを有する。一例において、グランディングパッドは、平坦なシールド表面にインタフェースするＰＣＢ上の突出パッドを有する。一例において、グランディングパッドは、ＰＣＢのグランドプレーンに対してパッドを含み、シールドは、グランディングパッドと対応するコネクタとによってのみ、間接的にシステムグランドと接続する。一例において、シールドはＰＣＢを固定するクリップとインタフェースするフランジを含み、周囲におけるギャップは、対応するコネクタのクリップと整列するためのフランジ内のギャップを含む。一例において、シールドはＰＣＢ上のコンポーネントを完全に囲まない側壁を含む。一例において、ＰＣＢはデュアルインラインメモリモジュール（ＤＩＭＭ）のＰＣＢを有し、コンポーネントは、ＤＩＭＭ上に取り付けられた複数のダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスのうち１つを含む。一例において、ホストプロセッサデバイスはマルチコアプロセッサを含む。一例において、システムはさらに、ホストプロセッサと通信可能に結合されるディスプレイを含む。一例において、システムはさらに、ホストプロセッサと通信可能に結合されるネットワークインタフェースを含む。一例において、システムはさらに、コンピューティングデバイスに電力を供給するバッテリを含む。

ここに例示されているフロー図は、一連の様々なプロセス動作の例を提供している。フロー図は、ソフトウェアまたはファームウェアのルーチンにより実行されるべき動作と、物理的な動作とを示し得る。フロー図は、ハードウェアおよび／またはソフトウェアにおいて実装され得る有限状態機械（ＦＳＭ）の状態の実装の例を例示し得る。特定の順番または順序で示されてはいるが、別段の定めがない限り、動作の順序は変形され得る。よって、例示されたダイアグラムは例としてのみ理解されるべきであり、プロセスは異なる順序で実行され得て、いくつかの動作は並列して実行され得る。加えて、１または複数の動作が省略され得る。よって、全ての実装が全ての動作を実行するわけではない。

様々な動作または機能がここで説明される範囲で、それらは、ソフトウェアコード、命令、構成、および／またはデータとして説明され得る、または定義され得る。コンテンツは、直接実行可能なもの（「オブジェクト」または「実行可能」な形態）、ソースコード、または差分コード（「デルタ」または「パッチ」コード）であり得る。ここで説明されたソフトウェアコンテンツは、それに格納されたコンテンツを用いる製品を介して提供されるか、または通信インタフェースを介してデータを送信するための通信インタフェースを動作させる方法を介して提供され得る。機械可読記憶媒体は、説明されている機能または動作を機械に実行させることができ、機械（例えば、コンピューティングデバイス、電子システムなど）からアクセスできる形態の情報を記憶する、記録可能／記録不可能媒体（例えば、リードオンリメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク記憶媒体、光学記憶媒体、フラッシュメモリデバイスなど）などの任意のメカニズムを含む。通信インタフェースは、配線で接続された媒体、無線媒体、光媒体などのうちのいずれかとインタフェースして別のデバイスと通信する、メモリバスインタフェース、プロセッサバスインタフェース、インターネット接続、ディスクコントローラなどの任意のメカニズムを含む。通信インタフェースは、構成パラメータを提供し、および／または信号を送信してソフトウェアコンテンツを説明するデータ信号を提供するよう通信インタフェースを準備することによって構成され得る。通信インタフェースは、通信インタフェースに送信された１または複数のコマンドまたは信号を介してアクセスされ得る。

ここで説明されている様々なコンポーネントは、説明されている動作または機能を実行するための手段であり得る。ここで説明されている各コンポーネントは、ソフトウェア、ハードウェアまたはこれらの組み合わせを含む。当該コンポーネントは、ソフトウェアモジュール、ハードウェアモジュール、専用ハードウェア（例えば、特定用途向けハードウェア、特定用途向け集積回路（ＡＳＩＣ）、デジタルシグナルプロセッサ（ＤＳＰ）など）、組み込まれたコントローラ、配線で接続された回路などとして実装され得る。

ここに説明されているものに加えて、開示されたものと本発明の実装とに対して、それらの範囲から逸脱することなく様々な変形がなされ得る。従って、ここの図および例は、例示的な意味で解釈されるべきであり、限定的な意味で解釈されるべきではない。本発明の範囲は、以下の特許請求の範囲を参照することによってのみ測定されるべきである。
［他の考えられる例］
（項目１）
動作中に高周波数の電磁周波数（ＥＭＦ）ノイズを生成するコンポーネントを有するプリント回路ボード（ＰＣＢ）であって、上記ＰＣＢは、対応するコネクタにインタフェースするパッドを有する、プリント回路ボードと、
上記コンポーネントをカバーする取り外し可能なシールドであって、上記シールドは、上記対応するコネクタのクリップと整列して上記ＰＣＢに上記シールドを固定するために上記シールドの周囲にギャップを有し、上記シールドは、上記シールドのエッジから延伸して上記対応するコネクタとインタフェースし、上記対応するコネクタに上記シールドを整列させるロックフィンガを有する、取り外し可能なシールドと
を備える、
装置。
（項目２）
上記シールドは、上記対応するコネクタの上記クリップを介して上記ＰＣＢと接触して固定される、項目１に記載の装置。
（項目３）
上記ＰＣＢは、固定された場合、上記取り外し可能なシールドに接触する複数のグランディングパッドを有する、項目２に記載の装置。
（項目４）
上記グランディングパッドは、上記シールドの打ち抜き表面とインタフェースするために上記ＰＣＢ上に平坦なパッドを有する、項目３に記載の装置。
（項目５）
上記グランディングパッドは、平坦なシールド表面にインタフェースするために上記ＰＣＢ上に突出パッドを有する、項目３に記載の装置。
（項目６）
上記グランディングパッドは、上記ＰＣＢのグランドプレーンに対してパッドを有し、上記シールドは、上記グランディングパッドと上記対応するコネクタとによって、システムグランドと間接的にのみ接続する、項目３に記載の装置。
（項目７）
上記シールドは、上記ＰＣＢに固定するために上記クリップとインタフェースするフランジを有し、上記周囲の上記ギャップは、上記対応するコネクタの上記クリップと整列するために上記フランジ内のギャップを有する、項目１に記載の装置。
（項目８）
上記シールドは、上記ＰＣＢ上の上記コンポーネントを完全に囲む側壁を有する、項目１に記載の装置。
（項目９）
上記コンポーネントは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスを含む、項目１に記載の装置。
（項目１０）
上記ＰＣＢは、デュアルインラインメモリモジュール（ＤＩＭＭ）のＰＣＢを有する、項目９に記載の装置。
（項目１１）
プロセッサと、
上記プロセッサに結合されたメモリプリント回路ボード（ＰＣＢ）であって、上記ＰＣＢは、動作中に高周波数の電磁周波数（ＥＭＦ）ノイズを生成するメモリデバイスを有し、上記ＰＣＢは、対応するコネクタにインタフェースするパッドを有する、メモリプリント回路ボードと、
上記メモリデバイスをカバーする取り外し可能なシールドであって、上記シールドは、上記対応するコネクタのクリップと整列して上記ＰＣＢに上記シールドを固定するために上記シールドの周囲にギャップを有し、上記シールドは、上記シールドのエッジから延伸して上記対応するコネクタとインタフェースし、上記対応するコネクタに上記シールドを整列させるロックフィンガを有する、取り外し可能なシールドと
を備える、
コンピューティングデバイス。
（項目１２）
上記シールドは、上記対応するコネクタの上記クリップを介して上記ＰＣＢと接触して固定される、項目１１に記載のコンピューティングデバイス。
（項目１３）
上記ＰＣＢは、固定された場合、上記取り外し可能なシールドに接触する複数のグランディングパッドを有する、項目１２に記載のコンピューティングデバイス。
（項目１４）
上記グランディングパッドは、上記シールドの打ち抜き表面とインタフェースするために上記ＰＣＢ上に平坦なパッドを有する、項目１３に記載のコンピューティングデバイス。
（項目１５）
上記グランディングパッドは、平坦なシールド表面にインタフェースするために上記ＰＣＢ上に突出パッドを有する、項目１３に記載のコンピューティングデバイス。
（項目１６）
上記グランディングパッドは、上記ＰＣＢのグランドプレーンに対してパッドを有し、上記シールドは、上記グランディングパッドと上記対応するコネクタとによって、システムグランドと間接的にのみ接続する、項目１３に記載のコンピューティングデバイス。
（項目１７）
上記シールドは、上記ＰＣＢに固定するために上記クリップとインタフェースするフランジを有し、上記周囲の上記ギャップは、上記対応するコネクタの上記クリップと整列するために上記フランジ内のギャップを含む、項目１１に記載のコンピューティングデバイス。
（項目１８）
上記シールドは、上記メモリデバイスを完全に囲む側壁を有する、項目１１に記載のコンピューティングデバイス。
（項目１９）
上記ＰＣＢは、デュアルインラインメモリモジュール（ＤＩＭＭ）のＰＣＢを有し、上記メモリデバイスは、上記ＤＩＭＭ上に取り付けられたダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスを有する、項目１１に記載のコンピューティングデバイス。
（項目２０）
上記プロセッサデバイスは、マルチコアプロセッサを有し、
上記プロセッサに通信可能に結合されたディスプレイをさらに有し、
上記プロセッサに通信可能に結合されたネットワークインタフェースをさらに有し、
上記コンピューティングデバイスに電力を供給するバッテリをさらに有する、
項目１１に記載のコンピューティングデバイス。

Claims (20)

1. ノイズのシールドのための装置であって、
   動作中に高周波数の電磁周波数（ＥＭＦ）ノイズを生成するコンポーネントを有するプリント回路ボード（ＰＣＢ）であって、前記ＰＣＢは、対応するコネクタにインタフェースするパッドを有する、プリント回路ボードと、
   前記コンポーネントをカバーする取り外し可能なシールドであって、前記シールドは、前記対応するコネクタのクリップと整列して前記ＰＣＢに前記シールドを固定するために前記シールドの周囲にギャップを有し、前記シールドは、前記シールドのエッジから延伸して前記対応するコネクタとインタフェースし、前記対応するコネクタに前記シールドを整列させるロックフィンガを有する、取り外し可能なシールドと
   を備える、
   装置。
2. 前記シールドは、前記対応するコネクタの前記クリップを介して前記ＰＣＢと接触して固定される、請求項１に記載の装置。
3. 前記ＰＣＢは、固定された場合、前記取り外し可能なシールドに接触する複数のグランディングパッドを有する、請求項２に記載の装置。
4. 前記複数のグランディングパッドは、前記シールドの打ち抜き表面とインタフェースするために前記ＰＣＢ上に平坦なパッドを有する、請求項３に記載の装置。
5. 前記複数のグランディングパッドは、平坦なシールド表面にインタフェースするために前記ＰＣＢ上に突出パッドを有する、請求項３に記載の装置。
6. 前記複数のグランディングパッドは、前記ＰＣＢのグランドプレーンに対してパッドを有し、前記シールドは、前記複数のグランディングパッドと前記対応するコネクタとによって、システムグランドと間接的にのみ接続する、請求項３に記載の装置。
7. 前記シールドは、前記ＰＣＢに固定するために前記クリップとインタフェースするフランジを有し、前記周囲の前記ギャップは、前記対応するコネクタの前記クリップと整列するために前記フランジ内のギャップを有する、請求項１から６のいずれか一項に記載の装置。
8. 前記シールドは、前記ＰＣＢ上の前記コンポーネントを完全に囲む側壁を有する、請求項１から７のいずれか一項に記載の装置。
9. 前記コンポーネントは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスを含む、請求項１から８のいずれか一項に記載の装置。
10. 前記ＰＣＢは、デュアルインラインメモリモジュール（ＤＩＭＭ）のＰＣＢを有する、請求項９に記載の装置。
11. ノイズをシールドする機能を有するコンピューティングデバイスであって、
    プロセッサと、
    前記プロセッサに結合されたメモリプリント回路ボード（ＰＣＢ）であって、前記ＰＣＢは、動作中に高周波数の電磁周波数（ＥＭＦ）ノイズを生成するメモリデバイスを有し、前記ＰＣＢは、対応するコネクタにインタフェースするパッドを有する、メモリプリント回路ボードと、
    前記メモリデバイスをカバーする取り外し可能なシールドであって、前記シールドは、前記対応するコネクタのクリップと整列して前記ＰＣＢに前記シールドを固定するために前記シールドの周囲にギャップを有し、前記シールドは、前記シールドのエッジから延伸して前記対応するコネクタとインタフェースし、前記対応するコネクタに前記シールドを整列させるロックフィンガを有する、取り外し可能なシールドと
    を備える、
    コンピューティングデバイス。
12. 前記シールドは、前記対応するコネクタの前記クリップを介して前記ＰＣＢと接触して固定される、請求項１１に記載のコンピューティングデバイス。
13. 前記ＰＣＢは、固定された場合、前記取り外し可能なシールドに接触する複数のグランディングパッドを有する、請求項１２に記載のコンピューティングデバイス。
14. 前記複数のグランディングパッドは、前記シールドの打ち抜き表面とインタフェースするために前記ＰＣＢ上に平坦なパッドを有する、請求項１３に記載のコンピューティングデバイス。
15. 前記複数のグランディングパッドは、平坦なシールド表面にインタフェースするために前記ＰＣＢ上に突出パッドを有する、請求項１３に記載のコンピューティングデバイス。
16. 前記複数のグランディングパッドは、前記ＰＣＢのグランドプレーンに対してパッドを有し、前記シールドは、前記複数のグランディングパッドと前記対応するコネクタとによって、システムグランドと間接的にのみ接続する、請求項１３に記載のコンピューティングデバイス。
17. 前記シールドは、前記ＰＣＢに固定するために前記クリップとインタフェースするフランジを有し、前記周囲の前記ギャップは、前記対応するコネクタの前記クリップと整列するために前記フランジ内のギャップを含む、請求項１１から１６のいずれか一項に記載のコンピューティングデバイス。
18. 前記シールドは、前記メモリデバイスを完全に囲む側壁を有する、請求項１１から１７のいずれか一項に記載のコンピューティングデバイス。
19. 前記ＰＣＢは、デュアルインラインメモリモジュール（ＤＩＭＭ）のＰＣＢを有し、前記メモリデバイスは、前記ＤＩＭＭ上に取り付けられたダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイスを有する、請求項１１から１８のいずれか一項に記載のコンピューティングデバイス。
20. 前記プロセッサは、マルチコアプロセッサを有し、
    前記プロセッサに通信可能に結合されたディスプレイをさらに有し、
    前記プロセッサに通信可能に結合されたネットワークインタフェースをさらに有するか、または
    前記コンピューティングデバイスに電力を供給するバッテリをさらに有する、
    請求項１１から１９のいずれか一項に記載のコンピューティングデバイス。