JP2020166463A - 真贋判定装置、プログラム、及び真贋判定装置の真贋判定方法 - Google Patents

真贋判定装置、プログラム、及び真贋判定装置の真贋判定方法 Download PDF

Info

Publication number
JP2020166463A
JP2020166463A JP2019065249A JP2019065249A JP2020166463A JP 2020166463 A JP2020166463 A JP 2020166463A JP 2019065249 A JP2019065249 A JP 2019065249A JP 2019065249 A JP2019065249 A JP 2019065249A JP 2020166463 A JP2020166463 A JP 2020166463A
Authority
JP
Japan
Prior art keywords
value
period
genuine product
authenticity determination
authenticity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019065249A
Other languages
English (en)
Inventor
崇彦 菅原
Takahiko Sugawara
崇彦 菅原
治展 岸田
Harunobu Kishida
治展 岸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP2019065249A priority Critical patent/JP2020166463A/ja
Publication of JP2020166463A publication Critical patent/JP2020166463A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)

Abstract

【課題】高精度な自己真贋判定を実行することが可能な真贋判定装置を提供する。【解決手段】ホスト装置において、ＳｏＣが有するＣＰＵに含まれる判定部８２の期間設定部９２は、ホスト装置の通常動作期間の中からスタンバイ期間と少なくとも一つの単独動作期間とを特定し、当該スタンバイ期間及び当該少なくとも一つの単独動作期間の中から少なくとも一つの判定対象期間を設定する。平均値算出部９３は、判定対象期間において実測電流値取得部９１によって取得された実測電流値に基づいて、実測平均値を算出する。真贋判定部９５は、平均値算出部９３によって算出された実測平均値に関連する実測値と、期待値取得部９４によって取得された期待値との比較結果に基づいて、ホスト装置が正規品であるか非正規品であるかを判定する。【選択図】図１５

Description

本発明は、真贋判定装置、プログラム、及び真贋判定装置の真贋判定方法に関する。
下記特許文献１には、情報処理装置とそれに接続されたメモリ装置とを備えるメモリシステムにおいて、情報処理装置からメモリ装置に流れる消費電流を測定し、当該消費電流の単位時間あたりの変化量を消費電流の変化率として算出し、上記メモリ装置に関して作成された消費電流の変化率パターンと、正規品に関する消費電流の変化率パターンとを比較することにより、上記メモリ装置が正規品であるか否かを判定するメモリシステムが開示されている。
特許第６０６８８７８号公報
しかし、上記特許文献１に開示されたメモリシステムによると、情報処理装置に接続されているメモリ装置が、正規品に比べて消費電流の絶対値が遙かに大きい粗悪な非正規品であったとしても、消費電流の測定タイミングにおいて当該メモリ装置の消費電流の変化率パターンが正規品のそれに偶然に一致した場合には、当該メモリ装置が正規品であると誤って判定される可能性がある。
また、上記特許文献１には、情報処理装置がメモリ装置の真贋を判定する手法についてのみ開示されている。しかし、不正使用の態様としては、非正規品のメモリ装置が使用される場合に限らず、正規品のメモリ装置に格納されたコンテンツデータを不正コピー等する目的で、非正規品の情報処理装置が使用される場合もある。従って、不正コピー等からコンテンツデータを適切に保護するためには、情報処理装置及びメモリ装置の少なくとも一方が非正規品である場合には、メモリシステムの動作を停止させる必要がある。そのためには、情報処理装置及びメモリ装置の各々において、自身が正規品であるか否かを自ら判定（自己真贋判定）する機能が望まれる。
本発明はかかる事情に鑑みて成されたものであり、情報処理装置とそれに接続される付属装置とを備える情報処理システムにおいて、情報処理装置及び付属装置の各々が自己真贋判定を高精度に実行することが可能な、真贋判定装置、プログラム、及び真贋判定装置の真贋判定方法を得ることを目的とするものである。
本発明の第１の態様に係る真贋判定装置は、自身を被判定装置とする真贋判定装置であって、複数の処理ブロックと、前記複数の処理ブロックに電源を供給する電源供給部と、前記電源供給部から前記複数の処理ブロックに流れる電流を測定する電流測定部と、前記真贋判定装置が正規品であるか非正規品であるかを判定する判定部と、を備え、前記判定部は、前記電流測定部によって測定された実測電流値を取得する実測電流値取得部と、前記真贋判定装置の通常動作期間の中から、前記複数の処理ブロックの休止期間と、一の前記処理ブロックが単独で動作している少なくとも一つの単独動作期間とを特定し、当該休止期間及び当該少なくとも一つの単独動作期間の中から少なくとも一つの判定対象期間を設定する期間設定部と、前記判定対象期間において前記実測電流値取得部によって取得された実測電流値に基づいて、当該判定対象期間に関する実測電流値の平均値である実測平均値を算出する平均値算出部と、正規品又は非正規品に関して予め求められた、前記判定対象期間における消費電流値の平均値に関連する期待値を取得する期待値取得部と、前記平均値算出部によって算出された実測平均値に関連する実測値と、前記期待値取得部によって取得された前記期待値との比較結果に基づいて、前記真贋判定装置が正規品であるか非正規品であるかを判定する真贋判定部と、を有することを特徴とするものである。
第１の態様に係る真贋判定装置によれば、平均値算出部は、判定対象期間において実測電流値取得部によって取得された実測電流値に基づいて実測平均値を算出し、真贋判定部は、平均値算出部によって算出された実測平均値に関連する実測値と、期待値取得部によって取得された期待値との比較結果に基づいて、真贋判定装置が正規品であるか非正規品であるかを判定する。従って、判定対象期間において実行している動作が正規品と非正規品とで異なる場合は、非正規品（又は正規品）の実測値は、正規品（又は非正規品）の期待値と大きく異なるため、真贋判定装置の真贋判定を容易に行うことができる。また、判定対象期間において実行している動作が正規品と非正規品とで同一の場合であっても、正規品と非正規品とでは半導体デバイスの構造や製造プロセスが異なるため、非正規品（又は正規品）の実測値は、正規品（又は非正規品）の期待値と異なる。従って、真贋判定装置の真贋判定を容易に行うことができる。しかも、期間設定部は、真贋判定装置の通常動作期間の中から、複数の処理ブロックの休止期間と、一の処理ブロックが単独で動作している少なくとも一つの単独動作期間とを特定し、当該休止期間及び当該少なくとも一つの単独動作期間の中から少なくとも一つの判定対象期間を設定する。このような消費電流の変動が小さい期間が判定対象期間として設定されるため、平均値に関連する実測値及び期待値のばらつきは抑制される。さらに、判定対象期間の設定の自由度を高めることができるため、真贋判定装置の真贋判定を高精度に行うことができる。
本発明の第２の態様に係る真贋判定装置は、第１の態様に係る真贋判定装置において特に、前記単独動作期間における消費電流の変動は第１のしきい値未満であることを特徴とするものである。
第２の態様に係る真贋判定装置によれば、単独動作期間における消費電流の変動は第１のしきい値未満である。従って、平均値に関連する実測値及び期待値のばらつきはさらに抑制されるため、真贋判定装置の真贋判定をより高精度に行うことができる。
本発明の第３の態様に係る真贋判定装置は、第１又は第２の態様に係る真贋判定装置において特に、前記期待値取得部は、第１の判定対象期間における消費電流値の平均値である基準平均値を、前記期待値として取得し、前記真贋判定部は、前記第１の判定対象期間に関する実測平均値と、前記第１の判定対象期間に関する基準平均値との比較結果に基づいて、前記真贋判定装置が正規品であるか非正規品であるかを判定することを特徴とするものである。
第３の態様に係る真贋判定装置によれば、真贋判定部は、第１の判定対象期間に関する実測平均値と、第１の判定対象期間に関する基準平均値との比較結果に基づいて、真贋判定装置が正規品であるか非正規品であるかを判定する。従って、実測平均値と基準平均値とを比較するという簡易な処理によって、真贋判定装置の真贋判定を行うことが可能となる。
本発明の第４の態様に係る真贋判定装置は、第１〜第３のいずれか一つの態様に係る真贋判定装置において特に、前記期待値取得部は、第２の判定対象期間における消費電流値の平均値である基準平均値の上限値及び下限値を、前記期待値として取得し、前記真贋判定部は、前記第２の判定対象期間を対象とする複数回の実測によって求められた複数の実測平均値の中の最大値及び最小値と、前記第２の判定対象期間に関する基準平均値の上限値及び下限値とのそれぞれの比較結果に基づいて、前記真贋判定装置が正規品であるか非正規品であるかを判定することを特徴とするものである。
第４の態様に係る真贋判定装置によれば、真贋判定部は、実測平均値の最大値及び最小値と、基準平均値の上限値及び下限値とのそれぞれの比較結果に基づいて、真贋判定装置が正規品であるか非正規品であるかを判定する。従って、実測平均値の最大値及び最小値と基準平均値の上限値及び下限値とをそれぞれ比較するという比較的簡易な処理によって、真贋判定装置の真贋判定を高精度に行うことが可能となる。
本発明の第５の態様に係る真贋判定装置は、第１〜第４のいずれか一つの態様に係る真贋判定装置において特に、前記期待値取得部は、第３の判定対象期間における消費電流値の平均値である基準平均値の上限値と下限値との差分値を、前記期待値として取得し、前記真贋判定部は、前記第３の判定対象期間を対象とする複数回の実測によって求められた複数の実測平均値の中の最大値と最小値との差分値と、前記第３の判定対象期間に関する基準平均値の上限値と下限値との差分値との比較結果に基づいて、前記真贋判定装置が正規品であるか非正規品であるかを判定することを特徴とするものである。
第５の態様に係る真贋判定装置によれば、真贋判定部は、実測平均値の最大値と最小値との差分値と、基準平均値の上限値と下限値との差分値との比較結果に基づいて、真贋判定装置が正規品であるか非正規品であるかを判定する。従って、実測平均値の最大値と最小値との差分値と、基準平均値の上限値と下限値との差分値とを比較するという比較的簡易な処理によって、真贋判定装置の真贋判定を高精度に行うことが可能となる。
本発明の第６の態様に係る真贋判定装置は、第１〜第５のいずれか一つの態様に係る真贋判定装置において特に、前記期待値取得部は、第４の判定対象期間における消費電流値の平均値である基準平均値の上限値及び下限値、並びに、当該上限値と当該下限値との差分値を、前記期待値として取得し、前記真贋判定部は、前記第４の判定対象期間を対象とする複数回の実測によって求められた複数の実測平均値の中の最大値及び最小値と、前記第４の判定対象期間に関する基準平均値の上限値及び下限値とのそれぞれの比較結果、並びに、当該最大値と当該最小値との差分値と、当該上限値と当該下限値との差分値との比較結果に基づいて、前記真贋判定装置が正規品であるか非正規品であるかを判定することを特徴とするものである。
第６の態様に係る真贋判定装置によれば、真贋判定部は、実測平均値の最大値及び最小値と、基準平均値の上限値及び下限値とのそれぞれの比較結果、並びに、当該最大値と当該最小値との差分値と、当該上限値と当該下限値との差分値との比較結果に基づいて、真贋判定装置が正規品であるか非正規品であるかを判定する。このように、二つの比較結果に基づいて真贋判定を行うことにより、真贋判定装置の真贋判定を高精度に行うことが可能となる。
本発明の第７の態様に係る真贋判定装置は、第１〜第６のいずれか一つの態様に係る真贋判定装置において特に、前記期待値取得部は、正規品に関する前記期待値を取得し、前記期間設定部は、複数の判定対象期間を設定し、前記真贋判定部は、前記複数の判定対象期間の全てにおいて前記真贋判定装置が正規品であることを示す比較結果が得られた場合に、前記真贋判定装置が正規品であると判定し、前記複数の判定対象期間のうちの少なくとも一つの判定対象期間において前記真贋判定装置が正規品でないことを示す比較結果が得られた場合に、前記真贋判定装置が非正規品であると判定することを特徴とするものである。
第７の態様に係る真贋判定装置によれば、真贋判定部は、複数の判定対象期間の全てにおいて真贋判定装置が正規品であることを示す比較結果が得られた場合に、真贋判定装置が正規品であると判定し、複数の判定対象期間のうちの少なくとも一つの判定対象期間において真贋判定装置が正規品でないことを示す比較結果が得られた場合に、真贋判定装置が非正規品であると判定する。従って、複数の判定対象期間の一部において非正規品の消費電流特性が正規品のそれと異なる場合であっても、非正規品が誤って正規品と判定される事態を回避することが可能となる。
本発明の第８の態様に係る真贋判定装置は、第１〜第６のいずれか一つの態様に係る真贋判定装置において特に、前記期待値取得部は、正規品に関する前記期待値を取得し、前記期間設定部は、複数の判定対象期間を設定し、前記真贋判定部は、前記複数の判定対象期間のうち、前記真贋判定装置が正規品であることを示す比較結果が得られた判定対象期間の割合が所定のしきい値以上である場合に、前記真贋判定装置が正規品であると判定し、当該割合が当該所定のしきい値未満である場合に、前記真贋判定装置が非正規品であると判定することを特徴とするものである。
第８の態様に係る真贋判定装置によれば、真贋判定部は、複数の判定対象期間のうち、真贋判定装置が正規品であることを示す比較結果が得られた判定対象期間の割合が所定のしきい値以上である場合に、真贋判定装置が正規品であると判定し、当該割合が当該所定のしきい値未満である場合に、真贋判定装置が非正規品であると判定する。従って例えば、突発的なノイズ等に起因して一部の判定対象期間において正規品の実測平均値が増減した場合であっても、正規品が誤って非正規品と判定される事態を回避することが可能となる。
本発明の第９の態様に係る真贋判定装置は、第１〜第６のいずれか一つの態様に係る真贋判定装置において特に、前記期待値取得部は、非正規品に関する前記期待値を取得し、前記期間設定部は、複数の判定対象期間を設定し、前記真贋判定部は、前記複数の判定対象期間の全てにおいて前記真贋判定装置が非正規品であることを示す比較結果が得られた場合に、前記真贋判定装置が非正規品であると判定し、前記複数の判定対象期間のうちの少なくとも一つの判定対象期間において前記真贋判定装置が非正規品でないことを示す比較結果が得られた場合に、前記真贋判定装置が正規品であると判定することを特徴とするものである。
第９の態様に係る真贋判定装置によれば、真贋判定部は、複数の判定対象期間の全てにおいて真贋判定装置が非正規品であることを示す比較結果が得られた場合に、真贋判定装置が非正規品であると判定し、複数の判定対象期間のうちの少なくとも一つの判定対象期間において真贋判定装置が非正規品でないことを示す比較結果が得られた場合に、真贋判定装置が正規品であると判定する。従って、複数の判定対象期間の一部において正規品の消費電流特性が非正規品のそれと同一となる場合であっても、正規品が誤って非正規品と判定される事態を回避することが可能となる。
本発明の第１０の態様に係る真贋判定装置は、第１〜第６のいずれか一つの態様に係る真贋判定装置において特に、前記期待値取得部は、非正規品に関する前記期待値を取得し、前記期間設定部は、複数の判定対象期間を設定し、前記真贋判定部は、前記複数の判定対象期間のうち、前記真贋判定装置が非正規品であることを示す比較結果が得られた判定対象期間の割合が所定のしきい値以上である場合に、前記真贋判定装置が非正規品であると判定し、当該割合が当該所定のしきい値未満である場合に、前記真贋判定装置が正規品であると判定することを特徴とするものである。
第１０の態様に係る真贋判定装置によれば、真贋判定部は、複数の判定対象期間のうち、真贋判定装置が非正規品であることを示す比較結果が得られた判定対象期間の割合が所定のしきい値以上である場合に、真贋判定装置が非正規品であると判定し、当該割合が当該所定のしきい値未満である場合に、真贋判定装置が正規品であると判定する。従って、複数の判定対象期間の一部において非正規品の消費電流特性が正規品のそれと異なる場合であっても、非正規品が誤って正規品と判定される事態を回避することが可能となる。
本発明の第１１の態様に係る真贋判定装置は、第１〜第１０のいずれか一つの態様に係る真贋判定装置において特に、前記期待値は前記真贋判定装置内の記憶部に記憶されており、前記記憶部から前記期待値を読み出す制御部をさらに備えることを特徴とするものである。
第１１の態様に係る真贋判定装置によれば、期待値は真贋判定装置内の記憶部に記憶されている。真贋判定装置の期待値は、デバイスの構造や製造プロセス等に依存するため、デバイス毎に異なる。従って、ある真贋判定装置に関して求めた期待値を、その真贋判定装置内の記憶部に記憶しておくことにより、デバイス毎に異なる期待値を簡易に管理することが可能となる。
本発明の第１２の態様に係るプログラムは、複数の処理ブロックと、前記複数の処理ブロックに電源を供給する電源供給部と、前記電源供給部から前記複数の処理ブロックに流れる電流を測定する電流測定部と、を備える真贋判定装置に搭載されるコンピュータを、前記真贋判定装置が正規品であるか非正規品であるかを判定する判定手段として機能させるためのプログラムであって、前記判定手段は、前記電流測定部によって測定された実測電流値を取得する実測電流値取得手段と、前記真贋判定装置の通常動作期間の中から、前記複数の処理ブロックの休止期間と、一の前記処理ブロックが単独で動作している少なくとも一つの単独動作期間とを特定し、当該休止期間及び当該少なくとも一つの単独動作期間の中から少なくとも一つの判定対象期間を設定する期間設定手段と、前記判定対象期間において前記実測電流値取得手段によって取得された実測電流値に基づいて、当該判定対象期間に関する実測電流値の平均値である実測平均値を算出する平均値算出手段と、正規品又は非正規品に関して予め求められた、前記判定対象期間における消費電流値の平均値に関連する期待値を取得する期待値取得手段と、前記平均値算出手段によって算出された実測平均値に関連する実測値と、前記期待値取得手段によって取得された前記期待値との比較結果に基づいて、前記真贋判定装置が正規品であるか非正規品であるかを判定する真贋判定手段と、を備えることを特徴とするものである。
第１２の態様に係るプログラムによれば、平均値算出手段は、判定対象期間において実測電流値取得手段によって取得された実測電流値に基づいて実測平均値を算出し、真贋判定手段は、平均値算出手段によって算出された実測平均値に関連する実測値と、期待値取得手段によって取得された期待値との比較結果に基づいて、真贋判定装置が正規品であるか非正規品であるかを判定する。従って、判定対象期間において実行している動作が正規品と非正規品とで異なる場合は、非正規品（又は正規品）の実測値は、正規品（又は非正規品）の期待値と大きく異なるため、真贋判定装置の真贋判定を容易に行うことができる。また、判定対象期間において実行している動作が正規品と非正規品とで同一の場合であっても、正規品と非正規品とでは半導体デバイスの構造や製造プロセスが異なるため、非正規品（又は正規品）の実測値は、正規品（又は非正規品）の期待値と異なる。従って、真贋判定装置の真贋判定を容易に行うことができる。しかも、期間設定手段は、真贋判定装置の通常動作期間の中から、複数の処理ブロックの休止期間と、一の処理ブロックが単独で動作している少なくとも一つの単独動作期間とを特定し、当該休止期間及び当該少なくとも一つの単独動作期間の中から少なくとも一つの判定対象期間を設定する。このような消費電流の変動が小さい期間が判定対象期間として設定されるため、平均値に関連する実測値及び期待値のばらつきは抑制される。さらに、判定対象期間の設定の自由度を高めることができるため、真贋判定装置の真贋判定を高精度に行うことができる。
本発明の第１３の態様に係る真贋判定装置の真贋判定方法は、複数の処理ブロックと、前記複数の処理ブロックに電源を供給する電源供給部と、前記電源供給部から前記複数の処理ブロックに流れる電流を測定する電流測定部と、を備える真贋判定装置において、前記真贋判定装置が正規品であるか非正規品であるかを判定する、真贋判定装置の真贋判定方法であって、（Ａ）前記電流測定部によって測定された実測電流値を取得するステップと、（Ｂ）前記真贋判定装置の通常動作期間の中から、前記複数の処理ブロックの休止期間と、一の前記処理ブロックが単独で動作している少なくとも一つの単独動作期間とを特定し、当該休止期間及び当該少なくとも一つの単独動作期間の中から少なくとも一つの判定対象期間を設定するステップと、（Ｃ）前記判定対象期間において前記ステップ（Ａ）によって取得された実測電流値に基づいて、当該判定対象期間に関する実測電流値の平均値である実測平均値を算出するステップと、（Ｄ）正規品又は非正規品に関して予め求められた、前記判定対象期間における消費電流値の平均値に関連する期待値を取得するステップと、（Ｅ）前記ステップ（Ｃ）によって算出された実測平均値に関連する実測値と、前記ステップ（Ｄ）によって取得された前記期待値との比較結果に基づいて、前記真贋判定装置が正規品であるか非正規品であるかを判定するステップと、を備えることを特徴とするものである。
第１３の態様に係る真贋判定装置の真贋判定方法によれば、ステップ（Ｃ）では、判定対象期間において実測電流値取得部によって取得された実測電流値に基づいて実測平均値が算出され、ステップ（Ｅ）では、ステップ（Ｃ）によって算出された実測平均値に関連する実測値と、ステップ（Ｄ）によって取得された期待値との比較結果に基づいて、真贋判定装置が正規品であるか非正規品であるかが判定される。従って、判定対象期間において実行している動作が正規品と非正規品とで異なる場合は、非正規品（又は正規品）の実測値は、正規品（又は非正規品）の期待値と大きく異なるため、真贋判定装置の真贋判定を容易に行うことができる。また、判定対象期間において実行している動作が正規品と非正規品とで同一の場合であっても、正規品と非正規品とでは半導体デバイスの構造や製造プロセスが異なるため、非正規品（又は正規品）の実測値は、正規品（又は非正規品）の期待値と異なる。従って、真贋判定装置の真贋判定を容易に行うことができる。しかも、ステップ（Ｂ）では、真贋判定装置の通常動作期間の中から、複数の処理ブロックの休止期間と、一の処理ブロックが単独で動作している少なくとも一つの単独動作期間とを特定し、当該休止期間及び当該少なくとも一つの単独動作期間の中から少なくとも一つの判定対象期間が設定される。このような消費電流の変動が小さい期間が判定対象期間として設定されるため、平均値に関連する実測値及び期待値のばらつきは抑制される。さらに、判定対象期間の設定の自由度を高めることができるため、真贋判定装置の真贋判定を高精度に行うことができる。
本発明によれば、真贋判定装置において、自身が正規品であるか非正規品であるかの自己真贋判定を高精度に実行することが可能となる。
本発明の実施の形態に係るメモリシステムの構成を示す図である。 ホスト装置の構成を簡略化して示す図である。 メモリ装置の構成を簡略化して示す図である。 メモリコントローラの構成を簡略化して示す図である。 認証制御回路の構成を示す図である。 プログラムをＣＰＵが実行することによって実現される機能を示す図である。 判定部が備える機能を示す図である。 正規品のメモリ装置の消費電流特性の一例を示す図である。 消費電流の変動量としきい値との関係を示す図である。 様々な判定対象期間と、各判定対象期間に対応して設定される期待値データとの関係を示す図である。 メモリ装置の自己真贋判定処理の流れを示すフローチャートである。 ホスト装置の構成を簡略化して示す図である。 メモリ装置の構成を簡略化して示す図である。 プログラムをＣＰＵが実行することによって実現される機能を示す図である。 判定部が備える機能を示す図である。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。
図１は、本発明の実施の形態に係るメモリシステム１の構成を示す図である。図１に示すようにメモリシステム１は、ホスト装置２と、ホスト装置２に着脱自在に接続されたメモリ装置３とを備えて構成されている。ホスト装置２は、例えばパーソナルコンピュータ等の情報処理装置であり、メモリ装置３は、ホスト装置２から電源供給を受けて動作する付属装置、例えばフラッシュメモリのメモリカードである。他の例として、情報処理装置はプリンタ又は複合機の本体であり、付属装置はトナーカートリッジである。あるいは、情報処理装置はゲーム機の本体であり、付属装置はゲームプログラムが格納されたメモリカードである。
図２は、ホスト装置２の構成を簡略化して示す図である。図２に示すようにホスト装置２は、ＳｏＣ（System on a Chip）１１及びメモリインタフェース１２等の複数の処理ブロックを備えて構成されている。ＳｏＣ１１は、バス２１を介して相互に接続された、ＣＰＵ２２、コマンドバッファ２３、及びデータバッファ２４等の複数の処理ブロックを備えて構成されている。ＳｏＣ１１及びメモリインタフェース１２には、電源供給部ＶＣＣ１から電源が供給される。
図３は、メモリ装置３の構成を簡略化して示す図である。図３に示すようにメモリ装置３は、ＣＰＵ３１、メモリコントローラ３２、メモリコア３３、ホストインタフェース３４、及びメモリコアインタフェース３５等の複数の処理ブロックを備えて構成されている。これら複数の処理ブロックには、電源供給部ＶＣＣ２から抵抗素子Ｒを介して電源が供給される。また、メモリ装置３は、電流値測定回路３６及び認証制御回路３７を備えている。電流値測定回路３６は、抵抗素子Ｒの両端電圧を測定することにより、電源供給部ＶＣＣ２からこれら複数の処理ブロックに流れる電流の電流値を測定する。
ＣＰＵ３１はソフトウェア処理部として機能し、メモリコントローラ３２はディジタル処理回路として機能し、メモリコア３３は記憶処理部として機能する。メモリコア３３の特定のアドレス領域には、後述する期待値データ２０１が格納されている。
図４は、メモリコントローラ３２の構成を簡略化して示す図である。図４に示すようにメモリコントローラ３２は、復号回路４１及び暗号回路４２を備えて構成されている。
図５は、認証制御回路３７の構成を示す図である。認証制御回路３７は、バス５１を介して相互に接続された、ＣＰＵ５２、復号器５３、期待値格納メモリ５４、実測値格納メモリ５５、ＡＤＣ（Analog to Digital Converter）５６、及び、ＲＯＭ又はＲＡＭ等の記憶部５７を備えて構成されている。記憶部５７には、プログラム１０１が格納されている。
図６は、図５に示したプログラム１０１をＣＰＵ５２が実行することによって実現される機能を示す図である。記憶部５７から読み出したプログラム１０１をＣＰＵ５２が実行することによって、ＣＰＵ５２は制御部６１及び判定部６２として機能する。
図７は、判定部６２が備える機能を示す図である。図７に示すように判定部６２は、実測電流値取得部７１、期間設定部７２、平均値算出部７３、期待値取得部７４、及び真贋判定部７５として機能する。
換言すれば、プログラム１０１は、付属装置としてのメモリ装置３に搭載されるコンピュータを、制御部６１、実測電流値取得部７１、期間設定部７２、平均値算出部７３、期待値取得部７４、及び真贋判定部７５として機能させるためのプログラムである。なお、制御部６１及び判定部６２の機能は、ＣＰＵ５２によるソフトウェア処理によって実現する場合に限らず、専用回路等を用いたハードウェア処理によって実現しても良い。
図８は、正規品のメモリ装置３の消費電流特性の一例を示す図である。メモリ装置３の通常動作は、複数の期間Ｐにおいて実行される処理を意味する。図８に示した例では、通常動作が実行される通常動作期間は、この順に並ぶ７つの期間Ｐ１〜Ｐ７に区分されている。例えば、期間Ｐ１は起動直後のパワーオン期間であり、期間Ｐ２，Ｐ７はスタンバイ期間であり、期間Ｐ３はコマンドを復号化するコマンド復号期間であり、期間Ｐ４はソフトウェア処理期間であり、期間Ｐ５はメモリコア３３へのアクセス準備期間であり、期間Ｐ６はホスト装置２へのデータ送信期間である。
パワーオン期間Ｐ１においては、図３に示した各処理ブロック（ＣＰＵ３１、メモリコントローラ３２、及びメモリコア３３等）への電源供給が開始されるため、メモリ装置３の消費電流の絶対値は極めて大きく、また、その変動量Ｚ１も極めて大きい。
スタンバイ期間Ｐ２，Ｐ７においては、図３に示した各処理ブロックはいずれも動作を休止しているため、メモリ装置３の消費電流の絶対値は極めて小さく、また、その変動量Ｚ２も極めて小さい。なお、スタンバイ期間（休止期間）には、図３に示した各処理ブロックが、次回に受信するコマンドの入力や割り込み命令の入力を待機している待機期間も含まれる。
コマンド復号期間Ｐ３においては、図３に示した各処理ブロックのうちメモリコントローラ３２のみが単独で動作しており、メモリ装置３の消費電流の絶対値は比較的小さく、また、その変動量Ｚ３も比較的小さい。図４を参照して、復号回路４１によるリードコマンドの復号化処理が、このコマンド復号期間Ｐ３に実行される。
ソフトウェア処理期間Ｐ４においては、図３に示した各処理ブロックのうちＣＰＵ３１のみが単独で動作しており、メモリ装置３の消費電流の絶対値は比較的小さく、また、その変動量Ｚ４も比較的小さい。リードコマンドに記述されている論理アドレスをメモリコア３３の物理アドレスへ変換する処理が、このソフトウェア処理期間Ｐ４に実行される。
アクセス準備期間Ｐ５においては、図３に示した各処理ブロックのうちメモリコア３３のみが単独で動作しており、メモリ装置３の消費電流の絶対値は比較的小さく、また、その変動量Ｚ５も比較的小さい。読み出し対象のコンテンツデータが格納されているブロック及びページを選択する処理が、このアクセス準備期間Ｐ５に実行される。
データ送信期間Ｐ６においては、図３に示した各処理ブロックのうちメモリコントローラ３２、メモリコア３３、ホストインタフェース３４、及びメモリコアインタフェース３５が動作しており、メモリ装置３の消費電流の絶対値は比較的大きく、また、その変動量Ｚ６も比較的大きい。図３，４を参照して、メモリコア３３からメモリコアアンタフェース３５へのコンテンツデータの転送処理、メモリコアインタフェース３５からメモリコントローラ３２へのコンテンツデータの転送処理、暗号回路４２によるコンテンツデータの暗号化処理、メモリコントローラ３２からホストインタフェース３４へのコンテンツデータの転送処理、及び、ホストインタフェース３４からホスト装置２へのコンテンツデータの送信処理が、このデータ送信期間Ｐ６に実行される。
本実施の形態では、メモリ装置３が正規品であるか非正規品であるかの真贋判定を行う判定対象期間が、期間Ｐ１〜Ｐ７の中から設定される。具体的には、期間Ｐ１〜Ｐ７のうち、スタンバイ期間と、図３に示した各処理ブロック（ＣＰＵ３１、メモリコントローラ３２、及びメモリコア３３等）のうち一の処理ブロックが単独で動作している単独動作期間との中から選択された少なくとも一つの期間が、判定対象期間として設定される。なお、上記単独動作期間においては、消費電流の変動量Ｚはしきい値Ｔｈ１未満である。
図９は、消費電流の変動量Ｚ１〜Ｚ６としきい値Ｔｈ１〜Ｔｈ３との関係を示す図である。しきい値Ｔｈ１は、データ送信期間Ｐ６における変動量Ｚ６と、アクセス準備期間Ｐ５における変動量Ｚ５との間の値に設定されている。また、変動量Ｚ５と、コマンド復号期間Ｐ３における変動量Ｚ３又はソフトウェア処理期間Ｐ４における変動量Ｚ４との間の値として、しきい値Ｔｈ２が設定されており、変動量Ｚ３又は変動量Ｚ４と、スタンバイ期間Ｐ２における変動量Ｚ２との間の値として、しきい値Ｔｈ３が設定されている。
期間Ｐ３〜Ｐ５はいずれも、一の処理ブロックが単独で動作する期間であり、かつ、変動量Ｚ３〜Ｚ５はいずれも、しきい値Ｔｈ１未満である。従って、いずれの期間Ｐ３〜Ｐ５も判定対象期間として設定することができる。また、スタンバイ期間Ｐ２，Ｐ７も判定対象期間として設定することができる。
図１０は、様々な判定対象期間と、各判定対象期間に対応して設定される期待値データ２０１との関係を示す図である。正規品のメモリ装置３であれば、実装される半導体デバイスの種類や各デバイスの製造プロセスが厳密に管理されているため、各判定対象期間におけるメモリ装置３の消費電流特性はほぼ一定である。そこで、各判定対象期間の消費電流特性を示す情報が工場出荷前に作成されて、暗号化された期待値データ２０１（図３参照）として、メモリコア３３の特定のアドレス領域に格納されている。
アクセス準備期間Ｐ５を判定対象期間として設定する場合には、アクセス準備期間Ｐ５に関する基準平均値Ａが、暗号化された期待値データ２０１として用いられる。具体的には、製品出荷前に正規品のサンプルのメモリ装置を対象としてメモリコアへのアクセス準備動作を実行し、当該メモリ装置の消費電流値を測定する。そして、アクセス準備期間における消費電流値の平均値（基準平均値Ａ）を算出して、その基準平均値Ａを期待値データ２０１として、製品のメモリ装置３のメモリコア３３に格納する。
ソフトウェア処理期間Ｐ４を判定対象期間として設定する場合には、ソフトウェア処理期間Ｐ４に関する基準平均値Ａの上限値ＡＨ及び下限値ＡＬが、暗号化された期待値データ２０１として用いられる。具体的には、製品出荷前に正規品のサンプルのメモリ装置を対象として所定のソフトウェア処理を実行し、上記と同様の手法によって、ソフトウェア処理期間に関する基準平均値Ａを算出する。そして、この処理を複数回繰り返すことによって複数の基準平均値Ａを算出し、その中の最大値及び最小値として、上限値ＡＨ及び下限値ＡＬを求める。そして、その上限値ＡＨ及び下限値ＡＬを期待値データ２０１として、製品のメモリ装置３のメモリコア３３に格納する。
コマンド復号期間Ｐ３を判定対象期間として設定する場合には、コマンド復号期間Ｐ３に関する基準平均値Ａの上限値ＡＨと下限値ＡＬとの差分値Ｄが、暗号化された期待値データ２０１として用いられる。具体的には、製品出荷前に正規品のサンプルのメモリ装置を対象としてコマンド復号動作を実行し、上記と同様の手法によって、コマンド復号期間に関する基準平均値Ａの上限値ＡＨ及び下限値ＡＬを求める。そして、上限値ＡＨから下限値ＡＬを減算した値として、差分値Ｄを算出する。そして、その差分値Ｄを期待値データ２０１として、製品のメモリ装置３のメモリコア３３に格納する。なお、コマンド復号期間Ｐ３に関する期待値データ２０１は、ソフトウェア処理期間Ｐ４に関する期待値データ２０１と同様の手法によって設定しても良く、逆に、ソフトウェア処理期間Ｐ４に関する期待値データ２０１は、コマンド復号期間Ｐ３に関する期待値データ２０１と同様の手法によって設定しても良い。
スタンバイ期間Ｐ２を判定対象期間として設定する場合には、スタンバイ期間Ｐ２に関する基準平均値Ａの上限値ＡＨ及び下限値ＡＬ、並びに、当該スタンバイ期間Ｐ２に関する上限値ＡＨと下限値ＡＬとの差分値Ｄが、暗号化された期待値データ２０１として用いられる。具体的には、製品出荷前に正規品のサンプルのメモリ装置を対象としてスタンバイ動作を実行し、上記と同様の手法によって、スタンバイ期間に関する基準平均値Ａの上限値ＡＨ及び下限値ＡＬと、それらの差分値Ｄとを求める。そして、上限値ＡＨ、下限値ＡＬ、及び差分値Ｄを期待値データ２０１として、製品のメモリ装置３のメモリコア３３に格納する。
なお、以上の説明では正規品のメモリ装置を対象として期待値データ２０１を設定する例について述べたが、排除対象となる非正規品が既に特定されている場合には、正規品に関する期待値データ２０１に代えて、非正規品に関する期待値データ２０１をメモリコア３３に格納しても良い。例えば、正規品に関する基準平均値Ａを期待値データ２０１として用いる場合には、実測平均値（詳細は後述する）と基準平均値Ａとが一致するか否かによって、メモリ装置３が正規品であるか否かを判定できる。一方、非正規品に関する基準平均値Ａを期待値データ２０１として用いる場合には、実測平均値と基準平均値Ａとが一致するか否かによって、メモリ装置３が非正規品であるか否かを判定できる。上限値ＡＨ、下限値ＡＬ、及び差分値Ｄについても同様である。
本実施の形態の例では、アクセス準備期間Ｐ５を判定対象期間として設定し、かつ、正規品に関する基準平均値Ａを期待値データ２０１として用いる例について説明する。
図１１は、メモリ装置３の自己真贋判定処理の流れを示すフローチャートである。以下、図１〜１１を参照して、真贋判定処理の内容について詳細に説明する。
メモリ装置３がホスト装置２に接続されることによって電源供給部ＶＣＣ１，ＶＣＣ２からの電源供給が開始されると、まずステップＳＰ１００においてＣＰＵ５２（期間設定部７２）は、期間Ｐ１〜Ｐ７の中から、真贋判定処理の実行対象となる少なくとも一つの判定対象期間を設定する。期間設定部７２は、予め定められた規則に従って判定対象期間を静的に変更することができ、あるいは、真贋判定処理の累積実行回数やメモリシステム１の稼働状況等に応じて判定対象期間を動的に変更することができる。本実施の形態の例では、期間設定部７２はアクセス準備期間Ｐ５を判定対象期間として設定する。
次にステップＳＰ１０１においてＣＰＵ５２（制御部６１）は、メモリコア３３から所望の期待値データ２０１を読み出すための読み出しアドレスを、メモリコアインタフェース３５に入力する。当該読み出しアドレスはメモリコアインタフェース３５からメモリコア３３に入力され、これによって、所望の期待値データ２０１がメモリコア３３から読み出される。
本実施の形態の例では、アクセス準備期間Ｐ５が判定対象期間として設定されているため、アクセス準備期間Ｐ５に関する基準平均値Ａと、それに対応する所定の許容誤差値を示すデータとが、所望の期待値データ２０１としてメモリコア３３から読み出される。許容誤差値は、アクセス準備期間Ｐ５に関する消費電流値の変動量Ｚ５等に応じて、プラスマイナス数％からプラスマイナス１０数％の範囲内で最適な値が予め設定されている。
読み出された期待値データ２０１は、暗号化された状態で、メモリコアインタフェース３５を介して認証制御回路３７に入力される。認証制御回路３７は、期待値データ２０１を復号器５３に入力する。復号器５３は、暗号化されている期待値データ２０１を復号化する。復号化された期待値データ２０１は、期待値格納メモリ５４に格納される。本実施の形態の例では、アクセス準備期間Ｐ５に関する基準平均値Ａと、それに対応する所定の許容誤差値を示すデータとが、期待値格納メモリ５４に格納される。
次にステップＳＰ１０２においてＣＰＵ５２（制御部６１）は、ＡＤＣ５６を駆動するとともに、真贋判定処理のための所定のコンテンツデータを読み出すリードコマンドを発行することにより、メモリ装置３に電力消費動作を開始させる。当該リードコマンドは、メモリコントローラ３２に入力される。コマンド復号期間Ｐ３において、復号回路４１は、当該リードコマンドを復号化し、復号化後の読み出しアドレスをメモリコアインタフェース３５に入力する。ソフトウェア処理期間Ｐ４において、ＣＰＵ３１は、論理アドレスとして記述されている当該読み出しアドレスを、メモリコア３３の物理アドレスに変換する。アクセス準備期間Ｐ５において、メモリコア３３は、物理アドレスに変換された読み出しアドレスに基づいて、所定のコンテンツデータが格納されているブロック及びページを選択する。データ送信期間Ｐ６において、メモリコア３３は、当該コンテンツデータの読み出しを開始する。メモリコア３３から読み出された当該コンテンツデータは、メモリコアインタフェース３５を介して暗号回路４２に入力される。暗号回路４２は、メモリコアインタフェース３５から入力されたコンテンツデータを暗号化し、暗号化後のコンテンツデータをホストインタフェース３４に入力する。ホストインタフェース３４は、当該コンテンツデータをホスト装置２に送信する。
ＣＰＵ５２（制御部６１）は、上記所定のコンテンツデータを読み出すリードコマンドの送信処理が完了してからの経過時間をカウントすることによって、あるいは、チップセレクト信号の論理状態を監視することによって、メモリ装置３が期間Ｐ２〜Ｐ７のどの状態にあるかを認識することができる。
次にステップＳＰ１０３においてＣＰＵ５２（実測電流値取得部７１）は、判定対象期間において電流値測定回路３６によって測定された実測電流値を取得する。電源供給部ＶＣＣ２からの電源供給が開始されたことにより、抵抗素子Ｒに電流が流れる。電流値測定回路３６は、抵抗素子Ｒの両端電圧を所定のサンプリング周波数（例えば１ＭＨｚ〜数ＭＨｚ）でサンプリングすることによって、電源供給部ＶＣＣ２から流れ出る電流の電流値を実測する。実測された電流値は、図示しないプリアンプによって増幅された後、ＡＤＣ５６によってＡＤ変換され、その後、実測値格納メモリ５５に格納される。実測電流値取得部７１は、判定対象期間（この例ではアクセス準備期間Ｐ５）において測定された複数の実測電流値を、実測値格納メモリ５５から取得する。なお、ＡＤＣ５６によるＡＤ変換よりも前にプリアンプによって実測電流値を増幅する上記の構成に代えて、ＡＤＣ５６によるＡＤ変換よりも後に乗算器によって実測電流値を増幅する構成を採用しても良い。
次にステップＳＰ１０４においてＣＰＵ５２（平均値算出部７３）は、ステップＳＰ１０３で取得した複数の実測電流値の平均値を算出することにより、アクセス準備期間Ｐ５に関する実測電流値の平均値（実測平均値）を求める。
次にステップＳＰ１０５においてＣＰＵ５２（期待値取得部７４）は、アクセス準備期間Ｐ５に関する基準平均値Ａと、それに対応する所定の許容誤差値を示すデータとを、期待値格納メモリ５４から取得する。
次にステップＳＰ１０６においてＣＰＵ５２（真贋判定部７５）は、ステップＳＰ１０４で算出された実測平均値と、ステップＳＰ１０５で取得された基準平均値Ａとを比較する。真贋判定部７５は、実測平均値と基準平均値Ａとの差が、期待値格納メモリ５４から取得した許容誤差値以下であるか否かを判定する。
次にステップＳＰ１０７においてＣＰＵ５２（真贋判定部７５）は、実測平均値と基準平均値Ａとの差が許容誤差値以下である場合には、メモリ装置３は正規品であると判定して、真贋判定処理を終了する。一方、その差が許容誤差値より大きい場合には、真贋判定部７５は、メモリ装置３は非正規品であると判定して、非正規品であるメモリ装置３を排除するための処理を開始する。例えば、ステップＳＰ１０８において電源供給部ＶＣＣ２からの電源供給を停止する。なお、非正規品は粗悪品であることが多いため、非正規品に関する実測平均値は、正規品に関する基準平均値Ａよりも高くなる傾向が強い。
なお、以上の説明では、複数の実測電流値から実測平均値を求める演算を、ＣＰＵ５２のソフトウェア処理によって実行する例について述べた。しかし、電流値測定回路３６の膨大なサンプリング数に起因してＣＰＵ５２の処理負荷が増大することを回避すべく、これらの演算は、専用の演算器を用いたハードウェア処理によって実行しても良い。
このように本実施の形態に係るメモリ装置３（真贋判定装置）によれば、平均値算出部７３は、判定対象期間（本実施の形態の例ではアクセス準備期間Ｐ５）において実測電流値取得部７１によって取得された実測電流値に基づいて実測平均値を算出し、真贋判定部７５は、平均値算出部７３によって算出された実測平均値に関連する実測値（本実施の形態の例では実測平均値に等しい）と、期待値取得部７４によって取得された期待値（本実施の形態の例では基準平均値Ａ）との比較結果に基づいて、メモリ装置３が正規品であるか非正規品であるかを判定する。従って、判定対象期間において実行している動作が正規品と非正規品とで異なる場合は、非正規品（又は正規品）の実測値は、正規品（又は非正規品）の期待値と大きく異なるため、メモリ装置３の真贋判定を容易に行うことができる。また、判定対象期間において実行している動作が正規品と非正規品とで同一の場合であっても、正規品と非正規品とでは半導体デバイスの構造や製造プロセスが異なるため、非正規品（又は正規品）の実測値は、正規品（又は非正規品）の期待値と異なる。従って、メモリ装置３の真贋判定を容易に行うことができる。しかも、期間設定部７２は、メモリ装置３の通常動作期間Ｐ１〜Ｐ７の中から、複数の処理ブロック（ＣＰＵ３１、メモリコントローラ３２、及びメモリコア３３等）の休止期間Ｐ２，Ｐ７と、一の処理ブロックが単独で動作している少なくとも一つの単独動作期間Ｐ３〜Ｐ５とを特定し、当該休止期間Ｐ２，Ｐ７及び当該少なくとも一つの単独動作期間Ｐ３〜Ｐ５の中から少なくとも一つの判定対象期間（本実施の形態の例ではアクセス準備期間Ｐ５）を設定する。休止期間Ｐ２，Ｐ７及び少なくとも一つの単独動作期間Ｐ３〜Ｐ５の中から判定対象期間を設定することにより、消費電流の変動が小さい期間が判定対象期間として設定されるため、平均値に関連する実測値及び期待値のばらつきは抑制される。さらに、判定対象期間の設定の自由度を高めることができるため、メモリ装置３の真贋判定を高精度に行うことができる。
また、本実施の形態に係るメモリ装置３によれば、上記少なくとも一つの単独動作期間Ｐ３〜Ｐ５の消費電流の変動Ｚは、いずれも第１のしきい値Ｔｈ１未満である。従って、平均値に関連する実測値及び期待値のばらつきはさらに抑制されるため、メモリ装置３の真贋判定をより高精度に行うことができる。
また、本実施の形態に係るメモリ装置３によれば、真贋判定部７５は、アクセス準備期間Ｐ５に関する実測平均値と、アクセス準備期間Ｐ５に関する基準平均値Ａとの比較結果に基づいて、メモリ装置３が正規品であるか非正規品であるかを判定する。従って、実測平均値と基準平均値Ａとを比較するという簡易な処理によって、メモリ装置３の真贋判定を行うことが可能となる。
また、本実施の形態に係るメモリ装置３によれば、期間設定部７２は、消費電流の変動が第２のしきい値Ｔｈ２以上であるアクセス準備期間Ｐ５（第１の期間）を、判定対象期間（第１の判定対象期間）として設定する。このように、消費電流の変動が比較的大きいアクセス準備期間Ｐ５を判定対象期間として設定する場合には、たとえ正規品であっても実測平均値のばらつきはある程度大きいため、平均値の最大値・最小値やその差分値を用いずに単純に実測平均値と基準平均値Ａとを比較することによって、誤判定を効果的に防止することが可能となる。
また、本実施の形態に係るメモリ装置３によれば、メモリコア３３が単独で動作するアクセス準備期間Ｐ５は、消費電流の変動が比較的大きい（第２のしきい値Ｔｈ２以上かつ第１のしきい値Ｔｈ１未満）期間であるため、メモリコア３３の単独動作期間を判定対象期間として設定することにより、実測平均値と基準平均値Ａとの比較結果に基づく真贋判定を好適に行うことが可能となる。
また、本実施の形態に係るメモリ装置３によれば、期待値データ２０１はメモリ装置３のメモリコア３３（記憶部）に記憶されている。メモリ装置３の期待値データ２０１は、デバイスの構造や製造プロセス等に依存するため、デバイス毎に異なる。従って、あるメモリ装置３に関して求めた期待値データ２０１を、そのメモリ装置３のメモリコア３３に記憶しておくことにより、デバイス毎に異なる期待値データ２０１を簡易に管理することが可能となる。
＜変形例１＞
上記実施の形態ではアクセス準備期間Ｐ５を判定対象期間として設定する例について述べたが、本変形例では、ソフトウェア処理期間Ｐ４を判定対象期間として設定する例について説明する。
上記の通り、ソフトウェア処理期間Ｐ４においては、図３に示した各処理ブロックのうちＣＰＵ３１のみが単独で動作しており、メモリ装置３の消費電流の絶対値は比較的小さく、また、その変動量Ｚ４も比較的小さい。また、図１０に示したように、ソフトウェア処理期間Ｐ４を判定対象期間として設定する場合には、ソフトウェア処理期間Ｐ４に関する基準平均値Ａの上限値ＡＨ及び下限値ＡＬが、暗号化された期待値データ２０１としてメモリコア３３に格納されている。
図１１を参照して、ステップＳＰ１００においてＣＰＵ５２（期間設定部７２）は、ソフトウェア処理期間Ｐ４を判定対象期間として設定する。
ステップＳＰ１０１においてＣＰＵ５２（制御部６１）は、メモリコア３３から期待値データ２０１を読み出す。本変形例では、ソフトウェア処理期間Ｐ４に関する基準平均値Ａの上限値ＡＨ及び下限値ＡＬと、それらに対応する所定の許容誤差値を示すデータとが、期待値格納メモリ５４に格納される。
ステップＳＰ１０２においてＣＰＵ５２（制御部６１）は、ＡＤＣ５６を駆動するとともに、メモリ装置３に電力消費動作を開始させる。
ステップＳＰ１０３においてＣＰＵ５２（実測電流値取得部７１）は、判定対象期間（本変形例ではソフトウェア処理期間Ｐ４）において測定された複数の実測電流値を、実測値格納メモリ５５から取得する。
ステップＳＰ１０４においてＣＰＵ５２（平均値算出部７３）は、ステップＳＰ１０３で取得した複数の実測電流値の平均値を算出することにより、ソフトウェア処理期間Ｐ４に関する実測平均値を求める。ＣＰＵ５２は、ステップＳＰ１０２〜ＳＰ１０４の処理を所定のＮ回（Ｎは複数）繰り返し実行することにより、ソフトウェア処理期間Ｐ４に関するＮ個の実測平均値を求める。そして、Ｎ個の実測平均値の中の最大値と最小値とを求める。
ステップＳＰ１０５においてＣＰＵ５２（期待値取得部７４）は、ソフトウェア処理期間Ｐ４に関する基準平均値Ａの上限値ＡＨ及び下限値ＡＬと、それらに対応する所定の許容誤差値を示すデータとを、期待値格納メモリ５４から取得する。
ステップＳＰ１０６においてＣＰＵ５２（真贋判定部７５）は、ステップＳＰ１０４で求められた実測平均値の最大値及び最小値と、ステップＳＰ１０５で取得された基準平均値Ａの上限値ＡＨ及び下限値ＡＬとをそれぞれ比較する。
ステップＳＰ１０７においてＣＰＵ５２（真贋判定部７５）は、実測平均値の最大値が、基準平均値Ａの上限値ＡＨに許容誤差値を加算した値以下であり、かつ、実測平均値の最小値が、基準平均値Ａの下限値ＡＬから許容誤差値を減算した値以上である場合には、メモリ装置３は正規品であると判定して、真贋判定処理を終了する。一方、実測平均値の最大値が、基準平均値Ａの上限値ＡＨに許容誤差値を加算した値より大きい場合、又は、実測平均値の最小値が、基準平均値Ａの下限値ＡＬから許容誤差値を減算した値未満である場合には、真贋判定部７５は、メモリ装置３は非正規品であると判定して、非正規品であるメモリ装置３を排除するための処理を開始する。
本変形例に係るメモリ装置３によれば、真贋判定部７５は、実測平均値の最大値及び最小値と、基準平均値Ａの上限値ＡＨ及び下限値ＡＬとのそれぞれの比較結果に基づいて、メモリ装置３が正規品であるか非正規品であるかを判定する。従って、実測平均値の最大値及び最小値と基準平均値Ａの上限値及び下限値とをそれぞれ比較するという比較的簡易な処理によって、メモリ装置３の真贋判定を高精度に行うことが可能となる。
また、本変形例に係るメモリ装置３によれば、期間設定部７２は、消費電流の変動が第３のしきい値Ｔｈ３以上かつ第２のしきい値Ｔｈ２未満であるソフトウェア処理期間Ｐ４（第２の期間）を、判定対象期間（第２の判定対象期間）として設定する。このように、消費電流の変動が比較的小さいソフトウェア処理期間Ｐ４を判定対象期間として設定する場合には、実測平均値のばらつきはある程度小さいため、実測平均値の最大値及び最小値と基準平均値Ａの上限値ＡＨ及び下限値ＡＬとをそれぞれ比較することによって、メモリ装置３の真贋判定を高精度に行うことが可能となる。
また、本変形例に係るメモリ装置３によれば、ＣＰＵ３１（ソフトウェア処理部）が単独で動作するソフトウェア処理期間Ｐ４は、消費電流の変動が比較的小さい（第３のしきい値Ｔｈ３以上かつ第２のしきい値Ｔｈ２未満）期間であるため、ＣＰＵ３１の単独動作期間を判定対象期間として設定することにより、実測平均値の最大値及び最小値と基準平均値Ａの上限値ＡＨ及び下限値ＡＬとの比較結果に基づく真贋判定を好適に行うことが可能となる。
＜変形例２＞
上記実施の形態ではアクセス準備期間Ｐ５を判定対象期間として設定する例について述べたが、本変形例では、コマンド復号期間Ｐ３を判定対象期間として設定する例について説明する。
上記の通り、コマンド復号期間Ｐ３においては、図３に示した各処理ブロックのうちメモリコントローラ３２のみが単独で動作しており、メモリ装置３の消費電流の絶対値は比較的小さく、また、その変動量Ｚ３も比較的小さい。また、図１０に示したように、コマンド復号期間Ｐ３を判定対象期間として設定する場合には、コマンド復号期間Ｐ３に関する基準平均値Ａの上限値ＡＨと下限値ＡＬとの差分値Ｄが、暗号化された期待値データ２０１としてメモリコア３３に格納されている。
図１１を参照して、ステップＳＰ１００においてＣＰＵ５２（期間設定部７２）は、コマンド復号期間Ｐ３を判定対象期間として設定する。
ステップＳＰ１０１においてＣＰＵ５２（制御部６１）は、メモリコア３３から期待値データ２０１を読み出す。本変形例では、コマンド復号期間Ｐ３に関する基準平均値Ａの上限値ＡＨと下限値ＡＬとの差分値Ｄと、それに対応する所定の許容誤差値を示すデータとが、期待値格納メモリ５４に格納される。
ステップＳＰ１０２においてＣＰＵ５２（制御部６１）は、ＡＤＣ５６を駆動するとともに、メモリ装置３に電力消費動作を開始させる。
ステップＳＰ１０３においてＣＰＵ５２（実測電流値取得部７１）は、判定対象期間（本変形例ではコマンド復号期間Ｐ３）において測定された複数の実測電流値を、実測値格納メモリ５５から取得する。
ステップＳＰ１０４においてＣＰＵ５２（平均値算出部７３）は、ステップＳＰ１０３で取得した複数の実測電流値の平均値を算出することにより、コマンド復号期間Ｐ３に関する実測平均値を求める。ＣＰＵ５２は、ステップＳＰ１０２〜ＳＰ１０４の処理を所定のＮ回繰り返し実行することにより、コマンド復号期間Ｐ３に関するＮ個の実測平均値を求める。そして、Ｎ個の実測平均値の中の最大値と最小値とを求め、当該最大値と当該最小値との差分値を算出する。
ステップＳＰ１０５においてＣＰＵ５２（期待値取得部７４）は、コマンド復号期間Ｐ３に関する基準平均値Ａの上限値ＡＨと下限値ＡＬとの差分値Ｄと、それに対応する所定の許容誤差値を示すデータとを、期待値格納メモリ５４から取得する。
ステップＳＰ１０６においてＣＰＵ５２（真贋判定部７５）は、ステップＳＰ１０４で算出された実測平均値の最大値と最小値との差分値と、ステップＳＰ１０５で取得された基準平均値Ａの上限値ＡＨと下限値ＡＬとの差分値Ｄとをそれぞれ比較する。
ステップＳＰ１０７においてＣＰＵ５２（真贋判定部７５）は、実測平均値の最大値と最小値との差分値が、基準平均値Ａの上限値ＡＨと下限値ＡＬとの差分値Ｄに許容誤差値を加算した値以下である場合には、メモリ装置３は正規品であると判定して、真贋判定処理を終了する。一方、実測平均値の最大値と最小値との差分値が、基準平均値Ａの上限値ＡＨと下限値ＡＬとの差分値Ｄに許容誤差値を加算した値より大きい場合には、真贋判定部７５は、メモリ装置３は非正規品であると判定して、非正規品であるメモリ装置３を排除するための処理を開始する。
本変形例に係るメモリ装置３によれば、真贋判定部７５は、実測平均値の最大値と最小値との差分値と、基準平均値Ａの上限値ＡＨと下限値ＡＬとの差分値Ｄとの比較結果に基づいて、メモリ装置３が正規品であるか非正規品であるかを判定する。従って、実測平均値の最大値と最小値との差分値と、基準平均値Ａの上限値ＡＨと下限値ＡＬとの差分値Ｄとを比較するという比較的簡易な処理によって、メモリ装置３の真贋判定を高精度に行うことが可能となる。
また、本変形例に係るメモリ装置３によれば、期間設定部７２は、消費電流の変動が第３のしきい値Ｔｈ３以上かつ第２のしきい値Ｔｈ２未満であるコマンド復号期間Ｐ３（第３の期間）を、判定対象期間（第３の判定対象期間）として設定する。このように、消費電流の変動が比較的小さいコマンド復号期間Ｐ３を判定対象期間として設定する場合には、実測平均値のばらつきはある程度小さいため、実測平均値の最大値と最小値との差分値と、基準平均値Ａの上限値ＡＨと下限値ＡＬとの差分値Ｄとを比較することによって、メモリ装置３の真贋判定を高精度に行うことが可能となる。
また、本変形例に係るメモリ装置３によれば、メモリコントローラ３２（ディジタル処理回路）が単独で動作するコマンド復号期間Ｐ３は、消費電流の変動が比較的小さい（第３のしきい値Ｔｈ３以上かつ第２のしきい値Ｔｈ２未満）期間であるため、メモリコントローラ３２の単独動作期間を判定対象期間として設定することにより、実測平均値の最大値と最小値との差分値と、基準平均値Ａの上限値ＡＨと下限値ＡＬとの差分値Ｄとの比較結果に基づく真贋判定を好適に行うことが可能となる。
なお、コマンド復号期間Ｐ３を判定対象期間とする真贋判定処理は、ソフトウェア処理期間Ｐ４を判定対象期間とする真贋判定処理（上記変形例１）と同様の手法によって実行しても良く、逆に、ソフトウェア処理期間Ｐ４を判定対象期間とする真贋判定処理は、コマンド復号期間Ｐ３を判定対象期間とする真贋判定処理と同様の手法によって実行しても良い。
＜変形例３＞
上記実施の形態ではアクセス準備期間Ｐ５を判定対象期間として設定する例について述べたが、本変形例では、スタンバイ期間Ｐ２を判定対象期間として設定する例について説明する。
上記の通り、スタンバイ期間Ｐ２においては、図３に示した各処理ブロック（ＣＰＵ３１、メモリコントローラ３２、及びメモリコア３３等）はいずれも動作を休止しており、メモリ装置３の消費電流の絶対値は極めて小さく、また、その変動量Ｚ２も極めて小さい。また、図１１に示したように、スタンバイ期間Ｐ２を判定対象期間として設定する場合には、スタンバイ期間Ｐ２に関する基準平均値Ａの上限値ＡＨ、下限値ＡＬ、及び差分値Ｄが、暗号化された期待値データ２０１としてメモリコア３３に格納されている。
図１１を参照して、ステップＳＰ１００においてＣＰＵ５２（期間設定部７２）は、スタンバイ期間Ｐ２を判定対象期間として設定する。
ステップＳＰ１０１においてＣＰＵ５２（制御部６１）は、メモリコア３３から期待値データ２０１を読み出す。本変形例では、スタンバイ期間Ｐ２に関する基準平均値Ａの上限値ＡＨ、下限値ＡＬ、及び差分値Ｄと、それらに対応する所定の許容誤差値を示すデータとが、期待値格納メモリ５４に格納される。
ステップＳＰ１０２においてＣＰＵ５２（制御部６１）は、ＡＤＣ５６を駆動するとともに、メモリ装置３に電力消費動作を開始させる。
ステップＳＰ１０３においてＣＰＵ５２（実測電流値取得部７１）は、判定対象期間（本変形例ではスタンバイ期間Ｐ２）において測定された複数の実測電流値を、実測値格納メモリ５５から取得する。
ステップＳＰ１０４においてＣＰＵ５２（平均値算出部７３）は、ステップＳＰ１０３で取得した複数の実測電流値の平均値を算出することにより、スタンバイ期間Ｐ２に関する実測平均値を求める。ＣＰＵ５２は、ステップＳＰ１０２〜ＳＰ１０４の処理を所定のＮ回繰り返し実行することにより、スタンバイ期間Ｐ２に関するＮ個の実測平均値を求める。そして、Ｎ個の実測平均値の中の最大値と最小値とを求め、当該最大値と当該最小値との差分値を算出する。
ステップＳＰ１０５においてＣＰＵ５２（期待値取得部７４）は、スタンバイ期間Ｐ２に関する基準平均値Ａの上限値ＡＨ、下限値ＡＬ、及び差分値Ｄと、それらに対応する所定の許容誤差値を示すデータとを、期待値格納メモリ５４から取得する。
ステップＳＰ１０６においてＣＰＵ５２（真贋判定部７５）は、ステップＳＰ１０４で求められた実測平均値の最大値、最小値、及び差分値と、ステップＳＰ１０５で取得された基準平均値Ａの上限値ＡＨ、下限値ＡＬ、及び差分値Ｄとをそれぞれ比較する。
ステップＳＰ１０７においてＣＰＵ５２（真贋判定部７５）は、実測平均値の最大値が、基準平均値Ａの上限値ＡＨに許容誤差値を加算した値以下であり、かつ、実測平均値の最小値が、基準平均値Ａの下限値ＡＬから許容誤差値を減算した値以上であり、かつ、実測平均値の最大値と最小値との差分値が、基準平均値Ａの上限値ＡＨと下限値ＡＬとの差分値Ｄに許容誤差値を加算した値以下である場合には、メモリ装置３は正規品であると判定して、真贋判定処理を終了する。一方、実測平均値の最大値が、基準平均値Ａの上限値ＡＨに許容誤差値を加算した値より大きい場合、又は、実測平均値の最小値が、基準平均値Ａの下限値ＡＬから許容誤差値を減算した値未満である場合、又は、実測平均値の最大値と最小値との差分値が、基準平均値Ａの上限値ＡＨと下限値ＡＬとの差分値Ｄに許容誤差値を加算した値より大きい場合には、真贋判定部７５は、メモリ装置３は非正規品であると判定して、非正規品であるメモリ装置３を排除するための処理を開始する。
本変形例に係るメモリ装置３によれば、真贋判定部７５は、実測平均値の最大値、最小値、及び差分値と、基準平均値Ａの上限値ＡＨ、下限値ＡＬ、及び差分値Ｄとのそれぞれの比較結果に基づいて、メモリ装置３が正規品であるか非正規品であるかを判定する。このように、実測平均値の最大値及び最小値と基準平均値Ａの上限値ＡＨ及び下限値ＡＬとの比較結果と、実測平均値の差分値と基準平均値Ａの差分値Ｄとの比較結果とに基づいて、真贋判定を行うことにより、メモリ装置３の真贋判定を高精度に行うことが可能となる。
また、本変形例に係るメモリ装置３によれば、期間設定部７２は、消費電流の変動が第３のしきい値Ｔｈ３未満であるスタンバイ期間Ｐ２（第４の期間）を、判定対象期間（第４の判定対象期間）として設定する。このように、消費電流の変動が極めて小さいスタンバイ期間Ｐ２を判定対象期間として設定する場合には、実測平均値のばらつきは極めて小さいため、実測平均値の最大値、最小値、及び差分値と、基準平均値Ａの上限値ＡＨ、下限値ＡＬ、及び差分値Ｄとをそれぞれ比較することによって、メモリ装置３の真贋判定を高精度に行うことが可能となる。
また、本変形例に係るメモリ装置３によれば、スタンバイ期間Ｐ２は消費電流の変動が極めて小さい（第３のしきい値Ｔｈ３未満）期間であるため、スタンバイ期間Ｐ２を判定対象期間として設定することにより、実測平均値の最大値、最小値、及び差分値と、基準平均値Ａの上限値ＡＨ、下限値ＡＬ、及び差分値Ｄとのそれぞれの比較結果に基づく真贋判定を好適に行うことが可能となる。
＜変形例４＞
上記実施の形態及び上記変形例１〜３では一つの期間のみを判定対象期間として設定する例について述べたが、複数の期間を判定対象期間として設定することもできる。
本変形例では、スタンバイ期間Ｐ２、コマンド復号期間Ｐ３、ソフトウェア処理期間Ｐ４、及びアクセス準備期間Ｐ５を判定対象期間として設定し、かつ、正規品に関する期待値データ２０１を用いる例について説明する。
メモリ装置３のメモリコア３３には、正規品のメモリ装置を対象とする消費電流値の測定によって予め設定された、正規品に関する期待値データ２０１が格納されている。本変形例において、期待値データ２０１には、スタンバイ期間Ｐ２に関する上限値ＡＨ、下限値ＡＬ、及び差分値Ｄと、コマンド復号期間Ｐ３に関する差分値Ｄと、ソフトウェア処理期間Ｐ４に関する上限値ＡＨ及び下限値ＡＬと、アクセス準備期間Ｐ５に関する基準平均値Ａと、それらに対応する所定の許容誤差値を示すデータとが含まれる。
ＣＰＵ５２（制御部６１）は、メモリコア３３から期待値データ２０１を読み出して、期待値格納メモリ５４に格納する。
ＣＰＵ５２（判定部６２）は、上記変形例３と同様の処理を実行することにより、スタンバイ期間Ｐ２に関する実測平均値の最大値、最小値、及び差分値と、スタンバイ期間Ｐ２に関する基準平均値Ａの上限値ＡＨ、下限値ＡＬ、及び差分値Ｄとをそれぞれ比較する。また、ＣＰＵ５２（判定部６２）は、上記変形例２と同様の処理を実行することにより、コマンド復号期間Ｐ３に関する実測平均値の差分値と、コマンド復号期間Ｐ３に関する基準平均値Ａの差分値Ｄとを比較する。また、ＣＰＵ５２（判定部６２）は、上記変形例１と同様の処理を実行することにより、ソフトウェア処理期間Ｐ４に関する実測平均値の最大値及び最小値と、ソフトウェア処理期間Ｐ４に関する基準平均値Ａの上限値ＡＨ及び下限値ＡＬとをそれぞれ比較する。また、ＣＰＵ５２（判定部６２）は、上記実施の形態と同様の処理を実行することにより、アクセス準備期間Ｐ５に関する実測平均値と、アクセス準備期間Ｐ５に関する基準平均値Ａとをそれぞれ比較する。
そして、ＣＰＵ５２（真贋判定部７５）は、４つの判定対象期間の全てにおいてメモリ装置３が正規品であることを示す比較結果（例えばアクセス準備期間Ｐ５に関しては、実測平均値と基準平均値Ａとの差が許容誤差値以下であるという比較結果）が得られた場合には、メモリ装置３は正規品であると判定する。一方、４つの判定対象期間のうちの少なくとも一つの判定対象期間においてメモリ装置３が正規品でないことを示す比較結果（例えばアクセス準備期間Ｐ５に関しては、実測平均値と基準平均値Ａとの差が許容誤差値より大きいという比較結果）が得られた場合には、メモリ装置３は非正規品であると判定する。
本変形例に係るメモリ装置３によれば、真贋判定部７５は、複数の判定対象期間の全てにおいてメモリ装置３が正規品であることを示す比較結果が得られた場合に、メモリ装置３は正規品であると判定し、複数の判定対象期間のうちの少なくとも一つの判定対象期間においてメモリ装置３が正規品でないことを示す比較結果が得られた場合に、メモリ装置３は非正規品であると判定する。従って、複数の判定対象期間の一部において非正規品の消費電流特性が正規品のそれと異なる場合であっても、非正規品が誤って正規品と判定される事態を回避することが可能となる。
なお、真贋判定部７５は、複数の判定対象期間のうち、メモリ装置３が正規品であることを示す比較結果が得られた判定対象期間の割合が所定のしきい値以上である場合に、メモリ装置３は正規品であると判定し、当該割合が当該所定のしきい値未満である場合に、メモリ装置３は非正規品であると判定しても良い。所定のしきい値は、要求される判定精度等に応じて最適な値が設定され、少なくとも５１％以上の値に設定される。この例によれば、例えば、突発的なノイズ等に起因して一部の判定対象期間において正規品の実測平均値が増減した場合であっても、正規品が誤って非正規品と判定される事態を回避することが可能となる。
＜変形例５＞
上記変形例４では正規品に関する期待値データ２０１を用いる例について説明したが、本変形例では、非正規品に関する期待値データ２０１を用いる例について説明する。
本変形例では、スタンバイ期間Ｐ２、コマンド復号期間Ｐ３、ソフトウェア処理期間Ｐ４、及びアクセス準備期間Ｐ５を判定対象期間として設定し、かつ、非正規品に関する期待値データ２０１を用いる例について説明する。
メモリ装置３のメモリコア３３には、非正規品のメモリ装置を対象とする消費電流値の測定によって予め設定された、非正規品に関する期待値データ２０１が格納されている。本変形例において、期待値データ２０１には、スタンバイ期間Ｐ２に関する上限値ＡＨ、下限値ＡＬ、及び差分値Ｄと、コマンド復号期間Ｐ３に関する差分値Ｄと、ソフトウェア処理期間Ｐ４に関する上限値ＡＨ及び下限値ＡＬと、アクセス準備期間Ｐ５に関する基準平均値Ａと、それらに対応する所定の許容誤差値を示すデータとが含まれる。
ＣＰＵ５２（制御部６１）は、メモリコア３３から期待値データ２０１を読み出して、期待値格納メモリ５４に格納する。
ＣＰＵ５２（判定部６２）は、上記変形例３と同様の処理を実行することにより、スタンバイ期間Ｐ２に関する実測平均値の最大値、最小値、及び差分値と、スタンバイ期間Ｐ２に関する基準平均値Ａの上限値ＡＨ、下限値ＡＬ、及び差分値Ｄとをそれぞれ比較する。また、ＣＰＵ５２（判定部６２）は、上記変形例２と同様の処理を実行することにより、コマンド復号期間Ｐ３に関する実測平均値の差分値と、コマンド復号期間Ｐ３に関する基準平均値Ａの差分値Ｄとを比較する。また、ＣＰＵ５２（判定部６２）は、上記変形例１と同様の処理を実行することにより、ソフトウェア処理期間Ｐ４に関する実測平均値の最大値及び最小値と、ソフトウェア処理期間Ｐ４に関する基準平均値Ａの上限値ＡＨ及び下限値ＡＬとをそれぞれ比較する。また、ＣＰＵ５２（判定部６２）は、上記実施の形態と同様の処理を実行することにより、アクセス準備期間Ｐ５に関する実測平均値と、アクセス準備期間Ｐ５に関する基準平均値Ａとをそれぞれ比較する。
そして、ＣＰＵ５２（真贋判定部７５）は、４つの判定対象期間の全てにおいてメモリ装置３が非正規品であることを示す比較結果（例えばアクセス準備期間Ｐ５に関しては、実測平均値と基準平均値Ａとの差が許容誤差値以下であるという比較結果）が得られた場合には、メモリ装置３は非正規品であると判定する。一方、４つの判定対象期間のうちの少なくとも一つの判定対象期間においてメモリ装置３が非正規品でないことを示す比較結果（例えばアクセス準備期間Ｐ５に関しては、実測平均値と基準平均値Ａとの差が許容誤差値より大きいという比較結果）が得られた場合には、メモリ装置３は正規品であると判定する。
本変形例に係るメモリ装置３によれば、真贋判定部７５は、複数の判定対象期間の全てにおいてメモリ装置３が非正規品であることを示す比較結果が得られた場合に、メモリ装置３は非正規品であると判定し、複数の判定対象期間のうちの少なくとも一つの判定対象期間においてメモリ装置３が非正規品でないことを示す比較結果が得られた場合に、メモリ装置３は正規品であると判定する。従って、複数の判定対象期間の一部において正規品の消費電流特性が非正規品のそれと同一となる場合であっても、正規品が誤って非正規品と判定される事態を回避することが可能となる。
なお、真贋判定部７５は、複数の判定対象期間のうち、メモリ装置３が非正規品であることを示す比較結果が得られた判定対象期間の割合が所定のしきい値以上である場合に、メモリ装置３は非正規品であると判定し、当該割合が当該所定のしきい値未満である場合に、メモリ装置３は正規品であると判定しても良い。所定のしきい値は、要求される判定精度等に応じて最適な値が設定され、少なくとも５１％以上の値に設定される。この例によれば、複数の判定対象期間の一部において非正規品の消費電流特性が正規品のそれと異なる場合であっても、非正規品が誤って正規品と判定される事態を回避することが可能となる。
＜変形例６＞
上記実施の形態及び上記変形例１〜５では、メモリ装置３が自己真贋判定を行う例（つまりメモリ装置３が真贋判定装置である例）について述べたが、上記実施の形態及び上記変形例１〜５と同様の処理及び構成によって、ホスト装置２が自己真贋判定を行う（つまりホスト装置２が真贋判定装置である）こともできる。
図１２は、ホスト装置２の構成を簡略化して示す図である。図１２に示すようにホスト装置２は、ＳｏＣ１１及びメモリインタフェース１２等の複数の処理ブロックを備えて構成されている。これら複数の処理ブロックには、電源供給部ＶＣＣ１から抵抗素子Ｒを介して電源が供給される。また、ホスト装置２は、電流値測定回路１３及び記憶部１４を備えている。電流値測定回路１３は、抵抗素子Ｒの両端電圧を測定することにより、電源供給部ＶＣＣ１からこれら複数の処理ブロックに流れる電流の電流値を測定する。記憶部１４には、期待値データ２０２が格納されている。
ＳｏＣ１１は、バス２１を介して相互に接続された、ＣＰＵ２２、復号器２５、期待値格納メモリ２６、実測値格納メモリ２７、ＡＤＣ２８、コマンドバッファ２３、データバッファ２４、及び、ＲＯＭ又はＲＡＭ等の記憶部２９を備えて構成されている。記憶部２９には、プログラム１０２が格納されている。
図１３は、メモリ装置３の構成を簡略化して示す図である。図１３に示すようにメモリ装置３は、ＣＰＵ３１、メモリコントローラ３２、メモリコア３３、ホストインタフェース３４、及びメモリコアインタフェース３５等の複数の処理ブロックを備えて構成されている。これら複数の処理ブロックには、電源供給部ＶＣＣ２から電源が供給される。
図１４は、図１２に示したプログラム１０２をＣＰＵ２２が実行することによって実現される機能を示す図である。記憶部２９から読み出したプログラム１０２をＣＰＵ２２が実行することによって、ＣＰＵ２２は制御部８１及び判定部８２として機能する。
図１５は、判定部８２が備える機能を示す図である。図１５に示すように判定部６８は、実測電流値取得部９１、期間設定部９２、平均値算出部９３、期待値取得部９４、及び真贋判定部９５として機能する。
換言すれば、プログラム１０２は、情報処理装置としてのホスト装置２に搭載されるコンピュータを、制御部８１、実測電流値取得部９１、期間設定部９２、平均値算出部９３、期待値取得部９４、及び真贋判定部９５として機能させるためのプログラムである。なお、制御部８１及び判定部８２の機能は、ＣＰＵ２２によるソフトウェア処理によって実現する場合に限らず、専用回路等を用いたハードウェア処理によって実現しても良い。
本変形例では、ホスト装置２が正規品であるか非正規品であるかの真贋判定を行う判定対象期間が、ホスト装置２の通常動作期間の中から設定される。具体的には、上記実施の形態と同様に、ホスト装置２の通常動作期間のうち、スタンバイ期間と、図１２に示した各処理ブロック（ＳｏＣ１１及びメモリインタフェース１２等）のうち一の処理ブロックが単独で動作している単独動作期間との中から選択された少なくとも一つの期間が、判定対象期間として設定される。
本変形例には上記実施の形態を適用することが可能である。この場合、上記実施の形態と同様に、平均値算出部９３は、判定対象期間において実測電流値取得部９１によって取得された実測電流値に基づいて実測平均値を算出し、真贋判定部９５は、平均値算出部９３によって算出された実測平均値に関連する実測値と、期待値取得部９４によって取得された期待値との比較結果に基づいて、ホスト装置２が正規品であるか非正規品であるかを判定する。
また、本変形例には上記変形例１を適用することも可能である。この場合、上記変形例１と同様に、真贋判定部９５は、実測平均値の最大値及び最小値と、基準平均値Ａの上限値ＡＨ及び下限値ＡＬとのそれぞれの比較結果に基づいて、ホスト装置２が正規品であるか非正規品であるかを判定する。
また、本変形例には上記変形例２を適用することも可能である。この場合、上記変形例２と同様に、真贋判定部９５は、実測平均値の最大値と最小値との差分値と、基準平均値Ａの上限値ＡＨと下限値ＡＬとの差分値Ｄとの比較結果に基づいて、ホスト装置２が正規品であるか非正規品であるかを判定する。
また、本変形例には上記変形例３を適用することも可能である。この場合、上記変形例３と同様に、真贋判定部９５は、実測平均値の最大値、最小値、及び差分値と、基準平均値Ａの上限値ＡＨ、下限値ＡＬ、及び差分値Ｄとのそれぞれの比較結果に基づいて、ホスト装置２が正規品であるか非正規品であるかを判定する。
また、重複した記載となるため詳細な説明は省略するが、本変形例には上記変形例４又は上記変形例５を適用することも可能である。
２ ホスト装置
３ メモリ装置
１１ ＳｏＣ
１２ メモリインタフェース
１３，３６ 電流値測定回路
２２，３１，５２ ＣＰＵ
３２ メモリコントローラ
３３ メモリコア
３７ 認証制御回路
６１，８１ 制御部
６２，８２ 判定部
７１，９１ 実測電流値取得部
７２，９２ 期間設定部
７３，９３ 平均値算出部
７４，９４ 期待値取得部
７５，９５ 真贋判定部
１０１，１０２ プログラム
２０１，２０２ 期待値データ

Claims (13)

  1. 自身を被判定装置とする真贋判定装置であって、
    複数の処理ブロックと、
    前記複数の処理ブロックに電源を供給する電源供給部と、
    前記電源供給部から前記複数の処理ブロックに流れる電流を測定する電流測定部と、
    前記真贋判定装置が正規品であるか非正規品であるかを判定する判定部と、
    を備え、
    前記判定部は、
    前記電流測定部によって測定された実測電流値を取得する実測電流値取得部と、
    前記真贋判定装置の通常動作期間の中から、前記複数の処理ブロックの休止期間と、一の前記処理ブロックが単独で動作している少なくとも一つの単独動作期間とを特定し、当該休止期間及び当該少なくとも一つの単独動作期間の中から少なくとも一つの判定対象期間を設定する期間設定部と、
    前記判定対象期間において前記実測電流値取得部によって取得された実測電流値に基づいて、当該判定対象期間に関する実測電流値の平均値である実測平均値を算出する平均値算出部と、
    正規品又は非正規品に関して予め求められた、前記判定対象期間における消費電流値の平均値に関連する期待値を取得する期待値取得部と、
    前記平均値算出部によって算出された実測平均値に関連する実測値と、前記期待値取得部によって取得された前記期待値との比較結果に基づいて、前記真贋判定装置が正規品であるか非正規品であるかを判定する真贋判定部と、
    を有する、真贋判定装置。
  2. 前記単独動作期間における消費電流の変動は第１のしきい値未満である、請求項１に記載の真贋判定装置。
  3. 前記期待値取得部は、第１の判定対象期間における消費電流値の平均値である基準平均値を、前記期待値として取得し、
    前記真贋判定部は、前記第１の判定対象期間に関する実測平均値と、前記第１の判定対象期間に関する基準平均値との比較結果に基づいて、前記真贋判定装置が正規品であるか非正規品であるかを判定する、請求項１又は２に記載の真贋判定装置。
  4. 前記期待値取得部は、第２の判定対象期間における消費電流値の平均値である基準平均値の上限値及び下限値を、前記期待値として取得し、
    前記真贋判定部は、前記第２の判定対象期間を対象とする複数回の実測によって求められた複数の実測平均値の中の最大値及び最小値と、前記第２の判定対象期間に関する基準平均値の上限値及び下限値とのそれぞれの比較結果に基づいて、前記真贋判定装置が正規品であるか非正規品であるかを判定する、請求項１〜３のいずれか一つに記載の真贋判定装置。
  5. 前記期待値取得部は、第３の判定対象期間における消費電流値の平均値である基準平均値の上限値と下限値との差分値を、前記期待値として取得し、
    前記真贋判定部は、前記第３の判定対象期間を対象とする複数回の実測によって求められた複数の実測平均値の中の最大値と最小値との差分値と、前記第３の判定対象期間に関する基準平均値の上限値と下限値との差分値との比較結果に基づいて、前記真贋判定装置が正規品であるか非正規品であるかを判定する、請求項１〜４のいずれか一つに記載の真贋判定装置。
  6. 前記期待値取得部は、第４の判定対象期間における消費電流値の平均値である基準平均値の上限値及び下限値、並びに、当該上限値と当該下限値との差分値を、前記期待値として取得し、
    前記真贋判定部は、前記第４の判定対象期間を対象とする複数回の実測によって求められた複数の実測平均値の中の最大値及び最小値と、前記第４の判定対象期間に関する基準平均値の上限値及び下限値とのそれぞれの比較結果、並びに、当該最大値と当該最小値との差分値と、当該上限値と当該下限値との差分値との比較結果に基づいて、前記真贋判定装置が正規品であるか非正規品であるかを判定する、請求項１〜５のいずれか一つに記載の真贋判定装置。
  7. 前記期待値取得部は、正規品に関する前記期待値を取得し、
    前記期間設定部は、複数の判定対象期間を設定し、
    前記真贋判定部は、
    前記複数の判定対象期間の全てにおいて前記真贋判定装置が正規品であることを示す比較結果が得られた場合に、前記真贋判定装置が正規品であると判定し、
    前記複数の判定対象期間のうちの少なくとも一つの判定対象期間において前記真贋判定装置が正規品でないことを示す比較結果が得られた場合に、前記真贋判定装置が非正規品であると判定する、請求項１〜６のいずれか一つに記載の真贋判定装置。
  8. 前記期待値取得部は、正規品に関する前記期待値を取得し、
    前記期間設定部は、複数の判定対象期間を設定し、
    前記真贋判定部は、
    前記複数の判定対象期間のうち、前記真贋判定装置が正規品であることを示す比較結果が得られた判定対象期間の割合が所定のしきい値以上である場合に、前記真贋判定装置が正規品であると判定し、
    当該割合が当該所定のしきい値未満である場合に、前記真贋判定装置が非正規品であると判定する、請求項１〜６のいずれか一つに記載の真贋判定装置。
  9. 前記期待値取得部は、非正規品に関する前記期待値を取得し、
    前記期間設定部は、複数の判定対象期間を設定し、
    前記真贋判定部は、
    前記複数の判定対象期間の全てにおいて前記真贋判定装置が非正規品であることを示す比較結果が得られた場合に、前記真贋判定装置が非正規品であると判定し、
    前記複数の判定対象期間のうちの少なくとも一つの判定対象期間において前記真贋判定装置が非正規品でないことを示す比較結果が得られた場合に、前記真贋判定装置が正規品であると判定する、請求項１〜６のいずれか一つに記載の真贋判定装置。
  10. 前記期待値取得部は、非正規品に関する前記期待値を取得し、
    前記期間設定部は、複数の判定対象期間を設定し、
    前記真贋判定部は、
    前記複数の判定対象期間のうち、前記真贋判定装置が非正規品であることを示す比較結果が得られた判定対象期間の割合が所定のしきい値以上である場合に、前記真贋判定装置が非正規品であると判定し、
    当該割合が当該所定のしきい値未満である場合に、前記真贋判定装置が正規品であると判定する、請求項１〜６のいずれか一つに記載の真贋判定装置。
  11. 前記期待値は前記真贋判定装置内の記憶部に記憶されており、
    前記記憶部から前記期待値を読み出す制御部をさらに備える、請求項１〜１０のいずれか一つに記載の真贋判定装置。
  12. 複数の処理ブロックと、前記複数の処理ブロックに電源を供給する電源供給部と、前記電源供給部から前記複数の処理ブロックに流れる電流を測定する電流測定部と、を備える真贋判定装置に搭載されるコンピュータを、前記真贋判定装置が正規品であるか非正規品であるかを判定する判定手段として機能させるためのプログラムであって、
    前記判定手段は、
    前記電流測定部によって測定された実測電流値を取得する実測電流値取得手段と、
    前記真贋判定装置の通常動作期間の中から、前記複数の処理ブロックの休止期間と、一の前記処理ブロックが単独で動作している少なくとも一つの単独動作期間とを特定し、当該休止期間及び当該少なくとも一つの単独動作期間の中から少なくとも一つの判定対象期間を設定する期間設定手段と、
    前記判定対象期間において前記実測電流値取得手段によって取得された実測電流値に基づいて、当該判定対象期間に関する実測電流値の平均値である実測平均値を算出する平均値算出手段と、
    正規品又は非正規品に関して予め求められた、前記判定対象期間における消費電流値の平均値に関連する期待値を取得する期待値取得手段と、
    前記平均値算出手段によって算出された実測平均値に関連する実測値と、前記期待値取得手段によって取得された前記期待値との比較結果に基づいて、前記真贋判定装置が正規品であるか非正規品であるかを判定する真贋判定手段と、
    を備える、プログラム。
  13. 複数の処理ブロックと、前記複数の処理ブロックに電源を供給する電源供給部と、前記電源供給部から前記複数の処理ブロックに流れる電流を測定する電流測定部と、を備える真贋判定装置において、前記真贋判定装置が正規品であるか非正規品であるかを判定する、真贋判定装置の真贋判定方法であって、
    （Ａ）前記電流測定部によって測定された実測電流値を取得するステップと、
    （Ｂ）前記真贋判定装置の通常動作期間の中から、前記複数の処理ブロックの休止期間と、一の前記処理ブロックが単独で動作している少なくとも一つの単独動作期間とを特定し、当該休止期間及び当該少なくとも一つの単独動作期間の中から少なくとも一つの判定対象期間を設定するステップと、
    （Ｃ）前記判定対象期間において前記ステップ（Ａ）によって取得された実測電流値に基づいて、当該判定対象期間に関する実測電流値の平均値である実測平均値を算出するステップと、
    （Ｄ）正規品又は非正規品に関して予め求められた、前記判定対象期間における消費電流値の平均値に関連する期待値を取得するステップと、
    （Ｅ）前記ステップ（Ｃ）によって算出された実測平均値に関連する実測値と、前記ステップ（Ｄ）によって取得された前記期待値との比較結果に基づいて、前記真贋判定装置が正規品であるか非正規品であるかを判定するステップと、
    を備える、真贋判定装置の真贋判定方法。
JP2019065249A 2019-03-29 2019-03-29 真贋判定装置、プログラム、及び真贋判定装置の真贋判定方法 Pending JP2020166463A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019065249A JP2020166463A (ja) 2019-03-29 2019-03-29 真贋判定装置、プログラム、及び真贋判定装置の真贋判定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019065249A JP2020166463A (ja) 2019-03-29 2019-03-29 真贋判定装置、プログラム、及び真贋判定装置の真贋判定方法

Publications (1)

Publication Number Publication Date
JP2020166463A true JP2020166463A (ja) 2020-10-08

Family

ID=72717369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019065249A Pending JP2020166463A (ja) 2019-03-29 2019-03-29 真贋判定装置、プログラム、及び真贋判定装置の真贋判定方法

Country Status (1)

Country Link
JP (1) JP2020166463A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005110210A (ja) * 2003-09-10 2005-04-21 Sanyo Electric Co Ltd 消耗部品及びその識別装置
JP2010011703A (ja) * 2008-06-30 2010-01-14 Sharp Corp 判定機能付き電源回路、およびそれを備えたシステム
JP2013143126A (ja) * 2012-01-10 2013-07-22 O2 Micro Inc デバイスで実行中のアプリケーションプログラムの状態検出

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005110210A (ja) * 2003-09-10 2005-04-21 Sanyo Electric Co Ltd 消耗部品及びその識別装置
JP2010011703A (ja) * 2008-06-30 2010-01-14 Sharp Corp 判定機能付き電源回路、およびそれを備えたシステム
JP2013143126A (ja) * 2012-01-10 2013-07-22 O2 Micro Inc デバイスで実行中のアプリケーションプログラムの状態検出

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
岸田 治展 ほか５名: ""ＳＤカードの電源投入直後におけるノイズを指紋とした物理認証"", ２０１９年 暗号と情報セキュリティシンポジウム予稿集, JPN6020012136, 15 January 2019 (2019-01-15), pages 1 - 8, ISSN: 0004244113 *

Similar Documents

Publication Publication Date Title
EP2573531A2 (en) Threshold-based temperature-dependent power/thermal management with temperature sensor calibration
US10198332B2 (en) System on chip integrity verification method and system
WO2019168167A1 (ja) 検証方法、検証装置、コンピュータプログラム、及び、検証システム
JP6543324B2 (ja) 情報処理システム、プログラム、及び付属装置の真贋判定方法
US20190369656A1 (en) Smart Overclocking Method
JP2020166463A (ja) 真贋判定装置、プログラム、及び真贋判定装置の真贋判定方法
JP6511122B1 (ja) 情報処理装置、プログラム、及び付属装置の真贋判定方法
JP6506828B1 (ja) 情報処理装置、プログラム、及び付属装置の真贋判定方法
JP4705880B2 (ja) 半導体集積回路とそのテスト方法
JP6697599B1 (ja) 情報処理装置、付属装置、プログラム、情報処理装置の真贋判定方法、及び、付属装置の真贋判定方法
JP6070600B2 (ja) マイクロコンピュータ
JP6651597B1 (ja) 情報処理装置、プログラム、及び被判定装置の真贋判定方法
TW201243614A (en) Method for performing host-directed operations, and associated memory device and controller thereof
JP2020160801A (ja) 情報処理装置、プログラム、及び被判定装置の真贋判定方法
JP6653742B1 (ja) 付属装置、プログラム、及び情報処理装置の真贋判定方法
JP6624618B1 (ja) 情報処理装置、プログラム、及び被判定装置の真贋判定方法
JP6653741B1 (ja) 情報処理装置、付属装置、プログラム、情報処理装置の真贋判定方法、及び付属装置の真贋判定方法
US20120246431A1 (en) Electronic equipment system and storage device
JP6651596B1 (ja) 情報処理装置、プログラム、及び被判定装置の真贋判定方法
JP2020177478A (ja) 情報処理装置及び被判定装置の真贋判定方法
JP7243082B2 (ja) 混練異常度学習装置、混練異常度推定装置、混練異常度学習方法、混練異常度推定方法及びプログラム
JP2012207745A (ja) ポジショナ
KR20100060424A (ko) 시스템 온 칩 및 이에 대한 정보 처리 방법
US7428474B2 (en) Integrated circuit with self-proofreading function and measuring device using the same
US11630674B2 (en) Smart overclocking method conducted in basic input/output system (BIOS) of computer device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190329

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20191029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201020