JP2020166427A5 - - Google Patents

Download PDF

Info

Publication number
JP2020166427A5
JP2020166427A5 JP2019064876A JP2019064876A JP2020166427A5 JP 2020166427 A5 JP2020166427 A5 JP 2020166427A5 JP 2019064876 A JP2019064876 A JP 2019064876A JP 2019064876 A JP2019064876 A JP 2019064876A JP 2020166427 A5 JP2020166427 A5 JP 2020166427A5
Authority
JP
Japan
Prior art keywords
unit
data
data acquisition
application
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019064876A
Other languages
English (en)
Other versions
JP7046862B2 (ja
JP2020166427A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2019064876A priority Critical patent/JP7046862B2/ja
Priority claimed from JP2019064876A external-priority patent/JP7046862B2/ja
Priority to US16/809,880 priority patent/US11106395B2/en
Priority to EP20161807.1A priority patent/EP3716061B1/en
Publication of JP2020166427A publication Critical patent/JP2020166427A/ja
Publication of JP2020166427A5 publication Critical patent/JP2020166427A5/ja
Application granted granted Critical
Publication of JP7046862B2 publication Critical patent/JP7046862B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

ステップS1220では、データ取得部170は、NW装置103のアドレスにデータ(入力データ)があるか否かを判定する。データ取得部170は、入力データがあると判定した場合、ステップS1230に処理を移し、入力データがないと判定した場合、ステップS1210に処理を移す。
IO装置(例えば、IO装置104)から送信されたデータを取得するデータ取得部(例えば、データ取得部170)と、上記データ取得部により取得されたデータを活用するデータ活用部(例えば、データ活用部131)とを含んで構成されるアプリケーションを実行するアプリケーション実行装置(例えば、アプリケーション実行装置100、アプリケーション実行装置1400)であって、上記アプリケーションを開始するイベントが発生してから上記アプリケーションが開始するまでの時間が上記アプリケーションに求められている時間を満たすことができる第1の空間(例えば、カーネル空間、FPGA111上)で上記データ取得部を実行する第1の演算装置(例えば、CPU110、FPGA111。なお、GPUなどの他の演算装置であってもよい。)と、上記データ取得部で取得されたデータを上記データ活用部に連携するデータ連携部(例えば、データ連携部132)と、上記第1の空間とは異なる第2の空間(例えば、アプリケーション空間)で上記データ活用部を実行する第2の演算装置(例えば、CPU110、FPGA111)と、を備えることを特徴とする。付言するならば、第1の演算装置と第2の演算装置とは、同じ演算装置であってもよいし、異なる演算装置であってもよい。また、上記第2の空間は、例えば、上記データ活用部の処理とは異なる他の処理(例えば、アプリケーション空間で実行される他のアプリケーションの処理、OS120が実行するカーネル内部の処理、IOドライバ部123の処理)との干渉が上記第1の空間よりも多い空間である。

Claims (9)

  1. IO装置から送信されたデータを取得するデータ取得部と、前記データ取得部により取得されたデータを活用するデータ活用部とを含んで構成されるアプリケーションを実行するアプリケーション実行装置であって、
    前記アプリケーションに求められている時間内に、前記アプリケーションを開始するイベントが発生してから前記アプリケーションが開始できる、第1のハードウェアまたは第1のカーネルに割り当てられた第1の空間で、前記データ取得部を実行するように構成されている第1の演算装置と、
    前記データ取得部で取得されたデータを前記データ活用部に連携するデータ連携部と、
    前記第1の空間とは異なる空間であって、前記第1のハードウェアまたは前記第1のカーネルとは異なる第2のハードウェアまたは第2のカーネルに割り当てられた空間である第2の空間で、前記データ活用部を実行するように構成されている第2の演算装置と
    前記データ活用部とのインターフェース処理を指定する関数を示す第1の記述と、前記IO装置とのインターフェース処理を指定する関数を示す第2の記述と、データ取得処理を示す第3の記述とを含むモデルソースから、前記第1の記述および前記第2の記述を前記第1の演算装置に対応した記述に変換した合成ソースを生成し、生成した合成ソースをコンパイルすることで前記データ取得部を生成するように構成されている生成部と、
    を備えるアプリケーション実行装置。
  2. 前記第2の空間で行われる処理のスケジュールを管理する管理部を備え、
    前記管理部は、前記データ活用部の処理を優先してスケジュールする、
    請求項1に記載のアプリケーション実行装置。
  3. IO装置から送信されたデータを取得するデータ取得部と、前記データ取得部により取得されたデータを活用するデータ活用部とを含んで構成されるアプリケーションを実行するアプリケーション実行装置であって、
    前記アプリケーションに求められている時間内に、前記アプリケーションを開始するイベントが発生してから前記アプリケーションが開始できる、第1のハードウェアまたは第1のカーネルに割り当てられた第1の空間で、前記データ取得部を実行するように構成されている第1の演算装置と、
    前記データ取得部で取得されたデータを前記データ活用部に連携するデータ連携部と、
    前記第1の空間とは異なる空間であって、前記第1のハードウェアまたは前記第1のカーネルとは異なる第2のハードウェアまたは第2のカーネルに割り当てられた空間である第2の空間で、前記データ活用部を実行するように構成されている第2の演算装置と、
    記データ活用部とのインターフェース処理を指定する関数を示す第1の記述と、前記IO装置とのインターフェース処理を指定する関数を示す第2の記述と、データ取得処理を示す第3の記述と、前記データ取得部を実行する演算装置を指定する第4の記述を含むモデルソースから、前記第1の記述および前記第2の記述を前記第4の記述で指定された演算装置に対応した記述に変換した合成ソースを生成し、生成した合成ソースをコンパイルすることで前記データ取得部を生成するように構成されている生成部と、
    を備えるアプリケーション実行装置。
  4. IO装置から送信されたデータを取得するデータ取得部と、前記データ取得部により取得されたデータを活用するデータ活用部とを含んで構成されるアプリケーションを実行するアプリケーション実行装置であって、
    前記アプリケーションに求められている時間内に、前記アプリケーションを開始するイベントが発生してから前記アプリケーションが開始できる、第1のハードウェアまたは第1のカーネルに割り当てられた第1の空間で、前記データ取得部を実行するように構成されている第1の演算装置と、
    前記データ取得部で取得されたデータを前記データ活用部に連携するデータ連携部と、
    前記第1の空間とは異なる空間であって、前記第1のハードウェアまたは前記第1のカーネルとは異なる第2のハードウェアまたは第2のカーネルに割り当てられた空間である第2の空間で、前記データ活用部を実行するように構成されている第2の演算装置と、
    デルソースから前記データ取得部を生成する生成部と、を備え、
    前記第2の演算装置は、前記第1の演算装置とは異なる演算装置であり、
    前記生成部は、前記データ取得部を前記第2の演算装置で実行可能であるか否かを判定し、前記第2の演算装置で前記データ取得部を実行できないと判定した場合、前記モデルソースを前記第1の演算装置に対応するように変更して前記データ取得部を生成する、
    プリケーション実行装置。
  5. 前記第2の演算装置には、オペレーティングシステムが設けられ、
    前記生成部は、前記第2の演算装置で前記データ取得部を実行できると判定した場合、前記第2の演算装置が複数のコアを有しているか否かを判定し、前記第2の演算装置が複数のコアを有していないと判定した場合、前記モデルソースを前記オペレーティングシステムのカーネルに対応するように変更して前記データ取得部を生成する、
    求項4に記載のアプリケーション実行装置。
  6. 前記生成部は、前記第2の演算装置が複数のコアを有していると判定した場合、前記データ取得部に専用のコアが設けられているか否かを判定し、専用のコアが設けられていると判定した場合、前記モデルソースを前記専用のコアに対応するように変更して前記データ取得部を生成する、
    求項5に記載のアプリケーション実行装置。
  7. IO装置から送信されたデータを取得するデータ取得部と、前記データ取得部により取得されたデータを活用するデータ活用部とを含んで構成されるアプリケーションを実行するアプリケーション実行方法であって、
    第1の演算装置が、前記アプリケーションに求められている時間内に、前記アプリケーションを開始するイベントが発生してから前記アプリケーションが開始できる、第1のハードウェアまたは第1のカーネルに割り当てられた第1の空間で、前記データ取得部を実行する第1のステップと、
    データ連携部が、前記データ取得部で取得されたデータを前記データ活用部に連携する第2のステップと、
    第2の演算装置が、前記第1の空間とは異なる空間であって、前記第1のハードウェアまたは前記第1のカーネルとは異なる第2のハードウェアまたは第2のカーネルに割り当てられた空間である第2の空間で、前記データ活用部を実行する第3のステップと、
    生成部が、前記データ活用部とのインターフェース処理を指定する関数を示す第1の記述と、前記IO装置とのインターフェース処理を指定する関数を示す第2の記述と、データ取得処理を示す第3の記述とを含むモデルソースから、前記第1の記述および前記第2の記述を前記第1の演算装置に対応した記述に変換した合成ソースを生成し、生成した合成ソースをコンパイルすることで前記データ取得部を生成する第4のステップと、
    を備えるアプリケーション実行方法。
  8. IO装置から送信されたデータを取得するデータ取得部と、前記データ取得部により取得されたデータを活用するデータ活用部とを含んで構成されるアプリケーションを実行するアプリケーション実行方法であって、
    第1の演算装置が、前記アプリケーションに求められている時間内に、前記アプリケーションを開始するイベントが発生してから前記アプリケーションが開始できる、第1のハードウェアまたは第1のカーネルに割り当てられた第1の空間で、前記データ取得部を実行する第1のステップと、
    データ連携部が、前記データ取得部で取得されたデータを前記データ活用部に連携する第2のステップと、
    第2の演算装置が、前記第1の空間とは異なる空間であって、前記第1のハードウェアまたは前記第1のカーネルとは異なる第2のハードウェアまたは第2のカーネルに割り当てられた空間である第2の空間で、前記データ活用部を実行する第3のステップと、
    生成部が、前記データ活用部とのインターフェース処理を指定する関数を示す第1の記述と、前記IO装置とのインターフェース処理を指定する関数を示す第2の記述と、データ取得処理を示す第3の記述と、前記データ取得部を実行する演算装置を指定する第4の記述を含むモデルソースから、前記第1の記述および前記第2の記述を前記第4の記述で指定された演算装置に対応した記述に変換した合成ソースを生成し、生成した合成ソースをコンパイルすることで前記データ取得部を生成する第4のステップと、
    を備えるアプリケーション実行方法。
  9. IO装置から送信されたデータを取得するデータ取得部と、前記データ取得部により取得されたデータを活用するデータ活用部とを含んで構成されるアプリケーションを実行するアプリケーション実行方法であって、
    第1の演算装置が、前記アプリケーションに求められている時間内に、前記アプリケーションを開始するイベントが発生してから前記アプリケーションが開始できる、第1のハードウェアまたは第1のカーネルに割り当てられた第1の空間で、前記データ取得部を実行する第1のステップと、
    データ連携部が、前記データ取得部で取得されたデータを前記データ活用部に連携する第2のステップと、
    第2の演算装置が、前記第1の空間とは異なる空間であって、前記第1のハードウェアまたは前記第1のカーネルとは異なる第2のハードウェアまたは第2のカーネルに割り当てられた空間である第2の空間で、前記データ活用部を実行する第3のステップと、
    生成部が、モデルソースから前記データ取得部を生成する第4のステップと、を備え、
    前記第2の演算装置は、前記第1の演算装置とは異なる演算装置であり、
    前記生成部は、前記データ取得部を前記第2の演算装置で実行可能であるか否かを判定し、前記第2の演算装置で前記データ取得部を実行できないと判定した場合、前記モデルソースを前記第1の演算装置に対応するように変更して前記データ取得部を生成する、
    を備えるアプリケーション実行方法。
JP2019064876A 2019-03-28 2019-03-28 アプリケーション実行装置およびアプリケーション実行方法 Active JP7046862B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019064876A JP7046862B2 (ja) 2019-03-28 2019-03-28 アプリケーション実行装置およびアプリケーション実行方法
US16/809,880 US11106395B2 (en) 2019-03-28 2020-03-05 Application execution apparatus and application execution method
EP20161807.1A EP3716061B1 (en) 2019-03-28 2020-03-09 Application execution apparatus and application execution method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019064876A JP7046862B2 (ja) 2019-03-28 2019-03-28 アプリケーション実行装置およびアプリケーション実行方法

Publications (3)

Publication Number Publication Date
JP2020166427A JP2020166427A (ja) 2020-10-08
JP2020166427A5 true JP2020166427A5 (ja) 2021-11-11
JP7046862B2 JP7046862B2 (ja) 2022-04-04

Family

ID=69784170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019064876A Active JP7046862B2 (ja) 2019-03-28 2019-03-28 アプリケーション実行装置およびアプリケーション実行方法

Country Status (3)

Country Link
US (1) US11106395B2 (ja)
EP (1) EP3716061B1 (ja)
JP (1) JP7046862B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117693736A (zh) 2021-07-28 2024-03-12 三菱电机株式会社 信息处理装置
US20240163184A1 (en) * 2022-11-16 2024-05-16 Red Hat, Inc. Lightweight container networking solution for resource constrained devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070265A (ja) * 2007-09-14 2009-04-02 Ricoh Co Ltd 情報処理装置
JP5441626B2 (ja) * 2009-11-06 2014-03-12 日立オートモティブシステムズ株式会社 車載用マルチアプリ実行装置
TWI439925B (zh) 2011-12-01 2014-06-01 Inst Information Industry 內嵌式系統及其執行緒與緩衝區管理方法
JP2016001417A (ja) * 2014-06-12 2016-01-07 株式会社日立製作所 計算機システム
US9626227B2 (en) 2015-03-27 2017-04-18 Intel Corporation Technologies for offloading and on-loading data for processor/coprocessor arrangements
WO2017035536A1 (en) * 2015-08-27 2017-03-02 FogHorn Systems, Inc. Edge intelligence platform, and internet of things sensor streams system
WO2019026139A1 (ja) * 2017-07-31 2019-02-07 三菱電機株式会社 情報処理装置および情報処理方法

Similar Documents

Publication Publication Date Title
CN110780914B (zh) 服务发布方法及装置
JP6378128B2 (ja) 性能検証装置、システム、方法、およびコンピュータに当該方法を実行させるためのプログラム
JP2019516167A5 (ja)
JP2013545169A5 (ja)
EP2615546A1 (en) Method and system, scheduler for parallel simulating processors
Weinstock et al. Time-decoupled parallel SystemC simulation
JP2015511032A5 (ja) ソフトウエアを開発するためのコンピュータプログラム、方法、コンピュータシステム、装置及びコンピュータ
JP4886838B2 (ja) 並列化方法、システム、及びプログラム
EP2977899A2 (en) Integrating execution of computing analytics within a mapreduce processing environment
JP2020166427A5 (ja)
RU2014131103A (ru) Обработка технической системы
Schulz et al. Accelerating hpc with quantum computing: It is a software challenge too
JP6972436B1 (ja) 人工知能の実行加速のための人工知能実行モデル設定方法と人工知能実行加速システム
EP2672388A1 (en) Multi-processor parallel simulation method, system and scheduler
Taheri et al. Acceleration framework for FPGA implementation of OpenVX graph pipelines
WO2016008317A1 (zh) 数据处理方法和中心节点
JP2007188456A (ja) データ処理システムおよびデータ処理方法
Daily et al. Using the Global Arrays Toolkit to Reimplement NumPy for Distributed Computation.
JP6563363B2 (ja) 設定サーバ、設定方法および設定プログラム
US8694975B2 (en) Programming system in multi-core environment, and method and program of the same
CN111090508B (zh) 一种基于OpenCL的异构协同并行计算中设备间动态任务调度方法
Bajrovic et al. Automatic performance tuning of pipeline patterns for heterogeneous parallel architectures
Weinstock et al. AMVP-a high performance virtual platform using parallel SystemC for multicore ARM architectures: work-in-progress
Weinstock et al. Work-in-Progress: AMVP-A High Performance Virtual Platform using Parallel SystemC for Multicore ARM Architectures
JP7307011B2 (ja) モデル並列化装置および方法