JP2020166025A - Display device and driver circuit - Google Patents
Display device and driver circuit Download PDFInfo
- Publication number
- JP2020166025A JP2020166025A JP2019063627A JP2019063627A JP2020166025A JP 2020166025 A JP2020166025 A JP 2020166025A JP 2019063627 A JP2019063627 A JP 2019063627A JP 2019063627 A JP2019063627 A JP 2019063627A JP 2020166025 A JP2020166025 A JP 2020166025A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- source driver
- display
- data
- display data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、表示装置及びドライバ回路に関する。 The present invention relates to a display device and a driver circuit.
液晶表示装置や有機ＥＬ（Electro Luminescence）等の表示デバイスの駆動方式として、アクティブマトリクス駆動方式が採用されている。アクティブマトリクス駆動方式の表示装置では、表示パネルは画素部及び画素スイッチをマトリクス状に配置した半導体基板から構成されている。ゲートパルスにより画素スイッチのオンオフを制御し、画素スイッチがオンになるときに映像データ信号に対応した階調電圧信号を画素部に供給して、各画素部の輝度を制御することにより、表示が行われる。表示装置の駆動回路は、例えばゲートパルスを制御するゲート制御回路、データ線にデータ信号を供給するドライバＩＣ、及びこれらの動作タイミングを制御するためのタイミングコントローラを含む。 An active matrix drive system is adopted as a drive system for display devices such as liquid crystal display devices and organic EL (Electro Luminescence). In the active matrix drive type display device, the display panel is composed of a semiconductor substrate in which pixel units and pixel switches are arranged in a matrix. The display is displayed by controlling the on / off of the pixel switch by the gate pulse, supplying the gradation voltage signal corresponding to the video data signal to the pixel section when the pixel switch is turned on, and controlling the brightness of each pixel section. Will be done. The drive circuit of the display device includes, for example, a gate control circuit for controlling a gate pulse, a driver IC for supplying a data signal to a data line, and a timing controller for controlling the operation timing of these.
近年需要が高まっている４Ｋパネルや８Ｋパネル等の表示装置では、高解像度で且つ大画面の表示パネルに画像を表示するため、複数のソースドライバが搭載された表示装置が提案されている（例えば、特許文献１）。例えば、２つのソースドライバを有する場合、一方のソースドライバは表示パネルの左半分に配された画素部に階調電圧信号を供給し、他方のソースドライバは表示パネルの右半分に配された画素部に階調電圧信号を供給する。 In display devices such as 4K panels and 8K panels, which have been in increasing demand in recent years, display devices equipped with a plurality of source drivers have been proposed in order to display images on a high-resolution and large-screen display panel (for example). , Patent Document 1). For example, if you have two source drivers, one source driver supplies the gradation voltage signal to the pixels arranged in the left half of the display panel, and the other source driver supplies the pixels arranged in the right half of the display panel. A gradation voltage signal is supplied to the unit.
このような複数のソースドライバのうちの１つが故障すると、当該ソースドライバから階調電圧信号が出力されず、表示パネルの一部の領域の画素には階調電圧信号が供給されない状態となる。このため、表示パネルには画像の一部が欠けた状態で表示され、その部分を視認することができなくなってしまうという問題点があった。 If one of the plurality of source drivers fails, the gradation voltage signal is not output from the source driver, and the gradation voltage signal is not supplied to the pixels in a part of the display panel. For this reason, there is a problem that a part of the image is displayed on the display panel in a state of being missing, and the part cannot be visually recognized.
本発明は、上記問題点に鑑みてなされたものであり、複数のソースドライバのうちの１つが故障した場合に画像の特定の領域が欠けて表示されることを防ぐことが可能な表示装置を提供することを目的とする。 The present invention has been made in view of the above problems, and provides a display device capable of preventing a specific area of an image from being displayed without being displayed when one of a plurality of source drivers fails. The purpose is to provide.
本発明に係る表示装置は、第１のデータ線群及び第２のデータ線群を有する複数のデータ線が設けられた表示パネルと、クロック信号と、表示データの系列からなる映像データ信号と、前記表示データの取り込み開始を示す取込開始信号とを出力する表示コントローラと、前記第１のデータ線群及び前記表示コントローラに接続され、前記クロック信号のクロックタイミングに基づいて、１フレーム分の前記映像データ信号のうちの第１のデータ部分に対応する表示データの各々をフレーム毎に順次取り込み、取り込んだ前記表示データに基づく階調電圧信号を前記第１のデータ線群に出力する第１のソースドライバと、前記第２のデータ線群及び前記表示コントローラに接続され、前記クロック信号のクロックタイミングに基づいて、１フレーム分の前記映像データ信号のうちの第２のデータ部分に対応する表示データの各々をフレーム毎に順次取り込み、取り込んだ前記表示データに基づく階調電圧信号を前記第２のデータ線群に出力する第１の動作と、前記表示データの取り込みタイミングを変化させ、前記クロック信号を２分周した分周クロック信号のクロックタイミングに基づいて、前記映像データ信号の前記第１のデータ部分及び前記第２のデータ部分に対応する表示データの各々を順次取り込む第２の動作のいずれかを行う第２のソースドライバと、を備えることを特徴とする。 The display device according to the present invention includes a display panel provided with a plurality of data lines having a first data line group and a second data line group, a clock signal, and a video data signal composed of a series of display data. A display controller that outputs a capture start signal indicating the start of capture of the display data, a display controller connected to the first data line group and the display controller, and one frame of the above based on the clock timing of the clock signal. A first unit that sequentially captures each of the display data corresponding to the first data portion of the video data signal for each frame and outputs a gradation voltage signal based on the captured display data to the first data line group. Display data connected to the source driver, the second data line group, and the display controller, and corresponding to the second data portion of the video data signal for one frame based on the clock timing of the clock signal. Each of the above is sequentially captured for each frame, and the first operation of outputting the gradation voltage signal based on the captured display data to the second data line group and the capture timing of the display data are changed to change the clock signal. Which of the second operations of sequentially capturing each of the first data portion and the display data corresponding to the second data portion of the video data signal based on the clock timing of the divided clock signal divided by two. It is characterized by including a second source driver for performing the above.
また、本発明に係る表示コントローラは、表示データの系列からなる映像データ信号の供給を受け、取込開始信号に応じて前記表示データの取り込みを開始する第１のソースドライバと、前記第１のソースドライバによる取り込みの完了後に前記表示データの取り込みを開始する第２のソースドライバと、に接続され、前記映像データ信号及び前記表示データの取り込みタイミングを制御するクロック信号を前記第１のソースドライバ及び前記第２のソースドライバに送信するとともに、前記取込開始信号を前記第１のソースドライバに送信する表示コントローラであって、前記第２のソースドライバから当該ソースドライバにおける故障の発生を示す故障検知信号を受信した場合には、前記第１のソースドライバに前記故障の発生を通知し、前記第１のソースドライバから当該ソースドライバにおける故障の発生を示す故障検知信号を受信した場合には、前記第２のソースドライバに前記故障の発生を通知するとともに、前記取込開始信号を前記第２のソースドライバに送信することを特徴とする。 Further, the display controller according to the present invention includes a first source driver that receives a video data signal composed of a series of display data and starts capturing the display data in response to a capture start signal, and the first source driver. The first source driver and the clock signal which is connected to the second source driver which starts the acquisition of the display data after the acquisition by the source driver is completed and controls the acquisition timing of the video data signal and the display data A display controller that transmits the capture start signal to the first source driver while transmitting the signal to the second source driver, and detects a failure indicating the occurrence of a failure in the source driver from the second source driver. When the signal is received, the first source driver is notified of the occurrence of the failure, and when the failure detection signal indicating the occurrence of the failure in the source driver is received from the first source driver, the above It is characterized in that the occurrence of the failure is notified to the second source driver and the acquisition start signal is transmitted to the second source driver.
また、本発明に係るソースドライバは、表示パネルの複数のデータ線群の１つに接続され、クロック信号のクロックタイミングに基づいて、表示データの系列からなる映像データ信号のうちの第１のデータ部分に対応する前記表示データの各々をフレーム毎に順次取り込み、取り込んだ前記表示データに基づく階調電圧信号を前記複数のデータ線群の１つに出力する第１の動作と、前記表示データの取り込みタイミングを変化させ、前記クロック信号を２分周した分周クロック信号のクロックタイミングに基づいて、前記映像データ信号の表示データの各々を順次取り込む第２の動作のいずれかを行うことを特徴とする。 Further, the source driver according to the present invention is connected to one of a plurality of data line groups of the display panel, and is the first data of the video data signal consisting of a series of display data based on the clock timing of the clock signal. The first operation of sequentially capturing each of the display data corresponding to the portions for each frame and outputting the gradation voltage signal based on the captured display data to one of the plurality of data line groups, and the display data The feature is that one of the second operations of sequentially capturing each of the display data of the video data signal is performed based on the clock timing of the divided clock signal obtained by dividing the clock signal by 2 by changing the acquisition timing. To do.
本発明の表示装置によれば、複数のソースドライバのうちの１つが故障した場合に画像の特定の領域が欠けて表示されることを防ぐことが可能となる。 According to the display device of the present invention, it is possible to prevent a specific area of an image from being displayed without being displayed when one of a plurality of source drivers fails.
以下に本発明の好適な実施例を詳細に説明する。なお、以下の各実施例における説明及び添付図面においては、実質的に同一または等価な部分には同一の参照符号を付している。 Hereinafter, preferred embodiments of the present invention will be described in detail. In the description and the accompanying drawings in each of the following examples, substantially the same or equivalent parts are designated by the same reference numerals.
図１は、本実施例の表示装置１００の構成を示すブロック図である。表示装置１００は、表示パネル１０、表示コントローラ１１、第１ソースドライバ１２Ａ、第２ソースドライバ１２Ｂ及びゲートドライバ１３を有する。
FIG. 1 is a block diagram showing a configuration of a
表示パネル１０は、例えば液晶表示パネル又は有機ＥＬ（electro luminescence）パネル等からなる画像表示デバイスである。表示パネル１０には、２次元画面の水平方向に伸張するｍ個（ｍは２以上の自然数）の水平走査ラインＳ１〜Ｓｍと、２次元画面の垂直方向に伸張するｎ個（ｎは２以上の自然数）のソースラインＤ１〜Ｄｎとが形成されている。水平走査ライン及びソースラインの各交叉部の領域、つまり図１において破線にて囲まれた領域には、画素を担う表示セルが形成されている。表示セルの各々は、赤色の表示を担う赤表示セル、緑色の表示を担う緑表示セル、及び青色の表示を担う青表示セルから構成されている。
The
表示コントローラ１１は、第１ソースドライバ１２Ａ、第２ソースドライバ１２Ｂ及びゲートドライバ１３による信号の供給動作を制御することにより、表示パネル１０における画像の表示タイミングを制御するタイミングコントローラ（いわゆるＴ−ＣＯＮ）である。
The
表示コントローラ１１は、クロック信号ＣＬＫの入力を受けて周辺クロック信号ＰＣＬＫを生成し、第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂに供給する。また、表示コントローラ１１は、映像データＶＤの入力を受け、映像データＶＤに同期した走査制御信号ＧＳをゲートドライバ１３に供給する。
The
また、表示コントローラ１１は、第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂとの間で、各種信号の送受信を行う。
Further, the
図２は、表示コントローラ１１、第１ソースドライバ１２Ａ、及び第２ソースドライバ１２Ｂの間で送受信される信号及びデータを示す図である。
FIG. 2 is a diagram showing signals and data transmitted and received between the
表示コントローラ１１は、映像データＶＤに基づき、各画素に対応した赤色、緑色及び青色の各々の輝度レベルを例えば８ビットで表す映像データ片としての映像データＰＤの系列（すなわち、シリアルの映像データ信号）を、第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂに供給する。なお、映像データＰＤは、赤色表示データＲ、緑色表示データＧ及び青色表示データＢから構成されている。以下の説明では、赤色表示データＲ、緑色表示データＧ及び青色表示データＢをまとめてＲＧＢの表示データとも称する。
Based on the video data VD, the
第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂは、表示コントローラ１１から供給されたＲＧＢの表示データを取り込み、１水平走査ライン毎にｎ個の画像駆動電圧を生成し、表示パネル１０のソースラインＤ１〜Ｄｎに印加する表示ドライバである。第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂは、それぞれ異なるドライバＩＣにより構成されている。
The
第１ソースドライバ１２Ａは、通常時は表示パネル１０の画面左半分（図２の１０Ａ）に配されたソースラインＤ1〜Ｄ(1/2)nに対する画素駆動電圧の供給を担うソースドライバである。第１ソースドライバ１２Ａは、通常動作時において、１フレーム分の映像データ信号の半分（第１のデータ部分）に相当するＲＧＢの表示データである表示データＡ１〜Ａ９６０を取り込み、これに対応する画素駆動電圧をソースラインＤ1〜Ｄ(1/2)nに供給する。
The
第２ソースドライバ１２Ｂは、通常時は表示パネル１０の画面右半分（図２の１０Ｂ）に配されたソースラインＤ(1/2)n+1〜Ｄnに対する画素駆動電圧の供給を担うソースドライバである。第２ソースドライバ１２Ｂは、通常動作時において、１フレーム分の映像データ信号の残り半分（第２のデータ部分）に相当するＲＧＢの表示データである表示データＢ１〜Ｂ９６０を取り込み、これに対応する画素駆動電圧をソースラインＤ(1/2)n+1〜Ｄnに供給する。
The
表示コントローラ１１は、第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂによる表示データの取り込み方向を切り替えるための方向切替信号ＬＲを第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂに供給する。方向切替信号ＬＲは、信号レベルが“Ｈ”レベル又は“Ｌ”レベルに変化する２値の信号である。
The
方向切替信号ＬＲの信号レベルは、事前の設定により予め定められている。例えば図２は、方向切替信号ＬＲの信号レベルが“Ｈ”レベルに設定されている場合を示している。方向切替信号ＬＲの信号レベルが“Ｈ”レベルの場合、表示コントローラ１１は、取込信号ＤＳ１を第１ソースドライバ１２Ａに供給する。第１ソースドライバ１２Ａは、これに応じてＲＧＢの表示データ（Ａ１〜Ａ９６０）の取り込みを行う。このように、表示コントローラ１１から第１ソースドライバ１２Ａに供給される取込信号ＤＳ１は、表示データの取り込み開始を指示する取込開始信号としての性質を有する。
The signal level of the direction switching signal LR is predetermined by a preset setting. For example, FIG. 2 shows a case where the signal level of the direction switching signal LR is set to the “H” level. When the signal level of the direction switching signal LR is “H” level, the
第１ソースドライバ１２Ａは、Ａ９６０までの取り込みが終わる直前の段階（例えば、Ａ９５５〜Ａ９５７の取り込みを行う段階）で、取込信号ＤＳ２を出力する。取込信号ＤＳ２は、第２ソースドライバ１２Ｂに供給される。第２ソースドライバ１２Ｂは、これに応じてＲＧＢの表示データ（Ｂ１〜Ｂ９６０）の取り込みを行う。第２ソースドライバ１２Ｂは、Ｂ９６０までの取り込みが終わる直前の段階（例えば、Ｂ９５５〜Ｂ９５７の取り込みを行う段階）で、取込信号ＤＳ３を出力する。取込信号ＤＳ３は、表示コントローラ１１に供給される。第２ソースドライバ１２Ｂから表示コントローラ１１に供給される取込信号ＤＳ３は、１フレーム分の映像データ信号に対応する表示データの取り込みが完了したことを示す取込完了信号としての性質を有する。
The
なお、方向切替信号ＬＲの信号レベルが“Ｌ”レベルの場合、上記とは逆方向の順番で取込信号の入出力及び表示データの取り込みが行われる。すなわち、表示コントローラ１１は、取込信号Ｄ３を第２ソースドライバ１２Ｂに供給する。第２ソースドライバ１２Ｂは、これに応じてＲＧＢの表示データ（Ｂ９６０〜Ｂ１）の取り込みを行う。このように、表示コントローラ１１から第２ソースドライバ１２Ｂに供給される取込信号ＤＳ３は、表示データの取り込み開始を指示する取込開始信号としての性質を有する。
When the signal level of the direction switching signal LR is "L" level, the input / output of the capture signal and the capture of the display data are performed in the order opposite to the above. That is, the
第２ソースドライバ１２Ｂは、Ｂ１までの取り込みが終わる直前の段階（例えば、Ｂ６〜Ｂ４の取り込みを行う段階）で、取込信号ＤＳ２を出力する。取込信号ＤＳ２は、第１ソースドライバ１２Ａに供給される。第１ソースドライバ１２Ａは、これに応じてＲＧＢの表示データ（Ａ９６０〜Ａ１）の取り込みを行う。第１ソースドライバ１２Ａは、Ａ１までの取り込みが終わる直前の段階（例えば、Ａ６〜Ａ４の取り込みを行う段階）で、取込信号ＤＳ１を出力する。取込信号ＤＳ１は、表示コントローラ１１に供給される。第１ソースドライバ１２Ａから表示コントローラ１１に供給される取込信号ＤＳ１は、１フレーム分の映像データ信号に対応する表示データの取り込みが完了したことを示す取込完了信号としての性質を有する。
The
また、第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂは、自身が故障したことを検知する機能を有する。第１ソースドライバ１２Ａは、自身の故障を検知した場合には“Ｈ”レベル、故障を検知していない場合には“Ｌ”レベルの信号レベルを有するエラーフラグ信号ＥＲＲＦＧ１を、表示コントローラ１１に供給する。第２ソースドライバ１２Ｂは、自身の故障を検知した場合には“Ｈ”レベル、故障を検知していない場合には“Ｌ”レベルの信号レベルを有するエラーフラグ信号ＥＲＲＦＧ２を、表示コントローラ１１に供給する。
Further, the
また、表示コントローラ１１は、エラーモード信号ＥＲＲＭＤを第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂに供給する。エラーモード信号ＥＲＲＭＤは、信号レベルが“Ｈ”レベル及び“Ｌ”レベルに変化する信号である。表示コントローラ１１は、第１ソースドライバ１２Ａ又は第２ソースドライバ１２Ｂの一方又は双方で故障が検知された場合に、“Ｈ”レベルのエラーモード信号ＥＲＲＭＤを第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂに供給する。すなわち、表示コントローラ１１は、エラーフラグ信号ＥＲＲＦＧ１又はエラーフラグ信号ＥＲＲＦＧ２を受信し、いずれか一方又は両方が“Ｈ”レベルとなった場合に、第１ソースドライバ１２Ａ又は第２ソースドライバ１２Ｂにおいて故障が発生したことを検知する。そして、表示コントローラ１１は、これに応じて“Ｈ”レベルのエラーモード信号ＥＲＲＭＤを第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂに送信する。また、表示コントローラ１１は、エラーフラグ信号ＥＲＲＦＧ１又はエラーフラグ信号ＥＲＲＦＧ２がいずれも“Ｌ”レベルである場合には、“Ｌ”レベルのエラーモード信号ＥＲＲＭＤを第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂに送信する。
Further, the
図３は、第１ソースドライバ１２Ａの内部に設けられた内部ロジック回路２０の構成を示すブロック図である。なお、第２ソースドライバ１２Ｂにも同様の構成を有する内部ロジック回路が設けられている。内部ロジック回路２０は、マルチプレクサ２１及びドライバ内部回路２２から構成されている。
FIG. 3 is a block diagram showing a configuration of an
マルチプレクサ２１は、周辺クロック信号ＰＣＬＫと、周辺クロック信号ＰＣＬＫを２分周した分周クロック信号（図３では、ＰＣＬＫ×２として示す）との入力を受け、エラーモード信号ＥＲＲＭＤに基づいていずれか一方を選択し、内部クロック信号ＩＰＣＬＫとしてドライバ内部回路２２に供給する。例えば、エラーモード信号ＥＲＲＭＤの信号レベルが“Ｌ”レベルである場合、マルチプレクサ２１は周辺クロック信号ＰＣＬＫを内部クロック信号ＩＰＣＬＫとしてドライバ内部回路２２に供給する。一方、エラーモード信号ＥＲＲＭＤの信号レベルが“Ｈ”レベルである場合、マルチプレクサ２１は分周クロック信号（ＰＣＬＫ×２）を内部クロック信号ＩＰＣＬＫとしてドライバ内部回路２２に供給する。
The
ドライバ内部回路２２は、内部クロック信号ＩＰＣＬＫのクロックタイミングに基づいて、表示コントローラ１１から供給されたＲＧＢの表示データを取り込む。第１ソースドライバ１２Ａは、ドライバ内部回路２２が取り込んだＲＧＢの表示データに対応する画素駆動電圧をソースラインＤ１〜Ｄ（ｎ／２）に供給する。
The driver
なお、第２ソースドライバ１２Ｂにも同様の構成を有する内部ロジック回路が設けられている。すなわち、エラーモード信号ＥＲＲＭＤの信号レベルが“Ｌ”レベルである場合には周辺クロック信号ＰＣＬＫのクロックタイミングに基づいてＲＧＢの表示データを取り込み、エラーモード信号ＥＲＲＭＤの信号レベルが“Ｈ”レベルである場合には分周クロック信号（ＰＣＬＫ×２）のクロックタイミングに基づいてＲＧＢの表示データを取り込む。そして、第２ソースドライバ１２Ｂは、取り込んだＲＧＢの表示データに対応する画素駆動電圧をソースラインＤ（ｎ／２）＋１〜Ｄｎに供給する。
The
再び図２を参照すると、表示コントローラ１１は、第１ソースドライバ１２Ａから供給されたエラーフラグ信号ＥＲＲＦＧ１及び第２ソースドライバ１２Ｂから供給されたエラーフラグ信号ＥＲＲＦＧ２の信号レベルに応じて、方向切替信号ＬＲの信号レベルを切り替える。
Referring to FIG. 2 again, the
図４は、エラーフラグ信号ＥＲＲＦＧ１、エラーフラグ信号ＥＲＲＦＧ２、エラーモード信号ＥＲＲＭＤ及び方向切替信号ＬＲの各々の信号レベルの関係を示すテーブルである。方向切替信号ＬＲは、通常動作モード（すなわち、第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂのいずれにも故障が検出されていない状態）における信号レベルが予め“Ｈ”レベル又は“Ｌ”レベルに設定される。例えば、本実施例では、通常動作モードでの方向切替信号ＬＲの信号レベルは“Ｈ”レベルに設定されている。
FIG. 4 is a table showing the relationship between the signal levels of the error flag signal ERRFG1, the error flag signal ERRFG2, the error mode signal ERRMD, and the direction switching signal LR. The direction switching signal LR sets the signal level in the normal operation mode (that is, a state in which no failure is detected in either the
第２ソースドライバ１２Ｂのみで故障が検知された場合、すなわち“Ｌ”レベルのエラーフラグ信号ＥＲＲＦＧ１を第１ソースドライバ１２Ａから受信し、“Ｈ”レベルのエラーフラグ信号ＥＲＲＦＧ２を第２ソースドライバ１２Ｂから受信した場合、表示コントローラ１１は、方向切替信号ＬＲの信号レベルを“Ｈ”レベルに固定する。
When a failure is detected only in the
一方、第１ソースドライバ１２Ａのみで故障が検知された場合、すなわち“Ｈ”レベルのエラーフラグ信号ＥＲＲＦＧ１を第１ソースドライバ１２Ａから受信し、“Ｌ”レベルのエラーフラグ信号ＥＲＲＦＧ２を第２ソースドライバ１２Ｂから受信した場合、表示コントローラ１１は、方向切替信号ＬＲの信号レベルを“Ｌ”レベルに変化させて固定する。
On the other hand, when a failure is detected only by the
一方、第２ソースドライバ１２Ｂのみで故障が検知された場合、すなわち“Ｌ”レベルのエラーフラグ信号ＥＲＲＦＧ１を第１ソースドライバ１２Ａから受信し、“Ｈ”レベルのエラーフラグ信号ＥＲＲＦＧ２を第２ソースドライバ１２Ｂから受信した場合、表示コントローラ１１は、方向切替信号ＬＲの信号レベルを“Ｈ”レベルに固定する。
On the other hand, when a failure is detected only by the
また、第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂのいずれにおいても故障が検知された場合、すなわち“Ｈ”レベルのエラーフラグ信号ＥＲＲＦＧ１を第１ソースドライバ１２Ａから受信し、“Ｈ”レベルのエラーフラグ信号ＥＲＲＦＧ２を第２ソースドライバ１２Ｂから受信した場合、表示コントローラ１１は、設定に従って方向切替信号ＬＲの信号レベルを“Ｌ”又は“Ｈ”レベルとする。
Further, when a failure is detected in both the
次に、本実施例の表示装置１００の動作について説明する。まず、第１ソースドライバ２１Ａに故障が発生した場合の動作について、図５のタイムチャートを参照して説明する。
Next, the operation of the
［通常動作モード］
まず、ドライバの故障が発生していない状態における通常動作（図５に通常動作モードとして示す）について説明する。当該通常動作の期間において、表示コントローラ１１は、“Ｈ”レベルの方向切替信号ＬＲを第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂに供給する。第１ソースドライバ１２Ａは、“Ｌ”レベルのエラーフラグ信号ＥＲＲＦＧ１を表示コントローラ１１に供給する。第２ソースドライバ１２Ｂは、“Ｌ”レベルのエラーフラグ信号ＥＲＲＦＧ２を表示コントローラ１１に供給する。表示コントローラ１１は、“Ｌ”レベルのエラーモード信号ＥＲＲＭＤを第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂに供給する。
[Normal operation mode]
First, a normal operation (shown as a normal operation mode in FIG. 5) in a state where no driver failure has occurred will be described. During the normal operation period, the
表示コントローラ１１は、“Ｈ”レベルの取込信号ＤＳ１を第１ソースドライバ１２Ａに供給する。第１ソースドライバ１２Ａは、これに応じてＲＧＢの表示データの取り込みを開始する。第１ソースドライバ１２Ａは、内部クロック信号ＩＰＣＬＫのクロックタイミング（すなわち、周辺クロック信号ＰＣＬＫのクロックタイミング）に基づいて、赤色表示データＲ（Ａ１、Ａ４、・・・Ａ９５８）、緑色表示データＧ（Ａ２、Ａ５、・・・Ａ９５９）及び青色表示データＢ（Ａ３、Ａ６、・・・Ａ９６０）の取り込みを行う。第１ソースドライバ１２Ａは、Ａ９６０までの取り込みが完了する直前の段階で、“Ｈ”レベルの取込信号ＤＳ２を出力する。
The
第２ソースドライバ１２Ｂは、“Ｈ”レベルの取込信号ＤＳ２の供給を受け、これに応じてＲＧＢの表示データの取り込みを開始する。第２ソースドライバ１２Ｂは、内部クロック信号ＩＰＣＬＫのクロックタイミング（すなわち、周辺クロック信号ＰＣＬＫのクロックタイミング）に基づいて、赤色表示データＲ（Ｂ１、・・・Ｂ９５８）、緑色表示データＧ（Ｂ２、・・・Ｂ９５９）及び青色表示データＢ（Ｂ３、・・・Ｂ９６０）の取り込みを行う。第２ソースドライバ１２Ｂは、Ｂ９６０までの取り込みが完了する直前の段階で、“Ｈ”レベルの取込信号ＤＳ３を出力する。
The
第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂは、取り込んだ１フレーム分のＲＧＢの表示データに基づいて、画素駆動電圧の供給を行う。これにより、表示パネル１０には、映像データＶＤに基づく画像が表示される。
The
［エラーモード１］
次に、第１ソースドライバ１２Ａに故障が発生した状態（図５にエラーモード１として示す）について説明する。第１ソースドライバ１２Ａは、自身に故障が発生したことを検知すると、エラーフラグ信号ＥＲＲＦＧ１の信号レベルを“Ｌ”レベルから“Ｈ”レベルへと切り替える。表示コントローラ１１は、“Ｈ”レベルのエラーフラグ信号ＥＲＲＦＧ１を受信すると、エラーモード信号ＥＲＲＭＤの信号レベルを“Ｌ”レベルから“Ｈ”レベルへと切り替える。また、表示コントローラ１１は、方向切替信号ＬＲの信号レベルを“Ｈ”レベルから“Ｌ”レベルへと切り替え、“Ｈ”レベルの取込信号ＤＳ３を第２ソースドライバ１２Ｂに供給する。
[Error mode 1]
Next, a state in which a failure has occurred in the
第２ソースドライバ１２Ｂは、“Ｈ”レベルの取込信号ＤＳ３の供給に応じて、ＲＧＢの表示データの取り込みを開始する。その際、第２ソースドライバ１２Ｂの内部ロジック回路２０（図３を参照）では、マルチプレクサ２１が、“Ｈ”レベルのエラーモード信号ＥＲＲＭＤの供給に応じて、周辺クロック信号ＰＣＬＫを２分周した分周クロック信号（ＰＣＬＫ×２）を内部クロック信号ＩＰＣＬＫとしてドライバ内部回路２２に供給する。これにより、第２ソースドライバ１２Ｂは、分周クロック信号（ＰＣＬＫ×２）のクロックタイミングに基づいて、ＲＧＢの表示データの取り込みを行う。
The
通常時の２倍のクロック周期でＲＧＢの表示データの取り込みが行われるため、赤色表示データＲ、緑色表示データＧ及び青色表示データＢはそれぞれ１つおきに第２ソースドライバ１２Ｂに取り込まれることになる。第２ソースドライバ１２Ｂは、Ｂ９６０〜Ｂ４までの表示データの取り込みが終わると、Ａ９６０〜Ａ４までの表示データの取り込みを行う。これにより、通常動作時には第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂの両者で取り込まれるはずのＡ１〜Ａ９６０及びＢ１〜Ｂ９６０の表示データが、ＲＧＢの各々について１つおき（すなわち、全体としては３つおき）に第２ソースドライバ１２Ｂにのみ取り込まれることになる。
Since RGB display data is fetched at twice the clock cycle of the normal time, every other red display data R, green display data G, and blue display data B are fetched into the
第２ソースドライバ１２Ｂは、取り込んだ１フレーム分のＲＧＢの表示データに基づいて、画素駆動電圧の供給を行う。これにより、表示パネル１０には、映像データＶＤに基づく画像が表示される。
The
図６は、第１ソースドライバ１２Ａの故障時における画素駆動電圧の供給及び画像表示を模式的に示す図である。第１ソースドライバ１２Ａが故障しているため、表示パネル１０の画面左半分（１０Ａ）に設けられたソースラインには画素駆動電圧が供給されず、何も画像が表示されない。
FIG. 6 is a diagram schematically showing the supply of the pixel drive voltage and the image display when the
これに対し、表示パネル１０の画面右半分（１０Ｂ）に設けられたソースラインには、第２ソースドライバ１２Ｂにより画素駆動電圧が供給される。上記の通り、第２ソースドライバ１２Ｂは、ＲＧＢの表示データをＲ、Ｇ及びＢの各々について１つおきに取り込み、これらに応じた画素駆動電圧を出力する。これにより、表示パネル１０の画面右半分１０Ｂには、通常時に表示される画像を水平方向に圧縮したような画像が表示される。
On the other hand, the pixel drive voltage is supplied to the source line provided on the right half (10B) of the screen of the
次に、第２ソースドライバ２１Ｂに故障が発生した場合の表示装置１００の動作について、図７のタイムチャートを参照して説明する。なお、通常動作モードにおける動作は上記と同様であるため、説明を省略する。
Next, the operation of the
［エラーモード２］
第２ソースドライバ１２Ｂは、自身に故障が発生したことを検知すると、エラーフラグ信号ＥＲＲＦＧ２の信号レベルを“Ｌ”レベルから“Ｈ”レベルへと切り替える。表示コントローラ１１は、“Ｈ”レベルのエラーフラグ信号ＥＲＲＦＧ２を受信すると、エラーモード信号ＥＲＲＭＤの信号レベルを“Ｌ”レベルから“Ｈ”レベルへと切り替える。また、表示コントローラ１１は、方向切替信号ＬＲの信号レベルを“Ｈ”レベルのまま固定し、“Ｈ”レベルの取込信号ＤＳ１を第１ソースドライバ１２Ａに供給する。
[Error mode 2]
When the
第１ソースドライバ１２Ａは、“Ｈ”レベルの取込信号ＤＳ１の供給に応じて、ＲＧＢの表示データの取り込みを開始する。その際、第１ソースドライバ１２Ａの内部ロジック回路２０（図３を参照）では、マルチプレクサ２１が、“Ｈ”レベルのエラーモード信号ＥＲＲＭＤの供給に応じて、周辺クロック信号ＰＣＬＫを２分周した分周クロック信号（ＰＣＬＫ×２）を内部クロック信号ＩＰＣＬＫとしてドライバ内部回路２２に供給する。これにより、第１ソースドライバ１２Ａは、分周クロック信号（ＰＣＬＫ×２）のクロックタイミングに基づいて、ＲＧＢの表示データの取り込みを行う。
The
通常時の２倍のクロック周期でＲＧＢの表示データの取り込みが行われるため、赤色表示データＲ、緑色表示データＧ及び青色表示データＢはそれぞれ１つおきに第１ソースドライバ１２Ａに取り込まれることになる。第１ソースドライバ１２Ａは、Ａ１〜Ａ９５７までの表示データの取り込みが終わると、Ｂ１〜Ｂ９５７までの表示データの取り込みを行う。これにより、通常動作時には第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂの両者で取り込まれるはずのＡ１〜Ａ９６０及びＢ１〜Ｂ９６０の表示データが、ＲＧＢの各々について１つおき（すなわち、全体としては３つおき）に第１ソースドライバ１２Ａにのみ取り込まれることになる。
Since RGB display data is fetched at a clock cycle twice that of the normal time, every other red display data R, green display data G, and blue display data B are fetched into the
第１ソースドライバ１２Ａは、取り込んだ１フレーム分のＲＧＢの表示データに基づいて、画素駆動電圧の供給を行う。これにより、表示パネル１０には、映像データＶＤに基づく画像が表示される。
The
図８は、第２ソースドライバ１２Ｂの故障時における画素駆動電圧の供給及び画像表示を模式的に示す図である。第２ソースドライバ１２Ｂが故障しているため、表示パネル１０の画面右半分（１０Ｂ）に設けられたソースラインには画素駆動電圧が供給されず、何も画像が表示されない。
FIG. 8 is a diagram schematically showing the supply of the pixel drive voltage and the image display when the
これに対し、表示パネル１０の画面左半分（１０Ａ）に設けられたソースラインには、第１ソースドライバ１２Ａにより画素駆動電圧が供給される。上記の通り、第１ソースドライバ１２Ａは、ＲＧＢの表示データをＲ、Ｇ及びＢの各々について１つおきに取り込み、これらに応じた画素駆動電圧を出力する。これにより、表示パネル１０の画面左半分１０Ａには、通常時に表示される画像を水平方向に圧縮したような画像が表示される。
On the other hand, the pixel drive voltage is supplied to the source line provided on the left half (10A) of the screen of the
以上のように、本実施例の表示装置１００によれば、第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂのいずれかが故障した場合には、故障していない方のソースドライバが赤色表示データＲ、緑色表示データＧ及び青色表示データＢの各々を１つおきに取り込み、画素駆動電圧をソースラインに供給する。これにより、表示パネル１０の片側半分に画像が表示される。
As described above, according to the
その際に表示される画像は、通常時に表示される画像を水平方向（すなわち、水平走査ラインＳ１〜Ｓｍに沿った方向）に圧縮したような画像となるが、ＲＧＢの各々について１画素分の表示データおきに画像が表示されるため、表示画像全体として見た場合に、特定の画像範囲が全く視認できなくなるような大きな欠落は生じない。 The image displayed at that time is an image obtained by compressing the image normally displayed in the horizontal direction (that is, the direction along the horizontal scanning lines S1 to Sm), but for each of the RGB, one pixel's worth. Since the images are displayed at every display data, there is no large omission that makes a specific image range completely invisible when the displayed image as a whole is viewed.
従って、本実施例の表示装置によれば、複数のソースドライバのうちの１つが故障した場合に、特定の画像範囲が欠けて表示されることを防ぐことが可能となる。 Therefore, according to the display device of the present embodiment, when one of the plurality of source drivers fails, it is possible to prevent a specific image range from being displayed without being displayed.
次に、本発明の実施例２について説明する。本実施例の表示装置は、図１に示す実施例１の表示装置１００と同様の構成を有し、表示コントローラ１１と第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂとの間で送受信される信号において実施例１と異なる。
Next, Example 2 of the present invention will be described. The display device of this embodiment has the same configuration as the
図９は、本実施例の表示コントローラ１１、第１ソースドライバ１２Ａ、及び第２ソースドライバ１２Ｂの間で送受信される信号及びデータを示す図である。実施例１とは異なり、表示コントローラ１１は、エラーモード信号ＥＲＲＭＤを出力しない。
FIG. 9 is a diagram showing signals and data transmitted and received between the
本実施例の表示コントローラ１１は、エラーフラグ信号ＥＲＲＦＧ１又はＥＲＲＦＧ２を受信すると、エラーモード信号ＥＲＥＭＤを出力する代わりに、第１ソースドライバ１２Ａに供給する取込信号ＤＳ１又は第２ソースドライバ１２Ｂに供給する取込信号ＤＳ２のパルス幅を変化させる。例えば、第１ソースドライバ１２Ａからエラーフラグ信号ＥＲＲＦＧ１を受信すると、表示コントローラ１１は、通常動作時の２倍のパルス幅を有する取込信号ＤＳ３を第２ソースドライバ１２Ｂに供給する。一方、第２ソースドライバ１２Ｂからエラーフラグ信号ＥＲＲＦＧ２を受信すると、表示コントローラ１１は、通常動作時の２倍のパルス幅を有する取込信号ＤＳ１を第１ソースドライバ１２Ａに供給する。
When the
本実施例の第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂは、取込信号ＤＳ１又はＤＳ３のパルス幅の変化に基づいて、動作モードを通常動作モードとエラーモードとに切り替える。
The
図１０は、本実施例の第１ソースドライバ１２Ａの内部に設けられた内部ロジック回路３０の構成を示すブロック図である。なお、第２ソースドライバ１２Ｂにも同様の構成を有する内部ロジック回路が設けられている。内部ロジック回路３０は、フリップフロップ３１、ＡＮＤゲート回路３２、マルチプレクサ３３、フリップフロップ３４、マルチプレクサ３５及びドライバ内部回路３６を含む。
FIG. 10 is a block diagram showing a configuration of an
フリップフロップ３１は、クロック端子に周辺クロック信号ＰＣＬＫの供給を受け、周辺クロック信号ＰＣＬＫのクロックタイミングに基づいて取込信号ＤＳ１を取り込み、これを次のクロックタイミングで出力信号ＯＳ１として出力する。
The flip-
ＡＮＤゲート回路３２は、２入力の論理和回路である。ＡＮＤゲート回路３２は、取込信号ＤＳ１とフリップフロップ３１の出力信号ＯＳ１との論理和の信号を出力信号ＯＳ２として出力する。
The AND
マルチプレクサ３３は、取込信号ＤＳ１と、フリップフロップ３４の出力信号（内部エラーモード信号ＥＲＲＭＤＩＮ）との入力を受け、ＡＮＤゲート回路３２の出力信号ＯＳ２に基づいていずれか一方を選択し、出力信号ＯＳ３として出力する。例えば、出力信号ＯＳ２の信号レベルが“Ｌ”レベルである場合、マルチプレクサ３３はフリップフロップ３４の出力信号である内部エラーモード信号ＥＲＲＭＤＩＮを出力信号ＯＳ３として出力する。一方、出力信号ＯＳ２の信号レベルが“Ｈ”レベルである場合、マルチプレクサ３３は取込信号ＤＳ１を出力信号ＯＳ３として出力する。
The
フリップフロップ３４は、クロック端子に周辺クロック信号ＰＣＬＫの供給を受け、周辺クロック信号ＰＣＬＫのクロックタイミングに基づいてマルチプレクサ３３の出力信号ＯＳ３を取り込み、これを次のクロックタイミングで内部エラーモード信号ＥＲＲＭＤＩＮとして出力する。
The flip-
マルチプレクサ３５は、周辺クロック信号ＰＣＬＫと、周辺クロック信号ＰＣＬＫを２分周した分周クロック信号（図１０では、ＰＣＬＫ×２として示す）との入力を受け、内部エラーモード信号ＥＲＲＭＤＩＮに基づいていずれか一方を選択し、内部クロック信号ＩＰＣＬＫとしてドライバ内部回路３６に供給する。例えば、内部エラーモード信号ＥＲＲＭＤＩＮの信号レベルが“Ｌ”レベルである場合、マルチプレクサ３５は周辺クロック信号ＰＣＬＫを内部クロック信号ＩＰＣＬＫとしてドライバ内部回路３６に供給する。一方、内部エラーモード信号ＥＲＲＭＤＩＮの信号レベルが“Ｈ”レベルである場合、マルチプレクサ３５は分周クロック信号（ＰＣＬＫ×２）を内部クロック信号ＩＰＣＬＫとしてドライバ内部回路３６に供給する。
The
ドライバ内部回路３６は、内部クロック信号ＩＰＣＬＫのクロックタイミングに基づいて、表示コントローラ１１から供給されたＲＧＢの表示データを取り込む。第１ソースドライバ１２Ａは、ドライバ内部回路２２が取り込んだＲＧＢの表示データに対応する画素駆動電圧をソースラインＤ１〜Ｄ（ｎ／２）に供給する。
The driver
なお、第２ソースドライバ１２Ｂにも同様の構成を有する内部ロジック回路が設けられている。第２ソースドライバ１２Ｂの内部ロジック回路は、取込信号ＤＳ３の供給を受け、上記説明と同様に内部エラーモード信号ＥＲＲＭＤＩＮを生成する。そして、内部エラーモード信号ＥＲＲＭＤＩＮの信号レベルが“Ｌ”レベルである場合には周辺クロック信号ＰＣＬＫのクロックタイミングに基づいてＲＧＢの表示データを取り込み、内部エラーモード信号ＥＲＲＭＤＩＮの信号レベルが“Ｈ”レベルである場合には分周クロック信号（ＰＣＬＫ×２）のクロックタイミングに基づいてＲＧＢの表示データを取り込む。第２ソースドライバ１２Ｂは、取り込んだＲＧＢの表示データに対応する画素駆動電圧をソースラインＤ（ｎ／２）＋１〜Ｄｎに供給する。
The
本実施例の表示コントローラ１１は、実施例１と同様、第１ソースドライバ１２Ａから供給されたエラーフラグ信号ＥＲＲＦＧ１及び第２ソースドライバ１２Ｂから供給されたエラーフラグ信号ＥＲＲＦＧ２の信号レベルに応じて、方向切替信号ＬＲの信号レベルを切り替える。
Similar to the first embodiment, the
図１１Ａは、取込信号ＤＳ１のパルス幅と、内部クロック信号ＩＰＣＬＫとの関係を示すテーブルである。 FIG. 11A is a table showing the relationship between the pulse width of the capture signal DS1 and the internal clock signal IPCLK.
本実施例の表示コントローラ１１は、エラーフラグ信号ＥＲＲＦＧ１及びＥＲＲＦＧ２のいずれの供給も受けていない場合、周辺クロック信号ＰＣＬＫの１クロック周期と同じパルス幅を有する取込信号ＤＳ１又はＤＳ３を出力する。第１ソースドライバ１２Ａから“Ｈ”レベルのエラーフラグ信号ＥＲＲＦＧ１の供給を受けた場合、表示コントローラ１１は、取込信号ＤＳ１のパルス幅を２倍（すなわち、周辺クロック信号ＰＣＬＫの１クロック周期の２倍）とする。第２ソースドライバ１２Ｂから“Ｈ”レベルのエラーフラグ信号ＥＲＲＦＧ２の供給を受けた場合、表示コントローラ１１は、取込信号ＤＳ３のパルス幅を２倍（すなわち、周辺クロック信号ＰＣＬＫの１クロック周期の２倍）とする。
When neither the error flag signals ERRFG1 and ERRFG2 are supplied, the
取込信号ＤＳ１のパルス幅が周辺クロック信号ＰＣＬＫの１クロック周期と同じ長さである場合、周辺クロック信号ＰＣＬＫが内部クロック信号ＩＰＣＬＫとなる。取込信号ＤＳ１のパルス幅が周辺クロック信号ＰＣＬＫの１クロック周期の２倍の長さである場合、周辺クロック信号ＰＣＬＫを２分周した分周クロック信号（ＰＣＬＫ×２）が内部クロック信号ＩＰＣＬＫとなる。 When the pulse width of the capture signal DS1 is the same as one clock period of the peripheral clock signal PCLK, the peripheral clock signal PCLK becomes the internal clock signal IPCLK. When the pulse width of the capture signal DS1 is twice as long as one clock cycle of the peripheral clock signal PCLK, the divided clock signal (PCLK × 2) obtained by dividing the peripheral clock signal PCLK by two is the internal clock signal IPCLK. Become.
従って、第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂのいずれにも故障がない通常動作モードでは、内部クロック信号ＩＰＣＬＫのパルス幅は周辺クロック信号ＰＣＬＫの１クロック周期と同じ長さとなる。一方、第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂのいずれか一方に故障が検知された場合には、内部クロック信号ＩＰＣＬＫのパルス幅は周辺クロック信号ＰＣＬＫの１クロック周期の２倍の長さとなる。
Therefore, in the normal operation mode in which neither the
図１１Ｂは、本実施例におけるエラーフラグ信号ＥＲＲＦＧ１、エラーフラグ信号ＥＲＲＦＧ２及び方向切替信号ＬＲの各々の信号レベルの関係を示すテーブルである。 FIG. 11B is a table showing the relationship between the signal levels of the error flag signal ERRFG1, the error flag signal ERRFG2, and the direction switching signal LR in this embodiment.
方向切替信号ＬＲの信号レベルは、通常動作モード（すなわち、第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂのいずれにも故障が検出されていない状態）では、方向切替信号ＬＲの信号レベルは、予め“Ｈ”レベル又は“Ｌ”レベルに設定される。例えば、本実施例では、通常動作モードにおける方向切替信号ＬＲの信号レベルは“Ｈ”レベルに設定されている。
The signal level of the direction switching signal LR is set in advance in the normal operation mode (that is, in a state where no failure is detected in either the
第２ソースドライバ１２Ｂのみで故障が検知された場合、すなわち“Ｌ”レベルのエラーフラグ信号ＥＲＲＦＧ１を第１ソースドライバ１２Ａから受信し、“Ｈ”レベルのエラーフラグ信号ＥＲＲＦＧ２を第２ソースドライバ１２Ｂから受信した場合、表示コントローラ１１は、方向切替信号ＬＲの信号レベルを“Ｈ”レベルに固定する。
When a failure is detected only in the
一方、第１ソースドライバ１２Ａのみで故障が検知された場合、すなわち“Ｈ”レベルのエラーフラグ信号ＥＲＲＦＧ１を第１ソースドライバ１２Ａから受信し、“Ｌ”レベルのエラーフラグ信号ＥＲＲＦＧ２を第２ソースドライバ１２Ｂから受信した場合、表示コントローラ１１は、方向切替信号ＬＲの信号レベルを“Ｌ”レベルに変化させて固定する。
On the other hand, when a failure is detected only by the
また、第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂのいずれにおいても故障が検知された場合、すなわち“Ｈ”レベルのエラーフラグ信号ＥＲＲＦＧ１を第１ソースドライバ１２Ａから受信し、“Ｈ”レベルのエラーフラグ信号ＥＲＲＦＧ２を第２ソースドライバ１２Ｂから受信した場合、表示コントローラ１１は、設定に従って方向切替信号ＬＲの信号レベルを“Ｌ”又は“Ｈ”レベルとする。
Further, when a failure is detected in both the
次に、本実施例の表示装置の動作について説明する。まず、第１ソースドライバ２１Ａに故障が発生した場合の動作について、図１２のタイムチャートを参照して説明する。 Next, the operation of the display device of this embodiment will be described. First, the operation when a failure occurs in the first source driver 21A will be described with reference to the time chart of FIG.
［通常動作モード］
まず、ドライバの故障が発生していない状態における通常動作（図１２に通常動作モードとして示す）について説明する。当該通常動作の期間において、表示コントローラ１１は、“Ｈ”レベルの方向切替信号ＬＲを第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂに供給する。第１ソースドライバ１２Ａは、“Ｌ”レベルのエラーフラグ信号ＥＲＲＦＧ１を表示コントローラ１１に供給する。第２ソースドライバ１２Ｂは、“Ｌ”レベルのエラーフラグ信号ＥＲＲＦＧ２を表示コントローラ１１に供給する。
[Normal operation mode]
First, a normal operation (shown as a normal operation mode in FIG. 12) in a state where no driver failure has occurred will be described. During the normal operation period, the
表示コントローラ１１は、周辺クロック信号ＰＣＬＫの１クロック周期と同じパルス幅を有する“Ｈ”レベルの取込信号ＤＳ１を、第１ソースドライバ１２Ａに供給する。第１ソースドライバ１２Ａは、これに応じてＲＧＢの表示データの取り込みを開始する。第１ソースドライバ１２Ａは、内部クロック信号ＩＰＣＬＫのクロックタイミング（すなわち、周辺クロック信号ＰＣＬＫのクロックタイミング）に基づいて、赤色表示データＲ（Ａ１、Ａ４、・・・Ａ９５８）、緑色表示データＧ（Ａ２、Ａ５、・・・Ａ９５９）及び青色表示データＢ（Ａ３、Ａ６、・・・Ａ９６０）の取り込みを行う。第１ソースドライバ１２Ａは、Ａ９６０までの取り込みが完了する直前の段階で、“Ｈ”レベルの取込信号ＤＳ２を出力する。
The
第２ソースドライバ１２Ｂは、“Ｈ”レベルの取込信号ＤＳ２の供給を受け、これに応じてＲＧＢの表示データの取り込みを開始する。第２ソースドライバ１２Ｂは、内部クロック信号ＰＣＬＫのクロックタイミングに基づいて、赤色表示データＲ（Ｂ１、・・・Ｂ９５８）、緑色表示データＧ（Ｂ２、・・・Ｂ９５９）及び青色表示データＢ（Ｂ３、・・・Ｂ９６０）の取り込みを行う。第２ソースドライバ１２Ｂは、Ｂ９６０までの取り込みが完了する直前の段階で、“Ｈ”レベルの取込信号ＤＳ３を出力する。
The
第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂは、取り込んだ１フレーム分のＲＧＢの表示データに基づいて、画素駆動電圧の供給を行う。これにより、表示パネル１０には、映像データＶＤに基づく画像が表示される。
The
［エラーモード１］
次に、第１ソースドライバ１２Ａに故障が発生した状態（図１２にエラーモード１として示す）について説明する。第１ソースドライバ１２Ａは、自身に故障が発生したことを検知すると、エラーフラグ信号ＥＲＲＦＧ１の信号レベルを“Ｌ”レベルから“Ｈ”レベルへと切り替える。表示コントローラ１１は、“Ｈ”レベルのエラーフラグ信号ＥＲＲＦＧ１を受信すると、方向切替信号ＬＲの信号レベルを“Ｈ”レベルから“Ｌ”レベルへと切り替える。そして、表示コントローラ１１は、周辺クロック信号ＰＣＬＫの１クロック周期の２倍のパルス幅を有する“Ｈ”レベルの取込信号ＤＳ３を、第２ソースドライバ１２Ｂに供給する。
[Error mode 1]
Next, a state in which a failure has occurred in the
第２ソースドライバ１２Ｂは、“Ｈ”レベルの取込信号ＤＳ３の供給に応じて、ＲＧＢの表示データの取り込みを開始する。その際、第２ソースドライバ１２Ｂの内部ロジック回路３０（図１０を参照）では、“Ｈ”レベルの内部エラーモード信号ＥＲＲＭＤＩＮが生成され、マルチプレクサ３５に供給される。マルチプレクサ３５は、これに応じて、周辺クロック信号ＰＣＬＫを２分周した分周クロック信号（ＰＣＬＫ×２）を内部クロック信号ＩＰＣＬＫとしてドライバ内部回路３６に供給する。これにより、第２ソースドライバ１２Ｂは、分周クロック信号（ＰＣＬＫ×２）のクロックタイミングに基づいて、ＲＧＢの表示データの取り込みを行う。
The
通常時の２倍のクロック周期でＲＧＢの表示データの取り込みが行われるため、赤色表示データＲ、緑色表示データＧ及び青色表示データＢはそれぞれ１つおきに第２ソースドライバ１２Ｂに取り込まれることになる。第２ソースドライバ１２Ｂは、Ｂ９６０〜Ｂ４までの表示データの取り込みが終わると、Ａ９６０〜Ａ４までの表示データの取り込みを行う。これにより、通常動作時には第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂの両者で取り込まれるはずのＡ１〜Ａ９６０及びＢ１〜Ｂ９６０の表示データが、ＲＧＢの各々について１つおき（すなわち、全体としては３つおき）に第２ソースドライバ１２Ｂにのみ取り込まれることになる。
Since RGB display data is fetched at twice the clock cycle of the normal time, every other red display data R, green display data G, and blue display data B are fetched into the
第２ソースドライバ１２Ｂは、取り込んだ１フレーム分のＲＧＢの表示データに基づいて、画素駆動電圧の供給を行う。これにより、表示パネル１０には、映像データＶＤに基づく画像が表示される。
The
図１３は、第１ソースドライバ１２Ａの故障時における画素駆動電圧の供給及び画像表示を模式的に示す図である。第１ソースドライバ１２Ａが故障しているため、表示パネル１０の画面左半分（１０Ａ）に設けられたソースラインには画素駆動電圧が供給されず、何も画像が表示されない。
FIG. 13 is a diagram schematically showing the supply of the pixel drive voltage and the image display when the
これに対し、表示パネル１０の画面右半分（１０Ｂ）に設けられたソースラインには、第２ソースドライバ１２Ｂにより画素駆動電圧が供給される。上記の通り、第２ソースドライバ１２Ｂは、ＲＧＢの表示データをＲ、Ｇ及びＢの各々について１つおきに取り込み、これらに応じた画素駆動電圧を出力する。これにより、表示パネル１０の画面右半分１０Ｂには、通常時に表示される画像を水平方向に圧縮したような画像が表示される。
On the other hand, the pixel drive voltage is supplied to the source line provided on the right half (10B) of the screen of the
次に、第２ソースドライバ２１Ｂに故障が発生した場合の本実施例の表示装置の動作について、図１４のタイムチャートを参照して説明する。なお、通常動作モードにおける動作は上記と同様であるため、説明を省略する。 Next, the operation of the display device of this embodiment when a failure occurs in the second source driver 21B will be described with reference to the time chart of FIG. Since the operation in the normal operation mode is the same as the above, the description thereof will be omitted.
［エラーモード２］
第２ソースドライバ１２Ｂは、自身に故障が発生したことを検知すると、エラーフラグ信号ＥＲＲＦＧ２の信号レベルを“Ｌ”レベルから“Ｈ”レベルへと切り替える。表示コントローラ１１は、“Ｈ”レベルのエラーフラグ信号ＥＲＲＦＧ２を受信すると、方向切替信号ＬＲの信号レベルを“Ｈ”レベルのまま固定する。そして、表示コントローラ１１は、周辺クロック信号ＰＣＬＫの１クロック周期の２倍のパルス幅を有する“Ｈ”レベルの取込信号ＤＳ１を、第１ソースドライバ１２Ａに供給する。
[Error mode 2]
When the
第１ソースドライバ１２Ａは、“Ｈ”レベルの取込信号ＤＳ１の供給に応じて、ＲＧＢの表示データの取り込みを開始する。その際、第１ソースドライバ１２Ａの内部ロジック回路３０（図１０を参照）では、“Ｈ”レベルの内部エラーモード信号ＥＲＲＭＤＩＮが生成され、マルチプレクサ３５に供給される。マルチプレクサ３５は、これに応じて、周辺クロック信号ＰＣＬＫを２分周した分周クロック信号（ＰＣＬＫ×２）を内部クロック信号ＩＰＣＬＫとしてドライバ内部回路３６に供給する。これにより、第１ソースドライバ１２Ａは、分周クロック信号（ＰＣＬＫ×２）のクロックタイミングに基づいて、ＲＧＢの表示データの取り込みを行う。
The
通常時の２倍のクロック周期でＲＧＢの表示データの取り込みが行われるため、赤色表示データＲ、緑色表示データＧ及び青色表示データＢはそれぞれ１つおきに第１ソースドライバ１２Ａに取り込まれることになる。第１ソースドライバ１２Ａは、Ａ１〜Ａ９５７までの表示データの取り込みが終わると、Ｂ１〜Ｂ９５７までの表示データの取り込みを行う。これにより、通常動作時には第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂの両者で取り込まれるはずのＡ１〜Ａ９６０及びＢ１〜Ｂ９６０の表示データが、ＲＧＢの各々について１つおき（すなわち、全体としては３つおき）に第１ソースドライバ１２Ａにのみ取り込まれることになる。
Since RGB display data is fetched at a clock cycle twice that of the normal time, every other red display data R, green display data G, and blue display data B are fetched into the
第１ソースドライバ１２Ａは、取り込んだ１フレーム分のＲＧＢの表示データに基づいて、画素駆動電圧の供給を行う。これにより、表示パネル１０には、映像データＶＤに基づく画像が表示される。
The
図１５は、第２ソースドライバ１２Ｂの故障時における画素駆動電圧の供給及び画像表示を模式的に示す図である。第２ソースドライバ１２Ｂが故障しているため、表示パネル１０の画面右半分（１０Ｂ）に設けられたソースラインには画素駆動電圧が供給されず、何も画像が表示されない。
FIG. 15 is a diagram schematically showing the supply of the pixel drive voltage and the image display when the
これに対し、表示パネル１０の画面左半分（１０Ａ）に設けられたソースラインには、第１ソースドライバ１２Ａにより画素駆動電圧が供給される。上記の通り、第１ソースドライバ１２Ａは、ＲＧＢの表示データをＲ、Ｇ及びＢの各々について１つおきに取り込み、これらに応じた画素駆動電圧を出力する。これにより、表示パネル１０の画面左半分１０Ａには、通常時に表示される画像を水平方向に圧縮したような画像が表示される。
On the other hand, the pixel drive voltage is supplied to the source line provided on the left half (10A) of the screen of the
以上のように、本実施例の表示装置によれば、実施例１と同様、第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂのいずれかが故障した場合に、通常時に表示される画像を水平方向（すなわち、水平走査ラインＳ１〜Ｓｍに沿った方向）に圧縮したような画像が、表示パネル１０の片側半分に表示される。このような表示態様によれば、ＲＧＢの各々について１画素分の表示データおきに画像が表示されるため、表示画像の特定の画像範囲が全く視認できなくなるような大きな欠落は生じない。従って、本実施例の表示装置によれば、複数のソースドライバのうちの１つが故障した場合に、特定の画像範囲が欠けて表示されることを防ぐことが可能となる。
As described above, according to the display device of this embodiment, when either the
また、本実施例の表示装置では、表示コントローラ１１がエラーモード信号ＥＲＲＭＤを出力せず、取込信号ＤＳ１又はＤＳ３のパルス幅を変化させることにより、第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂの動作モードを通常動作モードからエラーモードへと移行させる。従って、表示コントローラ１１と第１ソースドライバ１２Ａ及び第２ソースドライバ１２Ｂとの間の配線の本数を減らすことができる。
Further, in the display device of this embodiment, the
また、上記実施例２では、一方のソースドライバで故障が検知されたことを他方のソースドライバに通知するために、取込信号のパルス幅を周辺クロック信号ＰＣＬＫのクロック周期の２倍とする例について説明した。しかし、パルス幅の値はこれに限られず、表示コントローラ１１が取込信号のパルス幅を変化させることにより、一方のソースドライバで故障が検知されたことを他方のソースドライバに通知することが可能に構成されていればよい。
Further, in the second embodiment, in order to notify the other source driver that a failure has been detected by one source driver, the pulse width of the capture signal is set to twice the clock period of the peripheral clock signal PCLK. Was explained. However, the value of the pulse width is not limited to this, and the
１００ 表示装置
１０ 表示パネル
１１ 表示コントローラ
１２ ソースドライバ
１２Ａ 第１ソースドライバ
１２Ｂ 第２ソースドライバ
１３ ゲートドライバ
２０ 内部ロジック回路
２１ マルチプレクサ
２２ ドライバ内部回路
３０ 内部ロジック回路
３１ フリップフロップ
３２ ＡＮＤゲート回路
３３ マルチプレクサ
３４ フリップフロップ
３５ マルチプレクサ
３６ ドライバ内部回路
100
Claims (11)
クロック信号と、表示データの系列からなる映像データ信号と、前記表示データの取り込み開始を示す取込開始信号とを出力する表示コントローラと、
前記第１のデータ線群及び前記表示コントローラに接続され、前記クロック信号のクロックタイミングに基づいて、１フレーム分の前記映像データ信号のうちの第１のデータ部分に対応する表示データの各々をフレーム毎に順次取り込み、取り込んだ前記表示データに基づく階調電圧信号を前記第１のデータ線群に出力する第１のソースドライバと、
前記第２のデータ線群及び前記表示コントローラに接続され、前記クロック信号のクロックタイミングに基づいて、１フレーム分の前記映像データ信号のうちの第２のデータ部分に対応する表示データの各々をフレーム毎に順次取り込み、取り込んだ前記表示データに基づく階調電圧信号を前記第２のデータ線群に出力する第１の動作と、前記表示データの取り込みタイミングを変化させ、前記クロック信号を２分周した分周クロック信号のクロックタイミングに基づいて、前記映像データ信号の前記第１のデータ部分及び前記第２のデータ部分に対応する表示データの各々を順次取り込む第２の動作のいずれかを行う第２のソースドライバと、
を備えた表示装置。 A display panel provided with a plurality of data lines having a first data line group and a second data line group, and
A display controller that outputs a clock signal, a video data signal composed of a series of display data, and an acquisition start signal indicating the start of acquisition of the display data.
Each of the display data connected to the first data line group and the display controller and corresponding to the first data portion of the video data signal for one frame is framed based on the clock timing of the clock signal. A first source driver that sequentially captures each data and outputs a gradation voltage signal based on the captured display data to the first data line group.
Each of the display data connected to the second data line group and the display controller and corresponding to the second data portion of the video data signal for one frame is framed based on the clock timing of the clock signal. The clock signal is divided into two by changing the first operation of sequentially capturing each time and outputting the gradation voltage signal based on the captured display data to the second data line group and the capture timing of the display data. Based on the clock timing of the divided clock signal, one of the second operations of sequentially capturing each of the first data portion and the display data corresponding to the second data portion of the video data signal is performed. 2 source drivers and
Display device equipped with.
前記第２のソースドライバは、前記第１の信号に基づいて前記第２の動作を行うことを特徴とする請求項１に記載の表示装置。 The display controller detects the occurrence of a failure in the first source driver and supplies a first signal notifying the occurrence of the failure to the second source driver.
The display device according to claim 1, wherein the second source driver performs the second operation based on the first signal.
前記第２のソースドライバは、前記第１のソースドライバによる取り込みの完了後に前記表示データの取り込みを開始し、前記クロック信号のクロックタイミングに基づいて前記表示データを取り込むことを特徴とする請求項１又は２に記載の表示装置。 The first source driver starts fetching the display data in response to the supply of the fetch start signal from the display controller, and fetches the display data based on the clock timing of the clock signal.
1. The second source driver is characterized in that the acquisition of the display data is started after the acquisition by the first source driver is completed, and the display data is acquired based on the clock timing of the clock signal. Or the display device according to 2.
前記第２のソースドライバは、前記取込開始信号の供給に応じて、前記表示データの取り込みを開始することを特徴とする請求項１乃至３のいずれか１つに記載の表示装置。 When the display controller detects a failure of the first source driver, the display controller supplies the capture start signal to the second source driver.
The display device according to any one of claims 1 to 3, wherein the second source driver starts the acquisition of the display data in response to the supply of the acquisition start signal.
前記故障検知信号に応じてエラー動作モードへの移行を示すエラーモード信号を送信することにより、前記第２のソースドライバに前記第１のソースドライバにおける故障の発生を通知することを特徴とする請求項１乃至４のいずれか１つに記載の表示装置。 The display controller detects the occurrence of a failure in the first source driver based on the failure detection signal from the first source driver.
A claim comprising transmitting an error mode signal indicating a transition to an error operation mode in response to the failure detection signal to notify the second source driver of the occurrence of a failure in the first source driver. Item 4. The display device according to any one of Items 1 to 4.
前記クロック信号及び前記取込開始信号に基づいて内部エラーモード信号を生成する信号生成部と、
前記内部エラーモード信号の信号レベルに基づいて前記クロック信号及び前記分周クロック信号のいずれか一方を選択する選択回路と、
を有し、
選択した前記クロック信号又は前記分周クロック信号のクロックタイミングを前記表示データの取り込みタイミングとすることを特徴とする請求項７に記載の表示装置。 The second source driver is
A signal generator that generates an internal error mode signal based on the clock signal and the capture start signal, and
A selection circuit that selects either the clock signal or the frequency-divided clock signal based on the signal level of the internal error mode signal, and
Have,
The display device according to claim 7, wherein the clock timing of the selected clock signal or the frequency-divided clock signal is set as the display data acquisition timing.
前記映像データ信号及び前記表示データの取り込みタイミングを制御するクロック信号を前記第１のソースドライバ及び前記第２のソースドライバに送信するとともに、前記取込開始信号を前記第１のソースドライバに送信する表示コントローラであって、
前記第２のソースドライバから当該ソースドライバにおける故障の発生を示す故障検知信号を受信した場合には、前記第１のソースドライバに前記故障の発生を通知し、
前記第１のソースドライバから当該ソースドライバにおける故障の発生を示す故障検知信号を受信した場合には、前記第２のソースドライバに前記故障の発生を通知するとともに、前記取込開始信号を前記第２のソースドライバに送信することを特徴とする表示コントローラ。 A first source driver that receives a video data signal consisting of a series of display data and starts capturing the display data in response to a capture start signal, and the display data after the capture by the first source driver is completed. Connected to, with a second source driver, to start capturing
The video data signal and the clock signal for controlling the capture timing of the display data are transmitted to the first source driver and the second source driver, and the capture start signal is transmitted to the first source driver. It ’s a display controller,
When a failure detection signal indicating the occurrence of a failure in the source driver is received from the second source driver, the first source driver is notified of the occurrence of the failure.
When a failure detection signal indicating the occurrence of a failure in the source driver is received from the first source driver, the second source driver is notified of the occurrence of the failure and the acquisition start signal is sent to the first source driver. A display controller characterized by sending to 2 source drivers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019063627A JP7202234B2 (en) | 2019-03-28 | 2019-03-28 | Display device and driver circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019063627A JP7202234B2 (en) | 2019-03-28 | 2019-03-28 | Display device and driver circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020166025A true JP2020166025A (en) | 2020-10-08 |
| JP7202234B2 JP7202234B2 (en) | 2023-01-11 |
Family
ID=72714878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019063627A Active JP7202234B2 (en) | 2019-03-28 | 2019-03-28 | Display device and driver circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7202234B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0497670A (en) * | 1990-08-16 | 1992-03-30 | Toshiba Corp | Liquid crystal display device |
| JP2010107933A (en) * | 2008-09-30 | 2010-05-13 | Fujitsu Ten Ltd | Display device and display control device |
| US20160351129A1 (en) * | 2015-05-29 | 2016-12-01 | Samsung Display Co., Ltd. | Display device |
-
2019
- 2019-03-28 JP JP2019063627A patent/JP7202234B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0497670A (en) * | 1990-08-16 | 1992-03-30 | Toshiba Corp | Liquid crystal display device |
| JP2010107933A (en) * | 2008-09-30 | 2010-05-13 | Fujitsu Ten Ltd | Display device and display control device |
| US20160351129A1 (en) * | 2015-05-29 | 2016-12-01 | Samsung Display Co., Ltd. | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7202234B2 (en) | 2023-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101276557B1 (en) | Display device and driving method thereof | |
| CN108335682B (en) | Display panel, test method and display device | |
| US9542902B2 (en) | Display device driver | |
| KR101051895B1 (en) | Display device, display panel driver, display panel driving method, and providing image data to display panel driver | |
| KR101839328B1 (en) | Flat panel display and driving circuit for the same | |
| KR20080049397A (en) | Picture mode controller for flat panel and flat panel display device including the same | |
| KR20090023156A (en) | Display apparatus | |
| TWI768707B (en) | Scanning display, driving device and driving method thereof | |
| US20140191936A1 (en) | Driving Module and Driving Method | |
| US20150187295A1 (en) | Liquid crystal display device adapted to partial display | |
| KR20170036866A (en) | Display device | |
| WO2015007051A1 (en) | Touch display apparatus and driving method thereof | |
| TWI415096B (en) | Method for back light control and apparatus thereof | |
| CN112908239A (en) | Debugging system, debugging device and debugging method of display panel | |
| CN110428773B (en) | Display control method, circuit and display panel thereof | |
| US11514829B2 (en) | Display device and source driver | |
| KR20140054598A (en) | Timing controller, driving method thereof, and display device using the same | |
| JP5167373B2 (en) | Display driving device, display module package, display panel module, and television set | |
| TWI718913B (en) | Display method | |
| JP2007093695A (en) | Display driving device and drive control method thereof | |
| JP3504512B2 (en) | Liquid crystal display | |
| JP7202234B2 (en) | Display device and driver circuit | |
| US11817030B2 (en) | Display apparatus and method of driving display panel using the same | |
| KR100916895B1 (en) | Image display device | |
| CN111681555A (en) | Display method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221223 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7202234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |