JP2020162385A - Boosting chopper circuit, dc power supply device, and boosting method - Google Patents
Boosting chopper circuit, dc power supply device, and boosting method Download PDFInfo
- Publication number
- JP2020162385A JP2020162385A JP2019062309A JP2019062309A JP2020162385A JP 2020162385 A JP2020162385 A JP 2020162385A JP 2019062309 A JP2019062309 A JP 2019062309A JP 2019062309 A JP2019062309 A JP 2019062309A JP 2020162385 A JP2020162385 A JP 2020162385A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switch element
- capacitor
- electrically connected
- chopper circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、昇圧チョッパ回路、直流電源装置及び昇圧方法に関する。 The present invention relates to a boost chopper circuit, a DC power supply, and a boost method.
特開2015−142485号公報に記載された従来の昇圧チョッパ回路は、昇圧用インダクタ、スイッチング素子、整流用のダイオード及び平滑用の出力コンデンサを備える(段落0002及び0003並びに図9)。当該昇圧チョッパ回路においては、出力電圧が入力電圧より低い状態で入力電圧が瞬断から回復した際に、入力電圧を供給する直流電源から整流用のダイオードを通じて出力コンデンサに過大な入力電流が突入電流となって流れ込む(段落0005)。 The conventional boost chopper circuit described in Japanese Patent Application Laid-Open No. 2015-142485 includes a boost inductor, a switching element, a rectifying diode and a smoothing output capacitor (paragraphs 0002 and 0003 and FIG. 9). In the boost chopper circuit, when the input voltage recovers from a momentary interruption when the output voltage is lower than the input voltage, an excessive input current rushes into the output capacitor from the DC power supply that supplies the input voltage through the rectifying diode. And flow in (paragraph 0005).
また、特開2015−142485号公報に記載された昇圧チョッパ回路においては、バイパス用のダイオードのアノードが入力端子に接続される(段落0016及び0017)。また、バイパス用のダイオードのカソードが出力端子に接続される(段落0016及び0017)。また、抵抗素子と出力コンデンサとが直列接続される(段落0018)。また、抵抗素子には、スイッチが並列接続される(段落0018)。また、入力電圧の供給源である直流電源が一時的に消失して入力電圧の瞬断が発生した際に、出力コンデンサが放電することにより出力コンデンサの電圧が入力電圧よりも低くなった場合、スイッチがオフ状態に制御される(段落0022)。また、出力コンデンサが放電することにより出力コンデンサの電圧が入力電圧よりも低くなった後、出力コンデンサに印加される電圧と入力電圧との差分が所定値以下に縮小した時点以降に、スイッチがオンさせられる(段落0022)。これにより、出力コンデンサの充放電に寄与する電流を過剰に制限することなく、入力電圧が瞬断から回復する際に発生する突入電流を抑制することができる(段落0030)。
特開2015−142485号公報に記載された昇圧チョッパ回路によれば、突入電流を抑制することができる。しかし、特開2015−142485号公報に記載された昇圧チョッパ回路は、コスト増の原因となる多数の追加部品を必要とする。 According to the step-up chopper circuit described in JP-A-2015-142485, the inrush current can be suppressed. However, the boost chopper circuit described in Japanese Patent Application Laid-Open No. 2015-142485 requires a large number of additional components that cause an increase in cost.
本発明は、上述した問題に鑑みてなされた。本発明が解決しようとする課題は、多数の追加部品を必要とすることなく突入電流を抑制することができる昇圧チョッパ回路、直流電源装置及び昇圧方法を提供することである。 The present invention has been made in view of the above-mentioned problems. An object to be solved by the present invention is to provide a step-up chopper circuit, a DC power supply device, and a step-up method capable of suppressing an inrush current without requiring a large number of additional parts.
本発明の例示的なひとつの態様は、昇圧チョッパ回路に関する。 One exemplary aspect of the invention relates to a step-up chopper circuit.
昇圧チョッパ回路は、第1の直流入力端子、第2の直流入力端子、第1の直流出力端子、第2の直流出力端子、第1の接続点、第2の接続点、コンデンサ、第3の接続点、コイル、逆流防止ダイオード、第4の接続点及びスイッチ素子を備える。 The step-up chopper circuit includes a first DC input terminal, a second DC input terminal, a first DC output terminal, a second DC output terminal, a first connection point, a second connection point, a capacitor, and a third. It includes a connection point, a coil, a backflow prevention diode, a fourth connection point, and a switch element.
第1の接続点は、第1の直流入力端子に電気的に接続される。第2の接続点は、第1の直流出力端子に電気的に接続される。 The first connection point is electrically connected to the first DC input terminal. The second connection point is electrically connected to the first DC output terminal.
コンデンサの第1のコンデンサ端子は、第1の接続点に電気的に接続される。コンデンサの第2のコンデンサ端子は、第2の接続点に電気的に接続される。 The first capacitor terminal of the capacitor is electrically connected to the first connection point. The second capacitor terminal of the capacitor is electrically connected to the second connection point.
コイルの第1のコイル端子は、第1の接続点に電気的に接続される。コイルの第2のコイル端子は、第3の接続点に電気的に接続される。 The first coil terminal of the coil is electrically connected to the first connection point. The second coil terminal of the coil is electrically connected to the third connection point.
逆流防止ダイオードの第1のダイオード端子は、第3の接続点に電気的に接続される。逆流防止ダイオードの第2のダイオード端子は、第2の接続点に電気的に接続される。 The first diode terminal of the backflow prevention diode is electrically connected to the third connection point. The second diode terminal of the backflow prevention diode is electrically connected to the second connection point.
第4の接続点は、第2の直流入力端子及び第2の直流出力端子に電気的に接続される。 The fourth connection point is electrically connected to the second DC input terminal and the second DC output terminal.
スイッチ素子の第1のスイッチ素子端子は、第3の接続点に電気的に接続される。スイッチ素子の第2のスイッチ素子端子は、第4の接続点に電気的に接続される。スイッチ素子は、第1のスイッチ素子端子と第2のスイッチ素子端子とが導通するオン状態と、第1のスイッチ素子端子と第2のスイッチ素子端子とが導通しないオフ状態と、の間で状態を切り替える。 The first switch element terminal of the switch element is electrically connected to the third connection point. The second switch element terminal of the switch element is electrically connected to the fourth connection point. The switch element is in a state between an on state in which the first switch element terminal and the second switch element terminal are conductive and an off state in which the first switch element terminal and the second switch element terminal are not conductive. To switch.
本発明の例示的なひとつの態様においては、第1の直流入力端子及び第2の直流入力端子に入力される直流の電圧が上昇した直後に、コンデンサによる容量結合により、第1の直流出力端子の電位が第1の直流入力端子の電位とともに上昇する。このため、コンデンサに大きな電圧を有する直流が印加されない。このため、コンデンサがほとんど充電されない。このため、突入電流を抑制することができる。 In one exemplary embodiment of the present invention, immediately after the DC voltage input to the first DC input terminal and the second DC input terminal rises, the first DC output terminal is subjected to capacitively coupling by a capacitor. The potential of is increased with the potential of the first DC input terminal. Therefore, a direct current having a large voltage is not applied to the capacitor. Therefore, the capacitor is hardly charged. Therefore, the inrush current can be suppressed.
また、本発明の例示的なひとつの態様においては、当該コンデンサにより突入電流を抑制することができる。このため、多数の追加部品を必要とすることなく突入電流を抑制することができる。 Further, in one exemplary embodiment of the present invention, the inrush current can be suppressed by the capacitor. Therefore, the inrush current can be suppressed without requiring a large number of additional parts.
1 直流電源装置
図1は、本発明の例示的な実施形態の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。
1 DC power supply device FIG. 1 is a circuit diagram illustrating a DC power supply device including a step-up chopper circuit according to an exemplary embodiment of the present invention.
図1に図示される直流電源装置1は、昇圧チョッパ回路10及び直流源11を備える。
The DC
直流源11は、第1の極11a及び第2の極11bを備える。
The
この実施形態においては、直流源11の第1の極11aは、正極である。また、直流源11の第2の極11bは、負極である。
In this embodiment, the
昇圧チョッパ回路10は、第1の直流入力端子100、第2の直流入力端子101、第1の直流出力端子102、第2の直流出力端子103、第1の接続点104、第2の接続点105、コンデンサ106、第3の接続点107、コイル108、逆流防止ダイオード109、第4の接続点110及びスイッチ素子111を備える。
The step-
この実施形態においては、第1の直流入力端子100は、プラス入力端子である。また、第2の直流入力端子101は、マイナス入力端子である。また、第1の直流出力端子102は、プラス出力端子である。また、第2の直流出力端子103は、マイナス出力端子である。
In this embodiment, the first
負荷12は、第1の負荷端子12a及び第2の負荷端子12bを備える。
The
直流源11の第1の極11aは、昇圧チョッパ回路10の第1の直流入力端子100に電気的に接続される。直流源11の第2の極11bは、昇圧チョッパ回路10の第2の直流入力端子101に電気的に接続される。
The
負荷12の第1の負荷端子12aは、昇圧チョッパ回路10の第1の直流出力端子102に電気的に接続される。負荷12の第2の負荷端子12bは、昇圧チョッパ回路10の第2の直流出力端子103に電気的に接続される。
The
直流源11は、電池、直流発電機、交流源と整流回路とを備える直流電源等である。直流源11は、直流電圧を発生させる。発生させられた直流電圧は、直流源11の第1の極11aと直流源11の第2の極11bとの間に出力される。出力された直流電圧は、昇圧チョッパ回路10の第1の直流入力端子100と第2の直流入力端子101との間に入力される。昇圧チョッパ回路10は、入力された直流電圧を昇圧し、昇圧された直流電圧を発生させる。昇圧された直流電圧は、昇圧チョッパ回路10の第1の直流出力端子102と第2の直流出力端子103との間に出力される。出力された直流電圧は、負荷12の第1の負荷端子12aと負荷12の第2の負荷端子12bとの間に入力される。
The
1.1 昇圧チョッパ回路
第1の接続点104は、第1の直流入力端子100に電気的に接続される。また、第2の接続点105は、第1の直流出力端子102に電気的に接続される。
1.1 Boost Chopper Circuit The
コンデンサ106は、第1のコンデンサ端子106a及び第2のコンデンサ端子106bを備える。第1のコンデンサ端子106aは、第1の接続点104に電気的に接続される。第2のコンデンサ端子106bは、第2の接続点105に電気的に接続される。
The
第1のコンデンサ端子106aは、第1の接続点104を介して第1の直流入力端子100に電気的に接続される。また、第2のコンデンサ端子106bは、第2の接続点105を介して第1の直流出力端子102に電気的に接続される。これにより、コンデンサ106には、第1の直流入力端子100の電位と第1の直流出力端子102の電位との差に一致する電圧を有する直流が印加される。
The
コイル108は、第1のコイル端子108a及び第2のコイル端子108bを備える。第1のコイル端子108aは、第1の接続点104に電気的に接続される。第2のコイル端子108bは、第3の接続点107に電気的に接続される。
The
逆流防止ダイオード109は、第1のダイオード端子109a及び第2のダイオード端子109bを備える。第1のダイオード端子109aは、第3の接続点107に電気的に接続される。第2のダイオード端子109bは、第2の接続点105に電気的に接続される。
The
この実施形態においては、第1のダイオード端子109aは、アノードである。また、第2のダイオード端子109bは、カソードである。
In this embodiment, the
コイル108及び逆流防止ダイオード109は、第3の接続点107を介して電気的に直列接続される。電気的に直列接続されるコイル108及び逆流防止ダイオード109の一方の端子となる第1のコイル端子108aは、第1の接続点104を介して第1の直流入力端子100に電気的に接続される。電気的に直列接続されるコイル108及び逆流防止ダイオード109の他方の端子となる第2のダイオード端子109bは、第2の接続点105を介して第1の直流出力端子102に電気的に接続される。これにより、コイル108にエネルギーを放出させることにより生成される電流を、第1の直流入力端子100からコイル108及び逆流防止ダイオード109を経由して第1の直流出力端子102に向けて流すことができる。また、第1の直流出力端子102の電位を第1の直流入力端子100の電位とコイル108に誘導された起電力との和にすることができる。すなわち、第1の直流出力端子102の電位を第1の直流入力端子100の電位より高くすることができる。また、第1の直流入力端子100から逆流防止ダイオード109を経由して第1の直流出力端子102に向けて順電流を流すことができる。また、第1の直流出力端子102から逆流防止ダイオード109を経由して第1の直流入力端子100に向けて逆電流が流れることを阻害することができる。
The
第4の接続点110は、第2の直流入力端子101及び第2の直流出力端子103に電気的に接続される。
The
第2の直流出力端子103は、第4の接続点110を介して第2の直流入力端子101に電気的に接続される。これにより、第2の直流出力端子103の電位を第2の直流入力端子101の電位にすることができる。
The second
スイッチ素子111は、第1のスイッチ素子端子111a及び第2のスイッチ素子端子111bを備える。第1のスイッチ素子端子111aは、第3の接続点107に電気的に接続される。第2のスイッチ素子端子111bは、第4の接続点110に電気的に接続される。スイッチ素子111は、第1のスイッチ素子端子111aと第2のスイッチ素子端子111bとが導通するオン状態と、第1のスイッチ素子端子111aと第2のスイッチ素子端子111bとが導通しないオフ状態と、の間で状態を切り替える。
The
この実施の形態においては、スイッチ素子111は、金属酸化物半導体電界効果トランジスタ(MOSFET)、絶縁ゲートバイポーラトランジスタ(IGBT)等である。スイッチ素子111がN型MOSFETである場合は、第1のスイッチ素子端子111aは、ドレインである。また、第2のスイッチ素子端子111bは、ソースである。また、スイッチ素子111がIGBTである場合は、第1のスイッチ素子端子111aは、コレクタである。また、第2のスイッチ素子端子111bは、エミッタである。
In this embodiment, the
コイル108及びスイッチ素子111は、第3の接続点107を介して電気的に直列接続される。電気的に直列接続されるコイル108及びスイッチ素子111の一方の端子となる第1のコイル端子108aは、第1の接続点104を介して第1の直流入力端子100に電気的に接続される。電気的に直列接続されるコイル108及びスイッチ素子111の他方の端子となる第2のスイッチ素子端子111bは、第4の接続点110を介して第2の直流入力端子101に電気的に接続される。これにより、スイッチ素子111の状態がオン状態である場合は、第1の直流入力端子100からコイル108及びスイッチ素子111を経由して第2の直流入力端子101に向けて電流を流すことができる。これにより、スイッチ素子111の状態がオン状態である場合は、コイル108にエネルギーを蓄積することができる。
The
昇圧チョッパ回路10は、制御回路113をさらに備える。
The
制御回路113は、マイクロコントローラ等により構成される。制御回路113は、スイッチ素子111の状態をオン状態とオフ状態との間で切り替える信号をスイッチ素子111に入力する。制御回路113は、望ましくは、入力する信号をパルス幅変調(PWM)する。このため、制御回路113は、望ましくは、スイッチ素子111をPWM制御する。
The
1.2 突入電流の抑制
図12は、本発明の例示的な実施形態の昇圧チョッパ回路と比較される昇圧チョッパ回路に流れる突入電流を説明する図である。図2は、本発明の例示的な実施形態の昇圧チョッパ回路に流れる突入電流を説明する図である。
1.2 Suppression of inrush current FIG. 12 is a diagram illustrating an inrush current flowing through a boost chopper circuit compared with the boost chopper circuit of the exemplary embodiment of the present invention. FIG. 2 is a diagram illustrating an inrush current flowing through a step-up chopper circuit according to an exemplary embodiment of the present invention.
図12に図示される昇圧チョッパ回路90においては、第1の直流入力端子100及び第2の直流入力端子101にそれぞれ直流源11の第1の極11a及び第2の極11bが電気的に接続された際に、第1の直流入力端子100と第2の直流入力端子101との間に入力される直流の電圧VINが上昇する。このため、電気的に直列接続されるコイル108及び平滑コンデンサ900に電圧VINとほぼ同じ電圧を有する直流が印加される。このため、第1の直流出力端子102と第2の直流出力端子103との間に出力される直流の電圧VOUTは、コイル108と平滑コンデンサ900との共振により、電圧VINのおよそ2倍に達する可能性がある。このため、平滑コンデンサ900に高い電圧VOUTを有する直流が印加される。このため、平滑コンデンサ900及び負荷の耐圧が不足する場合は、これらを破壊する恐れがある。また、直流源111が接続された際に、平滑コンデンサ900が急激に充電される。このため、突入電流IRを抑制することが困難である。
In the
図2に図示される昇圧チョッパ回路10においても、第1の直流入力端子100及び第2の直流入力端子101にそれぞれ直流源11の第1の極11a及び第2の極11bが電気的に接続された際に、第1の直流入力端子100と第2の直流入力端子101との間に入力される直流の電圧VINが上昇する。しかし、電圧VINの上昇に伴い、コンデンサ106による容量結合により、第1の直流出力端子102の電位が第1の直流入力端子100の電位とともに上昇する。このため、コンデンサ106の第1のコンデンサ端子106aとコンデンサ106の第2のコンデンサ端子106bとの間に高い電位差が発生しない。このため、コンデンサ106がほとんど充電されない。このため、突入電流IRを抑制することができる。なお、コイル108にはわずかな電流しか流れないため、第1の直流出力端子102と第2の直流出力端子103との間に出力される直流の電圧VOUTは、電圧VINとほぼ同じ電圧までしか上昇しない。
Also in the step-up
この実施形態においては、ひとつのコンデンサ106により突入電流IRを抑制することができる。このため、多数の追加部品を必要とすることなく突入電流IRを抑制することができる。このことは、昇圧チョッパ回路10を低コストで構成することができることを意味する。
In this embodiment, the inrush current IR can be suppressed by one
1.3 コンデンサの耐圧
図12に図示される昇圧チョッパ回路90においては、平滑コンデンサ900には、昇圧チョッパ回路90が入力された直流を昇圧している間に、昇圧された直流が印加される。
1.3 Withstand voltage of capacitor In the
これに対して、図2に図示される昇圧チョッパ回路10においては、コンデンサ106には、昇圧チョッパ回路10が入力された直流を昇圧している間に、第1の直流入力端子100の電位と第1の直流出力端子102の電位との差に一致する電圧を有する直流が印加される。
On the other hand, in the
したがって、昇圧チョッパ回路10のコンデンサ106の耐圧は、昇圧チョッパ回路90の平滑コンデンサ900の耐圧より低くてもよい。このことは、昇圧チョッパ回路10を低コストで構成することができることを意味する。
Therefore, the withstand voltage of the
1.4 短絡時の挙動の改善
図12に図示される昇圧チョッパ回路90においては、平滑コンデンサ900が短絡した場合は、直流源11の第1の極11a及び第2の極11bが、コイル108及び逆流防止ダイオード109を介して短絡する。このため、大きな電流が流れる。
1.4 Improvement of behavior at the time of short circuit In the step-up
これに対して、図2に図示される昇圧チョッパ回路10においては、コンデンサ106が短絡した場合は、コイル108の第1のコイル端子108a及び逆流防止ダイオード109の第2のダイオード端子109bとの間が短絡するにすぎず、直流源11より大きな電流が流れ続けることがない。流れる電流は、コンデンサ106が放電させられることにより生成される電流に限られる。
On the other hand, in the
したがって、昇圧チョッパ回路10は、高い安全性を有する。
Therefore, the
1.5 昇圧動作
図3及び図4は、本発明の例示的な実施形態の昇圧チョッパ回路に流れる電流を説明する図である。図3は、スイッチ素子の状態がオン状態である場合に流れる電流を説明する。図4は、スイッチ素子の状態がオフ状態である場合に流れる電流を説明する。
1.5 Boosting Operation FIGS. 3 and 4 are diagrams illustrating a current flowing through a boosting chopper circuit according to an exemplary embodiment of the present invention. FIG. 3 describes the current that flows when the state of the switch element is the ON state. FIG. 4 describes the current that flows when the state of the switch element is in the off state.
昇圧チョッパ回路10を用いる昇圧方法は、昇圧チョッパ回路10においてスイッチ素子111の状態をオン状態にする工程を備える。
The boosting method using the boosting
当該工程は、図3に図示されるように、昇圧チョッパ回路10に第1の電流I1を入力する。また、当該工程は、入力した第1の電流I1の一部の電流I11をコイル108に流してコイル108にエネルギーを蓄積する。また、当該工程は、コンデンサ106を放電させることにより第2の電流I12を生成する。また、当該工程は、生成した第2の電流I12の少なくとも一部の電流を昇圧チョッパ回路10から出力させる。
In this step, as shown in FIG. 3, a first current I1 is input to the
第1の電流I1は、電流I11及び第2の電流I12を含む。 The first current I1 includes a current I11 and a second current I12.
昇圧チョッパ回路10が下述する入力コンデンサ114を備えない場合は、理想的には、第1の電流I1は、電流I11及び第2の電流I12を合流させた電流に一致する。昇圧チョッパ回路10が下述する出力コンデンサ115を備えない場合は、理想的には、昇圧チョッパ回路10から出力される電流は、第2の電流I12に一致する。
If the
電流I11は、第1の直流入力端子100からコイル108及びスイッチ素子111を経由して第2の直流入力端子101まで流れる。
The current I11 flows from the first
第2の電流I12は、第1の直流入力端子100からコンデンサ106及び負荷12を経由して第2の直流入力端子101まで流れる。
The second current I12 flows from the first
また、昇圧チョッパ回路10を用いる昇圧方法は、昇圧チョッパ回路10においてスイッチ素子111の状態をオフ状態にする工程を備える。
Further, the boosting method using the boosting
当該工程は、図4に図示されるように、コイル108にエネルギーを放出させて第3の電流I3を生成する。また、当該工程は、生成した第3の電流I3の一部の電流I31をコンデンサ106に流してコンデンサ106を充電する。また、当該工程は、生成した第3の電流I3の残余の電流I32の少なくとも一部の電流を昇圧チョッパ回路10から出力させる。
The step causes the
第3の電流I3は、電流I31及び電流I32を含む。 The third current I3 includes a current I31 and a current I32.
昇圧チョッパ回路10が下述する入力コンデンサ114及び出力コンデンサ115を備えない場合は、理想的には、昇圧チョッパ回路10に入力される電流及び昇圧チョッパ回路10から出力される電流は、電流I32に一致する。
When the
電流I32は、第1の直流入力端子100からコイル108、逆流防止ダイオード109及び負荷12を経由して第2の直流入力端子101まで流れる。
The current I32 flows from the first
電流I31は、コイル108、逆流防止ダイオード109及びコンデンサ106を循環して流れる。
The current I31 circulates through the
昇圧チョッパ回路10を用いる昇圧方法によれば、コイル108にエネルギーを放出させることにより生成される第3の電流I3が昇圧チョッパ回路10から出力される期間に、第1の直流入力端子100と第2の直流入力端子101との間に入力される直流の電圧VINとコイル108に誘導される起電力VLとの和の電圧VIN+VLを有する直流が第1の直流出力端子102と第2の直流出力端子103との間に出力される。
According to the boosting method using the
また、昇圧チョッパ回路10を用いる昇圧方法によれば、コイル108にエネルギーを放出させることにより生成される第3の電流I3が昇圧チョッパ回路10から出力されない期間に、コンデンサ106を放電させることにより生成される第2の電流I12が昇圧チョッパ回路10から出力される。これにより、昇圧チョッパ回路10からは、直流が連続的に出力される。また、コンデンサ106は、直流に含まれる脈動を抑制する平滑コンデンサとなる。
Further, according to the boosting method using the boosting
1.6 プラス及びマイナスの入れ替え
図5は、本発明の例示的な実施形態の第1変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。
1.6 Replacing Plus and Minus FIG. 5 is a circuit diagram illustrating a DC power supply device including a boost chopper circuit according to a first modification of an exemplary embodiment of the present invention.
第1変形例においては、直流源11の第1の極11aは、負極である。また、直流源11の第2の極11bは、正極である。
In the first modification, the
また、第1変形例においては、第1の直流入力端子100は、マイナス入力端子である。また、第2の直流入力端子101は、プラス入力端子である。また、第1の直流出力端子102は、マイナス出力端子である。また、第2の直流出力端子103は、プラス出力端子である。また、第1のダイオード端子109aは、カソードである。また、第2のダイオード端子109bは、アノードである。
Further, in the first modification, the first
また、第1変形例においては、スイッチ素子111がN型MOSFETである場合は、第1のスイッチ素子端子111aは、ソースである。また、第2のスイッチ素子端子111bは、ドレインである。また、スイッチ素子111がIGBTである場合は、第1のスイッチ素子端子111aは、エミッタである。また、第2のスイッチ素子端子111bは、コレクタである。
Further, in the first modification, when the
1.7 入力コンデンサの追加
図6は、本発明の例示的な実施形態の第2変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。
1.7 Addition of Input Capacitor FIG. 6 is a circuit diagram illustrating a DC power supply device including a step-up chopper circuit of a second modification of an exemplary embodiment of the present invention.
図6に図示される昇圧チョッパ回路30は、入力コンデンサ114をさらに備える。
The
入力コンデンサ114は、第1の入力コンデンサ端子114a及び第2の入力コンデンサ端子114bを備える。第1の入力コンデンサ端子114aは、第1の直流入力端子100に電気的に接続される。第2の入力コンデンサ端子114bは、第2の直流入力端子101に電気的に接続される。
The
入力コンデンサ114は、第1の直流入力端子100と第2の直流入力端子101との間に入力される直流に含まれる高周波成分に対して小さいインピーダンスを有する。このため、入力コンデンサ114は、当該高周波成分をバイパスする。これにより、ノイズが抑制される。また、昇圧チョッパ回路30の動作が安定する。
The
入力コンデンサ114は、望ましくは、コンデンサ106の容量の0.01倍以上0.2倍以下の容量を有する。入力コンデンサ114の容量がコンデンサ106の容量の0.01倍より小さい場合は、ノイズを抑制し昇圧チョッパ回路30の動作を安定させる効果が得られにくくなる。入力コンデンサ114の容量がコンデンサ106の容量の0.2倍より大きい場合は、突入電流IRを抑制する効果が得られにくくなる。
The
第1の入力コンデンサ端子114a及び第2の入力コンデンサ端子114bは、それぞれ第1の接続点104及び第4の接続点110に近接する。これにより、高周波成分を入力コンデンサ114に効果的に流すことができる。
The first
1.8 出力コンデンサの追加
図7は、本発明の例示的な実施形態の第3変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。
1.8 Addition of Output Capacitor FIG. 7 is a circuit diagram illustrating a DC power supply device including a step-up chopper circuit according to a third modification of an exemplary embodiment of the present invention.
図7に図示される昇圧チョッパ回路40は、出力コンデンサ115をさらに備える。
The
出力コンデンサ115は、第1の出力コンデンサ端子115a及び第2の出力コンデンサ端子115bを備える。第1の出力コンデンサ端子115aは、第1の直流出力端子102に電気的に接続される。第2の出力コンデンサ端子115bは、第2の直流出力端子103に電気的に接続される。
The output capacitor 115 includes a first
出力コンデンサ115は、第1の直流出力端子102と第2の直流出力端子103との間に出力される直流に含まれる高周波成分に対して小さいインピーダンスを有する。このため、出力コンデンサ115は、当該高周波成分をバイパスする。これにより、ノイズが抑制される。また、昇圧チョッパ回路40の動作が安定する。
The output capacitor 115 has a small impedance with respect to a high frequency component included in the direct current output between the first direct
出力コンデンサ115は、望ましくは、コンデンサ106の容量の0.01倍以上0.2倍以下の容量を有する。出力コンデンサ115の容量がコンデンサ106の容量の0.01倍より小さい場合は、ノイズを抑制し昇圧チョッパ回路40の動作を安定させる効果が得られにくくなる。出力コンデンサ115の容量がコンデンサ106の容量の0.2倍より大きい場合は、突入電流IRを抑制する効果が得られにくくなる。
The output capacitor 115 preferably has a capacitance of 0.01 times or more and 0.2 times or less the capacity of the
第1の出力コンデンサ端子115a及び第2の出力コンデンサ端子115bは、それぞれ第2の接続点105及び第4の接続点110に近接する。これにより、高周波成分を出力コンデンサ115に効果的に流すことができる。
The first
昇圧チョッパ回路40が出力コンデンサ115に加えて入力コンデンサ114を備えてもよい。
The
1.9 同期整流スイッチ素子の追加
図8は、本発明の例示的な実施形態の第4変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。
1.9 Addition of Synchronous Rectifier Switch Element FIG. 8 is a circuit diagram illustrating a DC power supply device including a step-up chopper circuit according to a fourth modification of an exemplary embodiment of the present invention.
図8に図示される昇圧チョッパ回路50は、同期整流スイッチ素子116をさらに備える。
The
同期整流スイッチ素子116は、第1の同期整流スイッチ素子端子116a及び第2の同期整流スイッチ素子端子116bを備える。第1の同期整流スイッチ素子端子116aは、第1のダイオード端子109aに電気的に接続される。第2の同期整流スイッチ素子端子116bは、第2のダイオード端子109bに電気的に接続される。同期整流スイッチ素子116は、第1の同期整流スイッチ素子端子116aと第2の同期整流スイッチ素子端子116bとが導通するオン状態と、第1の同期整流スイッチ素子端子116aと第2の同期整流スイッチ素子端子116bとが導通しないオフ状態と、の間で状態を切り替える。
The synchronous
第4変形例においては、同期整流スイッチ素子116は、MOSFET、IGBT等である。同期整流スイッチ素子116がN型MOSFETである場合は、第1の同期整流スイッチ素子端子116aは、ソースである。また、第2の同期整流スイッチ素子端子116bは、ドレインである。MOSFETの内蔵ダイオードがダイオード109として使用されてもよい。また、同期整流スイッチ素子116がIGBTである場合は、第1の同期整流スイッチ素子端子116aは、エミッタである。また、第2の同期整流スイッチ素子端子116bは、コレクタである。
In the fourth modification, the synchronous
昇圧チョッパ回路10は、還流ダイオード112をさらに備える。
The
還流ダイオード112は、第1の還流ダイオード端子112a及び第2の還流ダイオード端子112bを備える。第1の還流ダイオード端子112aは、第1のスイッチ素子端子111aに電気的に接続される。第2の還流ダイオード端子112bは、第2のスイッチ素子端子111bに電気的に接続される。
The
この第4変形例においては、第1の還流ダイオード端子112aは、カソードである。また、第2の還流ダイオード端子112bは、アノードである。
In this fourth modification, the first
スイッチ素子111及び還流ダイオード112の組が、還流ダイオード112の役割と同様の役割を有する寄生ダイオードを内蔵するスイッチ素子に置き換えられてもよい。
The set of the
図9は、本発明の例示的な実施形態の第4変形例の昇圧チョッパ回路のスイッチ素子及び同期整流スイッチ素子の状態の時間変化を図示するタイミングチャートである。 FIG. 9 is a timing chart illustrating the time change of the state of the switch element and the synchronous rectification switch element of the boost chopper circuit of the fourth modification of the exemplary embodiment of the present invention.
制御回路113は、同期整流動作をスイッチ素子111及び同期整流スイッチ素子116に繰り返し行わせる信号をスイッチ素子111及び同期整流スイッチ素子116に入力する。
The
制御回路113は、1回の同期整流動作をスイッチ素子111及び同期整流スイッチ素子116に行わせる間に、図9に図示されるようにスイッチ素子111の状態をオン状態にし同期整流スイッチ素子116の状態をオフ状態にした後にスイッチ素子111の状態をオフ状態にし同期整流スイッチ素子116の状態をオン状態にする信号をスイッチ素子111及び同期整流スイッチ素子116に入力する。これにより、第3の電流I3が逆流防止ダイオード109を通過する際に生じる損失が抑制され、昇圧チョッパ回路50の効率を向上することができる。
While the
望ましくは、スイッチ素子111の状態をオン状態にし同期整流スイッチ素子116の状態をオフ状態にする期間T1と、スイッチ素子111の状態をオフ状態にし同期整流スイッチ素子116の状態をオン状態にする期間T2との間には、スイッチ素子111及び同期整流スイッチ素子116の両方の状態をオフ状態にするデッドタイムT3が挟まれる。これにより、スイッチ素子111及び同期整流スイッチ素子116の状態の切り替えの遅延によりスイッチ素子111及び同期整流スイッチ素子116の両方の状態がオン状態になり貫通電流が発生することを抑制することができる。したがって、スイッチ素子111及び同期整流スイッチ素子116が故障することを抑制することができる。
Desirably, a period T1 in which the state of the
制御回路113が、昇圧チョッパ回路50が昇圧動作を停止した後に、同期整流スイッチ素子116の状態の切り替えを行う信号を同期整流スイッチ素子116に入力してもよい。これにより、コンデンサ106に蓄積されているエネルギーを直流源11に戻すことができる。したがって、エネルギーの利用効率を向上することができる。
The
図10及び図11は、本発明の例示的な実施形態の第4変形例の昇圧チョッパ回路に流れる電流を説明する図である。図10及び図11は、昇圧チョッパ回路が昇圧動作を停止した後に同期整流スイッチの状態の切り替えが行われた際に流れる電流を説明する。 10 and 11 are diagrams for explaining the current flowing through the boost chopper circuit of the fourth modification of the exemplary embodiment of the present invention. 10 and 11 show the current that flows when the state of the synchronous rectifier switch is switched after the boost chopper circuit stops the boost operation.
まず、スイッチ素子111の状態がオフ状態のまま維持される場合について説明する。
First, a case where the state of the
同期整流スイッチ素子116の状態の切り替えが行われ、同期整流スイッチ素子116の状態がオン状態になった場合は、図10に図示されるように、コンデンサ106が放電させられることにより生成される電流IAが、コンデンサ106、同期整流スイッチ素子116及びコイル108を循環して流れる。このため、コイル108にエネルギーが蓄積される。
When the state of the synchronous
同期整流スイッチ素子116の状態がオン状態になった後にさらに同期整流スイッチ素子116の状態の切り替えが行われ同期整流スイッチ素子116の状態がオフ状態になった場合は、図11に図示されるように、コイル108にエネルギーを放出させることにより生成される電流IBが、第2の直流入力端子101から還流ダイオード112及びコイル108を経由して第1の直流入力端子100まで流れる。このため、コイル108に蓄積されていたエネルギーが直流源11に戻される。
When the state of the synchronous
したがって、同期整流スイッチ素子116の状態をオン状態にした後に同期整流スイッチ素子116の状態のオフ状態にすることにより、コンデンサ106に蓄積されているエネルギーをコイル108を経由して直流源11に戻すことができる。また、同期整流スイッチ素子116の状態をオン状態にした後に同期整流スイッチ素子116の状態のオフ状態にすることをコンデンサ106に蓄積されているエネルギーがなくなるまで繰り返すことにより、コンデンサ106に蓄積されているエネルギーの多くを直流源11に戻すことができる。
Therefore, by turning on the state of the synchronous
制御回路113が、スイッチ素子111及び同期整流スイッチ素子116の状態を相補的に切り替える信号をスイッチ素子111及び同期整流スイッチ素子116に入力してもよい。この場合は、還流ダイオード112に流れていた電流IBがスイッチ素子111に流れる。このため、電流IBが還流ダイオード112を流れることにより生じていた損失を抑制することができる。
The
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。 Although the present invention has been described in detail, the above description is exemplary in all aspects and the invention is not limited thereto. It is understood that a myriad of variations not illustrated can be envisioned without departing from the scope of the invention.
1,2 直流電源装置
10,20,30,40,50 昇圧チョッパ回路
11 直流源
12 負荷
100 第1の直流入力端子
101 第2の直流入力端子
102 第1の直流出力端子
103 第2の直流出力端子
104 第1の接続点
105 第2の接続点
106 コンデンサ
107 第3の接続点
108 コイル
109 逆流防止ダイオード
110 第4の接続点
111 スイッチ素子
112 還流ダイオード
113 制御回路
114 入力コンデンサ
115 出力コンデンサ
116 同期整流スイッチ素子
1, 2,
107
Claims (12)
第2の直流入力端子と、
第1の直流出力端子と、
第2の直流出力端子と、
前記第1の直流入力端子に電気的に接続される第1の接続点と、
前記第1の直流出力端子に電気的に接続される第2の接続点と、
前記第1の接続点に電気的に接続される第1のコンデンサ端子と、前記第2の接続点に電気的に接続される第2のコンデンサ端子と、を備えるコンデンサと、
第3の接続点と、
前記第1の接続点に電気的に接続される第1のコイル端子と、前記第3の接続点に電気的に接続される第2のコイル端子と、を備えるコイルと、
前記第3の接続点に電気的に接続される第1のダイオード端子と、前記第2の接続点に電気的に接続される第2のダイオード端子と、を備える逆流防止ダイオードと、
前記第2の直流入力端子及び前記第2の直流出力端子に電気的に接続される第4の接続点と、
前記第3の接続点に電気的に接続される第1のスイッチ素子端子と、前記第4の接続点に電気的に接続される第2のスイッチ素子端子と、を備え、前記第1のスイッチ素子端子と前記第2のスイッチ素子端子とが導通するオン状態と前記第1のスイッチ素子端子と前記第2のスイッチ素子端子とが導通しないオフ状態と、の間で状態を切り替えるスイッチ素子と、
を備える昇圧チョッパ回路。 The first DC input terminal and
With the second DC input terminal,
With the first DC output terminal,
With the second DC output terminal,
A first connection point that is electrically connected to the first DC input terminal,
A second connection point electrically connected to the first DC output terminal,
A capacitor comprising a first capacitor terminal electrically connected to the first connection point and a second capacitor terminal electrically connected to the second connection point.
With the third connection point
A coil comprising a first coil terminal electrically connected to the first connection point and a second coil terminal electrically connected to the third connection point.
A backflow prevention diode comprising a first diode terminal electrically connected to the third connection point and a second diode terminal electrically connected to the second connection point.
A fourth connection point electrically connected to the second DC input terminal and the second DC output terminal,
The first switch includes a first switch element terminal electrically connected to the third connection point and a second switch element terminal electrically connected to the fourth connection point. A switch element that switches the state between an on state in which the element terminal and the second switch element terminal are conductive and an off state in which the first switch element terminal and the second switch element terminal are not conductive.
Boost chopper circuit with.
前記第2の直流入力端子は、マイナス入力端子であり、
前記第1の直流出力端子は、プラス出力端子であり、
前記第2の直流出力端子は、マイナス出力端子であり、
前記第1のダイオード端子は、アノードであり、
前記第2のダイオード端子は、カソードである
請求項1の昇圧チョッパ回路。 The first DC input terminal is a positive input terminal.
The second DC input terminal is a negative input terminal.
The first DC output terminal is a positive output terminal.
The second DC output terminal is a negative output terminal.
The first diode terminal is an anode and
The step-up chopper circuit according to claim 1, wherein the second diode terminal is a cathode.
前記第2の直流入力端子は、プラス入力端子であり、
前記第1の直流出力端子は、マイナス出力端子であり、
前記第2の直流出力端子は、プラス出力端子であり、
前記第1のダイオード端子は、カソードであり、
前記第2のダイオード端子は、アノードである
請求項1の昇圧チョッパ回路。 The first DC input terminal is a negative input terminal.
The second DC input terminal is a positive input terminal.
The first DC output terminal is a negative output terminal.
The second DC output terminal is a positive output terminal.
The first diode terminal is a cathode and has a cathode.
The boost chopper circuit according to claim 1, wherein the second diode terminal is an anode.
をさらに備える請求項1から3までのいずれかの昇圧チョッパ回路。 An input capacitor further comprising a first input capacitor terminal electrically connected to the first DC input terminal and a second input capacitor terminal electrically connected to the second DC input terminal. A boost chopper circuit according to any one of claims 1 to 3.
請求項4の昇圧チョッパ回路。 The boost chopper circuit according to claim 4, wherein the input capacitor has a capacity of 0.01 times or more and 0.2 times or less the capacity of the capacitor.
をさらに備える請求項1から5までのいずれかの昇圧チョッパ回路。 An output capacitor further comprising a first output capacitor terminal electrically connected to the first DC output terminal and a second output capacitor terminal electrically connected to the second DC output terminal. A boost chopper circuit according to any one of claims 1 to 5.
請求項6の昇圧チョッパ回路。 The boost chopper circuit according to claim 6, wherein the output capacitor has a capacity of 0.01 times or more and 0.2 times or less the capacity of the capacitor.
をさらに備える請求項1から7までのいずれかの昇圧チョッパ回路。 A first synchronous rectifier switch element terminal electrically connected to the first diode terminal and a second synchronous rectifier switch element terminal electrically connected to the second diode terminal are provided. An on state in which the first synchronous rectifier switch element terminal and the second synchronous rectifier switch element terminal are conductive, and an off state in which the first synchronous rectifier switch element terminal and the second synchronous rectifier switch element terminal are not conductive. The boost chopper circuit according to any one of claims 1 to 7, further comprising a synchronous rectifier switch element for switching the state between and.
をさらに備える請求項8の昇圧チョッパ回路。 A signal for turning on the state of the switch element, turning off the state of the synchronous rectifying switch element, turning off the state of the switch element, and turning on the state of the synchronous rectifying switch element is transmitted to the switch element and the above. The boost chopper circuit according to claim 8, further comprising a control circuit for inputting to a synchronous rectifier switch element.
をさらに備える請求項8又は9の昇圧チョッパ回路。 The boost chopper circuit according to claim 8 or 9, further comprising a control circuit for inputting a signal for switching the state of the synchronous rectifier switch to the synchronous rectifier switch element after the boost chopper circuit stops the boost operation.
前記第1の直流入力端子に電気的に接続される第1の極と、前記第2の直流入力端子に電気的に接続される第2の極と、を備える直流源と、
を備える直流電源装置。 A boost chopper circuit according to any one of claims 1 to 10.
A DC source comprising a first pole electrically connected to the first DC input terminal and a second pole electrically connected to the second DC input terminal.
A DC power supply equipped with.
(b) 前記スイッチ素子の状態をオフ状態にし、前記コイルに前記エネルギーを放出させて第3の電流を生成し、前記第3の電流の一部の電流を前記コンデンサに流して前記コンデンサを充電し、前記第3の電流の残余部の少なくとも一部の電流を前記昇圧チョッパ回路から出力させる工程と、
を備える昇圧方法。 (a) In any of the boost chopper circuits according to claims 1 to 10, the state of the switch element is turned on, a first current is input to the boost chopper circuit, and a part of the first current is input. A step of passing a current through the coil to store energy in the coil, discharging the capacitor to generate a second current, and outputting at least a part of the second current from the boost chopper circuit. When,
(b) The state of the switch element is turned off, the energy is released to the coil to generate a third current, and a part of the current of the third current is passed through the capacitor to charge the capacitor. Then, in the step of outputting at least a part of the current of the residual portion of the third current from the boost chopper circuit, and
A boosting method that comprises.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019062309A JP7115388B2 (en) | 2019-03-28 | 2019-03-28 | BOOST CHOPPER CIRCUIT, DC POWER SUPPLY AND BOOST METHOD |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019062309A JP7115388B2 (en) | 2019-03-28 | 2019-03-28 | BOOST CHOPPER CIRCUIT, DC POWER SUPPLY AND BOOST METHOD |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020162385A true JP2020162385A (en) | 2020-10-01 |
JP7115388B2 JP7115388B2 (en) | 2022-08-09 |
Family
ID=72640250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019062309A Active JP7115388B2 (en) | 2019-03-28 | 2019-03-28 | BOOST CHOPPER CIRCUIT, DC POWER SUPPLY AND BOOST METHOD |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7115388B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000050622A (en) * | 1998-07-31 | 2000-02-18 | Toko Inc | Switching power supply circuit |
JP2008199771A (en) * | 2007-02-13 | 2008-08-28 | Fujitsu Ten Ltd | Boosting circuit control device and boosting circuit |
JP2011167040A (en) * | 2010-02-15 | 2011-08-25 | Denso Corp | Control apparatus for dc-dc converter |
US20160268895A1 (en) * | 2013-11-28 | 2016-09-15 | Kabushiki Kaisha Yaskawa Denki | DC-to-DC CONVERTER |
JP2016226167A (en) * | 2015-05-29 | 2016-12-28 | パナソニックIpマネジメント株式会社 | Power conversion device |
JP2017017839A (en) * | 2015-06-30 | 2017-01-19 | パナソニックIpマネジメント株式会社 | Semiconductor device |
-
2019
- 2019-03-28 JP JP2019062309A patent/JP7115388B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000050622A (en) * | 1998-07-31 | 2000-02-18 | Toko Inc | Switching power supply circuit |
JP2008199771A (en) * | 2007-02-13 | 2008-08-28 | Fujitsu Ten Ltd | Boosting circuit control device and boosting circuit |
JP2011167040A (en) * | 2010-02-15 | 2011-08-25 | Denso Corp | Control apparatus for dc-dc converter |
US20160268895A1 (en) * | 2013-11-28 | 2016-09-15 | Kabushiki Kaisha Yaskawa Denki | DC-to-DC CONVERTER |
JP2016226167A (en) * | 2015-05-29 | 2016-12-28 | パナソニックIpマネジメント株式会社 | Power conversion device |
JP2017017839A (en) * | 2015-06-30 | 2017-01-19 | パナソニックIpマネジメント株式会社 | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP7115388B2 (en) | 2022-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5486604B2 (en) | Uninterruptible power system | |
US9543839B2 (en) | Voltage stabilizing circuit | |
US7535733B2 (en) | Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements | |
KR101759808B1 (en) | Flyback converter for operation with very low input voltages | |
US9876423B2 (en) | DC-to-DC converter | |
JP2006014454A (en) | Dc/dc converter | |
KR102482820B1 (en) | Insulated switching power supply | |
JP2015159710A (en) | energy recovery snubber | |
JP2013169057A (en) | Switching power-supply circuit | |
JP3699082B2 (en) | Switching power supply circuit | |
JP5642621B2 (en) | Switching power supply | |
JP4100078B2 (en) | Power regeneration circuit and power conversion device | |
US10530244B2 (en) | Switch circuit with active snubber circuit and DC-DC converter | |
US20210408898A1 (en) | Power regeneration snubber circuit and power supply device | |
US20220158553A1 (en) | Dc-dc converter | |
JP7115388B2 (en) | BOOST CHOPPER CIRCUIT, DC POWER SUPPLY AND BOOST METHOD | |
TWI441430B (en) | High step-up dc-dc converter with leakage inductance energy recycled | |
JP7024784B2 (en) | AC / DC conversion circuit and power factor improvement circuit | |
JP2004254401A (en) | Boosting chopper device | |
JP2001286130A (en) | Power-factor improving circuit | |
JP6942040B2 (en) | Insulated switching power supply | |
JP4328417B2 (en) | Power circuit | |
JP2010200470A (en) | Energy regeneration snubber circuit | |
JPS6215023B2 (en) | ||
JP6292972B2 (en) | Power supply device and LED lighting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220711 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7115388 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |