JP2020162385A - Boosting chopper circuit, dc power supply device, and boosting method - Google Patents

Boosting chopper circuit, dc power supply device, and boosting method Download PDF

Info

Publication number
JP2020162385A
JP2020162385A JP2019062309A JP2019062309A JP2020162385A JP 2020162385 A JP2020162385 A JP 2020162385A JP 2019062309 A JP2019062309 A JP 2019062309A JP 2019062309 A JP2019062309 A JP 2019062309A JP 2020162385 A JP2020162385 A JP 2020162385A
Authority
JP
Japan
Prior art keywords
terminal
switch element
capacitor
electrically connected
chopper circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019062309A
Other languages
Japanese (ja)
Other versions
JP7115388B2 (en
Inventor
片岡 耕太郎
Kotaro Kataoka
耕太郎 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Corp
Original Assignee
Nidec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Corp filed Critical Nidec Corp
Priority to JP2019062309A priority Critical patent/JP7115388B2/en
Publication of JP2020162385A publication Critical patent/JP2020162385A/en
Application granted granted Critical
Publication of JP7115388B2 publication Critical patent/JP7115388B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To suppress rush currents without requiring many additional components.SOLUTION: First and second capacitor terminals 106a, 106b of a capacitor 106 are electrically connected to first and second connection points 104, 105 respectively. A first coil terminal 108a of a coil 108 is electrically connected to the first connection point. A second diode terminal 109b of a backflow prevention diode 109 is electrically connected to the second connection point. A second coil terminal 108b of the coil, a first diode terminal 109a of the backflow prevention diode and a first switch element terminal 111a of a switch element 111 are electrically connected to a third connection point 107. A forth connection point 110 is electrically connected to a second DC input terminal and a second DC output terminal 103. A second switch element terminal 111b of the switch element is electrically connected to the fourth connection point 110. The switch element switches a state between an on-state and an off-state.SELECTED DRAWING: Figure 1

Description

本発明は、昇圧チョッパ回路、直流電源装置及び昇圧方法に関する。 The present invention relates to a boost chopper circuit, a DC power supply, and a boost method.

特開2015−142485号公報に記載された従来の昇圧チョッパ回路は、昇圧用インダクタ、スイッチング素子、整流用のダイオード及び平滑用の出力コンデンサを備える(段落0002及び0003並びに図9)。当該昇圧チョッパ回路においては、出力電圧が入力電圧より低い状態で入力電圧が瞬断から回復した際に、入力電圧を供給する直流電源から整流用のダイオードを通じて出力コンデンサに過大な入力電流が突入電流となって流れ込む(段落0005)。 The conventional boost chopper circuit described in Japanese Patent Application Laid-Open No. 2015-142485 includes a boost inductor, a switching element, a rectifying diode and a smoothing output capacitor (paragraphs 0002 and 0003 and FIG. 9). In the boost chopper circuit, when the input voltage recovers from a momentary interruption when the output voltage is lower than the input voltage, an excessive input current rushes into the output capacitor from the DC power supply that supplies the input voltage through the rectifying diode. And flow in (paragraph 0005).

また、特開2015−142485号公報に記載された昇圧チョッパ回路においては、バイパス用のダイオードのアノードが入力端子に接続される(段落0016及び0017)。また、バイパス用のダイオードのカソードが出力端子に接続される(段落0016及び0017)。また、抵抗素子と出力コンデンサとが直列接続される(段落0018)。また、抵抗素子には、スイッチが並列接続される(段落0018)。また、入力電圧の供給源である直流電源が一時的に消失して入力電圧の瞬断が発生した際に、出力コンデンサが放電することにより出力コンデンサの電圧が入力電圧よりも低くなった場合、スイッチがオフ状態に制御される(段落0022)。また、出力コンデンサが放電することにより出力コンデンサの電圧が入力電圧よりも低くなった後、出力コンデンサに印加される電圧と入力電圧との差分が所定値以下に縮小した時点以降に、スイッチがオンさせられる(段落0022)。これにより、出力コンデンサの充放電に寄与する電流を過剰に制限することなく、入力電圧が瞬断から回復する際に発生する突入電流を抑制することができる(段落0030)。
特開2015−142485号公報
Further, in the step-up chopper circuit described in Japanese Patent Application Laid-Open No. 2015-142485, the anode of the bypass diode is connected to the input terminal (paragraphs 0016 and 0017). Also, the cathode of the bypass diode is connected to the output terminal (paragraphs 0016 and 0017). Further, the resistance element and the output capacitor are connected in series (paragraph 0018). Further, a switch is connected in parallel to the resistance element (paragraph 0018). In addition, when the DC power supply, which is the source of the input voltage, temporarily disappears and the input voltage is interrupted momentarily, the output capacitor is discharged and the voltage of the output capacitor becomes lower than the input voltage. The switch is controlled to the off state (paragraph 0022). In addition, after the voltage of the output capacitor becomes lower than the input voltage due to the discharge of the output capacitor, the switch is turned on after the difference between the voltage applied to the output capacitor and the input voltage is reduced to a predetermined value or less. Be made to (paragraph 0022). Thereby, the inrush current generated when the input voltage recovers from the momentary interruption can be suppressed without excessively limiting the current contributing to the charging / discharging of the output capacitor (paragraph 0030).
Japanese Unexamined Patent Publication No. 2015-142485

特開2015−142485号公報に記載された昇圧チョッパ回路によれば、突入電流を抑制することができる。しかし、特開2015−142485号公報に記載された昇圧チョッパ回路は、コスト増の原因となる多数の追加部品を必要とする。 According to the step-up chopper circuit described in JP-A-2015-142485, the inrush current can be suppressed. However, the boost chopper circuit described in Japanese Patent Application Laid-Open No. 2015-142485 requires a large number of additional components that cause an increase in cost.

本発明は、上述した問題に鑑みてなされた。本発明が解決しようとする課題は、多数の追加部品を必要とすることなく突入電流を抑制することができる昇圧チョッパ回路、直流電源装置及び昇圧方法を提供することである。 The present invention has been made in view of the above-mentioned problems. An object to be solved by the present invention is to provide a step-up chopper circuit, a DC power supply device, and a step-up method capable of suppressing an inrush current without requiring a large number of additional parts.

本発明の例示的なひとつの態様は、昇圧チョッパ回路に関する。 One exemplary aspect of the invention relates to a step-up chopper circuit.

昇圧チョッパ回路は、第1の直流入力端子、第2の直流入力端子、第1の直流出力端子、第2の直流出力端子、第1の接続点、第2の接続点、コンデンサ、第3の接続点、コイル、逆流防止ダイオード、第4の接続点及びスイッチ素子を備える。 The step-up chopper circuit includes a first DC input terminal, a second DC input terminal, a first DC output terminal, a second DC output terminal, a first connection point, a second connection point, a capacitor, and a third. It includes a connection point, a coil, a backflow prevention diode, a fourth connection point, and a switch element.

第1の接続点は、第1の直流入力端子に電気的に接続される。第2の接続点は、第1の直流出力端子に電気的に接続される。 The first connection point is electrically connected to the first DC input terminal. The second connection point is electrically connected to the first DC output terminal.

コンデンサの第1のコンデンサ端子は、第1の接続点に電気的に接続される。コンデンサの第2のコンデンサ端子は、第2の接続点に電気的に接続される。 The first capacitor terminal of the capacitor is electrically connected to the first connection point. The second capacitor terminal of the capacitor is electrically connected to the second connection point.

コイルの第1のコイル端子は、第1の接続点に電気的に接続される。コイルの第2のコイル端子は、第3の接続点に電気的に接続される。 The first coil terminal of the coil is electrically connected to the first connection point. The second coil terminal of the coil is electrically connected to the third connection point.

逆流防止ダイオードの第1のダイオード端子は、第3の接続点に電気的に接続される。逆流防止ダイオードの第2のダイオード端子は、第2の接続点に電気的に接続される。 The first diode terminal of the backflow prevention diode is electrically connected to the third connection point. The second diode terminal of the backflow prevention diode is electrically connected to the second connection point.

第4の接続点は、第2の直流入力端子及び第2の直流出力端子に電気的に接続される。 The fourth connection point is electrically connected to the second DC input terminal and the second DC output terminal.

スイッチ素子の第1のスイッチ素子端子は、第3の接続点に電気的に接続される。スイッチ素子の第2のスイッチ素子端子は、第4の接続点に電気的に接続される。スイッチ素子は、第1のスイッチ素子端子と第2のスイッチ素子端子とが導通するオン状態と、第1のスイッチ素子端子と第2のスイッチ素子端子とが導通しないオフ状態と、の間で状態を切り替える。 The first switch element terminal of the switch element is electrically connected to the third connection point. The second switch element terminal of the switch element is electrically connected to the fourth connection point. The switch element is in a state between an on state in which the first switch element terminal and the second switch element terminal are conductive and an off state in which the first switch element terminal and the second switch element terminal are not conductive. To switch.

本発明の例示的なひとつの態様においては、第1の直流入力端子及び第2の直流入力端子に入力される直流の電圧が上昇した直後に、コンデンサによる容量結合により、第1の直流出力端子の電位が第1の直流入力端子の電位とともに上昇する。このため、コンデンサに大きな電圧を有する直流が印加されない。このため、コンデンサがほとんど充電されない。このため、突入電流を抑制することができる。 In one exemplary embodiment of the present invention, immediately after the DC voltage input to the first DC input terminal and the second DC input terminal rises, the first DC output terminal is subjected to capacitively coupling by a capacitor. The potential of is increased with the potential of the first DC input terminal. Therefore, a direct current having a large voltage is not applied to the capacitor. Therefore, the capacitor is hardly charged. Therefore, the inrush current can be suppressed.

また、本発明の例示的なひとつの態様においては、当該コンデンサにより突入電流を抑制することができる。このため、多数の追加部品を必要とすることなく突入電流を抑制することができる。 Further, in one exemplary embodiment of the present invention, the inrush current can be suppressed by the capacitor. Therefore, the inrush current can be suppressed without requiring a large number of additional parts.

本発明の例示的な実施形態の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。FIG. 5 is a circuit diagram illustrating a DC power supply device including a step-up chopper circuit according to an exemplary embodiment of the present invention. 本発明の例示的な実施形態の昇圧チョッパ回路に流れる突入電流を説明する図である。It is a figure explaining the inrush current flowing through the step-up chopper circuit of the exemplary embodiment of this invention. 本発明の例示的な実施形態の昇圧チョッパ回路に流れる電流を説明する図である。It is a figure explaining the current flowing through the step-up chopper circuit of the exemplary embodiment of this invention. 本発明の例示的な実施形態の昇圧チョッパ回路に流れる電流を説明する図である。It is a figure explaining the current flowing through the step-up chopper circuit of the exemplary embodiment of this invention. 本発明の例示的な実施形態の第1変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。FIG. 5 is a circuit diagram illustrating a DC power supply device including a step-up chopper circuit according to a first modification of an exemplary embodiment of the present invention. 本発明の例示的な実施形態の第2変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。It is a circuit diagram which illustrates the DC power supply device which comprises the step-up chopper circuit of the 2nd modification of the Example Embodiment of this invention. 本発明の例示的な実施形態の第3変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。It is a circuit diagram which illustrates the DC power supply device which comprises the step-up chopper circuit of the 3rd modification of the Example Embodiment of this invention. 本発明の例示的な実施形態の第4変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。FIG. 5 is a circuit diagram illustrating a DC power supply device including a step-up chopper circuit according to a fourth modification of an exemplary embodiment of the present invention. 本発明の例示的な実施形態の第4変形例の昇圧チョッパ回路のスイッチ素子及び同期整流スイッチ素子の状態の時間変化を図示するタイミングチャートである。It is a timing chart which illustrates the time change of the state of the switch element and the synchronous rectification switch element of the step-up chopper circuit of the 4th modification of the example embodiment of this invention. 本発明の例示的な実施形態の第4変形例の昇圧チョッパ回路に流れる電流を説明する図である。It is a figure explaining the current flowing through the step-up chopper circuit of the 4th modification of the example embodiment of this invention. 本発明の例示的な実施形態の第4変形例の昇圧チョッパ回路に流れる電流を説明する図である。It is a figure explaining the current flowing through the step-up chopper circuit of the 4th modification of the example embodiment of this invention. 本発明の例示的な実施形態の昇圧チョッパ回路と比較される昇圧チョッパ回路に流れる突入電流を説明する図である。It is a figure explaining the inrush current flowing through the step-up chopper circuit compared with the step-up chopper circuit of the exemplary embodiment of this invention.

1 直流電源装置
図1は、本発明の例示的な実施形態の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。
1 DC power supply device FIG. 1 is a circuit diagram illustrating a DC power supply device including a step-up chopper circuit according to an exemplary embodiment of the present invention.

図1に図示される直流電源装置1は、昇圧チョッパ回路10及び直流源11を備える。 The DC power supply device 1 illustrated in FIG. 1 includes a step-up chopper circuit 10 and a DC source 11.

直流源11は、第1の極11a及び第2の極11bを備える。 The DC source 11 includes a first pole 11a and a second pole 11b.

この実施形態においては、直流源11の第1の極11aは、正極である。また、直流源11の第2の極11bは、負極である。 In this embodiment, the first electrode 11a of the DC source 11 is a positive electrode. Further, the second pole 11b of the DC source 11 is a negative electrode.

昇圧チョッパ回路10は、第1の直流入力端子100、第2の直流入力端子101、第1の直流出力端子102、第2の直流出力端子103、第1の接続点104、第2の接続点105、コンデンサ106、第3の接続点107、コイル108、逆流防止ダイオード109、第4の接続点110及びスイッチ素子111を備える。 The step-up chopper circuit 10 includes a first DC input terminal 100, a second DC input terminal 101, a first DC output terminal 102, a second DC output terminal 103, a first connection point 104, and a second connection point. It includes 105, a capacitor 106, a third connection point 107, a coil 108, a backflow prevention diode 109, a fourth connection point 110, and a switch element 111.

この実施形態においては、第1の直流入力端子100は、プラス入力端子である。また、第2の直流入力端子101は、マイナス入力端子である。また、第1の直流出力端子102は、プラス出力端子である。また、第2の直流出力端子103は、マイナス出力端子である。 In this embodiment, the first DC input terminal 100 is a positive input terminal. The second DC input terminal 101 is a negative input terminal. Further, the first DC output terminal 102 is a positive output terminal. The second DC output terminal 103 is a negative output terminal.

負荷12は、第1の負荷端子12a及び第2の負荷端子12bを備える。 The load 12 includes a first load terminal 12a and a second load terminal 12b.

直流源11の第1の極11aは、昇圧チョッパ回路10の第1の直流入力端子100に電気的に接続される。直流源11の第2の極11bは、昇圧チョッパ回路10の第2の直流入力端子101に電気的に接続される。 The first pole 11a of the DC source 11 is electrically connected to the first DC input terminal 100 of the step-up chopper circuit 10. The second pole 11b of the DC source 11 is electrically connected to the second DC input terminal 101 of the step-up chopper circuit 10.

負荷12の第1の負荷端子12aは、昇圧チョッパ回路10の第1の直流出力端子102に電気的に接続される。負荷12の第2の負荷端子12bは、昇圧チョッパ回路10の第2の直流出力端子103に電気的に接続される。 The first load terminal 12a of the load 12 is electrically connected to the first DC output terminal 102 of the boost chopper circuit 10. The second load terminal 12b of the load 12 is electrically connected to the second DC output terminal 103 of the boost chopper circuit 10.

直流源11は、電池、直流発電機、交流源と整流回路とを備える直流電源等である。直流源11は、直流電圧を発生させる。発生させられた直流電圧は、直流源11の第1の極11aと直流源11の第2の極11bとの間に出力される。出力された直流電圧は、昇圧チョッパ回路10の第1の直流入力端子100と第2の直流入力端子101との間に入力される。昇圧チョッパ回路10は、入力された直流電圧を昇圧し、昇圧された直流電圧を発生させる。昇圧された直流電圧は、昇圧チョッパ回路10の第1の直流出力端子102と第2の直流出力端子103との間に出力される。出力された直流電圧は、負荷12の第1の負荷端子12aと負荷12の第2の負荷端子12bとの間に入力される。 The DC source 11 is a battery, a DC generator, a DC power source including an AC source and a rectifier circuit, and the like. The DC source 11 generates a DC voltage. The generated DC voltage is output between the first pole 11a of the DC source 11 and the second pole 11b of the DC source 11. The output DC voltage is input between the first DC input terminal 100 and the second DC input terminal 101 of the boost chopper circuit 10. The step-up chopper circuit 10 boosts the input DC voltage and generates the boosted DC voltage. The boosted DC voltage is output between the first DC output terminal 102 and the second DC output terminal 103 of the boost chopper circuit 10. The output DC voltage is input between the first load terminal 12a of the load 12 and the second load terminal 12b of the load 12.

1.1 昇圧チョッパ回路
第1の接続点104は、第1の直流入力端子100に電気的に接続される。また、第2の接続点105は、第1の直流出力端子102に電気的に接続される。
1.1 Boost Chopper Circuit The first connection point 104 is electrically connected to the first DC input terminal 100. Further, the second connection point 105 is electrically connected to the first DC output terminal 102.

コンデンサ106は、第1のコンデンサ端子106a及び第2のコンデンサ端子106bを備える。第1のコンデンサ端子106aは、第1の接続点104に電気的に接続される。第2のコンデンサ端子106bは、第2の接続点105に電気的に接続される。 The capacitor 106 includes a first capacitor terminal 106a and a second capacitor terminal 106b. The first capacitor terminal 106a is electrically connected to the first connection point 104. The second capacitor terminal 106b is electrically connected to the second connection point 105.

第1のコンデンサ端子106aは、第1の接続点104を介して第1の直流入力端子100に電気的に接続される。また、第2のコンデンサ端子106bは、第2の接続点105を介して第1の直流出力端子102に電気的に接続される。これにより、コンデンサ106には、第1の直流入力端子100の電位と第1の直流出力端子102の電位との差に一致する電圧を有する直流が印加される。 The first capacitor terminal 106a is electrically connected to the first DC input terminal 100 via the first connection point 104. Further, the second capacitor terminal 106b is electrically connected to the first DC output terminal 102 via the second connection point 105. As a result, a direct current having a voltage corresponding to the difference between the potential of the first direct current input terminal 100 and the potential of the first direct current output terminal 102 is applied to the capacitor 106.

コイル108は、第1のコイル端子108a及び第2のコイル端子108bを備える。第1のコイル端子108aは、第1の接続点104に電気的に接続される。第2のコイル端子108bは、第3の接続点107に電気的に接続される。 The coil 108 includes a first coil terminal 108a and a second coil terminal 108b. The first coil terminal 108a is electrically connected to the first connection point 104. The second coil terminal 108b is electrically connected to the third connection point 107.

逆流防止ダイオード109は、第1のダイオード端子109a及び第2のダイオード端子109bを備える。第1のダイオード端子109aは、第3の接続点107に電気的に接続される。第2のダイオード端子109bは、第2の接続点105に電気的に接続される。 The backflow prevention diode 109 includes a first diode terminal 109a and a second diode terminal 109b. The first diode terminal 109a is electrically connected to the third connection point 107. The second diode terminal 109b is electrically connected to the second connection point 105.

この実施形態においては、第1のダイオード端子109aは、アノードである。また、第2のダイオード端子109bは、カソードである。 In this embodiment, the first diode terminal 109a is the anode. The second diode terminal 109b is a cathode.

コイル108及び逆流防止ダイオード109は、第3の接続点107を介して電気的に直列接続される。電気的に直列接続されるコイル108及び逆流防止ダイオード109の一方の端子となる第1のコイル端子108aは、第1の接続点104を介して第1の直流入力端子100に電気的に接続される。電気的に直列接続されるコイル108及び逆流防止ダイオード109の他方の端子となる第2のダイオード端子109bは、第2の接続点105を介して第1の直流出力端子102に電気的に接続される。これにより、コイル108にエネルギーを放出させることにより生成される電流を、第1の直流入力端子100からコイル108及び逆流防止ダイオード109を経由して第1の直流出力端子102に向けて流すことができる。また、第1の直流出力端子102の電位を第1の直流入力端子100の電位とコイル108に誘導された起電力との和にすることができる。すなわち、第1の直流出力端子102の電位を第1の直流入力端子100の電位より高くすることができる。また、第1の直流入力端子100から逆流防止ダイオード109を経由して第1の直流出力端子102に向けて順電流を流すことができる。また、第1の直流出力端子102から逆流防止ダイオード109を経由して第1の直流入力端子100に向けて逆電流が流れることを阻害することができる。 The coil 108 and the backflow prevention diode 109 are electrically connected in series via a third connection point 107. The first coil terminal 108a, which is one terminal of the coil 108 electrically connected in series and the backflow prevention diode 109, is electrically connected to the first DC input terminal 100 via the first connection point 104. To. The second diode terminal 109b, which is the other terminal of the coil 108 electrically connected in series and the backflow prevention diode 109, is electrically connected to the first DC output terminal 102 via the second connection point 105. To. As a result, the current generated by releasing the energy to the coil 108 can flow from the first DC input terminal 100 toward the first DC output terminal 102 via the coil 108 and the backflow prevention diode 109. it can. Further, the potential of the first DC output terminal 102 can be the sum of the potential of the first DC input terminal 100 and the electromotive force induced in the coil 108. That is, the potential of the first DC output terminal 102 can be made higher than the potential of the first DC input terminal 100. Further, a forward current can be passed from the first DC input terminal 100 to the first DC output terminal 102 via the backflow prevention diode 109. Further, it is possible to prevent the reverse current from flowing from the first DC output terminal 102 toward the first DC input terminal 100 via the backflow prevention diode 109.

第4の接続点110は、第2の直流入力端子101及び第2の直流出力端子103に電気的に接続される。 The fourth connection point 110 is electrically connected to the second DC input terminal 101 and the second DC output terminal 103.

第2の直流出力端子103は、第4の接続点110を介して第2の直流入力端子101に電気的に接続される。これにより、第2の直流出力端子103の電位を第2の直流入力端子101の電位にすることができる。 The second DC output terminal 103 is electrically connected to the second DC input terminal 101 via the fourth connection point 110. As a result, the potential of the second DC output terminal 103 can be set to the potential of the second DC input terminal 101.

スイッチ素子111は、第1のスイッチ素子端子111a及び第2のスイッチ素子端子111bを備える。第1のスイッチ素子端子111aは、第3の接続点107に電気的に接続される。第2のスイッチ素子端子111bは、第4の接続点110に電気的に接続される。スイッチ素子111は、第1のスイッチ素子端子111aと第2のスイッチ素子端子111bとが導通するオン状態と、第1のスイッチ素子端子111aと第2のスイッチ素子端子111bとが導通しないオフ状態と、の間で状態を切り替える。 The switch element 111 includes a first switch element terminal 111a and a second switch element terminal 111b. The first switch element terminal 111a is electrically connected to the third connection point 107. The second switch element terminal 111b is electrically connected to the fourth connection point 110. The switch element 111 has an on state in which the first switch element terminal 111a and the second switch element terminal 111b are conductive, and an off state in which the first switch element terminal 111a and the second switch element terminal 111b are not conductive. Switch the state between ,.

この実施の形態においては、スイッチ素子111は、金属酸化物半導体電界効果トランジスタ(MOSFET)、絶縁ゲートバイポーラトランジスタ(IGBT)等である。スイッチ素子111がN型MOSFETである場合は、第1のスイッチ素子端子111aは、ドレインである。また、第2のスイッチ素子端子111bは、ソースである。また、スイッチ素子111がIGBTである場合は、第1のスイッチ素子端子111aは、コレクタである。また、第2のスイッチ素子端子111bは、エミッタである。 In this embodiment, the switch element 111 is a metal oxide semiconductor field effect transistor (MOSFET), an insulated gate bipolar transistor (IGBT), or the like. When the switch element 111 is an N-type MOSFET, the first switch element terminal 111a is a drain. Further, the second switch element terminal 111b is a source. When the switch element 111 is an IGBT, the first switch element terminal 111a is a collector. Further, the second switch element terminal 111b is an emitter.

コイル108及びスイッチ素子111は、第3の接続点107を介して電気的に直列接続される。電気的に直列接続されるコイル108及びスイッチ素子111の一方の端子となる第1のコイル端子108aは、第1の接続点104を介して第1の直流入力端子100に電気的に接続される。電気的に直列接続されるコイル108及びスイッチ素子111の他方の端子となる第2のスイッチ素子端子111bは、第4の接続点110を介して第2の直流入力端子101に電気的に接続される。これにより、スイッチ素子111の状態がオン状態である場合は、第1の直流入力端子100からコイル108及びスイッチ素子111を経由して第2の直流入力端子101に向けて電流を流すことができる。これにより、スイッチ素子111の状態がオン状態である場合は、コイル108にエネルギーを蓄積することができる。 The coil 108 and the switch element 111 are electrically connected in series via a third connection point 107. The first coil terminal 108a, which is one terminal of the coil 108 electrically connected in series and the switch element 111, is electrically connected to the first DC input terminal 100 via the first connection point 104. .. The coil 108 electrically connected in series and the second switch element terminal 111b, which is the other terminal of the switch element 111, are electrically connected to the second DC input terminal 101 via the fourth connection point 110. To. As a result, when the state of the switch element 111 is on, a current can flow from the first DC input terminal 100 toward the second DC input terminal 101 via the coil 108 and the switch element 111. .. As a result, energy can be stored in the coil 108 when the switch element 111 is in the ON state.

昇圧チョッパ回路10は、制御回路113をさらに備える。 The boost chopper circuit 10 further includes a control circuit 113.

制御回路113は、マイクロコントローラ等により構成される。制御回路113は、スイッチ素子111の状態をオン状態とオフ状態との間で切り替える信号をスイッチ素子111に入力する。制御回路113は、望ましくは、入力する信号をパルス幅変調(PWM)する。このため、制御回路113は、望ましくは、スイッチ素子111をPWM制御する。 The control circuit 113 is composed of a microcontroller or the like. The control circuit 113 inputs a signal for switching the state of the switch element 111 between the on state and the off state to the switch element 111. The control circuit 113 preferably pulse-width-modulates (PWM) the input signal. Therefore, the control circuit 113 preferably PWM-controls the switch element 111.

1.2 突入電流の抑制
図12は、本発明の例示的な実施形態の昇圧チョッパ回路と比較される昇圧チョッパ回路に流れる突入電流を説明する図である。図2は、本発明の例示的な実施形態の昇圧チョッパ回路に流れる突入電流を説明する図である。
1.2 Suppression of inrush current FIG. 12 is a diagram illustrating an inrush current flowing through a boost chopper circuit compared with the boost chopper circuit of the exemplary embodiment of the present invention. FIG. 2 is a diagram illustrating an inrush current flowing through a step-up chopper circuit according to an exemplary embodiment of the present invention.

図12に図示される昇圧チョッパ回路90においては、第1の直流入力端子100及び第2の直流入力端子101にそれぞれ直流源11の第1の極11a及び第2の極11bが電気的に接続された際に、第1の直流入力端子100と第2の直流入力端子101との間に入力される直流の電圧VINが上昇する。このため、電気的に直列接続されるコイル108及び平滑コンデンサ900に電圧VINとほぼ同じ電圧を有する直流が印加される。このため、第1の直流出力端子102と第2の直流出力端子103との間に出力される直流の電圧VOUTは、コイル108と平滑コンデンサ900との共振により、電圧VINのおよそ2倍に達する可能性がある。このため、平滑コンデンサ900に高い電圧VOUTを有する直流が印加される。このため、平滑コンデンサ900及び負荷の耐圧が不足する場合は、これらを破壊する恐れがある。また、直流源111が接続された際に、平滑コンデンサ900が急激に充電される。このため、突入電流IRを抑制することが困難である。 In the boost chopper circuit 90 illustrated in FIG. 12, the first pole 11a and the second pole 11b of the DC source 11 are electrically connected to the first DC input terminal 100 and the second DC input terminal 101, respectively. At that time, the DC voltage VIN input between the first DC input terminal 100 and the second DC input terminal 101 rises. Therefore, a direct current having a voltage substantially the same as the voltage VIN is applied to the coil 108 and the smoothing capacitor 900 electrically connected in series. Therefore, the DC voltage VOUT output between the first DC output terminal 102 and the second DC output terminal 103 reaches about twice the voltage VIN due to the resonance between the coil 108 and the smoothing capacitor 900. there is a possibility. Therefore, a direct current having a high voltage VOUT is applied to the smoothing capacitor 900. Therefore, if the withstand voltage of the smoothing capacitor 900 and the load is insufficient, they may be destroyed. Further, when the DC source 111 is connected, the smoothing capacitor 900 is rapidly charged. Therefore, it is difficult to suppress the inrush current IR.

図2に図示される昇圧チョッパ回路10においても、第1の直流入力端子100及び第2の直流入力端子101にそれぞれ直流源11の第1の極11a及び第2の極11bが電気的に接続された際に、第1の直流入力端子100と第2の直流入力端子101との間に入力される直流の電圧VINが上昇する。しかし、電圧VINの上昇に伴い、コンデンサ106による容量結合により、第1の直流出力端子102の電位が第1の直流入力端子100の電位とともに上昇する。このため、コンデンサ106の第1のコンデンサ端子106aとコンデンサ106の第2のコンデンサ端子106bとの間に高い電位差が発生しない。このため、コンデンサ106がほとんど充電されない。このため、突入電流IRを抑制することができる。なお、コイル108にはわずかな電流しか流れないため、第1の直流出力端子102と第2の直流出力端子103との間に出力される直流の電圧VOUTは、電圧VINとほぼ同じ電圧までしか上昇しない。 Also in the step-up chopper circuit 10 illustrated in FIG. 2, the first pole 11a and the second pole 11b of the DC source 11 are electrically connected to the first DC input terminal 100 and the second DC input terminal 101, respectively. At that time, the DC voltage VIN input between the first DC input terminal 100 and the second DC input terminal 101 rises. However, as the voltage VIN rises, the potential of the first DC output terminal 102 rises together with the potential of the first DC input terminal 100 due to capacitive coupling by the capacitor 106. Therefore, a high potential difference does not occur between the first capacitor terminal 106a of the capacitor 106 and the second capacitor terminal 106b of the capacitor 106. Therefore, the capacitor 106 is hardly charged. Therefore, the inrush current IR can be suppressed. Since only a small amount of current flows through the coil 108, the DC voltage VOUT output between the first DC output terminal 102 and the second DC output terminal 103 is limited to almost the same voltage as the voltage VIN. Does not rise.

この実施形態においては、ひとつのコンデンサ106により突入電流IRを抑制することができる。このため、多数の追加部品を必要とすることなく突入電流IRを抑制することができる。このことは、昇圧チョッパ回路10を低コストで構成することができることを意味する。 In this embodiment, the inrush current IR can be suppressed by one capacitor 106. Therefore, the inrush current IR can be suppressed without requiring a large number of additional parts. This means that the boost chopper circuit 10 can be configured at low cost.

1.3 コンデンサの耐圧
図12に図示される昇圧チョッパ回路90においては、平滑コンデンサ900には、昇圧チョッパ回路90が入力された直流を昇圧している間に、昇圧された直流が印加される。
1.3 Withstand voltage of capacitor In the boost chopper circuit 90 shown in FIG. 12, the boosted direct current is applied to the smoothing capacitor 900 while the boost chopper circuit 90 boosts the input direct current. ..

これに対して、図2に図示される昇圧チョッパ回路10においては、コンデンサ106には、昇圧チョッパ回路10が入力された直流を昇圧している間に、第1の直流入力端子100の電位と第1の直流出力端子102の電位との差に一致する電圧を有する直流が印加される。 On the other hand, in the boost chopper circuit 10 illustrated in FIG. 2, the capacitor 106 receives the potential of the first DC input terminal 100 while the boost chopper circuit 10 boosts the input direct current. A direct current having a voltage corresponding to the difference from the potential of the first direct current output terminal 102 is applied.

したがって、昇圧チョッパ回路10のコンデンサ106の耐圧は、昇圧チョッパ回路90の平滑コンデンサ900の耐圧より低くてもよい。このことは、昇圧チョッパ回路10を低コストで構成することができることを意味する。 Therefore, the withstand voltage of the capacitor 106 of the boost chopper circuit 10 may be lower than the withstand voltage of the smoothing capacitor 900 of the boost chopper circuit 90. This means that the boost chopper circuit 10 can be configured at low cost.

1.4 短絡時の挙動の改善
図12に図示される昇圧チョッパ回路90においては、平滑コンデンサ900が短絡した場合は、直流源11の第1の極11a及び第2の極11bが、コイル108及び逆流防止ダイオード109を介して短絡する。このため、大きな電流が流れる。
1.4 Improvement of behavior at the time of short circuit In the step-up chopper circuit 90 shown in FIG. 12, when the smoothing capacitor 900 is short-circuited, the first pole 11a and the second pole 11b of the DC source 11 are replaced with the coil 108. And short circuit through the backflow prevention diode 109. Therefore, a large current flows.

これに対して、図2に図示される昇圧チョッパ回路10においては、コンデンサ106が短絡した場合は、コイル108の第1のコイル端子108a及び逆流防止ダイオード109の第2のダイオード端子109bとの間が短絡するにすぎず、直流源11より大きな電流が流れ続けることがない。流れる電流は、コンデンサ106が放電させられることにより生成される電流に限られる。 On the other hand, in the boost chopper circuit 10 shown in FIG. 2, when the capacitor 106 is short-circuited, it is between the first coil terminal 108a of the coil 108 and the second diode terminal 109b of the backflow prevention diode 109. Is merely a short circuit, and a current larger than that of the DC source 11 does not continue to flow. The flowing current is limited to the current generated by discharging the capacitor 106.

したがって、昇圧チョッパ回路10は、高い安全性を有する。 Therefore, the boost chopper circuit 10 has high safety.

1.5 昇圧動作
図3及び図4は、本発明の例示的な実施形態の昇圧チョッパ回路に流れる電流を説明する図である。図3は、スイッチ素子の状態がオン状態である場合に流れる電流を説明する。図4は、スイッチ素子の状態がオフ状態である場合に流れる電流を説明する。
1.5 Boosting Operation FIGS. 3 and 4 are diagrams illustrating a current flowing through a boosting chopper circuit according to an exemplary embodiment of the present invention. FIG. 3 describes the current that flows when the state of the switch element is the ON state. FIG. 4 describes the current that flows when the state of the switch element is in the off state.

昇圧チョッパ回路10を用いる昇圧方法は、昇圧チョッパ回路10においてスイッチ素子111の状態をオン状態にする工程を備える。 The boosting method using the boosting chopper circuit 10 includes a step of turning on the state of the switch element 111 in the boosting chopper circuit 10.

当該工程は、図3に図示されるように、昇圧チョッパ回路10に第1の電流I1を入力する。また、当該工程は、入力した第1の電流I1の一部の電流I11をコイル108に流してコイル108にエネルギーを蓄積する。また、当該工程は、コンデンサ106を放電させることにより第2の電流I12を生成する。また、当該工程は、生成した第2の電流I12の少なくとも一部の電流を昇圧チョッパ回路10から出力させる。 In this step, as shown in FIG. 3, a first current I1 is input to the boost chopper circuit 10. Further, in this step, a part of the current I11 of the input first current I1 is passed through the coil 108 to store energy in the coil 108. Further, in this step, a second current I12 is generated by discharging the capacitor 106. Further, in this step, at least a part of the generated second current I12 is output from the boost chopper circuit 10.

第1の電流I1は、電流I11及び第2の電流I12を含む。 The first current I1 includes a current I11 and a second current I12.

昇圧チョッパ回路10が下述する入力コンデンサ114を備えない場合は、理想的には、第1の電流I1は、電流I11及び第2の電流I12を合流させた電流に一致する。昇圧チョッパ回路10が下述する出力コンデンサ115を備えない場合は、理想的には、昇圧チョッパ回路10から出力される電流は、第2の電流I12に一致する。 If the boost chopper circuit 10 does not include the input capacitor 114 described below, ideally the first current I1 corresponds to the combined current I11 and second current I12. When the boost chopper circuit 10 does not include the output capacitor 115 described below, ideally, the current output from the boost chopper circuit 10 coincides with the second current I12.

電流I11は、第1の直流入力端子100からコイル108及びスイッチ素子111を経由して第2の直流入力端子101まで流れる。 The current I11 flows from the first DC input terminal 100 to the second DC input terminal 101 via the coil 108 and the switch element 111.

第2の電流I12は、第1の直流入力端子100からコンデンサ106及び負荷12を経由して第2の直流入力端子101まで流れる。 The second current I12 flows from the first DC input terminal 100 to the second DC input terminal 101 via the capacitor 106 and the load 12.

また、昇圧チョッパ回路10を用いる昇圧方法は、昇圧チョッパ回路10においてスイッチ素子111の状態をオフ状態にする工程を備える。 Further, the boosting method using the boosting chopper circuit 10 includes a step of turning off the state of the switch element 111 in the boosting chopper circuit 10.

当該工程は、図4に図示されるように、コイル108にエネルギーを放出させて第3の電流I3を生成する。また、当該工程は、生成した第3の電流I3の一部の電流I31をコンデンサ106に流してコンデンサ106を充電する。また、当該工程は、生成した第3の電流I3の残余の電流I32の少なくとも一部の電流を昇圧チョッパ回路10から出力させる。 The step causes the coil 108 to release energy to generate a third current I3, as illustrated in FIG. Further, in this step, a part of the generated current I31 of the third current I3 is passed through the capacitor 106 to charge the capacitor 106. Further, in this step, at least a part of the remaining current I32 of the generated third current I3 is output from the boost chopper circuit 10.

第3の電流I3は、電流I31及び電流I32を含む。 The third current I3 includes a current I31 and a current I32.

昇圧チョッパ回路10が下述する入力コンデンサ114及び出力コンデンサ115を備えない場合は、理想的には、昇圧チョッパ回路10に入力される電流及び昇圧チョッパ回路10から出力される電流は、電流I32に一致する。 When the boost chopper circuit 10 does not have the input capacitor 114 and the output capacitor 115 described below, ideally, the current input to the boost chopper circuit 10 and the current output from the boost chopper circuit 10 become the current I32. Match.

電流I32は、第1の直流入力端子100からコイル108、逆流防止ダイオード109及び負荷12を経由して第2の直流入力端子101まで流れる。 The current I32 flows from the first DC input terminal 100 to the second DC input terminal 101 via the coil 108, the backflow prevention diode 109, and the load 12.

電流I31は、コイル108、逆流防止ダイオード109及びコンデンサ106を循環して流れる。 The current I31 circulates through the coil 108, the backflow prevention diode 109, and the capacitor 106.

昇圧チョッパ回路10を用いる昇圧方法によれば、コイル108にエネルギーを放出させることにより生成される第3の電流I3が昇圧チョッパ回路10から出力される期間に、第1の直流入力端子100と第2の直流入力端子101との間に入力される直流の電圧VINとコイル108に誘導される起電力VLとの和の電圧VIN+VLを有する直流が第1の直流出力端子102と第2の直流出力端子103との間に出力される。 According to the boosting method using the boost chopper circuit 10, the first DC input terminal 100 and the first DC input terminal 100 and the first DC input terminal 100 and the third current I3 generated by releasing energy to the coil 108 are output from the boost chopper circuit 10. The DC having the sum voltage VIN + VL of the DC voltage VIN input between the two DC input terminals 101 and the electromotive force VL induced in the coil 108 is the first DC output terminal 102 and the second DC output. It is output between the terminal 103 and the terminal 103.

また、昇圧チョッパ回路10を用いる昇圧方法によれば、コイル108にエネルギーを放出させることにより生成される第3の電流I3が昇圧チョッパ回路10から出力されない期間に、コンデンサ106を放電させることにより生成される第2の電流I12が昇圧チョッパ回路10から出力される。これにより、昇圧チョッパ回路10からは、直流が連続的に出力される。また、コンデンサ106は、直流に含まれる脈動を抑制する平滑コンデンサとなる。 Further, according to the boosting method using the boosting chopper circuit 10, the third current I3 generated by releasing energy to the coil 108 is generated by discharging the capacitor 106 during the period when the boosting chopper circuit 10 does not output the third current I3. The second current I12 to be generated is output from the step-up chopper circuit 10. As a result, direct current is continuously output from the boost chopper circuit 10. Further, the capacitor 106 is a smoothing capacitor that suppresses pulsation contained in direct current.

1.6 プラス及びマイナスの入れ替え
図5は、本発明の例示的な実施形態の第1変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。
1.6 Replacing Plus and Minus FIG. 5 is a circuit diagram illustrating a DC power supply device including a boost chopper circuit according to a first modification of an exemplary embodiment of the present invention.

第1変形例においては、直流源11の第1の極11aは、負極である。また、直流源11の第2の極11bは、正極である。 In the first modification, the first electrode 11a of the DC source 11 is a negative electrode. The second electrode 11b of the DC source 11 is a positive electrode.

また、第1変形例においては、第1の直流入力端子100は、マイナス入力端子である。また、第2の直流入力端子101は、プラス入力端子である。また、第1の直流出力端子102は、マイナス出力端子である。また、第2の直流出力端子103は、プラス出力端子である。また、第1のダイオード端子109aは、カソードである。また、第2のダイオード端子109bは、アノードである。 Further, in the first modification, the first DC input terminal 100 is a negative input terminal. The second DC input terminal 101 is a positive input terminal. The first DC output terminal 102 is a negative output terminal. The second DC output terminal 103 is a positive output terminal. Further, the first diode terminal 109a is a cathode. The second diode terminal 109b is an anode.

また、第1変形例においては、スイッチ素子111がN型MOSFETである場合は、第1のスイッチ素子端子111aは、ソースである。また、第2のスイッチ素子端子111bは、ドレインである。また、スイッチ素子111がIGBTである場合は、第1のスイッチ素子端子111aは、エミッタである。また、第2のスイッチ素子端子111bは、コレクタである。 Further, in the first modification, when the switch element 111 is an N-type MOSFET, the first switch element terminal 111a is a source. Further, the second switch element terminal 111b is a drain. When the switch element 111 is an IGBT, the first switch element terminal 111a is an emitter. Further, the second switch element terminal 111b is a collector.

1.7 入力コンデンサの追加
図6は、本発明の例示的な実施形態の第2変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。
1.7 Addition of Input Capacitor FIG. 6 is a circuit diagram illustrating a DC power supply device including a step-up chopper circuit of a second modification of an exemplary embodiment of the present invention.

図6に図示される昇圧チョッパ回路30は、入力コンデンサ114をさらに備える。 The boost chopper circuit 30 illustrated in FIG. 6 further includes an input capacitor 114.

入力コンデンサ114は、第1の入力コンデンサ端子114a及び第2の入力コンデンサ端子114bを備える。第1の入力コンデンサ端子114aは、第1の直流入力端子100に電気的に接続される。第2の入力コンデンサ端子114bは、第2の直流入力端子101に電気的に接続される。 The input capacitor 114 includes a first input capacitor terminal 114a and a second input capacitor terminal 114b. The first input capacitor terminal 114a is electrically connected to the first DC input terminal 100. The second input capacitor terminal 114b is electrically connected to the second DC input terminal 101.

入力コンデンサ114は、第1の直流入力端子100と第2の直流入力端子101との間に入力される直流に含まれる高周波成分に対して小さいインピーダンスを有する。このため、入力コンデンサ114は、当該高周波成分をバイパスする。これにより、ノイズが抑制される。また、昇圧チョッパ回路30の動作が安定する。 The input capacitor 114 has a small impedance with respect to a high frequency component included in the direct current input between the first direct current input terminal 100 and the second direct current input terminal 101. Therefore, the input capacitor 114 bypasses the high frequency component. As a result, noise is suppressed. In addition, the operation of the boost chopper circuit 30 is stable.

入力コンデンサ114は、望ましくは、コンデンサ106の容量の0.01倍以上0.2倍以下の容量を有する。入力コンデンサ114の容量がコンデンサ106の容量の0.01倍より小さい場合は、ノイズを抑制し昇圧チョッパ回路30の動作を安定させる効果が得られにくくなる。入力コンデンサ114の容量がコンデンサ106の容量の0.2倍より大きい場合は、突入電流IRを抑制する効果が得られにくくなる。 The input capacitor 114 preferably has a capacitance of 0.01 times or more and 0.2 times or less the capacity of the capacitor 106. When the capacity of the input capacitor 114 is smaller than 0.01 times the capacity of the capacitor 106, it becomes difficult to obtain the effect of suppressing noise and stabilizing the operation of the step-up chopper circuit 30. When the capacity of the input capacitor 114 is larger than 0.2 times the capacity of the capacitor 106, it becomes difficult to obtain the effect of suppressing the inrush current IR.

第1の入力コンデンサ端子114a及び第2の入力コンデンサ端子114bは、それぞれ第1の接続点104及び第4の接続点110に近接する。これにより、高周波成分を入力コンデンサ114に効果的に流すことができる。 The first input capacitor terminal 114a and the second input capacitor terminal 114b are close to the first connection point 104 and the fourth connection point 110, respectively. As a result, the high frequency component can be effectively flowed to the input capacitor 114.

1.8 出力コンデンサの追加
図7は、本発明の例示的な実施形態の第3変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。
1.8 Addition of Output Capacitor FIG. 7 is a circuit diagram illustrating a DC power supply device including a step-up chopper circuit according to a third modification of an exemplary embodiment of the present invention.

図7に図示される昇圧チョッパ回路40は、出力コンデンサ115をさらに備える。 The boost chopper circuit 40 illustrated in FIG. 7 further includes an output capacitor 115.

出力コンデンサ115は、第1の出力コンデンサ端子115a及び第2の出力コンデンサ端子115bを備える。第1の出力コンデンサ端子115aは、第1の直流出力端子102に電気的に接続される。第2の出力コンデンサ端子115bは、第2の直流出力端子103に電気的に接続される。 The output capacitor 115 includes a first output capacitor terminal 115a and a second output capacitor terminal 115b. The first output capacitor terminal 115a is electrically connected to the first DC output terminal 102. The second output capacitor terminal 115b is electrically connected to the second DC output terminal 103.

出力コンデンサ115は、第1の直流出力端子102と第2の直流出力端子103との間に出力される直流に含まれる高周波成分に対して小さいインピーダンスを有する。このため、出力コンデンサ115は、当該高周波成分をバイパスする。これにより、ノイズが抑制される。また、昇圧チョッパ回路40の動作が安定する。 The output capacitor 115 has a small impedance with respect to a high frequency component included in the direct current output between the first direct current output terminal 102 and the second direct current output terminal 103. Therefore, the output capacitor 115 bypasses the high frequency component. As a result, noise is suppressed. Moreover, the operation of the step-up chopper circuit 40 is stable.

出力コンデンサ115は、望ましくは、コンデンサ106の容量の0.01倍以上0.2倍以下の容量を有する。出力コンデンサ115の容量がコンデンサ106の容量の0.01倍より小さい場合は、ノイズを抑制し昇圧チョッパ回路40の動作を安定させる効果が得られにくくなる。出力コンデンサ115の容量がコンデンサ106の容量の0.2倍より大きい場合は、突入電流IRを抑制する効果が得られにくくなる。 The output capacitor 115 preferably has a capacitance of 0.01 times or more and 0.2 times or less the capacity of the capacitor 106. When the capacity of the output capacitor 115 is smaller than 0.01 times the capacity of the capacitor 106, it becomes difficult to obtain the effect of suppressing noise and stabilizing the operation of the step-up chopper circuit 40. When the capacity of the output capacitor 115 is larger than 0.2 times the capacity of the capacitor 106, it becomes difficult to obtain the effect of suppressing the inrush current IR.

第1の出力コンデンサ端子115a及び第2の出力コンデンサ端子115bは、それぞれ第2の接続点105及び第4の接続点110に近接する。これにより、高周波成分を出力コンデンサ115に効果的に流すことができる。 The first output capacitor terminal 115a and the second output capacitor terminal 115b are close to the second connection point 105 and the fourth connection point 110, respectively. As a result, the high frequency component can be effectively flowed to the output capacitor 115.

昇圧チョッパ回路40が出力コンデンサ115に加えて入力コンデンサ114を備えてもよい。 The boost chopper circuit 40 may include an input capacitor 114 in addition to the output capacitor 115.

1.9 同期整流スイッチ素子の追加
図8は、本発明の例示的な実施形態の第4変形例の昇圧チョッパ回路を備える直流電源装置を図示する回路図である。
1.9 Addition of Synchronous Rectifier Switch Element FIG. 8 is a circuit diagram illustrating a DC power supply device including a step-up chopper circuit according to a fourth modification of an exemplary embodiment of the present invention.

図8に図示される昇圧チョッパ回路50は、同期整流スイッチ素子116をさらに備える。 The boost chopper circuit 50 illustrated in FIG. 8 further includes a synchronous rectification switch element 116.

同期整流スイッチ素子116は、第1の同期整流スイッチ素子端子116a及び第2の同期整流スイッチ素子端子116bを備える。第1の同期整流スイッチ素子端子116aは、第1のダイオード端子109aに電気的に接続される。第2の同期整流スイッチ素子端子116bは、第2のダイオード端子109bに電気的に接続される。同期整流スイッチ素子116は、第1の同期整流スイッチ素子端子116aと第2の同期整流スイッチ素子端子116bとが導通するオン状態と、第1の同期整流スイッチ素子端子116aと第2の同期整流スイッチ素子端子116bとが導通しないオフ状態と、の間で状態を切り替える。 The synchronous rectification switch element 116 includes a first synchronous rectification switch element terminal 116a and a second synchronous rectification switch element terminal 116b. The first synchronous rectification switch element terminal 116a is electrically connected to the first diode terminal 109a. The second synchronous rectifier switch element terminal 116b is electrically connected to the second diode terminal 109b. The synchronous rectifier switch element 116 is in an on state in which the first synchronous rectifier switch element terminal 116a and the second synchronous rectifier switch element terminal 116b are conductive, and the first synchronous rectifier switch element terminal 116a and the second synchronous rectifier switch. The state is switched between the off state in which the element terminal 116b is not conductive and the off state.

第4変形例においては、同期整流スイッチ素子116は、MOSFET、IGBT等である。同期整流スイッチ素子116がN型MOSFETである場合は、第1の同期整流スイッチ素子端子116aは、ソースである。また、第2の同期整流スイッチ素子端子116bは、ドレインである。MOSFETの内蔵ダイオードがダイオード109として使用されてもよい。また、同期整流スイッチ素子116がIGBTである場合は、第1の同期整流スイッチ素子端子116aは、エミッタである。また、第2の同期整流スイッチ素子端子116bは、コレクタである。 In the fourth modification, the synchronous rectification switch element 116 is a MOSFET, an IGBT, or the like. When the synchronous rectification switch element 116 is an N-type MOSFET, the first synchronous rectification switch element terminal 116a is a source. Further, the second synchronous rectification switch element terminal 116b is a drain. The built-in diode of the MOSFET may be used as the diode 109. When the synchronous rectification switch element 116 is an IGBT, the first synchronous rectification switch element terminal 116a is an emitter. Further, the second synchronous rectification switch element terminal 116b is a collector.

昇圧チョッパ回路10は、還流ダイオード112をさらに備える。 The boost chopper circuit 10 further includes a freewheeling diode 112.

還流ダイオード112は、第1の還流ダイオード端子112a及び第2の還流ダイオード端子112bを備える。第1の還流ダイオード端子112aは、第1のスイッチ素子端子111aに電気的に接続される。第2の還流ダイオード端子112bは、第2のスイッチ素子端子111bに電気的に接続される。 The freewheeling diode 112 includes a first freewheeling diode terminal 112a and a second freewheeling diode terminal 112b. The first freewheeling diode terminal 112a is electrically connected to the first switch element terminal 111a. The second freewheeling diode terminal 112b is electrically connected to the second switch element terminal 111b.

この第4変形例においては、第1の還流ダイオード端子112aは、カソードである。また、第2の還流ダイオード端子112bは、アノードである。 In this fourth modification, the first freewheeling diode terminal 112a is a cathode. Further, the second freewheeling diode terminal 112b is an anode.

スイッチ素子111及び還流ダイオード112の組が、還流ダイオード112の役割と同様の役割を有する寄生ダイオードを内蔵するスイッチ素子に置き換えられてもよい。 The set of the switch element 111 and the freewheeling diode 112 may be replaced with a switch element containing a parasitic diode having a role similar to that of the freewheeling diode 112.

図9は、本発明の例示的な実施形態の第4変形例の昇圧チョッパ回路のスイッチ素子及び同期整流スイッチ素子の状態の時間変化を図示するタイミングチャートである。 FIG. 9 is a timing chart illustrating the time change of the state of the switch element and the synchronous rectification switch element of the boost chopper circuit of the fourth modification of the exemplary embodiment of the present invention.

制御回路113は、同期整流動作をスイッチ素子111及び同期整流スイッチ素子116に繰り返し行わせる信号をスイッチ素子111及び同期整流スイッチ素子116に入力する。 The control circuit 113 inputs a signal to the switch element 111 and the synchronous rectification switch element 116 that causes the switch element 111 and the synchronous rectification switch element 116 to repeatedly perform the synchronous rectification operation.

制御回路113は、1回の同期整流動作をスイッチ素子111及び同期整流スイッチ素子116に行わせる間に、図9に図示されるようにスイッチ素子111の状態をオン状態にし同期整流スイッチ素子116の状態をオフ状態にした後にスイッチ素子111の状態をオフ状態にし同期整流スイッチ素子116の状態をオン状態にする信号をスイッチ素子111及び同期整流スイッチ素子116に入力する。これにより、第3の電流I3が逆流防止ダイオード109を通過する際に生じる損失が抑制され、昇圧チョッパ回路50の効率を向上することができる。 While the control circuit 113 causes the switch element 111 and the synchronous rectification switch element 116 to perform one synchronous rectification operation, the state of the switch element 111 is turned on as shown in FIG. 9, and the synchronous rectification switch element 116 After turning off the state, a signal for turning off the state of the switch element 111 and turning on the state of the synchronous rectifying switch element 116 is input to the switch element 111 and the synchronous rectifying switch element 116. As a result, the loss generated when the third current I3 passes through the backflow prevention diode 109 is suppressed, and the efficiency of the step-up chopper circuit 50 can be improved.

望ましくは、スイッチ素子111の状態をオン状態にし同期整流スイッチ素子116の状態をオフ状態にする期間T1と、スイッチ素子111の状態をオフ状態にし同期整流スイッチ素子116の状態をオン状態にする期間T2との間には、スイッチ素子111及び同期整流スイッチ素子116の両方の状態をオフ状態にするデッドタイムT3が挟まれる。これにより、スイッチ素子111及び同期整流スイッチ素子116の状態の切り替えの遅延によりスイッチ素子111及び同期整流スイッチ素子116の両方の状態がオン状態になり貫通電流が発生することを抑制することができる。したがって、スイッチ素子111及び同期整流スイッチ素子116が故障することを抑制することができる。 Desirably, a period T1 in which the state of the switch element 111 is turned on and the state of the synchronous rectifying switch element 116 is turned off, and a period in which the state of the switch element 111 is turned off and the state of the synchronous rectifying switch element 116 is turned on. A dead time T3 that turns off the states of both the switch element 111 and the synchronous rectifying switch element 116 is sandwiched between the T2 and the T2. As a result, it is possible to suppress that the states of both the switch element 111 and the synchronous rectifying switch element 116 are turned on due to the delay in switching the states of the switch element 111 and the synchronous rectifying switch element 116, and a through current is generated. Therefore, it is possible to prevent the switch element 111 and the synchronous rectification switch element 116 from failing.

制御回路113が、昇圧チョッパ回路50が昇圧動作を停止した後に、同期整流スイッチ素子116の状態の切り替えを行う信号を同期整流スイッチ素子116に入力してもよい。これにより、コンデンサ106に蓄積されているエネルギーを直流源11に戻すことができる。したがって、エネルギーの利用効率を向上することができる。 The control circuit 113 may input a signal for switching the state of the synchronous rectifying switch element 116 to the synchronous rectifying switch element 116 after the boosting chopper circuit 50 has stopped the boosting operation. As a result, the energy stored in the capacitor 106 can be returned to the DC source 11. Therefore, the energy utilization efficiency can be improved.

図10及び図11は、本発明の例示的な実施形態の第4変形例の昇圧チョッパ回路に流れる電流を説明する図である。図10及び図11は、昇圧チョッパ回路が昇圧動作を停止した後に同期整流スイッチの状態の切り替えが行われた際に流れる電流を説明する。 10 and 11 are diagrams for explaining the current flowing through the boost chopper circuit of the fourth modification of the exemplary embodiment of the present invention. 10 and 11 show the current that flows when the state of the synchronous rectifier switch is switched after the boost chopper circuit stops the boost operation.

まず、スイッチ素子111の状態がオフ状態のまま維持される場合について説明する。 First, a case where the state of the switch element 111 is maintained in the off state will be described.

同期整流スイッチ素子116の状態の切り替えが行われ、同期整流スイッチ素子116の状態がオン状態になった場合は、図10に図示されるように、コンデンサ106が放電させられることにより生成される電流IAが、コンデンサ106、同期整流スイッチ素子116及びコイル108を循環して流れる。このため、コイル108にエネルギーが蓄積される。 When the state of the synchronous rectifying switch element 116 is switched and the state of the synchronous rectifying switch element 116 is turned on, the current generated by discharging the capacitor 106 is as shown in FIG. The IA circulates through the capacitor 106, the synchronous rectifier switch element 116, and the coil 108. Therefore, energy is stored in the coil 108.

同期整流スイッチ素子116の状態がオン状態になった後にさらに同期整流スイッチ素子116の状態の切り替えが行われ同期整流スイッチ素子116の状態がオフ状態になった場合は、図11に図示されるように、コイル108にエネルギーを放出させることにより生成される電流IBが、第2の直流入力端子101から還流ダイオード112及びコイル108を経由して第1の直流入力端子100まで流れる。このため、コイル108に蓄積されていたエネルギーが直流源11に戻される。 When the state of the synchronous rectifying switch element 116 is further switched after the state of the synchronous rectifying switch element 116 is turned on and the state of the synchronous rectifying switch element 116 is turned off, as shown in FIG. In addition, the current IB generated by releasing energy to the coil 108 flows from the second DC input terminal 101 to the first DC input terminal 100 via the freewheeling diode 112 and the coil 108. Therefore, the energy stored in the coil 108 is returned to the DC source 11.

したがって、同期整流スイッチ素子116の状態をオン状態にした後に同期整流スイッチ素子116の状態のオフ状態にすることにより、コンデンサ106に蓄積されているエネルギーをコイル108を経由して直流源11に戻すことができる。また、同期整流スイッチ素子116の状態をオン状態にした後に同期整流スイッチ素子116の状態のオフ状態にすることをコンデンサ106に蓄積されているエネルギーがなくなるまで繰り返すことにより、コンデンサ106に蓄積されているエネルギーの多くを直流源11に戻すことができる。 Therefore, by turning on the state of the synchronous rectifying switch element 116 and then turning off the state of the synchronous rectifying switch element 116, the energy stored in the capacitor 106 is returned to the DC source 11 via the coil 108. be able to. Further, the state of the synchronous rectifying switch element 116 is turned on and then the state of the synchronous rectifying switch element 116 is turned off until the energy stored in the capacitor 106 is exhausted, so that the state is accumulated in the capacitor 106. Most of the energy present can be returned to the DC source 11.

制御回路113が、スイッチ素子111及び同期整流スイッチ素子116の状態を相補的に切り替える信号をスイッチ素子111及び同期整流スイッチ素子116に入力してもよい。この場合は、還流ダイオード112に流れていた電流IBがスイッチ素子111に流れる。このため、電流IBが還流ダイオード112を流れることにより生じていた損失を抑制することができる。 The control circuit 113 may input a signal for complementaryly switching the states of the switch element 111 and the synchronous rectification switch element 116 to the switch element 111 and the synchronous rectification switch element 116. In this case, the current IB flowing through the freewheeling diode 112 flows through the switch element 111. Therefore, the loss caused by the current IB flowing through the freewheeling diode 112 can be suppressed.

この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。 Although the present invention has been described in detail, the above description is exemplary in all aspects and the invention is not limited thereto. It is understood that a myriad of variations not illustrated can be envisioned without departing from the scope of the invention.

1,2 直流電源装置
10,20,30,40,50 昇圧チョッパ回路
11 直流源
12 負荷
100 第1の直流入力端子
101 第2の直流入力端子
102 第1の直流出力端子
103 第2の直流出力端子
104 第1の接続点
105 第2の接続点
106 コンデンサ
107 第3の接続点
108 コイル
109 逆流防止ダイオード
110 第4の接続点
111 スイッチ素子
112 還流ダイオード
113 制御回路
114 入力コンデンサ
115 出力コンデンサ
116 同期整流スイッチ素子
1, 2, DC power supply 10, 20, 30, 40, 50 Boost chopper circuit 11 DC source 12 Load 100 1st DC input terminal 101 2nd DC input terminal 102 1st DC output terminal 103 2nd DC output Terminal 104 1st connection point 105 2nd connection point 106 Capacitor
107 Third connection point 108 Coil 109 Backflow prevention diode 110 Fourth connection point 111 Switch element 112 Reflux diode 113 Control circuit 114 Input capacitor 115 Output capacitor 116 Synchronous rectifier switch element

Claims (12)

第1の直流入力端子と、
第2の直流入力端子と、
第1の直流出力端子と、
第2の直流出力端子と、
前記第1の直流入力端子に電気的に接続される第1の接続点と、
前記第1の直流出力端子に電気的に接続される第2の接続点と、
前記第1の接続点に電気的に接続される第1のコンデンサ端子と、前記第2の接続点に電気的に接続される第2のコンデンサ端子と、を備えるコンデンサと、
第3の接続点と、
前記第1の接続点に電気的に接続される第1のコイル端子と、前記第3の接続点に電気的に接続される第2のコイル端子と、を備えるコイルと、
前記第3の接続点に電気的に接続される第1のダイオード端子と、前記第2の接続点に電気的に接続される第2のダイオード端子と、を備える逆流防止ダイオードと、
前記第2の直流入力端子及び前記第2の直流出力端子に電気的に接続される第4の接続点と、
前記第3の接続点に電気的に接続される第1のスイッチ素子端子と、前記第4の接続点に電気的に接続される第2のスイッチ素子端子と、を備え、前記第1のスイッチ素子端子と前記第2のスイッチ素子端子とが導通するオン状態と前記第1のスイッチ素子端子と前記第2のスイッチ素子端子とが導通しないオフ状態と、の間で状態を切り替えるスイッチ素子と、
を備える昇圧チョッパ回路。
The first DC input terminal and
With the second DC input terminal,
With the first DC output terminal,
With the second DC output terminal,
A first connection point that is electrically connected to the first DC input terminal,
A second connection point electrically connected to the first DC output terminal,
A capacitor comprising a first capacitor terminal electrically connected to the first connection point and a second capacitor terminal electrically connected to the second connection point.
With the third connection point
A coil comprising a first coil terminal electrically connected to the first connection point and a second coil terminal electrically connected to the third connection point.
A backflow prevention diode comprising a first diode terminal electrically connected to the third connection point and a second diode terminal electrically connected to the second connection point.
A fourth connection point electrically connected to the second DC input terminal and the second DC output terminal,
The first switch includes a first switch element terminal electrically connected to the third connection point and a second switch element terminal electrically connected to the fourth connection point. A switch element that switches the state between an on state in which the element terminal and the second switch element terminal are conductive and an off state in which the first switch element terminal and the second switch element terminal are not conductive.
Boost chopper circuit with.
前記第1の直流入力端子は、プラス入力端子であり、
前記第2の直流入力端子は、マイナス入力端子であり、
前記第1の直流出力端子は、プラス出力端子であり、
前記第2の直流出力端子は、マイナス出力端子であり、
前記第1のダイオード端子は、アノードであり、
前記第2のダイオード端子は、カソードである
請求項1の昇圧チョッパ回路。
The first DC input terminal is a positive input terminal.
The second DC input terminal is a negative input terminal.
The first DC output terminal is a positive output terminal.
The second DC output terminal is a negative output terminal.
The first diode terminal is an anode and
The step-up chopper circuit according to claim 1, wherein the second diode terminal is a cathode.
前記第1の直流入力端子は、マイナス入力端子であり、
前記第2の直流入力端子は、プラス入力端子であり、
前記第1の直流出力端子は、マイナス出力端子であり、
前記第2の直流出力端子は、プラス出力端子であり、
前記第1のダイオード端子は、カソードであり、
前記第2のダイオード端子は、アノードである
請求項1の昇圧チョッパ回路。
The first DC input terminal is a negative input terminal.
The second DC input terminal is a positive input terminal.
The first DC output terminal is a negative output terminal.
The second DC output terminal is a positive output terminal.
The first diode terminal is a cathode and has a cathode.
The boost chopper circuit according to claim 1, wherein the second diode terminal is an anode.
前記第1の直流入力端子に電気的に接続される第1の入力コンデンサ端子と、前記第2の直流入力端子に電気的に接続される第2の入力コンデンサ端子と、を備える入力コンデンサ
をさらに備える請求項1から3までのいずれかの昇圧チョッパ回路。
An input capacitor further comprising a first input capacitor terminal electrically connected to the first DC input terminal and a second input capacitor terminal electrically connected to the second DC input terminal. A boost chopper circuit according to any one of claims 1 to 3.
前記入力コンデンサは、前記コンデンサの容量の0.01倍以上0.2倍以下の容量を有する
請求項4の昇圧チョッパ回路。
The boost chopper circuit according to claim 4, wherein the input capacitor has a capacity of 0.01 times or more and 0.2 times or less the capacity of the capacitor.
前記第1の直流出力端子に電気的に接続される第1の出力コンデンサ端子と、前記第2の直流出力端子に電気的に接続される第2の出力コンデンサ端子と、を備える出力コンデンサ
をさらに備える請求項1から5までのいずれかの昇圧チョッパ回路。
An output capacitor further comprising a first output capacitor terminal electrically connected to the first DC output terminal and a second output capacitor terminal electrically connected to the second DC output terminal. A boost chopper circuit according to any one of claims 1 to 5.
前記出力コンデンサは、前記コンデンサの容量の0.01倍以上0.2倍以下の容量を有する
請求項6の昇圧チョッパ回路。
The boost chopper circuit according to claim 6, wherein the output capacitor has a capacity of 0.01 times or more and 0.2 times or less the capacity of the capacitor.
前記第1のダイオード端子に電気的に接続される第1の同期整流スイッチ素子端子と、前記第2のダイオード端子に電気的に接続される第2の同期整流スイッチ素子端子と、を備え、前記第1の同期整流スイッチ素子端子と前記第2の同期整流スイッチ素子端子とが導通するオン状態と前記第1の同期整流スイッチ素子端子と前記第2の同期整流スイッチ素子端子とが導通しないオフ状態との間で状態を切り替える同期整流スイッチ素子
をさらに備える請求項1から7までのいずれかの昇圧チョッパ回路。
A first synchronous rectifier switch element terminal electrically connected to the first diode terminal and a second synchronous rectifier switch element terminal electrically connected to the second diode terminal are provided. An on state in which the first synchronous rectifier switch element terminal and the second synchronous rectifier switch element terminal are conductive, and an off state in which the first synchronous rectifier switch element terminal and the second synchronous rectifier switch element terminal are not conductive. The boost chopper circuit according to any one of claims 1 to 7, further comprising a synchronous rectifier switch element for switching the state between and.
前記スイッチ素子の状態をオン状態にし前記同期整流スイッチ素子の状態をオフ状態にした後に前記スイッチ素子の状態をオフ状態にし前記同期整流スイッチ素子の状態をオン状態にする信号を前記スイッチ素子及び前記同期整流スイッチ素子に入力する制御回路
をさらに備える請求項8の昇圧チョッパ回路。
A signal for turning on the state of the switch element, turning off the state of the synchronous rectifying switch element, turning off the state of the switch element, and turning on the state of the synchronous rectifying switch element is transmitted to the switch element and the above. The boost chopper circuit according to claim 8, further comprising a control circuit for inputting to a synchronous rectifier switch element.
前記昇圧チョッパ回路が昇圧動作を停止した後に前記同期整流スイッチの状態の切り替えを行う信号を前記同期整流スイッチ素子に入力する制御回路
をさらに備える請求項8又は9の昇圧チョッパ回路。
The boost chopper circuit according to claim 8 or 9, further comprising a control circuit for inputting a signal for switching the state of the synchronous rectifier switch to the synchronous rectifier switch element after the boost chopper circuit stops the boost operation.
請求項1から10までのいずれかの昇圧チョッパ回路と、
前記第1の直流入力端子に電気的に接続される第1の極と、前記第2の直流入力端子に電気的に接続される第2の極と、を備える直流源と、
を備える直流電源装置。
A boost chopper circuit according to any one of claims 1 to 10.
A DC source comprising a first pole electrically connected to the first DC input terminal and a second pole electrically connected to the second DC input terminal.
A DC power supply equipped with.
(a) 請求項1から10までのいずれかの昇圧チョッパ回路において、前記スイッチ素子の状態をオン状態にし、前記昇圧チョッパ回路に第1の電流を入力し、前記第1の電流の一部の電流を前記コイルに流して前記コイルにエネルギーを蓄積し、前記コンデンサを放電させることにより第2の電流を生成し、前記第2の電流の少なくとも一部の電流を前記昇圧チョッパ回路から出力させる工程と、
(b) 前記スイッチ素子の状態をオフ状態にし、前記コイルに前記エネルギーを放出させて第3の電流を生成し、前記第3の電流の一部の電流を前記コンデンサに流して前記コンデンサを充電し、前記第3の電流の残余部の少なくとも一部の電流を前記昇圧チョッパ回路から出力させる工程と、
を備える昇圧方法。
(a) In any of the boost chopper circuits according to claims 1 to 10, the state of the switch element is turned on, a first current is input to the boost chopper circuit, and a part of the first current is input. A step of passing a current through the coil to store energy in the coil, discharging the capacitor to generate a second current, and outputting at least a part of the second current from the boost chopper circuit. When,
(b) The state of the switch element is turned off, the energy is released to the coil to generate a third current, and a part of the current of the third current is passed through the capacitor to charge the capacitor. Then, in the step of outputting at least a part of the current of the residual portion of the third current from the boost chopper circuit, and
A boosting method that comprises.
JP2019062309A 2019-03-28 2019-03-28 BOOST CHOPPER CIRCUIT, DC POWER SUPPLY AND BOOST METHOD Active JP7115388B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019062309A JP7115388B2 (en) 2019-03-28 2019-03-28 BOOST CHOPPER CIRCUIT, DC POWER SUPPLY AND BOOST METHOD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019062309A JP7115388B2 (en) 2019-03-28 2019-03-28 BOOST CHOPPER CIRCUIT, DC POWER SUPPLY AND BOOST METHOD

Publications (2)

Publication Number Publication Date
JP2020162385A true JP2020162385A (en) 2020-10-01
JP7115388B2 JP7115388B2 (en) 2022-08-09

Family

ID=72640250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019062309A Active JP7115388B2 (en) 2019-03-28 2019-03-28 BOOST CHOPPER CIRCUIT, DC POWER SUPPLY AND BOOST METHOD

Country Status (1)

Country Link
JP (1) JP7115388B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000050622A (en) * 1998-07-31 2000-02-18 Toko Inc Switching power supply circuit
JP2008199771A (en) * 2007-02-13 2008-08-28 Fujitsu Ten Ltd Boosting circuit control device and boosting circuit
JP2011167040A (en) * 2010-02-15 2011-08-25 Denso Corp Control apparatus for dc-dc converter
US20160268895A1 (en) * 2013-11-28 2016-09-15 Kabushiki Kaisha Yaskawa Denki DC-to-DC CONVERTER
JP2016226167A (en) * 2015-05-29 2016-12-28 パナソニックIpマネジメント株式会社 Power conversion device
JP2017017839A (en) * 2015-06-30 2017-01-19 パナソニックIpマネジメント株式会社 Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000050622A (en) * 1998-07-31 2000-02-18 Toko Inc Switching power supply circuit
JP2008199771A (en) * 2007-02-13 2008-08-28 Fujitsu Ten Ltd Boosting circuit control device and boosting circuit
JP2011167040A (en) * 2010-02-15 2011-08-25 Denso Corp Control apparatus for dc-dc converter
US20160268895A1 (en) * 2013-11-28 2016-09-15 Kabushiki Kaisha Yaskawa Denki DC-to-DC CONVERTER
JP2016226167A (en) * 2015-05-29 2016-12-28 パナソニックIpマネジメント株式会社 Power conversion device
JP2017017839A (en) * 2015-06-30 2017-01-19 パナソニックIpマネジメント株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP7115388B2 (en) 2022-08-09

Similar Documents

Publication Publication Date Title
JP5486604B2 (en) Uninterruptible power system
US9543839B2 (en) Voltage stabilizing circuit
US7535733B2 (en) Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements
KR101759808B1 (en) Flyback converter for operation with very low input voltages
US9876423B2 (en) DC-to-DC converter
JP2006014454A (en) Dc/dc converter
KR102482820B1 (en) Insulated switching power supply
JP2015159710A (en) energy recovery snubber
JP2013169057A (en) Switching power-supply circuit
JP3699082B2 (en) Switching power supply circuit
JP5642621B2 (en) Switching power supply
JP4100078B2 (en) Power regeneration circuit and power conversion device
US10530244B2 (en) Switch circuit with active snubber circuit and DC-DC converter
US20210408898A1 (en) Power regeneration snubber circuit and power supply device
US20220158553A1 (en) Dc-dc converter
JP7115388B2 (en) BOOST CHOPPER CIRCUIT, DC POWER SUPPLY AND BOOST METHOD
TWI441430B (en) High step-up dc-dc converter with leakage inductance energy recycled
JP7024784B2 (en) AC / DC conversion circuit and power factor improvement circuit
JP2004254401A (en) Boosting chopper device
JP2001286130A (en) Power-factor improving circuit
JP6942040B2 (en) Insulated switching power supply
JP4328417B2 (en) Power circuit
JP2010200470A (en) Energy regeneration snubber circuit
JPS6215023B2 (en)
JP6292972B2 (en) Power supply device and LED lighting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220711

R151 Written notification of patent or utility model registration

Ref document number: 7115388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151