JP2020156224A - 電源システム及び電源装置 - Google Patents

Abstract

【課題】高い信頼性を有する電源システム及び電源装置を提供する。【解決手段】電源システム１は、１つの負荷７０に対して電流を供給する、少なくとも２台の電源装置１０を含む。電源装置１０は、電流を負荷７０に供給するコンバータ２０と、コンバータ２０と負荷７０との間に直列に接続されているＦＥＴ４０と、コンバータ２０と負荷７０との間に流れる電流を検出する電流検出手段Ｒｓと、コンバータ２０から負荷７０に向かって流れる負荷電流の大きさに基づいて決定される垂下率でコンバータ２０の出力電圧を垂下させる垂下特性制御部３２とを備える。負荷電流が第１電流区間に含まれる場合の垂下率は、第２電流区間及び第３電流区間それぞれに負荷電流が含まれる場合の垂下率よりも大きい。第２電流区間は、第１電流区間に含まれる電流より小さい電流を含む。第３電流区間は、第１電流区間に含まれる電流より大きい電流を含む。【選択図】図５

Description

本開示は、電源システム及び電源装置に関する。

従来、２重化電源に用いられる電源装置として、負荷に対して出力する電流が大きくなるほど出力電圧を低くする電源装置が知られている（例えば、特許文献１参照）。

特開平８−２８９４６８号公報

特許文献１に開示されている電源装置によって２重化電源が構成される場合、２台の電源装置の出力同士が直結される。仮に一方の電源装置において短絡故障が生じた場合、負荷に供給する電圧が低下することが起こりうる。

本開示は、上述の点に鑑みてなされたものであり、高い信頼性を有する電源システム及び電源装置を提供することを目的とする。

幾つかの実施形態に係る電源システムは、１つの負荷に対して電流を供給する、少なくとも２台の電源装置を含む電源システムであって、前記電源装置は、電流を負荷に供給するコンバータと、前記コンバータと前記負荷との間に直列に接続されているＦＥＴと、前記コンバータと前記負荷との間に流れる電流を検出する電流検出手段と、前記コンバータから前記負荷に向かって流れる負荷電流の大きさに基づいて決定される垂下率で前記コンバータの出力電圧を垂下させる垂下特性制御部とを備え、前記負荷電流が第１電流区間に含まれる場合の垂下率は、第２電流区間及び第３電流区間それぞれに前記負荷電流が含まれる場合の垂下率よりも大きく、前記第２電流区間は、前記第１電流区間に含まれる電流より小さい電流を含み、前記第３電流区間は、前記第１電流区間に含まれる電流より大きい電流を含む。このように、所定の電流区間で垂下率を大きくすることで、負荷電流のバランスがとりやすくなる。その結果、電源システムの信頼性が高まる。

一実施形態に係る電源システムにおいて、前記電源装置は、前記負荷から前記コンバータに向かう方向に流れる逆流電流を制限する逆流制限手段をさらに備えてよい。このようにすることで、１台の電源装置で短絡故障が発生したとしても、動作している他の電源装置が連鎖的に停止しにくくなる。その結果、電源システムの信頼性が高まる。

一実施形態に係る電源システムにおいて、前記逆流制限手段は、前記電流検出手段による前記逆流電流の検出結果と前記逆流制限基準値との比較結果に基づく信号を前記ＦＥＴのゲートに入力する切り離し部を含んでよい。このようにすることで逆流電流が所定値以内に制限される。その結果、電源システムの信頼性が高まる。

一実施形態に係る電源システムにおいて、前記逆流制限手段は、前記ＦＥＴのドレインの電位と、前記ＦＥＴのソースの電位及び監視オフセット電圧の和との比較結果に基づく信号を前記ＦＥＴのゲートに入力する電圧監視部を含んでよい。このようにすることで、逆流電流が所定値を超えた場合にＦＥＴが遮断される。その結果、逆流電流によるＦＥＴでの損失がほとんど０にされる。

一実施形態に係る電源システムにおいて、前記コンバータは、定格電流を有し、前記定格電流は、前記最大負荷電流と前記逆流制限基準値との和よりも大きい値に設定されていてよい。このようにすることで、一方の電源装置に逆流電流が流れたとしても、動作している他の電源装置が連鎖的に停止しにくくなる。その結果、電源システムの信頼性が高まる。

一実施形態に係る電源システムにおいて、前記コンバータから前記負荷に向かって電流が流れる経路と、接地点との間を橋絡する経路のうち少なくとも１つの経路に抵抗素子が直列に接続されていてよい。このようにすることで、電源装置内の短絡故障によって流れる短絡電流が制限される。その結果、電源システムの信頼性が高まる。

一実施形態に係る電源システムにおいて、前記第１電流区間は、前記最大負荷電流の５０％の電流を含んでよい。このようにすることで、負荷に２台の電源装置が接続される場合に、各電源装置が出力する電流のバランスがとれる。電流のバランスがとれることによって、各電源装置における発熱量の差が小さくなる。その結果、各電源装置の部品の寿命の差が小さくなることによって、電源システムの信頼性が高まる。

一実施形態に係る電源システムにおいて、前記負荷電流が第４電流区間に含まれる場合の垂下率は、第５電流区間及び前記第３電流区間それぞれに前記負荷電流が含まれる場合の垂下率よりも大きく、前記第４電流区間は、前記第３電流区間に含まれる電流より大きい電流を含み、前記第５電流区間は、前記第４電流区間に含まれる電流より大きい電流を含み、前記第１電流区間は、第１所定数の逆数と前記最大負荷電流との積で表される電流を含み、前記第４電流区間は、前記第１所定数から１を引いた第２所定数の逆数と前記最大負荷電流との積で表される電流を含んでよい。このようにすることで、負荷に接続される第１所定数の電源装置が全て動作している場合、及び、電源装置のうちの１台が故障した場合のいずれの場合においても、動作している電源装置が出力する電流のバランスがとりやすくなる。その結果、電源システムの信頼性が高まる。

幾つかの実施形態に係る電源装置は、電流を負荷に供給するコンバータと、前記コンバータと前記負荷との間に直列に接続されているＦＥＴと、前記コンバータと前記負荷との間に流れる電流を検出する電流検出手段と、前記コンバータから前記負荷に向かって流れる負荷電流の大きさに基づいて決定される垂下率で前記コンバータの出力電圧を垂下させる垂下特性制御部とを備え、前記負荷電流が第１電流区間に含まれる場合の垂下率は、第２電流区間及び第３電流区間それぞれに前記負荷電流が含まれる場合の垂下率よりも大きく、前記第２電流区間は、前記第１電流区間に含まれる電流より小さい電流を含み、前記第３電流区間は、前記第１電流区間に含まれる電流より大きい電流を含む。このように、所定の電流区間で垂下率を大きくすることで、負荷電流のバランスがとりやすくなる。その結果、電源装置の信頼性が高まる。

本開示によれば、高い信頼性を有する電源システム及び電源装置が提供される。

比較例１に係る電源システムを示す回路図である。 一実施形態に係る電源システムの構成例を示すブロック図である。 一実施形態に係る電源装置の構成例を示すブロック図である。 コンバータの構成例を示すブロック図である。 電流検出部の構成例を示すブロック図である。 一実施形態に係る電源装置の垂下特性の一例を示すグラフである。 比較例２に係る電源装置の垂下特性を示すグラフである。 電圧監視部の構成例を示すブロック図である。 他の実施形態に係る電源システムの構成例を示すブロック図である。 他の実施形態に係る電源装置の垂下特性の一例を示すグラフである。

本開示に係る実施形態が、比較例と対比しながら説明される。

（比較例）
＜比較例１＞
図１に示されるように、比較例１に係る電源システム９０は、電源装置９１と、電源装置９２とを備える。電源装置９１は、コンバータ９１１と、突き合わせダイオード９１２と、出力端子９１３と、接地端子９１４とを備える。電源装置９２は、コンバータ９２１と、突き合わせダイオード９２２と、出力端子９２３と、接地端子９２４とを備える。以下、電源装置９１及び９２に共通する事項は、電源装置９１についてのみ説明されるとする。

電源装置９１及び９２は、負荷７０に並列に接続されている。負荷７０の一端は、出力端子９１３及び９２３に接続されている。負荷７０の他端は、接地点８０と、接地端子９１４及び９２４とに接続されている。電源システム９０は、電源装置９１が出力端子９１３から出力する電流と、電源装置９２が出力端子９２３から出力する電流とを合わせた電流を負荷７０に供給する。負荷７０に供給された電流は、接地点８０に流れてもよいし、接地端子９１４及び９２４を通じて電源装置９１及び９２に帰還してもよい。

突き合わせダイオード９１２及び９２２は、順方向降下電圧が小さいショットキーバリアダイオードであるとする。電源装置９１及び９２は、突き合わせダイオード９１２及び９２２を介して、負荷７０に並列に接続されている。突き合わせダイオード９１２は、電流が出力端子９１３からコンバータ９１１に向けて流れないようにする。突き合わせダイオード９２２は、電流が出力端子９２３からコンバータ９２１に向けて流れないようにする。

コンバータ９１１は、出力端子９１３と接地端子９１４との間の電圧を制御する。コンバータ９２１は、出力端子９２３と接地端子９２４との間の電圧を制御する。コンバータ９１１及び９２１は、出力端子９１３及び９２３の電圧を制御することによって、電源装置９１及び９２それぞれが負荷７０に供給する電流の大きさのバランスをとりつつ、負荷７０が必要としている電流を供給できる。

仮に電源装置９１及び９２の一方が故障等によって停止した場合、負荷７０が必要としている電流の全てを、他方が供給する。例えば、電源装置９１が停止した場合、負荷７０が必要とする電流の全てを電源装置９２が供給する。これによって、電源装置９１及び９２の一方が停止したとしても、電源システム９０は全体として、負荷７０に対する電力の供給を維持できる。つまり、電源システム９０が冗長化される。この場合、電源装置９１及び９２それぞれが、負荷７０が必要とする電流の全てを供給できる能力を有する必要がある。

電源システム９０のように、突き合わせダイオード９１２を介して電源装置９１が負荷７０に接続されている場合、突き合わせダイオード９１２における損失が大きくなる。例えば、突き合わせダイオード９１２の順方向降下電圧が０．４Ｖ（ボルト）である場合、負荷７０に供給する電流として１０Ａ（アンペア）の電流が流れることによって、突き合わせダイオード９１２での損失は、４Ｗ（ワット）にも達する。この場合、電源装置９１は、大型ヒートシンク等の放熱部材を備える必要がある。放熱部材は、電源装置９１の小型化を阻害する。また、突き合わせダイオード９１２での発熱は、例えば電解コンデンサ等の電子部品の温度を上昇させ、電子部品の寿命を短くする。その結果、電源装置９１の信頼性が低下する。

電源装置９１は、突き合わせダイオード９１２の前段の電圧を制御する。この場合、突き合わせダイオード９１２は、電源装置９１によるフィードバック制御のフィードバックループの外側に位置している。したがって、コンバータ９１１は、突き合わせダイオード９１２の電流−電圧特性若しくは温度特性等、又は、これらの特性の個体ばらつき等を補償できない。突き合わせダイオード９１２の特性を補償できないことによって、電源装置９１が出力する電圧の誤差が大きくなる。その結果、突き合わせダイオード９１２を備える電源装置９１は、電圧を制御しにくい。言い換えれば、突き合わせダイオード９１２を備える電源装置９１の電圧レギュレーション特性は悪い。

突き合わせダイオード９１２の順方向降下電圧は、一般的に、負の温度特性を有する。例えば、順方向降下電圧が約０．４Ｖであるショットキーバリアダイオードにおいて、低温環境と高温環境とにおける順方向降下電圧の差は、約０．２〜０．３Ｖとなることがある。例えば、電源装置９１が５Ｖの電圧を出力する場合に、順方向降下電圧が温度特性によって０．２Ｖ〜０．３Ｖも変化するならば、その変化だけで出力する電圧が４％〜６％も変化する。一般的な電源のレギュレーション規格は±５％程度である。したがって、出力する電圧が４％〜６％も変化する要因を含む電源において、レギュレーションを規格内に収めることは難しくなる。レギュレーションを規格内に収めるために、トリマ抵抗等を用いることによって電圧の設定を高精度で調整する必要がある。高精度の調整は、製造コストの増大につながる。

突き合わせダイオード９１２の温度が高くなるほど、負の温度特性によって、突き合わせダイオード９１２の順方向降下電圧は低くなる。突き合わせダイオード９１２の順方向降下電圧が低くなることによって、電源装置９１が出力する電圧が高くなる。電源装置９１が出力する電圧が高くなることによって、電源装置９１が負荷７０に出力する電流が増加する。電源装置９１が出力する電流の増加は、突き合わせダイオード９１２の温度を上昇させる。以上のように、突き合わせダイオード９１２の温度に正帰還がかかることがある。したがって、突き合わせダイオード９１２及び９２２を介して負荷７０に接続する構成において、電源装置９１が負荷７０に出力する電流と電源装置９２が負荷７０に出力する電流とのバランスが崩れやすくなる。

＜比較例２＞
比較例２として、電源装置９１及び９２が突き合わせダイオード９１２及び９２２を有しない場合が説明される。比較例２において、電源装置９１及び９２の電流−電圧特性は、ドループ特性を有する。ドループ特性は、負荷７０に出力する電流が大きくなるほど出力する電圧が低くなる特性を表している。電源装置９１及び９２が並列に負荷７０に接続されている場合に、突き合わせダイオード９１２及び９２２を有しなくても、ドループ特性によって、電源装置９１及び９２がそれぞれ出力する電流のバランスがとられやすくなる。しかし、突き合わせダイオード９１２及び９２２が存在しないことによって、例えば電源装置９１が短絡故障した場合に、電源装置９２の電流が電源装置９１の短絡箇所に流入する。この場合、電源装置９２から負荷７０に供給する電流が不足したり、電源装置９２が出力する電圧が低下したりすることによって、電源システム９０は全体として、負荷７０に対する電力の供給を維持できなくなる。

＜比較例３＞
比較例３として、電源装置９１及び９２はそれぞれ、他の装置が出力する電流に合わせた電流を出力する構成が説明される。比較例３において、電源装置９１は、他の装置が出力する電流を検出する回路と、検出結果に基づいて出力する電流を制御する回路とを備える必要がある。このような構成は、装置コストの増大につながる。

＜比較例４＞
比較例４として、電源装置９１及び９２がＭＣＵ（Micro Control Unit）を備える構成が説明される。比較例４において、負荷７０に並列に接続されている電源装置９１及び９２のうちの１台の装置がマスタとして機能し、他の装置がスレーブとして機能する。マスタとして機能する装置のＭＣＵは、各装置が出力する電圧及び電流の検出結果に基づいて、スレーブとして機能する装置のＭＣＵに対して制御情報を出力する。このようにすることで、ＭＣＵは、各装置が出力する電流のバランスをとるとともに、電圧の変動を小さくできる。しかし、ＭＣＵを用いた構成は、各装置が出力する電圧及び電流を検出したり通信したりする構成を必要とする。また、ＭＣＵを動作させるプログラムが必要となる。したがって、ＭＣＵの使用は、装置コストの増大につながる。

＜小括＞
以上述べてきたように、各比較例に係る構成には、電源装置９１及び９２が出力する電流のバランスをとることが難しかったり、短絡故障に対する脆弱性を有していたりするという課題がある。これらの課題は、電源システム９０及び電源装置９１の信頼性を低下させる。

そこで、本開示は、高い信頼性を有する電源装置及び電源システムを説明する。

（本開示の一実施形態）
図２に示されるように、一実施形態に係る電源システム１は、電源装置１０ａ及び１０ｂを備える。電源装置１０ａ及び１０ｂは、区別される必要が無い場合、電源装置１０と称される。

電源装置１０ａは、出力端子１１ａと、接地端子１２ａとを備える。電源装置１０ｂは、出力端子１１ｂと、接地端子１２ｂとを備える。出力端子１１ａ及び１１ｂは、区別される必要が無い場合、出力端子１１と称される。接地端子１２ａ及び１２ｂは、区別される必要が無い場合、接地端子１２と称される。

電源装置１０ａ及び１０ｂは、負荷７０に並列に接続されている。負荷７０の一端は、出力端子１１ａ及び１１ｂに接続されている。負荷７０の他端は、接地点８０と、接地端子１２ａ及び１２ｂとに接続されている。電源装置１０ａが出力端子１１ａから出力する電流は、Ｉ１として表されている。電源装置１０ｂが出力端子１１ｂから出力する電流は、Ｉ２として表されている。電源システム１は、電源装置１０ａが出力端子１１ａから出力する電流と、電源装置１０ｂが出力端子１１ｂから出力する電流とを合わせた電流を負荷７０に供給する。つまり、電源システム１は、Ｉ１＋Ｉ２として表されている電流を負荷７０に供給する。負荷７０に供給された電流は、接地点８０に流れてもよいし、接地端子１２ａ及び１２ｂを通じて電源装置１０ａ及び１０ｂに帰還してもよい。

以下、２台の電源装置１０が負荷７０に並列に接続されている仮定の下で実施形態が説明される。３台以上の電源装置１０が負荷７０に並列に接続されてもよい。

２台の電源装置１０が負荷７０に並列に接続される場合、１台の電源装置１０が故障しても、他の１台の電源装置１０が負荷７０に電力を供給することによって、電源システム１は、全体として、負荷７０への電力供給を継続する。２台の電源装置１０が両方とも動作している通常の状態において、各電源装置１０が出力する電流は、負荷７０が必要とする電流の５０％に制御されてよい。このようにすることで、負荷７０が必要とする電流が、２台の電源装置１０からバランスよく供給される。各電源装置１０が出力する電流は、負荷電流Ｉ_Lと称される。負荷７０が必要とする最大の電流は、最大負荷電流と称される。負荷７０が最大負荷電流を要求する場合、各電源装置１０は、負荷電流Ｉ_Lの和が最大負荷電流となるように制御される。本実施形態において、負荷７０は、最大負荷電流を要求すると仮定する。

図３に示されるように、電源装置１０は、コンバータ２０と、電流検出部３０と、ＦＥＴ４０と、電圧監視部５０とを備える。

コンバータ２０は、コンバータ出力端子２１と、コンバータ接地端子２２と、フィードバック端子２３とを有する。コンバータ２０は、コンバータ出力端子２１から出力端子１１に向けて負荷電流Ｉ_Lを出力する。コンバータ出力端子２１から出力端子１１までの間に、電流検出部３０とＦＥＴ４０とが直列に接続されている。コンバータ出力端子２１から出力された負荷電流Ｉ_Lは、電流検出部３０とＦＥＴ４０とを流れて、出力端子１１から負荷７０に出力される。つまり、電源装置１０は、負荷７０の一端に接続される出力端子１１から、負荷電流Ｉ_Lを出力する。

電源装置１０は、出力端子１１と接地端子１２との間に、出力電圧Ｖ_outを出力する。出力電圧Ｖ_outは、コンバータ２０がコンバータ出力端子２１とコンバータ接地端子２２との間に出力する電圧から、電流検出部３０及びＦＥＴ４０に流れる負荷電流Ｉ_Lによる電圧降下分を差し引いた電圧に対応する。コンバータ２０がコンバータ出力端子２１とコンバータ接地端子２２との間に出力する電圧は、コンバータ電圧Ｖ_CONVとも称される。コンバータ２０は、フィードバック端子２３に入力される信号に基づいて、コンバータ電圧Ｖ_CONVを制御する。

電流検出部３０は、コンバータ出力端子２１から出力端子１１まで流れる負荷電流Ｉ_Lを検出する。電流検出部３０は、負荷電流Ｉ_Lの検出結果に基づいて、フィードバック端子２３に入力する電流信号Ｉ_Dを生成する。後述するように、コンバータ２０は、入力される電流信号Ｉ_Dをコンバータ電圧Ｖ_CONVの制御にフィードバックする。

ＦＥＴ４０は、ＶＣＣで表される電源から電力を受けて駆動する。ＦＥＴ４０は、電流検出部３０が出力する信号に基づいて、コンバータ出力端子２１と出力端子１１との間に流れる電流を制御する。ＦＥＴ４０は、ｎチャネルＭＯＳＦＥＴ（Metal Oxide Silicon FET）であるとするが、これに限られない。ＦＥＴ４０は、ボディダイオードを有している。ＦＥＴ４０は、ボディダイオードの順方向と、負荷電流Ｉ_Lがコンバータ２０から負荷７０に向けて流れる方向とが一致するように接続されている。ＦＥＴ４０は、突き合わせＦＥＴとも称される。

電圧監視部５０は、ＦＥＴ４０の両端の電圧を検出する。電圧監視部５０は、検出結果に基づいて、スイッチング素子Ｑ１４の開閉を制御する。スイッチング素子Ｑ１４は、閉じた場合に、ＦＥＴ４０のソースとゲートとを短絡させる。

図４に示されるように、コンバータ２０は、制御部２４と、誤差アンプ部２５と、電圧変換部２６とを備える。コンバータ２０は、外部電源Ｖ_INから供給される電力を、負荷電流Ｉ_L及びコンバータ電圧Ｖ_CONVで特定される直流電力に変換する。

電圧変換部２６は、スイッチング素子Ｑ１と、ダイオードＤ１と、インダクタＬ１と、コンデンサＣ１とを備える。スイッチング素子Ｑ１は、ｎチャネルＭＯＳＦＥＴであるとするが、これに限られない。スイッチング素子Ｑ１のドレインは、外部電源Ｖ_INに接続されている。外部電源Ｖ_INは、直流電源として表されているが、交流電源であってもよい。スイッチング素子Ｑ１のソースは、ダイオードＤ１のカソード及びインダクタＬ１の一端に接続されている。スイッチング素子Ｑ１のゲートは、制御部２４に接続されている。インダクタＬ１の他端は、コンデンサＣ１の一端に接続されている。ダイオードＤ１のアノード及びコンデンサＣ１の他端は、接地点８０に接続されている。

スイッチング素子Ｑ１は、制御部２４からの制御信号に基づいて開閉を切り替えることによって、外部電源Ｖ_INの電圧を交流信号に変換する。制御部２４は、交流信号をＰＷＭ（Pulse Width Modulation）方式で制御してもよいし、他の変調方式で制御してもよい。スイッチング素子Ｑ１は、ＰＷＭ方式で制御されたＰＷＭ信号を生成すると仮定する。

ＰＷＭ信号は、ダイオードＤ１で整流され、インダクタＬ１及びコンデンサＣ１によって平滑化されることによって、所定の電圧レベルを有する直流電圧に変換される。つまり、電圧変換部２６は、外部電源Ｖ_INの電圧を降圧して出力する降圧型スイッチング電源を構成している。ＰＷＭ信号のデューティ比が大きいほど、電圧変換部２６が出力する直流電圧の電圧レベルが高くなる。電圧変換部２６は、昇圧型スイッチング電源であってもよい。

電圧変換部２６の、インダクタＬ１とコンデンサＣ１との間の節点は、コンバータ出力端子２１に接続されている。電圧変換部２６が出力した直流電圧は、コンバータ電圧Ｖ_CONVとしてコンバータ出力端子２１から出力される。

誤差アンプ部２５は、オペアンプＵ１と、抵抗Ｒ１２１及びＲ１２２と、参照電源Ｖ_refとを備える。

抵抗Ｒ１２１及びＲ１２２は、コンバータ出力端子２１とコンバータ接地端子２２との間に直列に接続されている。抵抗Ｒ１２１と抵抗Ｒ１２２との間の節点は、オペアンプＵ１の反転入力端子に接続されている。抵抗Ｒ１２１と抵抗Ｒ１２２との間の節点の電圧は、コンバータ電圧Ｖ_CONVを分圧した電圧に対応する。つまり、コンバータ電圧Ｖ_CONVを分圧した電圧がオペアンプＵ１の反転入力端子に入力される。参照電源Ｖ_refは、オペアンプＵ１の非反転入力端子に接続されている。参照電源Ｖ_refの電圧は、オペアンプＵ１の非反転入力端子に入力される。オペアンプＵ１の出力端子は、フィードバック回路を介してオペアンプＵ１の反転入力端子に接続されている。フィードバック回路は、抵抗及びコンデンサを含んでよい。

オペアンプＵ１の出力端子は、制御部２４に接続されている。オペアンプＵ１は、反転入力端子に入力される電圧と、非反転入力端子に入力される電圧とを一致させるように動作する。オペアンプＵ１は、抵抗Ｒ１２１と抵抗Ｒ１２２との間の節点の電圧と、参照電源Ｖ_refの電圧とを一致させるための信号を制御部２４に出力する。

制御部２４は、オペアンプＵ１の出力に基づいて、スイッチング素子Ｑ１の開閉を制御する制御信号を、スイッチング素子Ｑ１のゲートに出力する。制御部２４は、スイッチング素子Ｑ１が出力する交流信号をＰＷＭ方式で制御することによって、コンバータ電圧Ｖ_CONVを制御できる。制御部２４は、ＣＰＵ（Central Processing Unit）等のプロセッサを含んでよい。制御部２４は、所定のプログラムを実行することによって、コンバータ電圧Ｖ_CONVを制御してよい。

フィードバック端子２３に電流信号Ｉ_Dが入力されない場合、コンバータ２０は、参照電源Ｖ_refの電圧に基づいてコンバータ電圧Ｖ_CONVを制御する。フィードバック端子２３に電流信号Ｉ_Dが入力される場合、電流信号Ｉ_Dは、抵抗Ｒ１２２を介して接地点８０に流れる。つまり、抵抗Ｒ１２２に、電流信号Ｉ_Dがコンバータ電圧Ｖ_CONVに基づく電流に重畳して流れる。電流信号Ｉ_Dは、重畳電流信号とも称される。抵抗Ｒ１２２に重畳電流信号が流れることによって、抵抗Ｒ１２１と抵抗Ｒ１２２との間の節点の電圧が上昇する。オペアンプＵ１と制御部２４との動作によって、電流信号Ｉ_Dが大きくなるほど、コンバータ電圧Ｖ_CONVが低下する。後述するように、電流検出部３０が負荷電流Ｉ_Lに基づいて電流信号Ｉ_Dを決定することによって、負荷電流Ｉ_Lとコンバータ電圧Ｖ_CONVとの間の関係が適宜設定されうる。

図５に示されるように、電流検出部３０は、コンバータ出力端子２１とＦＥＴ４０との間に直列に接続している抵抗Ｒｓを備える。抵抗Ｒｓは、負荷電流Ｉ_Lを検出する。抵抗Ｒｓは、電流検出手段とも称される。負荷電流Ｉ_Lの符号は、電流がコンバータ出力端子２１からＦＥＴ４０に向かって流れる場合に、正であるとする。

電流検出部３０は、垂下特性制御部３２を備える。垂下特性制御部３２は、抵抗Ｒｓの両端の電圧に基づいて、電流信号Ｉ_Dを生成する。抵抗Ｒｓの両端の電圧は、抵抗Ｒｓを流れる電流によって生じる電圧降下の大きさに対応し、ＲｓとＩ_Lとの積として表される。抵抗Ｒｓのコンバータ２０の側の電位は、Ｖ_CONVで表される。抵抗ＲｓのＦＥＴ４０の側の電位は、Ｖ_CONV−Ｒｓ・Ｉ_Lで表される。抵抗Ｒｓの各端の電位は、接地点８０との電位差として表されている。

垂下特性制御部３２は、オペアンプＵ１３Ｂ、Ｕ１３Ｃ及びＵ１３Ｄと、抵抗Ｒ１３５、Ｒ１３６、Ｒ１３７及びＲ１３８と、ツェナーダイオードＲＥＦＮと、スイッチング素子Ｑ１３９とを備える。

抵抗ＲｓのＦＥＴ４０の側の端部は、オペアンプＵ１３Ｂの非反転入力端子に接続されている。抵抗Ｒｓのコンバータ２０の側の端部は、抵抗Ｒ１３６を介してオペアンプＵ１３Ｂの反転入力端子に接続されているとともに、ツェナーダイオードＲＥＦＮと抵抗Ｒ１３５とを介してオペアンプＵ１３Ｂの反転入力端子に接続されている。つまり、抵抗Ｒｓのコンバータ２０の側の端部とオペアンプＵ１３Ｂの反転入力端子との間に、ツェナーダイオードＲＥＦＮ及び抵抗Ｒ１３５の直列接続回路と、抵抗Ｒ１３６とが並列に接続されている。オペアンプＵ１３Ｂの出力端子は、抵抗Ｒ１３７を介してオペアンプＵ１３Ｂの反転入力端子に接続されている。

オペアンプＵ１３Ｂは、反転入力端子に入力される電圧と、非反転入力端子に入力される電圧とを一致させるように出力を制御する。図５の例において、オペアンプＵ１３Ｂは、その出力端子の電圧Ｖ_Bを、以下の式（１）で表される値に制御する。
V_B ＝ Ｖ_CONV＋R137/R135・REFN−Rs・I_L・[1＋R137/(R135//R136)] （１）
R135//R136は、抵抗Ｒ１３５と抵抗Ｒ１３６との並列抵抗値を表している。

オペアンプＵ１３Ｃは、ツェナーダイオードＲＥＦＮと、オペアンプＵ１３Ｂ及びＵ１３Ｄと接続されており、オペアンプＵ１３Ｄの非反転入力端子に入力される電圧の下限を所定値にクランプする。オペアンプＵ１３Ｃの非反転入力端子は、ツェナーダイオードＲＥＦＮに接続されている。オペアンプＵ１３Ｃの非反転入力端子に入力される電圧は、Ｖ_CONV−ＲＥＦＮで表される。オペアンプＵ１３Ｃの反転入力端子は、オペアンプＵ１３Ｄの非反転入力端子に接続されているとともに、ダイオードを介して、オペアンプＵ１３Ｃの出力端子に接続されている。つまり、オペアンプＵ１３Ｃの出力端子は、ダイオードを介して、オペアンプＵ１３Ｃの反転入力端子と、オペアンプＵ１３Ｄの非反転入力端子とに接続されている。オペアンプＵ１３Ｃの出力端子は、さらに抵抗を介してオペアンプＵ１３Ｂの出力端子に接続されている。オペアンプＵ１３Ｃの出力端子に接続されているダイオードは、オペアンプＵ１３Ｃの出力端子から電流が流れる方向が順方向となるように接続されている。オペアンプＵ１３Ｃは、このように接続されることによって、オペアンプＵ１３Ｄの非反転入力端子に入力される電圧の下限をＶ_CONV−ＲＥＦＮにクランプする。

オペアンプＵ１３Ｄは、オペアンプＵ１３Ｂ及びＵ１３Ｃと、抵抗Ｒ１３８と、スイッチング素子Ｑ１３９とに接続されている。スイッチング素子Ｑ１３９は、ｐチャネルＭＯＳＦＥＴであるとするが、これに限られない。オペアンプＵ１３Ｄとスイッチング素子Ｑ１３９とは、負荷電流Ｉ_Lに基づいて電流信号Ｉ_Dを生成する。オペアンプＵ１３Ｄの非反転入力端子は、オペアンプＵ１３Ｂ及びＵ１３Ｃの出力端子に接続されている。オペアンプＵ１３Ｄの非反転入力端子に入力される電圧は、Ｖ_Dとして表されるとする。オペアンプＵ１３Ｄの反転入力端子は、抵抗Ｒ１３８を介して、抵抗Ｒｓのコンバータ２０の側に接続されているとともに、スイッチング素子Ｑ１３９のソースに接続されている。オペアンプＵ１３Ｄの出力端子は、スイッチング素子Ｑ１３９のゲートに接続されている。スイッチング素子Ｑ１３９のドレインは、コンバータ２０のフィードバック端子２３に接続されている。オペアンプＵ１３Ｄは、スイッチング素子Ｑ１３９のドレインからフィードバック端子２３に流す電流信号Ｉ_Dを制御する。電流信号Ｉ_Dは、負荷電流Ｉ_Lの大きさに基づいて、以下ｃａｓｅ１〜３として示される３つの場合に分けて制御される。

（ｃａｓｅ１）
I_L ≦ R137・R136／[R135・R136＋R137・(R135＋R136)]×(REFN／Rs)が成立する場合
I_D=0 （２）
（ｃａｓｅ２）
I_L ＞ R137・R136/[R135・R136＋R137・(R135＋R136)]×(REFN/Rs)、且つ、
I_L ≦ (R135+R137)/[(R135・R136＋R137・(R135＋R136))×(REFN/Rs)が成立する場合
I_D=[Rs×I_L×[1+R137/(R135//R136)]−R137/R135×REFN]/R138 （３）
（ｃａｓｅ３）
I_L ＞ (R135+R137)/[(R135・R136＋R137・(R135＋R136))×(REFN/Rs)が成立する場合
I_D=REFN/R138 （４）

ｃａｓｅ１とｃａｓｅ２とを分ける負荷電流Ｉ_Lの値は、第１閾電流ともいう。ｃａｓｅ２とｃａｓｅ３とを分ける負荷電流Ｉ_Lの値は、第２閾電流ともいう。式（２）によれば、負荷電流Ｉ_Lが第１閾電流に達するまで、電流信号Ｉ_Dは出力されない。式（３）によれば、負荷電流Ｉ_Lが第１閾電流より大きくなり、第２閾電流に達するまでの間、負荷電流Ｉ_Lが増加するほど、電流信号Ｉ_Dは大きくなる。式（４）によれば、負荷電流Ｉ_Lが第２閾電流より大きくなった場合、電流信号Ｉ_Dは一定値となる。

コンバータ２０は、フィードバック端子２３に入力される電流信号Ｉ_Dに基づいてコンバータ電圧Ｖ_CONVを制御する。電流信号Ｉ_Dが大きくなるほど、コンバータ電圧Ｖ_CONVは小さくなる。負荷電流Ｉ_Lがｃａｓｅ１で特定される範囲である場合、コンバータ電圧Ｖ_CONVは低下しない。負荷電流Ｉ_Lがｃａｓｅ２で特定される範囲である場合、負荷電流Ｉ_Lが増えるほど、コンバータ電圧Ｖ_CONVの低下量が増える。負荷電流Ｉ_Lがｃａｓｅ３で特定される範囲である場合、コンバータ電圧Ｖ_CONVの低下量は一定となる。

式（２）から式（４）によって特定される負荷電流Ｉ_Lと電流信号Ｉ_Dとの関係に基づいて、負荷電流Ｉ_Lと出力電圧Ｖ_outとの関係が例えば図６のグラフのように決定される。図６のグラフにおいて、横軸は負荷電流Ｉ_Lを表しており、縦軸は出力電圧Ｖ_outを表している。Ｔｙｐ特性として示されているグラフは、本実施形態に係る構成に基づく典型的な電流−電圧特性を表している。Ｍａｘバラツキ特性及びＭｉｎバラツキ特性として示されているグラフは、本実施形態に係る構成において、ＦＥＴ又はオペアンプ等のパラメータが有しうるバラツキの範囲において想定される上限及び下限の電流−電圧特性を表している。以下、Ｔｙｐ特性として示されているグラフが本実施形態に係る電流−電圧特性を表すとする。

電源装置１０の仕様として、定格電流が設定される。定格電流は、電源装置１０が安定に動作できる場合の上限の電流を表している。つまり、電源装置１０が定格電流以下の電流を出力する場合、電源装置１０の動作が安定する。一方で、電源装置１０が定格電流を超える電流を出力する場合、電源装置１０の動作が不安定になりうる。定格電流は、図６のグラフの横軸において、Ｉ_rateとして表されている。

仮に１台の電源装置１０だけが負荷７０に電流を供給する場合でも、電源装置１０の負荷電流Ｉ_Lの上限は、最大負荷電流である。電源装置１０において、定格電流は、最大負荷電流より大きい値に設定されている。定格電流は、最大負荷電流と同じ値であってもよい。最大負荷電流は、図６のグラフの横軸において、１００％（Ｉ_Lmax）として表されている。最大負荷電流に対する負荷電流Ｉ_Lの比率は、負荷率とも称される。図６のグラフの横軸は、負荷電流Ｉ_Lの値とともに負荷率も表している。各電源装置１０は、負荷電流Ｉ_Lの合計が最大負荷電流となるように制御される。例えば、２台の電源装置１０が並列に負荷７０に接続されている場合、１台の電源装置１０の負荷率が６０％であれば、他の１台の電源装置１０の負荷率は４０％となる。

電源装置１０の仕様として、電源装置１０の過負荷保護のためにＯＬＰ（Over Load Protection）点が設定される。負荷電流Ｉ_LがＯＬＰ点より大きくなった場合、電源装置１０は、過電流保護動作を実行し、負荷７０への電力供給を停止する。

本実施形態に係る電流−電圧特性を表すグラフ（図６のＴｙｐ特性）は、負荷電流Ｉ_Lが増えても出力電圧Ｖ_outがほとんど変化しない領域を含む一方で、負荷電流Ｉ_Lが増えるほど出力電圧Ｖ_outが低下する領域も含む。負荷電流Ｉ_Lが増えるほど出力電圧Ｖ_outが低下する領域は、ドループ領域とも称される。ドループ領域の範囲は、網掛けのハッチングによって表されている。垂下特性制御部３２は、ドループ領域において、負荷電流Ｉ_Lの増加に応じて出力電圧Ｖ_outを垂下させているといえる。ドループ領域と他の領域とは、グラフの傾きの大きさによって区別されてよい。グラフの傾きは、負荷電流Ｉ_Lの変化に対する出力電圧Ｖ_outの変化の割合を表す。負荷電流Ｉ_Lの増加に対して出力電圧Ｖ_outが低下する割合は、垂下率とも称される。ドループ領域におけるグラフの傾きは、他の領域におけるグラフの傾きよりも大きい。つまり、ドループ領域において、出力電圧Ｖ_outは大きく低下する。

図６において、グラフの傾きは、２箇所で急激に変化している。負荷電流Ｉ_Lがゼロから増え始めて、最初に傾きが急激に変化する点は、Ｐ１として表されている。Ｐ１における負荷電流Ｉ_Lは、第１閾電流に対応する。負荷電流Ｉ_Lが第１閾電流よりも大きい値になり２番目に傾きが急激に変化する点は、Ｐ２として表されている。Ｐ２における負荷電流Ｉ_Lは、第２閾電流に対応する。

図６のグラフの横軸は、第１閾電流と、第２閾電流とを境界とする複数の区間に分けられる。第１閾電流より大きく、且つ、第２閾電流より小さい電流の区間は、ドループ領域を特定する区間であり、第１電流区間と称される。第１閾電流より小さい電流の区間は、第２電流区間と称される。第２閾電流より大きい電流の区間は、第３電流区間と称される。第２電流区間は、第１電流区間に含まれる電流よりも小さい電流を含む。第３電流区間は、第１電流区間に含まれる電流よりも大きい電流を含む。負荷電流Ｉ_Lが第１電流区間に含まれる場合の垂下率は、負荷電流Ｉ_Lが第２電流区間及び第３電流区間それぞれに含まれる場合の垂下率よりも大きいといえる。

本実施形態において、第１閾電流は、最大負荷電流の５０％より小さい値に設定されているが、これに限られず、第２閾電流より小さい任意の値に設定されてよい。第２閾電流は、最大負荷電流の５０％より大きい値に設定されているが、これに限られず、第１閾電流より大きい任意の値に設定されてよい。

図７のグラフは、上述した比較例２の構成における、負荷電流Ｉ_Lと出力電圧Ｖ_outとの関係を表している。図７のグラフにおいて、横軸は負荷電流Ｉ_Lを表しており、縦軸は出力電圧Ｖ_outを表している。Ｔｙｐ特性として示されているグラフは、比較例２における典型的な電流−電圧特性を表している。Ｍａｘバラツキ特性及びＭｉｎバラツキ特性として示されているグラフは、比較例２に係る構成において、ＦＥＴ又はオペアンプ等のパラメータが有しうるバラツキの範囲において想定される上限及び下限の電流−電圧特性を表している。比較例において、Ｔｙｐ特性として示されているグラフは、負荷電流Ｉ_Lがゼロから増え始めたときから、出力電圧Ｖ_outが低下している。グラフの傾きが急激に変化する点は、１箇所である。

２台の電源装置１０が並列に負荷７０に接続される場合、各電源装置１０が出力する負荷電流Ｉ_Lは、ドループ領域において安定しやすい。比較例２の構成において、ドループ領域は、負荷率が０％である場合を含む。この場合、一方の電源装置１０の負荷率が０％又は０％に近い値で安定することもあれば、５０％で安定することもある。仮に、一方の電源装置１０の負荷率が１０％で安定した場合、他方の電源装置１０の負荷率は、９０％で安定する。つまり、比較例２の構成において、電源装置１０の負荷率が不安定になりうる。一方で本実施形態に係る構成において、ドループ領域は、第１閾電流より大きく且つ第２閾電流より小さい負荷率に限定される。この場合、電源装置１０の負荷率は、比較例２よりも安定する。その結果、本実施形態に係る電源装置１０は、負荷電流Ｉ_Lのバランスを向上できる。

第１閾電流が最大負荷電流の５０％より小さい値に設定され、且つ、第２閾電流が最大負荷電流の５０％より大きい値に設定されている場合、２台の電源装置１０それぞれは、負荷電流Ｉ_Lの差が小さくなるように制御される。つまり、２台の電源装置１０の負荷電流Ｉ_Lのバランスがとられやすくなる。

図６及び図７それぞれのグラフにおいて、横軸にＩ_Bmax及びＩ_Bminが示されている。Ｉ_Bmaxは、Ｍａｘバラツキ特性において、Ｖ_out＝Ｖ_Bである場合に流れる電流を表している。Ｉ_Bminは、Ｍｉｎバラツキ特性において、Ｖ_out＝Ｖ_Bである場合に流れる電流を表している。負荷７０に並列に接続されている２台の電源装置１０が負荷７０に対して最大負荷電流の１００％の電流を出力する場合、各電源装置１０が出力する電流は、Ｉ_BmaxとＩ_Bminとの間に収まる。つまり、Ｉ_BmaxとＩ_Bminとの差は、電源装置１０の負荷率のバラツキを表している。Ｉ_BminからＩ_Bmaxまでの範囲は、１００％負荷時電流バランスバラツキ範囲とも称される。Ｉ_BmaxとＩ_Bminとの差が小さいほど、電源装置１０の負荷率のバラツキが小さい。負荷率のバラツキが小さいことによって、負荷電流Ｉ_Lのバランスが向上しやすくなる。本実施形態に係る電流−電圧特性における負荷率のバラツキは、比較例２に係る電流−電圧特性における負荷率のバラツキよりも小さい。その結果、本実施形態に係る電源装置１０は、比較例２よりも、負荷電流Ｉ_Lのバランスを向上させやすい。

図６のグラフのドループ領域において、グラフの傾きが急峻であるほど、Ｉ_BmaxとＩ_Bminとの差が小さくなる。つまり、垂下率が大きいほど、負荷率のバラツキが小さくされうる。

２台の電源装置１０の負荷率のバランスがとれていることによって、各電源装置１０の内部における発熱量のバラツキが低減されうる。電源装置１０の発熱量が大きくなるほど、アレニウス則に従うアルミ電解コンデンサの寿命、又は、フォトカプラ等の寿命を有する部品が故障するまでの時間が短くなる。したがって、２台の電源装置１０の負荷率のバランスがとれていることによって、２台の電源装置１０のうち少なくとも一方が故障するまでの時間が長くなりうる。その結果、電源システム１の信頼性が向上する。

本実施形態に係る電源装置１０は、比較例１の突き合わせダイオード９１２ではなく、ＦＥＴ４０を備える。ＦＥＴのオン抵抗による損失は、ダイオードの電圧降下による損失よりも低い。例えば、ＦＥＴ４０のオン抵抗が５ｍΩであれば、負荷電流Ｉ_Lが１０Ａである場合の損失が０．５Ｗとなる。一方で、比較例１の突き合わせダイオード９１２における電圧降下が０．４Ｖであれば、電源装置９１が出力する電流が１０Ａである場合の損失が４Ｗとなる。つまり、本実施形態に係る電源装置１０は、ＦＥＴ４０を備えることによって、損失を低減できる。損失の低減は、ヒートシンク等の放熱部品を不要にするとともに、信頼性の向上につながる。結果として、電源装置１０の小型化と信頼性の向上とが達成できる。

本実施形態において、ＦＥＴ４０のオン抵抗が低いことによって、ＦＥＴ４０における電圧降下が低くなる。つまり、ＦＥＴ４０の前段の電圧の検出結果に基づいて出力電圧Ｖ_outを制御する場合でも、ＦＥＴ４０の後段の電圧のレギュレーション特性は、電圧降下による影響を受けにくい。温度特性に基づくＦＥＴ４０のオン抵抗の変化、又は、ＦＥＴ４０の個体差に起因するオン抵抗のバラツキが存在しても、これらの要因による出力電圧Ｖ_outの変化は、突き合わせダイオード９１２の温度特性による出力電圧Ｖ_outの変化よりも小さい。出力電圧Ｖ_outの変化が小さいことによって、出力電圧Ｖ_outのレギュレーションが規格内に収められやすくなる。その結果、電源装置１０の組み立て時における出力電圧Ｖ_outの調整が省略されうる。これによって、製品コストが低減されうる。

ＦＥＴ４０のオン抵抗は、一般的に正の温度特性を有する。比較例１の突き合わせダイオード９１２は、負の温度特性を有することによって、電源装置９１が出力する電流の増加に対して正帰還がかかっていた。その結果、負荷バランスが不安定になりやすかったり、悪化したりすることがあった。本実施形態に係る電源装置１０によれば、ＦＥＴ４０のオン抵抗が正の温度特性を有することによって、負荷電流Ｉ_Lの増加に対して負帰還がかかる。その結果、負荷バランスが安定しやすい。

図５に示されるように、電流検出部３０は、切り離し部３４を備える。切り離し部３４は、オペアンプＵ１３Ａと、抵抗Ｒ１３１及びＲ１３２と、ツェナーダイオードＲＥＦＰとを備える。電源装置１０が正常に動作している場合、負荷電流Ｉ_Lがコンバータ２０からＦＥＴ４０に向かって流れる。この場合、抵抗Ｒｓのコンバータ２０の側の電位は、抵抗ＲｓのＦＥＴ４０の側の電位よりも高い。

仮に、コンバータ２０の内部で短絡故障が発生した場合、ＦＥＴ４０がオンであれば、抵抗Ｒｓに、ＦＥＴ４０からコンバータ２０に向かって電流が流れる。この場合、抵抗Ｒｓのコンバータ２０の側の電位は、抵抗ＲｓのＦＥＴ４０の側の電位よりも低くなる。

オペアンプＵ１３Ａの非反転入力端子は、抵抗Ｒ１３１を介してツェナーダイオードＲＥＦＰのカソード側に接続するとともに、抵抗Ｒ１３２を介して抵抗Ｒｓのコンバータ２０の側に接続されている。オペアンプＵ１３Ａの非反転入力端子に入力される電圧は、Ｖ_CONVに、ツェナーダイオードＲＥＦＰの電圧を抵抗Ｒ１３１及びＲ１３２で分圧した電圧を加算した電圧である。オペアンプＵ１３Ａの反転入力端子は、抵抗ＲｓのＦＥＴ４０の側に接続されている。オペアンプＵ１３Ａの反転入力端子に入力される電圧は、Ｖ_CONV−Ｒｓ・Ｉ_Lである。オペアンプＵ１３Ａの出力端子は、抵抗とコンデンサとを含むフィードバック回路を介して反転入力端子に接続されているとともに、ＦＥＴ４０のゲートに接続されている。

電源装置１０が正常に動作している場合、オペアンプＵ１３Ａの非反転入力端子に入力される電圧は、反転入力端子に入力される電圧よりも高い。したがって、オペアンプＵ１３Ａの出力は、正の値に振り切っており、ＦＥＴ４０をオン状態にする。仮にコンバータ２０の内部で短絡故障が発生した場合、オペアンプＵ１３Ａは、ＦＥＴ４０からコンバータ２０に向かって流れる電流を所定値以下に制限する。ＦＥＴ４０からコンバータ２０に向かって流れる電流は、逆流電流とも称される。オペアンプＵ１３Ａによって制限される逆流電流の上限は、逆流電流制限値Ｉ_bkと称される。Ｉ_bkの符号は、電流がＦＥＴ４０からコンバータ２０に向かって流れる場合に負であるとする。オペアンプＵ１３Ａの非反転入力端子と反転入力端子とがバーチャルショートすることに基づいて、Ｉ_bkは、以下の式（５）で表される。
Ｉ_bk＝｛−ＲＥＦＰ×Ｒ１３２／（Ｒ１３１＋Ｒ１３２）｝／Ｒｓ （５）

オペアンプＵ１３Ａは、ＦＥＴ４０のゲート−ソース間の電圧を制御することによって、逆流電流をＩ_bk以下に制限できる。逆流電流が抵抗Ｒｓに流れる要因が一時的に発生したのであれば、その要因がなくなったときにＦＥＴ４０が再びオン状態に戻ることが求められる。オペアンプＵ１３Ａが逆流電流を制限する構成によれば、ＦＥＴ４０が自動的にオン状態に戻る。

仮にＩ_bkの絶対値が大きすぎる場合、一方の電源装置１０に逆流電流が流れた場合に、他方の電源装置１０は、負荷電流Ｉ_Lと逆流電流とを合わせた電流を出力する必要がある。したがって、Ｉ_bkの絶対値と最大負荷電流との和が定格電流以下である必要がある。この関係は、以下の式（６）で表される。
｜Ｉ_bk｜＋Ｉ_Lmax≦Ｉ_rate （６）
言い換えれば、式（６）が成立する電源装置１０を突き合わせて負荷７０に並列に接続する場合、１台の電源装置１０に逆流電流が流れても、電源システム１全体の稼働が維持される。

図８に示されるように、電圧監視部５０は、オペアンプＵ１４と、抵抗Ｒ１４１、Ｒ１４２及びＲ１４３とを備える。電圧監視部５０は、スイッチング素子Ｑ１４に接続されている。スイッチング素子Ｑ１４は、ｎチャネルＭＯＳＦＥＴであるとするが、これに限られない。スイッチング素子Ｑ１４のソースは、ＦＥＴ４０のソースに接続されている。スイッチング素子Ｑ１４のドレインは、ＦＥＴ４０のゲートに接続されている。スイッチング素子Ｑ１４のゲートは、オペアンプＵ１４の出力端子に接続されている。オペアンプＵ１４の出力端子がスイッチング素子Ｑ１４のゲートに閾電圧より大きい電圧を出力する場合、スイッチング素子Ｑ１４がオン状態となる。スイッチング素子Ｑ１４がオン状態である場合、ＦＥＴ４０のソースとゲートとが短絡する。電圧監視部５０は、スイッチング素子Ｑ１４の状態を制御することによって、逆流電流を制限する。

オペアンプＵ１４の非反転入力端子は、抵抗Ｒ１４３を介してＦＥＴ４０のドレインに接続されている。オペアンプＵ１４の非反転入力端子に入力される電圧は、ＦＥＴ４０のドレインの電圧である。オペアンプＵ１４の反転入力端子は、抵抗Ｒ１４２を介してＦＥＴ４０のソースに接続されているとともに、抵抗Ｒ１４１を介してツェナーダイオードＲＥＦＰ（図５参照）のカソードに接続されている。オペアンプＵ１４の反転入力端子に入力される電圧は、ＦＥＴ４０のソースの電圧に、ツェナーダイオードＲＥＦＰの電圧を抵抗Ｒ１４１及びＲ１４２で分圧した電圧を加算した電圧である。ツェナーダイオードＲＥＦＰの電圧を抵抗Ｒ１４１及びＲ１４２で分圧した電圧は、監視オフセット電圧とも称される。

オペアンプＵ１４は、ＦＥＴ４０のソース−ドレイン間の電圧に基づいて、逆流電流を検出できる。電源装置１０が正常に動作している場合、ＦＥＴ４０のソースからドレインに向かって負荷電流Ｉ_Lが流れる。この場合、ＦＥＴ４０のソースの電圧は、ドレインの電圧よりも高い。つまり、オペアンプＵ１４の反転入力端子に入力される電圧が非反転入力端子に入力される電圧よりも高くなる。オペアンプＵ１４の出力端子がスイッチング素子Ｑ１４のゲートに出力する電圧は０となる。これによって、スイッチング素子Ｑ１４がオフとなる。

仮にコンバータ２０の内部で短絡故障が発生したりして逆流電流が流れる場合、ＦＥＴ４０のソースの電圧は、ドレインの電圧よりも低くなる。ＦＥＴ４０のドレインの電圧とソースの電圧との差が、ツェナーダイオードＲＥＦＰの電圧を抵抗Ｒ１４１及びＲ１４２で分圧した電圧より大きくなった場合、オペアンプＵ１４の出力端子は、スイッチング素子Ｑ１４のゲートに正の電圧を出力する。スイッチング素子Ｑ１４のゲートに閾電圧より大きい電圧が入力されることによって、ＦＥＴ４０のソースとゲートとが短絡する。ＦＥＴ４０のソースとゲートとが短絡することによって、ＦＥＴ４０はオフ状態になる。その結果、ＦＥＴ４０に流れる逆流電流が遮断される。逆流電流がＦＥＴ４０で遮断された際にコンバータ２０の内部故障等によってＦＥＴ４０のソース側に印加される内部電圧が低下した場合、ＦＥＴ４０のドレイン側に他方の電源装置１０の出力電圧が印加されていることによってＦＥＴ４０はオフ状態を維持する。

オペアンプＵ１４は、ＦＥＴ４０のドレインの電圧と、ＦＥＴ４０のソースの電圧及び監視オフセット電圧との和とを比較し、比較結果に基づく信号をスイッチング素子Ｑ１４のゲートに出力する。スイッチング素子Ｑ１４は、ゲートに入力された信号に基づいて、ＦＥＴ４０のソースとゲートと間の抵抗値を制御する。つまり、電圧監視部５０は、ＦＥＴ４０のドレインの電圧と、ＦＥＴ４０のソースの電圧及び監視オフセット電圧との和との比較結果に基づく信号をＦＥＴ４０のゲートに入力する。このようにすることで、逆流電流が制限される。

逆流電流が遮断される逆流電流閾値Ｉ_Loffは、以下の式（７）で表される。
Ｉ_Loff＝−ＲＥＦＰ×｛Ｒ１４２／（Ｒ１４１＋Ｒ１４２）｝／Ｒ_on （７）
逆流電流閾値Ｉ_Loffは、ＦＥＴ４０のソースからドレインに流れる場合に正の値になるとする。Ｒ_onは、ＦＥＴ４０のオン抵抗を表している。

電源装置１０が正常に動作している場合において、仮にノイズ等に起因してＦＥＴ４０がオフ状態になってしまった場合、ＦＥＴ４０を流れる負荷電流Ｉ_Lは一瞬低下する。しかし、Ｉ_Loffが回路バラツキ等にかかわらず必ず負の値であれば、ＦＥＴ４０は必ずオン状態に復帰する。

一方の電源装置１０において逆流電流閾値Ｉ_Loffが流れる場合、他方の電源装置１０は、負荷電流Ｉ_Lと逆流電流とを合わせた電流を出力する必要がある。Ｉ_Loffの絶対値が大きすぎる場合、負荷電流Ｉ_Lと逆流電流とを合わせた電流がＯＬＰ点を超える電流となることがある。電源装置１０が出力する電流がＯＬＰ点を超えると、電源装置１０は、過負荷保護機能によって出力電圧Ｖ_outを減少させる。この場合、負荷７０に対する電力の供給が継続できなくなる。したがって、Ｉ_Loffの絶対値と最大負荷電流との和が電源装置１０のＯＬＰ点の電流以下に制限される必要がある。この関係は、以下の式（８）で表される。
｜Ｉ_Loff｜＋Ｉ_Lmax≦Ｉ_OLP2 （８）
Ｉ_OLP2は、ＯＬＰ点の電流を表している。

Ｉ_Loffの絶対値と最大負荷電流との和が電源装置１０のＯＬＰ点の電流以下であれば、逆流電流が流れていない方の電源装置１０は、過負荷保護の機能によって停止しない。その結果、電源システム１は、全体として、負荷７０への電力供給を継続できる。言い換えれば、式（８）が成立する電源装置１０を突き合わせて負荷７０に並列に接続する場合、１台の電源装置１０に逆流電流が流れても、電源システム１全体の稼働が維持される。

通常、電源装置１０の電流の出力が定格電流以下に制限されることによって、電源装置１０の動作が保証される。しかし、式（８）において、定格電流を超えるＯＬＰ点の電流を出力することが許容されている。この構成は、定格電流を超える電流であっても、その電流が流れる時間が制限されれば、電源装置１０の故障が避けられうることを理由として許容されている。

電源装置１０において逆流電流がＩ_Loffを超えた場合にＦＥＴ４０がオフ状態になって逆流電流を遮断することによって、Ｉ_Loffの大きさで電流が流れる時間が制限される。これによって、制限された時間に電源装置１０の定格電流を超える電流の出力が許容される。

電圧監視部５０とスイッチング素子Ｑ１４とを合わせた構成は、同期整流制御ＩＣによって代替されてもよい。

電圧監視部５０とスイッチング素子Ｑ１４とが逆流電流を制限する機能と、切り離し部３４が逆流電流を制限する機能とは、互いに代替されうる。したがって、電源装置１０は、電圧監視部５０とスイッチング素子Ｑ１４とを合わせた構成、及び、切り離し部３４の構成のうち少なくとも一方の構成を備えることによって、逆流電流を制限し、信頼性を向上できる。電圧監視部５０とスイッチング素子Ｑ１４とを合わせた構成、及び、切り離し部３４の構成は、逆流制限手段とも称される。逆流電流制限値Ｉ_bk及び逆流電流閾値Ｉ_Loffは、逆流制限基準値とも称される。

電圧監視部５０とスイッチング素子Ｑ１４とによって逆流電流を制限する場合、ＦＥＴ４０がオフ状態になるので、短絡故障が生じた場合のＦＥＴ４０における損失が低減されたり、ほぼ０に近づけられたりする。ＦＥＴ４０における損失が低減されることによって、負荷７０に対して並列に接続されている他の電源装置１０が連鎖的に故障する可能性が減少する。

切り離し部３４によって逆流電流を制限する場合、ツェナーダイオードＲＥＦＰのツェナー電圧のバラツキ、及び、抵抗Ｒ１３１及びＲ１３２の抵抗値のバラツキが小さくされることによって、逆流電流の制限値のバラツキが小さくされうる。

オペアンプＵ１４が接地点８０に接地される接地部を有することがある。オペアンプＵ１４の接地部が接地されている場合、オペアンプＵ１４は、電源装置１０の負荷電流Ｉ_Lを出力する経路と接地点８０とを橋絡している。オペアンプＵ１４に限られず、電流検出部３０に含まれる回路部品等は、電源装置１０の負荷電流Ｉ_Lを出力する経路と接地点８０とを橋絡していることがある。電源装置１０の負荷電流Ｉ_Lを出力する経路と接地点８０とを橋絡する部品は、橋絡部品とも称される。電源装置１０の負荷電流Ｉ_Lを出力する経路と接地点８０とを橋絡する経路は、橋絡経路とも称される。

橋絡部品が短絡故障した場合、橋絡経路に短絡電流が流れる。例えば、図８の例において、オペアンプＵ１４の内部故障等によって、仮に、オペアンプＵ１４の接地部と非反転入力端子又は反転入力端子とが短絡した場合、電源装置１０の負荷電流Ｉ_Lを出力する経路と接地点８０とが短絡する。その結果、負荷電流Ｉ_Lを出力する経路から接地点８０に短絡電流が流れる。

ここで、オペアンプＵ１４の非反転入力端子と負荷電流Ｉ_Lが流れる経路との間に抵抗Ｒ１４３が直列に挿入されていることによって、抵抗Ｒ１４３が非反転入力端子を経由した短絡電流を制限する。オペアンプＵ１４の反転入力端子と負荷電流Ｉ_Lが流れる経路との間に抵抗Ｒ１４２が直列に挿入されていることによって、抵抗Ｒ１４２が反転入力端子を経由した短絡電流を制限する。オペアンプＵ１４の例に限られず、他の橋絡部品についても、橋絡経路に直列に抵抗素子が接続されることによって、抵抗素子が橋絡部品の短絡故障に起因する短絡電流を制限する。

橋絡経路に抵抗素子が直列に接続されていることによって、電源装置１０の動作が継続しやすくなる。その結果、電源装置１０の信頼性が向上する。

以上説明してきたように、本実施形態に係る電源装置１０が負荷７０に対して並列に接続される電源システム１を構成する場合、電源システム１の信頼性が向上する。本実施形態に係る電源装置１０は、ＭＣＵを用いることなく信頼性を向上するための種々の機能を実現できる。ＭＣＵが用いられないことによって、装置コストが低減されうる。

（他の実施形態）
図９に示されるように、他の実施形態に係る電源システム１は、電源装置１０ａ、１０ｂ及び１０ｃを備える。電源装置１０ａ及び１０ｂは、図２に示される電源装置１０ａ及び１０ｂと同じであるとする。電源装置１０ａ、１０ｂ及び１０ｃは、区別される必要が無い場合、電源装置１０と称される。

電源装置１０ｃは、出力端子１１ｃと、接地端子１２ｃとを備える。出力端子１１ａ、１１ｂ及び１１ｃは、区別される必要が無い場合、出力端子１１と称される。接地端子１２ａ、１２ｂ及び１２ｃは、区別される必要が無い場合、接地端子１２と称される。

電源装置１０ａ、１０ｂ及び１０ｃは、負荷７０に並列に接続されている。負荷７０の一端は、出力端子１１ａ、１１ｂ及び１１ｃに接続されている。負荷７０の他端は、接地点８０と、接地端子１２ａ、１２ｂ及び１２ｃとに接続されている。電源装置１０ａが出力端子１１ａから出力する電流は、Ｉ１として表されている。電源装置１０ｂが出力端子１１ｂから出力する電流は、Ｉ２として表されている。電源装置１０ｃが出力端子１１ｃから出力する電流は、Ｉ３として表されている。電源システム１は、電源装置１０ａが出力端子１１ａから出力する電流と、電源装置１０ｂが出力端子１１ｂから出力する電流と、電源装置１０ｃが出力端子１１ｃから出力する電流とを合わせた電流を負荷７０に供給する。つまり、電源システム１は、Ｉ１＋Ｉ２＋Ｉ３として表されている電流を負荷７０に供給する。負荷７０に供給された電流は、接地点８０に流れてもよいし、接地端子１２ａ、１２ｂ及び１２ｃを通じて電源装置１０ａ、１０ｂ及び１０ｃに帰還してもよい。

３台の電源装置１０が負荷７０に並列に接続される場合、１台の電源装置１０が故障しても、他の１台の電源装置１０が負荷７０に電力を供給することによって、電源システム１は、全体として、負荷７０への電力供給を継続する。３台の電源装置１０が全て動作している通常の状態において、各電源装置１０が出力する電流は、負荷７０が必要とする電流の１／３に制御されてよい。このようにすることで、負荷７０が必要とする電流が、３台の電源装置１０からバランスよく供給される。

本実施形態における電源装置１０における負荷電流Ｉ_Lと出力電圧Ｖ_outとの関係は、例えば図１０のグラフのように決定される。図１０のグラフにおいて、横軸は負荷電流Ｉ_Lを表しており、縦軸は出力電圧Ｖ_outを表している。Ｔｙｐ特性として示されているグラフは、本実施形態に係る構成に基づく典型的な電流−電圧特性を表している。Ｍａｘバラツキ特性及びＭｉｎバラツキ特性として示されているグラフは、本実施形態に係る構成において、ＦＥＴ又はオペアンプ等のパラメータが有しうるバラツキの範囲において想定される上限及び下限の電流−電圧特性を表している。以下、Ｔｙｐ特性として示されているグラフが本実施形態に係る電流−電圧特性を表すとする。

図１０において、グラフの傾きは、４箇所で急激に変化している。負荷電流Ｉ_Lがゼロから増え始めて、最初に傾きが急激に変化する点は、Ｐ１として表されている。Ｐ１における負荷電流Ｉ_Lは、第１閾電流に対応する。負荷電流Ｉ_Lが第１閾電流よりも大きい値になり２番目に傾きが急激に変化する点は、Ｐ２として表されている。Ｐ２における負荷電流Ｉ_Lは、第２閾電流に対応する。負荷電流Ｉ_Lが第２閾電流よりも大きい値になり３番目に傾きが急激に変化する点は、Ｐ３として表されている。Ｐ３における負荷電流Ｉ_Lは、第３閾電流に対応する。負荷電流Ｉ_Lが第３閾電流よりも大きい値になり４番目に傾きが急激に変化する点は、Ｐ４として表されている。Ｐ４における負荷電流Ｉ_Lは、第４閾電流に対応する。

図１０のグラフの横軸は、第１閾電流から第４閾電流までをそれぞれ境界とする複数の区間に分けられる。第１閾電流より大きく、且つ、第２閾電流より小さい電流の区間は、第１ドループ領域を特定する区間であり、第１電流区間と称される。第１閾電流より小さい電流の区間は、第２電流区間と称される。第２閾電流より大きく、且つ、第３閾電流より小さい電流の区間は、第３電流区間と称される。第３閾電流より大きく、且つ、第４閾電流より小さい電流の区間は、第２ドループ領域を特定する区間であり、第４電流区間と称される。第４閾電流より大きい電流の区間は、第５電流区間と称される。第２電流区間は、第１電流区間に含まれる電流よりも小さい電流を含む。第３電流区間は、第１電流区間に含まれる電流よりも大きく、且つ、第４電流区間に含まれる電流よりも小さい電流を含む。第５電流区間は、第４電流区間に含まれる電流よりも大きい電流を含む。負荷電流Ｉ_Lが第１電流区間に含まれる場合の垂下率は、負荷電流Ｉ_Lが第２電流区間及び第３電流区間それぞれに含まれる場合の垂下率よりも大きいといえる。負荷電流Ｉ_Lが第４電流区間に含まれる場合の垂下率は、負荷電流Ｉ_Lが第３電流区間及び第５電流区間それぞれに含まれる場合の垂下率よりも大きいといえる。

負荷７０の最大負荷電流Ｉ_Lmaxに対して、各電源装置１０が出力する電流のバランスがとれている場合に各電源装置１０が出力する電流は、バランス電流理想値Ｉ_B1と称される。第１閾電流は、Ｉ_B1より小さい値に設定されている。第２閾電流は、Ｉ_B1より大きい値に設定されている。Ｉ_B1は、以下の式（９）で表される。
Ｉ_B1＝Ｉ_Lmax／３ （９）

図１０のグラフにおいて、横軸にＩ_B1max及びＩ_B1minが示されている。Ｉ_B1max及びＩ_B1minはそれぞれ、Ｖ_out＝Ｖ_B1である場合に、Ｍａｘバラツキ特性及びＭｉｎバラツキ特性において流れる電流を表している。Ｖ_B1は、３台の電源装置１０の負荷電流Ｉ_Lのバランスがとれている場合に、垂下特性制御部３２におけるオペアンプＵ１３Ｂの出力端子が出力する電圧を表している。Ｉ_B1maxとＩ_B1minとの差は、３台の電源装置１０の負荷電流Ｉ_Lのバランスがとれている場合に生じうる負荷率のバラツキを表している。つまり、Ｉ_B1maxとＩ_B1minとの差が小さいほど、３台の電源装置１０の負荷率のバラツキが小さい。

仮に３台の電源装置１０のうち１台の電源装置１０が故障した場合に、動作している２台がそれぞれ出力する電流のバランスがとれている場合に２台の電源装置１０がそれぞれ出力する電流は、バランス電流理想値Ｉ_B2と称される。第３閾電流は、Ｉ_B2より小さい値に設定されている。第４閾電流は、Ｉ_B2より大きい値に設定されている。故障した１台の電源装置１０に流れうる最大の逆流電流が逆流電流制限値Ｉ_bkで表される場合、以下の式（１０）が成り立つ。
Ｉ_B2＝（−Ｉ_bk＋Ｉ_Lmax）／２ （１０）

図１０のグラフにおいて、横軸にＩ_B2max及びＩ_B2minが示されている。Ｉ_B2max及びＩ_B2minはそれぞれ、Ｖ_out＝Ｖ_B2である場合に、Ｍａｘバラツキ特性及びＭｉｎバラツキ特性において流れる電流を表している。Ｖ_B2は、１台の電源装置１０が故障し、且つ、２台の電源装置１０の負荷電流Ｉ_Lのバランスがとれている場合に、垂下特性制御部３２におけるオペアンプＵ１３Ｂの出力端子が出力する電圧を表している。Ｉ_B2maxとＩ_B2minとの差は、２台の電源装置１０の負荷電流Ｉ_Lのバランスがとれている場合に生じうる負荷率のバラツキを表している。つまり、Ｉ_B2maxとＩ_B2minとの差が小さいほど、２台の電源装置１０の負荷率のバラツキが小さい。

Ｉ_B2maxは、負荷電流Ｉ_Lのバランスがとれている２台の電源装置１０のうち１台の電源装置１０に流れうる負荷電流Ｉ_Lの最大値を表している。Ｉ_B2maxは、Ｉ_B2より大きい。Ｉ_B2maxは、定格電流Ｉ_rate以下であることが求められる。したがって、以下の式（１１）が成り立つ。
Ｉ_rate≧Ｉ_B2max＞（−Ｉ_bk＋Ｉ_Lmax）／２ （１１）

電源装置１０の電流−電圧特性が図１０のグラフのように設定されることで、３台の電源装置１０が全て動作している場合、及び、１台の電源装置１０が故障している場合のいずれの場合でも、動作している電源装置１０の負荷電流Ｉ_Lのバランスがとりやすくなる。その結果、電源システム１の信頼性が向上する。

さらに一般化すると、電源システム１は、（Ｎ＋１）台の電源装置１０を備えてよい。Ｎは、２以上の自然数であるとする。この場合、上述の式（９）〜式（１１）は、以下の式（１２）〜（１４）に示されるように一般化される。
Ｉ_B1＝Ｉ_Lmax／（Ｎ＋１） （１２）
Ｉ_B2＝（−Ｉ_bk＋Ｉ_Lmax）／Ｎ （１３）
Ｉ_rate≧Ｉ_B2max＞（−Ｉ_bk＋Ｉ_Lmax）／Ｎ （１４）

（Ｎ＋１）は、第１所定数と称される。Ｎは、第２所定数と称される。第２所定数は、第１所定数から１を引いた値である。式（１２）に基づけば、Ｉ_B1は、最大負荷電流Ｉ_Lmaxと第１所定数の逆数との積として表される。式（１３）に基づけば、Ｉ_B2は、最大負荷電流Ｉ_Lmaxと逆流電流制限値Ｉ_bkの絶対値との和と、第２所定数の逆数との積として表される。逆流電流制限値Ｉ_bkが最大負荷電流Ｉ_Lmaxより十分小さい場合、式（１３）は、以下の式（１５）で置き換えられてよい。
Ｉ_B2＝Ｉ_Lmax／Ｎ （１５）
この場合、Ｉ_B2は、最大負荷電流Ｉ_Lmaxと第２所定数の逆数との積として表される。

式（１２）と、式（１３）又は（１５）と、式（１４）とが成立することによって、（Ｎ＋１）台の電源装置１０が全て動作している場合、及び、１台の電源装置１０が故障した場合のいずれの場合でも、Ｎ台の電源装置１０の負荷電流Ｉ_Lのバランスがとりやすくなる。その結果、電源システム１の信頼性が向上する。

電源装置１０が負電源出力である場合、ＦＥＴ４０として、ｐチャネルＭＯＳＦＥＴが用いられてもよい。

一実施形態において、電流検出手段は、コンバータ２０が出力した負荷電流Ｉ_Lが負荷７０に向かう経路に直列に接続されている。他の実施形態において、コンバータ２０が出力した負荷電流Ｉ_Lがコンバータ２０に帰還する経路が独立である場合、電流検出手段は、負荷電流Ｉ_Lが負荷７０からコンバータ２０に帰還する経路に直列に接続されていてもよい。このようにすることで、電流検出部３０において電流検出手段の検出結果を取得するオペアンプとして、レール・ツー・レールではないオペアンプが使用可能となる。

本開示に係る実施形態について、諸図面及び実施例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形又は修正を行うことが容易であることに注意されたい。従って、これらの変形又は修正は本開示の範囲に含まれることに留意されたい。例えば、各構成部又は各ステップに含まれる機能などは論理的に矛盾しないように再配置可能であり、複数の構成部又はステップを１つに組み合わせたり、或いは分割したりすることが可能である。

１ 電源システム
１０（１０ａ、１０ｂ、１０ｃ） 電源装置
１１（１１ａ、１１ｂ、１１ｃ） 出力端子
１２（１２ａ、１２ｂ、１２ｃ） 接地端子
２０ コンバータ
２１ コンバータ出力端子
２２ コンバータ接地端子
２３ フィードバック端子
２４ 制御部
２５ 誤差アンプ部
２６ 電圧変換部
３０ 電流検出部
３２ 垂下特性制御部
３４ 切り離し部
４０ ＦＥＴ
５０ 電圧監視部
７０ 負荷
８０ 接地点

Claims (9)

1. １つの負荷に対して電流を供給する、少なくとも２台の電源装置を含む電源システムであって、
   前記電源装置は、
   電流を前記負荷に供給するコンバータと、
   前記コンバータと前記負荷との間に直列に接続されているＦＥＴと、
   前記コンバータと前記負荷との間に流れる電流を検出する電流検出手段と、
   前記コンバータから前記負荷に向かって流れる負荷電流の大きさに基づいて決定される垂下率で前記コンバータの出力電圧を垂下させる垂下特性制御部と
   を備え、
   前記負荷電流が第１電流区間に含まれる場合の垂下率は、第２電流区間及び第３電流区間それぞれに前記負荷電流が含まれる場合の垂下率よりも大きく、
   前記第２電流区間は、前記第１電流区間に含まれる電流より小さい電流を含み、
   前記第３電流区間は、前記第１電流区間に含まれる電流より大きい電流を含む、電源システム。
2. 前記電源装置は、前記負荷から前記コンバータに向かう方向に流れる逆流電流を制限する逆流制限手段をさらに備える、請求項１に記載の電源システム。
3. 前記逆流制限手段は、前記電流検出手段による前記逆流電流の検出結果と前記逆流制限基準値との比較結果に基づく信号を前記ＦＥＴのゲートに入力する切り離し部を含む、請求項２に記載の電源システム。
4. 前記逆流制限手段は、前記ＦＥＴのドレインの電位と、前記ＦＥＴのソースの電位及び監視オフセット電圧の和との比較結果に基づく信号を前記ＦＥＴのゲートに入力する電圧監視部を含む、請求項２又は３に記載の電源システム。
5. 前記コンバータは、定格電流を有し、
   前記定格電流は、前記最大負荷電流と前記逆流制限基準値との和よりも大きい値に設定されている、請求項２から４のいずれか一項に記載の電源システム。
6. 前記コンバータから前記負荷に向かって電流が流れる経路と、接地点との間を橋絡する経路のうち少なくとも１つの経路に抵抗素子が直列に接続されている、請求項１から５のいずれか一項に記載の電源システム。
7. 前記第１電流区間は、前記最大負荷電流の５０％の電流を含む、請求項１から６のいずれか一項に記載の電源システム。
8. 前記負荷電流が第４電流区間に含まれる場合の垂下率は、第５電流区間及び前記第３電流区間それぞれに前記負荷電流が含まれる場合の垂下率よりも大きく、
   前記第４電流区間は、前記第３電流区間に含まれる電流より大きい電流を含み、
   前記第５電流区間は、前記第４電流区間に含まれる電流より大きい電流を含み、
   前記第１電流区間は、第１所定数の逆数と前記最大負荷電流との積で表される電流を含み、
   前記第４電流区間は、前記第１所定数から１を引いた第２所定数の逆数と前記最大負荷電流との積で表される電流を含む、請求項１から６のいずれか一項に記載の電源システム。
9. 電流を負荷に供給するコンバータと、
   前記コンバータと前記負荷との間に直列に接続されているＦＥＴと、
   前記コンバータと前記負荷との間に流れる電流を検出する電流検出手段と、
   前記コンバータから前記負荷に向かって流れる負荷電流の大きさに基づいて決定される垂下率で前記コンバータの出力電圧を垂下させる垂下特性制御部と
   を備え、
   前記負荷電流が第１電流区間に含まれる場合の垂下率は、第２電流区間及び第３電流区間それぞれに前記負荷電流が含まれる場合の垂下率よりも大きく、
   前記第２電流区間は、前記第１電流区間に含まれる電流より小さい電流を含み、
   前記第３電流区間は、前記第１電流区間に含まれる電流より大きい電流を含む、電源装置。

Images