JP2020154412A - ニューラルネットワーク装置 - Google Patents
ニューラルネットワーク装置 Download PDFInfo
- Publication number
- JP2020154412A JP2020154412A JP2019049872A JP2019049872A JP2020154412A JP 2020154412 A JP2020154412 A JP 2020154412A JP 2019049872 A JP2019049872 A JP 2019049872A JP 2019049872 A JP2019049872 A JP 2019049872A JP 2020154412 A JP2020154412 A JP 2020154412A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- secondary battery
- neuron
- neural network
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/045—Combinations of networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
- G06N3/088—Non-supervised learning, e.g. competitive learning
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Computational Linguistics (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Neurology (AREA)
- Semiconductor Integrated Circuits (AREA)
- Image Analysis (AREA)
Abstract
Description
更新回路内二次電池92は、内部に電力を蓄積し、電圧を発生する。更新回路内二次電池92は、抵抗変化メモリ素子42のコンダクタンスを変化させることができる程度の電力を蓄積する。更新回路内二次電池92は、二次電池70と同一構成であってよい。また、更新回路内二次電池92は、二次電池70と同様に外部の充電回路80により充電がされてもよい。
20 演算部
22 通信部
30 ニューロン回路
40 シナプス回路
42 抵抗変化メモリ素子
44 スイッチ
62 入力端子
64 出力端子
66 積分回路
68 発火回路
70 二次電池
72 係数更新回路
80 充電回路
92 更新回路内二次電池
94 更新回路内スイッチ
Claims (12)
- 複数のニューロン回路を備えるニューラルネットワーク装置であって、
前記複数のニューロン回路のそれぞれは、
入力信号を積分した積分信号を出力する積分回路と、
前記積分信号に応じて、後段のニューロン回路へと伝達されるパルス信号を発生する発火回路と、
前記パルス信号を発生させるための駆動電力を前記発火回路に供給する二次電池と、
を有するニューラルネットワーク装置。 - 前記ニューラルネットワーク装置は、複数のシナプス回路をさらに備え、
前記複数のニューロン回路のそれぞれは、前記複数のシナプス回路のうちの、2以上のシナプス回路が対応付けられ、対応付けられた前記2以上のシナプス回路から2以上の前記入力信号を取得し、
前記2以上のシナプス回路のそれぞれは、
係数が設定されており、
前記複数のニューロン回路のうちの何れか1つの前段のニューロン回路により発生された前記パルス信号を受け取り、
受け取った前記パルス信号と設定されている前記係数とを乗じた値を表す前記入力信号を生成し、
生成した前記入力信号を、対応する前記ニューロン回路に与える
請求項1に記載のニューラルネットワーク装置。 - 前記積分回路は、対応付けられた前記2以上のシナプス回路から取得した2以上の前記入力信号を積分する
請求項2に記載のニューラルネットワーク装置。 - 前記二次電池は、前記発火回路から前記パルス信号が出力されたことに応じて、発生する電源電圧が減少し、
前記電源電圧の減少に応じて、対応付けられた前記2以上のシナプス回路のうちの前記入力信号を与えた対象のシナプス回路に設定されている前記係数を更新する係数更新回路
をさらに備える請求項3に記載のニューラルネットワーク装置。 - 前記係数更新回路は、前記電源電圧が予め定められた閾値以下または予め定められた閾値以上となった場合、前記対象のシナプス回路に設定されている前記係数を更新する
請求項4に記載のニューラルネットワーク装置。 - 前記係数更新回路は、前記電源電圧が予め定められた閾値以下または予め定められた閾値以上となった場合、前記対象のシナプス回路に前記電源電圧を印加する
請求項4に記載のニューラルネットワーク装置。 - 前記係数更新回路は、
更新回路内二次電池を含み、
前記電源電圧が予め定められた閾値以下または予め定められた閾値以上となった場合、前記対象のシナプス回路に前記更新回路内二次電池から発生された電圧を印加する
請求項4に記載のニューラルネットワーク装置。 - 前記複数のシナプス回路のそれぞれは、印加された電圧に応じてコンダクタンスを変化させる抵抗変化メモリ素子を有し、
前記抵抗変化メモリ素子は、前記コンダクタンスが前記係数を表し、
前記抵抗変化メモリ素子は、前記前段のニューロン回路により発生された前記パルス信号のタイミングで電圧が印加され、
前記複数のシナプス回路のそれぞれは、前記抵抗変化メモリ素子に流れる電流を、前記入力信号として、対応する前記ニューロン回路に与える
請求項4に記載のニューラルネットワーク装置。 - 前記係数更新回路は、
前記電源電圧が予め定められた閾値以下または予め定められた閾値以上となった場合、前記対象のシナプス回路が有する前記抵抗変化メモリ素子に、前記二次電池から発生される前記電源電圧を印加し、
前記電源電圧が予め定められた閾値以下または予め定められた閾値以上ではない場合、前記対象のシナプス回路が有する前記抵抗変化メモリ素子と、前記二次電池との間を切断する
請求項8に記載のニューラルネットワーク装置。 - 前記係数更新回路は、
更新回路内二次電池を含み、
前記電源電圧が予め定められた閾値以下または予め定められた閾値以上となった場合、前記対象のシナプス回路が有する前記抵抗変化メモリ素子に、前記更新回路内二次電池から発生される電圧を印加し、
前記電源電圧が予め定められた閾値以下または予め定められた閾値以上ではない場合、前記対象のシナプス回路が有する前記抵抗変化メモリ素子と、前記更新回路内二次電池との間を切断する
請求項8に記載のニューラルネットワーク装置。 - 前記複数のニューロン回路のそれぞれが有する前記二次電池を充電する充電回路をさらに備える
請求項1から10の何れか1項に記載のニューラルネットワーク装置。 - 前記充電回路は、前記二次電池を定期的に充電する
請求項11に記載のニューラルネットワーク装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019049872A JP6989552B2 (ja) | 2019-03-18 | 2019-03-18 | ニューラルネットワーク装置 |
US16/556,362 US11586887B2 (en) | 2019-03-18 | 2019-08-30 | Neural network apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019049872A JP6989552B2 (ja) | 2019-03-18 | 2019-03-18 | ニューラルネットワーク装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020154412A true JP2020154412A (ja) | 2020-09-24 |
JP6989552B2 JP6989552B2 (ja) | 2022-01-05 |
Family
ID=72514579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019049872A Active JP6989552B2 (ja) | 2019-03-18 | 2019-03-18 | ニューラルネットワーク装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11586887B2 (ja) |
JP (1) | JP6989552B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11487990B2 (en) * | 2019-06-14 | 2022-11-01 | International Business Machines Corporation | Resistive crossbar arrays with reduced numbers of elements |
JP7358312B2 (ja) | 2020-08-25 | 2023-10-10 | 株式会社東芝 | 記憶装置およびニューラルネットワーク装置 |
JP2022129104A (ja) | 2021-02-24 | 2022-09-05 | 株式会社東芝 | 不揮発性メモリデバイス |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06309478A (ja) * | 1993-04-23 | 1994-11-04 | Ricoh Co Ltd | 信号処理装置 |
WO2015001697A1 (ja) * | 2013-07-04 | 2015-01-08 | パナソニックIpマネジメント株式会社 | ニューラルネットワーク回路、およびその学習方法 |
JP2015195011A (ja) * | 2014-03-18 | 2015-11-05 | パナソニックIpマネジメント株式会社 | ニューラルネットワーク回路およびその学習方法 |
US20190042931A1 (en) * | 2017-07-21 | 2019-02-07 | Syntiant | Systems And Methods Of Sparsity Exploiting |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6846297B2 (ja) | 2016-06-20 | 2021-03-24 | キオクシア株式会社 | 演算装置 |
US10997490B2 (en) | 2017-02-24 | 2021-05-04 | International Business Machines Corporation | Battery-based neural network weights |
CN110622348A (zh) * | 2017-05-03 | 2019-12-27 | 株式会社半导体能源研究所 | 神经网络、蓄电系统、车辆及电子设备 |
JP6773621B2 (ja) | 2017-09-15 | 2020-10-21 | 株式会社東芝 | 演算装置 |
JP6970058B2 (ja) | 2018-07-19 | 2021-11-24 | 株式会社東芝 | 演算装置 |
-
2019
- 2019-03-18 JP JP2019049872A patent/JP6989552B2/ja active Active
- 2019-08-30 US US16/556,362 patent/US11586887B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06309478A (ja) * | 1993-04-23 | 1994-11-04 | Ricoh Co Ltd | 信号処理装置 |
WO2015001697A1 (ja) * | 2013-07-04 | 2015-01-08 | パナソニックIpマネジメント株式会社 | ニューラルネットワーク回路、およびその学習方法 |
JP2015195011A (ja) * | 2014-03-18 | 2015-11-05 | パナソニックIpマネジメント株式会社 | ニューラルネットワーク回路およびその学習方法 |
US20190042931A1 (en) * | 2017-07-21 | 2019-02-07 | Syntiant | Systems And Methods Of Sparsity Exploiting |
Also Published As
Publication number | Publication date |
---|---|
US11586887B2 (en) | 2023-02-21 |
US20200302274A1 (en) | 2020-09-24 |
JP6989552B2 (ja) | 2022-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wu et al. | A CMOS spiking neuron for brain-inspired neural networks with resistive synapses and in situ learning | |
JP6989552B2 (ja) | ニューラルネットワーク装置 | |
US9953261B2 (en) | Producing spike-timing dependent plasticity in a neuromorphic network utilizing phase change synaptic devices | |
US6687686B1 (en) | Hebbian synapse circuit | |
US10078800B2 (en) | Artificial neuron comprising a resistive memory having a stochastic behavior | |
US10713562B2 (en) | Neuromorphic memory circuit | |
KR20140141778A (ko) | Stdp 동작을 위한 시냅스 회로 및 시냅스 회로를 포함하는 뉴로모픽 시스템 | |
US10740672B2 (en) | Capacitative artificial neural networks | |
US10671911B2 (en) | Current mirror scheme for an integrating neuron circuit | |
US11055612B2 (en) | Voltage controlled highly linear resistive elements | |
CN111967589B (zh) | 神经元模拟电路及其驱动方法、神经网络装置 | |
KR20150128781A (ko) | 인공 뉴런 및 멤리스터를 갖는 장치 | |
Milo et al. | Attractor networks and associative memories with STDP learning in RRAM synapses | |
CN112801284A (zh) | 利用p-n-p-n二极管的无电源的神经元电路 | |
TW202236172A (zh) | 分佈式多組件突觸計算結構 | |
KR102584868B1 (ko) | 온칩 학습이 가능한 뉴로모픽 아키텍쳐 | |
US20210406650A1 (en) | Artificial neuromorphic circuit and operation method | |
Gi et al. | A ReRAM-based convolutional neural network accelerator using the analog layer normalization technique | |
CN111630528B (zh) | 类神经电路以及运作方法 | |
US11443177B2 (en) | Artificial neuromorphic circuit and operation method | |
KR20190066400A (ko) | 다중 레벨의 가중치 소자 | |
Zohora et al. | Memristor-CMOS hybrid implementation of leaky integrate and fire neuron model | |
Dowrick et al. | A simple programmable axonal delay scheme for spiking neural networks | |
US11468307B2 (en) | Artificial neuromorphic circuit and operation method | |
JP7447034B2 (ja) | シナプス回路およびニューラルネットワーク装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211202 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6989552 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |