JP2020149340A - 演算装置 - Google Patents

Abstract

【課題】ニューラルネットワークを用いた演算装置を提供する。【解決手段】Ｋ層の隠れ層の１層分に対応するＮ個の遅延素子の各々は、Ｋ層の隠れ層の各々に対応するＫ個の可変抵抗部を備える。Ｋ個の可変抵抗部の各々は、Ｎ個の可変抵抗素子を備える。Ｙ層目の隠れ層を計算する場合に、Ｙ番目の可変抵抗部が選択されて電源電圧部位と遅延素子の電源入力端子との間に接続される。遅延素子から出力される、Ｙ番目の可変抵抗部の抵抗値に応じた遅延時間を有する時間信号がしきい値と比較され、デジタル信号が生成される。Ｙ番目の可変抵抗部は、Ｎ個の可変抵抗素子の各々の抵抗値を、Ｙ−１層目のＮ個のデジタル値およびＮ個の重み係数に応じた抵抗値に設定する。Ｎ個の遅延素子の各々は、Ｙ番目の可変抵抗部の抵抗値に基づいてＹ層目の隠れ層の計算を行う。【選択図】図３

Description

本明細書が開示する技術は、ニューラルネットワークを用いた演算装置に関する。

ニューラルネットワークを用いた深層学習用の演算回路が知られている。特許文献１の技術では、縦続接続したデジタル時間変換回路（Digital to Time Converter）を用いて、重みＷおよび入力Ｘに応じた遅延時間を生成する。そして、時間デジタル変換回路（Time to Digital Converter）を用いてしきい値判定する。また抵抗変化型や容量変化型のメモリを用いて、遅延時間を調節可能としている。

特開２０１５−５３００８号公報

特許文献１の技術では、複数の隠れ層の各々が備える複数の演算器の各々において、重みの数だけ遅延素子を縦続接続しなければならない。すなわち、隠れ層の層数と、隠れ層１層あたりの演算器の数と、１演算器あたりの重みＷの数と、を掛け合わせた数だけ、遅延素子を縦続接続しなければならない。回路構成に必要な遅延素子数が膨大となるため、演算時間の長大化や、回路面積の増大化などの問題が発生する。

本明細書が開示する演算装置の一実施形態は、入力層、Ｋ層（Ｋは１以上の自然数）の隠れ層、出力層を備えたニューラルネットワークを用いた演算装置である。演算装置は、Ｋ層の隠れ層の１層分に対応するＮ個（Ｎは１以上の自然数）の遅延素子を備えている。Ｎ個の遅延素子の各々は、Ｋ層の隠れ層の各々に対応しているＫ個の可変抵抗部を備える。Ｋ個の可変抵抗部の各々は、Ｎ個の遅延素子の各々に対応するＮ個の可変抵抗素子を備えている。Ｎ個の遅延素子の各々は、Ｋ層の隠れ層のうちのＹ層目（Ｙは１以上Ｋ以下の自然数）を計算する場合に、Ｋ個の可変抵抗部のうちからＹ層目に対応するＹ番目の可変抵抗部を選択して電源電圧部位と遅延素子の電源入力端子との間に接続する選択部を備える。Ｎ個の遅延素子の各々は、遅延素子から、Ｙ番目の可変抵抗部の抵抗値に応じた遅延時間だけ遅延された時間信号が出力された場合に、遅延した時間信号をしきい値と比較してデジタル信号を生成する時間デジタル変換回路を備える。Ｎ個の遅延素子の各々が備えるＮ個の時間デジタル変換回路は、Ｙ−１層目の隠れ層の計算によって、Ｙ−１層目のＮ個のデジタル値を出力する。選択部は、Ｙ−１層目の隠れ層の計算後に、Ｙ番目の可変抵抗部を選択する。Ｙ番目の可変抵抗部は、Ｎ個の可変抵抗素子の各々の抵抗値を、Ｙ−１層目のＮ個のデジタル値およびＹ−１層目のＮ個のデジタル値の各々に対応付けられているＮ個の重み係数に応じた抵抗値に設定する。Ｎ個の遅延素子の各々は、Ｙ番目の可変抵抗部の抵抗値に基づいてＹ層目の隠れ層の計算を行うことで、Ｙ層目のＮ個のデジタル値を出力する。

本明細書が開示する変換回路は、Ｋ層の隠れ層の１層分に対応するＮ個の遅延素子を備えている。そして、Ｋ層の隠れ層のうちのＹ層目の隠れ層を計算する場合には、Ｙ番目の可変抵抗部が備えるＮ個の可変抵抗素子の各々の抵抗値を、Ｎ個の重み係数に応じた抵抗値に設定する。Ｎ個の遅延素子の各々は、Ｙ番目の可変抵抗部の抵抗値に基づいて、Ｙ層目の隠れ層の計算を行うことができる。これにより、Ｎ個の可変抵抗素子を用いて、Ｎ個の重み係数に応じた計算を行うことが可能となる。よって、Ｎ個の遅延素子を縦続接続することでＮ個の重み係数に応じた計算を行う場合に比して、回路構成に必要な遅延素子数を抑制することができる。回路面積の縮小化が可能となる。

可変抵抗部が備えるＮ個の可変抵抗素子の各々は、電源電圧部位と電源入力端子との間に並列に接続されていてもよい。Ｋ層の隠れ層のうちのＹ層目を計算する場合に、Ｙ番目の可変抵抗部は、Ｙ−１層目のＮ個のデジタル値のうちＺ個目（Ｚは１以上Ｎ以下の自然数）のデジタル値が０の場合は、Ｚ個目の可変抵抗素子の抵抗値を最大値とし、Ｚ個目のデジタル値が１の場合は、Ｚ個目の可変抵抗素子の抵抗値を、Ｚ個目のデジタル値に対応付けられている重み係数に応じた抵抗値としてもよい。効果の詳細は実施例で説明する。

可変抵抗部が備えるＮ個の可変抵抗素子の各々は、電源電圧部位と電源入力端子との間に直列に接続されていてもよい。Ｋ層の隠れ層のうちのＹ層目を計算する場合に、Ｙ番目の可変抵抗部は、Ｙ−１層目のＮ個のデジタル値のうちＺ個目（Ｚは１以上Ｎ以下の自然数）のデジタル値が０の場合は、Ｚ個目の可変抵抗素子の抵抗値を最小値とし、Ｚ個目のデジタル値が１の場合は、Ｚ個目の可変抵抗素子の抵抗値を、Ｚ個目のデジタル値に対応付けられている重み係数に応じた抵抗値としてもよい。効果の詳細は実施例で説明する。

演算装置は、Ｎ個の遅延素子の各々に対応して備えられたＮ個の時間デジタル変換回路の出力の各々をラッチするＮ個のラッチ回路をさらに備えていてもよい。Ｎ個のラッチ回路の各々は、Ｙ−１層目の隠れ層の計算によって、Ｙ−１層目のＮ個のデジタル値をラッチしてもよい。Ｙ番目の可変抵抗部は、Ｎ個のラッチ回路にラッチされたＹ−１層目のＮ個のデジタル値の各々を用いて、Ｎ個の可変抵抗素子の各々の抵抗値を設定してもよい。効果の詳細は実施例で説明する。

本明細書が開示する演算装置の一実施形態は、入力層、Ｋ層（Ｋは１以上の自然数）の隠れ層、出力層を備えたニューラルネットワークを用いた演算装置である。演算装置は、Ｋ層の隠れ層の１層分に対応するＮ個（Ｎは１以上の自然数）の遅延素子を備えている。Ｎ個の遅延素子の各々は、Ｋ層の隠れ層の各々に対応しているＫ個の可変抵抗部を備える。Ｋ個の可変抵抗部の各々は、Ｎ個の遅延素子の各々に対応するＮ個の可変抵抗素子を備えている。Ｎ個の遅延素子の各々は、Ｋ層の隠れ層のうちのＹ層目（Ｙは１以上Ｋ以下の自然数）を計算する場合に、Ｋ個の可変抵抗部のうちからＹ層目に対応するＹ番目の可変抵抗部を選択して遅延素子の出力端子と時間デジタル変換回路との間に接続する選択部を備える。Ｎ個の遅延素子の各々は、Ｙ番目の可変抵抗部から、Ｙ番目の可変抵抗部の抵抗値に応じた遅延時間だけ遅延された時間信号が出力された場合に、遅延した時間信号をしきい値と比較してデジタル信号を生成する時間デジタル変換回路を備える。Ｎ個の遅延素子の各々が備えるＮ個の時間デジタル変換回路は、Ｙ−１層目の隠れ層の計算によって、Ｙ−１層目のＮ個のデジタル値を出力する。選択部は、Ｙ−１層目の隠れ層の計算後に、Ｙ番目の可変抵抗部を選択する。Ｙ番目の可変抵抗部は、Ｎ個の可変抵抗素子の各々の抵抗値を、Ｙ−１層目のＮ個のデジタル値およびＹ−１層目のＮ個のデジタル値の各々に対応付けられているＮ個の重み係数に応じた抵抗値に設定する。Ｎ個の遅延素子の各々は、Ｙ番目の可変抵抗部の抵抗値に基づいてＹ層目の隠れ層の計算を行うことで、Ｙ層目のＮ個のデジタル値を出力する。効果の詳細は実施例で説明する。

ニューラルネットワーク１００の概略図である。 演算器ＡＵ_２１を説明する図である。 実施例１に係る演算装置１の回路図である。 抵抗制御回路ＲＣ_１の内部構造を説明する図である。 演算装置１の動作を説明するフローチャートである。 遅延時間を説明するタイミングチャートである。 従来の演算器２００を示す図である。 実施例２に係る演算装置１ａの回路図である。 実施例３に係る抵抗制御回路ＲＣ_１ａの内部構造を説明する図である。

図１に、本実施形態に係る演算装置が実現するニューラルネットワーク１００の概略図を示す。ニューラルネットワーク１００は、入力層ＩＬ、Ｋ層（Ｋは１以上の自然数）の隠れ層ＨＬ_１〜ＨＬ_Ｋ、出力層ＯＬ、を備える。入力層ＩＬは、Ｍ個の入力部ＩＬ_１〜ＩＬ_Ｍを有する。例えばニューラルネットワーク１００が画像認識のニューラルネットワークである場合には、入力部ＩＬ_１〜ＩＬ_Ｍには、撮像素子の各ピクセルや色の諧調を示すビット信号の各々が入力される。

１層目の隠れ層ＨＬ_１は、Ｎ個（Ｎは１以上の自然数）の演算器ＡＵ_１１〜ＡＵ_１Ｎを備える。同様にして、Ｋ層目の隠れ層ＨＬ_Ｋは、Ｎ個の演算器ＡＵ_Ｋ１〜ＡＵ_ＫＮを備える。すなわち隠れ層は、Ｎ×Ｋ個の演算器を備えている。Ｎ×Ｋ個の演算器の動作は、すべて同様である。よって、以下に代表的な演算器ＡＵ_２１について、図２を用いて説明する。

隠れ層ＨＬ_１の演算器ＡＵ_１１〜ＡＵ_１Ｎの各々からは、出力Ｘ_２１〜Ｘ_２Ｎが出力される。出力Ｘ_２１〜Ｘ_２Ｎは、演算器ＡＵ_２１〜ＡＵ_２Ｎの各々に入力される。図２に示すように、演算器ＡＵ_２１に入力される出力Ｘ_２１〜Ｘ_２Ｎの各々には、重み係数Ｗ_２１１〜Ｗ_２Ｎ１が対応付けられている。演算器ＡＵ_２１は、出力Ｘ_２１〜Ｘ_２Ｎと、重み係数Ｗ_２１１〜Ｗ_２Ｎ１とに基づいて、下式（１）に基づき中間値Ｍを算出する。
Ｍ＝Ｘ_２１×Ｗ_２１１＋Ｘ_２２×Ｗ_２２１＋ ・・・ ＋Ｘ_２Ｎ×Ｗ_２Ｎ１・・・（１）
そして、演算器ＡＵ_２１は、中間値Ｍと時間しきい値Ｖ_ｔｈとを比較し、デジタル値である出力Ｘ_３１を出力する。中間値Ｍが時間しきい値Ｖ_ｔｈ以下の場合には、出力Ｘ_３１は「０」である。中間値Ｍが時間しきい値Ｖ_ｔｈより大きい場合には、出力Ｘ_３１は「１」である。同様にして演算器ＡＵ_２Ｎは、出力Ｘ_２１〜Ｘ_２Ｎと重み係数Ｗ_２１Ｎ〜Ｗ_２ＮＮとに基づいて中間値Ｍを算出し、中間値Ｍと時間しきい値Ｖ_ｔｈとを比較して出力Ｘ_３Ｎを出力する。

出力層ＯＬはＪ個（Ｊは１以上の自然数）の出力部ＯＬ_１〜ＩＬ_Ｊを備えている。Ｊの数は、識別する画像の種類の数に対応している。例えば、出力部ＯＬ_１のみが「１」の場合には「Ａ」という画像が撮影されたという識別結果が得られ、出力部ＯＬ_２のみが「１」の場合には「Ｂ」という画像が撮影されたという識別結果が得られる。

（演算装置１の回路構成）
図３に、図１のニューラルネットワーク１００に対応する演算装置１の回路図を示す。演算装置１は、Ｎ個（Ｎは１以上の自然数）の遅延素子ＤＥ_１〜ＤＥ_Ｎ、Ｎ個の抵抗制御回路ＲＣ_１〜ＲＣ_Ｎ、Ｎ個のＴＤＣ回路ＴＤ_１〜ＴＤ_Ｎ、Ｎ個のラッチ回路ＬＣ_１〜ＬＣ_Ｎ、重み係数算出回路ＷＣ、しきい値生成回路ＶＣ、入力パルス生成回路ＩＰを備える。遅延素子ＤＥ_１〜ＤＥ_Ｎは、インバータである。遅延素子ＤＥ_１は、ニューラルネットワーク１００（図１）の隠れ層の１列目の演算器である演算器ＡＵ_１１〜ＡＵ_Ｋ１に対応する。以下同様にして、遅延素子ＤＥ_Ｎは、隠れ層のＮ列目の演算器である演算器ＡＵ_１Ｎ〜ＡＵ_ＫＮに対応する。

抵抗制御回路ＲＣ_１は、電源電圧ＶＤＤと遅延素子ＤＥ_１の電源入力端子ＶＴ_１との間に接続されている。以下同様にして、抵抗制御回路ＲＣ_Ｎは、電源電圧ＶＤＤと遅延素子ＤＥ_Ｎの電源入力端子ＶＴ_Ｎとの間に接続されている。

遅延素子ＤＥ_１には、入力パルス生成回路ＩＰからパルス信号ＰＳが入力される。遅延素子ＤＥ_１からは、抵抗制御回路ＲＣ_１によって定まる遅延時間を含んだ時間信号ＴＳ_１が出力される。ＴＤＣ回路ＴＤ_１には、時間信号ＴＳ_１と、しきい値生成回路ＶＣから出力される時間しきい値Ｖ_ｔｈが入力される。ＴＤＣ回路ＴＤ_１から出力されるデジタル信号ＤＳ_１は、ラッチ回路ＬＣ_１に入力される。以下同様にして、遅延素子ＤＥ_Ｎにはパルス信号ＰＳが入力され、ＴＤＣ回路ＴＤ_Ｎには時間信号ＴＳ_Ｎと時間しきい値Ｖ_ｔｈが入力される。ＴＤＣ回路ＴＤ_Ｎから出力されるデジタル信号ＤＳ_Ｎは、ラッチ回路ＬＣ_Ｎに入力される。

図４を用いて、抵抗制御回路ＲＣ_１の内部構造を説明する。抵抗制御回路ＲＣ_１は、Ｋ層の隠れ層の各々に対応しているＫ個の可変抵抗部ＶＲ_１１〜ＶＲ_１Ｋを備える。また、可変抵抗部ＶＲ_１１〜ＶＲ_１Ｋの各々に対応しているＫ個のバイパススイッチＳＷ_１１〜ＳＷ_１Ｋを備える。

可変抵抗部ＶＲ_１１は、Ｍ個の入力部ＩＬ_１〜ＩＬ_Ｍの各々に対応する、Ｍ個の可変抵抗素子ＶＥ_１１〜ＶＥ_１Ｍを備えている。可変抵抗素子ＶＥ_１１〜ＶＥ_１Ｍは、例えば、ＲｅＲＡＭ（resistive random access memory）や、フラッシュメモリであってもよい。またＭ個の可変抵抗素子ＶＥ_１１〜ＶＥ_１Ｍの各々に対応する、Ｍ個の出力スイッチＸＳ_１１〜ＸＳ_１Ｍを備えている。Ｍ個の可変抵抗素子ＶＥ_１１〜ＶＥ_１ＭおよびバイパススイッチＳＷ_１１は、電源電圧ＶＤＤと可変抵抗部ＶＲ_１２との間に並列に接続されている。また出力スイッチＸＳ_１１〜ＸＳ_１Ｍの各々は、可変抵抗素子ＶＥ_１１〜ＶＥ_１Ｍの各々に直列に接続されている。

同様にして、可変抵抗部ＶＲ_１Ｋは、Ｎ個の遅延素子ＤＥ_１〜ＤＥ_Ｎの各々に対応する、Ｎ個の可変抵抗素子ＶＥ_Ｋ１〜ＶＥ_ＫＮを備えている。またＮ個の可変抵抗素子ＶＥ_Ｋ１〜ＶＥ_ＫＮの各々に対応する、Ｎ個の出力スイッチＸＳ_Ｋ１〜ＸＳ_ＫＮを備えている。

可変抵抗部ＶＲ_１１には、重み係数算出回路ＷＣからＭ個の重み情報ＷＩ_１１１〜ＷＩ_１Ｍ１が入力される。重み情報ＷＩ_１１１は、１個目の出力Ｘ_１１に対応付けられている重み係数を表す情報である。Ｍ個の可変抵抗素子ＶＥ_１１〜ＶＥ_１Ｍの各々の抵抗値は、重み情報ＷＩ_１１１〜ＷＩ_１Ｍ１に基づいて、個別に制御される。

同様にして、可変抵抗部ＶＲ_１Ｋには、重み係数算出回路ＷＣからＮ個の重み情報ＷＩ_Ｋ１１〜ＷＩ_ＫＮ１が入力される。Ｎ個の可変抵抗素子ＶＥ_Ｋ１〜ＶＥ_ＫＮの各々の抵抗値は、重み情報ＷＩ_Ｋ１１〜ＷＩ_ＫＮ１に基づいて、個別に制御される。

また、抵抗制御回路ＲＣ_２〜ＲＣ_Ｎ（図３）の各々の内部構造は、図４の抵抗制御回路ＲＣ_１の内部構造と同様である。よって、説明を省略する。

（演算装置１の動作）
図５のフローチャートを用いて、演算装置１の動作を説明する。Ｓ１０において１層目の隠れ層ＨＬ_１の計算を行う。計算内容の具体的内容は後述する。隠れ層ＨＬ_１の計算により、Ｎ個のＴＤＣ回路ＴＤ_１〜ＴＤ_Ｎの各々からは、１層目のＮ個のデジタル信号ＤＳ_１〜ＤＳ_Ｎが出力され、ラッチ回路ＬＣ_１〜ＬＣ_Ｎにラッチされる。１層目のデジタル信号ＤＳ_１〜ＤＳ_Ｎの各々は、ニューラルネットワーク１００（図１）の出力Ｘ_２１〜Ｘ_２Ｎに対応している。Ｓ２０において、層数Ｙが１カウントアップされる。これにより、次の層の計算が開始される。

Ｓ３０において、Ｙ層目の隠れ層に対応するＹ番目の可変抵抗部を選択する。具体例として、２層目の隠れ層ＨＬ_２に対応する可変抵抗部を選択する場合を説明する。抵抗制御回路ＲＣ_１では、２層目の隠れ層ＨＬ_２に対応する２番目の可変抵抗部ＶＲ_１２が選択される。すなわち、不図示の選択回路によって、バイパススイッチＳＷ_１２のみがオフとされ、バイパススイッチＳＷ_１１およびＳＷ_１３〜ＳＷ_１Ｋがオンとされる。これにより、可変抵抗部ＶＲ_１１およびＶＲ_１３〜ＶＲ_１Ｋがバイパスされる。その結果、可変抵抗部ＶＲ_１２のみが、電源電圧ＶＤＤと電源入力端子ＶＴ_１との間に接続される。なお、抵抗制御回路ＲＣ_２〜ＲＣ_Ｎにおいても同様にして、２番目の可変抵抗部ＶＲ_２２〜ＶＲ_Ｎ２が選択される。

Ｓ４０において、重み係数算出回路ＷＣは、Ｙ番目の可変抵抗部が備えるＮ個の可変抵抗素子の各々の抵抗値を設定するための重み情報を生成する。具体的には、ラッチ回路ＬＣ_１〜ＬＣ_Ｎから出力されるデジタル信号ＬＳ_１〜ＬＳ_Ｎに基づいて、所定の演算を行う。そして、抵抗制御回路ＲＣ_１で選択されている可変抵抗部ＶＲ_１２に対応した、重み情報ＷＩ_２１１〜ＷＩ_２Ｎ１を生成する。同様にして、抵抗制御回路ＲＣ_２で選択されている可変抵抗部ＶＲ_２２に対しても、重み情報ＷＩ_２１２〜ＷＩ_２Ｎ２を生成する。また同様にして、抵抗制御回路ＲＣ_Ｎで選択されている可変抵抗部ＶＲ_Ｎ２に対しても、重み情報ＷＩ_２１Ｎ〜ＷＩ_２ＮＮを生成する。

Ｓ５０において、Ｙ番目の可変抵抗部は、Ｎ個の可変抵抗素子の各々の抵抗値を個別に設定する。具体的には、Ｙ−１層目のＮ個のデジタル値、および、Ｙ−１層目のＮ個のデジタル値の各々に対応付けられているＮ個の重み係数に応じて、抵抗値を設定する。

具体例として、２層目の隠れ層ＨＬ_２の演算を行う場合を説明する。代表例として、抵抗制御回路ＲＣ_１（図４）において、隠れ層ＨＬ_２に対応する可変抵抗部ＶＲ_１２の抵抗値が設定される場合を説明する。ラッチ回路ＬＣ_１には、１層目の演算器ＡＵ_１１から出力された出力Ｘ_２１がラッチされている。この出力Ｘ_２１が「０」の場合は、出力スイッチＸＳ_２１を「オフ」にする。これにより、可変抵抗素子ＶＥ_２１は２層目の隠れ層ＨＬ_２の計算に影響しない。一方、出力Ｘ_２１が「１」の場合は、出力スイッチＸＳ_２１を「オン」にする。そして、出力スイッチＸＳ_２１と直列接続されている可変抵抗素子ＶＥ_２１の抵抗値を、重み情報ＷＩ_２１１に応じた抵抗値とする。具体的には、重み係数Ｗ_２１１が大きいほど、可変抵抗素子ＶＥ_２１の抵抗値を高くする。以下同様にして、出力スイッチＸＳ_２２〜ＸＳ_２Ｎの各々が、ラッチ回路ＬＣ_２〜ＬＣ_Ｎのデジタル値に基づいてオンまたはオフされる。また、可変抵抗素子ＶＥ_２２〜ＶＥ_２Ｎの各々が、重み情報ＷＩ_２２１〜ＷＩ_２Ｎ１に応じた抵抗値に設定される。なお、抵抗制御回路ＲＣ_２〜ＲＣ_Ｎ（図３）においても同様にして、隠れ層ＨＬ_２に対応する可変抵抗部ＶＲ_２２〜ＶＲ_Ｎ２の抵抗値が設定される。

Ｓ６０において、Ｎ個の遅延素子ＤＥ_１〜ＤＥ_Ｎの各々は、Ｙ番目の可変抵抗部の抵抗値に基づいてＹ層目の隠れ層の計算を行うことで、遅延時間を含んだ時間信号ＴＳ_１〜ＴＳ_Ｎを出力する。

具体例として、２層目の隠れ層ＨＬ_２の計算を行う場合における、遅延素子ＤＥ_１の動作を説明する。なお、遅延素子ＤＥ_２〜ＤＥ_Ｎの動作は、遅延素子ＤＥ_１の動作と同様であるため、説明を省略する。遅延素子ＤＥ_１は、電源入力端子ＶＴ_１に入力される電圧が低くなるほど動作速度が遅くなり、遅延時間が長くなる特性を有している。そして２層目の隠れ層ＨＬ_２の計算を行う場合には、可変抵抗部ＶＲ_１２のみが、電源電圧ＶＤＤと電源入力端子ＶＴ_１との間に接続されている。すると、可変抵抗部ＶＲ_１２の合成抵抗が高くなるほど、電源入力端子ＶＴ_１に入力される電圧が低くなるため、遅延素子ＤＥ_１の遅延時間を長くすることができる。

可変抵抗部ＶＲ_１２の合成抵抗の設定方法を説明する。前述したように、可変抵抗素子ＶＥ_２１〜ＶＥ_２Ｎの各々が、重み情報ＷＩ_２１１〜ＷＩ_２Ｎ１に応じた抵抗値に設定される。また、可変抵抗素子ＶＥ_２１〜ＶＥ_２Ｎのうち、「１」の値を有する出力Ｘ_２１〜Ｘ_２Ｎに対応する可変抵抗素子のみが、電源電圧ＶＤＤと電源入力端子ＶＴ_１との間に接続される。ここで例えば、出力Ｘ_２１〜Ｘ_２Ｎのうち、出力Ｘ_２１、Ｘ_２３、Ｘ_２Ｎのみが「１」である場合を説明する。この場合、可変抵抗素子ＶＥ_２１、ＶＥ_２３、ＶＥ_２Ｎのみが、電源電圧ＶＤＤと電源入力端子ＶＴ_１との間に接続される。すると、可変抵抗部ＶＲ_１２の合成抵抗は、可変抵抗素子ＶＥ_２１、ＶＥ_２３、ＶＥ_２Ｎの合成によって求まる。

この場合の遅延素子ＤＥ_１の遅延時間を、図６のタイミングチャートを用いて説明する。遅延素子ＤＥ_１に入力されるパルス信号ＰＳの立ち上がりエッジＥ１から、遅延素子ＤＥ_１から出力される時間信号ＴＳ_１の立ち下がりエッジＥ２までの時間を、遅延時間ＤＴとする。遅延時間ＤＴは、遅延素子ＤＥ_１自体が備える遅延時間ＤＴ_１と、可変抵抗素子ＶＥ_２１、ＶＥ_２３、ＶＥ_２Ｎによって付加された遅延時間ＤＴ_２１、ＤＴ_２３、ＤＴ_２Ｎと、を含んでいる。すなわち、遅延時間ＤＴは、遅延素子ＤＥ_１自体が備えている遅延時間ＤＴ_１に、可変抵抗素子に応じた遅延がすべて付加された時間となる。これにより、前述した式（１）の中間値Ｍを、遅延時間ＤＴ_２１、ＤＴ_２３、ＤＴ_２Ｎの合計値である中間遅延時間ＤＭで求めることが可能となる。

Ｓ７０において、Ｎ個のＴＤＣ回路ＴＤ_１〜ＴＤ_Ｎの各々は、入力される時間信号ＴＳ_１〜ＴＳ_Ｎの各々を、時間しきい値Ｖ_ｔｈと比較する。具体的には、時間しきい値Ｖ_ｔｈが入力された時点よりも時間信号ＴＳ_Ｎの立ち上がりエッジが早い場合には、中間値Ｍが時間しきい値Ｖ_ｔｈ以下であると判断され、デジタル信号ＤＳ_Ｎは「０」とされる。一方、時間しきい値Ｖ_ｔｈが入力された時点よりも時間信号ＴＳ_Ｎの立ち上がりエッジが遅い場合には、中間値Ｍが時間しきい値Ｖ_ｔｈより大きいと判断され、デジタル信号ＤＳ_Ｎは「１」とされる。これにより、Ｙ層目の隠れ層の計算が完了する。

図６のタイミングチャートを用いて、具体例を説明する。ＴＤＣ回路ＴＤ_１には、遅延素子ＤＥ_１から出力される時間信号ＴＳ_１と、時間しきい値Ｖ_ｔｈとが入力されている。時間しきい値Ｖ_ｔｈのエッジＥ３よりも時間信号ＴＳ_１のエッジＥ２の方が早いため、デジタル信号ＤＳ_１は「０」とされる（矢印Ｙ１）。

Ｓ８０において、最終層であるＫ層目の隠れ層の計算が完了したか否かが判断される。否定判断される場合（Ｓ８０：ＮＯ）にはＳ２０へ戻り、次の層の計算が開始される。一方、肯定判断される場合（Ｓ８０：ＹＥＳ）にはＳ９０へ進む。Ｓ９０において、出力層ＯＬが計算される。なお、出力層ＯＬでの計算内容や回路構成は、隠れ層ＨＬ_１〜ＨＬ_Ｋの計算内容や回路構成と同様であるため、説明を省略する。

（効果）
比較例として、図７に示す従来の演算器２００を考える。演算器２００は、図２の演算器ＡＵ_２１に対応する回路である。演算器２００では、Ｎ個の重み係数に対応させたＮ個のデジタル時間変換回路ＤＴＣ_１〜ＤＴＣ_Ｎ、および、ＴＤＣ回路ＴＤ_１が縦続接続されている。デジタル時間変換回路ＤＴＣは、１つのインバータと３つのＮＯＲ回路（不図示）を内部に備えるため、トランジスタ数は１４個である。すると、従来技術の演算器２００では、１つの演算器を構成するために１４×Ｎ［個］のトランジスタが必要となる。ニューラルネットワーク１００（図１）に示すように、Ｋ層の隠れ層の各々がＮ［個］の演算器を備える場合には、演算器はＫ×Ｎ［個］必要となる。するとトランジスタ数は、１４×Ｎ×Ｋ×Ｎ［個］となる。例えばＮ＝１０、Ｋ＝１０の場合には、トランジスタ数は１４０００個となる。

一方、実施例１に係る演算装置１では、図４に示すように、演算器ＡＵ_２１に対応する回路は、遅延素子ＤＥ_１（トランジスタ数＝２）および可変抵抗部ＶＲ_１２（トランジスタ数＝Ｎ＋１）で実現できる。１つの演算器を構成するトランジスタ数を、１４×Ｎ［個］からＮ＋３［個］に大幅に低減することが可能となる。

また実施例１に係る演算装置１では、１つの遅延素子ＤＥ_１およびＫ個の可変抵抗部ＶＲ_１１〜ＶＲ_１Ｋによって、Ｋ個の演算器ＡＵ_１１〜ＡＵ_Ｋ１を実現できる。この場合のトランジスタ数は、Ｋ×（Ｎ＋１）＋２［個］となる。すると、Ｋ層の隠れ層の各々がＮ個の演算器を備える場合には、トランジスタ数は、Ｎ×（Ｋ×（Ｎ＋１）＋２）［個］となる。例えばＮ＝１０、Ｋ＝１０の場合には、トランジスタ数は１１２０個になる。前述した１４０００個から大幅に低減することが可能となる。

従来技術の演算器２００（図７）では、Ｎ個のデジタル時間変換回路ＤＴＣ_１〜ＤＴＣ_Ｎが縦続接続されているため、Ｎ個の不図示のインバータが縦続接続されていることになる。前述したように、インバータ自身が遅延時間を備えているため、インバータの遅延時間のＮ倍の時間が、待機時間として発生してしまう。一方、実施例１に係る演算装置１では、１つの遅延素子ＤＥ_１によって、Ｎ個の重み係数の演算を実現できる。図６に示したように、中間遅延時間ＤＭを演算するための待機時間は、１つのインバータの遅延時間ＤＴ_１のみでよい。演算時間の短縮化が可能である。

なお、上述した抵抗制御回路ＲＣ_１はアナログ回路である。従って、可変抵抗部ＶＲ_１１〜ＶＲ_１Ｋの合成抵抗値は、重み情報ＷＩ_１１１〜ＷＩ_１ＫＮに応じてリニアに変化するとは限らない。すなわち、図６で説明した中間遅延時間ＤＭは、式（１）で説明した中間値Ｍを厳密に表現したものにはならない。しかしながら、ニューラルネットワーク自体がフォールトトレラントなシステムであるため、このことはほとんど問題にならない。なお、抵抗制御回路ＲＣ_２〜ＲＣ_Ｎについても同様である。

（演算装置１ａの回路構成）
図８に、実施例２に係る演算装置１ａを示す。演算装置１ａ（図８）は、実施例１に係る演算装置１（図３）に比して、抵抗制御回路ＲＣ_１〜ＲＣ_Ｎの各々の接続位置が異なっている。演算装置１ａ（図８）において、演算装置１（図３）と同様の部位には同一の符号を付すことで、説明を省略する。

抵抗制御回路ＲＣ_１は、遅延素子ＤＥ_１の出力端子とＴＤＣ回路ＴＤ_１との間に接続されている。以下同様にして、抵抗制御回路ＲＣ_Ｎは、遅延素子ＤＥ_Ｎの出力端子とＴＤＣ回路ＴＤ_Ｎとの間に接続されている。遅延素子ＤＥ_１には、パルス信号ＰＳが入力される。遅延素子ＤＥ_１からは、遅延素子ＤＥ_１自体が備える遅延時間ＤＴ_１のみを含んだ反転信号ＩＳ_１が出力される。反転信号ＩＳ_１は抵抗制御回路ＲＣ_１に入力され、抵抗制御回路ＲＣ_１からは時間信号ＴＳ_１が出力される。時間信号ＴＳ_１は、遅延時間ＤＴ_１に加えて、抵抗制御回路ＲＣ_１によって定まる遅延時間（中間遅延時間ＤＭ）を含んだ時間信号である。以下同様にして、遅延素子ＤＥ_Ｎから出力される反転信号ＩＳ_Ｎは抵抗制御回路ＲＣ_Ｎに入力され、抵抗制御回路ＲＣ_Ｎからは時間信号ＴＳ_Ｎが出力される。抵抗制御回路ＲＣ_１〜ＲＣ_Ｎの内部構造および動作は、実施例１で説明した内容と同様であるため、説明を省略する。

（演算装置１ａの動作）
演算装置１ａの動作は、実施例１の演算装置１の動作（図５）と同様である。以下に、異なる部分のみ説明する。Ｓ６０において、遅延素子ＤＥ_１は、Ｙ番目の可変抵抗部の抵抗値に基づいてＹ層目の隠れ層の計算を行うことで、遅延時間を含んだ時間信号ＴＳ_１を出力する。遅延素子ＤＥ_１は、出力端子に接続されている抵抗成分が大きくなるほどＲＣ時定数が大きくなるため、遅延時間が長くなる特性を有している。そして例えば、２層目の隠れ層ＨＬ_２の計算を行う場合には、可変抵抗部ＶＲ_１２のみが、遅延素子ＤＥ_１の出力端子とＴＤＣ回路ＴＤ_１との間に接続される（Ｓ３０）。すると、可変抵抗部ＶＲ_１２の合成抵抗が高くなるほど、遅延素子ＤＥ_１の出力端子のＲＣ時定数が大きくなるため、遅延素子ＤＥ_１の遅延時間を長くすることができる。なお、遅延素子ＤＥ_２〜ＤＥ_Ｎの動作は、遅延素子ＤＥ_１の動作と同様であるため、説明を省略する。

演算装置１ａにおいても、実施例１の演算装置１と同様にして、トランジスタ数を削減できる効果や、演算時間を短縮化できる効果が得られる。

（抵抗制御回路ＲＣ_１ａの内部構造）
図９に、実施例３に係る抵抗制御回路ＲＣ_１ａの内部構造を示す。抵抗制御回路ＲＣ_１ａ（図９）は、実施例１に係る抵抗制御回路ＲＣ_１（図４）に比して、可変抵抗素子および出力スイッチの接続形態が異なっている。抵抗制御回路ＲＣ_１ａ（図９）において、抵抗制御回路ＲＣ_１（図４）と同様の部位には同一の符号を付すことで、説明を省略する。

抵抗制御回路ＲＣ_１ａは、Ｋ層の隠れ層の各々に対応しているＫ個の可変抵抗部ＶＲ_１１ａ〜ＶＲ_１Ｋａを備える。また、可変抵抗部ＶＲ_１１ａ〜ＶＲ_１Ｋａの各々に対応しているＫ個のバイパススイッチＳＷ_１１ａ〜ＳＷ_１Ｋａを備える。可変抵抗部ＶＲ_１１ａは、Ｍ個の可変抵抗素子ＶＥ_１１〜ＶＥ_１Ｍを備えている。またＭ個の可変抵抗素子ＶＥ_１１〜ＶＥ_１Ｍの各々に対応する、Ｍ個の出力スイッチＸＳ_１１〜ＸＳ_１Ｍを備えている。Ｍ個の可変抵抗素子ＶＥ_１１〜ＶＥ_１ＭおよびバイパススイッチＳＷ_１１ａは、電源電圧ＶＤＤと電源入力端子ＶＴ_１との間に直列に接続されている。また出力スイッチＸＳ_１１〜ＸＳ_１Ｍの各々は、可変抵抗素子ＶＥ_１１〜ＶＥ_１Ｍの各々に並列に接続されている。

同様にして、可変抵抗部ＶＲ_１Ｋａは、Ｎ個の可変抵抗素子ＶＥ_Ｋ１〜ＶＥ_ＫＮを備えている。またＮ個の可変抵抗素子ＶＥ_Ｋ１〜ＶＥ_ＫＮの各々に並列に接続される、Ｎ個の出力スイッチＸＳ_Ｋ１〜ＸＳ_ＫＮを備えている。

可変抵抗部ＶＲ_１１ａには、Ｍ個の重み情報ＷＩ_１１１〜ＷＩ_１Ｍ１が入力される。Ｍ個の可変抵抗素子ＶＥ_１１〜ＶＥ_１Ｍの各々の抵抗値は、重み情報ＷＩ_１１１〜ＷＩ_１Ｍ１に基づいて、個別に制御される。同様にして、可変抵抗部ＶＲ_１Ｋａには、Ｎ個の重み情報ＷＩ_Ｋ１１〜ＷＩ_ＫＮ１が入力される。Ｎ個の可変抵抗素子ＶＥ_Ｋ１〜ＶＥ_ＫＮの各々の抵抗値は、重み情報ＷＩ_Ｋ１１〜ＷＩ_ＫＮ１に基づいて、個別に制御される。

なお、実施例１に係る抵抗制御回路ＲＣ_２ａ〜ＲＣ_Ｎａ（図３）の各々の内部構造も、図９の抵抗制御回路ＲＣ_１ａの内部構造と同様に変更すればよい。よって、説明を省略する。

（抵抗制御回路ＲＣ_１ａの動作）
抵抗制御回路ＲＣ_１ａの動作は、実施例１の抵抗制御回路ＲＣ_１の動作（図５）と同様である。以下に、異なる部分のみ説明する。Ｓ５０において、Ｙ番目の可変抵抗部は、Ｎ個の可変抵抗素子の各々の抵抗値を個別に設定する。具体例として、２層目の隠れ層ＨＬ_２の演算を行う場合を説明する。代表例として、抵抗制御回路ＲＣ_１ａ（図９）において、隠れ層ＨＬ_２に対応する可変抵抗部ＶＲ_１２ａの抵抗値が設定される場合を説明する。

ラッチ回路ＬＣ_１には、１層目の演算器ＡＵ_１１から出力された出力Ｘ_２１がラッチされている。この出力Ｘ_２１が「０」の場合は、出力スイッチＸＳ_２１を「オン」にする。これにより、可変抵抗素子ＶＥ_２１がバイパスされるため、２層目の隠れ層ＨＬ_２の計算に影響しない。一方、出力Ｘ_２１が「１」の場合は、出力スイッチＸＳ_２１を「オフ」にする。これにより可変抵抗素子ＶＥ_２１が、電源電圧ＶＤＤと電源入力端子ＶＴ_１との間に直列に接続される。そして、可変抵抗素子ＶＥ_２１の抵抗値を、重み情報ＷＩ_２１１に応じた抵抗値とする。以下同様にして、出力スイッチＸＳ_２２〜ＸＳ_２Ｎの各々が、ラッチ回路ＬＣ_２〜ＬＣ_Ｎのデジタル値に基づいてオフまたはオンされる。また、可変抵抗素子ＶＥ_２２〜ＶＥ_２Ｎの各々が、重み情報ＷＩ_２２１〜ＷＩ_２Ｎ１に応じた抵抗値に設定される。

抵抗制御回路ＲＣ_１ａ（図９）においても、実施例１の抵抗制御回路ＲＣ_１（図４）と同様にして、可変抵抗部ＶＲ_１１ａ〜ＶＲ_１Ｋａの各々の合成抵抗値を、重み情報ＷＩ_１１１〜ＷＩ_ＫＮ１に応じた抵抗値に設定することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

（変形例１）
図４に示す抵抗制御回路ＲＣ_１の内部構造は一例であり、様々な回路構成が可能である。例えば、可変抵抗部ＶＲ_１１のＭ個の出力スイッチＸＳ_１１〜ＸＳ_１Ｍを省略してもよい。この場合、可変抵抗部ＶＲ_１１の可変抵抗素子ＶＥ_１１〜ＶＥ_１Ｍの各々は、電源電圧ＶＤＤと可変抵抗部ＶＲ_１２との間にスイッチを介さずに接続される。以下同様に、可変抵抗部ＶＲ_１ＫのＮ個の出力スイッチＸＳ_Ｋ１〜ＸＳ_ＫＮを省略してもよい。

変形例１における抵抗制御回路ＲＣ_１の、Ｓ５０での動作を説明する。代表例として、隠れ層ＨＬ_２に対応する可変抵抗部ＶＲ_１２の抵抗値が設定される場合を説明する。ラッチ回路ＬＣ_１にラッチされている出力Ｘ_２１が「０」の場合は、可変抵抗素子ＶＥ_２１を「高抵抗」状態にする。これにより、出力スイッチＸＳ_２１を備える場合に、出力スイッチＸＳ_２１を「オフ」にすることと同様の効果が得られる。一方、出力Ｘ_２１が「１」の場合は、可変抵抗素子ＶＥ_２１の抵抗値を、重み情報ＷＩ_２１１に応じた抵抗値とする。以下同様にして、可変抵抗素子ＶＥ_２２〜ＶＥ_２Ｎの各々が、ラッチ回路ＬＣ_２〜ＬＣ_Ｎのデジタル値に基づいて「高抵抗」状態または「重み情報に応じた抵抗値」状態にされる。なお、抵抗制御回路ＲＣ_２〜ＲＣ_Ｎにおいても同様にして、出力スイッチを省略することができる。変形例１における抵抗制御回路ＲＣ_１〜ＲＣ_Ｎでは、出力スイッチを省略することができるため、回路面積をさらに縮小することが可能となる。

また変形例１では、さらに、バイパススイッチＳＷ_１１〜ＳＷ_１Ｋの各々を可変抵抗素子に置換することができる。この場合、可変抵抗素子を「高抵抗」状態にすることで、バイパススイッチを「オフ」にすることと同様の効果が得られる。また可変抵抗素子を「低抵抗」状態にすることで、バイパススイッチを「オン」にすることと同様の効果が得られる。

（変形例２）
図９に示す抵抗制御回路ＲＣ_１ａの内部構造は一例であり、様々な回路構成が可能である。例えば、可変抵抗部ＶＲ_１１ａのＭ個の出力スイッチＸＳ_１１〜ＸＳ_１Ｍを省略してもよい。以下同様に、可変抵抗部ＶＲ_１ＫａのＮ個の出力スイッチＸＳ_Ｋ１〜ＸＳ_ＫＮを省略してもよい。

変形例２における抵抗制御回路ＲＣ_１ａの、Ｓ５０での動作を説明する。代表例として、隠れ層ＨＬ_２に対応する可変抵抗部ＶＲ_１２ａの抵抗値が設定される場合を説明する。ラッチ回路ＬＣ_１にラッチされている出力Ｘ_２１が「０」の場合は、可変抵抗素子ＶＥ_２１を「低抵抗」状態にする。これにより、出力スイッチＸＳ_２１を備える場合に、出力スイッチＸＳ_２１を「オン」にすることと同様の効果が得られる。一方、出力Ｘ_２１が「１」の場合は、可変抵抗素子ＶＥ_２１の抵抗値を、重み情報ＷＩ_２１１に応じた抵抗値とする。以下同様にして、可変抵抗素子ＶＥ_２２〜ＶＥ_２Ｎの各々が、ラッチ回路ＬＣ_２〜ＬＣ_Ｎのデジタル値に基づいて「低抵抗」状態または「重み情報に応じた抵抗値」状態にされる。なお、抵抗制御回路ＲＣ_２ａ〜ＲＣ_Ｎａにおいても同様にして、出力スイッチを省略することができる。変形例２における抵抗制御回路ＲＣ_１ａ〜ＲＣ_Ｎａでは、出力スイッチを省略することができるため、回路面積をさらに縮小することが可能となる。

また変形例２では、さらに、バイパススイッチＳＷ_１１ａ〜ＳＷ_１Ｋａの各々を可変抵抗素子に置換することができる。この場合、可変抵抗素子を「高抵抗」状態にすることで「オフ」状態とし、可変抵抗素子を「低抵抗」状態にすることで「オン」にすることができる。

（変形例３）
実施例２と３の技術を組み合わせることも可能である。すなわち、実施例２（図８）の抵抗制御回路ＲＣ_１〜ＲＣ_Ｎの各々の内部構造を、実施例３で説明した抵抗制御回路ＲＣ_１ａ（図９）と同様の構造にしてもよい。

（変形例４）
実施例１の抵抗制御回路ＲＣ_１（図４）では、１層目の隠れ層に対応する可変抵抗部ＶＲ_１１は入力層ＩＬに対応してＭ個の可変抵抗素子を備え、２層目以降の隠れ層に対応する可変抵抗部ＶＲ_１２〜ＶＲ_１Ｋは遅延素子に対応してＮ個の可変抵抗素子を備える形態を説明した。しかし、可変抵抗素子の数は、自由に設定することができる。例えば、可変抵抗部ＶＲ_１１〜ＶＲ_１Ｋの各々が、共通のＬ個の可変抵抗素子を備えていてもよい。Ｌの値は、入力部の数および遅延素子の数以上となるように定めればよい。Ｌの値が遅延素子数より大きい場合には、使用しない遅延素子を設定すればよい。これにより、隠れ層の１層あたりの演算器を自由に設定することが可能となる。ニューラルネットワーク１００の構成の自由度を高めることができる。

ＳＷ_１１〜ＳＷ_ＮＫは、選択部の一例である。

１：演算装置 ＡＵ_Ｋ１〜ＡＵ_ＫＮ：演算器 Ｘ_１１〜Ｘ_ＫＮ：出力 ＤＥ_１〜ＤＥ_Ｎ：遅延素子 ＲＣ_１〜ＲＣ_Ｎ：抵抗制御回路 ＴＤ_１〜ＴＤ_Ｎ：ＴＤＣ回路 ＬＣ_１〜ＬＣ_Ｎ：ラッチ回路 ＷＣ：重み係数算出回路 ＶＣ：しきい値生成回路 ＩＰ：入力パルス生成回路 ＶＲ_１１〜ＶＲ_１Ｋ：可変抵抗部 ＳＷ_１１〜ＳＷ_１Ｋ：バイパススイッチ

Claims (5)

1. 入力層、Ｋ層（Ｋは１以上の自然数）の隠れ層、出力層を備えたニューラルネットワークを用いた演算装置であって、
   前記Ｋ層の隠れ層の１層分に対応するＮ個（Ｎは１以上の自然数）の遅延素子を備えており、
   前記Ｎ個の遅延素子の各々は、
   前記Ｋ層の隠れ層の各々に対応しているＫ個の可変抵抗部であって、
   前記Ｋ個の可変抵抗部の各々は、前記Ｎ個の遅延素子の各々に対応するＮ個の可変抵抗素子を備えている、前記可変抵抗部と、
   前記Ｋ層の隠れ層のうちのＹ層目（Ｙは１以上Ｋ以下の自然数）を計算する場合に、前記Ｋ個の可変抵抗部のうちから前記Ｙ層目に対応するＹ番目の可変抵抗部を選択して電源電圧部位と前記遅延素子の電源入力端子との間に接続する選択部と、
   前記遅延素子から、前記Ｙ番目の可変抵抗部の抵抗値に応じた遅延時間だけ遅延された時間信号が出力された場合に、遅延した時間信号をしきい値と比較してデジタル信号を生成する時間デジタル変換回路と、
   を備え、
   前記Ｎ個の遅延素子の各々が備えるＮ個の前記時間デジタル変換回路は、Ｙ−１層目の隠れ層の計算によって、Ｙ−１層目のＮ個のデジタル値を出力し、
   前記選択部は、Ｙ−１層目の隠れ層の計算後に、Ｙ番目の可変抵抗部を選択し、
   前記Ｙ番目の可変抵抗部は、前記Ｎ個の可変抵抗素子の各々の抵抗値を、前記Ｙ−１層目のＮ個のデジタル値および前記Ｙ−１層目のＮ個のデジタル値の各々に対応付けられているＮ個の重み係数に応じた抵抗値に設定し、
   前記Ｎ個の遅延素子の各々は、前記Ｙ番目の可変抵抗部の抵抗値に基づいてＹ層目の隠れ層の計算を行うことで、Ｙ層目のＮ個のデジタル値を出力する、演算装置。
2. 前記可変抵抗部が備える前記Ｎ個の可変抵抗素子の各々は、前記電源電圧部位と前記電源入力端子との間に並列に接続されており、
   前記Ｋ層の隠れ層のうちのＹ層目を計算する場合に、前記Ｙ番目の可変抵抗部は、
   前記Ｙ−１層目のＮ個のデジタル値のうちＺ個目（Ｚは１以上Ｎ以下の自然数）のデジタル値が０の場合は、Ｚ個目の可変抵抗素子の抵抗値を最大値とし、
   前記Ｚ個目のデジタル値が１の場合は、Ｚ個目の可変抵抗素子の抵抗値を、前記Ｚ個目のデジタル値に対応付けられている重み係数に応じた抵抗値とする、請求項１に記載の演算装置。
3. 前記可変抵抗部が備える前記Ｎ個の可変抵抗素子の各々は、前記電源電圧部位と前記電源入力端子との間に直列に接続されており、
   前記Ｋ層の隠れ層のうちのＹ層目を計算する場合に、前記Ｙ番目の可変抵抗部は、
   前記Ｙ−１層目のＮ個のデジタル値のうちＺ個目（Ｚは１以上Ｎ以下の自然数）のデジタル値が０の場合は、Ｚ個目の可変抵抗素子の抵抗値を最小値とし、
   前記Ｚ個目のデジタル値が１の場合は、Ｚ個目の可変抵抗素子の抵抗値を、前記Ｚ個目のデジタル値に対応付けられている重み係数に応じた抵抗値とする、請求項１に記載の演算装置。
4. 前記Ｎ個の遅延素子の各々に対応して備えられた前記Ｎ個の時間デジタル変換回路の出力の各々をラッチするＮ個のラッチ回路をさらに備え、
   前記Ｎ個のラッチ回路の各々は、Ｙ−１層目の隠れ層の計算によって、Ｙ−１層目のＮ個のデジタル値をラッチし、
   前記Ｙ番目の可変抵抗部は、前記Ｎ個のラッチ回路にラッチされた前記Ｙ−１層目のＮ個のデジタル値の各々を用いて、前記Ｎ個の可変抵抗素子の各々の抵抗値を設定する、請求項１〜３の何れか１項に記載の演算装置。
5. 入力層、Ｋ層（Ｋは１以上の自然数）の隠れ層、出力層を備えたニューラルネットワークを用いた演算装置であって、
   前記Ｋ層の隠れ層の１層分に対応するＮ個（Ｎは１以上の自然数）の遅延素子を備えており、
   前記Ｎ個の遅延素子の各々は、
   前記Ｋ層の隠れ層の各々に対応しているＫ個の可変抵抗部であって、
   前記Ｋ個の可変抵抗部の各々は、前記Ｎ個の遅延素子の各々に対応するＮ個の可変抵抗素子を備えている、前記可変抵抗部と、
   前記Ｋ層の隠れ層のうちのＹ層目（Ｙは１以上Ｋ以下の自然数）を計算する場合に、前記Ｋ個の可変抵抗部のうちから前記Ｙ層目に対応するＹ番目の可変抵抗部を選択して前記遅延素子の出力端子と時間デジタル変換回路との間に接続する選択部と、
   前記Ｙ番目の可変抵抗部から、前記Ｙ番目の可変抵抗部の抵抗値に応じた遅延時間だけ遅延された時間信号が出力された場合に、遅延した時間信号をしきい値と比較してデジタル信号を生成する時間デジタル変換回路と、
   を備え、
   前記Ｎ個の遅延素子の各々が備えるＮ個の前記時間デジタル変換回路は、Ｙ−１層目の隠れ層の計算によって、Ｙ−１層目のＮ個のデジタル値を出力し、
   前記選択部は、Ｙ−１層目の隠れ層の計算後に、Ｙ番目の可変抵抗部を選択し、
   前記Ｙ番目の可変抵抗部は、前記Ｎ個の可変抵抗素子の各々の抵抗値を、前記Ｙ−１層目のＮ個のデジタル値および前記Ｙ−１層目のＮ個のデジタル値の各々に対応付けられているＮ個の重み係数に応じた抵抗値に設定し、
   前記Ｎ個の遅延素子の各々は、前記Ｙ番目の可変抵抗部の抵抗値に基づいてＹ層目の隠れ層の計算を行うことで、Ｙ層目のＮ個のデジタル値を出力する、演算装置。

Images