JP2020140384A - Power supply circuit - Google Patents

Power supply circuit Download PDF

Info

Publication number
JP2020140384A
JP2020140384A JP2019034694A JP2019034694A JP2020140384A JP 2020140384 A JP2020140384 A JP 2020140384A JP 2019034694 A JP2019034694 A JP 2019034694A JP 2019034694 A JP2019034694 A JP 2019034694A JP 2020140384 A JP2020140384 A JP 2020140384A
Authority
JP
Japan
Prior art keywords
circuit
output
transistor
power supply
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019034694A
Other languages
Japanese (ja)
Inventor
浩樹 猪上
Hiroki Inoue
浩樹 猪上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019034694A priority Critical patent/JP2020140384A/en
Publication of JP2020140384A publication Critical patent/JP2020140384A/en
Pending legal-status Critical Current

Links

Images

Abstract

To appropriately prevent an output voltage from rising when an output is stopped.SOLUTION: A power supply circuit 22 is comprised of: an output circuit OUT (P21, A21, R21, R22) that generates an output voltage Vout from an input voltage Vin by using an output transistor P21; a leak detection circuit DET that generates a first current I23 according to a leak current Ileak of an output transistor P21 (leak detection transistor P23 formed by the same process as the output transistor P21 and driven by a drive signal G21 common to the output transistor P21); and a leak absorption circuit ABS (N22, N23, R24) that draws a second current I24 corresponding to the first current I23 from the output circuit OUT. The power supply circuit 22 also comprises a switch circuit SWC (P24, LVS) that cuts off the first current I23 when the output circuit OUT is in an operating state (EN=H); and that conducts the first current I23 when the output circuit OUT is in a non-operating state (EN=L).SELECTED DRAWING: Figure 3

Description

本明細書中に開示されている発明は、電源回路に関する。 The invention disclosed herein relates to a power supply circuit.

入力電圧から所望の出力電圧を生成することのできる電源回路は、様々なアプリケーション(車載機器、産業機器、事務機器、デジタル家電、ないし、ポータブル機器など)に搭載されている。 Power supply circuits capable of generating a desired output voltage from an input voltage are installed in various applications (vehicle-mounted equipment, industrial equipment, office equipment, digital home appliances, portable equipment, etc.).

なお、上記に関連する従来技術の一例としては、特許文献1を挙げることができる。 As an example of the prior art related to the above, Patent Document 1 can be mentioned.

特開2012−226421号公報Japanese Unexamined Patent Publication No. 2012-226421

ところで、従来の電源回路は、一般に、その出力動作を停止している間、リーク電流などに起因して出力電圧が持ち上がらないように、低インピーダンスの放電回路を用いて出力端子を低電位端(例えば接地端)にショートする機能を備えている。しかしながら、例えば、電源回路の出力端子に別途の外部電源が接続されるようなアプリケーションでは、消費電流低減の観点から、上記の放電回路に流れる電流を無視できない場合があった。 By the way, in a conventional power supply circuit, generally, while the output operation is stopped, the output terminal is set to a low potential end by using a low impedance discharge circuit so that the output voltage does not rise due to a leak current or the like. For example, it has a function to short-circuit to the grounding end). However, for example, in an application in which a separate external power supply is connected to the output terminal of the power supply circuit, the current flowing through the discharge circuit may not be ignored from the viewpoint of reducing current consumption.

本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、出力停止時における出力電圧の持ち上がりを適切に防止することのできる電源回路を提供することを目的とする。 An object of the invention disclosed in the present specification is to provide a power supply circuit capable of appropriately preventing an increase in output voltage when the output is stopped, in view of the above problems found by the inventor of the present application. And.

本明細書中に開示されている電源回路は、出力トランジスタを用いて入力電圧から出力電圧を生成する出力回路と、前記出力トランジスタのリーク電流に応じた第1電流を生成するリーク検出回路と、前記第1電流に応じた第2電流を前記出力回路から引き込むリーク吸収回路と、を有する構成(第1の構成)とされている。 The power supply circuit disclosed in the present specification includes an output circuit that generates an output voltage from an input voltage using an output transistor, a leak detection circuit that generates a first current corresponding to the leak current of the output transistor, and a leak detection circuit. It has a configuration (first configuration) including a leak absorption circuit that draws a second current corresponding to the first current from the output circuit.

なお、上記第1の構成から成る電源回路において、前記リーク検出回路は、前記出力トランジスタと同一のプロセスで形成されたリーク検出トランジスタを含む構成(第2の構成)にするとよい。 In the power supply circuit having the first configuration, the leak detection circuit may have a configuration (second configuration) including a leak detection transistor formed by the same process as the output transistor.

また、上記第2の構成から成る電源回路において、前記リーク検出トランジスタは、常にオフされている構成(第3の構成)にするとよい。 Further, in the power supply circuit having the second configuration, the leak detection transistor may be configured to be always off (third configuration).

また、上記第2の構成から成る電源回路において、前記リーク検出トランジスタは、前記出力トランジスタと共通の駆動信号で駆動される構成(第4の構成)にしてもよい。 Further, in the power supply circuit having the second configuration, the leak detection transistor may be driven by a drive signal common to the output transistor (fourth configuration).

また、上記第1〜第4いずれかの構成から成る電源回路において、前記リーク吸収回路は、カレントミラー回路、ソース接地回路、または、エミッタ接地回路を含む構成(第5の構成)にするとよい。 Further, in the power supply circuit having any of the first to fourth configurations, the leak absorption circuit may have a configuration including a current mirror circuit, a source grounded circuit, or an emitter grounded circuit (fifth configuration).

また、上記第1〜第5いずれかの構成から成る電源回路は、前記出力回路が動作状態であるときに前記第1電流を遮断し、前記出力回路が非動作状態であるときに前記第1電流を導通するスイッチ回路をさらに有する構成(第6の構成)にするとよい。 Further, the power supply circuit having any of the first to fifth configurations cuts off the first current when the output circuit is in the operating state, and the first power circuit when the output circuit is in the non-operating state. It is preferable to have a configuration (sixth configuration) further including a switch circuit for conducting current.

また、上記第1〜第6いずれかの構成から成る電源回路において、前記リーク吸収回路は、前記出力回路が動作状態であるときに非動作状態となり、前記出力回路が非動作状態であるときに動作状態となる構成(第7の構成)にするとよい。 Further, in the power supply circuit having any of the first to sixth configurations, the leak absorption circuit is in a non-operating state when the output circuit is in an operating state, and is in a non-operating state when the output circuit is in a non-operating state. It is preferable to use a configuration (seventh configuration) that is in an operating state.

また、上記第1〜第7いずれかの構成から成る電源回路において、前記出力トランジスタは、前記入力電圧の入力端と前記出力電圧の出力端との間に接続されており、前記出力電圧が目標値と一致するようにオン抵抗値が連続的に制御される構成(第8の構成)にするとよい。 Further, in the power supply circuit having any of the first to seventh configurations, the output transistor is connected between the input end of the input voltage and the output end of the output voltage, and the output voltage is the target. The on-resistance value may be continuously controlled so as to match the value (eighth configuration).

また、上記第1〜第7いずれかの構成から成る電源回路において、前記出力トランジスタは、前記入力電圧の入力端とスイッチ電圧の印加端との間に接続されており、前記スイッチ電圧を整流及び平滑して生成される前記出力電圧が目標値と一致するようにオンデューティが制御される構成(第9の構成)にしてもよい。 Further, in the power supply circuit having any of the first to seventh configurations, the output transistor is connected between the input end of the input voltage and the application end of the switch voltage to rectify the switch voltage. The on-duty may be controlled so that the output voltage generated by smoothing matches the target value (nineth configuration).

また、本明細書中に開示されている車両は、上記第1〜第9いずれかの構成から成る電源回路と、前記電源回路から電力供給を受ける負荷と、を有する構成(第10の構成)とされている。 Further, the vehicle disclosed in the present specification has a configuration having a power supply circuit having any of the above-mentioned first to ninth configurations and a load receiving power supply from the power supply circuit (tenth configuration). It is said that.

本明細書中に開示されている発明によれば、出力停止時における出力電圧の持ち上がりを適切に防止することのできる電源回路を提供することが可能となる。 According to the invention disclosed in the present specification, it is possible to provide a power supply circuit capable of appropriately preventing the output voltage from rising when the output is stopped.

電源回路の比較例を示す図Diagram showing a comparative example of a power supply circuit 電源回路の第1実施形態を示す図The figure which shows the 1st Embodiment of a power supply circuit 電源回路の第2実施形態を示す図The figure which shows the 2nd Embodiment of a power supply circuit 電源回路の第3実施形態を示す図The figure which shows the 3rd Embodiment of a power supply circuit 電源回路の第4実施形態を示す図The figure which shows the 4th Embodiment of a power supply circuit 電源回路の第5実施形態を示す図The figure which shows the 5th Embodiment of a power supply circuit 電源回路の第6実施形態を示す図The figure which shows the 6th Embodiment of a power supply circuit 車両の外観を示す図Diagram showing the appearance of the vehicle

<電源回路(比較例)>
まず、電源回路の新規な実施形態を説明する前に、これと対比される比較例について、簡単に説明しておく。
<Power supply circuit (comparative example)>
First, before explaining a new embodiment of the power supply circuit, a comparative example to be compared with this will be briefly described.

図1は、電源回路の比較例を示す図である。本比較例の電源回路20は、入力電圧Vinを降圧した出力電圧Voutを生成して負荷Zに供給するリニア電源であり、Pチャネル型MOS電界効果トランジスタP21(=出力トランジスタ)と、Nチャネル型MOS電界効果トランジスタN21(=放電トランジスタ)と、オペアンプA21と、抵抗R21〜R23と、インバータINVと、を有する。 FIG. 1 is a diagram showing a comparative example of a power supply circuit. The power supply circuit 20 of this comparative example is a linear power supply that generates an output voltage Vout with the input voltage Vin stepped down and supplies it to the load Z, and is a P-channel type MOS field effect transistor P21 (= output transistor) and an N-channel type. It has a MOS field effect transistor N21 (= discharge transistor), an operational amplifier A21, resistors R21 to R23, and an inverter INV.

トランジスタP21のソース及びバックゲートは、入力電圧Vinの入力端に接続されている。トランジスタP21及びN21それぞれのドレインと抵抗R22の第1端は、出力電圧Voutの出力端に接続されている。トランジスタN21のソース及びバックゲートは、接地端に接続されている。トランジスタN21のゲートには、インバータINVを介してイネーブル信号ENの論理レベルを反転させた反転イネーブル信号ENBが入力されている。抵抗R22の第2端は、抵抗R21の第1端に接続されている。抵抗R21の第2端は、接地端に接続されている。オペアンプA21の非反転入力端(+)は、抵抗R21及びR22相互間の接続ノード(=帰還電圧Vfbの印加端)に接続されている。オペアンプA21の反転入力端(−)は、参照電圧Vrefの印加端に接続されている。オペアンプA21の出力端は、トランジスタP21のゲートに接続されている。抵抗R23は、トランジスタP21のゲート・ソース間に接続されている。オペアンプA21には、イネーブル信号ENが入力されている。なお、抵抗R21及びR22を割愛し、帰還電圧Vfbとして出力電圧VoutをそのままオペアンプA21に帰還入力してもよい。 The source and back gate of the transistor P21 are connected to the input end of the input voltage Vin. The drain of each of the transistors P21 and N21 and the first end of the resistor R22 are connected to the output end of the output voltage Vout. The source and back gate of transistor N21 are connected to the ground end. An inverting enable signal ENB in which the logic level of the enable signal EN is inverted is input to the gate of the transistor N21 via an inverter INV. The second end of the resistor R22 is connected to the first end of the resistor R21. The second end of the resistor R21 is connected to the grounded end. The non-inverting input end (+) of the operational amplifier A21 is connected to a connection node (= application end of the feedback voltage Vfb) between the resistors R21 and R22. The inverting input end (−) of the operational amplifier A21 is connected to the application end of the reference voltage Vref. The output end of the operational amplifier A21 is connected to the gate of the transistor P21. The resistor R23 is connected between the gate and source of the transistor P21. An enable signal EN is input to the operational amplifier A21. The resistors R21 and R22 may be omitted, and the output voltage Vout may be directly input to the operational amplifier A21 as the feedback voltage Vfb.

上記のオペアンプA21は、出力電圧Voutに応じた帰還電圧Vfb(=Vout×{R21/(R21+R22)})が所定の参照電圧Vrefと一致するように、トランジスタP21のゲート信号G21をリニア制御する。すなわち、トランジスタP21は、出力電圧Voutがその目標値(=Vref×{(R21+R22)/R21})と一致するように、オン抵抗値が連続的に制御される。 The operational amplifier A21 linearly controls the gate signal G21 of the transistor P21 so that the feedback voltage Vfb (= Vout × {R21 / (R21 + R22)}) corresponding to the output voltage Vout matches the predetermined reference voltage Vref. That is, the on-resistance value of the transistor P21 is continuously controlled so that the output voltage Vout matches the target value (= Vref × {(R21 + R22) / R21}).

このように、トランジスタP21、オペアンプA21、並びに、抵抗R21及びR22は、出力トランジスタ(=トランジスタP21)を用いて入力電圧Vinから出力電圧Voutを生成する出力回路OUTとして機能する。 As described above, the transistor P21, the operational amplifier A21, and the resistors R21 and R22 function as an output circuit OUT that generates an output voltage Vout from the input voltage Vin by using the output transistor (= transistor P21).

なお、出力回路OUTは、イネーブル信号ENに応じて、その動作状態/非動作状態を切り替えることができる。例えば、EN=Hであるときには、オペアンプA21がゲート信号G21をリニア制御してトランジスタP21のオン抵抗値を連続的に制御する状態となる。すなわち、EN=Hであるときには、出力回路OUTが動作状態となる。一方、EN=Lであるときには、オペアンプA21が出力ハイインピーダンス状態となり、ゲート信号G21が入力電圧Vinにプルアップされた状態となる。すなわち、EN=Lであるときには、出力回路OUTが非動作状態となる。出力回路OUTの動作状態/非動作状態を切り替えるための制御信号としては、イネーブル信号ENに代えて、UVLO[under voltage locked out]信号などを用いてもよい。 The output circuit OUT can switch its operating state / non-operating state according to the enable signal EN. For example, when EN = H, the operational amplifier A21 linearly controls the gate signal G21 to continuously control the on-resistance value of the transistor P21. That is, when EN = H, the output circuit OUT is in the operating state. On the other hand, when EN = L, the operational amplifier A21 is in the output high impedance state, and the gate signal G21 is pulled up to the input voltage Vin. That is, when EN = L, the output circuit OUT is in a non-operating state. As the control signal for switching the operating state / non-operating state of the output circuit OUT, a UVLO [under voltage locked out] signal or the like may be used instead of the enable signal EN.

ところで、出力電圧Voutの目標値を決定するための抵抗R21及びR22には、低消費電力の観点から、一般に高抵抗(例えば数MΩ程度)が使用される。そのため、出力回路OUTの非動作状態(EN=L)において、トランジスタP21のリーク電流Ileakが抵抗R21及びR22に流れると、出力電圧Voutに意図しない持ち上がり(=Ileak×(R21+R22))が生じる。 By the way, high resistance (for example, about several MΩ) is generally used for the resistors R21 and R22 for determining the target value of the output voltage Vout from the viewpoint of low power consumption. Therefore, when the leakage current Ileak of the transistor P21 flows through the resistors R21 and R22 in the non-operating state (EN = L) of the output circuit OUT, an unintended lift (= Ileak × (R21 + R22)) occurs in the output voltage Vout.

特に、リーク電流Ileakは、トランジスタP21のサイズが大きいほど、また、電源回路20を集積化したICのジャンクション温度Tjまたは周囲温度Taが高温(例えば150℃以上)になるほど増大する。 In particular, the leak current Ileak increases as the size of the transistor P21 increases and as the junction temperature Tj or the ambient temperature Ta of the IC in which the power supply circuit 20 is integrated becomes higher (for example, 150 ° C. or higher).

そのため、トランジスタP21のサイズが大きく、かつ、ジャンクション温度Tjまたは周囲温度Taが高い場合において、許容値を超えるリーク電流Ileakが抵抗R21及びR22に流れ込むと、最悪の場合には、出力電圧Voutが入力電圧Vinまで上昇してしまい、負荷Zの破壊やシステムの誤動作を招くおそれがある。 Therefore, when the size of the transistor P21 is large and the junction temperature Tj or the ambient temperature Ta is high, if a leak current Ileak exceeding the permissible value flows into the resistors R21 and R22, in the worst case, the output voltage Vout is input. The voltage rises to Vin, which may cause the load Z to be destroyed or the system to malfunction.

このような不具合を解消するために、電源回路20には、出力放電用のトランジスタN21が設けられている。トランジスタN21は、EN=L(すなわちENB=H)であるときにオンして、出力電圧Voutの出力端を接地端にショートする。従って、リーク電流Ileakに起因する出力電圧Voutの持ち上がりを解消することができる。 In order to solve such a problem, the power supply circuit 20 is provided with a transistor N21 for output discharge. The transistor N21 is turned on when EN = L (that is, ENB = H) to short the output end of the output voltage Vout to the ground end. Therefore, it is possible to eliminate the rise of the output voltage Vout caused by the leak current Ileak.

しかしながら、例えば、電源回路20の出力端子(=出力電圧Voutの出力端)に別途の外部電源Eが接続されるようなアプリケーションでは、EN=Lである間、図中の経路α(=外部電源EからトランジスタN21を介して接地端に至る電流経路)を介して電流が浪費されてしまう。 However, for example, in an application in which a separate external power supply E is connected to the output terminal (= output end of the output voltage Vout) of the power supply circuit 20, while EN = L, the path α (= external power supply) in the figure The current is wasted through the current path from E to the ground end via the transistor N21).

以下では、上記の課題を解消することのできる新規な実施形態について提案する。 In the following, we propose a new embodiment that can solve the above problems.

<電源回路(第1実施形態)>
図2は、電源回路の第1実施形態を示す図である。第1実施形態の電源回路21では、先出の比較例(図1)をベースとしつつ、トランジスタN21及びインバータINVに代えて、Pチャネル型MOS電界効果トランジスタP22と、Nチャネル型MOS電界効果トランジスタN22及びN23と、抵抗R24と、を有する。
<Power supply circuit (first embodiment)>
FIG. 2 is a diagram showing a first embodiment of a power supply circuit. In the power supply circuit 21 of the first embodiment, a P-channel type MOS field-effect transistor P22 and an N-channel type MOS field-effect transistor are used instead of the transistor N21 and the inverter INV, based on the above-mentioned comparative example (FIG. 1). It has N22 and N23, and a resistor R24.

トランジスタP22のゲートとソースは、入力電圧Vinの入力端に接続されている。トランジスタP22のドレインは、トランジスタN22のドレインに接続されている。トランジスタN22及びN23それぞれのゲートは、トランジスタN22のドレインに接続されている。トランジスタN22のソースは、抵抗R24の第1端に接続されている。抵抗R24の第2端とトランジスタN23のソースは、接地端に接続されている。トランジスタN23のドレインは、出力電圧Voutの出力端に接続されている。 The gate and source of the transistor P22 are connected to the input end of the input voltage Vin. The drain of the transistor P22 is connected to the drain of the transistor N22. The gates of the transistors N22 and N23 are connected to the drain of the transistor N22. The source of transistor N22 is connected to the first end of resistor R24. The second end of the resistor R24 and the source of the transistor N23 are connected to the ground end. The drain of the transistor N23 is connected to the output end of the output voltage Vout.

トランジスタP22は、トランジスタP21と同一のプロセスで形成されたリーク検出トランジスタであり、リーク検出回路DETの一構成要素として、トランジスタP21のリーク電流Ileakに応じた第1電流I21を生成する。例えば、トランジスタP21及びP22のサイズ比がm:1である場合、I21=Ileak×(1/m)となる。なお、トランジスタP22は、常にオフされている。 The transistor P22 is a leak detection transistor formed by the same process as the transistor P21, and generates a first current I21 corresponding to the leak current Ileak of the transistor P21 as a component of the leak detection circuit DET. For example, when the size ratio of the transistors P21 and P22 is m: 1, I21 = Ileak × (1 / m). The transistor P22 is always off.

トランジスタN22及びN23と抵抗R24は、第1電流I21に応じた第2電流I22を生成するカレントミラー回路を形成しており、リーク吸収回路ABSの一構成要素として、出力電圧Voutの出力端から第2電流I22を引き込む。 The transistors N22 and N23 and the resistor R24 form a current mirror circuit that generates a second current I22 corresponding to the first current I21, and as a component of the leak absorption circuit ABS, the second from the output end of the output voltage Vout. 2 Pull in the current I22.

例えば、出力回路OUTの非動作状態(EN=L)において、ICのジャンクション温度Tjまたは周囲温度Taが低く、リーク電流Ileakが殆ど流れないときには、トランジスタN23が第2電流I22を殆ど引き込まなくなり、出力電圧Voutの出力端がほぼハイインピーダンス状態となる。一方、ICのジャンクション温度Tjまたは周囲温度Taが高くなり、リーク電流Ileakが増大すると、トランジスタN23のインピーダンスが低下するので、より大きな第2電流I22を引き込むようになる。 For example, in the non-operating state (EN = L) of the output circuit OUT, when the junction temperature Tj or the ambient temperature Ta of the IC is low and the leakage current Ileak hardly flows, the transistor N23 hardly draws the second current I22 and outputs. The output end of the voltage Vout is in a substantially high impedance state. On the other hand, when the junction temperature Tj or the ambient temperature Ta of the IC becomes high and the leakage current Ileak increases, the impedance of the transistor N23 decreases, so that a larger second current I22 is drawn in.

このように、トランジスタP21に流れるリーク電流Ileakを検出し、その検出結果に応じてリーク吸収回路ABSのインピーダンス(本図ではトランジスタN23のオン抵抗値)を制御する構成であれば、出力電圧Voutの出力端に外部電源Eが接続されていた場合でも、不必要に第2電流I22を引き込むことがない。従って、出力停止時における出力電圧Voutの持ち上がりをより適切に防止することが可能となり、延いては、負荷Zの破壊やシステムの誤動作を招くおそれがなくなる。 In this way, if the configuration is such that the leak current Ileak flowing through the transistor P21 is detected and the impedance of the leak absorption circuit ABS (the on-resistance value of the transistor N23 in this figure) is controlled according to the detection result, the output voltage Vout is set. Even when the external power supply E is connected to the output end, the second current I22 is not unnecessarily drawn. Therefore, it is possible to more appropriately prevent the output voltage Vout from rising when the output is stopped, and there is no possibility that the load Z will be destroyed or the system will malfunction.

なお、カレントミラー回路のゲインをm倍以上(理想的にはm倍)に設定することにより、I22≧Ileakとなるので、トランジスタP21のリーク電流Ileakを確実に吸収することができる。 By setting the gain of the current mirror circuit to m times or more (ideally m times), I22 ≧ Ileak, so that the leak current Ileak of the transistor P21 can be reliably absorbed.

<電源回路(第2実施形態)>
図3は、電源回路の第2実施形態を示す図である。第2実施形態の電源回路22では、先出の第1実施形態(図2)をベースとしつつ、トランジスタP22に代えてPチャネル型MOS電界効果トランジスタP23が用いられているほか、さらに、Pチャネル型MOS電界効果トランジスタP24と、Nチャネル型MOS電界効果トランジスタN24と、レベルシフタLVSが追加されている。
<Power supply circuit (second embodiment)>
FIG. 3 is a diagram showing a second embodiment of the power supply circuit. In the power supply circuit 22 of the second embodiment, the P-channel type MOS field effect transistor P23 is used instead of the transistor P22, based on the first embodiment (FIG. 2) described above, and further, the P-channel is used. A type MOS field effect transistor P24, an N channel type MOS field effect transistor N24, and a level shifter LVS have been added.

トランジスタP23のソースは、入力電圧Vinの入力端に接続されている。トランジスタP23のゲートは、オペアンプA21の出力端(=ゲート信号G21の印加端)に接続されている。トランジスタP23のドレインは、トランジスタP24のソースに接続されている。トランジスタP24及びN24それぞれのドレインは、トランジスタN22のドレインに接続されている。トランジスタN24のソースは、接地端に接続されている。トランジスタN24のゲートとレベルシフタLVSの入力端は、イネーブル信号ENの印加端に接続されている。レベルシフタLVSの出力端は、トランジスタP24のゲートに接続されている。 The source of the transistor P23 is connected to the input end of the input voltage Vin. The gate of the transistor P23 is connected to the output end (= application end of the gate signal G21) of the operational amplifier A21. The drain of the transistor P23 is connected to the source of the transistor P24. The drains of the transistors P24 and N24 are connected to the drains of the transistors N22. The source of the transistor N24 is connected to the ground end. The gate of the transistor N24 and the input end of the level shifter LVS are connected to the application end of the enable signal EN. The output end of the level shifter LVS is connected to the gate of the transistor P24.

トランジスタP23は、トランジスタP21と同一のプロセスで形成されたリーク検出トランジスタであり、リーク検出回路DETの一構成要素として、出力回路OUTが非動作状態(EN=L)であるときに、トランジスタP21のリーク電流Ileakに応じた第1電流I23を生成する。例えば、トランジスタP21及びP23のサイズ比がm:1である場合には、I23=Ileak×(1/m)となる。 The transistor P23 is a leak detection transistor formed by the same process as the transistor P21, and as a component of the leak detection circuit DET, when the output circuit OUT is in the non-operating state (EN = L), the transistor P21 The first current I23 corresponding to the leak current Ileak is generated. For example, when the size ratio of the transistors P21 and P23 is m: 1, I23 = Ileak × (1 / m).

なお、トランジスタP23は、先出のトランジスタP22(図2)と異なり、常にオフしているのではなく、トランジスタP21と共通のゲート信号G21で駆動される。例えば、出力回路OUTが非動作状態(EN=L)であるときには、ゲート信号G21のプルアップにより、トランジスタP21及びP23が同様の挙動でオフされる。従って、トランジスタP23に流れる第1電流I23は、先出のトランジスタP22に流れる第1電流I21と比べて、より正確にリーク電流Ileakを反映したものとなる。 Unlike the transistor P22 (FIG. 2) described above, the transistor P23 is not always off, but is driven by a gate signal G21 common to the transistor P21. For example, when the output circuit OUT is in the non-operating state (EN = L), the transistors P21 and P23 are turned off in the same manner by the pull-up of the gate signal G21. Therefore, the first current I23 flowing through the transistor P23 more accurately reflects the leak current Ileak as compared with the first current I21 flowing through the transistor P22.

トランジスタN22及びN23と抵抗R24は、第1電流I23に応じた第2電流I24を生成するカレントミラー回路を形成しており、リーク吸収回路ABSの一構成要素として、出力電圧Voutの出力端から第2電流I24を引き込む。この点については、先の第1実施形態(図2)と何ら変わるところはない。 The transistors N22 and N23 and the resistor R24 form a current mirror circuit that generates a second current I24 corresponding to the first current I23, and as a component of the leak absorption circuit ABS, the second from the output end of the output voltage Vout. 2 Pull in the current I24. In this respect, there is no difference from the first embodiment (FIG. 2).

トランジスタP24とレベルシフタLVSは、イネーブル信号ENに応じてトランジスタP23のドレインとトランジスタN22のドレインとの間を導通/遮断するスイッチ回路SWCを形成する。より具体的に述べると、レベルシフタLVSは、イネーブル信号EN(H=Vcc、L=GND)の入力を受け付けて、第2イネーブル信号EN2(H=Vin、L=Vin−5V)を出力する。トランジスタP24は、EN2=Hであるときにオフして、EN2=Lであるときにオンする。 The transistor P24 and the level shifter LVS form a switch circuit SWC that conducts / cuts off between the drain of the transistor P23 and the drain of the transistor N22 in response to the enable signal EN. More specifically, the level shifter LVS receives the input of the enable signal EN (H = Vcc, L = GND) and outputs the second enable signal EN2 (H = Vin, L = Vin-5V). The transistor P24 is turned off when EN2 = H and turned on when EN2 = L.

すなわち、スイッチ回路SWCは、出力回路OUTが動作状態(EN=H)であるときに第1電流I23を遮断し、出力回路OUTが非動作状態(EN=L)であるときに第1電流I23を導通する。従って、トランジスタP21のリーク電流Ileakを吸収する必要がないとき(EN=H)に第1電流I23が無駄に流れることはなく、延いては、出力電圧Voutの出力端から第2電流I24が不必要に引き込まれることもない。 That is, the switch circuit SWC cuts off the first current I23 when the output circuit OUT is in the operating state (EN = H), and the first current I23 when the output circuit OUT is in the non-operating state (EN = L). Conducts. Therefore, when it is not necessary to absorb the leak current Ileak of the transistor P21 (EN = H), the first current I23 does not flow unnecessarily, and the second current I24 does not flow from the output end of the output voltage Vout. You won't be drawn in as needed.

トランジスタN24は、リーク吸収回路ABSの一構成要素であり、イネーブル信号ENに応じてオン/オフされる。より具体的に述べると、トランジスタN24は、EN=Hであるときにオンして、EN=Lであるときにオフする。 The transistor N24 is a component of the leak absorption circuit ABS, and is turned on / off according to the enable signal EN. More specifically, the transistor N24 is turned on when EN = H and turned off when EN = L.

なお、トランジスタN24のオン時には、トランジスタN22及びN23それぞれのゲートが接地端にショートされるので、カレントミラー回路が無効となる。一方、トランジスタN24のオフ時には、トランジスタN22及びN23それぞれのゲートが接地端から切り離されるので、カレントミラーが有効となる。 When the transistor N24 is turned on, the gates of the transistors N22 and N23 are short-circuited to the ground end, so that the current mirror circuit becomes invalid. On the other hand, when the transistor N24 is off, the gates of the transistors N22 and N23 are separated from the ground end, so that the current mirror is effective.

このように、トランジスタN24の導入により、リーク吸収回路ABSは、出力回路OUTが動作状態(EN=H)であるときに非動作状態となり、出力回路OUTが非動作状態(EN=L)であるときに動作状態となる。 As described above, with the introduction of the transistor N24, the leak absorption circuit ABS is in the non-operating state when the output circuit OUT is in the operating state (EN = H), and the output circuit OUT is in the non-operating state (EN = L). Sometimes it goes into operation.

もちろん、スイッチ回路SWCが導入されていれば、トランジスタN24を設けなくとも、第1電流I23及び第2電流I24が不必要に流れることはない。ただし、トランジスタP24のオフ時にトランジスタN22及びN23それぞれのゲートが不定電位とならないように、リーク吸収回路ABSには、トランジスタN24を導入しておく方がよい。 Of course, if the switch circuit SWC is introduced, the first current I23 and the second current I24 will not flow unnecessarily even if the transistor N24 is not provided. However, it is preferable to introduce the transistor N24 in the leak absorption circuit ABS so that the gates of the transistors N22 and N23 do not have an indefinite potential when the transistor P24 is turned off.

また、改めて図示はしないが、先出の第1実施形態(図2)にスイッチ回路SWC(=トランジスタP24及びレベルシフタLVS)やトランジスタN24を導入してもよい。 Further, although not shown again, the switch circuit SWC (= transistor P24 and level shifter LVS) or transistor N24 may be introduced in the first embodiment (FIG. 2) described above.

<電源回路(第3実施形態)>
図4は、電源回路の第3実施形態を示す図である。第3実施形態の電源回路23では、先出の第2実施形態(図3)をベースとしつつ、トランジスタN22が割愛されている。つまり、リーク吸収回路ABSは、カレントミラー回路に代えてソース接地回路を含む。
<Power supply circuit (third embodiment)>
FIG. 4 is a diagram showing a third embodiment of the power supply circuit. In the power supply circuit 23 of the third embodiment, the transistor N22 is omitted while being based on the second embodiment (FIG. 3) described above. That is, the leak absorption circuit ABS includes a source grounded circuit instead of the current mirror circuit.

なお、本図中の括弧内で示したように、トランジスタN23に代えてnpn型バイポーラトランジスタを用いることにより、ソース接地回路をエミッタ接地回路に置換してもよい。このように、第1電流I23をゲイン倍して第2電流I24を生成する手段は、何らカレントミラー回路に限定されるものではない。 As shown in parentheses in this figure, the source grounded circuit may be replaced with an emitter grounded circuit by using an npn type bipolar transistor instead of the transistor N23. As described above, the means for generating the second current I24 by multiplying the gain of the first current I23 is not limited to the current mirror circuit.

特に、トランジスタP21及びP23のサイズ比(延いてはリーク電流Ileakと第1電流I23との電流比)が大きく、リーク吸収回路ABSのゲインを大きくする必要がある場合には、カレントミラー回路に代えてソース接地回路(またはエミッタ接地回路)を用いることが望ましい。 In particular, when the size ratio of the transistors P21 and P23 (and the current ratio of the leak current Ileak and the first current I23) is large and it is necessary to increase the gain of the leak absorption circuit ABS, the current mirror circuit is used instead. It is desirable to use a grounded-source circuit (or a grounded-emitter circuit).

また、改めて図示はしないが、先出の第1実施形態(図2)をベースとしつつ、カレントミラー回路をソース接地回路(またはエミッタ接地回路)に置き換えてもよい。 Further, although not shown again, the current mirror circuit may be replaced with a source grounded circuit (or an emitter grounded circuit) based on the first embodiment (FIG. 2) described above.

<電源回路(第4実施形態)>
図5は、電源回路の第4実施形態を示す図である。第4実施形態の電源回路24では、先出の第2実施形態(図3)をベースとしつつ、トランジスタP24及びレベルシフタLVSに代えて、Nチャネル型MOS電界効果トランジスタN25及びN26と、抵抗R25が設けられている。
<Power supply circuit (fourth embodiment)>
FIG. 5 is a diagram showing a fourth embodiment of the power supply circuit. In the power supply circuit 24 of the fourth embodiment, based on the second embodiment (FIG. 3) described above, instead of the transistors P24 and the level shifter LVS, N-channel type MOS field effect transistors N25 and N26 and a resistor R25 are used. It is provided.

トランジスタN25のドレインは、トランジスタP23のドレインに接続されている。トランジスタN25のソースは、トランジスタN22のドレインに接続されている。抵抗R25の第1端は、電源端に接続されている。抵抗R25の第2端とトランジスタN26のドレインは、トランジスタN25のゲートに接続されている。トランジスタN26のソースは、接地端に接続されている。トランジスタN26のゲートは、イネーブル信号ENの印加端に接続されている。 The drain of the transistor N25 is connected to the drain of the transistor P23. The source of transistor N25 is connected to the drain of transistor N22. The first end of the resistor R25 is connected to the power supply end. The second end of the resistor R25 and the drain of the transistor N26 are connected to the gate of the transistor N25. The source of transistor N26 is connected to the ground end. The gate of the transistor N26 is connected to the application end of the enable signal EN.

なお、トランジスタN26と抵抗R25は、イネーブル信号ENの論理レベルを反転させた反転イネーブル信号ENBを生成してトランジスタN25のゲートに出力するインバータとして機能する。従って、トランジスタN25は、EN=H(ENB=L)であるときにオフして、EN=L(ENB=H)であるときにオンする。 The transistor N26 and the resistor R25 function as an inverter that generates an inverting enable signal ENB in which the logic level of the enable signal EN is inverted and outputs the inverting enable signal ENB to the gate of the transistor N25. Therefore, the transistor N25 is turned off when EN = H (ENB = L) and turned on when EN = L (ENB = H).

このように、Pチャネル型のトランジスタP24に代えて、Nチャネル型のトランジスタN25を用いれば、レベルシフタLVSを割愛することが可能となる。 As described above, if the N-channel type transistor N25 is used instead of the P-channel type transistor P24, the level shifter LVS can be omitted.

また、改めて図示はしないが、先出の第3実施形態(図4)をベースとしつつ、トランジスタP24及びレベルシフタLVSを、トランジスタN25及びN26と抵抗R25に置き換えてもよい。 Further, although not shown again, the transistor P24 and the level shifter LVS may be replaced with the transistors N25 and N26 and the resistor R25 based on the third embodiment (FIG. 4) described above.

<電源回路(第5実施形態)>
図6は、電源回路の第5実施形態を示す図である。第5実施形態の電源回路25では、先出の第2実施形態(図3)をベースとしつつ、過電流保護回路OCP(Pチャネル型MOS電界効果トランジスタP25及びP26、Nチャネル型MOS電界効果トランジスタN27、並びに、抵抗R26及びR27)が追加されている。
<Power supply circuit (fifth embodiment)>
FIG. 6 is a diagram showing a fifth embodiment of the power supply circuit. The power supply circuit 25 of the fifth embodiment is based on the second embodiment (FIG. 3) described above, and the overcurrent protection circuit OCP (P-channel type MOS field effect transistors P25 and P26, N-channel type MOS field effect transistor). N27 and resistors R26 and R27) have been added.

トランジスタP25及びP26それぞれのソースと抵抗R27の第1端は、入力電圧Vinの入力端に接続されている。トランジスタP26のゲートと抵抗R27の第2端は、トランジスタN27のドレインに接続されている。トランジスタP25のゲートとトランジスタP26のドレインは、オペアンプA21の出力端(=ゲート信号G21の印加端)に接続されている。トランジスタP25のドレインとトランジスタN27のゲートは、抵抗R26の第1端に接続されている。トランジスタN27のソースと抵抗R26の第2端は、出力電圧Voutの出力端に接続されている。 The source of each of the transistors P25 and P26 and the first end of the resistor R27 are connected to the input end of the input voltage Vin. The gate of the transistor P26 and the second end of the resistor R27 are connected to the drain of the transistor N27. The gate of the transistor P25 and the drain of the transistor P26 are connected to the output end (= application end of the gate signal G21) of the operational amplifier A21. The drain of the transistor P25 and the gate of the transistor N27 are connected to the first end of the resistor R26. The source of the transistor N27 and the second end of the resistor R26 are connected to the output end of the output voltage Vout.

トランジスタP25は、トランジスタP21と同一のプロセスで形成されたセンストランジスタであり、過電流保護回路OCPの一構成要素として、出力回路OUTが動作状態(EN=H)であるときに、トランジスタP21の出力電流Ioutに応じたセンス電流Isを生成する。例えば、トランジスタP21及びP25のサイズ比がn:1である場合には、Is=Iout×(1/n)となる。 The transistor P25 is a sense transistor formed by the same process as the transistor P21, and is an output of the transistor P21 as a component of the overcurrent protection circuit OCP when the output circuit OUT is in the operating state (EN = H). A sense current Is is generated according to the current Iout. For example, when the size ratio of the transistors P21 and P25 is n: 1, Is = Iout × (1 / n).

抵抗R26は、センス電流Isをセンス電圧Vs(=Is×R26+Vout)に変換する電流/電圧変換素子として機能する。 The resistor R26 functions as a current / voltage conversion element that converts the sense current Is into a sense voltage Vs (= Is × R26 + Vout).

出力電流Ioutの増大に伴ってセンス電圧Vsが上昇し、トランジスタN27のゲート・ソース間電圧Vgs(=Vs−Vout)がオンスレッショルド電圧Vthを上回ると、トランジスタN27がオンする。このとき、トランジスタP26のゲート電圧がハイレベル(≒Vin)からローレベル(≒Vout)まで低下するので、トランジスタP26がオンする。その結果、ゲート信号G21がハイレベル(≒Vin)にプルアップされるので、トランジスタP21が強制的にオフされる。 The sense voltage Vs rises as the output current Iout increases, and when the gate-source voltage Vgs (= Vs-Vout) of the transistor N27 exceeds the on-threshold voltage Vth, the transistor N27 turns on. At this time, the gate voltage of the transistor P26 drops from a high level (≈Vin) to a low level (≈Vout), so that the transistor P26 is turned on. As a result, the gate signal G21 is pulled up to a high level (≈Vin), so that the transistor P21 is forcibly turned off.

このような過電流保護回路OCPを設けることにより、出力電流Ioutが所定の過電流検出閾値Iocp(≒n×Vth/R26)に達した時点で、トランジスタP21を強制的にオフし、出力電流Ioutを速やかに遮断することができるので、電源回路25の安全性を高めることが可能となる。 By providing such an overcurrent protection circuit OCP, the transistor P21 is forcibly turned off when the output current Iout reaches a predetermined overcurrent detection threshold Iocp (≈n × Vth / R26), and the output current Iout is provided. Can be quickly cut off, so that the safety of the power supply circuit 25 can be enhanced.

なお、出力回路OUTが非動作状態(EN=L)であるときには、トランジスタP21のリーク電流Ileakに応じたセンス電流Is(=Ileak×(1/n))がトランジスタP25に流れる。ただし、Ileak<<Ioutであるので、トランジスタN27(延いてはトランジスタP26)がオンすることはない。 When the output circuit OUT is in the non-operating state (EN = L), a sense current Is (= Ileak × (1 / n)) corresponding to the leak current Ileak of the transistor P21 flows through the transistor P25. However, since Ileak << Iout, the transistor N27 (and thus the transistor P26) does not turn on.

また、改めて図示はしないが、先出の第1実施形態(図2)、第3実施形態(図4)、ないしは、第4実施形態(図5)をベースとしつつ、それぞれに過電流保護回路OCPを追加しても構わない。 Further, although not shown again, the overcurrent protection circuit is based on the above-mentioned first embodiment (FIG. 2), third embodiment (FIG. 4), or fourth embodiment (FIG. 5). OCP may be added.

<電源回路(第6実施形態)>
図7は、電源回路の第6実施形態を示す図である。第6実施形態の電源回路26では、これまでのリニア電源ではなく、スイッチング電源(DC/DCコンバータ)への応用例が示されている。より具体的に述べると、電源回路26は、出力回路OUTの構成要素として、Pチャネル型MOS電界効果トランジスタP27(=出力トランジスタ)と、ダイオードD21と、インダクタL21と、キャパシタC21と、コントローラCTRLと、を有するほか、これまでに説明してきたリーク検出回路DET、リーク吸収回路ABS、及び、スイッチ回路SWCを有する。
<Power supply circuit (sixth embodiment)>
FIG. 7 is a diagram showing a sixth embodiment of the power supply circuit. In the power supply circuit 26 of the sixth embodiment, an application example to a switching power supply (DC / DC converter) is shown instead of the conventional linear power supply. More specifically, the power supply circuit 26 includes a P-channel type MOS field effect transistor P27 (= output transistor), a diode D21, an inductor L21, a capacitor C21, and a controller CTRL as components of the output circuit OUT. , The leak detection circuit DET, the leak absorption circuit ABS, and the switch circuit SWC described above.

トランジスタP27のソース及びバックゲートは、入力電圧Vinの入力端に接続されている。トランジスタP27のドレインとダイオードD21のカソードは、インダクタL21の第1端(=スイッチ電圧Vswの印加端)に接続されている。ダイオードD21のアノードは、接地端に接続されている。トランジスタP27のゲートは、コントローラCTRLに接続されている。インダクタL21の第2端とキャパシタC21の第1端は、出力電圧Voutの出力端に接続されている。キャパシタC21の第2端は、接地端に接続されている。 The source and back gate of the transistor P27 are connected to the input end of the input voltage Vin. The drain of the transistor P27 and the cathode of the diode D21 are connected to the first end of the inductor L21 (= the application end of the switch voltage Vsw). The anode of the diode D21 is connected to the ground end. The gate of the transistor P27 is connected to the controller CDR. The second end of the inductor L21 and the first end of the capacitor C21 are connected to the output end of the output voltage Vout. The second end of the capacitor C21 is connected to the ground end.

上記のダイオードD21、インダクタL21、及び、キャパシタC21は、矩形波状のスイッチ電圧Vswを整流及び平滑して出力電圧Voutを生成する整流平滑回路に相当する。なお、ダイオードD21に代えて同期整流トランジスタを用いることもできる。 The diode D21, the inductor L21, and the capacitor C21 correspond to a rectifying and smoothing circuit that rectifies and smoothes a rectangular wave-shaped switch voltage Vsw to generate an output voltage Vout. A synchronous rectifier transistor can be used instead of the diode D21.

コントローラCTRLは、出力電圧Voutが目標値と一致するように、トランジスタP27のオンデューティ(=Ton/T、ただし、Tはスイッチング周期、TonはトランジスタP27のオン時間)を制御する。コントローラCTRLの出力帰還方式については、PWM[pulse width modulation]方式やPFM[pulse frequency modulation]方式などの周知技術を適用すればよいので、詳細な説明は割愛する。 The controller CDRL controls the on-duty of the transistor P27 (= Ton / T, where T is the switching cycle and Ton is the on-time of the transistor P27) so that the output voltage Vout matches the target value. As for the output feedback method of the controller CTRL, well-known techniques such as PWM [pulse width modulation] method and PFM [pulse frequency modulation] method may be applied, so detailed description thereof will be omitted.

なお、出力回路OUTは、コントローラCTRLに入力されるイネーブル信号ENに応じて、その動作状態/非動作状態を切り替えることができる。例えば、EN=Hであるときには、コントローラCTRLがゲート信号G22をパルス駆動してトランジスタP27のオンデューティを制御する状態となる。すなわち、EN=Hであるときには、出力回路OUTが動作状態となる。一方、EN=Lであるときには、コントローラCTRLが出力ハイインピーダンス状態となり、ゲート信号G22が入力電圧Vinにプルアップされた状態となる。すなわち、EN=Lであるときには、出力回路OUTが非動作状態となる。 The output circuit OUT can switch its operating state / non-operating state according to the enable signal EN input to the controller CTRL. For example, when EN = H, the controller CTRL is in a state of pulse-driving the gate signal G22 to control the on-duty of the transistor P27. That is, when EN = H, the output circuit OUT is in the operating state. On the other hand, when EN = L, the controller CTRL is in the output high impedance state, and the gate signal G22 is pulled up to the input voltage Vin. That is, when EN = L, the output circuit OUT is in a non-operating state.

リーク検出回路DETは、トランジスタP27のリーク電流Ileakに応じた第1電流I25を生成する。 The leak detection circuit DET generates a first current I25 corresponding to the leak current Ileak of the transistor P27.

リーク吸収回路ABSは、第1電流I25に応じた第2電流I26を生成して出力回路OUT(例えば、スイッチ電圧Vswの印加端、または、出力電圧Voutの出力端)から引き込む。なお、リーク吸収回路ABSは、イネーブル信号ENの入力を受け付けており、出力回路OUTが動作状態(EN=H)であるときに非動作状態となり、出力回路OUTが非動作状態(EN=L)であるときに動作状態となる。 The leak absorption circuit ABS generates a second current I26 corresponding to the first current I25 and draws it from the output circuit OUT (for example, the application end of the switch voltage Vsw or the output end of the output voltage Vout). The leak absorption circuit ABS accepts the input of the enable signal EN, and is in the non-operating state when the output circuit OUT is in the operating state (EN = H), and the output circuit OUT is in the non-operating state (EN = L). When is, it becomes the operating state.

スイッチ回路SWCは、出力回路OUTが動作状態(EN=H)であるときに第1電流I25を遮断し、出力回路OUTが非動作状態(EN=L)であるときに第1電流I25を導通する。 The switch circuit SWC cuts off the first current I25 when the output circuit OUT is in the operating state (EN = H), and conducts the first current I25 when the output circuit OUT is in the non-operating state (EN = L). To do.

なお、リーク検出回路DET、リーク吸収回路ABS、及び、スイッチ回路SWCそれぞれの構成については、先に説明した通りであるので、重複した説明は割愛する。 Since the configurations of the leak detection circuit DET, the leak absorption circuit ABS, and the switch circuit SWC are as described above, duplicate explanations will be omitted.

このように、リーク検出回路DETとリーク吸収回路ABSを用いた出力上昇防止機構は、リニア電源に限らず、スイッチング電源にも適用することが可能である。 As described above, the output rise prevention mechanism using the leak detection circuit DET and the leak absorption circuit ABS can be applied not only to the linear power supply but also to the switching power supply.

<車両への適用>
図8は、車両の外観を示す図である。本構成例の車両Xは、不図示のバッテリーから電力供給を受けて動作する種々の電子機器X11〜X18を搭載している。なお、本図における電子機器X11〜X18の搭載位置は、図示の便宜上、実際と異なる場合がある。
<Application to vehicles>
FIG. 8 is a diagram showing the appearance of the vehicle. The vehicle X of this configuration example is equipped with various electronic devices X11 to X18 that operate by receiving electric power from a battery (not shown). The mounting positions of the electronic devices X11 to X18 in this figure may differ from the actual mounting positions for convenience of illustration.

電子機器X11は、エンジンに関連する制御(インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など)を行うエンジンコントロールユニットである。 The electronic device X11 is an engine control unit that performs control related to the engine (injection control, electronic throttle control, idling control, oxygen sensor heater control, auto cruise control, etc.).

電子機器X12は、HID[high intensity discharged lamp]やDRL[daytime running lamp]などの点消灯制御を行うランプコントロールユニットである。 The electronic device X12 is a lamp control unit that controls turning on and off such as HID [high intensity discharged lamp] and DRL [daytime running lamp].

電子機器X13は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。 The electronic device X13 is a transmission control unit that performs control related to the transmission.

電子機器X14は、車両Xの運動に関連する制御(ABS[anti-lock brake system]制御、EPS[electric power steering]制御、電子サスペンション制御など)を行う制動ユニットである。 The electronic device X14 is a braking unit that performs controls related to the movement of the vehicle X (ABS [anti-lock brake system] control, EPS [electric power steering] control, electronic suspension control, etc.).

電子機器X15は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。 The electronic device X15 is a security control unit that controls drive such as a door lock and a security alarm.

電子機器X16は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー(ショックアブソーバー)、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Xに組み込まれている電子機器である。 The electronic device X16 is an electronic device incorporated in the vehicle X at the factory shipment stage as a standard equipment such as a wiper, an electric door mirror, a power window, a damper (shock absorber), an electric sunroof, and an electric seat as a manufacturer's option. Is.

電子機器X17は、車載A/V[audio/visual]機器、カーナビゲーションシステム、及び、ETC[electronic toll collection system]など、ユーザオプション品として任意で車両Xに装着される電子機器である。 The electronic device X17 is an electronic device that is optionally mounted on the vehicle X as a user option such as an in-vehicle A / V [audio / visual] device, a car navigation system, and an ETC [electronic toll collection system].

電子機器X18は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。 The electronic device X18 is an electronic device provided with a high withstand voltage motor such as an in-vehicle blower, an oil pump, a water pump, and a battery cooling fan.

先に説明した電源回路21〜26は、電子機器X11〜X18のいずれにも組み込むことが可能である。 The power supply circuits 21 to 26 described above can be incorporated into any of the electronic devices X11 to X18.

<その他の変形例>
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとMOS電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
<Other variants>
In addition to the above-described embodiment, various technical features disclosed in the present specification can be modified in various ways without departing from the spirit of the technical creation. For example, mutual replacement between a bipolar transistor and a MOS field effect transistor and logic level inversion of various signals are arbitrary. That is, it should be considered that the above-described embodiment is exemplary in all respects and is not restrictive, and the technical scope of the present invention is not limited to the above-described embodiment, and claims for patent It should be understood that the meaning equivalent to the scope of and all changes belonging to the scope are included.

本明細書中に開示されている発明は、様々なアプリケーション(車載機器、産業機器、事務機器、デジタル家電、ないし、ポータブル機器など)に搭載される電源回路に利用することが可能である。 The invention disclosed in the present specification can be used in a power supply circuit mounted in various applications (vehicle-mounted equipment, industrial equipment, office equipment, digital home appliances, portable equipment, etc.).

20〜26 電源回路
A21 オペアンプ
ABS リーク吸収回路
C21 キャパシタ
CTRL コントローラ
D21 ダイオード
DET リーク検出回路
E 外部電源
EN イネーブル信号
G21、G22 ゲート信号
INV インバータ
L21 インダクタ
LVS レベルシフタ
N21〜N27 Nチャネル型MOS電界効果トランジスタ
OCP 過電流保護回路
OUT 出力回路
P21〜P27 Pチャネル型MOS電界効果トランジスタ
R21〜R27 抵抗
SWC スイッチ回路
X 車両
X11〜X18 電子機器
Z 負荷
20-26 Power supply circuit A21 Operational amplifier ABS Leak absorption circuit C21 Capacitor CTRL controller D21 Diode DET Leak detection circuit E External power supply EN Enable signal G21, G22 Gate signal INV Inverter L21 Inductor LVS Level shifter N21-N27 N-channel type MOS field effect transistor OCP Current protection circuit OUT output circuit P21-P27 P-channel type MOS field effect transistor R21-R27 Resistance SWC switch circuit X Vehicle X11-X18 Electronic equipment Z Load

Claims (10)

出力トランジスタを用いて入力電圧から出力電圧を生成する出力回路と、
前記出力トランジスタのリーク電流に応じた第1電流を生成するリーク検出回路と、
前記第1電流に応じた第2電流を前記出力回路から引き込むリーク吸収回路と、
を有することを特徴とする電源回路。
An output circuit that uses an output transistor to generate an output voltage from an input voltage,
A leak detection circuit that generates a first current according to the leak current of the output transistor, and
A leak absorption circuit that draws a second current corresponding to the first current from the output circuit, and
A power supply circuit characterized by having.
前記リーク検出回路は、前記出力トランジスタと同一のプロセスで形成されたリーク検出トランジスタを含むことを特徴とする請求項1に記載の電源回路。 The power supply circuit according to claim 1, wherein the leak detection circuit includes a leak detection transistor formed by the same process as the output transistor. 前記リーク検出トランジスタは、常にオフされていることを特徴とする請求項2に記載の電源回路。 The power supply circuit according to claim 2, wherein the leak detection transistor is always turned off. 前記リーク検出トランジスタは、前記出力トランジスタと共通の駆動信号で駆動されることを特徴とする請求項2に記載の電源回路。 The power supply circuit according to claim 2, wherein the leak detection transistor is driven by a drive signal common to the output transistor. 前記リーク吸収回路は、カレントミラー回路、ソース接地回路、または、エミッタ接地回路を含むことを特徴とする請求項1〜請求項4のいずれか一項に記載の電源回路。 The power supply circuit according to any one of claims 1 to 4, wherein the leak absorption circuit includes a current mirror circuit, a source grounded circuit, or an emitter grounded circuit. 前記出力回路が動作状態であるときに前記第1電流を遮断し、前記出力回路が非動作状態であるときに前記第1電流を導通するスイッチ回路をさらに有することを特徴とする請求項1〜請求項5のいずれか一項に記載の電源回路。 Claims 1 to 1, further comprising a switch circuit that cuts off the first current when the output circuit is in an operating state and conducts the first current when the output circuit is in a non-operating state. The power supply circuit according to any one of claims 5. 前記リーク吸収回路は、前記出力回路が動作状態であるときに非動作状態となり、前記出力回路が非動作状態であるときに動作状態となることを特徴とする請求項1〜請求項6のいずれか一項に記載の電源回路。 The leak absorption circuit is any of claims 1 to 6, wherein the leak absorption circuit is in a non-operating state when the output circuit is in an operating state, and is in an operating state when the output circuit is in a non-operating state. The power supply circuit described in item 1. 前記出力トランジスタは、前記入力電圧の入力端と前記出力電圧の出力端との間に接続されており、前記出力電圧が目標値と一致するようにオン抵抗値が連続的に制御されることを特徴とする請求項1〜請求項7のいずれか一項に記載の電源回路。 The output transistor is connected between the input end of the input voltage and the output end of the output voltage, and the on-resistance value is continuously controlled so that the output voltage matches the target value. The power supply circuit according to any one of claims 1 to 7, wherein the power supply circuit is characterized. 前記出力トランジスタは、前記入力電圧の入力端とスイッチ電圧の印加端との間に接続されており、前記スイッチ電圧を整流及び平滑して生成される前記出力電圧が目標値と一致するようにオンデューティが制御されることを特徴とする請求項1〜請求項7のいずれか一項に記載の電源回路。 The output transistor is connected between the input end of the input voltage and the application end of the switch voltage, and is turned on so that the output voltage generated by rectifying and smoothing the switch voltage matches the target value. The power supply circuit according to any one of claims 1 to 7, wherein the duty is controlled. 請求項1〜請求項9のいずれか一項に記載の電源回路と、
前記電源回路から電力供給を受ける負荷と、
を有することを特徴とする車両。
The power supply circuit according to any one of claims 1 to 9.
The load that receives power from the power supply circuit and
A vehicle characterized by having.
JP2019034694A 2019-02-27 2019-02-27 Power supply circuit Pending JP2020140384A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019034694A JP2020140384A (en) 2019-02-27 2019-02-27 Power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019034694A JP2020140384A (en) 2019-02-27 2019-02-27 Power supply circuit

Publications (1)

Publication Number Publication Date
JP2020140384A true JP2020140384A (en) 2020-09-03

Family

ID=72280349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019034694A Pending JP2020140384A (en) 2019-02-27 2019-02-27 Power supply circuit

Country Status (1)

Country Link
JP (1) JP2020140384A (en)

Similar Documents

Publication Publication Date Title
US11876508B2 (en) Switch device
JP7018337B2 (en) Power control unit
US11870241B2 (en) Power control device
US11720131B2 (en) Power supply circuit, power supply device, and motor vehicle including the same
US11848611B2 (en) Switching power supply device
JP2019110521A (en) Switch device
US20140117891A1 (en) Semiconductor device, electronic appliance, and vehicle
WO2020090616A1 (en) Linear power supply circuit
JP7145745B2 (en) switch device
JP6632851B2 (en) Input circuit
JP2020071710A (en) Linear power supply circuit
JP7100499B2 (en) Semiconductor equipment
JP2020140384A (en) Power supply circuit
JP2017073657A (en) Erroneous output prevention circuit
JP6968657B2 (en) Integrator circuit
JP2020108142A (en) Switch device
WO2020251045A1 (en) Switching power supply device
JP2023115986A (en) Power supply circuit and vehicle
JP6681232B2 (en) Switching power supply
JP2022063724A (en) Semiconductor device and isolated switching power supply
JP2020096316A (en) Switch device
JP2021097548A (en) Overcurrent protection circuit
JP2021150990A (en) Overcurrent protection circuit
JP2023102546A (en) Clamper, input circuit, and semiconductor device