JP2020123761A - 電力増幅器 - Google Patents

Abstract

【課題】高い出力電力が得られるとともに、低い出力電力を得る場合に生じる効率の低下を抑制できる電力増幅器を提供すること。【解決手段】電力増幅器１は、複数の増幅回路１０１〜１０６を含む増幅回路群１０と、入力信号を前記複数の増幅回路の各々に分配する分配回路１１と、前記複数の増幅回路の出力信号を合成する合成回路１２と、を備え、複数の増幅回路１０１〜１０６の各々は、互いにサイズが異なる複数のセルトランジスタ２１〜２３を含む増幅トランジスタ２０と、セルトランジスタ２１〜２３の各々にバイアス電流を供給するバイアス回路３１〜３３と、を有する。【選択図】図１

Description

本発明は、電力増幅器に関する。

従来、複数の能動素子（例えば、トランジスタ）を伝送線路により接続して、出力を合成する電力増幅器が知られている（例えば、特許文献１）。

特開２００３−１１０３８１号公報

複数のトランジスタの出力を合成する電力増幅器では、高い出力電力が得られる反面、低い出力電力を得ようとする場合、消費電流が過剰となり効率およびゲインが低下することがある。

そこで、本発明は、高い出力電力が得られるとともに、低い出力電力を得るときに生じる効率の低下を抑制できる電力増幅器を提供することを目的とする。

上記目的を達成するために、本発明の一態様に係る電力増幅器は、複数の増幅回路を含む増幅回路群と、入力信号を前記複数の増幅回路の各々に分配する分配回路と、前記複数の増幅回路の出力信号を合成する合成回路と、を備え、前記複数の増幅回路の各々は、互いにサイズが異なる複数のセルトランジスタを含む増幅トランジスタと、前記セルトランジスタの各々にバイアス電流を供給するバイアス回路と、を有する。

これにより、増幅回路ごとに設けられたバイアス回路から供給されるバイアス電流に応じて、所望の増幅回路の増幅トランジスタに含まれる所望のサイズおよび個数のセルトランジスタのみを駆動することができる。つまり、高い出力電力を得るときにはすべての増幅回路のすべてのセルトランジスタを駆動し、低い出力電力を得るときには必要数の増幅回路における必要数のセルトランジスタのみを駆動することができる。その結果、増幅トランジスタの実効的なトータルサイズを細かく調整して消費電流を最適化し、出力電力の広い範囲で効率およびゲインに優れた電力増幅器を得ることができる。

実施の形態に係る電力増幅器の構成の一例を示す回路図 実施の形態に係る増幅トランジスタの構成の一例を示す回路図 実施の形態に係るバイアス回路の構成の一例を示す回路図 実施の形態に係る電力増幅器の動作例を示す回路図 実施の形態に係る電力増幅器の他の動作例を示す回路図 実施の形態に係る電力増幅器の効率の一例を示すグラフ 実施の形態に係る電力増幅器の効率の一例を示すグラフ

本発明の複数の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。

（実施の形態１）
実施の形態１に係る電力増幅器について、実効的なサイズを切り替え可能な増幅トランジスタを用いた複数の増幅回路を備え、複数の増幅回路の出力信号を合成する電力増幅器の例を挙げて説明する。

図１は、実施の形態に係る電力増幅器の構成の一例を示す回路図である。図１に示されるように、電力増幅器１は、増幅回路群１０、分配回路１１、合成回路１２、増幅回路１０７、キャパシタ５１、５２、可変キャパシタ５３、入力端子６１、および出力端子６２を備える。

増幅回路群１０は、増幅回路１０１〜１０６を含む。増幅回路１０１〜１０６の各々は、図１の左上の囲み内に示されるように、互いにサイズが異なるセルトランジスタ２１〜２３を含む増幅トランジスタ２０、およびバイアス回路３１〜３３を有する。セルトランジスタ２１〜２３のサイズは、増幅回路１０１〜１０６のすべてで同じであってもよい。増幅回路１０１〜１０６については、後ほど詳細に説明する。

分配回路１１は、入力信号を増幅回路１０１〜１０６の各々に分配する。

合成回路１２は、増幅回路１０１〜１０６の各々の出力信号を合成する。

分配回路１１および合成回路１２は特には限定されないが、一例として、図１に示されるトーナメント接続型の回路として構成さてもよい。

図１の例において、分配回路１１は、ノードＮ１１と増幅回路１０１の入力端との間に接続された伝送線路Ｌ１１と、ノードＮ１１と増幅回路１０２の入力端との間に接続された伝送線路Ｌ１２と、入力端子６１とノードＮ１１との間に接続された伝送線路Ｌ１３と、を有している。ここで、増幅回路１０１が第１増幅回路の一例であり、増幅回路１０２が第２増幅回路の一例である。ノードＮ１１が第１ノードの一例であり、伝送線路Ｌ１１が第１伝送線路の一例であり、伝送線路Ｌ１２が第２伝送線路の一例であり、伝送線路Ｌ１３が第３伝送線路の一例である。

また、合成回路１２は、増幅回路１０１の出力端とノードＮ１２との間に接続された伝送線路Ｌ１４と、増幅回路１０２の出力端とノードＮ１２との間に接続された伝送線路Ｌ１５と、ノードＮ１２と出力端子６２との間に接続された伝送線路Ｌ１６と、を有している。ここで、ノードＮ１２が第２ノードの一例であり、伝送線路Ｌ１４が第４伝送線路の一例であり、伝送線路Ｌ１５が第５伝送線路の一例であり、伝送線路Ｌ１６が第６伝送線路の一例である。

増幅回路１０１、１０２および伝送線路Ｌ１１〜Ｌ１６からなる回路と同じ構成の回路が、増幅回路１０３、１０４および伝送線路Ｌ２１〜Ｌ２６によって形成されている。

つまり、電力増幅器１は、第１増幅回路、第２増幅回路、第１伝送線路、第２伝送線路、第３伝送線路、第４伝送線路、第５伝送線路、および第６伝送線路からなる回路を複数組備えている。各組の第３伝送線路である伝送線路Ｌ１３、Ｌ２３はノードＮ１３に接続され、各組の第６伝送線路である伝送線路Ｌ１６、Ｌ２６はノードＮ１４に接続されている。ここで、ノードＮ１３は第３ノードの一例であり、ノードＮ１４は第４ノードの一例である。

入力端子６１とノードＮ１３との間に伝送線路Ｌ１７が接続され、ノードＮ１４と出力端子６２との間に伝送線路Ｌ１８が接続されている。ここで、伝送線路Ｌ１７は第７伝送線路の一例であり、伝送線路Ｌ１８は第８伝送線路の一例である。

分配回路１１および合成回路１２は、上述の構成の繰返しによるトーナメント接続型の回路として構成されている。伝送線路Ｌ１１〜Ｌ１８、Ｌ２１〜Ｌ２６は、増幅される信号の波長λの１／４倍の長さの線路であってもよい。

増幅回路１０７は、電力増幅器１のドライバ段を構成し、増幅回路群１０、分配回路１１、および合成回路１２は、電力増幅器１のパワー段を構成する。なお、増幅回路群１０、分配回路１１、および合成回路１２から構成されるパワー段を、３段アンプの中段、後段に使ってもよい。

入力端子６１とドライバ段との間、および、ドライバ段とパワー段との間に、キャパシタ５１、５２がそれぞれ接続されている。また、パワー段と出力端子６２との間には出力整合回路５３が接続されている。図１に示されているように、出力整合回路５３のインピーダンスは可変であってもよい。

次に、増幅回路１０１〜１０６において、増幅トランジスタ２０の実効的なサイズを切り替えるための要部の構成ついて説明する。

図２は、増幅回路１０１〜１０６における増幅トランジスタ２０の構成の一例を示す回路図である。図２に示されるように、増幅トランジスタ２０は、互いにサイズが異なるセルトランジスタ２１〜２３を含んでいる。

セルトランジスタ２１〜２３の各々は、互いに異なる個数の小トランジスタ２９を含んでいる。すべての小トランジスタ２９のサイズは、同一であってもよい。これにより、セルトランジスタ２１〜２３の実効的なサイズが、セルトランジスタに含まれる小トランジスタの個数に応じて決まる。

なお、セルトランジスタ２１〜２３の実効的なサイズは、セルトランジスタに含まれる小トランジスタのサイズに応じて決まってもよい。すなわち、含まれる小トランジスタのサイズがセルトランジスタごとに異なっていてもよく、それにより、各セルトランジスタの実効的なサイズが決まってもよい。この場合、各セルトランジスタに含まれる小トランジスタの数は同じであっても、各セルトランジスタの実効的なサイズは互いに異なるものとなる。

小トランジスタ２９のサイズとは、バイポーラトランジスタの場合、エミッタ面積であり、電界効果トランジスタの場合、ドレイン−ソース間の対向している面積である。セルトランジスタ２１〜２３のサイズとは、セルトランジスタ２１〜２３に含まれる小トランジスタ２９のサイズの合計である。

セルトランジスタ２１〜２３に含まれる小トランジスタ２９は、それぞれバイアス回路３１〜３３から供給されるバイアス電流ＩＢ_１〜ＩＢ_Ｎに応じて、セルトランジスタごとに駆動される。駆動されるセルトランジスタの個数および組み合わせに応じて、増幅トランジスタ２０の実効的なサイズが切り替わる。

図３は、増幅回路１０１〜１０６におけるバイアス回路３１〜３３の構成の一例を示す回路図である。図３に示されるように、バイアス回路３１〜３３は、スイッチ４１〜４３を介して、セルトランジスタ２１〜２３にそれぞれ接続されている。スイッチ４１〜４３は、バイアス回路３１〜３３の内部に設けられてもよい。

図３の例では、増幅回路１０１〜１０６ごとのバイアス選択信号１〜Ｍに応じて、スイッチ４１〜４３の導通および非導通が切り替わる。これにより、増幅回路１０１〜１０６ごとの駆動および停止により、電力増幅器１の出力電力が粗調整される。また、増幅回路１０１〜１０６に含まれるバイアス回路３１〜３３の各々は、例えば、図示していない制御信号に従って、バイアス電流の供給および停止を個別に切り替えてもよい。これにより、増幅回路１０１〜１０６含まれるセルトランジスタ２１〜２３ごとの駆動および停止により、電力増幅器１の出力電力が微調整される。

異なる増幅回路１０１〜１０６間のバイアス回路３１〜３３同士は接続されていなくてもよい。その場合、増幅回路１０１〜１０６ごとかつセルトランジスタ２１〜２３ごとの駆動および停止が可能になるので、出力電力をさらに細かく調整することができる。

バイアス選択信号１〜Ｍに従ってすべての増幅回路のすべてのセルトランジスタを駆動することで、電力増幅器１における最高の出力電力が得られる。また、必要数の増幅回路における必要数のセルトランジスタのみを駆動することで、より低い出力電力が得られる。

図４は、電力増幅器１の動作例を示す回路図である。図４では、低い出力電力を得ようとする場合に、増幅回路１０１、１０２のみを駆動する動作が示されている。

図５は、電力増幅器１の他の動作例を示す回路図である。図５では、さらに低い出力電力を得ようとする場合に、増幅回路１０１、１０２において、セルトランジスタ２１のみを駆動する動作が示されている。

図６Ａおよび図６Ｂは、電力増幅器１の出力電力に対する効率の一例を示すグラフであり、１Ｖから４Ｖまでの４つの電源電圧ＶＣＣを用いて、１７ｄＢｍから３０ｄＢｍ程度の比較的低い出力電力を得ようとする場合の効率が示されている。

図６Ａは、増幅回路１０１、１０２の駆動させるセルトランジスタを、セルトランジスタ２１〜２３の中から出力電力に応じて切り替えた場合に対応し、図６Ｂは、電力増幅器１のすべての増幅回路１０１〜１０６におけるすべてのセルトランジスタ２１〜２３を出力電力の大きさに関わらず全て駆動した場合に対応する。図６Ａでの効率は、図６Ｂでの効率と比べて、１．５倍程度の改善が見られる。

このように、所望の増幅回路の増幅トランジスタに含まれる所望のサイズおよび個数のセルトランジスタのみを駆動することができる電力増幅器１の有効性が確認できる。

（まとめ）
以上説明したように、本発明の一態様に係る電力増幅器は、複数の増幅回路を含む増幅回路群と、入力信号を前記複数の増幅回路の各々に分配する分配回路と、前記複数の増幅回路の出力信号を合成する合成回路と、を備え、前記複数の増幅回路の各々は、互いにサイズが異なる複数のセルトランジスタを含む増幅トランジスタと、前記セルトランジスタの各々にバイアス電流を供給するバイアス回路と、を有する。

これにより、増幅回路ごとに設けられたバイアス回路の制御下で、所望の増幅回路の増幅トランジスタに含まれる所望のサイズおよび個数のセルトランジスタのみを駆動することができる。つまり、高い出力電力を得るときにはすべての増幅回路のすべてのセルトランジスタを駆動し、低い出力電力を得るときには必要数の増幅回路における必要数のセルトランジスタのみを駆動することができる。その結果、増幅トランジスタの実効的なトータルサイズをきめ細かく調整して消費電流を最適化し、出力電力の広い範囲で効率およびゲインに優れた電力増幅器を得ることができる。

また、前記複数のセルトランジスタの各々は、互いに異なる個数の小トランジスタを含んでいてもよい。

これにより、セルトランジスタの実効的なサイズを小トランジスタの個数に応じて容易に設定できる。

また、すべての前記小トランジスタのサイズは同一であってもよい。

これにより、ハンドリングや設計の容易性が高まる。

また、前記バイアス回路は、バイアス電流の供給および停止をセルトランジスタごとに切り替えてもよい。

これにより、増幅トランジスタの実効的なトータルサイズをきめ細かく調整して消費電流を最適化し、出力電力の広い範囲で効率およびゲインに優れた電力増幅器を得ることができる。

また、前記電力増幅器は、前記入力信号を取得する入力端子と、合成後の前記出力信号を出力する出力端子と、を備え、前記増幅回路群は、第１増幅回路と第２増幅回路とを含み、前記分配回路は、第１ノードと前記第１増幅回路の入力端との間に接続された第１伝送線路と、前記第１ノードと前記第２増幅回路の入力端との間に接続された第２伝送線路と、前記入力端子と前記第１ノードとの間に接続された第３伝送線路と、を有し、前記合成回路は、前記第１増幅回路の出力端と第２ノードとの間に接続された第４伝送線路と、前記第２増幅回路の出力端と前記第２ノードとの間に接続された第５伝送線路と、前記第２ノードと前記出力端子との間に接続された第６伝送線路と、を有してもよい。

これにより、２つの増幅回路に対して、トーナメント接続型の分配回路および合成回路を構成することができる。

また、前記電力増幅器は、前記第１増幅回路、前記第２増幅回路、前記第１伝送線路、前記第２伝送線路、前記第３伝送線路、前記第４伝送線路、前記第５伝送線路、および前記第６伝送線路からなる回路を複数組備え、各組の前記第３伝送線路は第３ノードに接続され、各組の前記第６伝送線路は第４ノードに接続され、前記入力端子と前記第３ノードとの間に第７伝送線路が接続され、前記第４ノードと前記出力端子との間に第８伝送線路が接続されていてもよい。

これにより、必要な出力電力に応じて複数組の回路を駆動することができるため、より高い電力を出力できるようになり、対応できる出力電力の幅が広がる。

また、前記第１増幅回路のバイアス回路と前記第２増幅回路のバイアス回路とは、前記第１増幅回路および前記第２増幅回路にそれぞれ含まれるセルトランジスタのうち、同数かつ同サイズのセルトランジスタにバイアス電流を供給してもよい。

これにより、ハンドリングや設計の容易性が高まる。

また、前記電力増幅器は、合成後の前記出力信号を出力する出力端子を備え、前記合成回路と前記出力端子との間に出力整合回路が接続されていてもよい。

これにより、増幅回路群に適した出力インピーダンスを得やすくなるため、より良好な特性を得やすくなる。

また、前記出力整合回路のインピーダンスは可変であってもよい。

これにより、駆動する増幅回路の数に合わせて最適な出力インピーダンスを選択できるため、より良好な特性を得やすくなる。

また、前記増幅回路群は、電力増幅器のパワー段を構成してもよい。

これにより、出力電力の広い範囲で効率およびゲインに優れた電力増幅器を得ることができる。

本発明は、電力増幅器として、例えば各種の電子機器において広く利用できる。

１ 電力増幅器
１０ 増幅回路群
１１ 分配回路
１２ 合成回路
２０ 増幅トランジスタ
２１〜２３ セルトランジスタ
２９ 小トランジスタ
３１〜３３ バイアス回路
４１〜４３ スイッチ
５１、５２ キャパシタ
５３ 出力整合回路
６１ 入力端子
６２ 出力端子
１０１〜１０６、１０７ 増幅回路
Ｌ１１〜Ｌ１８、Ｌ２１〜Ｌ２６ 伝送線路
Ｎ１１〜Ｎ１４ ノード

Claims (10)

1. 複数の増幅回路を含む増幅回路群と、
   入力信号を前記複数の増幅回路の各々に分配する分配回路と、
   前記複数の増幅回路の出力信号を合成する合成回路と、を備え、
   前記複数の増幅回路の各々は、互いにサイズが異なる複数のセルトランジスタを含む増幅トランジスタと、前記セルトランジスタの各々にバイアス電流を供給するバイアス回路と、を有する、
   電力増幅器。
2. 前記複数のセルトランジスタの各々は、互いに異なる個数の小トランジスタを含む、
   請求項１に記載の電力増幅器。
3. すべての前記小トランジスタのサイズは同一である、
   請求項２に記載の電力増幅器。
4. 前記バイアス回路は、バイアス電流の供給および停止をセルトランジスタごとに切り替える、
   請求項１または２に記載の電力増幅器。
5. 前記電力増幅器は、前記入力信号を取得する入力端子と、合成後の前記出力信号を出力する出力端子と、を備え、
   前記増幅回路群は、第１増幅回路と第２増幅回路とを含み、
   前記分配回路は、第１ノードと前記第１増幅回路の入力端との間に接続された第１伝送線路と、前記第１ノードと前記第２増幅回路の入力端との間に接続された第２伝送線路と、前記入力端子と前記第１ノードとの間に接続された第３伝送線路と、を有し、
   前記合成回路は、前記第１増幅回路の出力端と第２ノードとの間に接続された第４伝送線路と、前記第２増幅回路の出力端と前記第２ノードとの間に接続された第５伝送線路と、前記第２ノードと前記出力端子との間に接続された第６伝送線路と、を有する、
   請求項１から３のいずれか１項に記載の電力増幅器。
6. 前記電力増幅器は、前記第１増幅回路、前記第２増幅回路、前記第１伝送線路、前記第２伝送線路、前記第３伝送線路、前記第４伝送線路、前記第５伝送線路、および前記第６伝送線路からなる回路を複数組備え、
   各組の前記第３伝送線路は第３ノードに接続され、
   各組の前記第６伝送線路は第４ノードに接続され、
   前記入力端子と前記第３ノードとの間に第７伝送線路が接続され、
   前記第４ノードと前記出力端子との間に第８伝送線路が接続されている、
   請求項５に記載の電力増幅器。
7. 前記第１増幅回路のバイアス回路と前記第２増幅回路のバイアス回路とは、前記第１増幅回路および前記第２増幅回路にそれぞれ含まれるセルトランジスタのうち、同数かつ同サイズのセルトランジスタにバイアス電流を供給する、
   請求項５または６に記載の電力増幅器。
8. 前記電力増幅器は、合成後の前記出力信号を出力する出力端子を備え、
   前記合成回路と前記出力端子との間に出力整合回路が接続されている、
   請求項１から７のいずれか１項に記載の電力増幅器。
9. 前記出力整合回路のインピーダンスは可変である、
   請求項８に記載の電力増幅器。
10. 前記増幅回路群は、電力増幅器のパワー段を構成する、
    請求項１から９のいずれか１項に記載の電力増幅器。

Images