JP2020123125A - 演算処理装置、演算処理方法及びプログラム - Google Patents
演算処理装置、演算処理方法及びプログラム Download PDFInfo
- Publication number
- JP2020123125A JP2020123125A JP2019014327A JP2019014327A JP2020123125A JP 2020123125 A JP2020123125 A JP 2020123125A JP 2019014327 A JP2019014327 A JP 2019014327A JP 2019014327 A JP2019014327 A JP 2019014327A JP 2020123125 A JP2020123125 A JP 2020123125A
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- channels
- convolution operation
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims description 7
- 238000004364 calculation method Methods 0.000 description 71
- 238000000034 method Methods 0.000 description 8
- 238000007792 addition Methods 0.000 description 6
- 238000013473 artificial intelligence Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 1
- 238000013527 convolutional neural network Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Biophysics (AREA)
- Biomedical Technology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Software Systems (AREA)
- Mathematical Analysis (AREA)
- Artificial Intelligence (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Algebra (AREA)
- Neurology (AREA)
- Databases & Information Systems (AREA)
- Computational Linguistics (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Complex Calculations (AREA)
Abstract
【課題】小規模で所望の演算処理を実現することのできる演算処理装置を提供する。【解決手段】演算処理装置は、同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行する第１演算部と、前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割するデータ分割部と、を備える。【選択図】図９
Description
本発明は、演算処理装置、演算処理方法及びコンフィグレーションプログラムに関する。
ＡＩ（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ）の進歩に伴い、そのＡＩを実現するための畳み込み演算を実行する演算装置の高性能化が求められている。
特許文献１には、関連する技術として、畳み込みニューラルネットワークによる演算を実行する装置に関する技術が開示されている。
特許文献１には、関連する技術として、畳み込みニューラルネットワークによる演算を実行する装置に関する技術が開示されている。
ところで、演算装置の高性能化の１つとして演算装置の小型化があり、所望の演算を実行できかつ小型な演算装置が求められている。
本発明の各態様は、上記の課題を解決することのできる演算処理装置、演算処理方法及びコンフィグレーションプログラムを提供することを目的としている。
上記目的を達成するために、本発明の一態様によれば、演算処理装置は、同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行する第１演算部と、前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割するデータ分割部と、を備える。
上記目的を達成するために、本発明の別の態様によれば、演算処理方法は、同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行することと、前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割することと、を含む。
上記目的を達成するために、本発明の別の態様によれば、コンフィグレーションプログラムは、同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行する第１演算部、及び、前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割するデータ分割部のそれぞれをハードウェアとして構成させる。
本発明の各態様によれば、小規模で所望の演算処理を実現することができる。
以下、図面を参照しながら実施形態について詳しく説明する。
＜第１実施形態＞
本発明の第１実施形態による演算処理装置１は、複数チャネルのデータを分割し、分割したデータについて畳み込み演算を行う装置である。演算処理装置１は、例えば、ニューラルネットワークである。演算処理装置１は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＰＬＡ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ａｒｒａｙ）、ＰＬＤ（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅ）などのハードウェアによって構成される。
＜第１実施形態＞
本発明の第１実施形態による演算処理装置１は、複数チャネルのデータを分割し、分割したデータについて畳み込み演算を行う装置である。演算処理装置１は、例えば、ニューラルネットワークである。演算処理装置１は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＰＬＡ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ａｒｒａｙ）、ＰＬＤ（ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ｄｅｖｉｃｅ）などのハードウェアによって構成される。
演算処理装置１は、図１に示すように、演算部１０、シーケンサ２０、記憶部３０を備える。
演算部１０は、畳み込み演算を実行する。演算部１０は、図２に示すように、第１演算部１０１を備える。
演算部１０は、畳み込み演算を実行する。演算部１０は、図２に示すように、第１演算部１０１を備える。
第１演算部１０１は、同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて畳み込み演算を実行する。例えば、第１演算部１０１は、積和演算を行う演算部を含み、その演算部を用いて畳み込み演算を実行する。
また、第１演算部１０１は、第１最大チャネル数以下のデータについて実行された畳み込み演算の結果を加算する演算部を含み、その演算部を用いて畳み込み演算の結果の総和を演算する。
また、第１演算部１０１は、第１最大チャネル数以下のデータについて実行された畳み込み演算の結果を加算する演算部を含み、その演算部を用いて畳み込み演算の結果の総和を演算する。
シーケンサ２０は、演算部１０が行う演算を制御する。演算処理装置１が行う処理の内容は設計段階ですでに決定されている。そのため、設計段階で決定されている処理を演算部１０に実行させるように、シーケンサ２０は設計される。シーケンサ２０は、図３に示すように、データ分割部２０１、演算制御部２０２（第１演算制御部の一例）を備える。
データ分割部２０１は、第１演算部１０１に入力される畳み込み演算の対象であるデータが第１最大チャネル数を超える場合、畳み込み演算の対象であるデータを第１最大チャネル数以下のデータに分割する。
例えば、第１演算部１０１に入力されるデータがＸ列×Ｙ行×２Ｃチャネルであるものとする（なお、Ｘは列の個数を表す数、Ｙは行の個数を表す数、２Ｃはチャネル数である）。また、第１演算部１０１の同時に処理できる第１最大チャネル数がＣ（２Ｃの半分）であるものとする。この場合、データ分割部２０１は、図４の（Ａ）の部分に示すように、第１演算部１０１に入力されるデータを、１からＣまでのチャネルに対応するＸ列×Ｙ行×Ｃチャネルのデータと、（Ｃ＋１）から２Ｃまでのチャネルに対応するＸ列×Ｙ行×Ｃチャネルのデータの２つに分割する。
例えば、第１演算部１０１に入力されるデータがＸ列×Ｙ行×２Ｃチャネルであるものとする（なお、Ｘは列の個数を表す数、Ｙは行の個数を表す数、２Ｃはチャネル数である）。また、第１演算部１０１の同時に処理できる第１最大チャネル数がＣ（２Ｃの半分）であるものとする。この場合、データ分割部２０１は、図４の（Ａ）の部分に示すように、第１演算部１０１に入力されるデータを、１からＣまでのチャネルに対応するＸ列×Ｙ行×Ｃチャネルのデータと、（Ｃ＋１）から２Ｃまでのチャネルに対応するＸ列×Ｙ行×Ｃチャネルのデータの２つに分割する。
また、例えば、第１演算部１０１に入力されるデータがＸ列×Ｙ行×（２Ｃ−１）チャネルであるものとする。また、第１演算部１０１の同時に処理できる第１最大チャネル数がＣであるものとする。この場合、データ分割部２０１は、図４の（Ｂ）の部分に示すように、第１演算部１０１に入力されるデータを、１からＣまでのチャネルに対応するＸ列×Ｙ行×Ｃチャネルのデータと、（Ｃ＋１）から（２Ｃ−１）までのチャネルに対応するＸ列×Ｙ行×（Ｃ−１）チャネルのデータの２つに分割する。
演算制御部２０２は、データ分割部２０１によって第１最大チャネル数以下に分割されたデータについて、第１演算部１０１に畳み込み演算を実行させる。
例えば、演算制御部２０２は、第１最大チャネル数以下に分割されたデータと、予め用意されているフィルタのデータとを第１演算部１０１に入力する。演算制御部２０２は、第１演算部１０１に、入力されたそれらのデータについて積和演算させることで、分割されたデータそれぞれについての畳み込み演算が実現される。
例えば、演算制御部２０２は、第１最大チャネル数以下に分割されたデータと、予め用意されているフィルタのデータとを第１演算部１０１に入力する。演算制御部２０２は、第１演算部１０１に、入力されたそれらのデータについて積和演算させることで、分割されたデータそれぞれについての畳み込み演算が実現される。
また、演算制御部２０２は、第１演算部１０１に、畳み込み演算の結果の総和を演算させる。演算制御部２０２が、第１演算部１０１に、畳み込み演算の結果のすべてを加算させることで、分割されたデータ全体についての畳み込み演算の結果を演算することができる。
記憶部３０は、演算処理装置１が行う処理に必要な種々の情報を記憶する。例えば、記憶部３０は、第１演算部１０１が畳み込み演算を実行するときに使用するファイルのデータを記憶する。
次に、演算処理装置１の動作について説明する。
ここでは、設計段階で第１演算部１０１に入力されるデータを第１最大チャネル数以下に分割することが決定されたものとする。また、ここでは、演算処理装置１が分割前のデータ全体についての畳み込み演算の結果を得る動作について、図５に示す処理フローを用いて説明する。
なお、以下の説明において、演算処理装置１の動作が煩雑になるのを防ぐために、シーケンサ２０による制御を省略し、第１演算部１０１が自立して動作しているように表現する場合がある。しかしながら、そのような場合であっても、実際には第１演算部１０１は、設計段階で決定されている処理を行うようにシーケンサ２０によって制御されている。
ここでは、設計段階で第１演算部１０１に入力されるデータを第１最大チャネル数以下に分割することが決定されたものとする。また、ここでは、演算処理装置１が分割前のデータ全体についての畳み込み演算の結果を得る動作について、図５に示す処理フローを用いて説明する。
なお、以下の説明において、演算処理装置１の動作が煩雑になるのを防ぐために、シーケンサ２０による制御を省略し、第１演算部１０１が自立して動作しているように表現する場合がある。しかしながら、そのような場合であっても、実際には第１演算部１０１は、設計段階で決定されている処理を行うようにシーケンサ２０によって制御されている。
データ分割部２０１は、第１演算部１０１に入力される畳み込み演算の対象である第１最大チャネル数を超えるデータを第１最大チャネル数以下のデータに分割する（ステップＳ１）。データ分割部２０１は、分割したデータを記憶部３０に書き込む。
演算制御部２０２は、データ分割部２０１によって第１最大チャネル数以下に分割されたデータについて、第１演算部１０１に畳み込み演算を実行させる（ステップＳ２）。
具体的には、演算制御部２０２は、第１最大チャネル数以下に分割されたデータと、予め用意されているフィルタのデータとを第１演算部１０１に入力する。第１演算部１０１は、入力されたそれらのデータについて積和演算を実行する。これにより、分割されたデータそれぞれについての畳み込み演算が実現される。
具体的には、演算制御部２０２は、第１最大チャネル数以下に分割されたデータと、予め用意されているフィルタのデータとを第１演算部１０１に入力する。第１演算部１０１は、入力されたそれらのデータについて積和演算を実行する。これにより、分割されたデータそれぞれについての畳み込み演算が実現される。
演算制御部２０２は、第１演算部１０１に、畳み込み演算の結果の総和を演算させる（ステップＳ３）。第１演算部１０１は、畳み込み演算の結果のすべてを加算する。これにより、分割されたデータ全体についての畳み込み演算の結果を演算することができる。
（演算処理装置の動作の具体例）
演算処理装置１が行う処理の内容は設計段階で決定される。また、第１演算部１０１が同時に演算できるデータのチャネル数や各演算において対象とするデータのチャネル数などは、設計段階ですでに決定される。そのため、ここでは、第１演算部１０１が同時に演算できるデータのチャネル数や各演算において対象とするデータのチャネル数などについて、具体的な数値を挙げて演算処理装置１の動作の具体例示す。なお、ここで示す数値は一例であり、本発明の第１実施形態による演算処理装置１をこの数値のものに限定するものではない。
演算処理装置１が行う処理の内容は設計段階で決定される。また、第１演算部１０１が同時に演算できるデータのチャネル数や各演算において対象とするデータのチャネル数などは、設計段階ですでに決定される。そのため、ここでは、第１演算部１０１が同時に演算できるデータのチャネル数や各演算において対象とするデータのチャネル数などについて、具体的な数値を挙げて演算処理装置１の動作の具体例示す。なお、ここで示す数値は一例であり、本発明の第１実施形態による演算処理装置１をこの数値のものに限定するものではない。
ここでは、演算処理装置１は、３つの層（第１層、第２層、第３層）のそれぞれに対応する畳み込み演算を行い、演算処理装置１に入力されるデータを４つに分類するものとする。また、第１層については３チャネルのデータについての畳み込み演算、第２層については１６チャネルのデータについての畳み込み演算、第３層については６４チャネルのデータについての畳み込み演算が、それぞれ実行されるものとする。また、第１演算部１０１は、積和演算を行う演算部を３２個、加算を行う演算部を１個備えるものとする。
なお、第１層については３チャネルのデータについて畳み込み演算を行うことにより、第２層について行う１６チャネルの畳み込み演算の入力データを生成する。そのため、第１層について行う畳み込み演算に用いるフィルタとしては、３×１６＝４８種類のフィルタのデータが予め用意されて記憶部３０に書き込まれる。
また、第２層については１６チャネルのデータについて畳み込み演算を行うことにより、第３層について行う６４チャネルの畳み込み演算の入力データを生成する。そのため、第２層について行う畳み込み演算に用いるフィルタとしては、１６×６４＝１０２４種類のフィルタのデータが予め用意されて記憶部３０に書き込まれる。
また、第３層については６４チャネルのデータについて畳み込み演算を行うことにより、演算処理装置１に入力されるデータを４つに分類する。そのため、第３層について行う畳み込み演算に用いるフィルタとしては、６４×４＝２５６種類のフィルタのデータが予め用意されて記憶部３０に書き込まれる。
図６は、演算処理装置１が行う処理におけるデータの流れの概要を示した図である。図６において、第１演算部１０１は、ＭＵＬＡＤＤ×３２で示されている。なお、ＭＵＬＡＤＤは、１チャネルのデータについて積和演算を実行する演算部である。入力１は、３チャネルのデータの畳み込みを行うときに、第１演算部１０１に入力されるデータである。また、入力２は、１６チャネルのデータの畳み込みを行うときに、第１演算部１０１に入力されるデータである。また、６４チャネルのデータの畳み込みを行うときに、第１演算部１０１に入力されるデータである。
まず、第１層について第１演算部１０１が行う処理を考える。ここで、３２個のＭＵＬＡＤＤのそれぞれは、ＭＵＬＡＤＤ１〜３２のそれぞれに対応するものとする。
ＭＵＬＡＤＤ１は、３チャネルのデータのうちの１つとそのチャネルに対応するフィルタのデータを入力する。また、ＭＵＬＡＤＤ２は、３チャネルのデータのうちの別の１つとそのチャネルに対応するフィルタのデータを入力する。また、ＭＵＬＡＤＤ３は、３チャネルのデータのうちの残りの１つとそのチャネルに対応するフィルタのデータを入力する。ＭＵＬＡＤＤ４〜３２は、出力がゼロになるダミーデータが入力される。そして、ＭＵＬＡＤＤ１〜３２全体として１つの演算結果を出力する。
ＭＵＬＡＤＤ１〜３２は、これと同様の演算を残りのフィルタのデータについても実行する。すなわち、ＭＵＬＡＤＤ１〜３２は、４８種類のフィルタのデータを用いて１６チャネルのデータを出力する。これら１６チャネルの出力データが図６における出力１である。
ＭＵＬＡＤＤ１は、３チャネルのデータのうちの１つとそのチャネルに対応するフィルタのデータを入力する。また、ＭＵＬＡＤＤ２は、３チャネルのデータのうちの別の１つとそのチャネルに対応するフィルタのデータを入力する。また、ＭＵＬＡＤＤ３は、３チャネルのデータのうちの残りの１つとそのチャネルに対応するフィルタのデータを入力する。ＭＵＬＡＤＤ４〜３２は、出力がゼロになるダミーデータが入力される。そして、ＭＵＬＡＤＤ１〜３２全体として１つの演算結果を出力する。
ＭＵＬＡＤＤ１〜３２は、これと同様の演算を残りのフィルタのデータについても実行する。すなわち、ＭＵＬＡＤＤ１〜３２は、４８種類のフィルタのデータを用いて１６チャネルのデータを出力する。これら１６チャネルの出力データが図６における出力１である。
次に、第２層について第１演算部１０１が行う処理を考える。
第１演算部１０１には、出力１のデータそのものが入力される。すなわち、入力２は、出力１と同一である。
ＭＵＬＡＤＤ１は、１６チャネルのデータのうちの１つとそのチャネルに対応するフィルタのデータを入力する。また、ＭＵＬＡＤＤ２は、１６チャネルのデータのうちの別の１つとそのチャネルに対応するフィルタのデータを入力する。同様に、ＭＵＬＡＤＤ３〜１６のそれぞれは、１６チャネルのデータのうちのそれぞれ別の１つとそのチャネルに対応するフィルタのデータを入力する。また、ＭＵＬＡＤＤ１７〜３２は、出力がゼロになるダミーデータが入力される。そして、ＭＵＬＡＤＤ１〜３２全体として１つの演算結果を出力する。
ＭＵＬＡＤＤ１〜３２は、これと同様の演算を残りのフィルタのデータについても実行する。すなわち、ＭＵＬＡＤＤ１〜３２は、１０２４種類のフィルタのデータを用いて６４チャネルのデータを出力する。これら６４チャネルの出力データが図６における出力２である。
第１演算部１０１には、出力１のデータそのものが入力される。すなわち、入力２は、出力１と同一である。
ＭＵＬＡＤＤ１は、１６チャネルのデータのうちの１つとそのチャネルに対応するフィルタのデータを入力する。また、ＭＵＬＡＤＤ２は、１６チャネルのデータのうちの別の１つとそのチャネルに対応するフィルタのデータを入力する。同様に、ＭＵＬＡＤＤ３〜１６のそれぞれは、１６チャネルのデータのうちのそれぞれ別の１つとそのチャネルに対応するフィルタのデータを入力する。また、ＭＵＬＡＤＤ１７〜３２は、出力がゼロになるダミーデータが入力される。そして、ＭＵＬＡＤＤ１〜３２全体として１つの演算結果を出力する。
ＭＵＬＡＤＤ１〜３２は、これと同様の演算を残りのフィルタのデータについても実行する。すなわち、ＭＵＬＡＤＤ１〜３２は、１０２４種類のフィルタのデータを用いて６４チャネルのデータを出力する。これら６４チャネルの出力データが図６における出力２である。
次に、第３層について第１演算部１０１が行う処理を考える。
第１演算部１０１には、出力２のデータそのものが入力される。すなわち、入力３は、出力２と同一である。ただし、出力２（すなわち、入力３）は、６４チャネルのデータである。そのため、データ分割部２０１は、６４チャネルのデータを３２チャネルのデータである入力Ａと入力Ｂとに分割する。
第１演算部１０１には、出力２のデータそのものが入力される。すなわち、入力３は、出力２と同一である。ただし、出力２（すなわち、入力３）は、６４チャネルのデータである。そのため、データ分割部２０１は、６４チャネルのデータを３２チャネルのデータである入力Ａと入力Ｂとに分割する。
そして、ＭＵＬＡＤＤ１〜３２には、分割された入力Ａと入力Ｂのうち、まず、入力Ａが入力される。
ＭＵＬＡＤＤ１は、入力された３２チャネルの入力Ａのデータのうちの１つとそのチャネルに対応するフィルタのデータを入力する。また、ＭＵＬＡＤＤ２は、３２チャネルの入力Ａのデータのうちの別の１つとそのチャネルに対応するフィルタのデータを入力する。同様に、ＭＵＬＡＤＤ３〜３２のそれぞれは、３２チャネルの入力Ａのデータのうちのそれぞれ別の１つとそのチャネルに対応するフィルタのデータを入力する。そして、ＭＵＬＡＤＤ１〜３２全体として１つの演算結果を出力する。
ＭＵＬＡＤＤ１〜３２は、これと同様の演算を残りのフィルタのデータについても実行する。すなわち、ＭＵＬＡＤＤ１〜３２は、２５６種類のフィルタのデータを用いて４種類のデータ１Ａ、２Ａ、３Ａ、４Ａを出力する。これら４種類の出力データが図６における出力Ａである。
ＭＵＬＡＤＤ１は、入力された３２チャネルの入力Ａのデータのうちの１つとそのチャネルに対応するフィルタのデータを入力する。また、ＭＵＬＡＤＤ２は、３２チャネルの入力Ａのデータのうちの別の１つとそのチャネルに対応するフィルタのデータを入力する。同様に、ＭＵＬＡＤＤ３〜３２のそれぞれは、３２チャネルの入力Ａのデータのうちのそれぞれ別の１つとそのチャネルに対応するフィルタのデータを入力する。そして、ＭＵＬＡＤＤ１〜３２全体として１つの演算結果を出力する。
ＭＵＬＡＤＤ１〜３２は、これと同様の演算を残りのフィルタのデータについても実行する。すなわち、ＭＵＬＡＤＤ１〜３２は、２５６種類のフィルタのデータを用いて４種類のデータ１Ａ、２Ａ、３Ａ、４Ａを出力する。これら４種類の出力データが図６における出力Ａである。
次に、ＭＵＬＡＤＤ１〜３２には、分割された入力Ａと入力Ｂのうち、入力Ｂが入力される。
ＭＵＬＡＤＤ１は、入力Ｂについても、入力Ａと同様の処理を行う。すなわち、ＭＵＬＡＤＤ１は、入力された３２チャネルの入力Ｂのデータのうちの１つとそのチャネルに対応するフィルタのデータを入力する。また、ＭＵＬＡＤＤ２は、３２チャネルの入力Ｂのデータのうちの別の１つとそのチャネルに対応するフィルタのデータを入力する。同様に、ＭＵＬＡＤＤ３〜３２のそれぞれは、３２チャネルの入力Ｂのデータのうちのそれぞれ別の１つとそのチャネルに対応するフィルタのデータを入力する。そして、ＭＵＬＡＤＤ１〜３２全体として１つの演算結果を出力する。
ＭＵＬＡＤＤ１〜３２は、これと同様の演算を残りのフィルタのデータについても実行する。すなわち、ＭＵＬＡＤＤ１〜３２は、２５６種類のフィルタのデータを用いて、１Ａ、２Ａ、３Ａ、４Ａのそれぞれに対応する４種類のデータ１Ｂ、２Ｂ、３Ｂ、４Ｂを出力する。これら４種類の出力データが図６における出力Ｂである。
そして、第１演算部１０１は、１Ａと１Ｂの加算、２Ａと２Ｂの加算、３Ａと３Ｂの加算、４Ａと４Ｂの加算のそれぞれを演算して、４つの演算結果を示す出力３を出力する。これら４つの演算結果が４つの分類に対応する。そのため、演算処理装置１は、出力３を出力することにより、演算処理装置１に入力されるデータを４つに分類したことになる。
ＭＵＬＡＤＤ１は、入力Ｂについても、入力Ａと同様の処理を行う。すなわち、ＭＵＬＡＤＤ１は、入力された３２チャネルの入力Ｂのデータのうちの１つとそのチャネルに対応するフィルタのデータを入力する。また、ＭＵＬＡＤＤ２は、３２チャネルの入力Ｂのデータのうちの別の１つとそのチャネルに対応するフィルタのデータを入力する。同様に、ＭＵＬＡＤＤ３〜３２のそれぞれは、３２チャネルの入力Ｂのデータのうちのそれぞれ別の１つとそのチャネルに対応するフィルタのデータを入力する。そして、ＭＵＬＡＤＤ１〜３２全体として１つの演算結果を出力する。
ＭＵＬＡＤＤ１〜３２は、これと同様の演算を残りのフィルタのデータについても実行する。すなわち、ＭＵＬＡＤＤ１〜３２は、２５６種類のフィルタのデータを用いて、１Ａ、２Ａ、３Ａ、４Ａのそれぞれに対応する４種類のデータ１Ｂ、２Ｂ、３Ｂ、４Ｂを出力する。これら４種類の出力データが図６における出力Ｂである。
そして、第１演算部１０１は、１Ａと１Ｂの加算、２Ａと２Ｂの加算、３Ａと３Ｂの加算、４Ａと４Ｂの加算のそれぞれを演算して、４つの演算結果を示す出力３を出力する。これら４つの演算結果が４つの分類に対応する。そのため、演算処理装置１は、出力３を出力することにより、演算処理装置１に入力されるデータを４つに分類したことになる。
以上、本発明の第１実施形態による演算処理装置１について説明した。演算処理装置１において、第１演算部１０１は、同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて畳み込み演算を実行する。データ分割部２０１は、畳み込み演算の対象であるデータが第１最大チャネル数を超える場合、畳み込み演算の対象であるデータを第１最大チャネル数以下のデータに分割する。
このように、複数チャネルの入力データをチャネルについて分割し、データが小さくなった分割後の複数の入力データについて畳み込み演算を行う。そうすることで、本発明の第１実施形態による演算処理装置１は、入力データ全体について同時に畳み込み演算を行う演算部を有する演算処理装置に比べて、（特に、第１演算部１０１の）規模を小さくすることができる。
このように、複数チャネルの入力データをチャネルについて分割し、データが小さくなった分割後の複数の入力データについて畳み込み演算を行う。そうすることで、本発明の第１実施形態による演算処理装置１は、入力データ全体について同時に畳み込み演算を行う演算部を有する演算処理装置に比べて、（特に、第１演算部１０１の）規模を小さくすることができる。
＜第２実施形態＞
本発明の第２実施形態による演算処理装置１は、複数チャネルのデータを分割し、分割したデータについて畳み込み演算を行う装置である。本発明の第２実施形態による演算処理装置１は、本発明の第１実施形態による演算処理装置１と同様に、ＡＳＩＣ、ＦＰＧＡ、ＰＬＡ、ＰＬＤなどのハードウェアによって構成される。ただし、本発明の第１実施形態による演算処理装置１では、第１演算部１０１が実行した演算結果を、第１演算部１０１自身の入力とした。しかしながら、本発明の第２実施形態による演算処理装置１は、第１演算部１０１に加えてさらに第２演算部１０２を備える。そして、この場合、シーケンサ２０の演算制御部２０２（第１演算制御部の一例、第２演算制御部の一例）は、第１演算部１０１が実行した演算結果を新たな入力データとして、第２演算部１０２に畳み込み演算を実行させるものである。
本発明の第２実施形態による演算処理装置１は、複数チャネルのデータを分割し、分割したデータについて畳み込み演算を行う装置である。本発明の第２実施形態による演算処理装置１は、本発明の第１実施形態による演算処理装置１と同様に、ＡＳＩＣ、ＦＰＧＡ、ＰＬＡ、ＰＬＤなどのハードウェアによって構成される。ただし、本発明の第１実施形態による演算処理装置１では、第１演算部１０１が実行した演算結果を、第１演算部１０１自身の入力とした。しかしながら、本発明の第２実施形態による演算処理装置１は、第１演算部１０１に加えてさらに第２演算部１０２を備える。そして、この場合、シーケンサ２０の演算制御部２０２（第１演算制御部の一例、第２演算制御部の一例）は、第１演算部１０１が実行した演算結果を新たな入力データとして、第２演算部１０２に畳み込み演算を実行させるものである。
演算処理装置１は、本発明の第１実施形態による演算処理装置１と同様に、演算部１０、シーケンサ２０、記憶部３０を備える。
演算部１０は、図７に示すように、第１演算部１０１、第２演算部１０２を備える。
演算部１０は、図７に示すように、第１演算部１０１、第２演算部１０２を備える。
第２演算部１０２は、同時に実行可能な畳み込み演算の第２最大チャネル数以下のデータについて畳み込み演算を実行する。
また、データ分割部２０１は、第２演算部１０２に入力されるチャネル数が第２最大チャネル数を超える場合、データを第２最大チャネル数以下のデータに分割する。そして、第２演算部１０２は、第２最大チャネル数以下に分割された複数データのうちの一部または全部について、畳み込み演算を実行する。
また、データ分割部２０１は、第２演算部１０２に入力されるチャネル数が第２最大チャネル数を超える場合、データを第２最大チャネル数以下のデータに分割する。そして、第２演算部１０２は、第２最大チャネル数以下に分割された複数データのうちの一部または全部について、畳み込み演算を実行する。
演算制御部２０２は、第２演算部１０２に入力されるチャネル数が第２最大チャネル数を超える場合、データ分割部２０１に、データを第２最大チャネル数以下のデータに分割させる。また、演算制御部２０２は、第２最大チャネル数以下に分割された複数データのうちの一部または全部について、第２演算部１０２に畳み込み演算を実行させる。
また、演算制御部２０２は、第２最大チャネル数以下に分割された複数データについての畳み込み演算の結果を加算する演算を第２演算部１０２に実行させる。
また、演算制御部２０２は、第２最大チャネル数以下に分割された複数データについての畳み込み演算の結果を加算する演算を第２演算部１０２に実行させる。
以下、第２演算部１０２が第２最大チャネル数以下に分割された複数データのうちの一部または全部について畳み込み演算を実行する、演算処理装置１の動作の具体例について説明する。
（演算処理装置の動作の具体例）
一例として、第１層については３チャネルのデータについての畳み込み演算、第２層については１６チャネルのデータについての畳み込み演算、第３層については３２チャネルのデータについての畳み込み演算が、それぞれ実行される場合を考える。
なお、この演算を、本発明の第１の実施形態による演算処理装置１のように、１つのＭＵＬＡＤＤ、例えば、ＭＵＬＡＤＤ１〜３２から成る１つのＭＵＬＡＤＤ×３２によって実行する場合、図８の（Ａ）の部分に示すように、入力データを入力するごとに実行する第１層及び第２層についての演算において未使用のＭＵＬＡＤＤが多く無駄な演算部が多くなる。
そこで、ＭＵＬＡＤＤ１〜１６から成るＭＵＬＡＤＤ×１６Ａと、ＭＵＬＡＤＤ１７〜３２から成るＭＵＬＡＤＤ×１６Ｂとによって、１つのＭＵＬＡＤＤ×３２と同様の入力についての演算を実行する場合を考える。
ここで、第１演算部１０１がＭＵＬＡＤＤ×１６Ａであり、第２演算部１０２がＭＵＬＡＤＤ×１６Ｂであるものとする。そして、ＭＵＬＡＤＤ×１６Ａが実行した演算結果を新たな入力データとして、ＭＵＬＡＤＤ×１６Ｂに入力したとする。この場合、ＭＵＬＡＤＤ×１６ＡとＭＵＬＡＤＤ×１６Ｂとを用いて、演算のタイミングを考慮することで、図８の（Ｂ）の部分に示すように、パイプライン方式のように、異なる処理を同時に実行することができる。
つまり、シーケンサ２０の演算制御部２０２は、第１演算部１０１が実行した演算結果を新たな入力データとして、第２演算部１０２に畳み込み演算を実行させることによって、効率的に演算を実行することができる。
一例として、第１層については３チャネルのデータについての畳み込み演算、第２層については１６チャネルのデータについての畳み込み演算、第３層については３２チャネルのデータについての畳み込み演算が、それぞれ実行される場合を考える。
なお、この演算を、本発明の第１の実施形態による演算処理装置１のように、１つのＭＵＬＡＤＤ、例えば、ＭＵＬＡＤＤ１〜３２から成る１つのＭＵＬＡＤＤ×３２によって実行する場合、図８の（Ａ）の部分に示すように、入力データを入力するごとに実行する第１層及び第２層についての演算において未使用のＭＵＬＡＤＤが多く無駄な演算部が多くなる。
そこで、ＭＵＬＡＤＤ１〜１６から成るＭＵＬＡＤＤ×１６Ａと、ＭＵＬＡＤＤ１７〜３２から成るＭＵＬＡＤＤ×１６Ｂとによって、１つのＭＵＬＡＤＤ×３２と同様の入力についての演算を実行する場合を考える。
ここで、第１演算部１０１がＭＵＬＡＤＤ×１６Ａであり、第２演算部１０２がＭＵＬＡＤＤ×１６Ｂであるものとする。そして、ＭＵＬＡＤＤ×１６Ａが実行した演算結果を新たな入力データとして、ＭＵＬＡＤＤ×１６Ｂに入力したとする。この場合、ＭＵＬＡＤＤ×１６ＡとＭＵＬＡＤＤ×１６Ｂとを用いて、演算のタイミングを考慮することで、図８の（Ｂ）の部分に示すように、パイプライン方式のように、異なる処理を同時に実行することができる。
つまり、シーケンサ２０の演算制御部２０２は、第１演算部１０１が実行した演算結果を新たな入力データとして、第２演算部１０２に畳み込み演算を実行させることによって、効率的に演算を実行することができる。
以上、本発明の第２実施形態による演算処理装置１について説明した。演算処理装置１において、第２演算部１０２は、同時に実行可能な畳み込み演算の第２最大チャネル数以下のデータについて畳み込み演算を実行する。また、第２演算部１０２は、入力されるデータのチャネル数が第２最大チャネル数を超える場合、データ分割部２０１によって第２最大チャネル数以下に分割された複数データのうちの一部または全部について、畳み込み演算を実行する。また、演算制御部２０２は、第２最大チャネル数以下に分割された複数データについて、第２演算部１０２に畳み込み演算を実行させる。また、演算制御部２０２は、第２最大チャネル数以下に分割された複数データについての畳み込み演算の結果を加算する演算を第２演算部１０２に実行させる。
このように、第２演算部１０２は、第２最大チャネル数以下に分割された複数データのうちの一部または全部について、畳み込み演算を実行する。そうすることで、本発明の第２実施形態による演算処理装置１は、１つの演算部（例えば、第１演算部１０１）のみが演算を実行し、その演算の演算結果を新たな入力として再度同一の１つの演算部のみで演算を実行する場合に比べて、演算の効率を向上させることができる。
このように、第２演算部１０２は、第２最大チャネル数以下に分割された複数データのうちの一部または全部について、畳み込み演算を実行する。そうすることで、本発明の第２実施形態による演算処理装置１は、１つの演算部（例えば、第１演算部１０１）のみが演算を実行し、その演算の演算結果を新たな入力として再度同一の１つの演算部のみで演算を実行する場合に比べて、演算の効率を向上させることができる。
本発明の実施形態による最小構成の演算処理装置１について説明する。
本発明の実施形態による最小構成の演算処理装置１は、図９に示すように、第１演算部１０１、データ分割部２０１を備える。
第１演算部１０１は、同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて畳み込み演算を実行する。
データ分割部２０１は、畳み込み演算の対象であるデータが第１最大チャネル数を超える場合、畳み込み演算の対象であるデータを第１最大チャネル数以下のデータに分割する。
このように、複数チャネルの入力データをチャネルについて分割し、データが小さくなった分割後の複数の入力データについて畳み込み演算を行う。そうすることで、本発明の実施形態による演算処理装置１は、入力データ全体について同時に畳み込み演算を行う演算部を有する演算処理装置に比べて、（特に、第１演算部１０１の）規模を小さくすることができる。
本発明の実施形態による最小構成の演算処理装置１は、図９に示すように、第１演算部１０１、データ分割部２０１を備える。
第１演算部１０１は、同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて畳み込み演算を実行する。
データ分割部２０１は、畳み込み演算の対象であるデータが第１最大チャネル数を超える場合、畳み込み演算の対象であるデータを第１最大チャネル数以下のデータに分割する。
このように、複数チャネルの入力データをチャネルについて分割し、データが小さくなった分割後の複数の入力データについて畳み込み演算を行う。そうすることで、本発明の実施形態による演算処理装置１は、入力データ全体について同時に畳み込み演算を行う演算部を有する演算処理装置に比べて、（特に、第１演算部１０１の）規模を小さくすることができる。
なお、本発明の別の実施形態では、シーケンサ２０は、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）技術を用いて記憶部３０にアクセスするものであってもよい。
なお、本発明の別の実施形態では、演算処理装置１は、図１０に示すように、コンピュータ５を備えるものであってもよい。この場合、コンピュータ５が、演算部１０やシーケンサ２０の代わりに、一部の処理を実行するものであってもよい。
例えば、コンピュータ５は、本発明の第１実施形態において分割された入力Ａと入力Ｂのそれぞれについての演算結果どうしを加算する演算を、第１演算部１０１の代わりに演算するものであってもよい。
例えば、コンピュータ５は、本発明の第１実施形態において分割された入力Ａと入力Ｂのそれぞれについての演算結果どうしを加算する演算を、第１演算部１０１の代わりに演算するものであってもよい。
なお、本発明の実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。
本発明の実施形態における記憶部３０、その他の記憶装置のそれぞれは、適切な情報の送受信が行われる範囲においてどこに備えられていてもよい。また、本発明の実施形態における記憶部３０、その他の記憶装置のそれぞれは、適切な情報の送受信が行われる範囲において複数存在しデータを分散して記憶していてもよい。
本発明の実施形態について説明したが、上述の演算処理装置１、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
図１１は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ５は、図１１に示すように、ＣＰＵ６、メインメモリ７、ストレージ８、インターフェース９を備える。
例えば、上述の演算処理装置１、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。
図１１は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ５は、図１１に示すように、ＣＰＵ６、メインメモリ７、ストレージ８、インターフェース９を備える。
例えば、上述の演算処理装置１、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。
ストレージ８の例としては、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ−ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。
また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例であり、発明の範囲を限定しない。これらの実施形態は、発明の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。
上記の本発明の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限らない。
（付記１）
同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行する第１演算部と、
前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割するデータ分割部と、
を備える演算処理装置。
同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行する第１演算部と、
前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割するデータ分割部と、
を備える演算処理装置。
（付記２）
前記第１最大チャネル数以下に分割されたデータについて、前記第１演算部に前記畳み込み演算を実行させる第１演算制御部、
を備える付記１に記載の演算処理装置。
前記第１最大チャネル数以下に分割されたデータについて、前記第１演算部に前記畳み込み演算を実行させる第１演算制御部、
を備える付記１に記載の演算処理装置。
（付記３）
前記第１演算制御部は、
前記第１最大チャネル数以下に分割されたデータについての前記畳み込み演算の結果を加算する演算を前記第１演算部に実行させる、
付記２に記載の演算処理装置。
前記第１演算制御部は、
前記第１最大チャネル数以下に分割されたデータについての前記畳み込み演算の結果を加算する演算を前記第１演算部に実行させる、
付記２に記載の演算処理装置。
（付記４）
同時に実行可能な畳み込み演算の第２最大チャネル数以下のデータについて前記畳み込み演算を実行する第２演算部であって、入力されるデータのチャネル数が前記第２最大チャネル数を超える場合、前記データ分割部によって前記第２最大チャネル数以下に分割されたデータのうちの一部または全部について、前記畳み込み演算を実行する第２演算部、
を備える付記１から付記３の何れか一に記載の演算処理装置。
同時に実行可能な畳み込み演算の第２最大チャネル数以下のデータについて前記畳み込み演算を実行する第２演算部であって、入力されるデータのチャネル数が前記第２最大チャネル数を超える場合、前記データ分割部によって前記第２最大チャネル数以下に分割されたデータのうちの一部または全部について、前記畳み込み演算を実行する第２演算部、
を備える付記１から付記３の何れか一に記載の演算処理装置。
（付記５）
前記第２最大チャネル数以下に分割されたデータについて、前記第２演算部に前記畳み込み演算を実行させる第２演算制御部、
付記４に記載の演算処理装置。
前記第２最大チャネル数以下に分割されたデータについて、前記第２演算部に前記畳み込み演算を実行させる第２演算制御部、
付記４に記載の演算処理装置。
（付記６）
前記第２演算制御部は、
前記第２最大チャネル数以下に分割されたデータについての前記畳み込み演算の結果を加算する演算を前記第２演算部に実行させる、
付記５に記載の演算処理装置。
前記第２演算制御部は、
前記第２最大チャネル数以下に分割されたデータについての前記畳み込み演算の結果を加算する演算を前記第２演算部に実行させる、
付記５に記載の演算処理装置。
（付記７）
前記第１演算部は、ハードウェアによって構成される、
付記１から付記６の何れか一に記載の演算処理装置。
前記第１演算部は、ハードウェアによって構成される、
付記１から付記６の何れか一に記載の演算処理装置。
（付記８）
前記ハードウェアは、
ＡＳＩＣ、ＦＰＧＡ、ＰＬＡまたはＰＬＤである、
付記７に記載の演算処理装置。
前記ハードウェアは、
ＡＳＩＣ、ＦＰＧＡ、ＰＬＡまたはＰＬＤである、
付記７に記載の演算処理装置。
（付記９）
同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行することと、
前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割することと、
を含む演算処理方法。
同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行することと、
前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割することと、
を含む演算処理方法。
（付記１０）
同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行する第１演算部、及び、前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割するデータ分割部のそれぞれをハードウェアとして構成させるコンフィグレーションプログラム。
同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行する第１演算部、及び、前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割するデータ分割部のそれぞれをハードウェアとして構成させるコンフィグレーションプログラム。
（付記１１）
コンピュータに、
同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行すること、及び、前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割すること、のうちの少なくとも１つ
を実行させるプログラム。
コンピュータに、
同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行すること、及び、前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割すること、のうちの少なくとも１つ
を実行させるプログラム。
１・・・演算処理装置
５・・・コンピュータ
６・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０・・・演算部
２０・・・シーケンサ
３０・・・記憶部
１０１・・・第１演算部
１０２・・・第２演算部
２０１・・・データ分割部
２０２・・・演算制御部
５・・・コンピュータ
６・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０・・・演算部
２０・・・シーケンサ
３０・・・記憶部
１０１・・・第１演算部
１０２・・・第２演算部
２０１・・・データ分割部
２０２・・・演算制御部
本発明は、演算処理装置、演算処理方法及びプログラムに関する。
本発明の各態様は、上記の課題を解決することのできる演算処理装置、演算処理方法及びプログラムを提供することを目的としている。
上記目的を達成するために、本発明の一態様によれば、演算処理装置は、同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行する第１演算部と、前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割するデータ分割部と、同時に実行可能な畳み込み演算の最大チャネル数が前記第１最大チャネル数以上である第２演算部であって、前記第１演算部が前記分割されたデータの１つについて畳み込み演算を実行した結果を入力し、前記分割されたデータの１つとは別の１つについて前記第１演算部が畳み込み演算を実行する期間に、前記入力について畳み込み演算を実行する第２演算部と、を備える。
上記目的を達成するために、本発明の別の態様によれば、演算処理装置による演算処理方法は、第１演算部が、同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行し、データ分割部が、前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割し、同時に実行可能な畳み込み演算の最大チャネル数が前記第１最大チャネル数以上である第２演算部が、前記第１演算部が前記分割されたデータの１つについて畳み込み演算を実行した結果を入力し、前記分割されたデータの１つとは別の１つについて前記第１演算部が畳み込み演算を実行する期間に、前記入力について畳み込み演算を実行する。
上記目的を達成するために、本発明の別の態様によれば、コンフィグレーションの処理をコンピュータに実行させるためのプログラムは、同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行する第１演算部、前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割するデータ分割部、及び、同時に実行可能な畳み込み演算の最大チャネル数が前記第１最大チャネル数以上である第２演算部であって、前記第１演算部が前記分割されたデータの１つについて畳み込み演算を実行した結果を入力し、前記分割されたデータの１つとは別の１つについて前記第１演算部が畳み込み演算を実行する期間に、前記入力について畳み込み演算を実行する第２演算部のそれぞれをハードウェアとして構成させる。
Claims (10)
- 同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行する第１演算部と、
前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割するデータ分割部と、
を備える演算処理装置。 - 前記第１最大チャネル数以下に分割されたデータについて、前記第１演算部に前記畳み込み演算を実行させる第１演算制御部、
を備える請求項１に記載の演算処理装置。 - 前記第１演算制御部は、
前記第１最大チャネル数以下に分割されたデータについての前記畳み込み演算の結果を加算する演算を前記第１演算部に実行させる、
請求項２に記載の演算処理装置。 - 同時に実行可能な畳み込み演算の第２最大チャネル数以下のデータについて前記畳み込み演算を実行する第２演算部であって、入力されるデータのチャネル数が前記第２最大チャネル数を超える場合、前記データ分割部によって前記第２最大チャネル数以下に分割されたデータのうちの一部または全部について、前記畳み込み演算を実行する第２演算部、
を備える請求項１から請求項３の何れか一項に記載の演算処理装置。 - 前記第２最大チャネル数以下に分割されたデータについて、前記第２演算部に前記畳み込み演算を実行させる第２演算制御部、
請求項４に記載の演算処理装置。 - 前記第２演算制御部は、
前記第２最大チャネル数以下に分割されたデータについての前記畳み込み演算の結果を加算する演算を前記第２演算部に実行させる、
請求項５に記載の演算処理装置。 - 前記第１演算部は、ハードウェアによって構成される、
請求項１から請求項６の何れか一項に記載の演算処理装置。 - 前記ハードウェアは、
ＡＳＩＣ、ＦＰＧＡ、ＰＬＡまたはＰＬＤである、
請求項７に記載の演算処理装置。 - 同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行することと、
前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割することと、
を含む演算処理方法。 - 同時に実行可能な畳み込み演算の第１最大チャネル数以下のデータについて前記畳み込み演算を実行する第１演算部、及び、前記畳み込み演算の対象であるデータが前記第１最大チャネル数を超える場合、前記畳み込み演算の対象であるデータを前記第１最大チャネル数以下のデータに分割するデータ分割部のそれぞれをハードウェアとして構成させるコンフィグレーションプログラム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019014327A JP7152107B2 (ja) | 2019-01-30 | 2019-01-30 | 演算処理装置、演算処理方法及びプログラム |
| PCT/JP2020/001013 WO2020158384A1 (ja) | 2019-01-30 | 2020-01-15 | 演算処理装置、演算処理方法及びコンフィグレーションプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019014327A JP7152107B2 (ja) | 2019-01-30 | 2019-01-30 | 演算処理装置、演算処理方法及びプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020123125A true JP2020123125A (ja) | 2020-08-13 |
| JP7152107B2 JP7152107B2 (ja) | 2022-10-12 |
Family
ID=71841265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019014327A Active JP7152107B2 (ja) | 2019-01-30 | 2019-01-30 | 演算処理装置、演算処理方法及びプログラム |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7152107B2 (ja) |
| WO (1) | WO2020158384A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7332204B1 (ja) | 2022-03-17 | 2023-08-23 | Ｎｅｃプラットフォームズ株式会社 | 情報処理システム、情報処理システムが実行する処理方法、およびプログラム |
| JP7384525B2 (ja) | 2022-03-17 | 2023-11-21 | Ｎｅｃプラットフォームズ株式会社 | 情報処理回路、通信システム、および情報処理方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05108699A (ja) * | 1991-10-15 | 1993-04-30 | Hitachi Ltd | 共有データのベクトル処理方法 |
| JP2017062781A (ja) * | 2015-09-22 | 2017-03-30 | ゼロックス コーポレイションＸｅｒｏｘ Ｃｏｒｐｏｒａｔｉｏｎ | 深層ｃｎｎプーリング層を特徴として用いる、類似度に基づく重要な対象の検知 |
| JP2017151604A (ja) * | 2016-02-23 | 2017-08-31 | 株式会社デンソー | 演算処理装置 |
| JP2018067154A (ja) * | 2016-10-19 | 2018-04-26 | ソニーセミコンダクタソリューションズ株式会社 | 演算処理回路および認識システム |
| JP2018160086A (ja) * | 2017-03-23 | 2018-10-11 | 株式会社日立製作所 | 畳込みニューラルネットワークによる処理方法、畳込みニューラルネットワークの学習方法、および畳込みニューラルネットワークを備える処理装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4630056B2 (ja) | 2004-12-24 | 2011-02-09 | 株式会社アドバンテスト | 畳み込み演算回路 |
-
2019
- 2019-01-30 JP JP2019014327A patent/JP7152107B2/ja active Active
-
2020
- 2020-01-15 WO PCT/JP2020/001013 patent/WO2020158384A1/ja active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05108699A (ja) * | 1991-10-15 | 1993-04-30 | Hitachi Ltd | 共有データのベクトル処理方法 |
| JP2017062781A (ja) * | 2015-09-22 | 2017-03-30 | ゼロックス コーポレイションＸｅｒｏｘ Ｃｏｒｐｏｒａｔｉｏｎ | 深層ｃｎｎプーリング層を特徴として用いる、類似度に基づく重要な対象の検知 |
| JP2017151604A (ja) * | 2016-02-23 | 2017-08-31 | 株式会社デンソー | 演算処理装置 |
| JP2018067154A (ja) * | 2016-10-19 | 2018-04-26 | ソニーセミコンダクタソリューションズ株式会社 | 演算処理回路および認識システム |
| JP2018160086A (ja) * | 2017-03-23 | 2018-10-11 | 株式会社日立製作所 | 畳込みニューラルネットワークによる処理方法、畳込みニューラルネットワークの学習方法、および畳込みニューラルネットワークを備える処理装置 |
Non-Patent Citations (3)
| Title |
|---|
| 伊藤 祐貴, 他２名: ""ｏｏｃ＿ｃｕＤＮＮ：ＧＰＵ計算機のメモリ階層を利用した大規模深層学習ライブラリの開発"", 情報処理学会研究報告 ハイパフォーマンスコンピューティング（ＨＰＣ）, vol. Vol.2017-HPC-160 No.38, JPN6020002642, 19 July 2017 (2017-07-19), JP, pages 1 - 10, ISSN: 0004203252 * |
| 赤沼 領大 他: "ＣＮＮの学習におけるチャネル方向並列化の提案", 情報処理学会 研究報告, vol. 2018-HPC-163巻 第16号, JPN6021017983, 21 February 2018 (2018-02-21), JP, pages 1 - 7, ISSN: 0004616024 * |
| 飯塚 健介 他: "マルチＦＰＧＡ上でのＧｏｏｇＬｅＮｅｔ実装", 電子情報通信学会技術研究報告, vol. 第117巻 第480号, JPN6020035958, 28 February 2018 (2018-02-28), JP, pages 191 - 196, ISSN: 0004616023 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7332204B1 (ja) | 2022-03-17 | 2023-08-23 | Ｎｅｃプラットフォームズ株式会社 | 情報処理システム、情報処理システムが実行する処理方法、およびプログラム |
| JP7384525B2 (ja) | 2022-03-17 | 2023-11-21 | Ｎｅｃプラットフォームズ株式会社 | 情報処理回路、通信システム、および情報処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7152107B2 (ja) | 2022-10-12 |
| WO2020158384A1 (ja) | 2020-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230076850A1 (en) | Computation of neural network node with large input values | |
| US11049013B1 (en) | Encoding of weight values stored on neural network inference circuit | |
| US11210586B1 (en) | Weight value decoder of neural network inference circuit | |
| JP3921367B2 (ja) | データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム | |
| CN108073549B (zh) | 卷积运算装置及方法 | |
| US10042966B2 (en) | Computing resource allocation based on flow graph translation | |
| WO2020158384A1 (ja) | 演算処理装置、演算処理方法及びコンフィグレーションプログラム | |
| JP6907700B2 (ja) | 情報処理装置、マルチスレッド行列演算方法、およびマルチスレッド行列演算プログラム | |
| CN112434803A (zh) | 用于识别图像的方法和设备 | |
| WO2019088072A1 (ja) | 情報処理装置、情報処理方法及びプログラム | |
| JP2023519565A (ja) | 機械学習ジョブ中の改善されたメモリ圧縮転送のためのスパース性に基づく特徴の再順序付け | |
| US11907681B2 (en) | Semiconductor device and method of controlling the semiconductor device | |
| JP7410961B2 (ja) | 演算処理装置 | |
| US11995533B1 (en) | Executing replicated neural network layers on inference circuit | |
| WO2018235357A1 (ja) | 演算装置、演算方法及びプログラム | |
| CN110050259A (zh) | 矢量处理器及其控制方法 | |
| JP6365102B2 (ja) | データ処理装置およびプログラム | |
| US20220188378A1 (en) | Computation processing device, computation processing method, and configuration program | |
| JP7042870B2 (ja) | コンピューティングデバイスによって実行される方法、装置、機器及びコンピュータ読み取り可能な記憶媒体 | |
| JP7310884B2 (ja) | パラメータ推定装置、パラメータ推定方法、及びパラメータ推定プログラム | |
| JP7179237B1 (ja) | ニューラルネットワーク装置 | |
| JP7420100B2 (ja) | 処理装置、処理方法、およびプログラム | |
| WO2020039522A1 (ja) | 情報処理装置、情報処理方法及びプログラム | |
| US20230214445A1 (en) | Electronic device and control method for electronic device | |
| WO2022269928A1 (ja) | 畳み込みニューラルネットワーク推論処理装置、及び畳み込みニューラルネットワーク推論処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210817 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210817 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210824 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210831 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20211015 |
|
| C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20211019 |
|
| C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20220125 |
|
| C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20220510 |
|
| C28A | Non-patent document cited |
Free format text: JAPANESE INTERMEDIATE CODE: C2838 Effective date: 20220510 |
|
| C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20220705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220711 |
|
| C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20220802 |
|
| C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20220830 |
|
| C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20220830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220922 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7152107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |