JP2020119938A - 基板処理装置及び基板処理方法 - Google Patents
基板処理装置及び基板処理方法 Download PDFInfo
- Publication number
- JP2020119938A JP2020119938A JP2019007829A JP2019007829A JP2020119938A JP 2020119938 A JP2020119938 A JP 2020119938A JP 2019007829 A JP2019007829 A JP 2019007829A JP 2019007829 A JP2019007829 A JP 2019007829A JP 2020119938 A JP2020119938 A JP 2020119938A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- substrate processing
- plasma
- stages
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 64
- 238000003672 processing method Methods 0.000 title claims description 3
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000012544 monitoring process Methods 0.000 claims description 6
- 230000002040 relaxant effect Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 42
- 235000012431 wafers Nutrition 0.000 description 41
- 238000010586 diagram Methods 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
- H05H1/00—Generating plasma; Handling plasma
- H05H1/24—Generating plasma
- H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Electromagnetism (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
- Chemical Vapour Deposition (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【課題】膜厚の均一性を維持したまま基板の搬送精度を緩和することができる技術を提供する。【解決手段】本開示の基板処理装置は、複数の基板の各々が載置される複数のステージと、複数のステージの各ステージ毎に設けられた環状部材とを有する。環状部材は、ステージの外周、かつ、ステージの上面よりも低い位置に設けられ、直流電源により直流電圧を印加される。【選択図】図1
Description
本開示は、基板処理装置及び基板処理方法に関する。
半導体集積回路の製造では、基板処理装置によって、半導体ウエハ等の基板に対する処理(以下では「基板処理」と呼ぶことがある)が行われる。基板処理装置では、基板処理として、例えば、所定の真空度にされたチャンバ(処理容器)内に基板が配置され、チャンバ内に成膜原料ガスが供給されてプラズマが生成されることにより、基板に対して成膜が行われる。
また、エッジリングを備える基板処理装置が知られている。エッジリングはステージに載置された基板の外周に沿って配置され、エッジリングにより基板の外周部におけるプラズマが制御されることで、基板の外周部の膜厚と基板の中心部の膜厚とを均一にすることができる。エッジリングの内周と、エッジリング内に配置される基板の外周との間の隙間は全周に渡って一定に保たれることが好ましく、その隙間は、例えば1mmと僅かである。
また、チャンバ内への基板の搬送は、通常、搬送アームを用いて行われ、搬送アームにより、エッジリング内に基板が配置される。
上記のように、エッジリングの内周と、エッジリング内に配置される基板の外周との間の隙間は僅かであり、かつ、全周に渡って一定に保たれることが好ましいため、エッジリング内に配置される基板の搬送には、高い搬送精度が要求されていた。しかし、例えば搬送アームを用いて複数の基板を一括して搬送する場合等には、搬送アームの精度の向上のみで搬送精度に対する要求を満たすことが困難なことがあった。
本開示は、膜厚の均一性を維持したまま基板の搬送精度を緩和することができる技術を提供する。
本開示の一態様の基板処理装置は、複数の基板の各々が載置される複数のステージと、複数のステージの各ステージ毎に設けられた環状部材と、環状部材に直流電圧を印加する直流電源とを有する。環状部材は、ステージの外周、かつ、ステージの上面よりも低い位置に設けられる。
本開示の技術によれば、膜厚の均一性を維持したまま基板の搬送精度を緩和することができる。
以下に、本開示の技術の実施形態を図面に基づいて説明する。各実施形態において同一の構成には同一の符号を付すことにより、実施形態間で重複する説明は省略する。
[実施形態1]
<基板処理装置の構成>
図1は、実施形態1に係る基板処理装置の構成例を示す図である。図1に示す基板処理装置1は、容量結合型の平行平板基板処理装置として構成されている。また、基板処理装置1は、4枚の基板に対する基板処理を同時に行うことが可能である。但し、本開示の技術が適用可能な基板の枚数は4枚に限定されず、複数枚であれば良い。
<基板処理装置の構成>
図1は、実施形態1に係る基板処理装置の構成例を示す図である。図1に示す基板処理装置1は、容量結合型の平行平板基板処理装置として構成されている。また、基板処理装置1は、4枚の基板に対する基板処理を同時に行うことが可能である。但し、本開示の技術が適用可能な基板の枚数は4枚に限定されず、複数枚であれば良い。
図1において、基板処理装置1は、例えばアルミニウムまたはステンレス鋼等からなる金属製の処理容器であるチャンバ10を有する。チャンバ10の側面及び下面は接地されている。
チャンバ10内には、円盤状のサセプタ11−1〜11−4が水平に配置されている。サセプタ11−1〜11−4は、例えばAlNセラミック等からなり、チャンバ10の底から鉛直上方に延びる絶縁性の筒状支持部13−1〜13−4に支持されている。
サセプタ11−1〜11−4の上面には、円盤状のステージS1〜S4が設置される。ステージS1〜S4の上面には、基板処理の被処理基板としての半導体ウエハW1〜W4が載置される。ステージS1〜S4は、膜状または板状の誘電体の間にシート状またはメッシュ状の導電体を挟んで形成される。ステージS1〜S4へ印加される直流電圧(図示省略)によってステージS1〜S4に発生するクーロン力により、半導体ウエハW1〜W4がステージS1〜S4上に吸着保持される。
ステージS1〜S4の外周には環状部材R1〜R4が設置され、ステージS1〜S4の外周と環状部材R1〜R4の内周とが互いに接している。また、環状部材R1〜R4の上面は、ステージS1〜S4の上面よりも低い位置にある。環状部材R1〜R4は、導電材(例えばNi,Al等)からなる。
また、環状部材R1〜R4には可変直流電源80が接続され、可変直流電源80は、環状部材R1〜R4に直流電圧を印加する。
チャンバ10の右方の側面には、半導体ウエハW1〜W4の搬入出口14と、搬入出口14を開閉するゲートバルブ15とが設置されている。また、チャンバ10の左方の側面には排気管71が設置され、排気管71を介して排気装置70が接続されている。排気装置70は、例えばターボ分子ポンプ等の真空ポンプを有しており、チャンバ10内の処理空間40を所望の真空度まで減圧する。チャンバ10内は、例えば、10mTorr〜3500mTorrの範囲の一定の圧力に保たれるのが好ましい。
チャンバ10の上面として、ステージS1〜S4と平行に向かい合って(つまり、対向して)、上部電極30が設けられている。上部電極30は、セラミックス等の絶縁部材33を介してチャンバ10の側面に支持されており、上部電極30とチャンバ10の側面とは電気的に絶縁されている。
上部電極30にはガス供給管50が設置され、ガス供給管50を介してガス供給部51が接続されている。ガス供給部51は、処理ガスとして成膜原料ガスをチャンバ10内の処理空間40に供給する。
また、上部電極30にはマッチングユニット21を介して高周波電源20が接続されている。高周波電源20は、高周波数の交流電圧(以下では「高周波電圧」と呼ぶことがある)を生成し、生成した高周波電圧をマッチングユニット21を介して上部電極30に印加する。高周波電源20が生成する高周波電圧の周波数は、例えば13MHz以上であることが好ましい。マッチングユニット21は、高周波電源20側のインピーダンスとチャンバ10側のインピーダンスとの間の整合をとる。
成膜原料ガスが処理空間40に供給されている状態で上部電極30に高周波電圧が印加されると、処理空間40にプラズマが生成され、生成されたプラズマにより、半導体ウエハW1〜W4の上面に被膜が生成される。
基板処理装置1内の各構成の個々の動作、及び、基板処理装置1全体の動作(シーケンス)は、制御部100によって制御される。制御部100の一例として、マイクロコンピュータが挙げられる。
<基板処理装置の動作>
図2及び図3は、比較例におけるプラズマの生成例を示す図である。図4は、実施形態1に係るプラズマの生成例を示す図である。以下では、ステージS1〜S4を「ステージS」と総称し、環状部材R1〜R4を「環状部材R」と総称し、半導体ウエハW1〜W4を「半導体ウエハW」と総称することがある。
図2及び図3は、比較例におけるプラズマの生成例を示す図である。図4は、実施形態1に係るプラズマの生成例を示す図である。以下では、ステージS1〜S4を「ステージS」と総称し、環状部材R1〜R4を「環状部材R」と総称し、半導体ウエハW1〜W4を「半導体ウエハW」と総称することがある。
図2の比較例に示すように、半導体ウエハWの上面とエッジリングEの上面との間で高さが一致するようにステージSにエッジリングEを設置することで、ステージSの上方に発生するプラズマPSと半導体ウエハWとの間隔(以下では「プラズマ間隔」と呼ぶことがある)を半導体ウエハWの全面に渡って一定に保てる。一方で、エッジリングEの内周と半導体ウエハWの外周との間の僅かな隙間G(例えば1mm)は全周に渡って一定に保たれることが好ましい。よって、図2に示すようにステージSにエッジリングEが設置された場合には、エッジリングE内に配置される半導体ウエハWの搬送には、高い搬送精度が要求される。
そこで、図3の比較例に示すように、エッジリングEに代えて、環状部材Rを、ステージSの外周と環状部材Rの内周とが互いに接するようにしてステージSの外周に設置することが想定される。環状部材Rの上面の高さH2をステージSの上面の高さH1より低くすることにより、半導体ウエハWの搬送精度が緩和される。すなわち、図2の比較例では、エッジリングEの内周から僅かな隙間を保ってステージS上に半導体ウエハWを配置する必要があるのに対し、図3の比較例では、ステージSの上面内に収まる範囲で、ステージS上の何れかの箇所に半導体ウエハWを載置すれば良くなる。一方で、図3では、半導体ウエハWの上面よりも環状部材Rの上面が低い位置にあるため、プラズマ間隔が一定に保たれなくなってしまう。すなわち、半導体ウエハWの外周部におけるプラズマ間隔が、半導体ウエハWの中心部におけるプラズマ間隔よりも小さくなってしまう。このため、半導体ウエハWの外周部の膜厚と半導体ウエハWの中心部の膜厚との均一性が失われる。
そこで、実施形態1では、図4に示すように、環状部材Rに直流電圧を印加する。これにより、半導体ウエハWの外周部におけるプラズマが制御されるため、半導体ウエハWの中心部におけるプラズマ間隔を図3と同一に維持したまま、半導体ウエハWの外周部におけるプラズマ間隔を広げることができる。つまり、エッジリングEに代えて環状部材Rを設置した場合でも、環状部材Rに直流電圧を印加することにより、プラズマ間隔を半導体ウエハWの全面に渡って一定に保つことができる。よって、環状部材Rに直流電圧を印加することにより、半導体ウエハWの外周部の膜厚と半導体ウエハWの中心部の膜厚とを均一にすることができる。
図5及び図6は、実施形態1に係る半導体ウエハの搬送例を示す図である。図5及び図6に示すように、半導体ウエハW1〜W4は、搬送アームARを用いて一括してチャンバ10内へ搬送され、ステージS1〜S4上に載置される。図5に示すような理想的な状態に対して、搬送アームARの精度の向上の限界により、図6に示すように、搬送アームARが角度θだけ傾いた状態で半導体ウエハW1〜W4が搬送される場合がある。この場合、搬送アームARの前方に載置された半導体ウエハW3,W4の移動量X2は、搬送アームARの後方に載置された半導体ウエハW1,W2の移動量X1よりも大きくなる。これに対し、実施形態1では、上記のようにステージSの上面内に収まる範囲でステージS上の何れかの箇所に半導体ウエハWを載置すれば足りるため、たとえ図6のように半導体ウエハW3,W4が大きく移動した場合でも、半導体ウエハW3,W4をステージS3,S4上に適切に載置することができる。つまり、本開示の技術は、複数の半導体ウエハWが一括してチャンバ10内へ搬送される場合に特に有効である。
以上のように、実施形態1では、基板処理装置1は、ステージS1〜S4と、環状部材R1〜R4と、可変直流電源80とを有する。ステージS1〜S4の各々には、半導体ウエハW1〜W4の各々が載置される。環状部材R1〜R4の各々は、ステージS1〜S4の各々に対して、ステージS1〜S4の外周、かつ、ステージS1〜S4の上面よりも低い位置に設けられる。可変直流電源80は、環状部材R1〜R4に直流電圧を印加する。
こうすることで、膜厚の均一性を維持したまま半導体ウエハW1〜W4の搬送精度を緩和することができる。
以上、実施形態1について説明した。
[実施形態2]
図7は、実施形態2に係る基板処理装置の構成例を示す図であり、図8は、実施形態2に係るプラズマ監視の一例を示す図である。実施形態2では、基板処理装置1がプラズマモニターM1,M2を有する点が実施形態1と異なる。
図7は、実施形態2に係る基板処理装置の構成例を示す図であり、図8は、実施形態2に係るプラズマ監視の一例を示す図である。実施形態2では、基板処理装置1がプラズマモニターM1,M2を有する点が実施形態1と異なる。
プラズマモニターM1,M2は、ステージS1〜S4の各々に対して設置される。よって、基板処理装置1がステージS1〜S4の4つのステージを有する場合、基板処理装置1は、4つのプラズマモニターM1と、4つのプラズマモニターM2とを有する。プラズマモニターM1は「第一モニター」に相当し、プラズマモニターM2は「第二モニター」に相当する。
プラズマモニターM1は、図8に示すように、ステージSの上方に発生するプラズマPSのうち、ステージSの中心領域C1におけるプラズマPSの分布(以下では「中心領域分布」と呼ぶことがある)を監視し、監視結果を制御部100へ出力する。なお、プラズマモニターM1は、ステージSの全領域のうち中心領域C1のみにおけるプラズマPSの分布を中心領域分布として検出しても良く、また、ステージSの全領域において検出したプラズマPSの分布から、後述するエッジ領域C2において検出したプラズマPSの分布を差し引くことにより中心領域分布を求めても良い。
一方で、プラズマモニターM2は、図8に示すように、ステージSの上方に発生するプラズマPSのうち、ステージSのエッジ領域C2におけるプラズマPSの分布(以下では「エッジ領域分布」と呼ぶことがある)を監視し、監視結果を制御部100へ出力する。中心領域C1とは、円盤状のステージSの全領域のうち、ステージSの中心を含む所定の大きさの領域である。一方で、エッジ領域C2とは、円盤状のステージSの全領域のうち中心領域C1以外の領域であり、ステージSの中心を含まず、かつ、ステージSのエッジを含む所定の大きさの領域である。
プラズマモニターM1,M2は、プラズマPSのスペクトルを検出することにより、中心領域分布及びエッジ領域分布を監視することができる。中心領域分布は「第一分布」に相当し、エッジ領域分布は「第二分布」に相当する。なお、プラズマモニターM1,M2は、プラズマPSのスペクトルを検出する代わりにプラズマPSの画像データを取得することにより、中心領域分布及びエッジ領域分布を監視しても良い。
制御部100は、中心領域分布とエッジ領域分布とに基づいて、可変直流電源80によって環状部材Rに印加される直流電圧の電圧値、及び、高周波電源20によって上部電極30に印加される高周波電圧の電圧値を制御する。制御部100は、可変直流電源80の出力電圧及び高周波電源20の出力電圧を制御することにより、直流電圧の電圧値及び高周波電圧の電圧値を制御する。
例えば、制御部100は、機械学習を用いて、中心領域分布とエッジ領域分布とが同一になるように、直流電圧の電圧値及び高周波電圧の電圧値を制御する。また例えば、制御部100は、ステージS1→ステージS2→ステージS3→ステージS4→ステージS1→ステージS2→…というように、中心領域分布及びエッジ領域分布の監視対象となるステージを所定の時間間隔で順次変更しながら、直流電圧の電圧値及び高周波電圧の電圧値を制御する。
以上のように、実施形態2では、基板処理装置1は、プラズマモニターM1と、プラズマモニターM2とを有する。プラズマモニターM1は中心領域分布を監視する一方で、プラズマモニターM2はエッジ領域分布を監視する。制御部100は、中心領域分布とエッジ領域分布とに基づいて、環状部材Rに印加される直流電圧の電圧値、及び、上部電極30に印加される高周波電圧の電圧値を制御する。
こうすることで、中心領域分布とエッジ領域分布とが同一になるように直流電圧の電圧値及び高周波電圧の電圧値を制御することができるため、プラズマポテンシャルを半導体ウエハWの全面に渡って一定に保つことができる。よって、膜厚の均一性を高めることができる。
以上、実施形態2について説明した。
[実施形態3]
図9は、比較例における被膜の生成例を示す図であり、図10は、実施形態3に係る被膜の生成例を示す図である。
図9は、比較例における被膜の生成例を示す図であり、図10は、実施形態3に係る被膜の生成例を示す図である。
図9に示すように、ステージSの上方に生成されるプラズマPSの分布に偏りがある場合、半導体ウエハWの上面に生成される被膜Fの膜厚に偏りが生じる。
そこで、実施形態3に係る基板処理装置1は、ステージSの中心を回転中心にしてステージSを回転させる回転ユニット90を有する。回転ユニット90は、ステージS1〜S4の各々に対して設置される。回転ユニット90がステージSを回転させることにより、半導体ウエハWの全面がプラズマPSの全範囲に均等に晒されることになるため、プラズマPSの分布に偏りがある場合でも、被膜Fの膜厚の均一性を高めることができる。
なお、実施形態3は実施形態2と組み合わせて実施することも可能である。
以上、実施形態3について説明した。
なお、本開示の実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。実に、上記の実施形態は多様な形態で具現され得る。また、上記の実施形態は、特許請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されても良い。例えば、上記説明では基板処理の一例として成膜を挙げて説明したが、本開示の技術が適用可能な基板処理は成膜に限定されない。例えば、処理空間PSの真空度、及び、処理ガスをエッチングに適したものに変更することにより、本開示の技術を、基板処理の一つであるエッチングに適用することも可能である。
1 基板処理装置
S,S1,S2,S3,S4 ステージ
R,R1,R2,R3,R4 環状部材
80 可変直流電源
S,S1,S2,S3,S4 ステージ
R,R1,R2,R3,R4 環状部材
80 可変直流電源
Claims (4)
- 複数の基板の各々が載置される複数のステージと、
前記複数のステージの各ステージ毎に、前記ステージの外周、かつ、前記ステージの上面よりも低い位置に設けられた環状部材と、
前記環状部材に直流電圧を印加する直流電源と、
を具備する基板処理装置。 - 前記ステージに対向して配置される上部電極と、
前記上部電極に交流電圧を印加する交流電源と、
前記ステージの中心領域におけるプラズマの第一分布を監視する第一モニターと、
前記ステージのエッジ領域におけるプラズマの第二分布を監視する第二モニターと、
前記第一分布及び前記第二分布に基づいて、前記直流電圧の電圧値及び前記交流電圧の電圧値を制御する制御部と、
をさらに具備する請求項1に記載の基板処理装置。 - 前記ステージを回転させる回転ユニット、
をさらに具備する請求項1に記載の基板処理装置。 - 真空排気可能な処理容器と、
前記処理容器内に配置された複数のステージであって、複数の基板の各々が載置される前記複数のステージと、
前記複数のステージの各ステージ毎に、前記ステージの外周、かつ、前記ステージの上面よりも低い位置に設けられた環状部材と、
前記ステージに対向して配置される上部電極と、
を具備する基板処理装置における基板処理方法であって、
前記処理容器内に処理ガスを供給することと、
前記上部電極に交流電圧を印加することと、
前記環状部材に直流電圧を印加することと、
を有する基板処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019007829A JP2020119938A (ja) | 2019-01-21 | 2019-01-21 | 基板処理装置及び基板処理方法 |
PCT/JP2020/000181 WO2020153118A1 (ja) | 2019-01-21 | 2020-01-07 | 基板処理装置及び基板処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019007829A JP2020119938A (ja) | 2019-01-21 | 2019-01-21 | 基板処理装置及び基板処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020119938A true JP2020119938A (ja) | 2020-08-06 |
Family
ID=71736787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019007829A Pending JP2020119938A (ja) | 2019-01-21 | 2019-01-21 | 基板処理装置及び基板処理方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2020119938A (ja) |
WO (1) | WO2020153118A1 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6376435A (ja) * | 1986-09-19 | 1988-04-06 | Hitachi Ltd | ドライエツチング制御方法 |
JP2809041B2 (ja) * | 1993-03-18 | 1998-10-08 | 株式会社日本自動車部品総合研究所 | プラズマcvd装置およびプラズマcvd方法 |
US7544270B2 (en) * | 2005-11-14 | 2009-06-09 | Infineon Technologies Ag | Apparatus for processing a substrate |
JP4884047B2 (ja) * | 2006-03-23 | 2012-02-22 | 東京エレクトロン株式会社 | プラズマ処理方法 |
JP6601956B2 (ja) * | 2014-12-19 | 2019-11-06 | 昭和電工株式会社 | ウェハ支持台とそれを備えたSiCエピタキシャルウェハの製造装置および製造方法 |
JP6850590B2 (ja) * | 2016-11-17 | 2021-03-31 | 昭和電工株式会社 | 搭載プレート、ウェハ支持台、及び化学気相成長装置 |
-
2019
- 2019-01-21 JP JP2019007829A patent/JP2020119938A/ja active Pending
-
2020
- 2020-01-07 WO PCT/JP2020/000181 patent/WO2020153118A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2020153118A1 (ja) | 2020-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100929449B1 (ko) | 기판 처리 장치 및 포커스 링 | |
TWI553729B (zh) | Plasma processing method | |
CN106992107A (zh) | 频率调制射频电源以控制等离子体不稳定性的系统和方法 | |
US9841395B2 (en) | System of inspecting focus ring and method of inspecting focus ring | |
KR20130141455A (ko) | 반도체 기판의 가변 밀도 플라즈마 프로세싱 | |
US20090314432A1 (en) | Baffle plate and substrate processing apparatus | |
US20090017635A1 (en) | Apparatus and method for processing a substrate edge region | |
JP2007250967A (ja) | プラズマ処理装置および方法とフォーカスリング | |
US20210142983A1 (en) | Plasma processing apparatus | |
TW201913145A (zh) | 成膜裝置 | |
JP7407645B2 (ja) | プラズマ処理装置 | |
JP7209515B2 (ja) | 基板保持機構および成膜装置 | |
JP2017084872A (ja) | フォーカスリング及びセンサチップ | |
JP2869384B2 (ja) | プラズマ処理方法 | |
TW202109603A (zh) | 電漿處理裝置及電漿處理方法 | |
JP2004327767A (ja) | プラズマ処理装置 | |
WO2020153118A1 (ja) | 基板処理装置及び基板処理方法 | |
JP7175160B2 (ja) | 基板処理装置 | |
TWI789492B (zh) | 被處理體的載置裝置及處理裝置 | |
US11984303B2 (en) | Holding method of edge ring, plasma processing apparatus, and substrate processing system | |
JP2007258379A (ja) | プラズマ処理装置 | |
JP7346044B2 (ja) | 真空処理装置 | |
JP2021068880A (ja) | 吸着方法、載置台及びプラズマ処理装置 | |
US20070221332A1 (en) | Plasma processing apparatus | |
KR20200015428A (ko) | 기판 처리 장치들 및 기판 처리 방법들 |