JP2020106827A - 発光ダイオードディスプレイ - Google Patents

発光ダイオードディスプレイ Download PDF

Info

Publication number
JP2020106827A
JP2020106827A JP2019211963A JP2019211963A JP2020106827A JP 2020106827 A JP2020106827 A JP 2020106827A JP 2019211963 A JP2019211963 A JP 2019211963A JP 2019211963 A JP2019211963 A JP 2019211963A JP 2020106827 A JP2020106827 A JP 2020106827A
Authority
JP
Japan
Prior art keywords
mounting plate
light emitting
electrode
layer
emitting unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019211963A
Other languages
English (en)
Other versions
JP2020106827A5 (ja
JP7462402B2 (ja
Inventor
ドン，シャオ−ユゥ
Shao-You Deng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of JP2020106827A publication Critical patent/JP2020106827A/ja
Publication of JP2020106827A5 publication Critical patent/JP2020106827A5/ja
Application granted granted Critical
Publication of JP7462402B2 publication Critical patent/JP7462402B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Device Packages (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】薄型のディスプレイを提供する。【解決手段】該ディスプレイは、第１電極及び第２電極を含む第１搭載板２００と、第１搭載板の下に形成され、第１搭載板に近い側に位置する第１接点及び第２接点を含む第２搭載板３００と、第１搭載板の上に形成され、第１電極に直接接触する発光ユニット１０、２０，３０と、発光ユニットを囲む枠体５０と、発光ユニットを覆う保護層４０と、を含み、第１電極と第２電極との間隔は、第１接点と第２接点との間隔よりも小さい。【選択図】図２Ｂ

Description

本発明は、発光ダイオードディスプレイに関し、特に２つの搭載板を含む発光ダイオードディスプレイに関する。
発光ダイオードディスプレイは、発光ダイオードを表示画素として使用するディスプレイであり、発光ダイオードは光を発することができるため、従来の液晶ディスプレイと異なって、光源としてバックライトモジュールを追加する必要がない。このため、発光ダイオードディスプレイは、従来の液晶ディスプレイよりも薄くすることができ、商業市場では大きな発展ポテンシャルを有する。
本発明では、第１電極及び第２電極を含む第１搭載板と、前記第１搭載板の下に形成され、前記第１搭載板に近い側に位置する第１接点及び第２接点を含む第２搭載板と、前記第１搭載板の上に形成され、前記第１電極に直接接触する発光ユニットと、前記発光ユニットを囲む枠体と、前記発光ユニットを覆う保護層と、を含み、前記第１電極と前記第２電極との間隔は、前記第１接点と前記第２接点との間隔よりも小さい、ディスプレイを提供する。
本発明では、第１搭載板と、前記第１搭載板の上に形成された第２搭載板と、前記第１搭載板の上に形成され、前記第２搭載板と直接接触していない第３搭載板と、前記第２搭載板の上に形成された第１発光ユニットと、前記第３搭載板の上に形成された第２発光ユニットと、前記第１発光ユニットを囲む枠体と、前記第１発光ユニットを覆う保護層と、を含む、ディスプレイを提供する。
本発明の上記及び他の目的、特徴及び利点をより明確にするため、以下は図面を参照しながら実施例を詳細に説明する。
本発明の１つの実施例に係る発光ダイオードディスプレイの模式図である。 本発明の１つの実施例に係るディスプレイユニットの模式図である。 図２Ａにおけるディスプレイユニットの断面図である。 本発明の１つの実施例に係るディスプレイユニットの製造プロセスの模式図である。 図３Ａにおける軟質板の上面の部分回路図である。 本発明の１つの実施例に係るディスプレイユニットの製造プロセスの模式図である。 本発明の１つの実施例に係るディスプレイユニットの製造プロセスの模式図である。 本発明の１つの実施例に係る発光ダイオードディスプレイの製造プロセスの底面図である。 図６Ａにおける発光ダイオードディスプレイの断面図である。 本発明の１つの実施例に係るディスプレイユニットの断面図である。 本発明の１つの実施例に係るディスプレイユニットの断面図である。
以下は実施例及び図面を参照しながら本発明の概念を説明し、図面又は説明では、類似又は同一の部分について同一の符号を使用し、図面において素子の形状又は厚さは拡大、或いは縮小されてもよい。
図１は本発明の１つの実施例に係る発光ダイオードディスプレイの模式図である。発光ダイオードディスプレイ１００００は、ディスプレイユニット１０００〜１００９、２０００〜２００９を含み、各ディスプレイユニットは、複数の画素ユニット１００をさらに含み、各画素ユニット１００は、特定の光強度及び色を有する光を発するように独立して制御されてもよく、これらの画素ユニットは、同一又は類似の光学特性、例えば発光強度や発光角度を有する。発光ダイオードディスプレイ１００００は、水平方向の１つの列と垂直方向の１つの行において異なる数のディスプレイユニットを含む。具体的には、各列には１０個のディスプレイユニット（例えばディスプレイユニット１０００〜１００９）が含まれ、各行には２個のディスプレイユニット（例えばディスプレイユニット１０００、２０００）が含まれる。
図２Ａは本発明の１つの実施例に係るディスプレイユニットの模式図である。図２Ａに示すように、ディスプレイユニット１０００は、線分Ａ−Ａ’に垂直な方向に一定の間隔で配列された画素ユニット１００、１００＿１、１００＿２を含む。画素ユニット１００の数は需要に応じて調整されてもよく、例えば、１つの実施例では、ディスプレイ１０００に含まれる複数の画素ユニットは１９２０×１０８０画素の解像度を提供してもよい。図２Ａでは、画素ユニット１００＿１と画素ユニット１００＿２との間には画素間隔（ｐｉｘｅｌ ｐｉｔｃｈ）ｄがある。１つの実施例では、この画素間隔ｄは１．４ｍｍ未満であり、例えば間隔ｄは、０．２ｍｍ〜１．３ｍｍの範囲にあり、具体的には０．７５ｍｍ、０．８ｍｍ、１ｍｍ、１．２５ｍｍである。画素ユニット１００は、線分Ａ−Ａ’に平行な方向に順次配列された赤色発光ユニット１０、緑色発光ユニット２０及び青色発光ユニット３０を含む。他の実施例では、これらの発光ユニットの順序は需要に応じて調整されてもよく、例えば赤色発光ユニット１０、青色発光ユニット３０及び緑色発光ユニット２０は上から下に順次配列されてもよい。
図２Ｂは図２Ａにおけるディスプレイユニットの線分Ａ−Ａ’に沿う断面図である。ディスプレイユニット１０００は、電気接触層４００、第１搭載板２００、第２搭載板３００及び画素ユニット１００を含む。第２搭載板３００の硬度は、第１搭載板２００の硬度よりも大きい。画素ユニット１００は、導電層６０、枠体５０、枠体５０に囲まれた赤色発光ユニット１０、緑色発光ユニット２０、青色発光ユニット３０、及び枠体５０に囲まれた範囲内の保護層４０を含み、保護層４０は、枠体５０の内側（発光ユニットに近い側）に直接接触している。保護層４０の最上面と枠体５０の最上面とは略同一平面上に位置し、保護層４０は各発光ユニットを覆い、且つ直接接触している。１つの実施例では、保護層４０は、画素ユニット１００内にのみ存在し、異なる画素ユニットの間に存在しておらず、即ち、保護層４０は、枠体５０の内側（発光ユニットに近い側）にのみ接触している。１つの実施例では、保護層４０は、ディスプレイユニット１０００の表面全体を覆い、或いは少なくとも複数の画素ユニット１００を覆い、保護層４０が枠体５０の内側及び外側（発光ユニットから離れた側）に同時に接触し、保護層４０は、枠体５０の最上面も覆っている。
これらの発光ユニットは、導電層６０を介して第１搭載板２００の表面の回路層（図示せず）に電気的に接続され、回路層を介して第１搭載板２００における導電配線（図示せず）及び第２搭載板３００における導電配線（図示せず）及び電気接触層４００に電気的に接続されている。これによって、これらの発光ユニットは、外部の信号を受信し、外部の信号に基づいて発光することができる。第１搭載板２００及び第２搭載板３００における導電配線は、第１搭載板２００及び第２搭載板３００内で第１搭載板２００及び第２搭載板３００を垂直、又は斜めに通過してもよい。導電層６０の材料は、導電性を有する材料、例えばはんだ（ｓｏｌｄｅｒ）、異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＡＣＦ）、異方性導電ペースト（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ：ＡＣＰ）であってもよい。
発光ユニット１０、２０、３０はそれぞれ、発光半導体スタック１０Ｌ、２０Ｌ、３０Ｌ、及び電極層１０Ｅ、２０Ｅ、３０Ｅを含む。発光半導体スタック１０Ｌ、２０Ｌ、３０Ｌはそれぞれ、基板（図示せず）、第１型半導体層（図示せず、例えばＮ型半導体層）、活性層（図示せず）、及び第２型半導体層（図示せず、例えばＰ型半導体層）を含む。１つの実施例では、発光半導体スタック１０Ｌ、２０Ｌ、３０Ｌは異なる外形を有し、例えば、発光半導体スタック１０Ｌ、２０Ｌ、３０Ｌのうちの少なくとも２つの上面は異なる粗さを有し、或いは発光半導体スタック１０Ｌ、２０Ｌ、３０Ｌのうちの少なくとも２つは異なるサイズを有する。基板は、サファイア、炭化タンタル、窒化ガリウム又はヒ化ガリウムなどの結晶成長基板であってもよく、第１型半導体層、活性層及び第２型半導体層のエピタキシャル成長に適する。基板は、エピタキシャル成長に用いられる材料であってもよく、例えば、セラミック若しくはサファイア基板などの硬質基板、又はガラス繊維若しくはトリアジン樹脂（ＢＴ）などの弾性基板であってもよい。結晶成長基板は、発光半導体スタックの製造中に薄くし、或いは除去してもよい。電極層１０Ｅ、２０Ｅ、３０Ｅのそれぞれは、第１型半導体層及び第２型半導体層と電気的に接続され、外部と電気的に接続された経路を提供する。電極層は、金属を含む単層又は多層の構造であってもよく、例えば銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）及びコバルト（Ｃｏ）を含む単層又は多層の構造であってもよい。第１型半導体層及び第２型半導体層は、例えばクラッド層（ｃｌａｄｄｉｎｇ ｌａｙｅｒ）又は閉じ込め層（ｃｏｎｆｉｎｅｍｅｎｔ ｌａｙｅｒ）であり、それぞれ電子、正孔を提供し、電子と正孔を活性層内で結合させて発光させる。第１型半導体層、活性層及び第２型半導体層は、ＩＩＩ−Ｖ族半導体材料、例えばＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ又はＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｐを含んでもよく、ここで、０≦ｘ、ｙ≦１、（ｘ＋ｙ）≦１。活性層の材料に応じて、発光半導体スタックは、６１０ｎｍ〜６５０ｎｍのピークを持つ赤色光、５３０ｎｍ〜５７０ｎｍのピークを持つ緑色光、又は４５０ｎｍ〜４９０ｎｍのピークを持つ青色光を発することができる。１つの実施例では、発光ユニットは、波長変換材料、例えば色素、蛍光粉体、又は量子ドット材料を含んでもよい。蛍光粉体を波長変換材料として選択する場合、隣接する蛍光体粒子の一部は互いに接触しており、隣接する蛍光体粒子の一部は互いに接触していない。蛍光粉体の粒径（最大又は平均粒径）は５μｍ〜１００μmの範囲にある。蛍光粉体は、黄緑色蛍光粉体及び赤色蛍光粉体を含むが、これに限定されない。黄緑色蛍光粉体の成分は、例えば酸化アルミニウム（ＹＡＧ又はＴＡＧ）、クエン酸塩、バナジン酸塩、アルカリ土類金属セレン化物、又は金属窒化物である。赤色蛍光粉体の成分は、例えばクエン酸塩、バナジン酸塩、アルカリ土類金属硫化物、金属酸窒化物、又はモリブデン酸タングステン塩の混合物である。１つの実施例では、硬化されたホワイトラッカーにより構成された、軟質板と活性層との間に位置する絶縁層をさらに含む。ホワイトラッカーの粘度は約０．５〜１０００Ｐａ・ｓであり、硬度は約４０〜９０（ｓｈｏｒｅ Ｄ）である。或いは、ホワイトラッカーの粘度は約１００〜１０００Ｐａ・ｓであり、硬度は約３０〜６０（ｓｈｏｒｅ Ｄ）である。ホワイトラッカーは、基材、及び基材に分散された複数の反射粒子（図示せず）を含む。基材は、シリコーンベースの材料（ｓｉｌｉｃｏｎｅ−ｂａｓｅｄ ｍａｔｅｒｉａｌ）、エポキシベースの材料、又はその両方を有し、約１．４〜１．６又は１．５〜１．６の屈折率（ｎ）を有する。基材は、ポリイミド（ＰＩ）、ベンゾシクロブテン（ＢＣＢ）、ペルフルオロシクロブタン（ＰＦＣＢ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリカーボネート（ＰＣ）、ポリエーテルイミド（Ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）、フルオロカーボンポリマー（Ｆｌｕｏｒｏｃａｒｂｏｎ Ｐｏｌｙｍｅｒ）を含んでもよい。反射粒子は、二酸化チタン、二酸化ケイ素、酸化アルミニウム、酸化亜鉛、又は二酸化ジルコニウムを含む。活性層から発せられた光が絶縁層に当たると、光は反射される。具体的には、絶縁層により生成される反射は拡散反射（ｄｉｆｆｕｓｅ ｒｅｆｌｅｃｔｉｏｎ）に属する。
保護層４０は、発光ユニットからの光を透過させることができる。保護層４０の材料は、シリコーン（Ｓｉｌｉｃｏｎｅ）、エポキシ（Ｅｐｏｘｙ）、ポリイミド（ＰＩ）、ベンゾシクロブテン（ＢＣＢ）、ペルフルオロシクロブタン（ＰＦＣＢ）、ＳＵ８、アクリル樹脂（Ａｃｒｙｌｉｃ Ｒｅｓｉｎ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリカーボネート（ＰＣ）、ポリエーテルイミド（Ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）、フルオロカーボンポリマー（Ｆｌｕｏｒｏｃａｒｂｏｎ Ｐｏｌｙｍｅｒ）、酸化アルミニウム（Ａｌ２Ｏ３）、ＳＩＮＲ、スピンオングラス（ＳＯＧ）を含む。１つの実施例では、保護層４０は、散乱粒子（ｓｃａｔｔｅｒｉｎｇ ｐａｒｔｉｃｌｅ）、例えば二酸化チタン、酸化ジルコニウム、酸化亜鉛又は酸化アルミニウムを含む。
枠体５０は、一部の画素ユニットにより発せられた光を吸収し、画素ユニットの光が画素ユニットから横方向に射出するのを回避し、光が主に軟質板２００に垂直な方向に画素ユニット１００から出るようにし、光の方向の集中化の効果を達成する。枠体５０は、光を吸収するように構成され、不透明な材料を含み、枠体５０は、黒色塗料で塗布された基材又は黒色塗料が混合された基材からなる構造を有してもよい。基材は、金属（クロム）又はポリマーを含む。ポリマーは、シリコーン、エポキシ樹脂、ポリイミド（ＰＩ）、ベンゾシクロブテン（ＢＣＢ）、ペルフルオロシクロブタン（ＰＦＣＢ）、Ｓｕ８、アクリル樹脂（Ａｃｒｙｌｉｃ Ｒｅｓｉｎ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリカーボネート（ＰＣ）、ポリエーテルイミド（Ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）、ポリウレタン（ＰＵ）、ポリジメチルシロキサン（ＰＤＭＳ）、アクリレート（Ａｃｒｙｌａｔｅ）、又はビスマレイミドトリアジン樹脂（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ Ｒｅｓｉｎ：ＢＴ）などを含む。黒色塗料は、例えば黒色インク又は濃い顔料、カーボン（ｃａｒｂｏｎ）、又は酸化チタン（ｔｉｔａｎｉｕｍ ｏｘｉｄｅ）などである。１つの実施例では、枠体５０は、樹脂、及び樹脂に分散された酸化チタンを含み、酸化チタンにより光を吸収し、枠体５０に対する酸化チタンの重量パーセントは６０％以上であり、もう１つの実施例では、枠体５０に対する酸化チタンの重量パーセントは２０％〜６０％の範囲にある。１つの実施例では、枠体５０の厚さは１０マイクロメートル（μｍ）〜５０マイクロメートルの範囲にある。
第１搭載板２００は、折り曲がることが可能な載置板である。１つの実施例では、第１搭載板２００の許容可能な曲率半径は、５０ｍｍ未満であり、例えば２５ｍｍ又は３２ｍｍである。第１搭載板２００の材料は、ポリエステル（Ｐｏｌｙｅｓｔｅｒ）、ポリイミド（Ｐｏｌｙｉｍｉｄｅ：ＰＩ）、ＢＴ樹脂（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、及びＰＴＦＥ樹脂（Ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ）を含む。そのうち、ＢＴ樹脂のガラス転移温度は１８０℃であり、ポリイミド樹脂のガラス転移温度は２５０℃であり、より優れた熱安定性を有する。第２搭載板３００は、積層された多層構造であり、各層は同一又は異なる金属配線を含み、各層は電気的に接続されている。第２搭載板３００の材料は、フェノール樹脂（Ｐｈｅｎｏｌ ｒｅｓｉｎｓ：ＰＦ）、ガラスエポキシ樹脂（ＦＲ４）などの硬質材料を含む。１つの実施例では、第１搭載板２００には、導電層６０に対応する位置に５０μｍ〜６０μｍの辺の長さを有する金属パッドが設けられ、第２搭載板３００には、例えば、発光ユニット１０、２０、３０の下方に５５μｍ〜８５μｍの辺の長さを有する金属パッドが設けられる。例えば、第１搭載板２００には、導電層６０に対応する位置に５０μｍ×５０μｍの金属パッドが設けられ、第２搭載板３００には、発光ユニット１０、２０、３０の下方に、例えば導電層６０に対応する位置又は導電層６０に直接対応しない位置に７５μｍ×７５μｍの金属パッドが設けられる。図２Ｂの構造において、第１搭載板２００及び第２搭載板３００を積層することで、ディスプレイユニット１０００における配線を第１搭載板２００と第２搭載板３００に分散的に配置するため、配線設計の難しさを軽減させた。また、サイズの小さい金属パッドが配置された第１搭載板２００を発光ユニットに直接接触させ、サイズの大きい金属パッドが配置された第２搭載板３００に比べて、第１搭載板２００により多くの金属パッドを設けることができ、即ち、同一の表面面積の場合、第１搭載板２００により多くの発光ユニットを設けることができるため、より高い解像度を達成することができる。また、第１搭載板２００上の金属パッドにより占用される面積が小さいため、同一の面積を有する第１搭載板２００と第２搭載板３００に同一の数の発光ユニットを設ける場合、第１搭載板２００により表面の金属配線のためにより多くのスペースを提供することができ、配線設計の難しさを軽減させることができ、狭すぎる配線間隔に起因する信号干渉の問題を回避することができる。電気接触層４００は、金属を含む単層又は多層の構造であってもよく、例えば銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）及びコバルト（Ｃｏ）を含む単層又は多層の構造であってもよい。
図３Ａは本発明の１つの実施例に係るディスプレイユニットの製造プロセスの模式図であり、図３Ｂは図３Ａにおける第１搭載板２００の上面の部分回路図である。図３Ａに示すように、発光ユニット１０、２０、３０は、それぞれ第１搭載板２００の上面に配列され、第１搭載板２００の下面に電気接触層２０１が設けられ、電気接触層２０１は第１搭載板２００の上面の回路（例えば図３ＢにおけるＮ型接点２０２Ｎ及びＮ型電極線２０３Ｎ）に電気的に接続され、発光ユニットと外部との間の電気的接続経路を提供するため用いられる。電気接触層２０１は、Ｎ型接点２０１＿Ｎ、Ｐ型接点２０１＿Ｐ１、２０１＿Ｐ２、２０１＿Ｐ３を含み、２種類の接点のサイズは同一であってもよいし、異なってもよい。Ｎ型接点２０１＿Ｎは、発光ユニット１０、２０、３０のＮ型半導体層に電気的に接続されて共通Ｎ型接点の構造を形成し、Ｐ型接点２０１＿Ｐ１は、発光ユニット１０のＰ型半導体層に電気的に接続され、接点２０１＿Ｐ２は、発光ユニット２０のＰ型半導体層に電気的に接続され、Ｐ型接点２０１＿Ｐ３は、発光ユニット３０のＰ型半導体層に電気的に接続されている。もう１つの実施例では、発光ユニット１０、２０、３０のＰ型半導体層は、同一のＰ型接点に共通に接続されて共通Ｐ型接点の構造を形成し、発光ユニット１０、２０、３０のＮ型半導体層のそれぞれは、異なるＮ型接点（図示せず）に接続されている。もう１つの実施例では、発光ユニット１０、２０、３０は、パッケージとして実装された後に、第１搭載板２００の上に接合される（図示せず）。図３Ｂに示すように、発光ユニット１０、２０、３０は画素領域１００Ａ内に配置され、各発光ユニットはそれぞれ第１搭載板２００上に配置された１つのＮ型電極及びＰ型電極に接続される。具体的には、図３Ｂに示すように、発光ユニット１０はＰ型電極１０Ｐ及びＮ型電極１０Ｎに接続され、発光ユニット２０はＰ型電極２０Ｐ及びＮ型電極２０Ｎに接続され、発光ユニット３０はＰ型電極３０Ｐ及びＮ型電極３０Ｎに接続されている。Ｐ型電極１０Ｐ、２０Ｐ、３０Ｐの間の距離は、Ｎ型電極１０Ｎ、２０Ｎ、３０Ｎの間の距離と略同一であり、例えば、電極１０Ｐと電極２０Ｐとの間の間隔ｄ１は、電極１０Ｎと電極２０Ｎとの間の間隔ｄ２と略同一である。同一のタイプの電極間の距離も略同一であり、例えば、電極１０Ｐと電極２０Ｐとの間の間隔は、電極２０Ｐと電極３０Ｐとの間の間隔に実質的に等しい。ここで、Ｎ型電極１０Ｎ、２０Ｎ、３０Ｎは、第１搭載板２００上に同様に配置されたＮ型電極線２０３Ｎを介してＮ型接点２０２Ｎに接続され、発光ユニット１０、２０、３０は同一のＮ型接点２０２Ｎに接続される。１つの実施例では、Ｐ型電極及びＮ型電極は、５５μｍ〜８５μｍの範囲内にあり、例えば７０μｍ、７５μｍ、８０μｍ又は８２μｍの辺の長さを有し、或いは７０μｍ〜９５μｍの範囲にあり、例えば７２μｍ、８５μｍ又は９０μｍの辺の長さを有する。Ｐ型電極１０Ｐは、第１搭載板２００に配置されたＰ型電極線２０３Ｐ１に接続され、Ｐ型電極２０Ｐは、第１搭載板２００に配置されたＰ型電極線２０３Ｐ２に接続され、Ｐ型電極３０Ｐは、軟質板２００に配置されたＰ型電極線２０３Ｐ３に接続されることで、発光ユニット１０、２０、３０は、異なる電極線を介して例えば発光の強度、発光の時点及び発光時間の長さなどの発光特性を制御することができる。より具体的には、発光ユニット１０の発光特性は、Ｐ型電極線２０３Ｐ１及び電極線２０３Ｎにより制御されてもよく、発光ユニット２０の発光特性は、Ｐ型電極線２０３Ｐ２及び電極線２０３Ｎにより制御されてもよく、発光ユニット３０の発光特性は、Ｐ型電極線２０３Ｐ３及び電極線２０３Ｎにより制御されてもよい。これらの発光ユニットに接続されたＮ型接点２０２Ｎ及びＰ型接点２０２Ｐは、それぞれ、第１搭載板２００内の導電配線（図示せず）を介して裏面の電気接触層２０１に電気的に接続され、発光ユニットに制御信号を伝送する。Ｐ型電極線２０３Ｐ１、２０３Ｐ３は、第１搭載板２００上の他の画素及び他の位置に接続されて（図示せず）、第１搭載板２００内の導電配線（図示せず）を介して制御信号をＰ型接点及びＰ型電極線を介して第１搭載板２００上に位置する発光ユニットに伝送する。より具体的には、電極線２０３Ｐ１、２０３Ｐ３は、それぞれ同一の色の光を発することができる発光ユニットに電気的に接続されている。１つの実施例では、第１搭載板２００内の導電配線は、Ｐ型電極線２０３Ｐ１、２０３Ｐ３に垂直である。１つの実施例では、第１搭載板２００の下面（硬質板３００に近い表面）の左右両側は、Ｐ型電極信号に供給される外部信号を受信するための複数の受信点（図示せず）を含み、第１搭載板２００の下面の上下両側（左右両側に垂直な両側）も、Ｎ型電極に提供される外部信号を受信するための、平行に配列された複数の受信点（図示せず）を含む。発光ユニット１０、２０、３０と第１搭載板２００との組み合わせが完了した後、後続プロセスのステップの完了を待たずに、電気的特性及び光学的特性を試験することができる。この段階で試験が行われ、発光ユニットの表示が異常である場合、例えば、点滅などが異常に点灯している場合、異常な発光ユニット又は異常な第１搭載板２００を交換することができる。保護層４０を被せた後に試験を行うと、被せられた保護層４０により単一の発光ユニットの交換が困難になる。例えば、発光ユニット１０、２０、３０、及び第１搭載板２００が第２搭載板３００に接続された後に試験を行うと、異常な第１搭載板２００を交換する必要がある場合、大量の発光ユニット及び製造の時間を浪費する。
図４は本発明の１つの実施例に係るディスプレイユニットの製造プロセスの模式図である。図４に示すように、図３Ａの構造を完成した後、第２搭載板３００を提供する。第２搭載板３００の下面には電気接触層４００が設けられ、上面には電気接触層３０１が設けられている。電気接触層２０１と第２搭載板３００上の電気接触層３０１とをはんだ等の導電性材料により接続しているため、発光ユニットは、第１搭載板２００の表面の回路層（図示せず）、第１搭載板２００における導電配線（図示せず）、電気接触層２０１、電気接触層３０１、第２搭載板３００における導電配線（図示せず）及び電気接触層４００を順次介して外部の信号を受信し、外部の信号に基づいて発光することができる。もう１つの実施例では、導電性材料は、はんだ（ｓｏｌｄｅｒ）、異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＡＣＦ）、又は異方性導電ペースト（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ：ＡＣＰ）であってもよい。
電気接触層３０１は、Ｎ型接点３０１＿Ｎ、Ｐ型接点３０１＿Ｐ１、３０１＿Ｐ２、３０１＿Ｐ３を含み、２種類の接点のサイズは同一であってもよいし、異なってもよい。図４おいて、Ｎ型接点２０１＿ＮはＮ型接点３０１＿Ｎに接続され、Ｐ型接点２０１＿Ｐ１はＰ型接点３０１＿Ｐ１に接続され、Ｐ型接点２０１＿Ｐ２はＰ型接点３０１＿Ｐ２に接続され、Ｐ型接点２０１＿Ｐ３はＰ型接点３０１＿Ｐ３に接続されることで、発光ユニット１０、２０、３０をそれぞれ制御するように、外部の信号をＮ型接点及びＰ型接点を介してそれぞれ伝送することができる。Ｐ型接点３０１＿Ｐ１、３０１＿Ｐ２、３０１＿Ｐ３の間の距離は、（第１搭載板２００上の）電極１０Ｐ、２０Ｐ、３０Ｐの間の距離よりも大きく、例えば、Ｐ型接点３０１＿Ｐ１とＰ型接点３０１＿Ｐ２との間の間隔ｄ３は、電極１０Ｐと電極２０Ｐとの間の間隔ｄ１（又は電極１０Ｎと電極２０Ｎとの間の間隔ｄ２）よりも大きい。このため、発光ユニット１０、２０、３０が同一の面積の第１搭載板２００又は第２搭載板３００に配置される場合、第１搭載板２００の間隔（例えば、ｄ１、ｄ２）が第２搭載板３００の間隔（例えばｄ３）よりも小さいため、第１搭載板２００により多くの発光ユニットを配置することができる。言い換えれば、発光ユニット１０、２０、３０を第１搭載板２００に配置した後に第２搭載板に接続することによって形成されたディスプレイの解像度は、発光ユニット１０、２０、３０を第２搭載板３００に直接配置することによって形成されたディスプレイの解像度よりも高い。また、同一のタイプの電極間の距離も略同一であり、例えば、Ｐ型接点３０１＿Ｐ１とＰ型接点３０１＿Ｐ２の間隔ｄ３は、Ｐ型接点３０１＿Ｐ２とＰ型接点３０１＿Ｐ３の間隔に略等しい。もう１つの実施例では、発光ユニット１０、２０、３０のＰ型半導体層は、同一のＰ型接点に共通に接続されて共通Ｐ型接点の構造を形成し、発光ユニット１０、２０、３０のＮ型半導体層のそれぞれは、異なるＮ型接点（図示せず）に接続されている。さらに、第２搭載板３００の上面（第１搭載板２００と接触する表面）及び下面（第１搭載板２００から離れた表面）に何れも２種類の接点が配置され、これらの接点のサイズは同一であってもよいし、異なってもよい。１つの実施例では、電気接触層２０１、３０１は、第２搭載板３００又は第１搭載板２００の表面に完全に配置されている（言い換えれば、電気接触層２０１、３０１は、第２搭載板３００及び第１搭載板２００の表面からそれぞれ突出する）が、電気接触層２０１、３０１が薄いため、第１搭載板２００の一部と第２搭載板３００の一部とは接合後に直接接触する。
図５は本発明の１つの実施例に係るディスプレイユニットの製造プロセスの模式図である。図５に示すように、第１搭載板２００と第２搭載板３００とが接続された後、枠体５０を第１搭載板２００の表面に接続し、枠体５０と第１搭載板２００の表面との間の空間に保護層４０の材料を注入することで保護層４０を形成する。枠体５０は、発光ユニット１０、２０、３０を囲み、保護層４０は、発光ユニット１０、２０、３０を覆い、枠体５０の内側（発光ユニットに近い側）に直接接触している。より具体的には、保護層４０は枠体５０及び第１搭載板２００によって形成された空間に充填され、保護層４０の最上面と枠体５０の最上面とは略同一平面上に位置する。上記のプロセスにおいて、保護層４０の最上面と枠体５０の最上面とが面一にされているように、保護層４０又は枠体５０の突出する部分を除去するための研磨プロセスをさらに追加してもよい。もう１つの実施例では、保護層４０はディスプレイユニット全体を覆い、即ち、保護層４０は第１搭載板２００の表面全体を覆い、保護層４０は枠体５０の内側と外側に同時に接触し、保護層４０は枠体の最上面をさらに覆い、同一の保護層によりディスプレイユニット全体における全ての発光ユニットを覆う。もう１つの実施例では、１つの保護層４０は第１搭載板２００の表面の一部のみを覆うと共に、枠体５０の内側と外側に接触し、保護層４０の最上面は枠体５０の最上面と略同一平面上に位置する。
図６Ａは本発明の１つの実施例に係る発光ダイオードディスプレイの製造プロセスの底面図である。図６Ｂは図６Ａにおける発光ダイオードディスプレイの線分Ｂ−Ｂ’に沿う断面図である。発光ダイオードディスプレイ２００００は、４つのディスプレイユニット３０００Ａ、３０００Ｂ、３０００Ｃ、３０００Ｄ及び１つの制御回路５００を含む。制御回路５００は、発光ダイオードディスプレイ２００００の略中央位置に配置され、電気接触層４００Ａ、４００Ｂ、４００Ｃ、４００Ｄを介してディスプレイユニットに電気的に接続され、画面を生成するためにディスプレイユニット３０００Ａ、３０００Ｂ、３０００Ｃ、３０００Ｄに制御信号を提供する。制御回路５００は、スイッチ（ｓｗｉｔｃｈ）、制御ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｈｉｐ）などの能動電子部品、及び抵抗器、コンデンサなどの受動電子部品を含む。図６Ｂは図６Ａにおける発光ダイオードディスプレイ２００００の線分Ｂ−Ｂ’に沿う断面図である。ディスプレイユニット３０００Ａ、３０００Ｂ、３０００Ｃ、３０００Ｄはディスプレイユニット１０００と同様であり、関連する説明は前述の段落を参照してもよい。図６Ｂに示すように、制御回路５００は、電気接触層４００Ａの下面に接続され、電気接触層４００Ａの下面の一部を露出させる。制御回路５００は、ディスプレイユニット３０００Ａ上の画素ユニットと重なり、少なくとも部分的に画素ユニットの外側にある。
図７は本発明の１つの実施例に係るディスプレイユニットの断面図である。図７に示すように、ディスプレイユニット４０００は、電気接触層４００、第２搭載板３００、第３搭載板２００Ａ、第４搭載板２００Ｂ、第１画素ユニット１０１及び第２画素ユニット１０２を含む。ここで、搭載板２００Ａ、２００Ｂのそれぞれの下面の面積は、第２搭載板３００の上面の面積よりも小さい。第１画素ユニット１０１及び第２画素ユニット１０２の構造は、画素ユニット１００の構造と同様であり、関連する説明は前述の段落を参照してもよい。保護層４０は、発光ユニット１０、２０、３０を覆い、枠体５０の内側（発光ユニットに近い側）と直接接触しており、保護層４０の最上面は枠体５０の最上面と略同一平面上に位置する。より具体的には、保護層４０は、枠体５０と搭載板２００Ａ及び２００Ｂにより形成された空間内に配置されている。もう１つの実施例では、保護層４０はディスプレイユニット全体を覆う、即ち、保護層４０は第２搭載板３００の上面全体を覆うと共に、保護層４０は枠体５０の内側及び外側に同時に接触し、保護層４０は枠体５０の最上面をさらに覆う。１つの実施例では、同一の保護層４０は少なくとも２つの発光ユニット全体を覆うと共に、枠体５０の内側と外側に接触し、第２搭載板３００の上面の一部を露出させる。
ディスプレイユニット４０００では、各画素ユニット１０１、１０２は、画素ユニット内の導電層６０を介して搭載板２００Ａ、２００Ｂに接続され、外部信号は異なる搭載板を介して異なる画素ユニットを制御する。より具体的には、外部信号は、電気接触層４００、第２搭載板３００を通過した後、第３搭載板２００Ａを介して画素ユニット１０１を制御し、第４搭載板２００Ｂを介して画素ユニット１０２を制御する。ディスプレイユニット１０００では、全ての画素ユニットが第１搭載板２００に配置され、即ち、各画素ユニットを制御するための信号及び制御線が第１搭載板２００を同時に通過する。ディスプレイユニット４０００における各画素ユニットの制御信号は、異なる搭載板を介して伝送される（即ち、単一の搭載板に単一の画素ユニットのみがある）ため、搭載板２００Ａ、２００Ｂにおける制御線はディスプレイユニット１０００における搭載板２００よりも簡単であり、線間の間隔を大きく設計することができ、信号間で互いに干渉するという問題を回避することができる。１つの実施例では、画素ユニットが下方の搭載板に接合された後、検出、例えば電気的特性及び光学的特性を検出し、画素ユニットが正常に動作していることを確認した後、搭載板（例えば搭載板２００Ａ、２００Ｂ）を画素ユニットと共に他の搭載板（例えば搭載板３００）に接合してもよい。単一の画素ユニットが異常である場合、ディスプレイユニット４０００において該画素ユニットを容易に交換することができ、例えば、画素ユニット１０１を下方の第３搭載板２００Ａと共に取り外して正常な画素ユニット及び軟質板に交換することができる。ディスプレイユニット１０００に１つの画素ユニットが異常であり、且つ単一の画素ユニットを交換できない場合、搭載板２００上の全ての画素ユニット及び搭載板２００を共に交換することしかできないため、製造は非常に不便である。一方、このような製造上の違いにより、異常の原因が画素ユニットに接続された搭載板にある場合により顕著であり、ディスプレイユニット４０００は、単一の搭載板及び上方の単一の画素ユニットのみを交換することで修復の効果を達成することができ、例えば画素ユニット１０２及び第４搭載板２００Ｂの正常の動作に影響を与えることなく、画素ユニット１０１及び第３搭載板２００Ａのみを交換してもよい。１つの実施例では、ディスプレイユニット４０００は複数の搭載板を含み、各搭載板には少なくとも２つの画素ユニットが設けられる。
図８は本発明の１つの実施例に係るディスプレイユニットの断面図である。図８に示すように、ディスプレイユニット５０００は、電気接触層４００、第５搭載板３００Ａ、第６搭載板２００Ｃ、画素ユニット１００を含む。第６搭載板２００Ｃの下面に電気接触層２０１が設けられ、第５搭載板３００Ａの上面に２つの凹穴３００１、３００２が含まれ、凹穴３００１、３００２内に電気接触層３０１が設けられる。電気接触層３０１は、はんだ等の導電性材料を介して電気接触層２０１に接続してもよく、外部の信号を電気接触層４００、第５搭載板３００Ａ及び第６搭載板２００Ｃを介して入力して画素ユニット１００を制御してもよい。ここで、電気接触層３０１及び電気接触層２０１は、発光ユニット１０、２０、３０をそれぞれ接続、制御するためのＮ型接点及びＰ型接点をさらに含んでもよい。関連な詳細及び実施形態は前述の段落及び図３Ａ、図４、図５を参照してもよく、ここでその説明を省略する。もう１つの実施例では、導電性材料は、はんだ（ｓｏｌｄｅｒ）、異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＡＣＦ）又は異方性導電ペースト（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ：ＡＣＰ）であってもよい。保護層４０は、発光ユニット１０、２０、３０を覆い、枠体５０の内側（発光ユニットに近い側）に直接接触している。より具体的には、保護層４０は、枠体５０と第６搭載板２００Ｃとにより形成された空間に充填され、保護層４０の最上面は、枠体５０の最上面と略同一平面上に位置する。もう１つの実施例では、保護層４０はディスプレイユニット全体を覆い、即ち、保護層４０は第６搭載板２００Ｃの表面全体を覆い、保護層４０は枠体５０の内側と外側に同時に接触する。さらに、同一の保護層４０はディスプレイユニット５０００における全ての発光ユニットを覆い、保護層４０は枠体５０の最上面をさらに覆う。もう１つの実施例では、ディスプレイユニット５０００は、互いに接触していない少なくとも２つの保護層４０を含み、そのうち１つの保護層４０は、枠体５０の内側と外側に同時に接触し、保護層４０の最上面は枠体５０の最上面と面一にされている。第５搭載板３００Ａが第６搭載板２００Ｃに接続された後、電気接触層２０１は完全に凹穴３００１、３００２に入り、第６搭載板２００Ｃの下面は第５搭載板３００Ａの上面と直接接触する。１つの実施例では、第６搭載板２００Ｃと第５搭載板３００Ａとの間の隙間（凹穴３００１、３００２を含む）には、両者間の接着力を強化し、電気接触層２０１、３０１の間の接合強度をさらに強化するために、さらにシリコーン（Ｓｉｌｉｃｏｎｅ）又はエポキシ樹脂（Ｅｐｏｘｙ）などの絶縁材料が充填される。さらに、第６搭載板２００Ｃと第５搭載板３００Ａとの接合により第６搭載板２００Ｃが変形して第６搭載板２００Ｃの上面が突起になる可能性があり、凹穴の設計により、突起の程度を低減させることができ、即ち変形の大きさを低減させ、また変形を回避することができる。
上述した実施例は単なる本発明の技術的思想及び特徴を説明するものであり、当業者に本発明の内容を理解させてそれに基づいて実施を行わせるためのものであり、本発明の範囲を限定するものではない。本発明に開示された趣旨に基づいて均等的に変更、変形されたものは本発明の範囲に属する。
１００００、２００００ 発光ダイオードディスプレイ
１０００、１００１、１００２、１００３、１００４、１００５、１００６、１００７、１００８、１００９、２０００、２００１、２００２、２００３、２００４、２００５、２００６、２００７、２００８、２００９、３０００Ａ、３０００Ｂ、３０００Ｃ、３０００Ｄ、４０００、５０００ ディスプレイユニット
１００、１０１、１０２、１００＿１、１００＿２ 画素ユニット
１０Ｌ、２０Ｌ、３０Ｌ 発光半導体スタック
１０Ｅ、２０Ｅ、３０Ｅ 電極層
１００Ａ 画素領域
１０、２０、３０ 発光ユニット
２００、２００Ａ、２００Ｂ、２００Ｃ、３００、３００Ａ 搭載板
２０２Ｎ、２０２Ｐ、２０１＿Ｎ、３０１＿Ｎ、２０１＿Ｐ１、２０１＿Ｐ２、２０１＿Ｐ３、３０１＿Ｐ１、３０１＿Ｐ２、３０１＿Ｐ３、３０１＿Ｎ１、３０１＿Ｎ２、３０１＿Ｎ３ 接点
２０３＿Ｐ１、２０３＿Ｐ２、２０３＿Ｐ３、２０３Ｎ 電極線
１０Ｎ、２０Ｎ、３０Ｎ、１０Ｎ’、２０Ｎ’、３０Ｎ’ Ｎ型電極
１０Ｐ、２０Ｐ、３０Ｐ、１０Ｐ’、２０Ｐ’、３０Ｐ’ Ｐ型電極
３００１、３００２ 凹穴
２０１、３０１、４００、４００Ａ、４００Ｂ、４００Ｃ、４００Ｄ 電気接触層
４０ 保護層
５０ 枠体
６０ 導電層
５００ 制御回路
Ａ−Ａ’、Ｂ−Ｂ’ 線分
ｄ、ｄ１、ｄ２、ｄ３ 間隔

Claims (10)

  1. 第１電極及び第２電極を含む第１搭載板と、
    前記第１搭載板の下に形成され、前記第１搭載板に近い側に位置する第１接点及び第２接点を含む第２搭載板と、
    前記第１搭載板の上に形成され、前記第１電極に直接接触する発光ユニットと、
    前記発光ユニットを囲む枠体と、
    前記発光ユニットを覆う保護層と、を含み、
    前記第１電極と前記第２電極との間隔は、前記第１接点と前記第２接点との間隔よりも小さい、ディスプレイ。
  2. 前記枠体は、不透明な材料を含む、請求項１に記載のディスプレイ。
  3. 前記発光ユニットと前記第１搭載板との間に位置する導電層、をさらに含む、請求項１に記載のディスプレイ。
  4. 前記第２搭載板の前記第１搭載板とは反対側に設けられた電気接触層、をさらに含む、請求項１に記載のディスプレイ。
  5. 前記第１搭載板の下方に位置する第１電気接触層と、
    前記第２搭載板の上方に位置し、前記第１電気接触層に電気的に接続される第２電気接触層と、をさらに含む、請求項１に記載のディスプレイ。
  6. 前記第１電極は、前記第１接点に電気的に接続される、請求項１に記載のディスプレイ。
  7. 前記枠体の最上面と前記保護層の最上面とは面一にされている、請求項１に記載のディスプレイ。
  8. 前記第２搭載板は、凹穴をさらに含む、請求項１に記載のディスプレイ。
  9. 第１搭載板と、
    前記第１搭載板の上に形成された第２搭載板と、
    前記第１搭載板の上に形成され、前記第２搭載板と直接接触していない第３搭載板と、
    前記第２搭載板の上に形成された第１発光ユニットと、
    前記第３搭載板の上に形成された第２発光ユニットと、
    前記第１発光ユニットを囲む枠体と、
    前記第１発光ユニットを覆う保護層と、を含む、ディスプレイ。
  10. 前記保護層は、前記枠体の前記発光ユニットに近い側と直接接触する、請求項９に記載のディスプレイ。
JP2019211963A 2018-12-26 2019-11-25 発光ダイオードディスプレイ Active JP7462402B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107147253 2018-12-26
TW107147253A TWI816727B (zh) 2018-12-26 2018-12-26 發光二極體顯示器

Publications (3)

Publication Number Publication Date
JP2020106827A true JP2020106827A (ja) 2020-07-09
JP2020106827A5 JP2020106827A5 (ja) 2022-12-01
JP7462402B2 JP7462402B2 (ja) 2024-04-05

Family

ID=71123039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019211963A Active JP7462402B2 (ja) 2018-12-26 2019-11-25 発光ダイオードディスプレイ

Country Status (5)

Country Link
US (2) US11257420B2 (ja)
JP (1) JP7462402B2 (ja)
KR (1) KR20200081237A (ja)
CN (1) CN111370561A (ja)
TW (1) TWI816727B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022086688A (ja) * 2020-11-30 2022-06-09 日亜化学工業株式会社 光源、光源装置および光源の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270443A (zh) * 2020-02-17 2021-08-17 群创光电股份有限公司 电子装置
US20230178700A1 (en) * 2021-11-29 2023-06-08 Seoul Viosys Co., Ltd. Pixel module and display apparatus having the same
CN114899298B (zh) * 2022-07-12 2022-10-25 诺视科技(苏州)有限公司 一种像素单元及其制作方法、微显示屏、分立器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646094B1 (ko) * 2005-07-04 2006-11-14 엘지전자 주식회사 표면 실장형 발광 소자 패키지 및 그의 제조 방법
JP2015220431A (ja) * 2014-05-21 2015-12-07 日亜化学工業株式会社 発光装置の製造方法及び発光装置
US20160293811A1 (en) * 2015-03-31 2016-10-06 Cree, Inc. Light emitting diodes and methods with encapsulation
JP2017038024A (ja) * 2015-08-13 2017-02-16 ローム株式会社 半導体発光素子およびその製造方法、ならびに、半導体発光素子を備えた発光素子パッケージおよび発光装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7792489B2 (en) * 2003-12-26 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic appliance, and method for manufacturing light emitting device
US9018655B2 (en) 2005-02-03 2015-04-28 Epistar Corporation Light emitting apparatus and manufacture method thereof
KR100722118B1 (ko) * 2006-09-04 2007-05-25 삼성에스디아이 주식회사 유기전계발광 표시 장치
CN101304059B (zh) * 2007-05-09 2010-09-08 富士迈半导体精密工业（上海）有限公司 发光二极管组件及发光二极管显示装置
KR101258261B1 (ko) * 2010-04-21 2013-04-25 엘지디스플레이 주식회사 유기전계발광표시장치
KR101182233B1 (ko) * 2010-06-11 2012-09-12 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5754173B2 (ja) * 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
US9356070B2 (en) * 2012-08-15 2016-05-31 Epistar Corporation Light-emitting device
US9092088B2 (en) 2012-08-16 2015-07-28 Eastman Kodak Company Pixel-aligned ground micro-wire device
US9276055B1 (en) * 2014-08-31 2016-03-01 Lg Display Co., Ltd. Display device with micro cover layer and manufacturing method for the same
US9698134B2 (en) * 2014-11-27 2017-07-04 Sct Technology, Ltd. Method for manufacturing a light emitted diode display
WO2018100476A1 (en) * 2016-11-30 2018-06-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, electronic device, and lighting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646094B1 (ko) * 2005-07-04 2006-11-14 엘지전자 주식회사 표면 실장형 발광 소자 패키지 및 그의 제조 방법
JP2015220431A (ja) * 2014-05-21 2015-12-07 日亜化学工業株式会社 発光装置の製造方法及び発光装置
US20160293811A1 (en) * 2015-03-31 2016-10-06 Cree, Inc. Light emitting diodes and methods with encapsulation
JP2017038024A (ja) * 2015-08-13 2017-02-16 ローム株式会社 半導体発光素子およびその製造方法、ならびに、半導体発光素子を備えた発光素子パッケージおよび発光装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022086688A (ja) * 2020-11-30 2022-06-09 日亜化学工業株式会社 光源、光源装置および光源の製造方法
JP7328557B2 (ja) 2020-11-30 2023-08-17 日亜化学工業株式会社 光源、光源装置および光源の製造方法
US11810998B2 (en) 2020-11-30 2023-11-07 Nichia Corporation Light source and light source device

Also Published As

Publication number Publication date
US20200211450A1 (en) 2020-07-02
TW202025516A (zh) 2020-07-01
US11749181B2 (en) 2023-09-05
CN111370561A (zh) 2020-07-03
TWI816727B (zh) 2023-10-01
US11257420B2 (en) 2022-02-22
US20220180804A1 (en) 2022-06-09
JP7462402B2 (ja) 2024-04-05
KR20200081237A (ko) 2020-07-07

Similar Documents

Publication Publication Date Title
JP7462402B2 (ja) 発光ダイオードディスプレイ
US11227984B2 (en) Display device having a plurality of main pads, a plurality of redundant pads, and a light-emitting device in a display area
CN112713142B (zh) 发光显示单元及显示装置
US10622325B2 (en) Semiconductor device and a method of manufacturing thereof
US20150060905A1 (en) Light source module and manufacturing method thereof, and backlight unit
US20190006559A1 (en) Micro light emitting diode and display panel
TW201639199A (zh) 發光裝置
CN113826219A (zh) 发光芯片
CN111508935A (zh) 拼接显示装置
US11322646B2 (en) Light-emitting diode package and electronic device
CN212011026U (zh) 具有悬臂电极的发光元件、具有其的显示面板及显示装置
KR20190033438A (ko) 디스플레이 디바이스
TWI672830B (zh) 光源模組
KR102246646B1 (ko) 광원 모듈 및 이를 구비한 백라이트 유닛
TW201933633A (zh) 光源模組
JP2019175892A (ja) 発光モジュール及びその製造方法
JP2018093097A (ja) 発光装置
TW202404124A (zh) 發光二極體顯示器
US20240128184A1 (en) Electronic device and manufacturing method thereof
TWI840996B (zh) 電子裝置及其製造方法
US11742335B2 (en) Electronic device
US20220165816A1 (en) Display device
US20240113150A1 (en) Light emitting device and light emitting module having the same
JP7021447B2 (ja) 発光装置
KR20170070642A (ko) 광원 모듈 및 이를 이용한 백라이트 유닛과 표시장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240326

R150 Certificate of patent or registration of utility model

Ref document number: 7462402

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150