JP2020098826A

JP2020098826A - Semiconductor device

Info

Publication number: JP2020098826A
Application number: JP2018235482A
Authority: JP
Inventors: 淳二田中; Junji Tanaka
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2018-12-17
Filing date: 2018-12-17
Publication date: 2020-06-25
Anticipated expiration: 2038-12-17
Also published as: JP7151452B2

Abstract

To provide a technique capable of suppressing peeling caused between a semiconductor substrate and a sealing body without causing damages on the semiconductor device in a dice and the generation of a foreign material.SOLUTION: A semiconductor device comprises: a semiconductor substrate; and a protective film provided on one front face of the semiconductor substrate. The protective film is extended along an outer peripheral edge of the semiconductor substrate, and is provided with an interval from the outer peripheral edge of the semiconductor substrate. Of the one front face of the semiconductor substrate, a dice region positioned on the side outer than the protective film provides an insulation film. In a direction directed to a center from the outer peripheral edge of the semiconductor substrate, the insulation film is formed by a pattern in which the insulation film is continuously existed.SELECTED DRAWING: Figure 1

Description

本明細書で開示される技術は、半導体装置に関する。 The technology disclosed in this specification relates to a semiconductor device.

特許文献１に、半導体装置が開示されている。この半導体装置では、半導体基板上に保護膜が設けられている。保護膜は、半導体基板の外周縁に沿って設けられているが、ダイシングにおいて保護膜がブレードと接触することを避けるために、保護膜は半導体基板の外周縁から間隔をあけて設けられている。以下では、半導体基板の表面のうち、保護膜よりも外側に位置する外周部分を、ダイシング領域という。 Patent Document 1 discloses a semiconductor device. In this semiconductor device, a protective film is provided on a semiconductor substrate. The protective film is provided along the outer peripheral edge of the semiconductor substrate, but in order to prevent the protective film from coming into contact with the blade during dicing, the protective film is provided apart from the outer peripheral edge of the semiconductor substrate. .. Hereinafter, the outer peripheral portion of the surface of the semiconductor substrate, which is located outside the protective film, is referred to as a dicing region.

特開２０１３−０３３７７５号公報JP, 2013-033775, A

ダイシングにおける半導体装置の損傷や異物の発生を避けるためには、ダイシング領域上になにも存在しないことが好ましい。しかしながら、ダイシング領域の全体で半導体基板が露出していると、半導体装置を封止体（例えばモールド樹脂）によって封止したときに、半導体基板と封止体との間の密着力が不足することがある。この場合、半導体装置が動作して発熱したときに、その発熱に起因する熱応力によって、半導体基板と封止体との間で剥離が生じるおそれがある。本明細書は、このようなトレードオフの問題を少なくとも部分的に解消し得る技術を提供する。 In order to avoid damage to the semiconductor device and generation of foreign matter during dicing, it is preferable that nothing exists on the dicing area. However, if the semiconductor substrate is exposed in the entire dicing region, the adhesion between the semiconductor substrate and the sealing body becomes insufficient when the semiconductor device is sealed with the sealing body (for example, mold resin). There is. In this case, when the semiconductor device operates to generate heat, thermal stress resulting from the heat generation may cause separation between the semiconductor substrate and the sealing body. The present specification provides a technique capable of at least partially solving such a trade-off problem.

本明細書が開示する半導体装置は、半導体基板と、半導体基板の一表面上に設けられた保護膜とを備える。保護膜は、半導体基板の外周縁に沿って延びるとともに、半導体基板の外周縁から間隔を空けて設けられている。半導体基板の前記一表面のうち、保護膜よりも外側に位置するダイシング領域には、絶縁膜が形成されている。この絶縁膜は、半導体基板の外周縁から中央に向かう方向において、絶縁膜が断続的に存在するパターンで形成されている。 The semiconductor device disclosed in this specification includes a semiconductor substrate and a protective film provided on one surface of the semiconductor substrate. The protective film extends along the outer peripheral edge of the semiconductor substrate and is provided at a distance from the outer peripheral edge of the semiconductor substrate. An insulating film is formed in the dicing region located outside the protective film on the one surface of the semiconductor substrate. The insulating film is formed in a pattern in which the insulating film is intermittently present in the direction from the outer peripheral edge of the semiconductor substrate toward the center.

上記した半導体装置では、半導体基板のダイシング領域に、絶縁膜が断続的に形成されている。このような構成によると、半導体装置を封止体（例えばモールド樹脂）によって封止したときに、いわゆるアンカー効果が生じることによって、半導体基板と封止体との間の密着力を高めることができる。その一方で、ダイシング領域に絶縁膜が存在していると、ダイシングブレードが絶縁膜に接触することによって、半導体基板から絶縁膜が剥離するおそれがある。しかしながら、絶縁膜は断続的に形成されているので、絶縁膜の剥離が発生した場合でも、その剥離や亀裂が保護膜まで進展することは抑制される。また、半導体基板から絶縁膜が脱落した場合でも、その欠片のサイズは比較的に小さくなることから、異物に起因して製造工程上の不具合が発生することも抑制される。 In the above semiconductor device, the insulating film is intermittently formed in the dicing region of the semiconductor substrate. According to such a configuration, when the semiconductor device is sealed with the sealing body (for example, mold resin), a so-called anchor effect is generated, so that the adhesion between the semiconductor substrate and the sealing body can be increased. .. On the other hand, if the insulating film is present in the dicing area, the insulating film may be peeled off from the semiconductor substrate due to the contact of the dicing blade with the insulating film. However, since the insulating film is formed intermittently, even if peeling of the insulating film occurs, the peeling or cracking of the insulating film is suppressed from propagating to the protective film. Further, even if the insulating film comes off from the semiconductor substrate, the size of the fragment becomes relatively small, so that it is possible to suppress the occurrence of defects in the manufacturing process due to the foreign matter.

実施例の半導体装置１０を模式的に示す平面図。The top view which shows the semiconductor device 10 of an Example typically. 図１中のＩＩ−ＩＩ線における断面図。Sectional drawing in the II-II line in FIG. 封止体３０に封したされた半導体装置１０のダイシング領域ＤＲを示す。The dicing region DR of the semiconductor device 10 sealed in the sealing body 30 is shown. 一変形例の半導体装置１０Ａを模式的に示す平面図。The top view which shows typically the semiconductor device 10A of a modification. 一変形例の半導体装置１０Ｂを模式的に示す平面図。The top view which shows the semiconductor device 10B of one modification typically. 一変形例の半導体装置１０Ｃを模式的に示す平面図。The top view which shows typically the semiconductor device 10C of a modification.

図面を参照して、実施例の半導体装置１０について説明する。半導体装置１０は、いわゆるパワー半導体素子であり、例えばインバータやコンバータといった電力変換装置に用いられる。一例ではあるが、本実施例の半導体装置１０は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。但し、半導体装置１０は、ＭＯＳＦＥＴに代えて、又は加えて、ＩＧＢＴ（Reverse-Conducting Insulated Gate Bipolar Transistor）やダイオードといった他のデバイスの構造及び機能を有してもよい。 A semiconductor device 10 according to an embodiment will be described with reference to the drawings. The semiconductor device 10 is a so-called power semiconductor element, and is used in a power conversion device such as an inverter or a converter. As an example, the semiconductor device 10 of this embodiment is a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor). However, the semiconductor device 10 may have the structure and function of another device such as an IGBT (Reverse-Conducting Insulated Gate Bipolar Transistor) or a diode instead of or in addition to the MOSFET.

図１、図２に示すように、半導体装置１０は、半導体基板１２と、半導体基板１２の上面１２ａに位置する上面電極１４と、半導体基板１２の下面１２ｂに位置する下面電極１６とを備える。半導体基板１２を構成する半導体材料については、特に限定されない。一例ではあるが、本実施例における半導体基板１２は、炭化シリコン（ＳｉＣ）の結晶体である炭化シリコン基板である。但し、半導体基板１２は、シリコン（Ｓｉ）や化合物半導体といった、他の半導体材料の基板であってもよい。 As shown in FIGS. 1 and 2, the semiconductor device 10 includes a semiconductor substrate 12, an upper surface electrode 14 located on the upper surface 12 a of the semiconductor substrate 12, and a lower surface electrode 16 located on the lower surface 12 b of the semiconductor substrate 12. The semiconductor material forming the semiconductor substrate 12 is not particularly limited. As an example, the semiconductor substrate 12 in the present embodiment is a silicon carbide substrate that is a crystal body of silicon carbide (SiC). However, the semiconductor substrate 12 may be a substrate made of another semiconductor material such as silicon (Si) or a compound semiconductor.

上面電極１４と下面電極１６のそれぞれは、例えば金属といった導体で構成されている。上面電極１４及び下面電極１６の具体的な構造については特に限定されない。一例ではあるが、本実施例における上面電極１４及び下面電極１６は、アルミニウム合金、チタン、ニッケル、金等を用いて構成されている。上面電極１４は、半導体基板１２の上面１２ａと接触しており、半導体基板１２内に設けられたＭＯＳＦＥＴのソース及びボディ（図示省略）へ電気的に接続されている。下面電極１６は、半導体基板１２の下面１２ｂと接触しており、半導体基板１２内に設けられたＭＯＳＦＥＴのドレイン（図示省略）へ電気的に接続されている。 Each of the upper surface electrode 14 and the lower surface electrode 16 is made of a conductor such as metal. The specific structures of the upper surface electrode 14 and the lower surface electrode 16 are not particularly limited. As one example, the upper surface electrode 14 and the lower surface electrode 16 in this embodiment are made of aluminum alloy, titanium, nickel, gold, or the like. The upper surface electrode 14 is in contact with the upper surface 12a of the semiconductor substrate 12, and is electrically connected to the source and body (not shown) of the MOSFET provided in the semiconductor substrate 12. The lower surface electrode 16 is in contact with the lower surface 12b of the semiconductor substrate 12 and is electrically connected to the drain (not shown) of the MOSFET provided in the semiconductor substrate 12.

半導体装置１０は、保護膜１８と絶縁膜２０とをさらに備える。保護膜１８と絶縁膜２０は、半導体基板１２の上面１２ａに設けられている。保護膜１８は、半導体基板１２の外周縁１２ｅに沿って延びており、平面視（図１参照）において枠状に形成されている。保護膜１８の内周縁１８ａは、上面電極１４を露出する開口を形成している。一例ではあるが、本実施例における保護膜１８は、絶縁体で構成されており、詳しくは、ポリイミドといった樹脂材料で構成されている。 The semiconductor device 10 further includes a protective film 18 and an insulating film 20. The protective film 18 and the insulating film 20 are provided on the upper surface 12 a of the semiconductor substrate 12. The protective film 18 extends along the outer peripheral edge 12e of the semiconductor substrate 12, and is formed in a frame shape in a plan view (see FIG. 1). The inner peripheral edge 18 a of the protective film 18 forms an opening that exposes the upper surface electrode 14. As one example, the protective film 18 in this embodiment is made of an insulator, and more specifically, made of a resin material such as polyimide.

保護膜１８は、半導体基板１２の外周縁１２ｅから間隔を空けて設けられている。即ち、保護膜１８の外周縁１８ｂは、半導体基板１２の外周縁１２ｅから離れて位置している。これは、半導体装置１０の製造工程において、半導体基板１２をダイシングするときに、ダイシングブレードが保護膜１８に接触することを避けるためである。以下、半導体基板１２の上面１２ａのうち、保護膜１８よりも外側に位置する領域（図２中のＤＲ）を、ダイシング領域ＤＲと称する。 The protective film 18 is provided at a distance from the outer peripheral edge 12e of the semiconductor substrate 12. That is, the outer peripheral edge 18b of the protective film 18 is located away from the outer peripheral edge 12e of the semiconductor substrate 12. This is to prevent the dicing blade from coming into contact with the protective film 18 when the semiconductor substrate 12 is diced in the manufacturing process of the semiconductor device 10. Hereinafter, a region (DR in FIG. 2) located outside the protective film 18 on the upper surface 12a of the semiconductor substrate 12 is referred to as a dicing region DR.

絶縁膜２０は、半導体基板１２の上面１２ａと保護膜１８との間に設けられている。加えて、本実施例の半導体装置１０では、ダイシング領域ＤＲにも絶縁膜２０が設けられている。この絶縁膜２０は、ダイシング領域ＤＲの全体ではなく、ダイシング領域ＤＲにおいて部分的に設けられている。一例ではあるが、本実施例の絶縁膜２０は、多重のリング状に形成されている。各々のリング状の絶縁膜２０は、保護膜１８と半導体基板１２の外周縁１２ｅとの間において、半導体基板１２の外周縁１２ｅ（あるいは、保護膜１８の外周縁１８ｂ）に沿って延びている。絶縁膜２０は、絶縁体で構成されており、一例ではあるが、酸化シリコンで構成された酸化膜である。 The insulating film 20 is provided between the upper surface 12 a of the semiconductor substrate 12 and the protective film 18. In addition, in the semiconductor device 10 of this embodiment, the insulating film 20 is also provided in the dicing region DR. The insulating film 20 is partially provided in the dicing region DR, not in the entire dicing region DR. As an example, the insulating film 20 of this embodiment is formed in a multiple ring shape. Each ring-shaped insulating film 20 extends along the outer peripheral edge 12e of the semiconductor substrate 12 (or the outer peripheral edge 18b of the protective film 18) between the protective film 18 and the outer peripheral edge 12e of the semiconductor substrate 12. .. The insulating film 20 is made of an insulator, and is an oxide film made of silicon oxide, which is an example.

上述したように、本実施例の半導体装置１０では、半導体基板１２のダイシング領域ＤＲにも、絶縁膜２０が設けられている。特に、絶縁膜２０は、多重のリング状に設けられおり、ダイシング領域ＤＲにおいて断続的に形成されている。このような構成によると、図３に示すように、半導体装置１０を封止体３０（例えばモールド樹脂）によって封止したときに、いわゆるアンカー効果が生じることによって、半導体基板１２と封止体３０との間の密着力を高めることができる。これにより、半導体装置１０が動作して発熱し、その発熱に起因する熱応力が生じたときでも、半導体基板１２と封止体３０との間の剥離を効果的に抑制することができる。 As described above, in the semiconductor device 10 of this embodiment, the insulating film 20 is also provided in the dicing region DR of the semiconductor substrate 12. In particular, the insulating film 20 is provided in a multiple ring shape and is intermittently formed in the dicing region DR. With such a configuration, as shown in FIG. 3, when the semiconductor device 10 is sealed with the sealing body 30 (for example, a molding resin), a so-called anchor effect is generated, so that the semiconductor substrate 12 and the sealing body 30. It is possible to increase the adhesiveness between and. Accordingly, even when the semiconductor device 10 operates to generate heat and thermal stress caused by the heat generation occurs, peeling between the semiconductor substrate 12 and the sealing body 30 can be effectively suppressed.

特に、本実施例における半導体基板１２は、炭化シリコン基板である。炭化シリコン基板は、シリコン基板よりもヤング率が高い。従って、半導体基板１２に生じる熱応力も比較的に高くなる。この場合、半導体基板１２と封止体３０との間で剥離が生じやすく、特に、半導体基板１２の外周部分であるダイシング領域ＤＲにおいて、その傾向は顕著となる。この点に関して、本実施例の半導体装置１０のように、ダイシング領域ＤＲにおいて絶縁膜２０が断続的に形成されていれば、そのような剥離を効果的に抑制することができる。即ち、本明細書が開示するダイシング領域ＤＲの構造は、炭化シリコン基板に限られず、ヤング率の高い半導体基板を用いた各種の半導体装置に対しても、同様に採用することができる。 In particular, the semiconductor substrate 12 in this embodiment is a silicon carbide substrate. The silicon carbide substrate has a higher Young's modulus than the silicon substrate. Therefore, the thermal stress generated in the semiconductor substrate 12 also becomes relatively high. In this case, peeling is likely to occur between the semiconductor substrate 12 and the sealing body 30, and this tendency becomes remarkable particularly in the dicing region DR which is the outer peripheral portion of the semiconductor substrate 12. In this regard, if the insulating film 20 is intermittently formed in the dicing region DR like the semiconductor device 10 of the present embodiment, such peeling can be effectively suppressed. That is, the structure of the dicing region DR disclosed in the present specification is not limited to the silicon carbide substrate and can be similarly applied to various semiconductor devices using a semiconductor substrate having a high Young's modulus.

その一方で、ダイシング領域ＤＲに絶縁膜２０が存在していると、ダイシングブレードが絶縁膜２０に接触することによって、半導体基板１２から絶縁膜２０が剥離するおそれがある。しかしながら、絶縁膜２０は、断続的に形成されている。より詳しくは、絶縁膜２０が、半導体基板１２の外周縁１２ｅから中央に向かう方向において、絶縁膜２０が断続的に存在するパターンで形成されている。このような構成によると、絶縁膜２０の剥離が仮に発生した場合であっても、その剥離や亀裂が保護膜１８まで進展することは抑制される。また、半導体基板１２から絶縁膜２０の欠片が脱落した場合でも、その欠片のサイズは比較的に小さくなるので、異物に起因して製造工程上の不具合が発生することも抑制される。 On the other hand, if the insulating film 20 exists in the dicing region DR, the insulating film 20 may be peeled off from the semiconductor substrate 12 due to the dicing blade coming into contact with the insulating film 20. However, the insulating film 20 is formed intermittently. More specifically, the insulating film 20 is formed in a pattern in which the insulating film 20 is present intermittently in the direction from the outer peripheral edge 12e of the semiconductor substrate 12 toward the center. According to such a configuration, even if the insulating film 20 is peeled off, the peeling or cracking of the insulating film 20 is suppressed from reaching the protective film 18. Further, even if a fragment of the insulating film 20 is dropped from the semiconductor substrate 12, the size of the fragment is relatively small, so that a defect in the manufacturing process due to a foreign substance can be suppressed.

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。 Although the embodiments of the present invention have been described above in detail, these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.

例えば、図４−図６に示すように、ダイシング領域ＤＲにおける絶縁膜２０の形成パターンは、様々に変更可能である。図４に示す一変形例の半導体装置１０Ａでは、絶縁膜２０が複数のドット状に形成されている。この場合、ドットの形状、大きさ、数、間隔といった設計上のパラメータは、様々に変更することができる。図５に示す一変形例の半導体装置１０Ｂでは、絶縁膜２０が複数の多角形で形成されている。この場合、多角形の形状、大きさ、数、間隔といった設計上のパラメータは、様々に変更することができる。そして、図６に示す一変形例の半導体装置１０Ｃでは、絶縁膜２０が複数の直線によって形成されている。この場合、直線の太さ、数、間隔といった設計上のパラメータは、様々に変更することができる。いずれの例においても、絶縁膜２０は、半導体基板１２の外周縁１２ｅから中央に向かう方向において、絶縁膜２０が断続的に存在するパターンで形成されている。絶縁膜２０は、例えばエッチングによって形成することができ、複雑なパターンや微細なパターンもあっても容易に形成することができる。 For example, as shown in FIGS. 4 to 6, the formation pattern of the insulating film 20 in the dicing region DR can be variously changed. In a semiconductor device 10A of a modification shown in FIG. 4, the insulating film 20 is formed in a plurality of dots. In this case, design parameters such as dot shape, size, number, and spacing can be changed variously. In the semiconductor device 10B of the modification shown in FIG. 5, the insulating film 20 is formed in a plurality of polygons. In this case, design parameters such as polygonal shape, size, number, and interval can be changed variously. In the semiconductor device 10C of the modified example shown in FIG. 6, the insulating film 20 is formed by a plurality of straight lines. In this case, the design parameters such as the thickness, the number, and the interval of the straight lines can be changed variously. In any of the examples, the insulating film 20 is formed in a pattern in which the insulating film 20 is present intermittently in the direction from the outer peripheral edge 12e of the semiconductor substrate 12 toward the center. The insulating film 20 can be formed by etching, for example, and can be easily formed even with a complicated pattern or a fine pattern.

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載された組合せに限定されるものではない。また、本明細書又は図面に例示した技術は、複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 The technical elements described in the present specification or the drawings exert technical utility alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. Further, the technique illustrated in the present specification or the drawings can achieve a plurality of purposes at the same time, and achieving the one purpose among them has technical utility.

１０、１０Ａ、１０Ｂ、１０Ｃ：半導体装置
１２：半導体基板
１４：上面電極
１６：下面電極
１８：保護膜
２０：絶縁膜
３０：封止体 10, 10A, 10B, 10C: semiconductor device 12: semiconductor substrate 14: upper surface electrode 16: lower surface electrode 18: protective film 20: insulating film 30: sealing body

Claims

A semiconductor substrate,
A protective film provided on one surface of the semiconductor substrate,
The protective film extends along the outer peripheral edge of the semiconductor substrate and is provided at a distance from the outer peripheral edge of the semiconductor substrate,
An insulating film is formed on the one surface of the semiconductor substrate in a dicing region located outside the protective film,
The insulating film is formed in a pattern in which the insulating film is intermittently present in a direction from the outer peripheral edge of the semiconductor substrate toward the center.
Semiconductor device.