JP2020086878A - プロセスユニット並びに電子タグ及びその製造方法 - Google Patents
プロセスユニット並びに電子タグ及びその製造方法 Download PDFInfo
- Publication number
- JP2020086878A JP2020086878A JP2018219734A JP2018219734A JP2020086878A JP 2020086878 A JP2020086878 A JP 2020086878A JP 2018219734 A JP2018219734 A JP 2018219734A JP 2018219734 A JP2018219734 A JP 2018219734A JP 2020086878 A JP2020086878 A JP 2020086878A
- Authority
- JP
- Japan
- Prior art keywords
- command
- thin film
- line
- command storage
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
図1において、RFIDシステム10は、センサタグ(センサ付き電子タグ)12と、このセンサタグ12から情報を非接触で読み取りまた設定等を書き込むリーダライタ(インテロゲータ)14とを有する。センサタグ12は、センサ15(図2参照)を有している。このセンサタグ12は、対象物16に取り付けられて使用される。対象物16は、物理量や化学量をセンサ15が測定する対象であるのと同時に、センサタグ12に設定される固有IDによって識別される対象にもなる。対象物16は、特に限定されず、例えば商品や貨物等の物、動物や人等の生体等である。
第2実施形態は、プロセスユニットが搬送波検知信号の入力に応答して内部入力コマンドの送出を開始するように構成したものある。なお、以下に説明する他は、第1実施形態と同様であり、同じ構成部材には同一の符号を付して、その詳細な説明を省略する。
12 センサタグ
15 センサ
21 フレキシブル基板
22 アンテナ
25 ユニットチップ
31 制御部
32 送受信部
35 指示部
36 コマンド格納メモリ
41 プロセスユニット
51、52,52A 薄膜トランジスタ
97 抵抗体
BL ビット線
GL グランド線
PL 電源線
WL ワード線
Claims (26)
- アンテナを介して受信した信号を復調するとともに入力データに基づいて変調した信号を前記アンテナを介して送信する送受信部と、電子タグの動作を制御するとともに、前記電子タグに関する複数の動作のいずれかのコマンドが入力されたときに、当該コマンドに基づく動作を実行する制御部とが設けられるタグ用基板に実装され、
1または複数の前記コマンドを格納する不揮発性のコマンド格納部と、
前記コマンド格納部から前記コマンドを読み出し、前記制御部に入力する指示部と
を備えることを特徴とするプロセスユニット。 - 前記指示部及び前記コマンド格納部は、前記タグ用基板に実装される1つのユニットチップに設けられていることを特徴とする請求項1に記載のプロセスユニット。
- 前記コマンド格納部は、書き込みが1回だけ許容されることを特徴とする請求項1または2に記載のプロセスユニット。
- 前記指示部及び前記コマンド格納部を構成するトランジスタが薄膜トランジスタであることを特徴とする請求項1ないし3のいずれか1項に記載のプロセスユニット。
- 前記薄膜トランジスタは、活性領域が有機半導体、カーボンナノチューブ、グラフェン、酸化物半導体、金属化合物からなる半導体で形成されていることを特徴とする請求項4に記載のプロセスユニット。
- 前記コマンド格納部は、
前記コマンドのビットデータに対応した前記薄膜トランジスタが設けられ、
前記薄膜トランジスタは、ドレイン及びソースの一方がビットデータを出力するための読出し線に接続され、他方が相対的に低電位になる低電位線及び高電位になる高電位線とからなる信号線対の一方に接続される
ことを特徴とする請求項4または5に記載のプロセスユニット。 - 前記コマンド格納部は、
複数の前記コマンドの格納が可能であり、
複数の前記薄膜トランジスタがマトリクス状に配列したセルアレイと、
前記セルアレイの列毎に設けられ、列内の前記薄膜トランジスタのドレイン及びソースの一方がそれぞれ接続された読出し線と、
前記セルアレイの行毎に設けられ、行内の前記薄膜トランジスタのゲートにそれぞれ接続された行選択線と、
前記セルアレイの列方向に延在して列毎に設けられた相対的に低電位になる低電位線及び高電位になる高電位線とからなり、前記低電位線及び前記高電位線のいずれか一方が前記薄膜トランジスタのドレイン及びソースの他方に接続される信号線対と
を備えることを特徴とする請求項4または5に記載のプロセスユニット。 - 前記コマンド格納部は、
相対的に低い抵抗または高い抵抗に設定可能な抵抗体と前記薄膜トランジスタとが直列に接続された直列回路を含む前記コマンドのビットデータに対応するセルが設けられ、
前記直列回路は、所定の電位にされる入力線とビットデータを出力するための読出し線との間に接続され、
前記抵抗体は、前記セルが記憶するビットデータに対応して相対的に低い抵抗または高い抵抗のいずれかにされる
ことを特徴とする請求項4または5に記載のプロセスユニット。 - 前記コマンド格納部は、
複数の前記コマンドの格納が可能であり、
相対的に低い抵抗または高い抵抗に設定可能な抵抗体と前記薄膜トランジスタとが直列に接続された直列回路を含む複数のセルがマトリクス状に配列したセルアレイと、
前記セルアレイの列毎に設けられ、列内の前記セルの前記直列回路の一端がそれぞれ接続された読出し線と、
前記セルアレイの列方向に延在して列毎に設けられ、列内の前記セルの前記直列回路の他端がそれぞれ接続されるとともに所定の電位にされる入力線と、
前記セルアレイの行毎に設けられ、行内の前記薄膜トランジスタのゲートにそれぞれ接続された行選択線と
を備え、
前記抵抗体は、前記セルが記憶するビットデータに対応して、相対的に低い抵抗または高い抵抗のいずれかにされる
ことを特徴とする請求項4または5に記載のプロセスユニット。 - さらに外界の物理量または化学量を測定するセンサが前記タグ用基板に設けられることを特徴とする請求項1ないし9のいずれか1項に記載のプロセスユニット。
- 前記コマンドには、前記センサによる測定間隔を設定する前記コマンドが含まれることを特徴とする請求項10に記載のプロセスユニット。
- 前記コマンドには、固有IDを設定する前記コマンドが含まれることを特徴とする請求項1ないし11のいずれか1項に記載のプロセスユニット。
- アンテナを介して受信した信号を復調するとともに入力データに基づいて変調した信号を前記アンテナを介して送信する送受信部と、
電子タグの動作を制御するとともに、電子タグに関する複数の動作のいずれかのコマンドが入力されたときに、当該コマンドに基づく動作を実行する制御部と、
1または複数の前記コマンドを格納した不揮発性のコマンド格納部と、
前記コマンド格納部から前記コマンドを読み出し、前記制御部に送る指示部と
を備えることを特徴とする電子タグ。 - 前記指示部と前記コマンド格納部とは、タグ用基板に実装される1つのユニットチップに設けられていることを特徴とする請求項13に記載の電子タグ。
- 前記コマンド格納部は、書き込みが1回だけ許容されるものであることを特徴とする請求項13または14に記載の電子タグ。
- 前記指示部及び前記コマンド格納部を構成するトランジスタが薄膜トランジスタであることを特徴とする請求項13ないし15のいずれか1項に記載の電子タグ。
- 前記薄膜トランジスタは、活性領域が有機半導体、カーボンナノチューブ、グラフェン、酸化物半導体、金属化合物からなる半導体で形成されていることを特徴とする請求項16に記載の電子タグ。
- さらに外界の物理量または化学量を測定するセンサを備えることを特徴とする請求項13ないし17のいずれか1項に記載の電子タグ。
- アンテナを介して受信した信号を復調するとともに入力データに基づいて変調した信号を前記アンテナを介して送信する送受信部と、電子タグの動作を制御するとともに、前記電子タグに関する複数の動作のいずれかのコマンドが入力されたときに、当該コマンドに基づく動作を実行する制御部と、前記コマンドを格納した不揮発性のコマンド格納部と、前記コマンド格納部から前記コマンドを読み出し前記制御部に送る指示部とをタグ用基板に実装する実装工程と、
前記実装工程による前記コマンド格納部の前記タグ用基板への実装の前または後に、前記コマンド格納部に1または複数の前記コマンドを書き込んで格納するコマンド格納工程と
を有することを特徴とする電子タグの製造方法。 - 前記実装工程は、前記指示部と前記コマンド格納部とが設けられた1つのユニットチップを前記タグ用基板に実装することを特徴とする請求項19に記載の電子タグの製造方法。
- 前記コマンド格納部は、書き込みが1回だけ許容されるものであることを特徴とする請求項19または20に記載の電子タグの製造方法。
- 前記コマンド格納部は、
前記コマンドのビットデータに対応した薄膜トランジスタと、
前記薄膜トランジスタのドレイン及びソースの一方が接続された読出し線と、
相対的に低電位になる低電位線及び高電位になる高電位線とからなる信号線対と
を備えており、
前記コマンド格納工程は、
前記薄膜トランジスタのドレイン及びソースの他方に、前記低電位線及び前記高電位線のいずれか一方を接続することを特徴とする請求項21に記載の電子タグの製造方法。 - 前記コマンド格納部は、
複数の薄膜トランジスタがマトリクス状に配列したセルアレイと、
前記セルアレイの列毎に設けられ、列内の前記薄膜トランジスタのドレイン及びソースの一方がそれぞれ接続された読出し線と、
前記セルアレイの行毎に設けられ、行内の前記薄膜トランジスタのゲートにそれぞれ接続された行選択線と、
前記セルアレイの列方向に延在して列毎に設けられた相対的に低電位にされる低電位線及び高電位にされる高電位線とからなる信号線対と
を備え、複数の前記コマンドの格納が可能にされており、
前記コマンド格納工程は、
前記セルアレイ内の各々の前記薄膜トランジスタについて、ドレイン及びソースの他方に、前記低電位線及び前記高電位線のいずれか一方を接続することを特徴とする請求項21に記載の電子タグの製造方法。 - 前記コマンド格納部は、
所定の電位にされる入力線と、
ビットデータを出力するための読出し線と、
相対的に低い抵抗または高い抵抗に設定可能な抵抗体と薄膜トランジスタとが直列に接続された直列回路を含み、前記直列回路が前記入力線と前記読出し線との間に接続された前記コマンドのビットデータに対応するセルと
を備えており、
前記コマンド格納工程は、
前記抵抗体を、前記セルが記憶するビットデータに対応して相対的に高い抵抗または低い抵抗のいずれかとすることを特徴とする請求項21に記載の電子タグの製造方法。 - 前記コマンド格納部は、
相対的に低い抵抗または高い抵抗に設定可能な抵抗体と薄膜トランジスタとが直列に接続された直列回路を含む複数のセルがマトリクス状に配列したセルアレイと、
前記セルアレイの列毎に設けられ、列内の前記セルの前記直列回路の一端がそれぞれ接続された読出し線と、
前記セルアレイの列方向に延在して列毎に設けられた所定の電位にされ、列内の前記セルの前記直列回路の他端がそれぞれ接続された入力線と、
前記セルアレイの行毎に設けられ行内の前記薄膜トランジスタのゲートにそれぞれ接続された行選択線と
を備え、複数の前記コマンドの格納が可能にされており、
前記コマンド格納工程は、
前記抵抗体を、前記セルが記憶するビットデータに対応して相対的に低い抵抗または高い抵抗のいずれかにすることを特徴とする請求項21に記載の電子タグの製造方法。 - 前記実装工程は、さらに外界の物理量または化学量を測定するセンサを、前記タグ用基板に実装することを特徴とする請求項19ないし25のいずれか1項に記載の電子タグの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018219734A JP7136448B2 (ja) | 2018-11-22 | 2018-11-22 | プロセスユニット並びに電子タグ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018219734A JP7136448B2 (ja) | 2018-11-22 | 2018-11-22 | プロセスユニット並びに電子タグ及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020086878A true JP2020086878A (ja) | 2020-06-04 |
JP2020086878A5 JP2020086878A5 (ja) | 2021-12-09 |
JP7136448B2 JP7136448B2 (ja) | 2022-09-13 |
Family
ID=70909989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018219734A Active JP7136448B2 (ja) | 2018-11-22 | 2018-11-22 | プロセスユニット並びに電子タグ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7136448B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2804778C1 (ru) * | 2022-11-07 | 2023-10-05 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский государственный университет имени М.В.Ломоносова" (МГУ) | Проводящий композитный материал на основе сопряженных полимеров с графеном |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005251176A (ja) * | 2004-02-04 | 2005-09-15 | Semiconductor Energy Lab Co Ltd | Idラベル、idタグ及びidカード |
JP2009282599A (ja) * | 2008-05-20 | 2009-12-03 | Sony Corp | 情報処理装置、情報処理システム、および情報処理方法、並びにコンピュータ・プログラム |
-
2018
- 2018-11-22 JP JP2018219734A patent/JP7136448B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005251176A (ja) * | 2004-02-04 | 2005-09-15 | Semiconductor Energy Lab Co Ltd | Idラベル、idタグ及びidカード |
JP2009282599A (ja) * | 2008-05-20 | 2009-12-03 | Sony Corp | 情報処理装置、情報処理システム、および情報処理方法、並びにコンピュータ・プログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2804778C1 (ru) * | 2022-11-07 | 2023-10-05 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский государственный университет имени М.В.Ломоносова" (МГУ) | Проводящий композитный материал на основе сопряженных полимеров с графеном |
Also Published As
Publication number | Publication date |
---|---|
JP7136448B2 (ja) | 2022-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Zhan et al. | Materials capability and device performance in flexible electronics for the Internet of Things | |
CN100585731C (zh) | 存储器件制造中的方法 | |
CN100576593C (zh) | 存储设备和半导体器件 | |
EP1825478B1 (en) | Semiconductor device and method for manufacturing the same | |
US9768210B2 (en) | Semiconductor device having antenna and sensor elements | |
EP2369621A2 (en) | System and method to track and authenticate semiconductor chips, multi-chip package modules and derivative system products | |
US20130284812A1 (en) | Electronic storage system with environmentally-alterable conductor | |
Blache et al. | Organic CMOS circuits for RFID applications | |
US20090154262A1 (en) | Semiconductor device and method for writing data into memory | |
Hester et al. | Printed motes for IoT wireless networks: State of the art, challenges, and outlooks | |
CN106156824A (zh) | 混合传感器/通信设备和方法 | |
US7466230B2 (en) | Device for the storage of solid and/or liquid and/or gaseous objects | |
JP7136448B2 (ja) | プロセスユニット並びに電子タグ及びその製造方法 | |
US8314417B2 (en) | Memory device and semiconductor device | |
US8356758B1 (en) | Making storage system having modifiable conductor and memory | |
CN101943667A (zh) | 半导体器件 | |
US20130284813A1 (en) | Altering conductor in electronic storage system | |
US10509928B2 (en) | Information collection system | |
WO2008111409A1 (ja) | 半導体チップ及び半導体装置 | |
US8745861B2 (en) | Method of making a storage system having an environmentally-modifiable conductor | |
CN109074505A (zh) | 传感系统 | |
Elsobky et al. | Hybrid Systems-in-foil | |
JP2006191005A (ja) | 記憶装置及びその作製方法並びに半導体装置及びその作製方法 | |
Kang et al. | High Security FeRAM‐Based EPC C1G2 UHF (860 MHz‐960 MHz) Passive RFID Tag Chip | |
US20130284810A1 (en) | Electronic storage system with code circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211026 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211026 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220728 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7136448 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |