JP2020086399A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2020086399A5 JP2020086399A5 JP2018225516A JP2018225516A JP2020086399A5 JP 2020086399 A5 JP2020086399 A5 JP 2020086399A5 JP 2018225516 A JP2018225516 A JP 2018225516A JP 2018225516 A JP2018225516 A JP 2018225516A JP 2020086399 A5 JP2020086399 A5 JP 2020086399A5
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch element
- circuit
- edge
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000875 corresponding Effects 0.000 claims 29
- 238000009499 grossing Methods 0.000 claims 16
- 241001442055 Vipera berus Species 0.000 claims 7
- 230000001934 delay Effects 0.000 claims 6
- 239000000463 material Substances 0.000 claims 4
- 230000001276 controlling effect Effects 0.000 claims 2
- 230000003111 delayed Effects 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
Claims (20)
- 交流電圧におけるゼロクロスのタイミングを示す第一エッジと、前記交流電圧の電圧レベルに応じて前記第一エッジに対する時間間隔が変化する第二エッジとを含むパルス信号を生成するパルス生成回路を有し、
前記パルス生成回路は、前記ゼロクロスのタイミングにおいて前記第一エッジを生成する第一エッジ回路と、前記交流電圧に応じたタイミングに前記第二エッジを生成する第二エッジ回路と、を有し、
前記第一エッジ回路は、前記交流電圧の電圧レベルが第一レベルであるときに前記第一エッジを生成し、
前記第二エッジ回路は、前記交流電圧又は前記交流電圧に応じた電圧を検出し、検出した電圧レベルが第二レベルであるときに前記第二エッジを生成することを特徴とする電源装置。 - 前記第一エッジ回路は、
前記交流電圧が閾値を超えると導通し、前記交流電圧が閾値を超えていなければ非導通となる第一スイッチ素子を有し、
前記第二エッジ回路は、
前記交流電圧の位相を遅らせる遅延回路と、
前記位相の遅延した交流電圧が印加される制御端子を有し、前記制御端子に印加された電圧に応じて導通状態と非導通状態とが切り替わる第二スイッチ素子と、
を有し、
前記第一スイッチ素子と前記第二スイッチ素子とは直列に接続されており、
前記第一エッジ回路は、前記第一スイッチ素子が導通状態から非導通状態に変化することで前記ゼロクロスのタイミングを示す前記第一エッジを生成し、
前記第二エッジ回路は、前記第一スイッチ素子が導通状態で、前記交流電圧の電圧レベルに応じて前記第二スイッチ素子が非導通状態から導通状態に変化することで前記第二エッジを生成することを特徴とする請求項1に記載の電源装置。 - 前記第一エッジ回路は、
前記交流電圧が閾値を超えると導通し、前記交流電圧が閾値を超えていなければ非導通となる第一スイッチ素子を有し、
前記第二エッジ回路は、
前記交流電圧を分圧して前記交流電圧に応じた電圧を生成する第一分圧回路と、
前記交流電圧の位相を遅延させる遅延回路と、
前記第一分圧回路から出力される電圧と前記遅延回路から出力される電圧とを加算する加算回路と、
前記加算回路から出力される電圧が印加される制御端子を有し、前記制御端子に印加された電圧に応じて導通状態と非導通状態とが切り替わる第二スイッチ素子と、
を有し、
前記第一スイッチ素子と前記第二スイッチ素子とは直列に接続されており、
前記第一エッジ回路は、前記第一スイッチ素子が導通状態から非導通状態に変化することで前記ゼロクロスのタイミングを示す前記第一エッジを生成し、
前記第二エッジ回路は、前記第一スイッチ素子が導通状態で、前記加算回路から出力される電圧の電圧レベルに応じて前記第二スイッチ素子が非導通状態から導通状態に変化することで前記第二エッジを生成することを特徴とする請求項1に記載の電源装置。 - 前記第一エッジ回路は、
前記交流電圧を整流及び平滑して直流電圧を生成する整流平滑回路と、
前記整流平滑回路で生成された前記直流電圧を供給されて動作し、前記交流電圧に応じた電圧が印加される制御端子を有し、前記交流電圧に応じた電圧が閾値を超えると導通し、前記交流電圧に応じた電圧が前記閾値を超えていなければ非導通となる第一スイッチ素子と、
を有し、
前記第二エッジ回路は、
前記交流電圧の位相を進める位相回路と、
前記位相回路により位相を進められた交流電圧が印加される制御端子を有し、前記制御端子に印加された電圧に応じて導通状態と非導通状態とが切り替わる第二スイッチ素子と、
を有し、
前記第一スイッチ素子と前記第二スイッチ素子とは並列に接続されており、
前記第一エッジ回路は、前記第一スイッチ素子が導通状態から非導通状態に変化することで前記ゼロクロスのタイミングを示す前記第一エッジを生成し、
前記第二エッジ回路は、前記第一スイッチ素子が導通可能な状態のときに、前記交流電圧の電圧レベルに応じて前記第二スイッチ素子が導通状態から非導通状態に変化することで前記第二エッジを生成することを特徴とする請求項1に記載の電源装置。 - 前記第一エッジ回路は、
前記交流電圧を整流及び平滑して直流電圧を生成する整流平滑回路と、
前記整流平滑回路で生成された前記直流電圧を供給されて動作し、前記交流電圧に応じた電圧が印加される制御端子を有し、前記交流電圧に応じた電圧が閾値を超えると導通し、前記交流電圧に応じた電圧が前記閾値を超えていなければ非導通となる第一スイッチ素子と、
を有し、
前記第二エッジ回路は、
前記交流電圧を分圧して前記交流電圧に応じた電圧を生成する第一分圧回路と、
前記交流電圧の位相を遅延させる遅延回路と、
前記第一分圧回路から出力される電圧と前記遅延回路から出力される電圧とを加算する加算回路と、
前記加算回路から出力される電圧が印加される制御端子を有し、前記制御端子に印加された電圧に応じて導通状態と非導通状態とが切り替わる第二スイッチ素子と、
前記第二スイッチ素子により前記整流平滑回路で生成された前記直流電圧の印加が制御される制御端子を有し、前記第一スイッチ素子と並列に接続された第三スイッチ素子と、を有し、
前記第一エッジ回路は、前記第一スイッチ素子が導通状態から非導通状態に変化することで前記ゼロクロスのタイミングを示す前記第一エッジを生成し、
前記第二エッジ回路は、前記第一スイッチ素子が導通可能な状態のときに、前記交流電圧の電圧レベルに応じて前記第二スイッチ素子が非導通状態から導通状態に変化することで前記第三スイッチ素子が導通状態から非導通状態に変化することで前記第二エッジを生成することを特徴とする請求項1に記載の電源装置。 - 前記第一スイッチ素子は、整流素子と半導体スイッチとの直列接続により形成されていることを特徴とする請求項4又は請求項5に記載の電源装置。
- 前記第一エッジ回路は、
前記交流電圧が閾値を超えると導通し、前記交流電圧が閾値を超えていなければ非導通となる第一スイッチ素子を有し、
前記第二エッジ回路は、
前記交流電圧を分圧して前記交流電圧に応じた電圧を生成する第一分圧回路と、
前記交流電圧の位相を遅延させる遅延回路と、
前記第一分圧回路から出力される電圧と前記遅延回路から出力される電圧とを加算する加算回路と、
前記加算回路から出力される電圧が印加される制御端子を有し、前記制御端子に印加された電圧に応じて導通状態と非導通状態とが切り替わる第二スイッチ素子と、
前記第二スイッチ素子により前記交流電圧から生成された直流電圧の印加が制御される制御端子を有し、前記第一スイッチ素子と並列に接続された第三スイッチ素子と、
を有し、
前記第一エッジ回路は、前記第一スイッチ素子が導通状態から非導通状態に変化することで前記ゼロクロスのタイミングを示す前記第一エッジを生成し、
前記第二エッジ回路は、前記第一スイッチ素子が導通状態で、前記交流電圧の電圧レベルに応じて前記第二スイッチ素子が非導通状態から導通状態に変化することで前記第三スイッチ素子が導通状態から非導通状態に変化することで前記第二エッジを生成することを特徴とする請求項1に記載の電源装置。 - 前記第二エッジ回路は、
前記交流電圧を整流及び平滑して直流電圧を生成する整流平滑回路と、
前記整流平滑回路で生成された前記直流電圧を分圧して前記第二スイッチ素子の前記制御端子に印加する第二分圧回路と、
を有することを特徴とする請求項3又は請求項7に記載の電源装置。 - 前記第一エッジ回路は、
前記交流電圧を整流及び平滑して直流電圧を生成する整流平滑回路と、
前記整流平滑回路で生成された前記直流電圧を供給されて動作し、前記交流電圧に応じた電圧が印加される制御端子を有し、前記交流電圧に応じた電圧が閾値を超えると導通し、前記交流電圧に応じた電圧が前記閾値を超えていなければ非導通となる第一スイッチ素子と、
を有し、
前記第二エッジ回路は、
前記制御端子に印加された電圧に応じて導通状態と非導通状態とが切り替わる第二スイッチ素子と、
ヒステリシス特性を有し、前記交流電圧に応じた電圧に応じて前記第二スイッチ素子の導通状態と非導通状態とを切り替えるコンパレータと、
を有し、
前記第一スイッチ素子と前記第二スイッチ素子とは直列に接続されており、
前記コンパレータは、前記第一スイッチ素子が導通可能な状態のときに、前記ゼロクロスのタイミングにおいて前記第二スイッチ素子が前記第一エッジを生成するよう前記第二スイッチ素子を非導通状態から導通状態に変化させ、前記交流電圧に応じた電圧の傾きに応じたタイミングに前記第二エッジが生成されるように前記第二スイッチ素子を導通状態から非導通状態に変化させることを特徴とする請求項1に記載の電源装置。 - 前記第一エッジ回路は、
前記交流電圧を整流及び平滑して直流電圧を生成する整流平滑回路と、
前記整流平滑回路で生成された前記直流電圧を供給されて動作し、前記交流電圧に応じた電圧が印加される制御端子を有し、前記交流電圧に応じた電圧が閾値を超えると導通し、前記交流電圧に応じた電圧が前記閾値を超えていなければ非導通となる第一スイッチ素子と、
前記第一スイッチ素子への前記整流平滑回路で生成された前記直流電圧を供給又は遮断する第一切替回路と、
を有し、
前記第二エッジ回路は、
前記交流電圧の位相を遅延させる遅延回路と、
前記遅延回路から出力される電圧と、前記交流電圧を分圧して前記交流電圧に応じて生成された電圧を加算した電圧が印加される制御端子を有し、前記制御端子に印加された電圧に応じて導通状態と非導通状態とが切り替わる第二スイッチ素子と、
を有し、
前記第一切替回路は、前記第二スイッチ素子が導通状態のときには前記第一スイッチ素子へ前記直流電圧を供給し、前記第二スイッチ素子が非導通状態のときには前記第一スイッチ素子への前記直流電圧の供給を遮断し、
前記第一切替回路に並列に設けられ、前記第一スイッチ素子へ前記直流電圧を供給する電力供給路を接続又は切断する第二切替回路と、
前記第二切替回路により前記電力供給路が接続されている第一の状態と、前記電力供給路が切断されている第二の状態での前記パルス信号を取得する制御手段と、
を備え、
前記第二切替回路が前記電力供給路を接続している第一の状態では、前記第一エッジ回路は、前記第一スイッチ素子が導通状態から非導通状態に変化することで前記ゼロクロスのタイミングを示す前記第一エッジを生成し、前記第一スイッチ素子が非導通状態から導通状態に変化することで前記第二エッジを生成し、
前記第二切替回路が前記電力供給路を切断している第二の状態では、前記第一エッジ回路は、前記第二スイッチ素子が非導通状態のときには、前記第一スイッチ素子が導通状態から非導通状態に変化することで前記ゼロクロスのタイミングを示す前記第一エッジを生成し、前記第一スイッチ素子が非導通状態から導通状態に変化することで前記第二エッジを生成することを特徴とする請求項1に記載の電源装置。 - 前記制御手段は、前記第二切替回路を制御し、前記電力供給路の接続、又は切断を行うことを特徴とする請求項10に記載の電源装置。
- 前記第二切替回路は、前記電力供給路の接続を行い、所定の時間が経過すると、前記電力供給路を切断することを特徴とする請求項10に記載の電源装置。
- 前記第一エッジ回路は、
前記交流電圧が閾値を超えると導通し、前記交流電圧が閾値を超えていなければ非導通となる第一スイッチ素子を有し、
前記第二エッジ回路は、
前記交流電圧の位相を遅延させる遅延回路と、
前記遅延回路から出力される電圧と、前記交流電圧を分圧して前記交流電圧に応じて生成された電圧を加算した電圧が印加される制御端子を有し、前記制御端子に印加された電圧に応じて導通状態と非導通状態とが切り替わる第二スイッチ素子と、
を有し、
前記第一スイッチ素子と前記第二スイッチ素子とは直列に接続され、
前記第二スイッチ素子の出力端子と入力端子との間に接続され、前記第二スイッチ素子を短絡させる外部回路と、
前記外部回路が接続されて前記第二スイッチ素子が短絡されている第一の状態と、前記外部回路が外され、前記第二スイッチ素子が短絡されていない第二の状態での前記パルス信号を取得する制御手段と、
を備え、
前記外部回路が接続されて前記第二スイッチ素子が短絡されている第一の状態では、前記第一エッジ回路は、前記第一スイッチ素子が導通状態から非導通状態に変化することで前記ゼロクロスのタイミングを示す前記第一エッジを生成し、前記第一スイッチ素子が非導通状態から導通状態に変化することで前記第二エッジを生成し、
前記外部回路が外され、前記第二スイッチ素子が短絡されていない第二の状態では、前記第一エッジ回路は、前記第二スイッチ素子が導通状態のときには、前記第一スイッチ素子が導通状態から非導通状態に変化することで前記ゼロクロスのタイミングを示す前記第一エッジを生成し、前記第一スイッチ素子が非導通状態から導通状態に変化することで前記第二エッジを生成することを特徴とする請求項1に記載の電源装置。 - 前記第一エッジ回路は、
前記交流電圧を整流及び平滑して直流電圧を生成する整流平滑回路と、
前記整流平滑回路で生成された前記直流電圧を供給されて動作し、前記交流電圧に応じた電圧が印加される制御端子を有し、前記交流電圧に応じた電圧が閾値を超えると導通し、前記交流電圧に応じた電圧が前記閾値を超えていなければ非導通となる第一スイッチ素子と、
を有し、
前記第二エッジ回路は、
前記交流電圧の位相を進める位相回路と、
前記位相回路により位相を進められた交流電圧が印加される制御端子を有し、前記制御端子に印加された電圧に応じて導通状態と非導通状態とが切り替わる第二スイッチ素子と、
を有し、
前記第一スイッチ素子と前記第二スイッチ素子とは並列に接続されており、
前記第二スイッチ素子の出力端子と入力端子との間に接続され、前記第二スイッチ素子を短絡させる外部回路と、
前記外部回路が接続されて前記第二スイッチ素子が短絡されている第一の状態と、前記外部回路が外され、前記第二スイッチ素子が短絡されていない第二の状態での前記パルス信号を取得する制御手段と、
を備え、
前記外部回路が接続されて前記第二スイッチ素子が短絡されている第一の状態では、前記第一エッジ回路は、前記第一スイッチ素子が導通状態から非導通状態に変化することで前記ゼロクロスのタイミングを示す前記第一エッジを生成し、前記第一スイッチ素子が非導通状態から導通状態に変化することで前記第二エッジを生成し、
前記外部回路が外され、前記第二スイッチ素子が短絡されていない第二の状態では、前記第一エッジ回路は、前記第一スイッチ素子が導通状態から非導通状態に変化することで前記ゼロクロスのタイミングを示す前記第一エッジを生成し、
前記第二エッジ回路は、前記第一スイッチ素子が導通可能な状態のときに、前記交流電圧の電圧レベルに応じて前記第二スイッチ素子が導通状態から非導通状態に変化することで前記第二エッジを生成することを特徴とする請求項1に記載の電源装置。 - 前記第一エッジ回路は、
前記交流電圧を整流及び平滑して直流電圧を生成する整流平滑回路と、
前記整流平滑回路で生成された前記直流電圧を供給されて動作し、前記交流電圧に応じた電圧が印加される制御端子を有し、前記交流電圧に応じた電圧が閾値を超えると導通し、前記交流電圧に応じた電圧が前記閾値を超えていなければ非導通となる第一スイッチ素子と、
を有し、
前記第二エッジ回路は、
前記制御端子に印加された電圧に応じて導通状態と非導通状態とが切り替わる第二スイッチ素子と、
ヒステリシス特性を有し、前記交流電圧に応じた電圧に応じて前記第二スイッチ素子の導通状態と非導通状態とを切り替えるコンパレータと、
前記コンパレータのヒステリシス特性を有効、又は無効にするスイッチと、
を有し、
前記スイッチにより前記コンパレータのヒステリシス特性が無効の第一の状態と、前記スイッチにより前記コンパレータのヒステリシス特性が有効の第二の状態での前記パルス信号を取得する制御手段を、
備え、
前記第一スイッチ素子と前記第二スイッチ素子とは直列に接続されており、
前記コンパレータは、前記第一スイッチ素子が導通可能な状態のときに、前記ゼロクロスのタイミングにおいて前記第二スイッチ素子が前記第一エッジを生成するよう前記第二スイッチ素子を非導通状態から導通状態に変化させ、前記交流電圧に応じた電圧の傾きに応じたタイミングに前記第二エッジが生成されるように前記第二スイッチ素子を導通状態から非導通状態に変化させることを特徴とする請求項1に記載の電源装置。 - 前記制御手段は、
前記第一の状態で取得した前記パルス信号に基づいて、前記交流電圧の周波数、及び前記第二エッジから前記第一エッジまでの第一の時間を算出し、前記交流電圧の周波数から求めた半周期の時間と前記第一の時間との差分であるずれ時間を求め、
前記第二の状態で取得した前記パルス信号に基づいて、前記第二エッジから前記第一エッジまでの第二の時間を算出し、算出した第二の時間を前記ずれ時間により補正し、補正した前記第二の時間を所定の交流電圧の周波数における時間に正規化し、前記正規化された時間に基づいて、前記交流電圧を検出することを特徴とする請求項10から請求項15のいずれか1項に記載の電源装置。 - 前記制御手段は、前記正規化された時間と前記交流電圧を算出する近似式の係数とを対応付けたテーブルを有し、前記テーブルより取得した近似式の係数を用いて、前記近似式より前記交流電圧を算出することを特徴とする請求項16に記載の電源装置。
- 記録材に画像形成を行う画像形成手段と、
請求項1から請求項17のいずれか1項に記載の電源装置と、
を備えることを特徴とする画像形成装置。 - 記録材に画像形成を行う画像形成手段と、
請求項16又は請求項17に記載の電源装置と、
を備える画像形成装置であって、
前記画像形成手段を制御するコントローラを備え、
前記制御手段は、前記コントローラであることを特徴とする画像形成装置。 - 画像形成が行われた前記記録材を加熱して、画像形成された画像を記録材に定着させる定着装置を備え、
前記コントローラは、ゼロクロスタイミングを示す前記パルス信号の前記第一エッジと、前記算出された交流電圧と、に基づいて、前記定着装置の電力供給を制御することを特徴とする請求項19に記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018225516A JP7207978B2 (ja) | 2018-11-30 | 2018-11-30 | 電源装置及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018225516A JP7207978B2 (ja) | 2018-11-30 | 2018-11-30 | 電源装置及び画像形成装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020086399A JP2020086399A (ja) | 2020-06-04 |
JP2020086399A5 true JP2020086399A5 (ja) | 2021-12-23 |
JP7207978B2 JP7207978B2 (ja) | 2023-01-18 |
Family
ID=70908003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018225516A Active JP7207978B2 (ja) | 2018-11-30 | 2018-11-30 | 電源装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7207978B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1054853A (ja) * | 1996-08-12 | 1998-02-24 | Advantest Corp | コンパレータ |
JP2018137733A (ja) | 2017-02-21 | 2018-08-30 | キヤノン株式会社 | 検知装置、コントローラおよび画像形成装置 |
-
2018
- 2018-11-30 JP JP2018225516A patent/JP7207978B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012210082A5 (ja) | ||
JPWO2020021591A1 (ja) | 無停電電源装置 | |
JP2015171215A5 (ja) | ||
JPWO2016157307A1 (ja) | コンバータ装置 | |
JP2020086399A5 (ja) | ||
US5070251A (en) | Computer controlled standby power supply system | |
US9760044B2 (en) | Phase control method of AC power supplied to a fuser and an image forming apparatus having the same | |
JP2012252405A (ja) | 電源装置およびそれを備えた画像形成装置 | |
CN105006997B (zh) | 用于启动交流电机的装置和方法 | |
MX368611B (es) | Controlador de motor sincronico de corriente alterna, de fase dividida. | |
US8780591B2 (en) | Frequency converter assembly | |
WO2013140694A1 (ja) | 制御回路、および制御回路を備える発電装置 | |
US9831798B2 (en) | Power conversion apparatus, power generation system, and control method | |
KR101793698B1 (ko) | 위상 제어장치 및 이를 이용한 위상 제어 방법 | |
TW201810892A (zh) | 輸入電壓斷電偵測裝置及具有輸入電壓斷電偵測裝置之電源供應器 | |
JP2011097765A (ja) | 電源供給回路 | |
JP6317175B2 (ja) | 溶接用電源装置 | |
Schafmeister et al. | Resistorless precharging of boost PFCs by phase angle control of thyristors | |
JP2009092835A (ja) | 誘導加熱装置 | |
TWM581333U (zh) | 直流無刷馬達之控制器 | |
JP6832210B2 (ja) | インバータ | |
JP2018170921A (ja) | 電源装置、及びインバータ | |
JP7207978B2 (ja) | 電源装置及び画像形成装置 | |
JPH08221139A (ja) | 電源装置 | |
KR20180082947A (ko) | 위상 제어장치 및 이를 이용한 위상 제어 방법 |