JP2020083683A - カルコゲナイドメモリデバイスの構成要素及び組成物 - Google Patents

Abstract

【課題】相変化メモリー（ＰＣＭ）デバイスの構成部品又は素子に使用できるカルコゲナイド材料組成物であって、閾値電圧の変化（ドリフト）を減少し、デバイスの有用性と性能を改善する、カルコゲナイド材料組成物の提供。【解決手段】本発明のカルコゲナイド材料は、組成物の総重量に対して４０重量％以上のセレンと、１０重量％から３５重量％の範囲のヒ素と、０．１５重量％から３５重量％の範囲であって、ホウ素、アルミニウム、ガリウム、インジウム、及びタリウムからなる群から選択される少なくとも１つの元素とを含む組成物である。この材料は例えば図３の特性プロットではＳｅ、Ａｓ、及び組成物３（Ｃｏｍｐ．３）として描かれているＩＩＩ族元素の組成物が低い電圧ドリフトを示し、これを用いるデバイスの性能が改善される。【選択図】図３

Description

以下は、全般に亘ってメモリデバイスに関連し、より具体的には、カルコゲナイド（カルコゲナイドガラス）メモリデバイスの構成要素及び化学構造に関連する。

メモリデバイスは、コンピュータ、無線通信機器、カメラ、デジタルディスプレイ、及びそのようなものなどの様々な電子機器に情報を記憶するために広く使用されている。情報は、メモリデバイスの異なる状態をプログラミングすることによって記憶される。例えば、バイナリデバイスには２つの状態があり、多くの場合、論理「１」又は論理「０」で表される。他のシステムでは、２つよりも多い状態が記憶されることがある。記憶された情報にアクセスするために、電子デバイスの構成要素は、メモリデバイスの記憶状態を読出し、又は検知することができる。情報を記憶するために、電子デバイスの構成要素は、メモリデバイス内の状態を、書込み、又はプログラムすることができる。

磁気ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、同期ダイナミックＲＡＭ（ＳＤＲＡＭ）、強誘電体ＲＡＭ（ＦｅＲＡＭ）、磁気ＲＡＭ（ＭＲＡＭ）、抵抗ＲＡＭ（ＲＲＡＭ）、読出し専用メモリ（ＲＯＭ）、フラッシュメモリ、相変化メモリ（ＰＣＭ）、およびその他のものなど、様々な種類のメモリデバイスが存在する。メモリデバイスは、揮発性又は不揮発性であってよい。不揮発性メモリ、例えばＦｅＲＡＭは、外部電源がない場合でも、記憶された論理状態を長時間維持することができる。揮発性メモリデバイス、例えばＤＲＡＭは、外部電源によって定期的にリフレッシュされない限り、時間の経過とともに保存状態が失われることがある。メモリデバイスの進歩は、数ある指標の中で、メモリセル密度の増加、読出し／書込み速度の向上、信頼性の向上、データ保持力の向上、消費電力の削減、又は製造コストの削減を含む。

カルコゲナイド材料組成物は、ＰＣＭデバイスの構成部品又は素子に使用することができる。これらの組成物は、それらが導電性になる閾値電圧を持つことができる（即ち、それらはスイッチオンして通電させる）。閾値電圧は時間の経過とともに変化し、ドリフトと呼ばれることがある。電圧ドリフトの傾向が高い組成物は、これらの組成物を用いたデバイスの有用性と性能を制限する可能性がある。

本開示の実施形態による、カルコゲナイドメモリデバイスの構成要素をサポート又は採用する一つのメモリアレイの一例を示している。 本開示の実施形態による、カルコゲナイドメモリデバイスの構成要素をサポート又は採用するメモリアレイ例を示している。 本開示の実施形態による、カルコゲナイドメモリデバイスの構成要素及び組成物の特性のプロットを示す。 本開示の実施形態による、カルコゲナイドメモリデバイスの構成要素及び組成物の特性のプロットを示す。 本開示の実施形態による、カルコゲナイドメモリデバイスの構成要素をサポート又は採用しているメモリアレイを含むシステムを示す。

メモリセル内のセレクタデバイスにおける電圧ドリフトの効果は、セレクタデバイスの組成物中に安定性を高める元素を導入することによって、軽減されるようにすることができる。例えば、周期表のＩＩＩ族（ホウ素属及び第１３族とも称する）からの元素は、そのような元素を含まない組成物に対して、セレクタデバイスの電圧ドリフトを安定化又は制限することができる。ＩＩＩ族（又はホウ素属）元素は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びタリウム（Ｔｌ）を含む。

例えば、セレクタデバイス（又は他のメモリエレメント）のためのカルコゲナイド材料組成物は、セレン（Ｓｅ）、ヒ素（Ａｓ）、及びゲルマニウム（Ｇｅ）を含むことができる。この組合せ又は素子は、ＳＡＧと呼ばれることがある。メモリストレージ素子及びセレクタデバイスを含むことができるメモリセル内においては、カルコゲナイド組成物又はカルコゲナイド材料は、記憶保持素子又はセレクタデバイスの、何れか又は両方に使用できる。セレクタデバイスは、安定した閾値電圧及び比較的望ましいリーク特性を有していてもよい、ＳＡＧ組成物を有することができる。いくつかのケースでは、ケイ素（Ｓｉ）がＳＡＧ組成物中に導入されて、ドリフトや閾値電圧漏洩を損なわずに、セレクタデバイスの熱安定性を高めることができる。しかし、ＳＡＧシステム中へのＳｉの実装は、その技術の規模を拡大できるのに十分なだけドリフトを改善することはできない可能性がある。

セレクタデバイス中でのＧｅのより高い濃度は、閾値電圧を上昇させ、セレクタデバイスの安定性を損なわせる可能性がある。例えば、Ｇｅ原子は、ピラミッド型結合の構成から四面体結合の構成に遷移することがある。この遷移は、バンドギャップの拡大を促進し、セレクタデバイスの閾値電圧を増加させる可能性がある。

ここで説明したように、ＩＩＩ族元素は、カルコゲナイド材料組成物中に導入されて、セレクタデバイスにおけるＧｅの存在感を制限することができる。例えば、ＩＩＩ族元素は、セレクタデバイスの組成において、Ｇｅの一部又は全部を置換することができる。いくつかのケースでは、ＩＩＩ族元素は、安定した、ＩＩＩ族元素中心の既存の要素（即ちＳｅ、Ａｓ、及び／又はＳｉ）との四面体結合構造を形成することができる。カルコゲナイド材料組成物にＩＩＩ族元素を組み込むことは、セレクタデバイスを安定化させて、技術規模の拡大と、増加したクロスポイント技術開発（例えば、３次元クロスポイントのアーキテクチャ、ＲＡＭの開発、ストレージの開発、又はそのようなもの）を可能にすることができる。

上記で紹介した機能と技法については、メモリアレイの説明で後述する。次に、他のデバイスや組成物に対して低い電圧ドリフトを提供するカルコゲナイドメモリデバイスの構成要素及び組成物について、具体例を示す。開示のこれら及びその他の機能は、更に、装置図、システム図、及び不揮発性メモリセルの読出し又は書込みに関連するフローチャートによって示され、またそれらを参照して説明される。

図１は、本開示の種々の実施形態による、メモリアレイ１００の一例を示している。メモリアレイ１００は、電子メモリ装置とも称することがある。メモリアレイ１００には、異なる状態を記憶するためにプログラム可能なメモリセル１０５が含まれている。各メモリセル１０５は、論理「０」と論理「１」で示される２つの状態を記憶するようにプログラム可能である。いくつかのケースでは、メモリセル１０５は、２つよりも多い論理状態を記憶するように構成されている。メモリセル１０５は、キャパシタにプログラム可能な状態を表す電荷を記憶することができ、例えば、荷電キャパシタ及び非荷電キャパシタはそれぞれ２つの論理状態を表すことができる。ＤＲＡＭのアーキテクチャは、一般的にこのような設計を使用することができ、それに採用されるキャパシタは絶縁体として線形又は常誘電性の電気分極特性を持つ誘電体材料を含むことができる。これに対して、強誘電体メモリセルは、絶縁材料として、強誘電性を有するキャパシタを含んでいてもよい。強誘電体キャパシタの電荷の異なるレベルは、異なる論理状態を表すことができる。強誘電体材料は非線形な分極特性を有する。強誘電体メモリセル１０５のいくつかの詳細と利点については、以下で説明する。また、いくつかのケースでは、カルコゲナイドベース及び／又はＰＣＭが採用されてもよい。ここで説明するカルコゲナイドは、ＰＣＭ記憶装置又はセレクタデバイスの何れか又はその両方に使用することができる。

メモリアレイ１００は、２次元（２Ｄ）メモリアレイが互いの上に形成される３次元（３Ｄ）メモリアレイであるようにすることができる。これは、２Ｄアレイと比較して、１つのダイ又は基板上に形成されるメモリセルの数を増加させることができ、これによって今度は、生産コストを削減し、メモリアレイのパフォーマンスを向上させることの何れか又はその両方を行うことが可能となる。図１に示される例によれば、メモリアレイ１００は、２つのレベルのメモリセル１０５を含み、従って３次元メモリアレイとみなすことができる。ただし、レベルの数は２つに限定されない。各レベルは、メモリセル１０５は、メモリセルスタック１４５を形成し、各レベルにわたって互いにほぼ整列することができるように、整列又は配置することができる。メモリアレイ１００は、Ｓｅ、Ａｓ、Ｇｅ、Ｓｉ、Ｂ、Ａｌ、Ｇａ、Ｉｎ、又はＴｌ、或いはこれらの元素の組合せの組成物を含むことができる。

メモリセル１０５の各ロウはアクセス線１１０に接続され、メモリセル１０５の各カラムはビットライン１１５に接続されている。アクセス線１１０はワードライン１１０として、またビットライン１１５はデジットライン１１５として知られていてもよい。ワードライン及びビットライン、又はその類縁体への参照は、理解や操作を損なうことなく交換可能である。ワードライン１１０及びビットライン１１５は、アレイを生成するために、互いにほぼ垂直になる場合がある。メモリセルスタック１４５における２つのメモリセル１０５は、デジットライン１１５などの共通の導電性線を共有してもよい。即ち、デジットライン１１５は、下側メモリセル１０５の上部電極と上側メモリセル１０５の底部電極との電子通信を行うことができる。例えば第３の層が下位層とワードライン１１０を共有する可能性がある、他の構成も可能である。

一般に、１つのメモリセル１０５は、ワードライン１１０やビットライン１１５などの２つの導電性線の交点に配置されていてもよい。この交点は、メモリセルのアドレスと呼ばれてよい。対象となるメモリセル１０５は、通電されたワードライン１１０とビットライン１１５の交点に位置するメモリセル１０５であってもよい。即ち、ワードライン１１０とビットライン１１５は、それらの交点でメモリセル１０５を読み書きするために通電されてもよい。同じワードライン１１０又はビットライン１１５で電子通信を行っている（例えば、接続されている）他のメモリセル１０５は、対象外のメモリセル１０５と称することがある。

上記で説明したように、電極は、メモリセル１０５と、ワードライン１１０又はビットライン１１５に結合されるようにすることができる。電極という用語は、電気導体を指してよく、いくつかのケースでは、メモリセル１０５への電気的接点として用いられてよい。電極は、メモリアレイ１００の素子又は構成要素間に導通経路を提供する、トレース、ワイヤ、導電性線、導電層等を含むことができる。

読み書きなどの操作は、ワードライン１１０とビットライン１１５を活性化又は選択することによってメモリセル１０５に対して実行され、それぞれのラインに電圧又は電流を印加することを含んでよい。ワードライン１１０及びビットライン１１５は、金属（例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、タングステン（Ｗ）、チタン（Ｔｉ）など）、金属合金、炭素、導電的にドープされた半導体、又はその他の導電性材料、合金、又は化合物のような、導電性材料からなるものであってよい。メモリセル１０５を選択すると、その結果として得られる信号を、記憶されている論理状態を判定するために利用することができる。例えば、電圧が印加されるようにすることができ、得られた電流が相変化材料の抵抗状態を区別するために使用されるようにすることができる。セレクタデバイスがバイアスされたときに、セル１０５が選択されるようにすることができる。セル１０５の選択はセレクタデバイスの閾値電圧の関数であるようにすることができ、このことは今度は、セレクタデバイスがＩＩＩ族元素を含む組成物を有する場合にはより予測可能な値を有するようにすることができる。これにより、セレクタデバイスが、純粋にＳＡＧ組成物又はＳｉ−ＳＡＧ組成物を有している場合よりも、ＩＩＩ族元素を含む組成物を有する場合には、セル１０５のセレクタデバイスの電圧ドリフトが少ないようにすることができる。

メモリセル１０５へのアクセスは、ロウデコーダ１２０及びカラムデコーダ１３０を介して制御することができる。例えば、ロウデコーダ１２０は、メモリコントローラ１４０からロウアドレスを受け取り、受信したロウアドレスに基づいて適切なワードライン１１０をアクティブにすることができる。同様に、カラムデコーダ１３０は、メモリコントローラ１４０からカラムアドレスを受け取り、適切なビットライン１１５をアクティブにする。このように、ワードライン１１０とビットライン１１５を活性化することにより、メモリセル１０５にアクセスすることができる。

アクセスにおいて、メモリセル１０５は、センスコンポーネント１２５によって読出し又は検知が行われるようにすることができる。例えば、センスコンポーネント１２５は、メモリセル１０５にアクセスすることにより生成された信号に基づいて、メモリセル１０５の記憶された論理状態を判定するように構成されるようにすることができる。その信号は電圧又は電流を含み、センスコンポーネント１２５は、電圧検知アンプ又は電流検知アンプ、或いはその両方を含むことができる。例えば、電圧が（対応するワードライン１１０及びビットライン１１５を使用して）メモリセル１０５に印加されるようにし、得られた電流の大きさがメモリセル１０５の電気的抵抗に依存するようにすることができる。同様に、電流がメモリセル１０５に印加されるようにし、その電流を生成する電圧の大きさがメモリセル１０５の電気的抵抗に依存するようにすることができる。センスコンポーネント１２５は、信号を検出及び増幅するために各種のトランジスタ又はアンプを含んでもよく、これはラッチ（latching）と呼ばれることがある。メモリセル１０５の検出された論理状態が出力１３５として出力されるようにすることができる。いくつかのケースでは、センスコンポーネント１２５は、カラムデコーダ１３０又はロウデコーダ１２０の一部であってもよい。又は、センスコンポーネント１２５は、カラムデコーダ１３０又はロウデコーダ１２０に接続され、又はそれらと電子通信を行って接続してもよい。

メモリセル１０５は、関連するワードライン１１０及びビットライン１１５を同様に活性化することによって、設定又は書込みが行われるようにすることができる。例えば、論理値がメモリセル１０５に記憶されるようにすることができる。カラムデコーダ１３０又はロウデコーダ１２０は、メモリセル１０５に書き込まれる、例えば入力／出力１３５であるデータを受け付けることができる。相変化メモリのケースでは、メモリセル１０５は、例えばメモリ素子を介して電流を流してメモリ素子を加熱することによって、書込みが行われる。このプロセスについては、以下で詳しく説明する。

メモリセル１０５はそれぞれ、各セレクタデバイスが、セレン、ヒ素、並びに、Ｂ、Ａｌ、Ｇａ、Ｉｎ、及びＴｌのうちの少なくとも１つの組成物を有するカルコゲナイド材料を含む、メモリ素子及びセレクタデバイスを有することができる。いくつかのケースでは、カルコゲナイド材料の組成物は、ゲルマニウム又はケイ素、或いはその両方を含む。

いくつかのメモリアーキテクチャでは、メモリセル１０５にアクセスすることが、記憶されている論理状態を低下させ又は破壊することがあり、元の論理状態を上記メモリセル１０５に戻すために、再書込み又は更新操作が実行されるようにすることができる。例えば、ＤＲＡＭでは、論理記憶キャパシタがある検知動作中に部分的又は完全に放電され、記憶された論理状態が破損する可能性がある。従って、論理状態は、検知動作の後に再書込みされるようにすることができる。更に、１つのワードライン１１０をアクティブにすると、そのロウ内の全てのメモリセルが放電される結果になる可能性があるため、上記ロウ内の全てのメモリセル１０５が再書込みされる必要がある可能性がある。しかし、カルコゲナイドベースやＰＣＭなどの不揮発性メモリでは、メモリセル１０５にアクセスすることが論理状態を破壊しないようにすることができ、従って、メモリセル１０５はアクセス後に再書込みを必要としないようにすることができる。

ＤＲＡＭを含む一部のメモリアーキテクチャでは、外部電源によって定期的にリフレッシュされない限り、時間の経過とともにそれらの記憶状態を失う可能性がある。例えば、充電されたキャパシタは、リーク電流によって時間の経過とともに放電し、記憶情報が失われることがある。これらのいわゆる揮発性メモリデバイスのリフレッシュレートは比較的高い可能性があり、例えば、ＤＲＡＭに対して毎秒１０回のリフレッシュ操作が行われるため、大幅な消費電力が発生する可能性がある。メモリアレイの増大に伴い、電力消費の増加により、特にバッテリなどの有限電源に依存するモバイルデバイスのためのメモリアレイのデプロイメント又は操作が阻害される可能性がある（例えば、電源、発熱、材料限界など）。後述するように、不揮発性カルコゲナイドベース又はＰＣＭセルは、他のメモリアーキテクチャに比べて、パフォーマンスが改善する可能性がある有益な特性を有することができる。例えば、カルコゲナイドベース又はＰＣＭは、ＤＲＡＭと同等の読出し／書込み速度を提供できるが、不揮発性であり、増加されたセル密度を可能にする。

メモリコントローラ１４０は、例えば、ロウデコーダ１２０、カラムデコーダ１３０、及びセンスコンポーネント１２５である、種々の構成要素を介してメモリセル１０５の動作（読出し、書込み、再書込み、リフレッシュ、放電等）を制御することができる。いくつかのケースでは、１つ以上のロウデコーダ１２０、カラムデコーダ１３０、及びセンスコンポーネント１２５が、メモリコントローラ１４０と共に配置されていてもよい。メモリコントローラ１４０は、所望のワードライン１１０及びビットライン１１５をアクティブにするために、ロウアドレス信号及びカラムアドレス信号を生成することができる。メモリコントローラ１４０はまた、メモリアレイ１００の動作中に使用される様々な電位又は電流を生成及び制御することができる。例えばそれは、１つ又は複数のメモリセル１０５にアクセスした後に、ワードライン１１０又はビットライン１１５に放電電圧を印加することができる。

一般に、本明細書に記載されている印加される電圧又は電流の振幅、形状、又は持続時間は、メモリアレイ１００の操作において論じられる種々の操作に対して、調整又は変化させることができ、異なるようにすることができる。更に、メモリアレイ１００内の１つ、複数、又は全てのメモリセル１０５が、同時にアクセスされるようにすることができる。例えば、メモリアレイ１００中の複数又は全てのセルは、全てのメモリセル１０５又は或るグループのメモリセル１０５が単一の論理状態に設定されるというリセット操作中に、同時にアクセスされるようにすることができる。セル１０５にアクセスするために必要な電圧がセル１０５の寿命において比較的一定のままであるため、各セル１０５のセレクタデバイスの閾値電圧ドリフトが減少すると、メモリコントローラ１４０がセル１０５にアクセスすることができる信頼性は増加するようにすることができる。

図２は、本開示の種々の実施形態による、カルコゲナイドメモリデバイスの構成要素及び組成物をサポートするメモリアレイ２００の例を示している。メモリアレイ２００は、図１を参照して説明したメモリアレイ１００の一例であってもよい。

メモリアレイ２００は、メモリセル１０５−ａ、第１アクセス線１１０−ａ（例えば、ワードライン１１０−ａ）、及び第２アクセス線１１５−ａ（例えば、ビットライン１１５−ａ）を含み、これらは、図１を参照して説明したメモリセル１０５、ワードライン１１０、及びビットライン１１５の例であってよい。メモリセル１０５−ａは、電極２０５、電極２０５−ａ、及びメモリ素子２２０を含み、これらは強誘電体材料であってよい。メモリセル１０５−ａの電極２０５−ａは、中間電極２０５−ａと称されてもよい。メモリアレイ２００はまた、底部電極２１０やセレクタデバイス２１５を含んでいてもよく、これらはまた選択コンポーネントとも称されてもよい。いくつかのケースでは、複数のメモリアレイ２００を互いに積み重ねて、３次元（３Ｄ）メモリアレイが形成されるようにすることができる。２つの積層アレイは、いくつかの例では、各レベルが図１を参照して説明したようにワードライン１１０又はビットライン１１５を共有することができるような共通の導電性線を有することができる。メモリセル１０５−ａは、対象となるメモリセルであってもよい。

メモリアレイ２００は、クロスポイントアーキテクチャと呼ばれることがある。それはまた、ピラー構造と称されることもある。例えば、図２に示すように、ピラーは、第１導電性線（第１アクセス線１１０−ａ）及び第２導電性線（第２アクセス線１１５−ａ）と接するようにすることができ、ここで、そのピラーは、第１電極（底部電極２１０）、セレクタデバイス２１５、及び強誘電体メモリセル１０５−ａを備え、強誘電体メモリセル１０５−ａは、第２電極（電極２０５−ａ）、メモリ素子２２０、及び第３電極（電極２０５）を備えている。いくつかのケースでは、電極２０５−ａを中間電極と称する場合がある。いくつかのケースでは、第１アクセス線１１０−ａは、メモリセル１０５−ａを介して第２アクセス線１１５−ａと電子通信することができる。第１アクセス線１１０−ａ及び第２アクセス線１１５−ａは、３次元のクロスポイント構成で配置されるようにすることができ、複数のメモリセル１０５−ａと電子通信することができる。

そのようなピラーアーキテクチャは、他のメモリアーキテクチャに比べて低生産コストで比較的高密度のデータストレージを提供することができる。例えば、クロスポイントアーキテクチャは、他のアーキテクチャに比べて、縮小された領域を有しその結果として増大したメモリセル密度を有する、メモリセルを有することができる。例えば、そのアーキテクチャは、Ｆを最小加工寸法として、３端子選択を有するような６Ｆ² のメモリセル領域を有する他のアーキテクチャと比較して、４Ｆ² のメモリセル領域を有することができる。例えば、ＤＲＡＭは、各メモリセルの選択コンポーネントとして３端子デバイスであるトランジスタを使用することがあり、ピラーアーキテクチャに比べてより大きなメモリセル領域を有することがある。

セレクタデバイス２１５は、いくつかのケースでは、メモリセル１０５と導電性線との間、例えば、メモリセル１０５−ａと第１アクセス線１１０−ａ又は第２アクセス線１１５−ａの少なくとも１つとの間で、直列に接続されるようにすることができる。例えば、図２に示されるように、セレクタデバイス２１５は、電極２０５−ａと底部電極２１０の間に配置されていてもよい。このように、セレクタデバイス２１５は、メモリセル１０５−ａと第１アクセス線１１０−ａとの間に直列に配置されている。他の構成も可能である。例えば、セレクタデバイス２１５は、メモリセル１０５−ａと第２アクセス線１１５−ａとの間に直列に配置されていてもよい。その選択コンポーネントは、特定のメモリセル１０５−ａを選択するのを助けるか、又は選択されたメモリセル１０５−ａに隣接する選択されていないメモリセル１０５−ａを介して浮遊電流が流れるのを防ぐのを助けることができる。例えば、セレクタデバイス２１５は、閾値電圧が満たされたとき又は超えたときにセレクタデバイス２１５に電流が流れるような閾値電圧を有することができる。

セレクタデバイス２１５は、メモリ素子２２０と結合されていてもよい。セレクタデバイス２１５及びメモリ素子２２０は、第１アクセス線１１０−ａと第２アクセス線１１５−ａとの間で直列構成で配置されるようにすることができる。セレクタデバイス２１５は、Ｓｅ、Ａｓ、並びに、Ｂ、Ａｌ、Ｇａ、Ｉｎ、及びＴｌの少なくとも１つを含む組成物からなる第１のカルコゲナイド材料を含むことができる。いくつかのケースでは、セレクタデバイス２１５は、第１のカルコゲナイド材料を備えていてよく、メモリ素子２２０は、セレクタデバイス２１５とは異なる組成物（例えば、第２のカルコゲナイド材料）を備えていてもよい。ただし、示さないが、いくつかのケースでは、セル１０５は、分かれたメモリ素子及びセレクタデバイスを使用しなくてもよい。このタイプのメモリアーキテクチャは自己選択メモリ（ＳＳＭ）と呼ぶことができ、セレクタデバイス２１５はメモリストレージ素子として機能することができる。従って、メモリデバイスは、自己選択メモリデバイスを備えるメモリセルを含んでいてもよい。例えば、カルコゲナイド材料を含む単一の素子は、分離されたセレクタデバイスがunncessaryであるような、メモリ素子とセレクタデバイスの両方として機能されるようにすることができる。いくつかのケースでは、メモリ素子２２０は、相変化材料ではなく、強誘電体キャパシタ又はメモリスタを備えていてもよい。

セレクタデバイス２１５は、中間電極２０５−ａによってメモリ素子２２０から分離されていてもよい。このように、中間電極２０５−ａは電気的に浮遊することがあり、即ち、電気的アース又は電気的に接地することができる構成要素に直結しないことがあるため、電荷が蓄積することがある。メモリ素子２２０は、セレクタデバイス２１５を介してアクセスされるようにすることができる。例えば、セレクタデバイス２１５の両端の電圧が閾値に達すると、メモリ素子２２０を介してアクセス線１１０−ａと１１５−ａの間に、電流が流れるようにすることができる。この電流の流れは、メモリ素子２２０に記憶されている論理値を読み取るために使用することができる。電流が流れ始めるセレクタデバイス２１５の両端の閾値電圧は、セレクタデバイス２１５の組成物の関数とすることができる。同様に、セレクタデバイス２１５の組成物は、セレクタデバイス２１５の閾値電圧が経時的に変化する可能性があるか否か及びその大きさに影響を及ぼす可能性がある。

ここで説明したように、時間の経過による閾値電圧の変化は、閾値電圧ドリフトと呼ばれることがある。閾値電圧ドリフトは、セレクタデバイスの閾値電圧が変化するので好ましくない場合があり、操作（例えば、セレクタデバイスを介して電流を流させるために必要な電圧の印加）が変化することがある。これは、デバイスの読出し又は書込みを複雑にする可能性があり、不正確な読出し又は書込みにつながる可能性があり、メモリ素子の読出し又は書込みに必要な電力の増加を引き起こす可能性がある等である。ここで説明したように、セレクタデバイス２１５にとって閾値電圧ドリフトの可能性又は程度を制限する材料の組成を採用することが、デバイス性能の改善に役立つようにすることができる。このように、セレクタデバイス２１５は、以下に説明するように閾値電圧ドリフトを制限できる、１つ以上のＩＩＩ族元素を含む組成物を具備することができる。

メモリアレイ２００は、材料の形成と除去の様々な組合せによって作製することができる。例えば、第１のアクセス線１１０−ａ、底部電極２１０、セレクタデバイス２１５、電極２０５−ａ、メモリ素子２２０、及び電極２０５に対応する材料層が、堆積されるようにすることができる。その後、図２に示すピラー構造などの所望の機能を作成するために、材料を選択的に除去することができる。例えば、フォトリソグラフィ技術を用いてフォトレジストをパターン化することで機能が定義されるようにすることができ、それで、エッチングなどの技法によって材料が除去されるようにすることができる。第２アクセス線１１５−ａは、例えば材料層を堆積し選択的にエッチングして図２に示される線構造を形成することにより、その後に形成されるようにすることができる。いくつかのケースでは、電気的に絶縁された領域又は層が、形成され又は堆積されてもよい。電気的に絶縁された領域には、酸化ケイ素、窒化珪素、又はその他の電気絶縁性材料などの、酸化物又は窒化物材料が含まれていてもよい。

様々な技法が、メモリアレイ２００の材料又は組成物を形成するために使用されるようにすることができる。これらは、数ある薄膜成長技法の中で、例えば、化学気相成長法（ＣＶＤ）、有機金属気相成長法（ＭＯＣＶＤ）、物理気相成長法（ＰＶＤ）、スパッタ堆積法、原子層堆積法（ＡＬＤ）、分子線エピタキシー法（ＭＢＥ）を含むことができる。材料は、例えば、化学エッチング（「ウェットエッチング」とも呼ばれる）、プラズマエッチング（「ドライエッチング」とも呼ばれる）、又は化学機械平坦化を含むことができる、多くの技法を用いて除去されるようにすることができる。

図３は、本開示の実施形態による、カルコゲナイドメモリデバイスの構成要素及び組成物の特性のプロット３００を示す。本明細書で説明されるように、図３は、ＩＩＩ族元素を含んだ組成物を含む、カルコゲナイド材料組成物の比較を示している。図３はこのように、Ｓｅ、Ａｓ、及び組成物３（Ｃｏｍｐ．３）として描かれているＩＩＩ族元素の組成物の比較的低い電圧ドリフトを示している。

例えば、組成物３は、組成物の総重量に対して、約５３重量％のＳｅ、約２３重量％のＡｓ、約１３重量％のＧｅ、及び約１１重量％のＩｎであるようにすることができる。ポイント３０５における組成物３は、摂氏９０度で３日後に、２５０ミリボルト未満の電圧ドリフトを有することができる。

組成物３の電圧ドリフトは、一定期間にわたって総電圧ドリフトが少ないようにすることができるため、セレクタデバイスの改善された性能を可能にすることができる。このように、カルコゲナイド組成物へのＩｎ（又は他のＩＩＩ族元素）の添加は、他のカルコゲナイド材料組成物と比較して、電圧ドリフトを最小化することができる。例えば、組成物１及び２は、純粋なＳＡＧ組成物（即ち、Ｓｅ、Ａｓ、Ｇｅのみを含む）であってよい。組成物４及び５は、純粋なＳｉ−ＳＡＧ合金（即ち、Ｓｅ、Ａｓ、Ｇｅ、Ｓｉのみを含む）であってよい。いくつかの例では、組成物４及び５は、組成物の総重量に対して、約３０重量％のＡｓ、約１２重量％のＧｅ、及び約８重量％のＳｉの量を有することができる。いくつかのケースでは、カルコゲナイド材料組成物（即ち、ポイント３１０における組成物１、ポイント３１５における組成物２、ポイント３２０における組成物４、ポイント３２５における組成物５）が、摂氏９０度で３日後に、５００ミリボルト以上ドリフトすることがある。

本明細書に記載されるように、カルコゲナイド混合物中へのＩｎ（又は他のＩＩＩ族元素）の添加は、セレクタデバイスの安定性を高めることができる。カルコゲナイド材料組成物（例えば組成物３）は、表１に示される結果を得ることができる。

表１に示すように、列見出しＶｔｈ_ＦＦとＶｔｈ_ＳＦは、組成物３を有するセレクタデバイスの、第１アクティベーション（即ち「第１発火」）及びその後のアクティベーション（即ち「第２発火」）において読み出される閾値電圧を、それぞれ表すことができる。列見出しＶｆｏｒｍは、第１発火と第２発火の間の閾値の電圧差を表すことができる。いくつかの例では、列見出しＶｔｈ_１０００は１０００サイクル後の閾値電圧を表すことができる。列見出しＩ＠０．８４Ｖｔは、セレクタデバイスにおけるサブ閾値電圧リーク電流を表すことができる。列見出しＳＴＤｒｉｆｔは、セレクタデバイスのドリフトを表すことができる。表３に示されるように、Ｉｎ又は別のＩＩＩ族元素（例えば組成物３）を含むカルコゲナイド組成物は、周期動作の間の安定した閾値電圧と一定期間にわたる低いドリフトの結果をもたらすことができる。

図４は、本開示の実施形態による、カルコゲナイドメモリデバイスの構成要素及び組成物の特性のプロット４００を示す。例えば、領域４０５は、ＩＩＩ族元素をドープしてもよいＳｅ、Ａｓ、及びＧｅの組成を示す。点線４１０は、Ａｓ_２Ｓｅ_３−ＧｅＳｅ_２組成ラインを示している。ここで説明するように、低電圧ドリフトを有する組成物は、セレクタデバイス又は他のメモリ素子に有用であるようにすることができ、Ｓｅ、Ａｓ、Ｇｅ、Ｓｉ、又はＩＩＩ族元素のいくつかの組合せを含むことができる。カルコゲナイド材料組成物は、ＸをＩＩＩ族元素の一つとして、一般式Ｓｅ_ｘＡｓ_ｙＧｅ_ｚＳｉ_ｗＸ_ｕに帰着させることができる。例えば、カルコゲナイド材料組成物は、ＩｎをＩＩＩ族元素の一つとして、式Ｓｅ_４Ａｓ_２ＧｅＳｉＩｎに帰着させることができる。他の例では、カルコゲナイド材料組成物は、ＢをＩＩＩ族元素の一つとして、一般式Ｓｅ_３Ａｓ_２ＧｅＳｉ_２Ｂに帰着させることができる。カルコゲナイド材料組成物は、表２に示される組成物から構成されるようにすることができ、それはＳｅ、Ａｓ、Ｇｅ、Ｓｉ、及びＩＩＩ族元素の重量百分率により組成範囲を提供することができる。

いくつかのケースでは、Ｓｅが、組成物の総重量に対して４０重量％以上の量であってもよい。いくつかのケースでは、Ｓｅの量が、組成物の総重量に対して４５重量％以上であってもよい。ヒ素は、組成物の総重量に対して１０重量％から３５重量％の範囲の量であってよい。いくつかのケースでは、Ａｓの量が、組成物の総重量に対して１２重量％から３２重量％の範囲である。いくつかの例では、Ｇｅは、組成物の総重量に対して、１重量％から２０重量％の範囲の量であってもよい。

いくつかの例では、Ｓｉは、組成物の総重量に対して、１重量％から１５重量％の範囲の量であってもよい。Ｓｉ、Ｇｅ、並びに、Ｂ、Ａｌ、Ｇａ、Ｉｎ、及びＴｌからなる群から選択された少なくとも１つの元素の組合せは、組成物の総重量に対して２０重量％以上の量とすることができる。

ＩＩＩ族元素は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、及びＴｌからなる群から選択される少なくとも１つの元素であってもよく、組成物の総重量に対して０．１５重量％から３５重量％の範囲の量であってよい。いくつかのケースでは、Ｂ、Ａｌ、Ｇａ、Ｉｎ、及びＴＩからなる群から選択される少なくとも１つの元素が、組成物の総重量に対して０．１５重量％から２４重量％の範囲である。

表２のカルコゲナイド材料組成物は、摂氏９０度で３日後に２５０ミリボルト以下の閾値電圧ドリフトを有するようにすることができる。いくつかの例では、表２のカルコゲナイド材料組成物は、ガラス転移温度が摂氏２８０度を超えることがある。ガラス転移温度及びガラス加工条件は、表２によって与えられる範囲内の組成選択に影響を及ぼす可能性がある。

本明細書に記載されるように、ＩＩＩ族元素は、Ｓｅ及びＡｓ又はＳＡＧ又はＳｉ−ＳＡＧの組成物のような材料の組成物に組み入れられて、純粋なＳＡＧ又はＳｉ−ＳＡＧの組成物を有するセレクタデバイスに関連する種々の問題を緩和するようにすることができる。いくつかのケースでは、少なすぎるＧｅは、カルコゲナイド材料組成物の熱安定性を損なう可能性がある。一方、１５％を超えるＧｅ組成物を有するＳＡＧシステムは、熱的に不安定すぎて、クロスポイントアレイに吸収されてしまう可能性がある。いくつかの例では、Ｓｅの高い組成は、高閾値電圧とリークのトレードオフを持続するかもしれない高いバンドギャップエネルギーをもたらす可能性がある。

前述のように、ＩＩＩ族元素は、強力で安定した結合の形成を介して、セレクタデバイスの安定性を高めることができる。いくつかの例では、ＩＩＩ族元素は、ドリフトを低下させない可能性がある四面体結合を形成する。低電圧ドリフトは、図３に示されるように、結合構造に直接関係していてもよい。例えば、Ａｌ−Ｓｅ結合解離エネルギーは３１８ｋＪ ｍｏｌ−１であってよく、また、Ｉｎ−Ｓｅ結合解離エネルギーは、２４５ｋＪ ｍｏｌ−１であってよい。より高い結合解離エネルギーは、より強く及びより安定した結合に相関するようにすることができる。

ＩＩＩ族元素はまた、セレクタデバイスにおける増加した熱安定性を提供することもできる。例えば、Ａｌ_２Ｓｅ_３は３．１ｅＶのバンドギャップエネルギーを有することができ、Ｉｎ_２Ｓｅ_３は２．１ｅＶのバンドギャップエネルギーを有することができる。バンドギャップが広いと、時間の経過に伴って閾値電圧が増加し、セレクタデバイスが高温で動作する可能性がある。例えば、Ａｌ_２Ｓｅ_３は、１２２０Ｋの融解温度を有することができ、Ｉｎ_２Ｓｅ_３は９３３Ｋの融解温度を有することができる。高い融解温度は、セレクタデバイスの熱安定性を増加させることができる。いくつかの例では、カルコゲナイド材料組成物の転移温度が、上昇することもある。

本明細書に記載されるように、セレクタデバイスにおいてカルコゲナイド材料組成物にＩＩＩ族元素を添加することは、付加的な利点を提供し得る。例えば、セレクタデバイスへのＢの導入は、絶縁体としての役目を果たすことができる。従って、Ｂ−ＳＡＧシステムを備えるセレクタデバイスは、リークの問題を防ぐことができる。いくつかの例では、Ａｌの導入は、クロスポイントアレイへの吸収を容易にする可能性がある。他の例では、Ｉｎの導入は、電圧ドリフトを最小限に抑えることができる。カルコゲナイド材料組成物へのＩＩＩ族元素（例えばＢ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ）の導入は、セレクタデバイスの安定性を増加させることができる。

図５は、本開示の実施形態による、カルコゲナイドメモリデバイスの構成要素をサポート又は採用するメモリアレイを含むシステム５００を示す。システム５００は、様々な部品を接続又は物理的に支持するプリント回路板であるか又はそれを含む、デバイス５０５を含むことができる。デバイス５０５は、メモリアレイ１００−ａを含むことができ、メモリアレイ１００−ａは図１に記載のメモリアレイ１００の一例であってよい。メモリアレイ１００−ａは、メモリコントローラ１４０−ａ及びメモリセル１０５−ｂを含むことができ、これらは、図１を参照して説明したメモリコントローラ１４０及び図１、図２を参照して説明したメモリセル１０５の例であってよい。

メモリアレイ１００−ａは、それぞれメモリ素子とセレクタデバイスを有する複数のメモリセル１０５−ａを含むことができ、各セレクタデバイスは、セレン、ヒ素、及び、ホウ素、アルミニウム、ガリウム、インジウム、又はタリウムの少なくとも１つの組成を有するカルコゲナイド材料を含むことができる。いくつかの例では、カルコゲナイド材料の組成物は、ゲルマニウム又はケイ素、或いはその両方を含む。いくつかのケースでは、カルコゲナイド材料の組成物は、ケイ素、ゲルマニウム、及び、ホウ素、アルミニウム、ガリウム、インジウム、又はタリウムの少なくとも１つの組合せを、組成物の総重量に対して２０重量％以上の量で含む。メモリアレイ１００−ａはまた、３次元のクロスポイント構成で配置され、複数のメモリセル１０５−ａと電子通信するように配置された、複数のアクセス線を含んでいてもよい。

デバイス５０５はまた、プロセッサ５１０、ＢＩＯＳコンポーネント５１５、周辺コンポーネント５２０、及び入力／出力制御コンポーネント５２５を含むこともできる。デバイス５０５のコンポーネントは、バス５３０を介して相互に電子通信することができる。

プロセッサ５１０は、メモリコントローラ１４０−ａを介してメモリアレイ１００−ａを操作するように構成されるようにすることができる。いくつかのケースでは、プロセッサ５１０は、図１を参照して説明したメモリコントローラ１４０の機能を実行する。他のケースでは、メモリコントローラ１４０−ａは、プロセッサ５１０に統合されてよい。プロセッサ５１０は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、アプリケーション固有集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又はその他のプログラマブル論理デバイス、離散ゲート又はトランジスタ論理、離散ハードウェアコンポーネントであってよく、又はそれはこれらのタイプのコンポーネントの組合せでもよいし、そして、プロセッサ５１０は、ここで説明する種々の機能を実行してもよい。プロセッサ５１０は、例えば、メモリアレイ１００−ａに記憶されたコンピュータ読出し可能命令を実行するように構成することができ、デバイス５０５に様々な機能やタスクを実行させる。

ＢＩＯＳコンポーネント５１５は、ファームウェアとして動作する基本入力／出力システム（ＢＩＯＳ）を含むソフトウェアコンポーネントであってよく、システム５００の様々なハードウェアコンポーネントを初期化して実行することができる。ＢＩＯＳコンポーネント５１５はまた、プロセッサ５１０と、例えば、周辺コンポーネント５２０、入力／出力制御コンポーネント５２５などの様々なコンポーネント間のデータフローを管理することもできる。ＢＩＯＳコンポーネント５１５には、読出し専用メモリ（ＲＯＭ）、フラッシュメモリ、又はその他の不揮発性メモリに記憶されているプログラム又はソフトウェアが含まれていてもよい。

（複数の）周辺コンポーネント５２０は、デバイス５０５に統合された任意の入出力デバイス又はそのようなデバイス用のインタフェースであってもよい。その例は、ディスクコントローラ、サウンドコントローラ、グラフィックスコントローラ、イーサネットコントローラ、モデム、ユニバーサルシリアルバス（ＵＳＢ）コントローラ、シリアル又はパラレルポート、或いは、周辺コンポーネント相互接続（ＰＣＩ）スロット又はアクセラレーテッドグラフィックスポート（ＡＧＰ）スロットのような周辺カードスロットを含むことができる。

入力／出力制御コンポーネント５２５は、プロセッサ５１０と周辺コンポーネント５２０、入力５３５デバイス、又は出力５４０デバイス間のデータ通信を管理することができる。入力／出力制御コンポーネント５２５は、デバイス５０５に統合されていない周辺機器を管理することもできる。いくつかのケースでは、入力／出力制御コンポーネント５２５は、外部周辺機器への物理的な接続又はポートを表す場合がある。

入力５３５は、デバイス５０５又はそのコンポーネントへの入力を提供するデバイス５０５の外部のデバイス又は信号を表すことができる。これは、ユーザインタフェース又は他のデバイス間のインタフェースを含むことができる。いくつかのケースでは、入力５３５は、周辺コンポーネント５２０を介してデバイス５０５とインタフェースする周辺機器であってもよいし、入力／出力制御コンポーネント５２５によって管理されていてもよい。

出力５４０は、デバイス５０５又はそのコンポーネントの何れかからの出力を受信するように構成された、デバイス５０５の外部のデバイス又は信号を表すことができる。出力５４０の例は、ディスプレイ、オーディオスピーカ、印刷装置、別のプロセッサ又はプリント回路板などに送信されるデータ又は信号を含むことができる。いくつかのケースでは、出力５４０は、周辺コンポーネント５２０を介してデバイス５０５とインタフェースする周辺機器であってもよいし、入力／出力制御コンポーネント５２５によって管理されていてもよい。

メモリコントローラ１４０−ａ、デバイス５０５、及びメモリアレイ１００−ａのコンポーネントは、それらの機能を実行するように設計された回路で構成されていてもよい。これは、例えば、導電性線、トランジスタ、キャパシタ、インダクタ、抵抗器、アンプ、又はその他のアクティブ又は非アクティブな素子のような、本明細書で説明する機能を実行するように構成された様々な回路素子を含むことができる。

本明細書の説明は、例であり、請求項に記載されている範囲、適用性、又は例を制限するものではない。変更は、開示の範囲を逸脱することなく、議論された要素の機能及び組合せにおいて行うことができる。種々の実施例では、必要に応じてさまざまなプロシージャやコンポーネントを省略、代用、又は追加できる。また、幾つかの実施例に関して説明した特徴は、他の実施例で組み合わせられてもよい。

ここに記載されている説明は、添付図面と合わせて、構成例を示し、実装可能な全ての実施例、又はクレームの範囲内にある全ての実施例を表すものではない。本明細書において「実施例」、「例示的な」、及び「実施形態」という用語は、「実施例、インスタンス、又は例示として役立つ」という意味であり、「好ましい」又は「他の例より有利な」ではない。詳細な説明には、表された技術の理解を提供する目的での特定の詳細が含まれる。これらの技術は、しかし、これらの特定の詳細なしに実施することができる。いくつかのインスタンス（例）では、説明された実施例の概念をあいまいにしないようにするために、よく知られている構造やデバイスはブロックダイアグラム形式で示されている。

添付の図では、同様のコンポーネント又はフィーチャーが同じ参照ラベルを持つ場合がある。更に、同じタイプの様々なコンポーネントは、参照ラベルの後に同様のコンポーネントの中で区別をつけるダッシュ及び第２のレベルを付けることにより、区別が付けられている。第１の参照ラベルが明細書で使用される場合、その説明は第２の参照ラベルに関係なく同じ第１の参照ラベルを持つ類似のコンポーネントのいずれかに適用される。

本明細書において、「結合する」とは、互いに実質的に接触している構成要素を示す。いくつかのケースでは、３番目の材料又は構成要素が物理的に分離しても、２つの構成要素が結合されることがある。この３番目の構成要素は、２つの構成要素又はその機能を実質的に変更できない。代わりに、この３番目のコンポーネントは、最初の２つの構成要素の接続を助け又は有効にすることができる。例えば、或る材料は、基板材料に堆積した場合に、しっかりとは付着しないことがある。ラミナ層のような、（例えば、数ナノメートル以下のオーダーで）薄い層は、２つの材料の間でそれらの形成や接続を強化するために使用されることがある。他のケースでは、３番目の材料は、２つの構成要素を化学的に分離するためのバッファとして立ち振る舞うことができる。

本明細書で使用される「層（layer）」という用語は、幾何学的構造の層（stratum）又はシートをいう。各層は、３次元（例えば、高さ、幅、及び奥行き）を有し、表面の一部又は全部を覆うことができる。例えば、層は、２つの次元が３番目の次元よりも大きい３次元構造、例えば、薄いフィルムであってよい。層は、様々な元素、構成要素、及び／又は材料を含むことができる。いくつかのケースでは、１つの層が２つ以上のサブレイヤで構成される場合がある。一部の添付図面では、説明の目的のために、３次元の層の２つの次元が描かれている。しかし、当業者は、層が自然界において３次元的であることを認識するだろう。

本明細書において、「実質的に」という用語は、修飾された特性（例えば、用語によって実質的に改変された動詞又は形容詞）が絶対的である必要はなく、特性の利点を達成するために十分に近いことを意味する。

本明細書において、「電極」という用語は、電気導体を指すことがあり、いくつかのケースでは、メモリアレイのメモリセル又はその他の構成要素への電気的接触として用いられてもよい。電極は、メモリアレイ１００の素子又は構成要素間に導通経路を提供する、トレース、ワイヤ、導電性線、導電層、又はそのようなものを含むことができる。

本明細書で使用される「フォトリソグラフィ」という用語は、フォトレジスト材料を用いてパターニングし、電磁波を利用してそのような材料を露光する工程を指すことができる。例えば、フォトレジスト材料は、基材上にフォトレジストをスピンコートするなどして、基材上に形成されてもよい。パターンは、フォトレジストを放射線にさらすことで、フォトレジスト内に作成されるようにすることができる。パターンは、例えば放射線がフォトレジストを露光する場所に空間的に写すフォトマスクによって、定義されるようにすることができる。露光されたフォトレジスト領域は、例えば化学的処理によって、所望のパターンを残して除去することができる。いくつかのケースでは、露光した領域が残り、未露光領域が除去されるようにすることができる。

本明細書に記載される情報及び信号は、種々の異なる技術及び技法のいずれを用いても表すことができる。例えば、上記の説明を通して参照される可能性があるデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁場や粒子、光波場や光子、又はそれらの任意の組み合わせによって表される。或る図面は、信号群を１つの信号として示す。しかしそれは、当業者ならば、それは信号群の様々なビット幅を持つことができるバスを表してよいことを理解するだろう。

「電子通信」という用語は、コンポーネント間の電子的なフローをサポートするコンポーネント間の関係を指す。これは、コンポーネント間の直接接続を含んでもよく、又は中間コンポーネントを含んでもよい。電子通信のコンポーネントは（例えば、通電回路で）、アクティブに電子や信号を交換できる、又は（例えば、非通電回路で）、アクティブに電子や信号を交換はできないが、通電されている回路上では電子又は信号を交換できるように構成され動作可能としてよい。例として、スイッチ（例えば、トランジスタ）を介して物理的に接続された２つのコンポーネントは、スイッチの状態（つまり、オープン又はクローズ）に関係なく、電子的な通信になっている。

メモリアレイ１００を含む本明細書で説明しているデバイスは、ケイ素（Ｓｉ）、ゲルマニウム、ケイ素ゲルマニウム合金、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）等の半導体基板上に形成することができる。いくつかのケースでは、基板は、半導体ウェーハである。その他のケースでは、基板は、ガラス上に形成されたケイ素（ＳＯＧ）又はサファイア上に形成されたケイ素（ＳＯＰ）などの、絶縁膜上に形成されたケイ素（ＳＯＩ）基板であってもよいし、又は他の基板上に形成される半導体材料のエピタキシャル層であってもよい。基板又は基板のサブ領域の導電率は、限定されるものではないが、リン、ホウ素、又はヒ素を含む種々の化学種を用いたドーピングを通して制御することができる。ドーピングは、基板の初期形成又は成長の間に、イオン注入、又は他のドーピング手段により実行することができる。メモリアレイ又はメモリ回路を含む基板の一部又は切れ分けたものは、ダイと呼ばれてもよい。

カルコゲナイド材料は、元素Ｓ、Ｓｅ、及びＴｅの少なくとも１つを含む材料又は合金であってもよい。本明細書で論じた相変化材料は、カルコゲナイド材料であってもよい。カルコゲナイド材料は、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、Ａｓ、Ａｌ、Ｓｂ、Ａｕ、インジウム（Ｉｎ）、ガリウム（Ｇａ）、スズ（Ｓｎ）、ビスマス（Ｂｉ）、パラジウム（Ｐｄ）、コバルト（Ｃｏ）、酸素（Ｏ）、銀（Ａｇ）、ニッケル（Ｎｉ）、白金（Ｐｔ）の合金を含むことができる。カルコゲナイド材料及び合金の例は、これらに限られるものではないが、Ｇｅ−Ｔｅ、Ｉｎ−Ｓｅ、Ｓｂ−Ｔｅ、Ｇａ−Ｓｂ、Ｉｎ−Ｓｂ、Ａｓ−Ｔｅ、Ａｌ−Ｔｅ、Ｇｅ−Ｓｂ−Ｔｅ、Ｔｅ−Ｇｅ−Ａｓ、Ｉｎ−Ｓｂ−Ｔｅ、Ｔｅ−Ｓｎ−Ｓｅ、Ｇｅ−Ｓｅ−Ｇａ、Ｂｉ−Ｓｅ−Ｓｂ、Ｇａ−Ｓｅ−Ｔｅ、Ｓｎ−Ｓｂ−Ｔｅ、Ｉｎ−Ｓｂ−Ｇｅ、Ｔｅ−Ｇｅ−Ｓｂ−Ｓ、Ｔｅ−Ｇｅ−Ｓｎ−Ｏ、Ｔｅ−Ｇｅ−Ｓｎ−Ａｕ、Ｐｄ−Ｔｅ−Ｇｅ−Ｓｎ、Ｉｎ−Ｓｅ−Ｔｉ−Ｃｏ、Ｇｅ−Ｓｂ−Ｔｅ−Ｐｄ、Ｇｅ−Ｓｂ−Ｔｅ−Ｃｏ、Ｓｂ−Ｔｅ−Ｂｉ−Ｓｅ、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ、Ｇｅ−Ｓｂ−Ｓｅ−Ｔｅ、Ｇｅ−Ｓｎ−Ｓｂ−Ｔｅ、Ｇｅ−Ｔｅ−Ｓｎ−Ｎｉ、Ｇｅ−Ｔｅ−Ｓｎ−Ｐｄ、又はＧｅ−Ｔｅ−Ｓｎ−Ｐｔを含むことができる。

本明細書で使用されるハイフン付き化学組成表記は、特定の化合物又は合金に含まれる元素を示し、示されている元素に含まれる全てのストイキオメトリを表すものである。例えば、Ｇｅ−Ｔｅは、ｘとｙを任意の正の整数であってよいとして、Ｇｅ_ｘＴｅ_ｙを含むことができる。可変抵抗材料のその他の例は、２種以上の例えば、遷移金属、アルカリ土類金属、及び／又は希土類金属等の金属を含む２成分の金属酸化物材料又は混合原子価酸化物を含むことができる。実施形態は、メモリセルのメモリ素子に関連する特定の１つの可変抵抗材料又は複数の材料に限定されるものではない。例えば、可変抵抗材料の他の例は、メモリ素子を形成するために使用することができ、とりわけカルコゲナイド材料、巨大磁気抵抗材料、又はポリマーベースの材料を含むことができる。

本明細書で説明するトランジスタは、電界効果トランジスタ（ＦＥＴ）を表し、ソース、ドレイン、及びゲートを含む３端子デバイスから構成される。端子は、金属などの導電性材料を介して他の電子素子に接続することができる。ソースとドレインは導電性であり、例えば縮退等、高濃度にドープされた、半導体領域を含むことができる。ソースとドレインは、低濃度にドープされた半導体領域又はチャネルによって分離することができる。チャネルがｎ型（すなわち、大半のキャリアが電子）の場合、ＦＥＴはｎ型ＦＥＴと呼ぶことができる。同様に、チャンネルがｐタイプの場合（すなわち、大半のキャリアがホールである場合）、ＦＥＴはｐ型ＦＥＴと呼ぶことができる。チャネルは、絶縁ゲート酸化物によって覆うことができる。チャネルの導電率は、ゲートに電圧を印加することによって制御することができる。例えば、ｎ型ＦＥＴ又はｐ型ＦＥＴにそれぞれ正の電圧又は負の電圧を印加すると、チャネルが導電性になり得る。トランジスタの閾値電圧以上の電圧がトランジスタゲートに印加されると、トランジスタは「オン」又は「アクティブ」になることができる。トランジスタの閾値電圧よりも小さい電圧がトランジスタゲートに印加されると、トランジスタは「オフ」又は「非アクティブ」になることができる。

本明細書の開示に関連して説明されている様々な例示のブロック、コンポーネント、及びモジュールは、汎用プロセッサ、ＤＳＰ、ＡＳＩＣ、ＦＰＧＡ若しくはその他のプログラマブル論理デバイス、離散ゲート若しくはトランジスタ論理、離散ハードウェアコンポーネント、又は本明細書で説明した機能を実行するように設計されたこれらの任意の組合せを用いて、実装又は実行することができる。汎用プロセッサは、マイクロプロセッサであってもよいが、その代わりに、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシンであってもよい。また、プロセッサは、コンピューティングデバイスの組合せ（例えば、ＤＳＰとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと組み合わせた１つ以上のマイクロプロセッサ、又は任意の他のそのような構成など）として実装することもできる。

本明細書で説明する機能は、ハードウェア、プロセッサにより実行されるソフトウェア、ファームウェア、又はそれらの任意の組合せに実装することができる。プロセッサにより実行されるソフトウェアに実装される場合、その機能は、コンピュータ読取り可能媒体上に１つ以上の命令又はコードとして保存又は転送することができる。その他の例と実装は、開示及び添付したクレームの範囲内にある。例えば、ソフトウェアの性質上、上記の機能は、プロセッサによって実行されるソフトウェア、ハードウェア、ファームウェア、ハードワイヤ接続、又はこれらの任意の組合せによって実行されるソフトウェアを用いて実装することができる。機能の実装はまた、機能の各部分が異なる物理的な場所に実装されるように配置されることを含み、様々な場所に物理的に配置されてよい。また、本明細書で用いられているように、請求項に含まれるものとして、項目のリスト（例えば、「少なくとも１つの」又は「１つ以上」のような語句によって始まる項目のリスト）で使用される「又は」は、例えば、Ａ、Ｂ、又はＣの少なくとも１つのリストがＡ又はＢ又はＣ又はＡＢ又はＡＣ又はＢＣ又はＡＢＣ（すなわち、Ａ及びＢ及びＣ）を意味するように、すべてを含むリストを指している。

コンピュータ読取り可能な媒体には、非一過性コンピュータ記憶媒体と、コンピュータプログラムを１か所から別の場所へ移すことを容易にする任意の媒体を含む通信媒体が含まれている。非一過性記憶媒体は、汎用又は特定目的のコンピュータによってアクセスできる任意の利用可能な媒体であってもよい。例として、これらに制限されないが、非一過性コンピュータ読取り可能媒体は、ＲＡＭ、ＲＯＭ、電気的消去可能プログラマブル読取り専用メモリ（ＥＥＰＲＯＭ）、コンパクトディスク（ＣＤ）ＲＯＭ若しくはその他の光ディスク記憶装置、磁気ディスク記憶装置、若しくはその他の磁気記憶デバイス、又は命令又はデータ構造形式の所望のプログラムコード手段を運搬又は記憶するために使用可能で、汎用又は特定目的のコンピュータ又は汎用又は特定目的のプロセッサによってアクセス可能な任意の他の非一過性媒体を含むことができる。

また、任意の接続が適切にコンピュータ読取り可能媒体と呼ばれている。例えば、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線（ＤＳＬ）、又は赤外線、無線、及びマイクロ波等のワイヤレス技術を使用して、ＷＥＢサイト、サーバ、又はその他のリモートソースからソフトウェアを送信する場合、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線（ＤＳＬ）、又は赤外線、無線、及びマイクロ波等のワイヤレス技術は、媒体の定義に含まれている。ディスク（disk and disc）は、本明細書で使用されるように、ＣＤ、レーザディスク、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピーディスク、及びブルーレイディスクを含む。ディスク（disk）は通常、磁気的にデータを再生する。また、ディスク（disc）は、レーザで光学的にデータを再現する。上記の組合せも、コンピュータ読取り可能媒体の範囲に含まれている。

本明細書は、当業者が当該開示のものを製造する又は利用することを可能とするために提供される。開示に対する種々の変更は当業者にとって容易に明らかであり、本明細書で定義される一般的な原則は、開示の範囲を逸脱することなく他のバリエーションに適用することができる。このように、開示は、本明細書に記載された例及び設計に限定されるものではないが、本明細書に開示されている原理及び新規な特徴に合致した最も広い範囲に合致するものである。

セレクタデバイス２１５は、メモリ素子２２０と結合されていてもよい。セレクタデバイス２１５及びメモリ素子２２０は、第１アクセス線１１０−ａと第２アクセス線１１５
−ａとの間で直列構成で配置されるようにすることができる。セレクタデバイス２１５は、Ｓｅ、Ａｓ、並びに、Ｂ、Ａｌ、Ｇａ、Ｉｎ、及びＴｌの少なくとも１つを含む組成物からなる第１のカルコゲナイド材料を含むことができる。いくつかのケースでは、セレクタデバイス２１５は、第１のカルコゲナイド材料を備えていてよく、メモリ素子２２０は、セレクタデバイス２１５とは異なる組成物（例えば、第２のカルコゲナイド材料）を備えていてもよい。ただし、示さないが、いくつかのケースでは、セル１０５は、分かれたメモリ素子及びセレクタデバイスを使用しなくてもよい。このタイプのメモリアーキテクチャは自己選択メモリ（ＳＳＭ）と呼ぶことができ、セレクタデバイス２１５はメモリストレージ素子として機能することができる。従って、メモリデバイスは、自己選択メモリデバイスを備えるメモリセルを含んでいてもよい。例えば、カルコゲナイド材料を含む単一の素子は、分離されたセレクタデバイスが不要であるような、メモリ素子とセレクタデバイスの両方として機能されるようにすることができる。いくつかのケースでは、メモリ素子２２０は、相変化材料ではなく、強誘電体キャパシタ又はメモリスタを備えていてもよい。

表１に示すように、列見出しＶｔｈ_ＦＦとＶｔｈ_ＳＦは、組成物３を有するセレクタデバイスの、第１アクティベーション（即ち「第１発火」）及びその後のアクティベーション（即ち「第２発火」）において読み出される閾値電圧を、それぞれ表すことができる。列見出しＶｆｏｒｍは、第１発火と第２発火の間の閾値の電圧差を表すことができる。いくつかの例では、列見出しＶｔｈ_１０００は１０００サイクル後の閾値電圧を表すことができる。列見出しＩ＠０．８５Ｖｔは、セレクタデバイスにおけるサブ閾値電圧リーク電流を表すことができる。列見出しＳＴＤｒｉｆｔは、セレクタデバイスのドリフトを表すことができる。表１に示されるように、Ｉｎ又は別のＩＩＩ族元素（例えば組成物３）を含むカルコゲナイド組成物は、周期動作の間の安定した閾値電圧と一定期間にわたる低いドリフトの結果をもたらすことができる。

ＩＩＩ族元素は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、及びＴｌからなる群から選択される少なくとも１つの元素であってもよく、組成物の総重量に対して０．１５重量％から３５重量％の範囲の量であってよい。いくつかのケースでは、ＩＩＩ族元素は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、及びＴｌからなる群から選択される少なくとも１つの元素であってもよく、組成物の総重量に対して０．１５重量％から２４重量％の範囲であってよい。

前述のように、ＩＩＩ族元素は、強力で安定した結合の形成を介して、セレクタデバイスの安定性を高めることができる。いくつかの例では、ＩＩＩ族元素は、ドリフトを低下させない可能性がある四面体結合を形成する。低電圧ドリフトは、図３に示されるように、結合構造に直接関係していてもよい。例えば、Ａｌ−Ｓｅ結合解離エネルギーは３１８ｋＪ・ｍｏｌ ^−１ であってよく、また、Ｉｎ−Ｓｅ結合解離エネルギーは、２４５ｋＪ・ｍｏｌ ^−１ であってよい。より高い結合解離エネルギーは、より強く及びより安定した結合に相関するようにすることができる。

Claims (26)

1. 材料の組成物であって、
   前記組成物の総重量に対して４０重量％以上の量のセレンと、
   前記組成物の前記総重量に対して１０重量％から３５重量％の範囲の量のヒ素と、
   前記組成物の前記総重量に対して０．１５重量％から３５重量％の範囲の量であって、ホウ素、アルミニウム、ガリウム、インジウム、及びタリウムからなる群から選択される少なくとも１つの元素と、
   を含む組成物。
2. 前記組成物の前記総重量に対して、１重量％から２０重量％の範囲の量のゲルマニウムを更に含む、請求項１に記載の組成物。
3. ケイ素を更に含み、前記ケイ素、前記ゲルマニウム、並びに、ホウ素、アルミニウム、ガリウム、インジウム、及びタリウムからなる前記群から選択される前記少なくとも１つの元素の組合せが、前記組成物の前記総重量に対して２０重量％以上の量である、請求項２に記載の組成物。
4. 前記組成物の前記総重量に対して、１重量％から１５重量％の範囲の量のケイ素を更に含む、請求項１に記載の組成物。
5. 前記セレンの量が、前記組成物の前記総重量に対して、４５重量％以上である、請求項１に記載の組成物。
6. 前記ヒ素の量が、前記組成物の前記総重量に対して、１２重量％から３２重量％の範囲である、請求項１に記載の組成物。
7. ホウ素、アルミニウム、ガリウム、インジウム、及びタリウムからなる前記群から選択される前記少なくとも１つの元素が、前記組成物の前記総重量に対して、０．１５重量％から２４重量％の範囲の量である、請求項１に記載の組成物。
8. 前記組成物の閾値電圧ドリフトが、摂氏９０度の温度で３日後に、２５０ミリボルト以下である、請求項１に記載の組成物。
9. 前記組成物のガラス転移温度が摂氏２８０度を超えている、請求項１に記載の組成物。
10. メモリ素子と、
    前記メモリ素子と結合するセレクタデバイスとを含み、
    前記セレクタデバイスが組成物を有し、前記組成物が、
    前記組成物の総重量に対して４０重量％以上の量のセレンと、
    前記組成物の前記総重量に対して１０重量％から３５重量％の範囲の量のヒ素と、
    前記組成物の前記総重量に対して０．１５重量％から３５重量％の範囲の量であって、ホウ素、アルミニウム、ガリウム、インジウム、及びタリウムからなる群から選択される少なくとも１つの元素と、
    を含む、
    装置。
11. 前記セレクタデバイスの前記組成物は、
    前記組成物の前記総重量に対して、１重量％から２０重量％の範囲の量のゲルマニウムを含む、
    請求項１０に記載の装置。
12. 前記セレクタデバイスの前記組成物は、
    ケイ素を含み、前記ケイ素、前記ゲルマニウム、並びに、ホウ素、アルミニウム、ガリウム、インジウム、及びタリウムからなる前記群から選択される前記少なくとも１つの元素の組合せが、前記組成物の前記総重量に対して２０重量％以上の量である、
    請求項１１に記載の装置。
13. 前記セレクタデバイスの前記組成物は、
    前記組成物の前記総重量に対して、１重量％から１５重量％の範囲の量のケイ素を含む、
    請求項１０に記載の装置。
14. 第１アクセス線と、
    第２アクセス線と、
    セレン、ヒ素、及び、ホウ素、アルミニウム、ガリウム、インジウム、又はタリウムの少なくとも１つの組成物を含む第１のカルコゲナイド材料を含むメモリセルと、
    を含み、
    前記第１アクセス線が前記メモリセルを介して前記第２アクセス線と電子通信する、
    装置。
15. 前記第１のカルコゲナイド材料の前記組成物は、
    前記組成物の総重量に対して４０重量％以上の量の前記セレンと、
    前記組成物の前記総重量に対して１０重量％から３５重量％の範囲の量の前記ヒ素と、
    前記組成物の前記総重量に対して０．１５重量％から３５重量％の範囲の量であって、ホウ素、アルミニウム、ガリウム、インジウム、又はタリウムの前記少なくとも１つの元素と、
    を含む、請求項１４に記載の装置。
16. 前記第１のカルコゲナイド材料の前記組成物は、
    前記組成物の前記総重量に対して、１重量％から２０重量％の範囲の量のゲルマニウムを含む、請求項１５に記載の装置。
17. 前記第１のカルコゲナイド材料の前記組成物は、
    前記組成物の前記総重量に対して、１重量％から１５重量％の範囲の量のケイ素を含む、請求項１５に記載の装置。
18. 前記メモリセルは自己選択メモリデバイスを含む、請求項１４に記載の装置。
19. 前記メモリセルは、
    前記第１のカルコゲナイド材料を含むセレクタデバイスと、
    前記セレクタデバイスとは異なる組成物を含むメモリ素子と、
    を含む、請求項１４に記載の装置。
20. 前記セレクタデバイス及び前記メモリ素子は、前記第１アクセス線と前記第２アクセス線との間で直列構成に配置されている、請求項１９に記載の装置。
21. 前記メモリ素子は、前記第１のカルコゲナイド材料とは異なる組成物を有する第２のカルコゲナイド材料を含む、請求項１９に記載の装置。
22. 前記メモリ素子は強誘電体キャパシタを含む、請求項１９に記載の装置。
23. 前記メモリ素子はメモリスタを含む、請求項１９に記載の装置。
24. それぞれメモリ素子及びセレクタデバイスを有し、各セレクタデバイスは、セレン、ヒ素、及び、ホウ素、アルミニウム、ガリウム、インジウム、又はタリウムの少なくとも１つの組成物を有するカルコゲナイド材料を含む、複数のメモリセルと、
    ３次元のクロスポイント構成で配置され、前記複数のメモリセルと電子通信する複数のアクセス線と、
    を含む装置。
25. 前記カルコゲナイド材料の前記組成物は、ゲルマニウム又はケイ素、或いはその両方を含む、請求項２４に記載の装置。
26. 前記カルコゲナイド材料の前記組成物は、前記組成物の総重量に対して２０重量％以上の量であって、前記ケイ素、前記ゲルマニウム、並びに、前記ホウ素、アルミニウム、ガリウム、インジウム、又はタリウムの前記少なくとも１つの組合せを含む、請求項２５に記載の装置。