JP2020077857A - Module and manufacturing method thereof - Google Patents

Module and manufacturing method thereof Download PDF

Info

Publication number
JP2020077857A
JP2020077857A JP2019177424A JP2019177424A JP2020077857A JP 2020077857 A JP2020077857 A JP 2020077857A JP 2019177424 A JP2019177424 A JP 2019177424A JP 2019177424 A JP2019177424 A JP 2019177424A JP 2020077857 A JP2020077857 A JP 2020077857A
Authority
JP
Japan
Prior art keywords
layer
resin
insulating layer
bonding
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019177424A
Other languages
Japanese (ja)
Inventor
貴之 高野
Takayuki Takano
貴之 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of JP2020077857A publication Critical patent/JP2020077857A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92142Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Abstract

To suppress defects due to softening of the resin bonding layer.SOLUTION: A module manufacturing method according to the present invention includes a step of forming a plurality of resin bonding layers 12 on the lower surface of a resin insulating layer 10, a step of joining a plurality of components including at least one electronic component 20 to the lower surface of the resin insulating layer 10 through the plurality of resin bonding layers 12, and a step of joining the plurality of components to a first metal layer 34 provided on the upper surface of the insulating layer such that a space 25 is sandwiched between the resin insulating layer 10 and the insulating layer.SELECTED DRAWING: Figure 4

Description

本発明は、モジュールおよびその製造方法に関し、例えば電子部品を搭載するモジュールおよびその製造方法に関する。   The present invention relates to a module and a manufacturing method thereof, for example, a module on which an electronic component is mounted and a manufacturing method thereof.

パワー半導体素子を搭載するパワーモジュールにおいて、樹脂絶縁層の下面に樹脂接合層を介し電子部品を搭載し、電子部品の下面にDBCまたはDBA基板等を接合するモジュールが知られている(例えば特許文献1、2)。   In a power module mounting a power semiconductor element, a module is known in which an electronic component is mounted on the lower surface of a resin insulating layer via a resin bonding layer, and a DBC or DBA substrate or the like is bonded to the lower surface of the electronic component (for example, Patent Document 1). 1, 2).

特開2015−70269号公報JP, 2005-70269, A 特開2015−170855号公報JP, 2005-170855, A

電子部品とDBCまたはDBA基板等とを導電性接合層(例えば銀ペースト)を用いて行うと、焼結時の熱により樹脂接合層が軟化する可能性がある。樹脂接合層が軟化すると、例えば樹脂絶縁層が変形してしまう。   When the electronic component and the DBC or DBA substrate or the like are formed using a conductive bonding layer (for example, silver paste), the resin bonding layer may be softened due to heat during sintering. When the resin bonding layer is softened, for example, the resin insulating layer is deformed.

本発明は、上記課題に鑑みなされたものであり、樹脂接合層の軟化による不具合を抑制することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to suppress problems due to softening of the resin bonding layer.

本発明は、樹脂絶縁層の下面に複数の樹脂接合層を形成する工程と、前記複数の樹脂接合層を介して、少なくとも1つの電子部品を含む複数の部品をそれぞれ前記樹脂絶縁層の下面に接合する工程と、前記樹脂絶縁層と絶縁層の間に空隙を挟むように、前記複数の部品を前記絶縁層の上面に設けられた第1金属層と接合する工程と、を含むモジュールの製造方法である。   The present invention provides a step of forming a plurality of resin bonding layers on the lower surface of a resin insulating layer, and a plurality of components including at least one electronic component on the lower surface of the resin insulating layer via the plurality of resin bonding layers. Manufacture of a module including a step of joining and a step of joining the plurality of components to a first metal layer provided on an upper surface of the insulating layer so as to sandwich a gap between the resin insulating layer and the insulating layer. Is the way.

上記構成において、前記複数の部品を前記第1金属層と接合する工程は、前記複数の部品と前記第1金属層との間に導電性接合層を設け、前記樹脂絶縁層と前記絶縁層とを互いに近づく方向に押圧し、前記導電性接合層を加熱する工程を含む構成とすることができる。   In the above configuration, in the step of joining the plurality of components to the first metal layer, a conductive joining layer is provided between the plurality of components and the first metal layer, and the resin insulating layer and the insulating layer are provided. Can be configured to include a step of pressing the conductive bonding layers toward each other to heat the conductive bonding layers.

上記構成において、前記導電性接合層を加熱する工程は、前記導電性接合層を前記樹脂接合層の軟化温度より高い温度に加熱する工程を含む構成とすることができる。   In the above structure, the step of heating the conductive bonding layer may include a step of heating the conductive bonding layer to a temperature higher than the softening temperature of the resin bonding layer.

上記構成において、前記絶縁層はセラミックス層である構成とすることができる。   In the above structure, the insulating layer may be a ceramic layer.

上記構成において、前記複数の部品を前記第1金属層と接合する工程の後、前記樹脂絶縁層の下面と前記絶縁層の上面との間の空隙に樹脂を充填する工程を含む構成とすることができる。   In the above configuration, after the step of joining the plurality of parts to the first metal layer, the step of filling the gap between the lower surface of the resin insulating layer and the upper surface of the insulating layer with resin is provided. You can

上記構成において、前記樹脂絶縁層の上面に、前記樹脂絶縁層を貫通し前記複数の部品の少なくとも1つと電気的に接続する第2金属層を形成する工程を含む構成とすることができる。   In the above structure, a step of forming a second metal layer which penetrates the resin insulating layer and is electrically connected to at least one of the plurality of components can be formed on the upper surface of the resin insulating layer.

本発明は、樹脂絶縁層と、セラミックス層と、前記セラミックス層の上面に設けられた第1金属層と、前記樹脂絶縁層の下面に部分的に設けられた複数の樹脂接合層を介しそれぞれ接合され、かつ前記第1金属層の上面の導電性接合層を介し接合された少なくとも1つの電子部品を含む複数の部品と、を備えるモジュールである。   According to the present invention, a resin insulating layer, a ceramics layer, a first metal layer provided on the upper surface of the ceramics layer, and a plurality of resin bonding layers partially provided on the lower surface of the resin insulating layer are used for bonding. And a plurality of components including at least one electronic component bonded to each other via the conductive bonding layer on the upper surface of the first metal layer.

上記構成において、前記樹脂絶縁層の上面に設けられ、前記樹脂絶縁層より厚く、前記樹脂絶縁層を貫通し前記複数の部品の少なくとも1つと電気的に接続する第2金属層を備える構成とすることができる。   In the above structure, a second metal layer that is provided on the upper surface of the resin insulating layer, is thicker than the resin insulating layer, and penetrates through the resin insulating layer and is electrically connected to at least one of the plurality of components is configured. be able to.

上記構成において、前記樹脂接合層は、前記複数の部品が接合される接合領域の周囲において、前記樹脂接合層の周囲に向かうにつれて薄くなる構成とすることができる。   In the above configuration, the resin bonding layer can be configured to be thinner around the bonding region where the plurality of components are bonded, as the position approaches the periphery of the resin bonding layer.

上記構成において、前記電子部品は上面に端子を備え、前記第2金属層は、前記樹脂絶縁層を貫通する第1貫通孔を介し前記端子に接続され、前記樹脂絶縁層を貫通する第2貫通孔を介し前記複数の部品のうち前記電子部品以外の部品と接続され、前記樹脂接合層は、前記電子部品と前記樹脂絶縁層とを接合する第1樹脂接合層と、前記電子部品以外の部品と前記樹脂絶縁層とを接合し前記第1樹脂接合層と離れている第2樹脂接合層と、を含む構成とすることができる。   In the above configuration, the electronic component includes a terminal on an upper surface, the second metal layer is connected to the terminal through a first through hole penetrating the resin insulating layer, and a second penetrating penetrating the resin insulating layer. A component other than the electronic component, which is connected to a component other than the electronic component among the plurality of components through a hole, and the resin bonding layer that joins the electronic component and the resin insulating layer, and a component other than the electronic component. And a second resin bonding layer that is bonded to the resin insulating layer and is separated from the first resin bonding layer.

上記構成において、前記端子は、第1端子と前記第1端子の面積より小さな面積を有する第2端子とを含み、前記第2金属層は、前記第1貫通孔を介し前記第2端子に接続され、前記第2貫通孔を介し前記電子部品以外の部品に接続される構成とすることができる。   In the above structure, the terminal includes a first terminal and a second terminal having an area smaller than that of the first terminal, and the second metal layer is connected to the second terminal through the first through hole. It is possible to adopt a configuration in which the component other than the electronic component is connected via the second through hole.

本発明によれば、樹脂接合層の軟化による不具合を抑制することができる。   According to the present invention, it is possible to suppress defects due to softening of the resin bonding layer.

図1(a)から図1(d)は、実施例1に係るモジュールの製造方法を示す断面図(その1)である。1A to 1D are cross-sectional views (No. 1) showing the method for manufacturing the module according to the first embodiment. 図2(a)から図2(c)は、実施例1に係るモジュールの製造方法を示す断面図(その2)である。2A to 2C are cross-sectional views (No. 2) showing the method for manufacturing the module according to the first embodiment. 図3(a)から図3(c)は、実施例1に係るモジュールの製造方法を示す断面図(その3)である。3A to 3C are cross-sectional views (No. 3) showing the method of manufacturing the module according to the first embodiment. 図4(a)および図4(b)は、実施例1に係るモジュールの製造方法を示す断面図(その4)である。FIGS. 4A and 4B are cross-sectional views (No. 4) showing the method for manufacturing the module according to the first embodiment. 図5は、実施例1の変形例1に係るモジュールの断面図である。FIG. 5 is a cross-sectional view of the module according to the first modification of the first embodiment. 図6は、実施例1の変形例2に係るモジュールの断面図である。FIG. 6 is a cross-sectional view of the module according to the second modification of the first embodiment. 図7は、比較例1に係るモジュールの製造方法を示す断面図である。FIG. 7 is a cross-sectional view showing the method of manufacturing the module according to Comparative Example 1. 図8(a)および図8(b)は、比較例1に係るモジュールの製造方法を示す断面図である。FIG. 8A and FIG. 8B are cross-sectional views showing a method for manufacturing the module according to Comparative Example 1. 図9(a)は、実施例1における接合層の形成方法を示す断面図、図9(b)は、スプレーされた接合層の厚さを示す図である。FIG. 9A is a cross-sectional view showing the method for forming the bonding layer in Example 1, and FIG. 9B is a view showing the thickness of the sprayed bonding layer. 図10は、実施例1の変形例3に係るモジュールの平面図である。FIG. 10 is a plan view of a module according to Modification 3 of Example 1.

以下、図面を参照し本発明の実施例について説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1(a)から図4(b)は、実施例1に係るモジュールの製造方法を示す断面図である。図1(a)に示すように、絶縁層10を準備する。絶縁層10は、ポリイミド層等の樹脂絶縁層であり、可撓性を有する。絶縁層10の厚さは例えば7.5μmから125μmである。   1A to 4B are cross-sectional views showing a method of manufacturing a module according to the first embodiment. As shown in FIG. 1A, the insulating layer 10 is prepared. The insulating layer 10 is a resin insulating layer such as a polyimide layer and has flexibility. The thickness of the insulating layer 10 is, for example, 7.5 μm to 125 μm.

図1(b)に示すように、絶縁層10の下面に開口52を有するマスク層50を配置する。マスク層50は例えば金属マスクである。例えば開口52の内側の側面は絶縁層10側が大きくなるように傾斜しており、庇(すなわちティバーが設けられている)を形成している。詳細は、図9(a)および図9(b)で説明するが、庇があるため、接合層12の周囲の厚さが、内側から外側に向かうにつれて、薄くなる構造を形成できる。なお、金属マスクの代わりにフォトレジストを代用して形成してもよい。   As shown in FIG. 1B, a mask layer 50 having an opening 52 is arranged on the lower surface of the insulating layer 10. The mask layer 50 is, for example, a metal mask. For example, the inner side surface of the opening 52 is inclined so that the insulating layer 10 side becomes larger, and forms an eaves (that is, a tee bar is provided). Although details will be described with reference to FIGS. 9A and 9B, since there is an eaves, it is possible to form a structure in which the thickness of the periphery of the bonding layer 12 decreases from the inner side to the outer side. A photoresist may be used instead of the metal mask.

図1(c)に示すように、絶縁層10の下面の開口52内に接合層12を形成する。接合層12は、例えばスプレーノズル54を用いた液滴56の塗布により形成する。液滴56は、樹脂を溶剤により所定の粘度に溶かしたものである。接合層12はエポキシ樹脂等の樹脂接着剤である。接合層12の厚さはキュア後で例えば5μmから20μmであり、絶縁層10より薄い。   As shown in FIG. 1C, the bonding layer 12 is formed in the opening 52 on the lower surface of the insulating layer 10. The bonding layer 12 is formed by applying the droplet 56 using the spray nozzle 54, for example. The droplet 56 is a solution of resin dissolved in a solvent to a predetermined viscosity. The bonding layer 12 is a resin adhesive such as an epoxy resin. The thickness of the bonding layer 12 is, for example, 5 μm to 20 μm after curing, which is thinner than the insulating layer 10.

図1(d)に示すように、マスク層50を除去する。接合層12はインクジェット法を用いて形成してもよい。インクジェット法を用いる等の接合層12のパターンを直接描画する場合には、マスク層50を形成しなくてもよい。さらに、スクリーン印刷法を用い接合層12を形成してもよい。インクジェット法またはスクリーン印刷法では、塗布または印刷の直後は、接合層12自体が軟化しているため、接合層12の周囲が自然と薄くなる。   As shown in FIG. 1D, the mask layer 50 is removed. The bonding layer 12 may be formed using an inkjet method. When the pattern of the bonding layer 12 is directly drawn by using the inkjet method or the like, the mask layer 50 may not be formed. Further, the bonding layer 12 may be formed by using a screen printing method. In the inkjet method or the screen printing method, the bonding layer 12 itself is softened immediately after coating or printing, so that the circumference of the bonding layer 12 is naturally thinned.

図2(a)に示すように、接合層12の下面に電子部品20および導電性ブロック21を接触させる。熱処理(キュア)することにより、接合層12を硬化させ電子部品20および導電性ブロック21と絶縁層10とを接合する。熱処理は例えば150℃から300℃の温度で実施する。   As shown in FIG. 2A, the electronic component 20 and the conductive block 21 are brought into contact with the lower surface of the bonding layer 12. By heat treatment (cure), the bonding layer 12 is cured and the electronic component 20 and the conductive block 21 are bonded to the insulating layer 10. The heat treatment is performed at a temperature of 150 ° C. to 300 ° C., for example.

電子部品20は、パワー素子であり、例えばIGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタまたはFET(Field Effect Transistor)等のトランジスタまたはダイオードである。トランジスタまたはダイオードには、Si、GaNまたはSiC等の半導体が用いられる。電子部品20は、ここでは、例えばベアチップであるが、ベアチップが実装されたパッケージでもよい。電子部品20の上面および下面にそれぞれ端子22および23が設けられている。端子22および23は例えば銅、金またはアルミニウム等の金属層である。電子部品20が縦型のSiCトランジスタの場合、端子22はソース端子およびゲート端子であり、端子23はドレイン端子である。導電性ブロック21は、絶縁層10と後述の基板30とを電気的および/または機械的に接続するスペーサ(シム:shim)であり、例えば銅等の金属層である。   The electronic component 20 is a power element, and is, for example, a transistor such as an IGBT (Insulated Gate Bipolar Transistor), a bipolar transistor or a FET (Field Effect Transistor), or a diode. A semiconductor such as Si, GaN, or SiC is used for the transistor or the diode. The electronic component 20 is, for example, a bare chip here, but may be a package in which a bare chip is mounted. Terminals 22 and 23 are provided on the upper surface and the lower surface of the electronic component 20, respectively. The terminals 22 and 23 are metal layers such as copper, gold or aluminum. When the electronic component 20 is a vertical SiC transistor, the terminal 22 is a source terminal and a gate terminal, and the terminal 23 is a drain terminal. The conductive block 21 is a spacer (shim) that electrically and / or mechanically connects the insulating layer 10 and a substrate 30 described later, and is a metal layer such as copper.

図2(b)に示すように、絶縁層10および接合層12を貫通する貫通孔16を形成する。貫通孔16は、例えばレーザ光を照射することにより形成する。貫通孔16の面積は端子22の面積の95%以下であり、貫通孔16の大きさは例えば30μmから500μmである。貫通孔16は、電子部品20および導電性ブロック21を絶縁層10に搭載する前に形成してもよい。   As shown in FIG. 2B, a through hole 16 penetrating the insulating layer 10 and the bonding layer 12 is formed. The through hole 16 is formed by, for example, irradiating laser light. The area of the through hole 16 is 95% or less of the area of the terminal 22, and the size of the through hole 16 is, for example, 30 μm to 500 μm. The through hole 16 may be formed before mounting the electronic component 20 and the conductive block 21 on the insulating layer 10.

図2(c)に示すように、絶縁層10の上面、貫通孔16の内面に金属層14を形成する。金属層14の形成方法を説明する。絶縁層10の上面、貫通孔16の内面にシード層を形成する。シード層は、例えばスパッタリング法を用い形成する。シード層は、例えば絶縁層10側からチタン層および銅層等の金属層である。シード層の上面にめっき層を形成する。めっき層は例えば銅層等の金属層である。めっき層は、例えばシード層に電流を供給することによる電解めっき法を用い形成する。シード層およびめっき層により金属層14が形成される。金属層14の厚さは例えば30μmから300μmであり絶縁層10の厚さより大きい。金属層14は絶縁層10より薄くてもよい。   As shown in FIG. 2C, the metal layer 14 is formed on the upper surface of the insulating layer 10 and the inner surface of the through hole 16. A method of forming the metal layer 14 will be described. A seed layer is formed on the upper surface of the insulating layer 10 and the inner surface of the through hole 16. The seed layer is formed by using, for example, a sputtering method. The seed layer is, for example, a metal layer such as a titanium layer and a copper layer from the insulating layer 10 side. A plating layer is formed on the upper surface of the seed layer. The plating layer is a metal layer such as a copper layer. The plating layer is formed by, for example, an electrolytic plating method by supplying a current to the seed layer. The metal layer 14 is formed by the seed layer and the plating layer. The thickness of the metal layer 14 is, for example, 30 μm to 300 μm, which is larger than the thickness of the insulating layer 10. The metal layer 14 may be thinner than the insulating layer 10.

図3(a)に示すように、上面および下面に金属層34および36が設けられた基板30を準備する。基板30は、例えばセラミックス基板である。金属層34および36は例えば銅層またはアルミニウム層であり、基板30は例えばDBC(Direct Bonded Copper)またはDBA(Direct Bonded Aluminum)である。基板30の厚さは例えば200μmから3000μmであり、金属層34および36の厚さは例えば10μmから1000μmである。   As shown in FIG. 3A, a substrate 30 having metal layers 34 and 36 on its upper and lower surfaces is prepared. The substrate 30 is, for example, a ceramic substrate. The metal layers 34 and 36 are, for example, copper layers or aluminum layers, and the substrate 30 is, for example, DBC (Direct Bonded Copper) or DBA (Direct Bonded Aluminum). The substrate 30 has a thickness of, for example, 200 μm to 3000 μm, and the metal layers 34 and 36 have a thickness of, for example, 10 μm to 1000 μm.

図3(b)に示すように、金属層34の上面に接合層32を塗布する。接合層32は、銅または銀等の金属粒子等が含まれる導電性ペーストである。粒径が1μm未満のナノペーストでもよい。接合層32の塗布は、例えば印刷法、インクジェット法またはディスペンス法を用いる。   As shown in FIG. 3B, the bonding layer 32 is applied on the upper surface of the metal layer 34. The bonding layer 32 is a conductive paste containing metal particles such as copper or silver. A nano paste having a particle size of less than 1 μm may be used. The application of the bonding layer 32 uses, for example, a printing method, an inkjet method, or a dispensing method.

図3(c)に示すように、図3(b)の接合層32の上面に図2(c)の電子部品20および導電性ブロック21の下面を接触させて配置する。図4(a)に示すように、熱処理することで、接合層32を焼成する。これにより、金属層34と電子部品20の端子23および導電性ブロック21とが熱的、機械的かつ電気的に接合される。絶縁層10と基板30は空隙25を挟み対向する。接合層32の厚さは焼成後で例えば5μmから20μmである。熱処理温度は例えば200℃から350℃程度である。   As shown in FIG. 3C, the lower surface of the electronic component 20 and the conductive block 21 of FIG. 2C is placed in contact with the upper surface of the bonding layer 32 of FIG. 3B. As shown in FIG. 4A, the bonding layer 32 is baked by heat treatment. As a result, the metal layer 34 is thermally, mechanically, and electrically bonded to the terminal 23 of the electronic component 20 and the conductive block 21. The insulating layer 10 and the substrate 30 are opposed to each other with the gap 25 in between. The thickness of the bonding layer 32 is, for example, 5 μm to 20 μm after firing. The heat treatment temperature is, for example, about 200 ° C to 350 ° C.

図4(b)に示すように、絶縁層10と基板30との間を樹脂28を用いて樹脂封止する。樹脂28は例えばエポキシ樹脂およびフェノール樹脂等の熱硬化性樹脂または熱可塑性樹脂である。以上により実施例1に係るモジュールが完成する。   As shown in FIG. 4B, the insulating layer 10 and the substrate 30 are resin-sealed with a resin 28. The resin 28 is a thermosetting resin or a thermoplastic resin such as an epoxy resin and a phenol resin. As described above, the module according to the first embodiment is completed.

[実施例1の変形例1]
図5は、実施例1の変形例1に係るモジュールの断面図である。図5に示すように、樹脂28は、絶縁層10および金属層14を覆うように設けられている。その他の構成は実施例1と同じであり説明を省略する。絶縁層10の平面形状は基板30より小さいため、モールド法またはポッティング法等を用い樹脂28を絶縁層10を覆うように形成できる。なお、樹脂28を研磨して電極を露出させてもよい。
[Modification 1 of Embodiment 1]
FIG. 5 is a cross-sectional view of the module according to the first modification of the first embodiment. As shown in FIG. 5, the resin 28 is provided so as to cover the insulating layer 10 and the metal layer 14. The other configuration is the same as that of the first embodiment, and the description is omitted. Since the planar shape of the insulating layer 10 is smaller than that of the substrate 30, the resin 28 can be formed to cover the insulating layer 10 by using a molding method, a potting method, or the like. The electrodes may be exposed by polishing the resin 28.

[実施例1の変形例2]
図6は、実施例1の変形例2に係るモジュールの断面図である。図6に示すように、絶縁層10の下面に電子部品20aおよび20bが搭載されている。電子部品20aは例えばSiCトランジスタである。電子部品20bはダイオードである。金属層14は、電子部品20aのソース端子と電子部品20bのアノード端子とを電気的に接続する。金属層34は、電子部品20aのドレイン端子と電子部品20bのカソード端子とを電気的に接続する。その他の構成は実施例1と同じであり説明を省略する。実施例1の変形例2のように、金属層14および金属層34は複数の電子部品のうち少なくとも2つを電気的に接続してもよい。
[Modification 2 of Embodiment 1]
FIG. 6 is a cross-sectional view of the module according to the second modification of the first embodiment. As shown in FIG. 6, electronic components 20a and 20b are mounted on the lower surface of the insulating layer 10. The electronic component 20a is, for example, a SiC transistor. The electronic component 20b is a diode. The metal layer 14 electrically connects the source terminal of the electronic component 20a and the anode terminal of the electronic component 20b. The metal layer 34 electrically connects the drain terminal of the electronic component 20a and the cathode terminal of the electronic component 20b. The other configuration is the same as that of the first embodiment, and the description is omitted. As in the second modification of the first embodiment, the metal layer 14 and the metal layer 34 may electrically connect at least two of the plurality of electronic components.

[比較例との比較]
図7から図8(b)は、比較例1に係るモジュールの製造方法を示す断面図である。図7に示すように、比較例1では、接合層12が分離しておらず、絶縁層10の下面全体に設けられている。接合層12は、キュアにより収縮する。樹脂絶縁層である絶縁層10は柔らかい。そのため絶縁層10は上に凸状に反る。例えば、絶縁層10の厚さに対し接合層12の厚さが1/10以上あると、絶縁層10が反ってしまう。これにより、電子部品20と基板30との接合が難しくなる。
[Comparison with Comparative Example]
7 to 8B are cross-sectional views showing a method for manufacturing the module according to Comparative Example 1. As shown in FIG. 7, in Comparative Example 1, the bonding layer 12 is not separated and is provided on the entire lower surface of the insulating layer 10. The bonding layer 12 contracts by curing. The insulating layer 10, which is a resin insulating layer, is soft. Therefore, the insulating layer 10 warps in an upward convex shape. For example, when the thickness of the bonding layer 12 is 1/10 or more of the thickness of the insulating layer 10, the insulating layer 10 warps. This makes it difficult to bond the electronic component 20 and the substrate 30.

図8(a)に示すように、電子部品20の端子23と金属層34を接合する場合には、接合層32として導電性接合剤を用いる。導電性の接合剤としては金属ペーストまたは半田等が考えられる。これらの導電性接合剤を用いる場合、熱処理温度は例えば300℃程度(接合層12の軟化温度より高い温度)となる。基板30は、例えばセラミックス基板であり、300℃の熱処理であれば変形することはない。絶縁層10をポリイミド樹脂とすると絶縁層10の軟化温度は300℃より高くなる。樹脂接着剤である接合層12の軟化温度は低いため、300℃程度の熱処理で軟化する。絶縁層10と基板30とを押圧すると、絶縁層10は軟化温度以下でも弾性変形する。これにより、接合層12が基板30に接触する。接合層12は軟化しているため、接合層12が基板30に接着してしまう。これにより、図4(b)において、金属層14と金属層34との間に樹脂28を充填することができず、絶縁耐圧が低くなる可能性がある。   As shown in FIG. 8A, when the terminal 23 of the electronic component 20 and the metal layer 34 are bonded, a conductive bonding agent is used as the bonding layer 32. As the conductive bonding agent, metal paste, solder, or the like can be considered. When using these conductive bonding agents, the heat treatment temperature is, for example, about 300 ° C. (a temperature higher than the softening temperature of the bonding layer 12). The substrate 30 is, for example, a ceramic substrate and does not deform if it is heat-treated at 300 ° C. When the insulating layer 10 is made of polyimide resin, the softening temperature of the insulating layer 10 becomes higher than 300 ° C. Since the softening temperature of the bonding layer 12 which is the resin adhesive is low, it is softened by heat treatment at about 300 ° C. When the insulating layer 10 and the substrate 30 are pressed, the insulating layer 10 elastically deforms even at a softening temperature or lower. As a result, the bonding layer 12 contacts the substrate 30. Since the bonding layer 12 is softened, the bonding layer 12 adheres to the substrate 30. As a result, in FIG. 4B, the resin 28 cannot be filled between the metal layer 14 and the metal layer 34, and the withstand voltage may decrease.

図8(b)に示すように、接合層12と基板30との接着を抑制するために、電子部品20および導電性ブロック21と金属層34との接合前に、絶縁層10と基板30との間に樹脂等の絶縁層27を設けることも考えられる。しかしながら、電子部品20と導電性ブロック21との間を空隙とするモジュールには適用できない。また、電子部品20と導電性ブロック21との間に空隙25が残ってしまう。これにより、樹脂28で電子部品20を完全に封止することができない。   As shown in FIG. 8B, in order to suppress the adhesion between the bonding layer 12 and the substrate 30, the insulating layer 10 and the substrate 30 are connected to each other before the electronic component 20 and the conductive block 21 are bonded to the metal layer 34. It is also conceivable to provide an insulating layer 27 of resin or the like between them. However, it cannot be applied to a module having a gap between the electronic component 20 and the conductive block 21. Further, the void 25 remains between the electronic component 20 and the conductive block 21. As a result, the resin 28 cannot completely seal the electronic component 20.

実施例1およびその変形例によれば、図1(b)から図1(d)のように、絶縁層10(樹脂絶縁層)の下面に複数の接合層12(樹脂接合層)を形成する。図2(a)のように、部分的に設けられた複数の接合層12を介し少なくとも1つの電子部品20を含む複数の部品(電子部品20および導電性ブロック21)をそれぞれ絶縁層10の下面に接合する。その結果、図4(a)のように、絶縁層10と基板30(絶縁層)の間に、空隙25が形成される。   According to Example 1 and its modification, as shown in FIGS. 1B to 1D, a plurality of bonding layers 12 (resin bonding layers) are formed on the lower surface of the insulating layer 10 (resin insulating layer). . As shown in FIG. 2A, a plurality of components including the at least one electronic component 20 (the electronic component 20 and the conductive block 21) are respectively disposed on the lower surface of the insulating layer 10 via the plurality of bonding layers 12 that are partially provided. To join. As a result, as shown in FIG. 4A, the void 25 is formed between the insulating layer 10 and the substrate 30 (insulating layer).

接合層12が部分塗布されて分割されているため、図7のような樹脂絶縁層である絶縁層10の反りを抑制できる。図8(a)のように電子部品20と導電性ブロック21との間の絶縁層10および接合層12が軟化して金属層34と接触することを抑制できる。接合層12が基板30に接着してしまうことを抑制するため、図4(b)の電子部品20および導電性ブロック21から接合層12が露出する長さL2は、電子部品20と導電性ブロック21との間の距離L1の1/4以下が好ましく1/10以下がより好ましい。   Since the bonding layer 12 is partially applied and divided, it is possible to suppress the warp of the insulating layer 10 which is the resin insulating layer as shown in FIG. 7. As shown in FIG. 8A, it is possible to prevent the insulating layer 10 and the bonding layer 12 between the electronic component 20 and the conductive block 21 from being softened and coming into contact with the metal layer 34. In order to prevent the bonding layer 12 from adhering to the substrate 30, the length L2 of the bonding layer 12 exposed from the electronic component 20 and the conductive block 21 in FIG. It is preferably ¼ or less, and more preferably 1/10 or less, of the distance L1 from 21.

電子部品20および導電性ブロック21と金属層34(第1金属層)とを接合する工程では、電子部品20および導電性ブロック21と金属層34との間に接合層32(導電性接合層)を設け、絶縁層10と基板30とを互いに近づく方向に押圧し、接合層32を加熱する。このとき、比較例1では、図8(a)のように、電子部品20と導電性ブロック21との間の絶縁層10が変形し接合層12が基板30と接触する。これにより、絶縁層10が基板30に接着されるが、実施例1およびその変形例では、電子部品20と導電性ブロック21との間の接合層12が除去されており、図8(a)のような接合層12と基板30との接着を抑制できる。   In the step of bonding the electronic component 20 and the conductive block 21 to the metal layer 34 (first metal layer), the bonding layer 32 (conductive bonding layer) is provided between the electronic component 20 and the conductive block 21 and the metal layer 34. Is provided, the insulating layer 10 and the substrate 30 are pressed toward each other, and the bonding layer 32 is heated. At this time, in Comparative Example 1, as shown in FIG. 8A, the insulating layer 10 between the electronic component 20 and the conductive block 21 is deformed and the bonding layer 12 comes into contact with the substrate 30. As a result, the insulating layer 10 is bonded to the substrate 30, but in Example 1 and its modified example, the bonding layer 12 between the electronic component 20 and the conductive block 21 is removed, and FIG. Adhesion between the bonding layer 12 and the substrate 30 as described above can be suppressed.

絶縁層10の軟化温度は、接合層12の軟化温度より高いことが好ましく、接合層32の加熱処理温度より高いことが好ましい。この観点から絶縁層10はポリイミドであることが好ましい。   The softening temperature of the insulating layer 10 is preferably higher than the softening temperature of the bonding layer 12, and preferably higher than the heat treatment temperature of the bonding layer 32. From this viewpoint, the insulating layer 10 is preferably polyimide.

基板30はセラミックス層である。これにより、接合層32の加熱による基板30の変形を抑制することができる。基板30は絶縁層10より厚いことが好ましい。   The substrate 30 is a ceramic layer. Thereby, the deformation of the substrate 30 due to the heating of the bonding layer 32 can be suppressed. The substrate 30 is preferably thicker than the insulating layer 10.

図4(b)のように、電子部品20および導電性ブロック21を金属層34と接合した後、絶縁層10の下面と基板30の上面との間の空隙25に樹脂28を充填する。これにより、図8(b)のように電子部品20と導電性ブロック21との間に空隙25が残存せず、電子部品20を樹脂封止できる。   As shown in FIG. 4B, after bonding the electronic component 20 and the conductive block 21 to the metal layer 34, the resin 28 is filled in the gap 25 between the lower surface of the insulating layer 10 and the upper surface of the substrate 30. As a result, the gap 25 does not remain between the electronic component 20 and the conductive block 21 as shown in FIG. 8B, and the electronic component 20 can be resin-sealed.

金属層14(第2金属層)は絶縁層10より厚い。この場合、絶縁層10が薄く、図7のように絶縁層10が反るまたは絶縁層10が変形して基板30と接触しやすくなる。よって、接合層12を分離することが好ましい。金属層14の厚さは絶縁層10の厚さの1.5倍が好ましく、2倍がより好ましい。   The metal layer 14 (second metal layer) is thicker than the insulating layer 10. In this case, the insulating layer 10 is thin, and the insulating layer 10 warps or the insulating layer 10 deforms as shown in FIG. Therefore, it is preferable to separate the bonding layer 12. The thickness of the metal layer 14 is preferably 1.5 times the thickness of the insulating layer 10, and more preferably twice.

図1(b)から図1(d)のように、複数の接合層12を形成する工程は、マスク層50をマスクに樹脂をスプレーする工程を含む。これにより、接合層12を簡単に塗布できる。複数の接合層12を形成する工程には、インクジェット法またはスクリーン印刷法等を用いてもよい。   As shown in FIGS. 1B to 1D, the step of forming the plurality of bonding layers 12 includes a step of spraying resin with the mask layer 50 as a mask. Thereby, the bonding layer 12 can be easily applied. An inkjet method, a screen printing method, or the like may be used in the step of forming the plurality of bonding layers 12.

図9(a)は、実施例1における接合層の形成方法を示す断面図、図9(b)は、スプレーされた接合層の厚さを示す図である。図9(a)に示すように、接合層12の端部は樹脂等の液滴56の一部が付着するが一部はマスク層50に遮られる。これにより、図9(b)のように、接合層12の厚さは、中央領域はある程度均一であるが、中央から周囲に向かうにつれて薄くなり、接合層12の側面が傾斜する。例えば、接合層12の側面の幅L3は接合層12の厚さTの10倍程度となる。例えば厚さTが10μmのとき、L3は100μmである。L3/Tは1以上が好ましく、5以上がより好ましい。   FIG. 9A is a cross-sectional view showing the method for forming the bonding layer in Example 1, and FIG. 9B is a view showing the thickness of the sprayed bonding layer. As shown in FIG. 9A, a part of the droplet 56 such as a resin adheres to the end portion of the bonding layer 12, but a part thereof is blocked by the mask layer 50. As a result, as shown in FIG. 9B, the thickness of the bonding layer 12 is uniform to some extent in the central region, but becomes thinner from the center toward the periphery, and the side surfaces of the bonding layer 12 are inclined. For example, the width L3 of the side surface of the bonding layer 12 is about 10 times the thickness T of the bonding layer 12. For example, when the thickness T is 10 μm, L3 is 100 μm. L3 / T is preferably 1 or more, more preferably 5 or more.

このように、接合層12の周囲の厚さは、外に向かうにつれて薄くなる。具体的には、接合層12は、電子部品20および導電性ブロック21が接合される接合領域(ここを中央領域とする)の周囲において、接合層12の周囲に向かうにつれて薄くなっている。接合層12のうち厚さの薄い部分の上下方向(厚さ方向)の熱膨張は少なくなり、接合層12と絶縁層10との間の熱応力が小さくなる。これにより、薄い接合層12の周囲の上下方向の剥離の力は抑制される。さらに、接合層12の外側には接合層12が設けられずに樹脂28で封止される。このため、電子部品20の封止がより完全となる。   Thus, the thickness of the periphery of the bonding layer 12 becomes thinner toward the outside. Specifically, the bonding layer 12 is thinner around the bonding region where the electronic component 20 and the conductive block 21 are bonded (this is the central region) toward the periphery of the bonding layer 12. The thermal expansion in the vertical direction (thickness direction) of the thin portion of the bonding layer 12 is reduced, and the thermal stress between the bonding layer 12 and the insulating layer 10 is reduced. Thereby, the peeling force in the vertical direction around the thin bonding layer 12 is suppressed. Further, the bonding layer 12 is not provided outside the bonding layer 12 and is sealed with the resin 28. Therefore, the electronic component 20 is more completely sealed.

また、接合層12の横方向(平面方向)の伸びは、周囲に向かうにつれて小さくなり、さらに接合層12の外側に接合層12が設けられていない。よって横方向の接合層12の伸びが抑制される。これにより、絶縁層10の反りが抑制できる。これらにより、モジュール全体の反りが抑制できる。   Moreover, the lateral (planar) extension of the bonding layer 12 decreases toward the periphery, and the bonding layer 12 is not provided outside the bonding layer 12. Therefore, the lateral extension of the bonding layer 12 is suppressed. Thereby, the warp of the insulating layer 10 can be suppressed. As a result, the warpage of the entire module can be suppressed.

[実施例1の変形例3]
図10は、実施例1の変形例3に係るモジュールの平面図である。図10は、主に、絶縁層10、接合層12a、12b、金属層14a、14b、貫通孔16a〜16c、電子部品20、導電性ブロック21、端子22aおよび22bを示し、図2(c)において絶縁層10を透過した上視図に相当する。実施例1の図1(a)から図4は、図10のA−A断面に相当する。ただし、図10と図1(a)から図4とにおける部材の大きさ等は必ずしも一致していない。
[Modification 3 of Embodiment 1]
FIG. 10 is a plan view of a module according to Modification 3 of Example 1. FIG. 10 mainly shows the insulating layer 10, the bonding layers 12a and 12b, the metal layers 14a and 14b, the through holes 16a to 16c, the electronic component 20, the conductive block 21, the terminals 22a and 22b, and FIG. Corresponds to a top view showing the insulating layer 10 through. FIGS. 1A to 4 of the first embodiment correspond to the AA cross section of FIG. 10. However, the sizes and the like of the members in FIG. 10 and FIGS. 1A to 4 do not necessarily match.

まず、図10のごとく矩形の絶縁層10が設けられ、絶縁層10の右側には電子部品20が設けられている。この電子部品20と絶縁層10との間には、接合層12aが設けられ、接合層12aは電子部品20の全周囲から若干はみ出して矩形で形成されている。一方、導電性ブロック21は電子部品20と間隔をおいて絶縁層10の左側に設けられ、絶縁層10と導電性ブロック21との間には、接合層12bが設けられている。この接合層12bも導電性ブロック21周囲からややはみ出して設けられている。   First, as shown in FIG. 10, a rectangular insulating layer 10 is provided, and an electronic component 20 is provided on the right side of the insulating layer 10. A bonding layer 12a is provided between the electronic component 20 and the insulating layer 10, and the bonding layer 12a is formed in a rectangular shape slightly protruding from the entire circumference of the electronic component 20. On the other hand, the conductive block 21 is provided on the left side of the insulating layer 10 with a space from the electronic component 20, and the bonding layer 12 b is provided between the insulating layer 10 and the conductive block 21. The bonding layer 12b is also provided so as to slightly protrude from the periphery of the conductive block 21.

電子部品20のソース端子22aと金属層14aとが貫通孔16aを介して接続され、金属層14aは縦方向に延在している。また、電子部品20のゲート端子22bおよび導電性ブロック21はそれぞれ貫通孔16bと16cを介して金属層14bに電気的に接続されている。   The source terminal 22a of the electronic component 20 and the metal layer 14a are connected through the through hole 16a, and the metal layer 14a extends in the vertical direction. The gate terminal 22b and the conductive block 21 of the electronic component 20 are electrically connected to the metal layer 14b through the through holes 16b and 16c, respectively.

ゲート端子22bを流れる電流はソース端子22aを流れる電流より小さいため、ゲート端子22bの面積はソース端子22aの面積より小さい。また、貫通孔16bおよび16cの面積は各々貫通孔16aの面積より小さい。貫通孔16aが複数の貫通孔からなり、貫通孔16bが複数の貫通孔からなり、貫通孔16cが複数の貫通孔からなる場合、貫通孔16bの合計の面積および貫通孔16cの合計の面積は複数の貫通孔16aの合計の面積より各々小さい。   Since the current flowing through the gate terminal 22b is smaller than the current flowing through the source terminal 22a, the area of the gate terminal 22b is smaller than the area of the source terminal 22a. The areas of the through holes 16b and 16c are smaller than the area of the through hole 16a. When the through holes 16a include a plurality of through holes, the through holes 16b include a plurality of through holes, and the through holes 16c include a plurality of through holes, the total area of the through holes 16b and the total area of the through holes 16c are Each area is smaller than the total area of the plurality of through holes 16a.

金属層14aはソース端子22aに接続されるソース電極である。金属層14bはゲート配線であり、金属層14bの右側端部は、電子部品20の左側にあるゲート端子22bと接続され、金属層14bの左側端部は導電性ブロック21と接続されている。この金属層14bは、両側のコンタクト部(すなわち貫通孔16bおよび16c)間に延在されている。   The metal layer 14a is a source electrode connected to the source terminal 22a. The metal layer 14b is a gate wiring, the right end of the metal layer 14b is connected to the gate terminal 22b on the left side of the electronic component 20, and the left end of the metal layer 14b is connected to the conductive block 21. The metal layer 14b extends between the contact portions (that is, the through holes 16b and 16c) on both sides.

ゲート配線である金属層14bを流れる電流は、ソース電極である金属層14aを流れる電流より小さい。このため、金属層14bにおいて電流の流れる方向(すなわち貫通孔16bと16cの配列方向)に交差する(例えば直交する)方向における金属層14bの幅W2は、金属層14aにおいて電流が流れる方向に交差する(例えば直交する)方向の金属層14aの幅W1より小さくなるように設計できる。また、金属層14bにおける電流の流れる方向の金属層14bの長さL3に比べ、金属層14bの幅W2は小さくなる。   The current flowing through the metal layer 14b serving as the gate wiring is smaller than the current flowing through the metal layer 14a serving as the source electrode. Therefore, the width W2 of the metal layer 14b in the direction intersecting (for example, orthogonal to) the current flowing direction in the metal layer 14b (that is, the arrangement direction of the through holes 16b and 16c) intersects the current flowing direction in the metal layer 14a. It can be designed to be smaller than the width W1 of the metal layer 14a in the direction (for example, orthogonal). Further, the width W2 of the metal layer 14b is smaller than the length L3 of the metal layer 14b in the direction of current flow in the metal layer 14b.

図7の比較例1では、接合層12が絶縁層10の全面に設けられているため、接合層12の収縮により絶縁層10が反る。これにより、金属層14aおよび14bに絶縁層10から応力が加わる。金属層14aおよび14bの応力が貫通孔16aおよび16bに加わる。ゲート端子22bと金属層14bとの貫通孔16bを介したコンタクト面積は、ソース端子22aと金属層14aとの貫通孔16aを介したコンタクト面積よりも小さい。よって、貫通孔16bにおいては、貫通孔16aと比べ金属層14bの応力により接続不良となる可能性が高い。   In Comparative Example 1 of FIG. 7, since the bonding layer 12 is provided on the entire surface of the insulating layer 10, the insulating layer 10 warps due to the contraction of the bonding layer 12. As a result, stress is applied to the metal layers 14a and 14b from the insulating layer 10. The stress of the metal layers 14a and 14b is applied to the through holes 16a and 16b. The contact area between the gate terminal 22b and the metal layer 14b through the through hole 16b is smaller than the contact area between the source terminal 22a and the metal layer 14a through the through hole 16a. Therefore, in the through hole 16b, there is a high possibility that connection failure will occur due to the stress of the metal layer 14b as compared with the through hole 16a.

電子部品20が接合された領域および導電性ブロック21が接合された領域では、電子部品20および導電性ブロック21が剛性を有するため絶縁層10の反りは抑えられる。よって、金属層14bに加わる応力は小さい。電子部品20および導電性ブロック21が設けられた領域以外の領域(電子部品20および導電性ブロック21の外側の領域)では、絶縁層10が反ると、金属層14bに応力が加わる、   In the region where the electronic component 20 is joined and the region where the conductive block 21 is joined, the warp of the insulating layer 10 is suppressed because the electronic component 20 and the conductive block 21 have rigidity. Therefore, the stress applied to the metal layer 14b is small. In a region other than the region where the electronic component 20 and the conductive block 21 are provided (region outside the electronic component 20 and the conductive block 21), when the insulating layer 10 warps, stress is applied to the metal layer 14b.

実施例1の変形例3においては、電子部品20と導電性ブロック21との間に2つの接合層12aと12bが設けられていない領域がある。この領域では、接合層12の硬化のときの収縮に起因する絶縁層10の反りがほとんどない。すなわち、金属層14bが設けられた領域のうち、電子部品20と導電性ブロック21が設けられた領域、および接合層12aおよび12bが設けられていない領域においては、絶縁層10の反りは発生し難い。このように、金属層14bが設けられた領域では、絶縁層10が反る要因が小さく、金属層14bに加わる応力が小さい。よって、コンタクト面積が小さいゲート端子22bと金属層14bとのコンタクト部分に応力が加わり難い。このように、接合層12を部分塗布することにより、貫通孔16bに応力が加わりにくい構造となり、信頼性が向上する。   In the third modification of the first embodiment, there is a region between the electronic component 20 and the conductive block 21 where the two bonding layers 12a and 12b are not provided. In this region, there is almost no warp of the insulating layer 10 due to contraction of the bonding layer 12 during curing. That is, in the region where the metal layer 14b is provided, the region where the electronic component 20 and the conductive block 21 are provided, and the region where the bonding layers 12a and 12b are not provided, the insulating layer 10 does not warp. hard. As described above, in the region where the metal layer 14b is provided, the factor that the insulating layer 10 warps is small, and the stress applied to the metal layer 14b is small. Therefore, stress is unlikely to be applied to the contact portion between the gate terminal 22b and the metal layer 14b, which has a small contact area. As described above, by partially applying the bonding layer 12, a structure in which stress is less likely to be applied to the through holes 16b is formed, and reliability is improved.

実施例1の変形例3によれば、金属層14b(第2金属層)は、絶縁層10を貫通する貫通孔16b(第1貫通孔)を介しゲート端子22bに接続され、絶縁層10を貫通する貫通孔16c(第2貫通孔)を介し導電性ブロック21(複数の部品のうち電子部品20以外の部品)と接続される。このとき、電子部品20を絶縁層10に接合する接合層12a(第1樹脂接合層)と導電性ブロック21を絶縁層10に接合する接合層12b(第2樹脂接合層)とは離れている。これにより、接合層12が収縮しても、金属層14bが設けられている領域のほとんどの領域では接合層12の収縮による絶縁層10の反りを抑制できる。よって、金属層14bとゲート端子22bとの接合の不良を抑制できる。また、金属層14bと導電性ブロック21との接合不良も抑制できる。   According to the third modification of the first embodiment, the metal layer 14b (second metal layer) is connected to the gate terminal 22b through the through hole 16b (first through hole) penetrating the insulating layer 10 and the insulating layer 10 is formed. It is connected to the conductive block 21 (a component other than the electronic component 20 among the plurality of components) via the through hole 16c (second through hole) penetrating therethrough. At this time, the bonding layer 12a (first resin bonding layer) that bonds the electronic component 20 to the insulating layer 10 and the bonding layer 12b (second resin bonding layer) that bonds the conductive block 21 to the insulating layer 10 are separated. .. Thereby, even if the bonding layer 12 contracts, the warp of the insulating layer 10 due to the contraction of the bonding layer 12 can be suppressed in most of the region where the metal layer 14b is provided. Therefore, it is possible to suppress defective bonding between the metal layer 14b and the gate terminal 22b. In addition, it is possible to suppress a joint failure between the metal layer 14b and the conductive block 21.

ゲート端子22b(第2端子)の面積はソース端子22a(第1端子)の面積より小さい。例えばゲート端子22bの面積はソース端子22aの面積の1/2以下であり、1/5以下である。このように、面積の小さいゲート端子22bに接続される貫通孔16bは小さい。例えば貫通孔16bの面積は貫通孔16aの面積の1/2以下であり、1/5以下である。このようにコンタクト面積が小さいため、金属層14bとゲート端子22bとの間に剥離またはクラック等が生じ、接合不良となりやすい。そこで、接合層の部分塗布により接合層12aと12bを離すことにより、上述のように、金属層14bとゲート端子22bとの接合不良を抑制できる。   The area of the gate terminal 22b (second terminal) is smaller than the area of the source terminal 22a (first terminal). For example, the area of the gate terminal 22b is 1/2 or less of the area of the source terminal 22a, and is 1/5 or less. Thus, the through hole 16b connected to the gate terminal 22b having a small area is small. For example, the area of the through hole 16b is 1/2 or less of the area of the through hole 16a, and is 1/5 or less. Since the contact area is small as described above, peeling or cracks are likely to occur between the metal layer 14b and the gate terminal 22b, resulting in a defective joint. Therefore, by separating the bonding layers 12a and 12b by partial coating of the bonding layer, it is possible to suppress the bonding failure between the metal layer 14b and the gate terminal 22b as described above.

金属層14bの長さL3に比べ幅W2は小さい。例えばW2はL3の1/2以下であり、1/5以下である。さらに、貫通孔16bの中心と貫通孔16cの中心との距離L4に比べ幅W2は小さい。例えばW2はL4の1/2以下であり、1/5以下である。このように、幅W2の狭い金属層14bは、金属層14bに応力が加わると絶縁層10から剥がれやすい。そこで、接合層12aと12bとを離すことにより、絶縁層10の反りを抑制でき、金属層14bに加わる応力を抑制できる、よって、金属層14bの絶縁層10からの剥がれを抑制できる。   The width W2 is smaller than the length L3 of the metal layer 14b. For example, W2 is 1/2 or less and 1/5 or less of L3. Further, the width W2 is smaller than the distance L4 between the center of the through hole 16b and the center of the through hole 16c. For example, W2 is 1/2 or less and 1/5 or less of L4. As described above, the metal layer 14b having the narrow width W2 is easily peeled off from the insulating layer 10 when stress is applied to the metal layer 14b. Therefore, by separating the bonding layers 12a and 12b, the warp of the insulating layer 10 can be suppressed and the stress applied to the metal layer 14b can be suppressed. Therefore, the peeling of the metal layer 14b from the insulating layer 10 can be suppressed.

接合層12aと12bとの距離L5は、L3またはL4の1/2以上が好ましく、2/3以上が好ましい。これにより、金属層14bが設けられた領域のうち絶縁層10が反る領域を少なくできる。よって、金属層14bに加わる応力を抑制できる。なお、金属層14bが平面視において曲がっている場合、長さL3および距離L4は金属層14bに沿った(すなわち電流の流れに沿った)長さおよび距離である。   The distance L5 between the bonding layers 12a and 12b is preferably 1/2 or more of L3 or L4, and preferably 2/3 or more. This can reduce the region where the insulating layer 10 warps in the region where the metal layer 14b is provided. Therefore, the stress applied to the metal layer 14b can be suppressed. When the metal layer 14b is bent in a plan view, the length L3 and the distance L4 are the length and the distance along the metal layer 14b (that is, along the current flow).

実施例1およびその変形例では、パワー半導体素子を搭載するパワーモジュールを例に説明したが、パワー半導体素子以外の電子部品を搭載するモジュールでもよい。   In the first embodiment and its modification, the power module mounting the power semiconductor element has been described as an example, but a module mounting electronic components other than the power semiconductor element may be used.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   Although the embodiments of the present invention have been described in detail above, the present invention is not limited to these specific embodiments, and various modifications and alterations are possible within the scope of the gist of the present invention described in the claims. It can be changed.

10 絶縁層
12、12a、12b、32 接合層
14、14a、14b、34、36 金属層
16、16a−16c 貫通孔
20、20a、20b 電子部品
22、23 端子
25 空隙
28 樹脂
30 基板
10 Insulating layer 12, 12a, 12b, 32 Bonding layer 14, 14a, 14b, 34, 36 Metal layer 16, 16a-16c Through hole 20, 20a, 20b Electronic component 22, 23 Terminal 25 Void 28 Resin 30 Substrate

Claims (11)

樹脂絶縁層の下面に複数の樹脂接合層を形成する工程と、
前記複数の樹脂接合層を介して、少なくとも1つの電子部品を含む複数の部品をそれぞれ前記樹脂絶縁層の下面に接合する工程と、
前記樹脂絶縁層と絶縁層の間に空隙を挟むように、前記複数の部品を前記絶縁層の上面に設けられた第1金属層と接合する工程と、
を含むモジュールの製造方法。
A step of forming a plurality of resin bonding layers on the lower surface of the resin insulating layer,
Bonding a plurality of components including at least one electronic component to the lower surface of the resin insulating layer via the plurality of resin bonding layers,
A step of joining the plurality of components to a first metal layer provided on an upper surface of the insulating layer so as to sandwich a space between the resin insulating layer and the insulating layer;
A method of manufacturing a module including.
前記複数の部品を前記第1金属層と接合する工程は、前記複数の部品と前記第1金属層との間に導電性接合層を設け、前記樹脂絶縁層と前記絶縁層とを互いに近づく方向に押圧し、前記導電性接合層を加熱する工程を含む請求項1に記載のモジュールの製造方法。   In the step of joining the plurality of components to the first metal layer, a conductive joining layer is provided between the plurality of components and the first metal layer, and the resin insulating layer and the insulating layer are close to each other. The method for manufacturing a module according to claim 1, further comprising a step of pressing the conductive bonding layer to heat the conductive bonding layer. 前記導電性接合層を加熱する工程は、前記導電性接合層を前記樹脂接合層の軟化温度より高い温度に加熱する工程を含む請求項2に記載のモジュールの製造方法。   The method of manufacturing a module according to claim 2, wherein the step of heating the conductive bonding layer includes a step of heating the conductive bonding layer to a temperature higher than a softening temperature of the resin bonding layer. 前記絶縁層はセラミックス層である請求項1から3のいずれか一項に記載のモジュールの製造方法。   The said insulating layer is a ceramic layer, The manufacturing method of the module as described in any one of Claim 1 to 3. 前記複数の部品を前記第1金属層と接合する工程の後、前記樹脂絶縁層の下面と前記絶縁層の上面との間の空隙に樹脂を充填する工程を含む請求項1から4のいずれか一項に記載のモジュールの製造方法。   5. The method according to claim 1, further comprising a step of filling a space between a lower surface of the resin insulating layer and an upper surface of the insulating layer with resin after the step of joining the plurality of components to the first metal layer. A method for manufacturing the module according to one item. 前記樹脂絶縁層の上面に、前記樹脂絶縁層を貫通し前記複数の部品の少なくとも1つと電気的に接続する第2金属層を形成する工程を含む請求項1から5のいずれか一項に記載のモジュールの製造方法。   The method according to claim 1, further comprising: forming a second metal layer on the upper surface of the resin insulating layer, the second metal layer penetrating the resin insulating layer and electrically connecting to at least one of the plurality of components. Manufacturing method of module. 樹脂絶縁層と、
セラミックス層と、
前記セラミックス層の上面に設けられた第1金属層と、
前記樹脂絶縁層の下面に部分的に設けられた複数の樹脂接合層を介しそれぞれ接合され、かつ前記第1金属層の上面の導電性接合層を介し接合された少なくとも1つの電子部品を含む複数の部品と、
を備えるモジュール。
A resin insulation layer,
A ceramic layer,
A first metal layer provided on the upper surface of the ceramic layer;
A plurality of at least one electronic component that are respectively joined via a plurality of resin joining layers partially provided on the lower surface of the resin insulating layer and also joined via a conductive joining layer on the upper surface of the first metal layer. Parts of
A module comprising.
前記樹脂絶縁層の上面に設けられ、前記樹脂絶縁層より厚く、前記樹脂絶縁層を貫通し前記複数の部品の少なくとも1つと電気的に接続する第2金属層を備える請求項7に記載のモジュール。   The module according to claim 7, further comprising a second metal layer provided on an upper surface of the resin insulation layer, the second metal layer being thicker than the resin insulation layer and penetrating the resin insulation layer and electrically connected to at least one of the plurality of components. .. 前記樹脂接合層は、前記複数の部品が接合される接合領域の周囲において、前記樹脂接合層の周囲に向かうにつれて薄くなる請求項7または8に記載のモジュール。   The module according to claim 7 or 8, wherein the resin bonding layer is thinned toward a periphery of the resin bonding layer around a bonding region where the plurality of components are bonded. 前記電子部品は上面に端子を備え、
前記第2金属層は、前記樹脂絶縁層を貫通する第1貫通孔を介し前記端子に接続され、前記樹脂絶縁層を貫通する第2貫通孔を介し前記複数の部品のうち前記電子部品以外の部品と接続され、
前記樹脂接合層は、前記電子部品と前記樹脂絶縁層とを接合する第1樹脂接合層と、前記電子部品以外の部品と前記樹脂絶縁層とを接合し前記第1樹脂接合層と離れている第2樹脂接合層と、を含む請求項8に記載のモジュール。
The electronic component includes a terminal on the upper surface,
The second metal layer is connected to the terminal via a first through hole penetrating the resin insulating layer, and is connected to the terminal via a second through hole penetrating the resin insulating layer, except for the electronic parts. Connected with parts,
The resin bonding layer bonds a first resin bonding layer that bonds the electronic component and the resin insulating layer, and bonds a component other than the electronic component and the resin insulating layer to each other and separates from the first resin bonding layer. The module according to claim 8, further comprising a second resin bonding layer.
前記端子は、第1端子と前記第1端子の面積より小さな面積を有する第2端子とを含み、
前記第2金属層は、前記第1貫通孔を介し前記第2端子に接続され、前記第2貫通孔を介し前記電子部品以外の部品に接続される請求項10に記載のモジュール。
The terminal includes a first terminal and a second terminal having an area smaller than the area of the first terminal,
The module according to claim 10, wherein the second metal layer is connected to the second terminal through the first through hole and is connected to a component other than the electronic component through the second through hole.
JP2019177424A 2018-09-28 2019-09-27 Module and manufacturing method thereof Pending JP2020077857A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018183812 2018-09-28
JP2018183812 2018-09-28

Publications (1)

Publication Number Publication Date
JP2020077857A true JP2020077857A (en) 2020-05-21

Family

ID=70724411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019177424A Pending JP2020077857A (en) 2018-09-28 2019-09-27 Module and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2020077857A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021246204A1 (en) * 2020-06-05 2021-12-09 株式会社デンソー Semiconductor device, semiconductor module, and method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021246204A1 (en) * 2020-06-05 2021-12-09 株式会社デンソー Semiconductor device, semiconductor module, and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR100203030B1 (en) Semiconductor device and method for manufacturing the same, and flexible film for mounting semiconductor chip
JP5141076B2 (en) Semiconductor device
US8680668B2 (en) Device including a semiconductor chip and metal foils
JP6309112B2 (en) Power module
TW201501248A (en) Power overlay structure and method of making same
JP2001015679A (en) Semiconductor device and manufacture thereof
CN107204321B (en) Semiconductor device and method for manufacturing semiconductor device
JP6242231B2 (en) Semiconductor device and manufacturing method thereof
CN105575936B (en) Manufacture circuit carrier method and manufacture and the method for running semiconductor device
JP5272922B2 (en) Semiconductor device and manufacturing method thereof
JP2017123360A (en) Semiconductor module
JP4151136B2 (en) Substrate, semiconductor device and manufacturing method thereof
JP2009277949A (en) Semiconductor device and method of manufacturing the same
JP2020077857A (en) Module and manufacturing method thereof
JP2003133329A (en) Semiconductor device
JP2020155640A (en) Module and manufacturing method thereof
JP5414622B2 (en) Semiconductor mounting substrate and mounting structure using the same
WO2020195451A1 (en) Module and method for manufacturing same
JP2002016104A (en) Mounting method of semiconductor device and manufacturing method of semiconductor device mounted assembly
JP2002261203A (en) Mounting structure for electronic component with bump
WO2021117191A1 (en) Component module and production method for same
JP2004253529A (en) Semiconductor device and its manufacturing method
WO2020202972A1 (en) Module and method for manufacturing same
WO2021161449A1 (en) Component module and production method for same
WO2021161498A1 (en) Component module