JP2020077857A - Module and manufacturing method thereof - Google Patents
Module and manufacturing method thereof Download PDFInfo
- Publication number
- JP2020077857A JP2020077857A JP2019177424A JP2019177424A JP2020077857A JP 2020077857 A JP2020077857 A JP 2020077857A JP 2019177424 A JP2019177424 A JP 2019177424A JP 2019177424 A JP2019177424 A JP 2019177424A JP 2020077857 A JP2020077857 A JP 2020077857A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- insulating layer
- bonding
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
Abstract
Description
本発明は、モジュールおよびその製造方法に関し、例えば電子部品を搭載するモジュールおよびその製造方法に関する。 The present invention relates to a module and a manufacturing method thereof, for example, a module on which an electronic component is mounted and a manufacturing method thereof.
パワー半導体素子を搭載するパワーモジュールにおいて、樹脂絶縁層の下面に樹脂接合層を介し電子部品を搭載し、電子部品の下面にDBCまたはDBA基板等を接合するモジュールが知られている(例えば特許文献1、2)。 In a power module mounting a power semiconductor element, a module is known in which an electronic component is mounted on the lower surface of a resin insulating layer via a resin bonding layer, and a DBC or DBA substrate or the like is bonded to the lower surface of the electronic component (for example, Patent Document 1). 1, 2).
電子部品とDBCまたはDBA基板等とを導電性接合層(例えば銀ペースト)を用いて行うと、焼結時の熱により樹脂接合層が軟化する可能性がある。樹脂接合層が軟化すると、例えば樹脂絶縁層が変形してしまう。 When the electronic component and the DBC or DBA substrate or the like are formed using a conductive bonding layer (for example, silver paste), the resin bonding layer may be softened due to heat during sintering. When the resin bonding layer is softened, for example, the resin insulating layer is deformed.
本発明は、上記課題に鑑みなされたものであり、樹脂接合層の軟化による不具合を抑制することを目的とする。 The present invention has been made in view of the above problems, and an object thereof is to suppress problems due to softening of the resin bonding layer.
本発明は、樹脂絶縁層の下面に複数の樹脂接合層を形成する工程と、前記複数の樹脂接合層を介して、少なくとも1つの電子部品を含む複数の部品をそれぞれ前記樹脂絶縁層の下面に接合する工程と、前記樹脂絶縁層と絶縁層の間に空隙を挟むように、前記複数の部品を前記絶縁層の上面に設けられた第1金属層と接合する工程と、を含むモジュールの製造方法である。 The present invention provides a step of forming a plurality of resin bonding layers on the lower surface of a resin insulating layer, and a plurality of components including at least one electronic component on the lower surface of the resin insulating layer via the plurality of resin bonding layers. Manufacture of a module including a step of joining and a step of joining the plurality of components to a first metal layer provided on an upper surface of the insulating layer so as to sandwich a gap between the resin insulating layer and the insulating layer. Is the way.
上記構成において、前記複数の部品を前記第1金属層と接合する工程は、前記複数の部品と前記第1金属層との間に導電性接合層を設け、前記樹脂絶縁層と前記絶縁層とを互いに近づく方向に押圧し、前記導電性接合層を加熱する工程を含む構成とすることができる。 In the above configuration, in the step of joining the plurality of components to the first metal layer, a conductive joining layer is provided between the plurality of components and the first metal layer, and the resin insulating layer and the insulating layer are provided. Can be configured to include a step of pressing the conductive bonding layers toward each other to heat the conductive bonding layers.
上記構成において、前記導電性接合層を加熱する工程は、前記導電性接合層を前記樹脂接合層の軟化温度より高い温度に加熱する工程を含む構成とすることができる。 In the above structure, the step of heating the conductive bonding layer may include a step of heating the conductive bonding layer to a temperature higher than the softening temperature of the resin bonding layer.
上記構成において、前記絶縁層はセラミックス層である構成とすることができる。 In the above structure, the insulating layer may be a ceramic layer.
上記構成において、前記複数の部品を前記第1金属層と接合する工程の後、前記樹脂絶縁層の下面と前記絶縁層の上面との間の空隙に樹脂を充填する工程を含む構成とすることができる。 In the above configuration, after the step of joining the plurality of parts to the first metal layer, the step of filling the gap between the lower surface of the resin insulating layer and the upper surface of the insulating layer with resin is provided. You can
上記構成において、前記樹脂絶縁層の上面に、前記樹脂絶縁層を貫通し前記複数の部品の少なくとも1つと電気的に接続する第2金属層を形成する工程を含む構成とすることができる。 In the above structure, a step of forming a second metal layer which penetrates the resin insulating layer and is electrically connected to at least one of the plurality of components can be formed on the upper surface of the resin insulating layer.
本発明は、樹脂絶縁層と、セラミックス層と、前記セラミックス層の上面に設けられた第1金属層と、前記樹脂絶縁層の下面に部分的に設けられた複数の樹脂接合層を介しそれぞれ接合され、かつ前記第1金属層の上面の導電性接合層を介し接合された少なくとも1つの電子部品を含む複数の部品と、を備えるモジュールである。 According to the present invention, a resin insulating layer, a ceramics layer, a first metal layer provided on the upper surface of the ceramics layer, and a plurality of resin bonding layers partially provided on the lower surface of the resin insulating layer are used for bonding. And a plurality of components including at least one electronic component bonded to each other via the conductive bonding layer on the upper surface of the first metal layer.
上記構成において、前記樹脂絶縁層の上面に設けられ、前記樹脂絶縁層より厚く、前記樹脂絶縁層を貫通し前記複数の部品の少なくとも1つと電気的に接続する第2金属層を備える構成とすることができる。 In the above structure, a second metal layer that is provided on the upper surface of the resin insulating layer, is thicker than the resin insulating layer, and penetrates through the resin insulating layer and is electrically connected to at least one of the plurality of components is configured. be able to.
上記構成において、前記樹脂接合層は、前記複数の部品が接合される接合領域の周囲において、前記樹脂接合層の周囲に向かうにつれて薄くなる構成とすることができる。 In the above configuration, the resin bonding layer can be configured to be thinner around the bonding region where the plurality of components are bonded, as the position approaches the periphery of the resin bonding layer.
上記構成において、前記電子部品は上面に端子を備え、前記第2金属層は、前記樹脂絶縁層を貫通する第1貫通孔を介し前記端子に接続され、前記樹脂絶縁層を貫通する第2貫通孔を介し前記複数の部品のうち前記電子部品以外の部品と接続され、前記樹脂接合層は、前記電子部品と前記樹脂絶縁層とを接合する第1樹脂接合層と、前記電子部品以外の部品と前記樹脂絶縁層とを接合し前記第1樹脂接合層と離れている第2樹脂接合層と、を含む構成とすることができる。 In the above configuration, the electronic component includes a terminal on an upper surface, the second metal layer is connected to the terminal through a first through hole penetrating the resin insulating layer, and a second penetrating penetrating the resin insulating layer. A component other than the electronic component, which is connected to a component other than the electronic component among the plurality of components through a hole, and the resin bonding layer that joins the electronic component and the resin insulating layer, and a component other than the electronic component. And a second resin bonding layer that is bonded to the resin insulating layer and is separated from the first resin bonding layer.
上記構成において、前記端子は、第1端子と前記第1端子の面積より小さな面積を有する第2端子とを含み、前記第2金属層は、前記第1貫通孔を介し前記第2端子に接続され、前記第2貫通孔を介し前記電子部品以外の部品に接続される構成とすることができる。 In the above structure, the terminal includes a first terminal and a second terminal having an area smaller than that of the first terminal, and the second metal layer is connected to the second terminal through the first through hole. It is possible to adopt a configuration in which the component other than the electronic component is connected via the second through hole.
本発明によれば、樹脂接合層の軟化による不具合を抑制することができる。 According to the present invention, it is possible to suppress defects due to softening of the resin bonding layer.
以下、図面を参照し本発明の実施例について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1(a)から図4(b)は、実施例1に係るモジュールの製造方法を示す断面図である。図1(a)に示すように、絶縁層10を準備する。絶縁層10は、ポリイミド層等の樹脂絶縁層であり、可撓性を有する。絶縁層10の厚さは例えば7.5μmから125μmである。
1A to 4B are cross-sectional views showing a method of manufacturing a module according to the first embodiment. As shown in FIG. 1A, the
図1(b)に示すように、絶縁層10の下面に開口52を有するマスク層50を配置する。マスク層50は例えば金属マスクである。例えば開口52の内側の側面は絶縁層10側が大きくなるように傾斜しており、庇(すなわちティバーが設けられている)を形成している。詳細は、図9(a)および図9(b)で説明するが、庇があるため、接合層12の周囲の厚さが、内側から外側に向かうにつれて、薄くなる構造を形成できる。なお、金属マスクの代わりにフォトレジストを代用して形成してもよい。
As shown in FIG. 1B, a
図1(c)に示すように、絶縁層10の下面の開口52内に接合層12を形成する。接合層12は、例えばスプレーノズル54を用いた液滴56の塗布により形成する。液滴56は、樹脂を溶剤により所定の粘度に溶かしたものである。接合層12はエポキシ樹脂等の樹脂接着剤である。接合層12の厚さはキュア後で例えば5μmから20μmであり、絶縁層10より薄い。
As shown in FIG. 1C, the
図1(d)に示すように、マスク層50を除去する。接合層12はインクジェット法を用いて形成してもよい。インクジェット法を用いる等の接合層12のパターンを直接描画する場合には、マスク層50を形成しなくてもよい。さらに、スクリーン印刷法を用い接合層12を形成してもよい。インクジェット法またはスクリーン印刷法では、塗布または印刷の直後は、接合層12自体が軟化しているため、接合層12の周囲が自然と薄くなる。
As shown in FIG. 1D, the
図2(a)に示すように、接合層12の下面に電子部品20および導電性ブロック21を接触させる。熱処理(キュア)することにより、接合層12を硬化させ電子部品20および導電性ブロック21と絶縁層10とを接合する。熱処理は例えば150℃から300℃の温度で実施する。
As shown in FIG. 2A, the
電子部品20は、パワー素子であり、例えばIGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタまたはFET(Field Effect Transistor)等のトランジスタまたはダイオードである。トランジスタまたはダイオードには、Si、GaNまたはSiC等の半導体が用いられる。電子部品20は、ここでは、例えばベアチップであるが、ベアチップが実装されたパッケージでもよい。電子部品20の上面および下面にそれぞれ端子22および23が設けられている。端子22および23は例えば銅、金またはアルミニウム等の金属層である。電子部品20が縦型のSiCトランジスタの場合、端子22はソース端子およびゲート端子であり、端子23はドレイン端子である。導電性ブロック21は、絶縁層10と後述の基板30とを電気的および/または機械的に接続するスペーサ(シム:shim)であり、例えば銅等の金属層である。
The
図2(b)に示すように、絶縁層10および接合層12を貫通する貫通孔16を形成する。貫通孔16は、例えばレーザ光を照射することにより形成する。貫通孔16の面積は端子22の面積の95%以下であり、貫通孔16の大きさは例えば30μmから500μmである。貫通孔16は、電子部品20および導電性ブロック21を絶縁層10に搭載する前に形成してもよい。
As shown in FIG. 2B, a through
図2(c)に示すように、絶縁層10の上面、貫通孔16の内面に金属層14を形成する。金属層14の形成方法を説明する。絶縁層10の上面、貫通孔16の内面にシード層を形成する。シード層は、例えばスパッタリング法を用い形成する。シード層は、例えば絶縁層10側からチタン層および銅層等の金属層である。シード層の上面にめっき層を形成する。めっき層は例えば銅層等の金属層である。めっき層は、例えばシード層に電流を供給することによる電解めっき法を用い形成する。シード層およびめっき層により金属層14が形成される。金属層14の厚さは例えば30μmから300μmであり絶縁層10の厚さより大きい。金属層14は絶縁層10より薄くてもよい。
As shown in FIG. 2C, the
図3(a)に示すように、上面および下面に金属層34および36が設けられた基板30を準備する。基板30は、例えばセラミックス基板である。金属層34および36は例えば銅層またはアルミニウム層であり、基板30は例えばDBC(Direct Bonded Copper)またはDBA(Direct Bonded Aluminum)である。基板30の厚さは例えば200μmから3000μmであり、金属層34および36の厚さは例えば10μmから1000μmである。
As shown in FIG. 3A, a
図3(b)に示すように、金属層34の上面に接合層32を塗布する。接合層32は、銅または銀等の金属粒子等が含まれる導電性ペーストである。粒径が1μm未満のナノペーストでもよい。接合層32の塗布は、例えば印刷法、インクジェット法またはディスペンス法を用いる。
As shown in FIG. 3B, the
図3(c)に示すように、図3(b)の接合層32の上面に図2(c)の電子部品20および導電性ブロック21の下面を接触させて配置する。図4(a)に示すように、熱処理することで、接合層32を焼成する。これにより、金属層34と電子部品20の端子23および導電性ブロック21とが熱的、機械的かつ電気的に接合される。絶縁層10と基板30は空隙25を挟み対向する。接合層32の厚さは焼成後で例えば5μmから20μmである。熱処理温度は例えば200℃から350℃程度である。
As shown in FIG. 3C, the lower surface of the
図4(b)に示すように、絶縁層10と基板30との間を樹脂28を用いて樹脂封止する。樹脂28は例えばエポキシ樹脂およびフェノール樹脂等の熱硬化性樹脂または熱可塑性樹脂である。以上により実施例1に係るモジュールが完成する。
As shown in FIG. 4B, the insulating
[実施例1の変形例1]
図5は、実施例1の変形例1に係るモジュールの断面図である。図5に示すように、樹脂28は、絶縁層10および金属層14を覆うように設けられている。その他の構成は実施例1と同じであり説明を省略する。絶縁層10の平面形状は基板30より小さいため、モールド法またはポッティング法等を用い樹脂28を絶縁層10を覆うように形成できる。なお、樹脂28を研磨して電極を露出させてもよい。
[Modification 1 of Embodiment 1]
FIG. 5 is a cross-sectional view of the module according to the first modification of the first embodiment. As shown in FIG. 5, the
[実施例1の変形例2]
図6は、実施例1の変形例2に係るモジュールの断面図である。図6に示すように、絶縁層10の下面に電子部品20aおよび20bが搭載されている。電子部品20aは例えばSiCトランジスタである。電子部品20bはダイオードである。金属層14は、電子部品20aのソース端子と電子部品20bのアノード端子とを電気的に接続する。金属層34は、電子部品20aのドレイン端子と電子部品20bのカソード端子とを電気的に接続する。その他の構成は実施例1と同じであり説明を省略する。実施例1の変形例2のように、金属層14および金属層34は複数の電子部品のうち少なくとも2つを電気的に接続してもよい。
[
FIG. 6 is a cross-sectional view of the module according to the second modification of the first embodiment. As shown in FIG. 6,
[比較例との比較]
図7から図8(b)は、比較例1に係るモジュールの製造方法を示す断面図である。図7に示すように、比較例1では、接合層12が分離しておらず、絶縁層10の下面全体に設けられている。接合層12は、キュアにより収縮する。樹脂絶縁層である絶縁層10は柔らかい。そのため絶縁層10は上に凸状に反る。例えば、絶縁層10の厚さに対し接合層12の厚さが1/10以上あると、絶縁層10が反ってしまう。これにより、電子部品20と基板30との接合が難しくなる。
[Comparison with Comparative Example]
7 to 8B are cross-sectional views showing a method for manufacturing the module according to Comparative Example 1. As shown in FIG. 7, in Comparative Example 1, the
図8(a)に示すように、電子部品20の端子23と金属層34を接合する場合には、接合層32として導電性接合剤を用いる。導電性の接合剤としては金属ペーストまたは半田等が考えられる。これらの導電性接合剤を用いる場合、熱処理温度は例えば300℃程度(接合層12の軟化温度より高い温度)となる。基板30は、例えばセラミックス基板であり、300℃の熱処理であれば変形することはない。絶縁層10をポリイミド樹脂とすると絶縁層10の軟化温度は300℃より高くなる。樹脂接着剤である接合層12の軟化温度は低いため、300℃程度の熱処理で軟化する。絶縁層10と基板30とを押圧すると、絶縁層10は軟化温度以下でも弾性変形する。これにより、接合層12が基板30に接触する。接合層12は軟化しているため、接合層12が基板30に接着してしまう。これにより、図4(b)において、金属層14と金属層34との間に樹脂28を充填することができず、絶縁耐圧が低くなる可能性がある。
As shown in FIG. 8A, when the terminal 23 of the
図8(b)に示すように、接合層12と基板30との接着を抑制するために、電子部品20および導電性ブロック21と金属層34との接合前に、絶縁層10と基板30との間に樹脂等の絶縁層27を設けることも考えられる。しかしながら、電子部品20と導電性ブロック21との間を空隙とするモジュールには適用できない。また、電子部品20と導電性ブロック21との間に空隙25が残ってしまう。これにより、樹脂28で電子部品20を完全に封止することができない。
As shown in FIG. 8B, in order to suppress the adhesion between the
実施例1およびその変形例によれば、図1(b)から図1(d)のように、絶縁層10(樹脂絶縁層)の下面に複数の接合層12(樹脂接合層)を形成する。図2(a)のように、部分的に設けられた複数の接合層12を介し少なくとも1つの電子部品20を含む複数の部品(電子部品20および導電性ブロック21)をそれぞれ絶縁層10の下面に接合する。その結果、図4(a)のように、絶縁層10と基板30(絶縁層)の間に、空隙25が形成される。
According to Example 1 and its modification, as shown in FIGS. 1B to 1D, a plurality of bonding layers 12 (resin bonding layers) are formed on the lower surface of the insulating layer 10 (resin insulating layer). . As shown in FIG. 2A, a plurality of components including the at least one electronic component 20 (the
接合層12が部分塗布されて分割されているため、図7のような樹脂絶縁層である絶縁層10の反りを抑制できる。図8(a)のように電子部品20と導電性ブロック21との間の絶縁層10および接合層12が軟化して金属層34と接触することを抑制できる。接合層12が基板30に接着してしまうことを抑制するため、図4(b)の電子部品20および導電性ブロック21から接合層12が露出する長さL2は、電子部品20と導電性ブロック21との間の距離L1の1/4以下が好ましく1/10以下がより好ましい。
Since the
電子部品20および導電性ブロック21と金属層34(第1金属層)とを接合する工程では、電子部品20および導電性ブロック21と金属層34との間に接合層32(導電性接合層)を設け、絶縁層10と基板30とを互いに近づく方向に押圧し、接合層32を加熱する。このとき、比較例1では、図8(a)のように、電子部品20と導電性ブロック21との間の絶縁層10が変形し接合層12が基板30と接触する。これにより、絶縁層10が基板30に接着されるが、実施例1およびその変形例では、電子部品20と導電性ブロック21との間の接合層12が除去されており、図8(a)のような接合層12と基板30との接着を抑制できる。
In the step of bonding the
絶縁層10の軟化温度は、接合層12の軟化温度より高いことが好ましく、接合層32の加熱処理温度より高いことが好ましい。この観点から絶縁層10はポリイミドであることが好ましい。
The softening temperature of the insulating
基板30はセラミックス層である。これにより、接合層32の加熱による基板30の変形を抑制することができる。基板30は絶縁層10より厚いことが好ましい。
The
図4(b)のように、電子部品20および導電性ブロック21を金属層34と接合した後、絶縁層10の下面と基板30の上面との間の空隙25に樹脂28を充填する。これにより、図8(b)のように電子部品20と導電性ブロック21との間に空隙25が残存せず、電子部品20を樹脂封止できる。
As shown in FIG. 4B, after bonding the
金属層14(第2金属層)は絶縁層10より厚い。この場合、絶縁層10が薄く、図7のように絶縁層10が反るまたは絶縁層10が変形して基板30と接触しやすくなる。よって、接合層12を分離することが好ましい。金属層14の厚さは絶縁層10の厚さの1.5倍が好ましく、2倍がより好ましい。
The metal layer 14 (second metal layer) is thicker than the insulating
図1(b)から図1(d)のように、複数の接合層12を形成する工程は、マスク層50をマスクに樹脂をスプレーする工程を含む。これにより、接合層12を簡単に塗布できる。複数の接合層12を形成する工程には、インクジェット法またはスクリーン印刷法等を用いてもよい。
As shown in FIGS. 1B to 1D, the step of forming the plurality of bonding layers 12 includes a step of spraying resin with the
図9(a)は、実施例1における接合層の形成方法を示す断面図、図9(b)は、スプレーされた接合層の厚さを示す図である。図9(a)に示すように、接合層12の端部は樹脂等の液滴56の一部が付着するが一部はマスク層50に遮られる。これにより、図9(b)のように、接合層12の厚さは、中央領域はある程度均一であるが、中央から周囲に向かうにつれて薄くなり、接合層12の側面が傾斜する。例えば、接合層12の側面の幅L3は接合層12の厚さTの10倍程度となる。例えば厚さTが10μmのとき、L3は100μmである。L3/Tは1以上が好ましく、5以上がより好ましい。
FIG. 9A is a cross-sectional view showing the method for forming the bonding layer in Example 1, and FIG. 9B is a view showing the thickness of the sprayed bonding layer. As shown in FIG. 9A, a part of the
このように、接合層12の周囲の厚さは、外に向かうにつれて薄くなる。具体的には、接合層12は、電子部品20および導電性ブロック21が接合される接合領域(ここを中央領域とする)の周囲において、接合層12の周囲に向かうにつれて薄くなっている。接合層12のうち厚さの薄い部分の上下方向(厚さ方向)の熱膨張は少なくなり、接合層12と絶縁層10との間の熱応力が小さくなる。これにより、薄い接合層12の周囲の上下方向の剥離の力は抑制される。さらに、接合層12の外側には接合層12が設けられずに樹脂28で封止される。このため、電子部品20の封止がより完全となる。
Thus, the thickness of the periphery of the
また、接合層12の横方向(平面方向)の伸びは、周囲に向かうにつれて小さくなり、さらに接合層12の外側に接合層12が設けられていない。よって横方向の接合層12の伸びが抑制される。これにより、絶縁層10の反りが抑制できる。これらにより、モジュール全体の反りが抑制できる。
Moreover, the lateral (planar) extension of the
[実施例1の変形例3]
図10は、実施例1の変形例3に係るモジュールの平面図である。図10は、主に、絶縁層10、接合層12a、12b、金属層14a、14b、貫通孔16a〜16c、電子部品20、導電性ブロック21、端子22aおよび22bを示し、図2(c)において絶縁層10を透過した上視図に相当する。実施例1の図1(a)から図4は、図10のA−A断面に相当する。ただし、図10と図1(a)から図4とにおける部材の大きさ等は必ずしも一致していない。
[Modification 3 of Embodiment 1]
FIG. 10 is a plan view of a module according to Modification 3 of Example 1. FIG. 10 mainly shows the insulating
まず、図10のごとく矩形の絶縁層10が設けられ、絶縁層10の右側には電子部品20が設けられている。この電子部品20と絶縁層10との間には、接合層12aが設けられ、接合層12aは電子部品20の全周囲から若干はみ出して矩形で形成されている。一方、導電性ブロック21は電子部品20と間隔をおいて絶縁層10の左側に設けられ、絶縁層10と導電性ブロック21との間には、接合層12bが設けられている。この接合層12bも導電性ブロック21周囲からややはみ出して設けられている。
First, as shown in FIG. 10, a rectangular insulating
電子部品20のソース端子22aと金属層14aとが貫通孔16aを介して接続され、金属層14aは縦方向に延在している。また、電子部品20のゲート端子22bおよび導電性ブロック21はそれぞれ貫通孔16bと16cを介して金属層14bに電気的に接続されている。
The source terminal 22a of the
ゲート端子22bを流れる電流はソース端子22aを流れる電流より小さいため、ゲート端子22bの面積はソース端子22aの面積より小さい。また、貫通孔16bおよび16cの面積は各々貫通孔16aの面積より小さい。貫通孔16aが複数の貫通孔からなり、貫通孔16bが複数の貫通孔からなり、貫通孔16cが複数の貫通孔からなる場合、貫通孔16bの合計の面積および貫通孔16cの合計の面積は複数の貫通孔16aの合計の面積より各々小さい。
Since the current flowing through the
金属層14aはソース端子22aに接続されるソース電極である。金属層14bはゲート配線であり、金属層14bの右側端部は、電子部品20の左側にあるゲート端子22bと接続され、金属層14bの左側端部は導電性ブロック21と接続されている。この金属層14bは、両側のコンタクト部(すなわち貫通孔16bおよび16c)間に延在されている。
The
ゲート配線である金属層14bを流れる電流は、ソース電極である金属層14aを流れる電流より小さい。このため、金属層14bにおいて電流の流れる方向(すなわち貫通孔16bと16cの配列方向)に交差する(例えば直交する)方向における金属層14bの幅W2は、金属層14aにおいて電流が流れる方向に交差する(例えば直交する)方向の金属層14aの幅W1より小さくなるように設計できる。また、金属層14bにおける電流の流れる方向の金属層14bの長さL3に比べ、金属層14bの幅W2は小さくなる。
The current flowing through the
図7の比較例1では、接合層12が絶縁層10の全面に設けられているため、接合層12の収縮により絶縁層10が反る。これにより、金属層14aおよび14bに絶縁層10から応力が加わる。金属層14aおよび14bの応力が貫通孔16aおよび16bに加わる。ゲート端子22bと金属層14bとの貫通孔16bを介したコンタクト面積は、ソース端子22aと金属層14aとの貫通孔16aを介したコンタクト面積よりも小さい。よって、貫通孔16bにおいては、貫通孔16aと比べ金属層14bの応力により接続不良となる可能性が高い。
In Comparative Example 1 of FIG. 7, since the
電子部品20が接合された領域および導電性ブロック21が接合された領域では、電子部品20および導電性ブロック21が剛性を有するため絶縁層10の反りは抑えられる。よって、金属層14bに加わる応力は小さい。電子部品20および導電性ブロック21が設けられた領域以外の領域(電子部品20および導電性ブロック21の外側の領域)では、絶縁層10が反ると、金属層14bに応力が加わる、
In the region where the
実施例1の変形例3においては、電子部品20と導電性ブロック21との間に2つの接合層12aと12bが設けられていない領域がある。この領域では、接合層12の硬化のときの収縮に起因する絶縁層10の反りがほとんどない。すなわち、金属層14bが設けられた領域のうち、電子部品20と導電性ブロック21が設けられた領域、および接合層12aおよび12bが設けられていない領域においては、絶縁層10の反りは発生し難い。このように、金属層14bが設けられた領域では、絶縁層10が反る要因が小さく、金属層14bに加わる応力が小さい。よって、コンタクト面積が小さいゲート端子22bと金属層14bとのコンタクト部分に応力が加わり難い。このように、接合層12を部分塗布することにより、貫通孔16bに応力が加わりにくい構造となり、信頼性が向上する。
In the third modification of the first embodiment, there is a region between the
実施例1の変形例3によれば、金属層14b(第2金属層)は、絶縁層10を貫通する貫通孔16b(第1貫通孔)を介しゲート端子22bに接続され、絶縁層10を貫通する貫通孔16c(第2貫通孔)を介し導電性ブロック21(複数の部品のうち電子部品20以外の部品)と接続される。このとき、電子部品20を絶縁層10に接合する接合層12a(第1樹脂接合層)と導電性ブロック21を絶縁層10に接合する接合層12b(第2樹脂接合層)とは離れている。これにより、接合層12が収縮しても、金属層14bが設けられている領域のほとんどの領域では接合層12の収縮による絶縁層10の反りを抑制できる。よって、金属層14bとゲート端子22bとの接合の不良を抑制できる。また、金属層14bと導電性ブロック21との接合不良も抑制できる。
According to the third modification of the first embodiment, the
ゲート端子22b(第2端子)の面積はソース端子22a(第1端子)の面積より小さい。例えばゲート端子22bの面積はソース端子22aの面積の1/2以下であり、1/5以下である。このように、面積の小さいゲート端子22bに接続される貫通孔16bは小さい。例えば貫通孔16bの面積は貫通孔16aの面積の1/2以下であり、1/5以下である。このようにコンタクト面積が小さいため、金属層14bとゲート端子22bとの間に剥離またはクラック等が生じ、接合不良となりやすい。そこで、接合層の部分塗布により接合層12aと12bを離すことにより、上述のように、金属層14bとゲート端子22bとの接合不良を抑制できる。
The area of the
金属層14bの長さL3に比べ幅W2は小さい。例えばW2はL3の1/2以下であり、1/5以下である。さらに、貫通孔16bの中心と貫通孔16cの中心との距離L4に比べ幅W2は小さい。例えばW2はL4の1/2以下であり、1/5以下である。このように、幅W2の狭い金属層14bは、金属層14bに応力が加わると絶縁層10から剥がれやすい。そこで、接合層12aと12bとを離すことにより、絶縁層10の反りを抑制でき、金属層14bに加わる応力を抑制できる、よって、金属層14bの絶縁層10からの剥がれを抑制できる。
The width W2 is smaller than the length L3 of the
接合層12aと12bとの距離L5は、L3またはL4の1/2以上が好ましく、2/3以上が好ましい。これにより、金属層14bが設けられた領域のうち絶縁層10が反る領域を少なくできる。よって、金属層14bに加わる応力を抑制できる。なお、金属層14bが平面視において曲がっている場合、長さL3および距離L4は金属層14bに沿った(すなわち電流の流れに沿った)長さおよび距離である。
The distance L5 between the bonding layers 12a and 12b is preferably 1/2 or more of L3 or L4, and preferably 2/3 or more. This can reduce the region where the insulating
実施例1およびその変形例では、パワー半導体素子を搭載するパワーモジュールを例に説明したが、パワー半導体素子以外の電子部品を搭載するモジュールでもよい。 In the first embodiment and its modification, the power module mounting the power semiconductor element has been described as an example, but a module mounting electronic components other than the power semiconductor element may be used.
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to these specific embodiments, and various modifications and alterations are possible within the scope of the gist of the present invention described in the claims. It can be changed.
10 絶縁層
12、12a、12b、32 接合層
14、14a、14b、34、36 金属層
16、16a−16c 貫通孔
20、20a、20b 電子部品
22、23 端子
25 空隙
28 樹脂
30 基板
10 Insulating
Claims (11)
前記複数の樹脂接合層を介して、少なくとも1つの電子部品を含む複数の部品をそれぞれ前記樹脂絶縁層の下面に接合する工程と、
前記樹脂絶縁層と絶縁層の間に空隙を挟むように、前記複数の部品を前記絶縁層の上面に設けられた第1金属層と接合する工程と、
を含むモジュールの製造方法。 A step of forming a plurality of resin bonding layers on the lower surface of the resin insulating layer,
Bonding a plurality of components including at least one electronic component to the lower surface of the resin insulating layer via the plurality of resin bonding layers,
A step of joining the plurality of components to a first metal layer provided on an upper surface of the insulating layer so as to sandwich a space between the resin insulating layer and the insulating layer;
A method of manufacturing a module including.
セラミックス層と、
前記セラミックス層の上面に設けられた第1金属層と、
前記樹脂絶縁層の下面に部分的に設けられた複数の樹脂接合層を介しそれぞれ接合され、かつ前記第1金属層の上面の導電性接合層を介し接合された少なくとも1つの電子部品を含む複数の部品と、
を備えるモジュール。 A resin insulation layer,
A ceramic layer,
A first metal layer provided on the upper surface of the ceramic layer;
A plurality of at least one electronic component that are respectively joined via a plurality of resin joining layers partially provided on the lower surface of the resin insulating layer and also joined via a conductive joining layer on the upper surface of the first metal layer. Parts of
A module comprising.
前記第2金属層は、前記樹脂絶縁層を貫通する第1貫通孔を介し前記端子に接続され、前記樹脂絶縁層を貫通する第2貫通孔を介し前記複数の部品のうち前記電子部品以外の部品と接続され、
前記樹脂接合層は、前記電子部品と前記樹脂絶縁層とを接合する第1樹脂接合層と、前記電子部品以外の部品と前記樹脂絶縁層とを接合し前記第1樹脂接合層と離れている第2樹脂接合層と、を含む請求項8に記載のモジュール。 The electronic component includes a terminal on the upper surface,
The second metal layer is connected to the terminal via a first through hole penetrating the resin insulating layer, and is connected to the terminal via a second through hole penetrating the resin insulating layer, except for the electronic parts. Connected with parts,
The resin bonding layer bonds a first resin bonding layer that bonds the electronic component and the resin insulating layer, and bonds a component other than the electronic component and the resin insulating layer to each other and separates from the first resin bonding layer. The module according to claim 8, further comprising a second resin bonding layer.
前記第2金属層は、前記第1貫通孔を介し前記第2端子に接続され、前記第2貫通孔を介し前記電子部品以外の部品に接続される請求項10に記載のモジュール。 The terminal includes a first terminal and a second terminal having an area smaller than the area of the first terminal,
The module according to claim 10, wherein the second metal layer is connected to the second terminal through the first through hole and is connected to a component other than the electronic component through the second through hole.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018183812 | 2018-09-28 | ||
JP2018183812 | 2018-09-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020077857A true JP2020077857A (en) | 2020-05-21 |
Family
ID=70724411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019177424A Pending JP2020077857A (en) | 2018-09-28 | 2019-09-27 | Module and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020077857A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021246204A1 (en) * | 2020-06-05 | 2021-12-09 | 株式会社デンソー | Semiconductor device, semiconductor module, and method for manufacturing semiconductor device |
-
2019
- 2019-09-27 JP JP2019177424A patent/JP2020077857A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021246204A1 (en) * | 2020-06-05 | 2021-12-09 | 株式会社デンソー | Semiconductor device, semiconductor module, and method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100203030B1 (en) | Semiconductor device and method for manufacturing the same, and flexible film for mounting semiconductor chip | |
JP5141076B2 (en) | Semiconductor device | |
US8680668B2 (en) | Device including a semiconductor chip and metal foils | |
JP6309112B2 (en) | Power module | |
TW201501248A (en) | Power overlay structure and method of making same | |
JP2001015679A (en) | Semiconductor device and manufacture thereof | |
CN107204321B (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP6242231B2 (en) | Semiconductor device and manufacturing method thereof | |
CN105575936B (en) | Manufacture circuit carrier method and manufacture and the method for running semiconductor device | |
JP5272922B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2017123360A (en) | Semiconductor module | |
JP4151136B2 (en) | Substrate, semiconductor device and manufacturing method thereof | |
JP2009277949A (en) | Semiconductor device and method of manufacturing the same | |
JP2020077857A (en) | Module and manufacturing method thereof | |
JP2003133329A (en) | Semiconductor device | |
JP2020155640A (en) | Module and manufacturing method thereof | |
JP5414622B2 (en) | Semiconductor mounting substrate and mounting structure using the same | |
WO2020195451A1 (en) | Module and method for manufacturing same | |
JP2002016104A (en) | Mounting method of semiconductor device and manufacturing method of semiconductor device mounted assembly | |
JP2002261203A (en) | Mounting structure for electronic component with bump | |
WO2021117191A1 (en) | Component module and production method for same | |
JP2004253529A (en) | Semiconductor device and its manufacturing method | |
WO2020202972A1 (en) | Module and method for manufacturing same | |
WO2021161449A1 (en) | Component module and production method for same | |
WO2021161498A1 (en) | Component module |