JP2020064159A - 表示装置 - Google Patents

Abstract

【課題】良好に階調制御を行うことができる表示装置を提供する。【解決手段】表示装置は、複数の画素の各々に設けられる無機発光素子と、期間制御信号と振幅制御信号とに基づいて、複数の無機発光素子に駆動信号を供給する駆動回路と、を有し、１フレーム分の画像を表示する１フレーム期間は、時分割された複数のサブフレームを含み、期間制御信号には、複数のサブフレームごとに第１信号データが対応付けられており、振幅制御信号には、異なる信号値を有する複数の第２信号値のいずれかを示す第２信号データが対応付けられており、無機発光素子は、サブフレームごとに、第１信号データと、第２信号データとが統合された第３信号データに対応した駆動信号が供給されて階調を表現する。【選択図】図１２

Description

本発明は、表示装置に関する。

近年、表示素子として無機発光ダイオード（マイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ））を用いた無機ＥＬディスプレイが注目されている（例えば、特許文献１参照）。無機ＥＬディスプレイは、異なる色の光を出射する複数の発光素子がアレイ基板上に配列される。無機ＥＬディスプレイは、自発光素子を用いているため光源が不要であり、また、カラーフィルタを介さずに光が出射されるため光の利用効率が高い。また、無機ＥＬディスプレイは、表示素子として有機発光ダイオード（ＯＬＥＤ： Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いた有機ＥＬディスプレイに比べて耐環境性に優れる。

特表２０１７−５２９５５７号公報

表無機発光ダイオードは、電流駆動により階調制御が行われる。電流値を制御して低階調を表現する場合は、電流値が不安定となるため、画素間で輝度のばらつきが大きくなる可能性がある。一方、一定の電流値で点灯時間を制御して階調を表現する場合、スイッチング素子のオン、オフ動作や、所望の電流値に立ち上がるまでの駆動時間を要するため、細かい階調表現が困難となる可能性がある。

本発明は、良好に階調制御を行うことができる表示装置を提供することを目的とする。

本発明の一態様の表示装置は、複数の画素の各々に設けられる無機発光素子と、期間制御信号と振幅制御信号とに基づいて、複数の前記無機発光素子に駆動信号を供給する駆動回路と、を有し、１フレーム分の画像を表示する１フレーム期間は、時分割された複数のサブフレームを含み、前記期間制御信号には、複数の前記サブフレームごとに第１信号データが対応付けられており、前記振幅制御信号には、異なる信号値を有する複数の第２信号値のいずれかを示す第２信号データが対応付けられており、前記無機発光素子は、前記サブフレームごとに、前記第１信号データと、前記第２信号データとが統合された第３信号データに対応した前記駆動信号が供給されて階調を表現する。

図１は、第１実施形態に係る表示装置を示す平面図である。 図２は、複数の画素を示す平面図である。 図３は、表示装置の画素回路の構成例を示す回路図である。 図４は、図４は、図１のＩＶ−ＩＶ’断面図である。 図５は、無機発光素子の構成例を示す断面図である。 図６は、無機発光素子の変形例を示す断面図である。 図７は、表示装置の構成を示すブロック図である。 図８は、サブフレームと映像信号との関係を説明するための説明図である。 図９は、映像信号と、期間及び電流値との関係を示す表である。 図１０は、異なる期間制御信号ごとの第１信号データの波形を示す説明図である。 図１１は、異なる振幅制御信号ごとの第２信号データとサブフレームとの関係を示すグラフである。 図１２は、異なる映像信号ごとの第３信号データの波形を示す説明図である。 図１３は、無機発光素子の電圧電流特性を示すグラフである。 図１４は、第２実施形態に係る表示装置の、異なる映像信号ごとの第２信号データとサブフレームとの関係を示すグラフである。 図１５は、第２実施形態に係る表示装置の、第３信号データの波形を示す説明図である。 図１６は、第３実施形態に係る表示装置の構成を示すブロック図である。 図１７は、補正信号と、期間及び電流値との関係を示す表である。 図１８は、補正信号ごとの第４信号データの波形を示す説明図である。 図１９は、第３実施形態に係る第３信号データの波形を示す説明図である。 図２０は、第４実施形態に係るサブフレームと映像信号との関係を説明するための説明図である。 図２１は、第４実施形態に係る画素回路の構成例を示す回路図である。 図２２は、画素回路の変形例を示す回路図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（第１実施形態）
図１は、第１実施形態に係る表示装置の構成例を示す平面図である。図１に示すように、表示装置１は、アレイ基板２と、画素Ｐｉｘと、ゲートドライバ１２と、駆動ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２１０と、カソード配線６０と、を含む。アレイ基板２は、各画素Ｐｉｘを駆動するための駆動回路基板であり、バックプレーン又はアクティブマトリクス基板とも呼ばれる。

図１に示すように、表示装置１は、表示領域ＡＡと、周辺領域ＧＡとを有する。表示領域ＡＡは、複数の画素Ｐｉｘが配置される領域であり、画像を表示する領域である。周辺領域ＧＡは、複数の画素Ｐｉｘと重ならない領域であり、表示領域ＡＡの外側に配置される。

複数の画素Ｐｉｘは、表示領域ＡＡにおいて、第１方向Ｄｘ及び第２方向Ｄｙに配列される。なお、第１方向Ｄｘ及び第２方向Ｄｙは、アレイ基板２の基板１０の第１面１０ａ（図４参照）に対して平行な方向である。第１方向Ｄｘは、第２方向Ｄｙと直交する。ただし、第１方向Ｄｘは、第２方向Ｄｙと直交しないで交差してもよい。第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向である。第３方向Ｄｚは、例えば、基板１０の法線方向に対応する。以下、平面視とは、第３方向Ｄｚから見た場合の位置関係を示す。

ゲートドライバ１２は、駆動ＩＣ２１０からの各種制御信号に基づいて複数のゲート線ＧＣＬ（図３参照）を駆動する回路である。ゲートドライバ１２は、複数のゲート線ＧＣＬを順次又は同時に選択し、選択されたゲート線ＧＣＬにゲート駆動信号を供給する。これにより、ゲートドライバ１２は、ゲート線ＧＣＬに接続された複数の画素Ｐｉｘを選択する。

駆動ＩＣ２１０は、表示装置１の表示を制御する回路である。駆動ＩＣ２１０は、基板１０の周辺領域ＧＡにＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）として実装されてもよい。これに限定されず、駆動ＩＣ２１０は、基板１０の周辺領域ＧＡに接続されたフレキシブルプリント基板やリジット基板の上にＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）として実装されてもよい。

カソード配線６０は、基板１０の周辺領域ＧＡに設けられる。カソード配線６０は、表示領域ＡＡの複数の画素Ｐｉｘ及び周辺領域ＧＡのゲートドライバ１２を囲んで設けられる。複数の無機発光素子１００（図４参照）のカソード（カソード端子９０ｐ（図４参照））は、共通のカソード配線６０に接続され、固定電位（例えば、グランド電位）が供給される。より具体的には、無機発光素子１００のカソード端子９０ｐ（第２端子）は、ＴＦＴ基板側のカソード電極９０ｅ（第２電極）を介して、カソード配線６０に接続される。

図２は、複数の画素を示す平面図である。図２に示すように、１つの画素Ｐｉｘは、複数の画素４９を含む。例えば、画素Ｐｉｘは、第１画素４９Ｒと、第２画素４９Ｇと、第３画素４９Ｂとを有する。第１画素４９Ｒは、第１色としての原色の赤色を表示する。第２画素４９Ｇは、第２色としての原色の緑色を表示する。第３画素４９Ｂは、第３色としての原色の青色を表示する。図２に示すように、１つの画素Ｐｉｘにおいて、第１画素４９Ｒと第３画素４９Ｂは第１方向Ｄｘで並ぶ。また、第２画素４９Ｇと第３画素４９Ｂは第２方向Ｄｙで並ぶ。なお、第１色、第２色、第３色は、それぞれ赤色、緑色、青色に限られず、補色などの任意の色を選択することができる。以下において、第１画素４９Ｒと、第２画素４９Ｇと、第３画素４９Ｂとをそれぞれ区別する必要がない場合、画素４９という。なお、１つの画素Ｐｉｘに含まれる画素４９は３つに限らず、４以上の画素４９が対応づけられていてもよい。例えば、第４色として白色が対応付けられた第４画素４９Ｗが含まれてもよい。

画素４９は、それぞれ無機発光素子１００を有する。表示装置１は、第１画素４９Ｒ、第２画素４９Ｇ及び第３画素４９Ｂにおいて、無機発光素子１００ごとに異なる光を出射することで画像を表示する。無機発光素子１００は、平面視で、３μｍ以上、３００μｍ以下程度の大きさを有する無機発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）チップであり、マイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ）又はミニＬＥＤ（ｍｉｎｉ ＬＥＤ）と呼ばれる。各画素にマイクロＬＥＤ（ｍｉｃｒｏ ＬＥＤ）を備える表示装置は、マイクロＬＥＤ表示装置とも呼ばれる。なお、マイクロＬＥＤのマイクロは、無機発光素子１００の大きさを限定するものではない。

図３は、表示装置の画素回路の構成例を示す回路図である。画素回路ＰＩＣは、無機発光素子１００を駆動する駆動回路である。図３に示すように、画素回路ＰＩＣは、駆動用のトランジスタＴｒ１と、電流切り替え用のトランジスタＴｒ２と、無機発光素子１００と、を有する。トランジスタＴｒ１、Ｔｒ２、及び後述のトランジスタＴｒ５（図４参照）は、それぞれ薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴ）である。

トランジスタＴｒ１は、ゲートがトランジスタＴｒ２のドレインに接続され、ソースが電源線ＬＶＣＣに接続され、ドレインが無機発光素子１００のアノードに接続されている。トランジスタＴｒ２は、ゲートがゲート線ＧＣＬに接続され、ソースが信号線ＳＧＬに接続され、ドレインがトランジスタＴｒ１のゲートに接続されている。

容量ＣＳは、一端がトランジスタＴｒ１のゲートとトランジスタＴｒ２のドレインとに接続され、他端が電源線ＬＶＣＣに接続されている。容量ＣＳは、トランジスタＴｒ１の寄生容量とリーク電流とによるゲート電圧の変動を抑えるために、画素回路ＰＩＣに付加されている。無機発光素子１００のカソードはカソード配線６０に接続され、基準電位ＶＣＯＭが供給される。基準電位ＶＣＯＭとして、接地電位が例示される。

電源線ＬＶＣＣは、定電圧源に接続されている。電源線ＬＶＣＣは、トランジスタＴｒ１のソースと、容量ＣＳの一端とに直流の定電圧ＶＣＣを供給する。信号線ＳＧＬは、定電流源に接続されている。信号線ＳＧＬは、トランジスタＴｒ２のソースに直流の定電流Ｉｄａｔａを供給する。ゲート線ＧＣＬは、ゲートドライバ１２（図１参照）に接続されている。ゲート線ＧＣＬはトランジスタＴｒ２のゲートにゲート駆動信号として電圧Ｖｇｃｌを供給する。

表示装置１がゲート線ＧＣＬの電位をハイ（Ｈｉｇｈ）にすると、トランジスタＴｒ１、Ｔｒ２はオンになる。これにより、信号線ＳＧＬから無機発光素子１００に定電流Ｉｄａｔａが供給される。表示装置１がゲート線ＧＣＬの電位をロウ（Ｌｏｗ）にすると、トランジスタＴｒ２はオフになり、トランジスタＴｒ１はオンになる。これにより、電源線ＬＶＣＣから無機発光素子１００に定電圧ＶＣＣが供給される。また、基準電位線ＬＶＣＯＭから無機発光素子１００のカソードに逆バイアスとなる基準電位ＶＣＯＭが供給される。

図４は、図１のＩＶ−ＩＶ’断面図である。図４に示すように、表示装置１は、基板１０と、アンダーコート層２０と、複数のトランジスタと、を備える。基板１０は、第１面１０ａと、第１面１０ａの反対側の第２面１０ｂとを有する。基板１０は、例えばガラス基板、石英基板、又は、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、若しくは、ポリエチレンテレフタレート（ＰＥＴ）樹脂製のフレキシブル基板である。

アンダーコート層２０は、基板１０の第１面１０ａ上に設けられる。複数のトランジスタは、アンダーコート層２０上に設けられる。例えば、基板１０の表示領域ＡＡには、複数のトランジスタとして、画素４９に含まれるトランジスタＴｒ１、Ｔｒ２がそれぞれ設けられている。基板１０の周辺領域ＧＡには、複数のトランジスタとして、ゲートドライバ１２に含まれるトランジスタＴｒ５が設けられている。

トランジスタＴｒ１、Ｔｒ２、Ｔｒ５は、例えば両面ゲート構造のＴＦＴである。トランジスタＴｒ１、Ｔｒ２、Ｔｒ５は、それぞれ、第１ゲート電極２１と、第２ゲート電極３１と、半導体層２５と、ソース電極４１ｓと、ドレイン電極４１ｄと、を有する。第１ゲート電極２１は、アンダーコート層２０上に設けられる。絶縁膜２４は、アンダーコート層２０上に設けられて第１ゲート電極２１を覆う。半導体層２５は、絶縁膜２４上に設けられる。絶縁膜２９は、半導体層２５上に設けられる。第２ゲート電極３１は、絶縁膜２９上に設けられる。

絶縁膜２４、２９は、無機絶縁膜であり、例えば、酸化シリコン（ＳｉＯ_２）や窒化シリコン（ＳｉＮ）などからなる。第３方向Ｄｚにおいて、第１ゲート電極２１と第２ゲート電極３１は、絶縁膜２４、半導体層２５及び絶縁膜２９を介して、対向している。絶縁膜２４、２９において、第１ゲート電極２１と第２ゲート電極３１とに挟まれた部分がゲート絶縁膜として機能する。また、半導体層２５において、第１ゲート電極２１と第２ゲート電極３１とに挟まれた部分がＴＦＴのチャネル２７となる。半導体層２５において、ソース電極４１ｓと接続する部分がＴＦＴのソースであり、ドレイン電極４１ｄと接続する部分がＴＦＴのドレインである。

ゲート線３１ａは、トランジスタＴｒ１の第２ゲート電極３１に接続される。基板１０とゲート線３１ａとの間に絶縁膜２９が設けられ、ゲート線３１ａと基板１０との間に容量ＣＳが形成される。

本実施形態において、トランジスタＴｒ１、Ｔｒ２、Ｔｒ５は両面ゲート構造に限定されるものではない。トランジスタＴｒ１、Ｔｒ２、Ｔｒ５は、ゲート電極が第１ゲート電極２１のみで構成されるボトムゲート型であってもよい。また、トランジスタＴｒ１、Ｔｒ２、Ｔｒ５は、ゲート電極が第２ゲート電極３１のみで構成されるトップゲート型であってもよい。また、アンダーコート層２０は無くても良い。

表示装置１は、基板１０の第１面１０ａ上に設けられて複数のトランジスタＴｒ１、Ｔｒ２、Ｔｒ５を覆う絶縁膜３５を有する。ソース電極４１ｓは、絶縁膜３５上に設けられ、絶縁膜３５に設けられた貫通孔を介して複数のトランジスタＴｒ１、Ｔｒ２、Ｔｒ５の各ソースに接続される。ドレイン電極４１ｄは、絶縁膜３５上に設けられ、絶縁膜３５に設けられた貫通孔を介して複数のトランジスタＴｒ１、Ｔｒ２、Ｔｒ５の各ドレインに接続される。周辺領域ＧＡにおいてカソード配線６０は、絶縁膜３５上に設けられる。絶縁膜４２は、ソース電極４１ｓ、ドレイン電極４１ｄ及びカソード配線６０を覆う。絶縁膜３５は無機絶縁膜、絶縁膜４２は、有機絶縁膜である。

表示装置１は、ソース接続配線４３ｓと、ドレイン接続配線４３ｄと、絶縁膜４５と、アノード電極５０ｅ（第１電極）と、絶縁膜７０と、平坦化膜８０と、カソード電極９０ｅとを有する。ソース接続配線４３ｓは、絶縁膜４２上に設けられ、絶縁膜４２に設けられた貫通孔を介してソース電極４１ｓに接続される。ドレイン接続配線４３ｄは、絶縁膜４２上に設けられ、絶縁膜４２に設けられた貫通孔を介してドレイン電極４１ｄに接続される。絶縁膜４５は、絶縁膜４２上に設けられてソース接続配線４３ｓとドレイン接続配線４３ｄとを覆う。アノード電極５０ｅは、絶縁膜４５上に設けられ、絶縁膜４５に設けられた貫通孔を介してトランジスタＴｒ１のドレイン接続配線４３ｄに接続される。無機発光素子１００はアノード電極５０ｅ（第１電極）の上に設けられる、アノード電極５０ｅは無機発光素子１００のアノード端子５０ｐ（第１端子）と接続されている。

絶縁膜７０は、絶縁膜４５上に設けられてアノード電極５０ｅの側面を覆う。平坦化膜８０は、絶縁膜７０上に設けられて無機発光素子１００の側面を覆う。カソード電極９０ｅは、平坦化膜８０上に設けられる。絶縁膜７０は、無機絶縁膜であり、例えば、シリコン窒化膜（ＳｉＮ）からなる。平坦化膜８０は、有機絶縁膜あるいは無機有機ハイブリッド絶縁膜（Ｓｉ−Ｏ主鎖に、たとえば有機基（メチル基あるいはフェニル基）が結合した材料）である。無機発光素子１００の上面（カソード端子９０ｐ）は、平坦化膜８０から露出している。カソード電極９０ｅは、無機発光素子１００のカソード端子９０ｐに接続される。

ここで、無機発光素子１００の構成について説明する。図５は、無機発光素子の構成例を示す断面図である。図５に示すように、無機発光素子１００は、ｐ型クラッド層１０１と、ｐ型クラッド層１０１上に設けられた活性層１０２と、活性層１０２上に設けられたｎ型クラッド層１０３と、ｐ型電極層１０４と、ｎ型電極層１０５と、を有する。ｐ型電極層１０４は、アノード端子５０ｐを含む。ｐ型電極層１０４は、アノード電極５０ｅとｐ型クラッド層１０１との間に位置し、アノード電極５０ｅとｐ型クラッド層１０１とに接している。ｐ型電極層１０４の上に、ｐ型クラッド層１０１、活性層１０２、ｎ型クラッド層１０３、ｎ型電極層１０５の順に積層される。

ｎ型クラッド層１０３、活性層１０２及びｐ型クラッド層１０１は、発光層であり、例えば、窒化ガリウム（ＧａＮ）、アルミニウムインジウムリン（ＡｌＩｎＰ）等の化合物半導体が用いられる。ｎ型電極層１０５は、ＩＴＯ等の透光性の導電性材料である。ｎ型電極層１０５は、無機発光素子１００のカソード端子９０ｐであり、カソード電極９０ｅに接続される。また、ｐ型電極層１０４は、無機発光素子１００のアノード端子５０ｐであり、Ｐｔ層と、メッキにより形成された厚膜Ａｕ層と、を有する。厚膜Ａｕ層は、アノード電極５０ｅと接続される。

無機発光素子１００の側面は平坦化膜８０で覆われている。平坦化膜８０は、例えばＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜である。平坦化膜８０の上側部分に凹部Ｈ１１が設けられている。凹部Ｈ１１からｎ型クラッド層１０３の上部が突き出ている。ｎ型電極層１０５は、凹部Ｈ１１に設けられ、ｎ型クラッド層１０３とカソード電極９０ｅとに接している。これにより、無機発光素子１００を挟んで、アノード電極５０ｅとカソード電極９０ｅとの間で電流が流れることが可能となっている。

図６は、無機発光素子の変形例を示す断面図である。上述の実施形態では、無機発光素子１００は、その下部（アノード端子５０ｐ）がアノード電極５０ｅに接続し、その上部（カソード端子９０ｐ）がカソード電極９０ｅに接続するタイプ（以下、フェイスアップタイプという）であることを説明した。しかし無機発光素子１００は、フェイスアップタイプに限定されない。図６に示すように、変形例の無機発光素子１００Ａは、その下部がアノード電極５０ｅとカソード電極９０ｅＡの両方に接続する、フェイスダウンタイプであってもよい。

基板１１１は、サファイアで構成されている。ｎ型クラッド層１１３は、ｎ型のＧａＮで構成されている。活性層１１４は、ＩｎＧａＮで構成されている。ｐ型クラッド層１１５は、ｐ型のＧａＮで構成されている。Ｐ型電極１１６は、パラジウム（Ｐｄ）と金（Ａｕ）とで構成されており、Ｐｄ上にＡｕが積層された積層構造を有する。ｎ型電極１１７は、インジウム（Ｉｎ）で構成されている。

無機発光素子１００Ａでは、ｐ型クラッド層１１５とｎ型クラッド層１１３とが直接接合せずに、間に別の層（活性層１１４）が導入されている。これにより、電子や正孔といったキャリアを活性層１１４の中に集中させることができ、効率よく再結合（発光）させることが可能となる。高効率化のために数原子層からなる井戸層と障壁層とを周期的に積層させた多重量子井戸構造（ＭＱＷ構造）が、活性層１１４として採用されてもよい。

次に、表示装置１の階調制御について説明する。図７は、表示装置の構成を示すブロック図である。図８は、サブフレームと映像信号との関係を説明するための説明図である。図９は、映像信号と、期間及び電流値との関係を示す表である。

図７に示すように、表示装置１は、制御回路２００と、信号出力回路１５と、駆動回路２１１と、を有する。本実施形態の表示装置１は、制御回路２００から出力される映像信号Ｓｇの階調数で多色表示を行う。映像信号Ｓｇは、例えば、赤、緑、青の各色８ビットの信号であり、各色２５６階調の表示を行う。映像信号Ｓｇは、８ビット×３の合計２４ビットの信号であり、表示装置１は、１６７７万色の表示を行う。以下の説明では、８ビットの映像信号Ｓｇで階調制御を行う場合を説明する。

図９に示すように、映像信号Ｓｇの上位ビット（Ｓｇ７−３）は、映像信号Ｓｇの階調に応じて信号（電流値）の振幅を制御する信号であり、以下の説明では振幅制御信号Ｓｇ７−３と表す。振幅制御信号Ｓｇ７、Ｓｇ６、Ｓｇ５、Ｓｇ４、Ｓｇ３は、それぞれ１ビットのデジタル信号であり、振幅制御信号Ｓｇ７−３は、５ビットの信号である。振幅制御信号Ｓｇ７−３は、階調に応じて異なる電流値を有する複数の第２信号値Ｉ２−０、Ｉ２−１、Ｉ２−２、…、Ｉ２−３１が対応付けられている。

映像信号Ｓｇの下位ビット（Ｓｇ２−０）は、映像信号Ｓｇの階調に応じて信号を出力する期間を制御する信号であり、以下の説明では期間制御信号Ｓｇ２−０と表す。期間制御信号Ｓｇ２、Ｓｇ１、Ｓｇ０は、それぞれ１ビットのデジタル信号であり、期間制御信号Ｓｇ２−０は、３ビットの信号である。期間制御信号Ｓｇ２−０は、いずれも共通の第１信号値Ｉ１が対応付けられている。

図８は、横軸が時間ｔであり、縦軸が走査方向Ｓｃａｎである。ゲートドライバ１２（図１参照）は、走査方向Ｓｃａｎにしたがって、順次ゲート線ＧＣＬを選択する。また、表示装置１は、１フレーム期間Ｆで、１フレーム分の画像表示を行う。１フレーム期間Ｆは、時分割された複数の第１サブフレームＳＦ１、第２サブフレームＳＦ２及び第３サブフレームＳＦ３を含む。複数の第１サブフレームＳＦ１、第２サブフレームＳＦ２及び第３サブフレームＳＦ３は、互いに異なる長さの期間を有する。第２サブフレームＳＦ２は、第１サブフレームＳＦ１よりも長い期間を有する。第３サブフレームＳＦ３は、第２サブフレームＳＦ２よりも長い期間を有する。なお、以下の説明では、第１サブフレームＳＦ１、第２サブフレームＳＦ２及び第３サブフレームＳＦ３を区別して説明する必要がない場合には、単にサブフレームＳＦと表す場合がある。

図８及び図９に示すように、期間制御信号Ｓｇ２には、第３サブフレームＳＦ３が対応付けられる。期間制御信号Ｓｇ１には、第２サブフレームＳＦ２が対応付けられる。期間制御信号Ｓｇ０には、第１サブフレームＳＦ１が対応付けられる。振幅制御信号Ｓｇ７−３は、全てのサブフレーム期間ＳＦに対応付けられる。言い換えると、第１サブフレームＳＦ１では、期間制御信号Ｓｇ０及び振幅制御信号Ｓｇ７−３により階調制御がなされる。第２サブフレームＳＦ２では、期間制御信号Ｓｇ１及び振幅制御信号Ｓｇ７−３により階調制御がなされる。第３サブフレームＳＦ３では、期間制御信号Ｓｇ２及び振幅制御信号Ｓｇ７−３により階調制御がなされる。

なお、映像信号Ｓｇの８ビットの信号のうち、上位ビットを振幅制御信号Ｓｇ７−３とし、下位ビットを期間制御信号Ｓｇ２−０としたが、これに限定されない。振幅制御信号Ｓｇ７−３及び期間制御信号Ｓｇ２−０のビット数は、映像信号Ｓｇのビット数に応じて変更できる。振幅制御信号Ｓｇ７−３及び期間制御信号Ｓｇ２−０の配置も適宜変更できる。また、１フレーム期間Ｆに２つのサブフレームＳＦが含まれていてもよく、４つ以上のサブフレームＳＦが含まれていてもよい。サブフレームＳＦは、期間制御信号Ｓｇ２−０のビット数に対応する数以上であればよい。

図７に示すように、制御回路２００は、本実施形態に係る表示装置１の動作を制御する回路である。信号出力回路１５は、制御回路２００から供給された映像信号Ｓｇに基づいて、映像信号Ｓｇの階調に応じた第３信号データＳＩｃを生成する。信号出力回路１５は、第３信号データＳＩｃを駆動回路２１１に出力する回路である。駆動回路２１１は、例えば定電流回路であり、第３信号データＳＩｃに応じた定電流Ｉｄａｔａを、信号線ＳＧＬを介して無機発光素子１００に供給する。

制御回路２００及び信号出力回路１５は、駆動ＩＣ２１０（図１参照）に含まれていてもよい。又は、制御回路２００及び信号出力回路１５の少なくとも一方は、基板１０に接続された配線基板に実装されていてもよい。又は、制御回路２００及び信号出力回路１５の少なくとも一方は、基板１０に配線基板を介して接続された制御基板に実装されていてもよい。

制御回路２００は、映像信号出力回路２０１と、クロック信号出力回路２０２とを有する。また、信号出力回路１５は、第１バッファ回路１５１、第２バッファ回路１５２、第１信号処理回路１５３、第２信号処理回路１５４、演算回路１５５、バッファ制御回路１５８及びサブフレームカウンタ１５９を有する。

映像信号出力回路２０１は、８ビットの映像信号Ｓｇを、振幅制御信号Ｓｇ７−３と、期間制御信号Ｓｇ２−０とに分離する。映像信号出力回路２０１は、期間制御信号Ｓｇ２−０を信号出力回路１５の第１バッファ回路１５１に出力し、振幅制御信号Ｓｇ７−３を第２バッファ回路１５２に出力する。

クロック信号出力回路２０２は、クロック信号ＣＬＫをバッファ制御回路１５８及びサブフレームカウンタ１５９に出力する。バッファ制御回路１５８及びサブフレームカウンタ１５９は、クロック信号ＣＬＫに基づいて、信号出力回路１５の第１バッファ回路１５１、第２バッファ回路１５２、第１信号処理回路１５３及び第２信号処理回路１５４を、制御する。これにより、第１バッファ回路１５１、第２バッファ回路１５２、第１信号処理回路１５３及び第２信号処理回路１５４は、互いに同期して、又は非同期で動作する。

第１バッファ回路１５１は、１フレーム期間Ｆ分の期間制御信号Ｓｇ２−０を保持する回路である。第２バッファ回路１５２は、１フレーム期間Ｆ分の振幅制御信号Ｓｇ７−３を保持する回路である。

サブフレームカウンタ１５９は、サブフレームＳＦに関する制御信号Ｓｇｆを、第１信号処理回路１５３及び第２信号処理回路１５４に供給する。第１信号処理回路１５３は、制御信号Ｓｇｆに基づいて、各サブフレームＳＦに対応付けられた期間制御信号Ｓｇ２−０を第１バッファ回路１５１から取り出す。そして、第１信号処理回路１５３は、制御信号Ｓｇｆと期間制御信号Ｓｇ２−０とに基づいて、第１信号データＳＩａを生成する。期間制御信号Ｓｇ２−０には、複数のサブフレームＳＦごとに第１信号データＳＩａが対応付けられる。期間制御信号Ｓｇ２−０は、複数のサブフレームＳＦで共通の第１信号値Ｉ１が第１信号データＳＩａとして対応付けられている。

第２信号処理回路１５４は、制御信号Ｓｇｆに基づいて、各サブフレームＳＦに対応付けられた振幅制御信号Ｓｇ７−３を第２バッファ回路１５２から取り出す。そして、第２信号処理回路１５４は、制御信号Ｓｇｆと振幅制御信号Ｓｇ７−３とに基づいて、第２信号データＳＩｂを生成する。振幅制御信号Ｓｇ７−３には、異なる信号値を有する複数の第２信号値Ｉ２のいずれかを示す第２信号データＳＩｂが対応付けられている。本実施形態では、１つの振幅制御信号Ｓｇ７−３に対応して、各サブフレームＳＦで同じ信号値を有する第２信号値Ｉ２が対応付けられる。ただし、第２信号値Ｉ２は、サブフレームＳＦごとに異なる信号値を有してもよい。また、第２信号処理回路１５４は、第１信号処理回路１５３から期間制御信号Ｓｇ２−０を受け取って、期間制御信号Ｓｇ２−０のパターンに応じて第２信号データＳＩｂを生成してもよい。

第１信号処理回路１５３は、第１信号データＳＩａを演算回路１５５に出力する。第２信号処理回路１５４は、第２信号データＳＩｂを演算回路１５５に出力する。演算回路１５５は、サブフレームＳＦごとに、第１信号データＳＩａの第１信号値Ｉ１と、第２信号データＳＩｂの第２信号値Ｉ２とを統合して、第３信号データＳＩｃを生成する。演算回路１５５は、第３信号データＳＩｃを駆動回路２１１に出力する。

次に、第１信号処理回路１５３、第２信号処理回路１５４及び演算回路１５５の動作例について説明する。図１０は、異なる期間制御信号ごとの第１信号データの波形を示す説明図である。図１０は、振幅制御信号Ｓｇ７−３が０の場合、つまり、上位５ビットの振幅制御信号Ｓｇ７−３が、（Ｓｇ７、Ｓｇ６、Ｓｇ５、Ｓｇ４、Ｓｇ３）＝（０００００）である場合を示す。この場合、振幅制御信号Ｓｇ７−３に対応付けられた第２信号値Ｉ２−０は、０（信号値Ｉ０）となる。図１０に示す第３信号データＳＩｃは、第１信号処理回路１５３から出力される第１信号データＳＩａと等しい。なお、振幅制御信号Ｓｇ７−３が０の場合、第２信号データＳＩｂが出力されず、演算回路１５５は、第１信号データＳＩａを第３信号データＳＩｃとして出力されてもよい。

図１０は、３ビットの期間制御信号Ｓｇ２−０がそれぞれ、（Ｓｇ２、Ｓｇ１、Ｓｇ０）＝（０００）、（００１）、（０１０）、（０１１）、（１００）、（１０１）、（１１０）、（１１１）の場合の第３信号データＳＩｃ（第１信号データＳＩａ）を示す。

図１０に示すように期間制御信号Ｓｇ２−０が（０００）の場合、第１信号処理回路１５３は、第１信号データＳＩａとして、第１信号値Ｉ１を出力せず、全てのサブフレームＳＦで信号値Ｉ０を出力する。期間制御信号Ｓｇ２−０が（００１）の場合、第１信号処理回路１５３は、第１信号データＳＩａとして、期間制御信号Ｓｇ０に対応付けられた第１サブフレームＳＦ１で第１信号値Ｉ１を出力し、第２サブフレームＳＦ２及び第３サブフレームＳＦ３で信号値Ｉ０を出力する。期間制御信号Ｓｇ２−０が（０１０）の場合、第１信号処理回路１５３は、第１信号データＳＩａとして、期間制御信号Ｓｇ１に対応付けられた第２サブフレームＳＦ２で第１信号値Ｉ１を出力し、第１サブフレームＳＦ１及び第３サブフレームＳＦ３で信号値Ｉ０を出力する。

以下、同様に、期間制御信号Ｓｇ２−０が（０１１）、（１００）、（１０１）、（１１０）、（１１１）のそれぞれにおいて、第１信号処理回路１５３は、第１信号データＳＩａとして、期間制御信号Ｓｇ２−０の信号「１」に対応するサブフレームＳＦで第１信号値Ｉ１を出力する。言い換えると、第１信号処理回路１５３は、期間制御信号Ｓｇ２−０に基づいて、第１信号データＳＩａが出力されるサブフレームＳＦと、第１信号データＳＩａが出力されないサブフレームＳＦとを切り替える。これにより、第１信号処理回路１５３は、３ビットの期間制御信号Ｓｇ２−０に応じて、第１信号値Ｉ１が出力されるサブフレームＳＦが異なる第１信号データＳＩａ（第３信号データＳＩｃ）を出力する。異なる第１信号データＳＩａの数は、期間制御信号Ｓｇ２−０のビット数に対応した８個となる。

言い換えると、表示装置１は、画素４９−１に対応づけられた階調値ＧＤ１（第１階調値）を有する映像信号ＳｇＡ（例えば、（０００００００１））と、画素４９−２に対応づけられた階調値ＧＤ１より大きい階調値ＧＤ２（第２階調値）を有する映像信号ＳｇＢ（例えば、（００００００１０））が入力された場合、画素４９−１の無機発光素子１００の１フレーム期間Ｆにおける点灯期間（第１点灯期間、例えば、第１サブフレームＳＦ１）より画素４９−２の無機発光素子１００の１フレーム期間Ｆにおける点灯期間（第２点灯期間、例えば、第２サブフレームＳＦ２）が長くなるように駆動される。なお、画素４９−１及び画素４９−２の点灯期間とは、第１信号値Ｉ１以上の信号値に対応する駆動信号が無機発光素子１００に入力されている期間を示す。また、映像信号ＳｇＡ及び映像信号ＳｇＢは、例えば、振幅制御信号Ｓｇ７−３は同一の値をとり、期間制御信号Ｓｇ２−０が異なる信号が対応づけられる。振幅制御信号Ｓｇ７−３が０の場合は、画素４９−１及び画素４９−２の無機発光素子１００は、第１信号値Ｉ１に対応する駆動信号が入力された場合の輝度（第１輝度）で点灯される。

図１１は、異なる振幅制御信号ごとの第２信号データとサブフレームとの関係を示すグラフである。図１１は、期間制御信号Ｓｇ２−０が０の場合、つまり、下位３ビットの期間制御信号Ｓｇ２−０が（０００）であり、第１信号値Ｉ１が０（信号値Ｉ０）となる場合を示す。なお、期間制御信号Ｓｇ２−０が０の場合、第１信号データＳＩａが出力されず、演算回路１５５は、第２信号データＳＩｂを第３信号データＳＩｃとして出力してもよい。

図１１に示すように、第２信号処理回路１５４は、第２信号データＳＩｂ０−３１として、振幅制御信号Ｓｇ７−３ごとに異なる第２信号値Ｉ２−０（Ｉ０）、Ｉ２−１、Ｉ２−２、…、Ｉ２−３１を出力する。第２信号処理回路１５４は、上位５ビットの振幅制御信号Ｓｇ７−３に基づいて、３２個の異なる第２信号値Ｉ２−０、Ｉ２−１、Ｉ２−２、…、Ｉ２−３１を出力する。例えば、第２信号処理回路１５４は、映像信号Ｓｇ＝（００００１０００）に対応して、第２信号値Ｉ２−１（Ｉ２）を有する第２信号データＳＩｂ１を出力する。第２信号処理回路１５４は、最も高階調の映像信号Ｓｇ＝（１１１１１０００）に対応して、第２信号値Ｉ２−３１を有する第２信号データＳＩｂ３１を出力する。なお、第２信号出力処理回路１５４は、映像信号Ｓｇ＝（００００００００）に対応して、第２信号値Ｉ２−０（Ｉ０）を有する第２信号データＳＩｂ０を出力する。なお、第２信号値Ｉ２−０は、例えば、信号値Ｉ０に対応する。

第２信号処理回路１５４は、例えば、第２信号データＳＩｂ１として、第１サブフレームＳＦ１から第３サブフレームＳＦ３に亘って、同じ第２信号値Ｉ２−１を出力する。言い換えると、第２信号値Ｉ２−１、Ｉ２−２、…、Ｉ２−３１は、それぞれ、第１サブフレームＳＦ１から第３サブフレームＳＦ３に亘って同じ信号値を有する。また、隣接する振幅制御信号Ｓｇ７−３に対応する各第２信号値Ｉ２−１、Ｉ２−２、…、Ｉ２−３の差分を差分ΔＩ２とする。第１サブフレームＳＦ１での差分ΔＩ２と、第２サブフレームＳＦ２での差分ΔＩ２と、第３サブフレームＳＦ３での差分ΔＩ２とは、等しい。

言い換えると、表示装置１は、画素４９−３に対応づけられた階調値ＧＤ３（第３階調値）を有する映像信号ＳｇＣ（例えば、（００００１０００））と、画素４９−４に対応づけられた階調値ＧＤ３より大きい階調値ＧＤ４（第４階調値）を有する映像信号ＳｇＤ（例えば、（０００１００００））が入力された場合、画素４９−３の無機発光素子１００の１フレーム期間Ｆにおける輝度（第３輝度、例えば、信号値Ｉ２−１に対応する駆動信号で点灯された無機発光素子１００の輝度）より画素４９−４の無機発光素子１００の１フレーム期間Ｆにおける輝度（第４輝度、例えば、信号値Ｉ２−２に対応する駆動信号で点灯された無機発光素子１００の輝度）が大きくなるように駆動される。また、映像信号ＳｇＣ及び映像信号ＳｇＤは、例えば、期間制御信号Ｓｇ２−０は同一の値をとり、振幅制御信号Ｓｇ７−３が異なる信号が対応づけられる。また、画素４９−３及び画素４９−４の１フレーム期間Ｆにおける輝度とは、１フレーム期間Ｆにおける最大輝度を示す。

図１２は、異なる映像信号ごとの第３信号データの波形を示す説明図である。図１２は、上位５ビットの振幅制御信号Ｓｇ７−３が（００００１）の場合に、異なる期間制御信号Ｓｇ２−０ごとに出力される第３信号データＳＩｃを示す。つまり、第２信号処理回路１５４は、各サブフレームＳＦにおいて、第２信号データＳＩｂ１として第２信号値Ｉ２（Ｉ２−１）を出力する。振幅制御信号Ｓｇ７−３に応じて、演算回路１５５は、図１２に示す第３信号データＳＩｃとは異なる振幅の第２信号値Ｉ２及び第３信号値Ｉ３を出力することができる。

映像信号Ｓｇが（００００１０００）の場合、第１信号データＳＩａは各サブフレームＳＦで信号値Ｉ０を有する（図１０参照）。このため、図１２に示すように、演算回路１５５は、サブフレームＳＦごとに、第１信号データＳＩａの信号値Ｉ０と、第２信号データＳＩｂの第２信号値Ｉ２とを統合する。そして、演算回路１５５は、第３信号データＳＩｃとして、第１サブフレームＳＦ１から第３サブフレームＳＦ３に亘って第２信号値Ｉ２を出力する。なお、第２信号値Ｉ２は、第１信号値Ｉ１より大きい値を示す。

映像信号Ｓｇが（００００１００１）の場合、第１信号データＳＩａは第１サブフレームＳＦ１で第１信号値Ｉ１を有し、第２サブフレームＳＦ２及び第３サブフレームＳＦ３で信号値Ｉ０を有する。図１２に示すように、演算回路１５５は、第１サブフレームＳＦ１で、第１信号データＳＩａの第１信号値Ｉ１と、第２信号データＳＩｂの第２信号値Ｉ２とを統合して、第３信号値Ｉ３を出力する。ここで、第３信号値Ｉ３は、第１信号値Ｉ１と第２信号値Ｉ２とを加算した信号値（Ｉ３＝Ｉ１＋Ｉ２）である。また、演算回路１５５は、第２サブフレームＳＦ２及び第３サブフレームＳＦ３で、第１信号データＳＩａの信号値Ｉ０と、第２信号データＳＩｂの第２信号値Ｉ２とを統合して、第２信号値Ｉ２を出力する。なお、各サブフレームＳＦで、信号値（第３信号値Ｉ３、第２信号値Ｉ２）は一定である。

ただし、演算回路１５５は、第１信号値Ｉ１と第２信号値Ｉ２とを加算して第３信号値Ｉ３を算出する場合に限定されない。つまり、第３信号値Ｉ３と第２信号値Ｉ２との差（Ｉ３−Ｉ２）は、第１信号値Ｉ１と信号値Ｉ０の差（Ｉ１−Ｉ０）と異なっていてもよい。第３信号データＳＩｃは映像信号Ｓｇの階調に応じた信号であればよく、演算回路１５５は、第１信号値Ｉ１と第２信号値Ｉ２とに基づいて所定の演算処理を行って第３信号値Ｉ３を算出してもよい。

映像信号ＳｇがＳｇ＝（００００１０１０）の場合、第１信号データＳＩａは第２サブフレームＳＦ２で第１信号値Ｉ１を有し、第１サブフレームＳＦ１及び第３サブフレームＳＦ３で信号値Ｉ０を有する。図１２に示すように、演算回路１５５は、第１サブフレームＳＦ１及び第３サブフレームＳＦ３で、第１信号データＳＩａの信号値Ｉ０と、第２信号データＳＩｂの第２信号値Ｉ２とを統合して、第２信号値Ｉ２を出力する。また、演算回路１５５は、第２サブフレームＳＦ２で、第１信号データＳＩａの第１信号値Ｉ１と、第２信号データＳＩｂの第２信号値Ｉ２とを統合して、第３信号値Ｉ３を出力する。

映像信号ＳｇがＳｇ＝（００００１０１１）、（００００１１００）の場合も、同様に、演算回路１５５は、サブフレームＳＦごとに、第１信号データＳＩａの第１信号値Ｉ１又は信号値Ｉ０と、第２信号データＳＩｂの第２信号値Ｉ２とを統合して、第３信号データＳＩｃを生成する。なお、図１２では５階調の第３信号データＳＩｃを示しているが、振幅制御信号Ｓｇ７−３の３２階調と、期間制御信号Ｓｇ２−０の８階調の組み合わせで、演算回路１５５は、映像信号Ｓｇの２５６階調に対応する第３信号データＳＩｃを出力できる。

演算回路１５５は、第３信号データＳＩｃを駆動回路２１１に出力する。駆動回路２１１は、第３信号データＳＩｃに応じた定電流Ｉｄａｔａを信号線ＳＧＬに出力する。無機発光素子１００の階調は、第３信号データＳＩｃの積分値、すなわち、各サブフレームＳＦの時間と、各サブフレームＳＦの信号値とを乗じた値に対応して決められる。これにより、無機発光素子１００は、サブフレームＳＦごとに、第２信号値Ｉ２に対応した駆動信号、又は第１信号値Ｉ１と、第２信号値Ｉ２とが統合された第３信号値Ｉ３に対応した駆動信号が供給されて階調を表現する。

言い換えると、表示装置１は、画素４９−１に対応づけられた階調値ＧＤ１（第１階調値）を有する映像信号ＳｇＡ（例えば、（０００００００１））と、画素４９−５に対応づけられた階調値ＧＤ１より大きい階調値ＧＤ５（第５階調値）を有する映像信号ＳｇＥ（例えば、（０００１００１０））が入力された場合、画素４９−１の無機発光素子１００の１フレーム期間Ｆにおける輝度（第１輝度、例えば、第１信号値Ｉ１に対応する駆動信号で点灯された無機発光素子１００の輝度）より画素４９−５の無機発光素子１００の１フレーム期間Ｆにおける輝度（第５輝度、例えば、第２信号値Ｉ２−２＋第１信号値Ｉ１に対応する駆動信号で点灯された無機発光素子１００の輝度）が大きくなるように駆動される。なお、画素４９−１及び画素４９−５の１フレーム期間Ｆにおける輝度とは、１フレーム期間Ｆにおける最大輝度を示す。なお、画素４９−５の第１サブフレームＳＦ１及び第３サブフレームＳＦ３の輝度は、第２信号値Ｉ２−２に対応する駆動信号で点灯された無機発光素子１００の輝度（第３輝度）であり、画素４９−５の第２サブフレームＳＦ２の輝度は、第５輝度である。

また、画素４９−１および画素４９−５は、画素４９−１の無機発光素子１００の１フレーム期間Ｆにおける点灯期間（第１点灯期間、例えば、第１サブフレームＳＦ１）より画素４９−５の無機発光素子１００の１フレーム期間Ｆにおける点灯期間（第５点灯期間、例えば、１フレーム期間Ｆ）が長くなるように駆動される。また、画素４９−１及び画素４９−５は、画素４９−１及び画素４９−５の無機発光素子１００の１フレーム期間Ｆにおける最大輝度（例えば、第５輝度）での１フレーム期間における点灯期間を最大輝度点灯期間とすると、画素４９−１の無機発光素子１００の１フレーム期間Ｆにおける最大輝度点灯期間（第１最大輝度点灯期間、例えば、０）より画素４９−５の無機発光素子１００の１フレーム期間Ｆにおける最大輝度点灯期間（第５最大輝度点灯期間、例えば、第２サブフレームＳＦ２）が長くなるように駆動される。

また、画素４９−１の１フレーム期間Ｆにおける点灯量（第１点灯量＝第１輝度×第１点灯期間）は、画素４９−５の１フレーム期間Ｆにおける点灯量（第５点灯量＝第３輝度×（第１サブフレームＳＦ１＋第３サブフレームＳＦ３）＋第５輝度×（第２サブフレームＳＦ２））より小さい。なお、階調値ＧＤ５は、前述の階調値ＧＤ２、階調値ＧＤ３、及び階調値ＧＤ４の少なくともいずれかより高い階調値を示す。

図１３は、無機発光素子の電圧電流特性を示すグラフである。図１３に示すように、第１信号値Ｉ１は、無機発光素子１００の安定動作領域Ｐの閾値近傍の値である。無機発光素子１００の不安定動作領域Ｑは、第１信号値Ｉ１よりも小さい電流値の領域である。第２信号値Ｉ２は、第１信号値Ｉ１よりも大きい電流値を有する。第３信号値Ｉ３は、第２信号値Ｉ２よりも大きい電流値を有する。第２信号値Ｉ２及び第３信号値Ｉ３は、安定動作領域Ｐに含まれる。

本実施形態の表示装置１は、期間制御信号Ｓｇ２−０と、振幅制御信号Ｓｇ７−３とに基づいて階調制御がなされる。すなわち、表示装置１は、第１信号値Ｉ１が出力されるサブフレームＳＦと、第１信号値Ｉ１が出力されないサブフレームＳＦとを切り替える期間制御と、異なる複数の第２信号値Ｉ２による振幅制御とを組み合わせて、階調制御が行われる。このため、表示装置１は、低階調においても無機発光素子１００を安定動作領域Ｐで動作させることができ、無機発光素子１００の輝度のばらつきを抑制できる。また、表示装置１は、細かい階調制御が可能である。

（第２実施形態）
図１４は、第２実施形態に係る表示装置の、映像信号ごとの第２信号データとサブフレームとの関係を示すグラフである。図１５は、第２実施形態に係る表示装置の、第３信号データの波形を示す説明図である。なお、以下の説明において、上述した実施形態で説明した構成要素については、同じ符号を付して、説明を省略する。

図１４に示すように、第２信号処理回路１５４は、第２信号データＳＩｂ０−３１として、それぞれサブフレームＳＦごとに異なる第２信号値Ｉ２を出力する。振幅制御信号Ｓｇ７−３に対応付けられた複数の第２信号値Ｉ２は、第１部分信号値Ｉ２ａ、第２部分信号値Ｉ２ｂ、第３部分信号値Ｉ２ｃを含む。第１部分信号値Ｉ２ａ、第２部分信号値Ｉ２ｂ及び第３部分信号値Ｉ２ｃは、それぞれ第１サブフレームＳＦ１、第２サブフレームＳＦ２及び第３サブフレームＳＦ３に対応しており、それぞれ異なる大きさの信号値である。言い換えると 、第２信号データＳＩｂは、第１部分信号データＳＩｂａ、第２部分信号データＳＩｂｂ、及び、第３部分信号データＳＩｂｃからなる。

例えば、第２信号処理回路１５４は、第２信号データＳＩｂ１として、第１サブフレームＳＦ１で第１部分信号値Ｉ２ａ−１を出力し、第２サブフレームＳＦ２で第２部分信号値Ｉ２ｂ−１を出力し、第３サブフレームＳＦ３で第３部分信号値Ｉ２ｃ−１を出力する。第１サブフレームＳＦ１の第１部分信号値Ｉ２ａ−１は、第２サブフレームＳＦ２の第２部分信号値Ｉ２ｂ−１よりも大きい。第２サブフレームＳＦ２の第２部分信号値Ｉ２ｂ−１は、第３サブフレームＳＦ３の第３部分信号値Ｉ２ｃ−１よりも大きい。

また、第２信号処理回路１５４は、第２信号データＳＩｂ３１として、第１サブフレームＳＦ１で第１部分信号値Ｉ２ａ−３１を出力し、第２サブフレームＳＦ２で第２部分信号値Ｉ２ｂ−３１を出力し、第３サブフレームＳＦ３で第３部分信号値Ｉ２ｃ−３１を出力する。高階調側の第１部分信号値Ｉ２ａ−３１と第２部分信号値Ｉ２ｂ−３１との差は、低階調側の第１部分信号値Ｉ２ａ−１と第２部分信号値Ｉ２ｂ−１との差よりも大きい。

第１サブフレームＳＦ１における第１差分ΔＩａは、第２サブフレームＳＦ２における第２差分ΔＩｂよりも大きい。第２サブフレームＳＦ２における第２差分ΔＩｂは、第３サブフレームＳＦ３における第３差分ΔＩｃよりも大きい。サブフレームＳＦの期間が短いほど第１差分ΔＩａが大きく、サブフレームＳＦの期間が長いほど第３差分ΔＩｃが小さい。なお、第２信号データＳＩｂ２−０は、第１サブフレームＳＦ１、第２サブフレームＳＦ２、及び、第３サブフレームＳＦ３のいずれにおいても、信号値Ｉ０（第２信号値Ｉ２−０）を示す。

言い換えると、表示装置１は、画素４９−６に対応づけられた階調値ＧＤ６（第６階調値）を有する映像信号ＳｇＦ（例えば、（００００１０００））と、画素４９−７に対応づけられた階調値ＧＤ６より大きい階調値ＧＤ７（第７階調値）を有する映像信号ＳｇＧ（例えば、（０００１００００））が入力された場合、画素４９−６の無機発光素子１００の第１サブフレームＳＦ１における輝度（第６−１輝度、例えば、信号値Ｉ２ａ−１に対応する駆動信号で点灯された無機発光素子１００の輝度）より画素４９−７の無機発光素子１００の第１サブフレームＳＦ１における輝度（第７−１輝度、例えば、信号値Ｉ２ａ−２に対応する駆動信号で点灯された無機発光素子１００の輝度）が大きくなるように駆動される。また、第２サブフレームＳＦ２及び第３サブフレームＳＦ３についても同様に、画素４９−６の第２サブフレームＳＦ２における輝度（第６−２輝度）より画素４９−７の第２サブフレームＳＦ２における輝度（第７−２輝度）が大きくなるように駆動され、画素４９−６の第３サブフレームＳＦ３における輝度（第６−３輝度）より画素４９−７の第３サブフレームＳＦ３における輝度（第７−３輝度）が大きくなるように駆動される。また、画素４９−６および画素４９−７の少なくともいずれか（例えば、第６−１輝度と第６−２輝度）は、２つの異なるサブフレームＳＦ間で輝度が異なる。また、画素４９−６の無機発光素子１００の１フレーム期間Ｆにおける最大輝度（例えば、第６−１輝度）より画素４９−４の無機発光素子１００の１フレーム期間Ｆにおける最大輝度（例えば、第７−１輝度）が大きい。

図１５は、第１実施形態の表示装置１の第３信号データＳＩｃと、本実施形態の表示装置１Ａの第３信号データＳＩｃとを比較して示す。図１５は、映像信号Ｓｇが（００００１１０１）の場合を示す。第１信号データＳＩａは、下位ビットの期間制御信号Ｓｇ２−０に応じて、第１サブフレームＳＦ１及び第３サブフレームＳＦ３で第１信号値Ｉ１を有し、第２サブフレームＳＦ２で信号値Ｉ０を有する。

図１５に示すように、表示装置１において、演算回路１５５は、第１サブフレームＳＦ１で、第１信号データＳＩａの第１信号値Ｉ１と、第２信号データＳＩｂの第２信号値Ｉ２とを統合して、第３信号値Ｉ３を出力する。演算回路１５５は、第２サブフレームＳＦ２で、第１信号データＳＩａの信号値Ｉ０と、第２信号データＳＩｂの第２信号値Ｉ２とを統合して、第２信号値Ｉ２を出力する。演算回路１５５は、第３サブフレームＳＦ３で、第１信号データＳＩａの第１信号値Ｉ１と、第２信号データＳＩｂの第２信号値Ｉ２とを統合して、第３信号値Ｉ３を出力する。

本実施形態の表示装置１Ａにおいて、演算回路１５５は、第１サブフレームＳＦ１で、第１信号データＳＩａの第１信号値Ｉ１と、第２信号データＳＩｂの第１部分信号値Ｉ２ａとを統合して、第３信号値Ｉ３ａを出力する。演算回路１５５は、第２サブフレームＳＦ２で、第１信号データＳＩａの信号値Ｉ０と、第２信号データＳＩｂの第２部分信号値Ｉ２ｂとを統合して、第２信号値Ｉ２を出力する。演算回路１５５は、第３サブフレームＳＦ３で、第１信号データＳＩａの第１信号値Ｉ１と、第２信号データＳＩｂの第３部分信号値Ｉ２ｃとを統合して、第３信号値Ｉ３ｂを出力する。第３信号値Ｉ３ａは、第３信号値Ｉ３よりも大きい。第３信号値Ｉ３ｂは、第３信号値Ｉ３よりも小さい。

図１５に示すように、各サブフレームＳＦの期間をそれぞれ、期間ｔ１、期間ｔ２、期間ｔ３とする。各サブフレームＳＦの期間は、ｔ１＜ｔ２＜ｔ３の関係となる。表示装置１Ａにおいて、第１サブフレームＳＦ１と第２サブフレームＳＦ２との間の信号値変化は、Ｉ３ａ−Ｉ２である。第２サブフレームＳＦ２と第３サブフレームＳＦ３との間の信号値変化は、Ｉ３ｂ−Ｉ２である。第２サブフレームＳＦ２と第３サブフレームＳＦ３との間の信号値変化（Ｉ３ｂ−Ｉ２）は、第１サブフレームＳＦ１と第２サブフレームＳＦ２との間の信号値変化（Ｉ３ａ−Ｉ２）よりも小さい。

図１５上図の表示装置１では、第１サブフレームＳＦ１と第２サブフレームＳＦ２との間の信号値変化及び第２サブフレームＳＦ２と第３サブフレームＳＦ３との間の信号値変化は、いずれもＩ３―Ｉ２である。この場合、無機発光素子１００の点灯周波数がより低いほど、輝度変動が視認される可能性がある。例えば、第２サブフレームＳＦ２と第３サブフレームＳＦ３との間の輝度変動は、第１サブフレームＳＦ１と第２サブフレームＳＦ２との間の輝度変動よりも視認されやすい。表示装置１Ａは、サブフレームＳＦの期間が長いほど信号値変化が小さい。言い換えると、無機発光素子１００の点灯周波数がより低いほど信号値変化が小さい。これにより、表示装置１Ａは、１フレーム期間Ｆにおいて電流変化が生じた場合であっても、輝度変動が視認されにくくなり、表示品質の低下を抑制できる。

図１５上図の表示装置１と、下図の表示装置１Ａとで、第３信号データＳＩｃは、下記の式（１）、（２）、（３）を満たす。これにより、表示装置１Ａは、全体として信号値の積分値を変化させずに、第２サブフレームＳＦ２と第３サブフレームＳＦ３との間の信号値変化を小さくすることができる。

Ｉ３×ｔ１＋Ｉ２×ｔ２＋Ｉ３×ｔ３＝Ｉ３ａ×ｔ１＋Ｉ２×ｔ２＋Ｉ３ｂ×ｔ３ …（１）
Ｉ３ａ＞Ｉ３＞Ｉ３ｂ …（２）
Ｉ３ａ−Ｉ３＞Ｉ３−Ｉ３ｂ …（３）

なお、図１５では、期間制御信号Ｓｇ２−０が（１０１）の場合を示したが、他の期間制御信号Ｓｇ２−０であっても適用できる。図１０に示すように、期間制御信号Ｓｇ２−０が（０１０）、（０１１）、（１００）、（１１０）の場合に、第２サブフレームＳＦ２と第３サブフレームＳＦ３との間で信号変化が生じる。第２信号処理回路１５４は、第１信号処理回路１５３から期間制御信号Ｓｇ２−０を受け取って、上記の第２サブフレームＳＦ２と第３サブフレームＳＦ３との間で信号変化が生じる場合に、図１４に示す第２信号データＳＩｂを適用することができる。

言い換えると、表示装置１は、画素４９−１に対応づけられた階調値ＧＤ１（第１階調値）を有する映像信号ＳｇＡ（例えば、（０００００００１））と、画素４９−８に対応づけられた階調値ＧＤ１より大きい階調値ＧＤ８（第８階調値）を有する映像信号ＳｇＨ（例えば、（０００１００１０））が入力された場合、画素４９−１の無機発光素子１００の第１サブフレームＳＦ１における輝度（第１輝度、例えば、第１信号値Ｉ１に対応する駆動信号で点灯された無機発光素子１００の輝度）より画素４９−８の無機発光素子１００の第１サブフレームＳＦ１における輝度（第８−１輝度、例えば、第２信号値Ｉ２ａ−２に対応する駆動信号で点灯された無機発光素子１００の輝度）が大きくなるように駆動される。また、第２サブフレームＳＦ２及び第３サブフレームＳＦ３も同様に、画素４９−１の第２サブフレームＳＦ２における輝度（第１輝度）は、画素４９−８の第２サブフレームＳＦ２における輝度（第８−２輝度、例えば、第２信号値Ｉ２ｂ−２＋第１信号値Ｉ１に対応する駆動信号で点灯された無機発光素子１００の輝度）より小さく、画素４９−１の第３サブフレームＳＦ３における輝度（第１輝度）は、画素４９−８の第３サブフレームＳＦ３における輝度（第８−３輝度、例えば、第２信号値Ｉ２ｃ−２に対応する駆動信号で点灯された無機発光素子１００の輝度）より小さい。また、画素４９−１の１フレーム期間Ｆにおける輝度（第１輝度）は、画素４９−８の１フレーム期間Ｆにおける輝度（第８−２輝度）より小さい。なお、画素４９−１及び画素４９−８の１フレーム期間Ｆにおける輝度とは、１フレーム期間Ｆにおける最大輝度を示す。

また、画素４９−１および画素４９−８は、画素４９−１の無機発光素子１００の１フレーム期間Ｆにおける点灯期間（第１点灯期間、例えば、第１サブフレームＳＦ１）より画素４９−８の無機発光素子１００の１フレーム期間Ｆにおける点灯期間（第８点灯期間、例えば、１フレーム期間Ｆ）が長くなるように駆動される。また、画素４９−１及び画素４９−８は、画素４９−１及び画素４９−８の無機発光素子１００の１フレーム期間Ｆにおける最大輝度（例えば、第８−２輝度）での１フレーム期間における点灯期間を最大輝度点灯期間とすると、画素４９−１の無機発光素子１００の１フレーム期間Ｆにおける最大輝度点灯期間（第１最大輝度点灯期間、例えば、０）より画素４９−８の無機発光素子１００の１フレーム期間Ｆにおける最大輝度点灯期間（第８最大輝度点灯期間、例えば、第２サブフレームＳＦ２）が長くなるように駆動される。さらに、画素４９−１及び画素４９−８は、画素４９−１及び画素４９−８の無機発光素子１００の各サブフレームＳＦ毎の最大輝度での点灯期間の合計を１フレーム期間Ｆにおける合計最大輝度点灯期間 とすると、第１サブフレームＳＦ１の最大輝度は第８−１輝度となり、第２サブフレームＳＦ２の最大輝度は第８−２輝度となり、第３サブフレームＳＦ３の最大輝度は第８−３輝度であるため、画素４９−１の無機発光素子１００の１フレーム期間Ｆにおける合計最大輝度点灯期間（第１合計最大輝度点灯期間、例えば、０）より画素４９−８の無機発光素子１００の１フレーム期間Ｆにおける合計最大輝度点灯期間（第８合計最大輝度点灯期間、例えば、１フレーム期間Ｆ）が長くなるように駆動される。

また、画素４９−１の１フレーム期間Ｆにおける点灯量（第１点灯量＝第１輝度×第１点灯期間）は、画素４９−８の１フレーム期間Ｆにおける点灯量（第８点灯量＝第８−１輝度×第１サブフレームＳＦ１＋第８−２輝度×第２サブフレームＳＦ２＋第８−３輝度×第３サブフレームＳＦ３）より小さい。なお、階調値ＧＤ８は、前述の階調値ＧＤ２、階調値ＧＤ６、及び階調値ＧＤ７の少なくともいずれかより高い階調値を示す。

（第３実施形態）
図１６は、第３実施形態に係る表示装置の構成を示すブロック図である。図１７は、補正信号と、期間及び電流値との関係を示す表である。図１８は、補正信号ごとの第４信号データの波形を示す説明図である。図１９は、第３実施形態に係る第３信号データの波形を示す説明図である。

図１６に示すように、本実施形態の表示装置１Ｂにおいて、制御回路２００は、補正信号出力回路２０３を有する。補正信号出力回路２０３は、補正信号Ｓｇｃを第１バッファ回路１５１に出力する。補正信号Ｓｇｃは、複数の無機発光素子１００の点灯検査を行い、この点灯検査の結果に基づいて画素４９ごとに設定される。

図１７に示すように、補正信号Ｓｇｃは、３ビットの補正信号Ｓｇｃ２、Ｓｇｃ１、Ｓｇｃ０を含む。補正信号Ｓｇｃは、いずれも第４信号値Ｉ４が対応付けられている。補正信号Ｓｇｃ２には、第３サブフレームＳＦ３が対応付けられる。補正信号Ｓｇｃ１には、第２サブフレームＳＦ２が対応付けられる。補正信号Ｓｇｃ０には、第１サブフレームＳＦ１が対応付けられる。

図１８は、補正信号Ｓｇｃが（００１）、（０１１）、（１１１）の場合の第４信号データＳＩｄを示す。ただし、補正信号Ｓｇｃは３ビットのデータであり、期間制御信号Ｓｇ２−０と同様に、補正信号出力回路２０３は８階調の補正信号Ｓｇｃを出力することができる。図１８に示す複数の補正信号Ｓｇｃは、異なる画素４９−１、４９−２、４９−３にそれぞれ対応付けられる。

図１８に示すように、補正信号Ｓｇｃが（００１）の場合、第１信号処理回路１５３は、第４信号データＳＩｄとして、第１サブフレームＳＦ１で第４信号値Ｉ４を出力し、第２サブフレームＳＦ２及び第３サブフレームＳＦ３で信号値Ｉ０を出力する。補正信号Ｓｇｃが（０１１）の場合、第１信号処理回路１５３は、第４信号データＳＩｄとして、第１サブフレームＳＦ１及び第２サブフレームＳＦ２で第４信号値Ｉ４を出力し、第３サブフレームＳＦ３で信号値Ｉ０を出力する。補正信号Ｓｇｃ＝（１１１）の場合、第１信号処理回路１５３は、第４信号データＳＩｄとして、第１サブフレームＳＦ１、第２サブフレームＳＦ２及び第３サブフレームＳＦ３で第４信号値Ｉ４を出力する。

第１信号処理回路１５３は、期間制御信号Ｓｇ２−０に基づく第１信号データＳＩａと、第４信号データＳＩｄとを個別に演算回路１５５に出力してもよい。第１信号処理回路１５３は、第１信号データＳＩａと、第４信号データＳＩｄとをサブフレームＳＦごとに統合する信号処理を行い、統合されたデータを演算回路１５５に出力してもよい。

図１９上図は、補正信号Ｓｇｃが（０００）、つまり、補正なしの場合の第３信号データＳＩｃを示す。図１９下図は、補正信号Ｓｇｃが（００１）、つまり、補正ありの場合の第３信号データＳＩｃを示す。

図１９下図に示すように、本実施形態の表示装置１Ｂにおいて、演算回路１５５は、第１サブフレームＳＦ１で、第１信号データＳＩａの第１信号値Ｉ１と、第２信号データＳＩｂの第２信号値Ｉ２と、第４信号データＳＩｄの第４信号値Ｉ４とを統合して、第５信号値Ｉ５を出力する。演算回路１５５は、第２サブフレームＳＦ２で、第１信号データＳＩａの信号値Ｉ０と、第２信号データＳＩｂの第２信号値Ｉ２と、第４信号データＳＩｄの信号値Ｉ０とを統合して、第２信号値Ｉ２を出力する。演算回路１５５は、第３サブフレームＳＦ３で、第１信号データＳＩａの第１信号値Ｉ１と、第２信号データＳＩｂの第２信号値Ｉ２と、第４信号データＳＩｄの信号値Ｉ０とを統合して、第３信号値Ｉ３を出力する。

第１サブフレームＳＦ１の第５信号値Ｉ５は、補正信号Ｓｇｃが（０００）の場合における、第１サブフレームＳＦ１の第３信号値Ｉ３よりも大きい。また、第４信号値Ｉ４は、振幅制御信号Ｓｇ７−３に対応付けられた第２信号値Ｉ２の差分ΔＩ２（図１１参照）よりも小さい。

演算回路１５５は、第３信号データＳＩｃを補正信号Ｓｇｃに基づいて補正した第５信号データＳＩｅを駆動回路２１１に出力する。これにより、駆動回路２１１は、第５信号データＳＩｅに対応した信号（定電流Ｉｄａｔａ）を、複数の画素４９ごとに出力する。これにより、無機発光素子１００は、補正信号Ｓｇｃに基づいて、サブフレームＳＦごとに、第３信号値Ｉ３と、第４信号値Ｉ４とが統合された第５信号値Ｉ５に対応した駆動信号が供給される。これにより、無機発光素子１００は、輝度の補正が可能である。

なお、補正信号Ｓｇｃが（０１１）の場合（図１８参照）、演算回路１５５は、第１サブフレームＳＦ１で、第５信号値Ｉ５を出力するとともに、第２サブフレームＳＦ２で、第２信号値Ｉ２と、第４信号値Ｉ４とが統合された信号値を出力する。また、補正信号Ｓｇｃが（１１１）の場合（図１８参照）、演算回路１５５は、第１サブフレームＳＦ１及び第３サブフレームＳＦ３で、第５信号値Ｉ５を出力するとともに、第２サブフレームＳＦ２で、第２信号値Ｉ２と、第４信号値Ｉ４とが統合された信号値を出力する。なお、補正信号Ｓｇｃは、４ビット以上の信号を有していてもよい。また、第１信号処理回路１５３は、第４信号データＳＩｄとして、複数の異なる第４信号値Ｉ４を出力してもよい。この場合、表示装置１Ｂは、無機発光素子１００の点灯特性に応じて細かく補正することができる。

（第４実施形態）
図２０は、第４実施形態に係るサブフレームと映像信号との関係を説明するための説明図である。図２１は、第４実施形態に係る画素回路の構成例を示す回路図である。図２２は、画素回路の変形例を示す回路図である。

図２０に示すように、本実施形態において、１フレーム期間Ｆの各サブフレームＳＦは、発光期間ＰＢＬと非発光期間ＰＢＭとを含む。各サブフレームＳＦの発光期間ＰＢＬにおいて、映像信号Ｓｇに基づいた階調制御がなされる。本実施形態においても、第１実施形態から第３実施形態で説明した階調制御が適用できる。また、発光期間ＰＢＬと非発光期間ＰＢＭとのデューティ比は、適宜変更することができる。

図２１に示すように、画素回路ＰＩＣは、駆動用のトランジスタＴｒ１と、電流切り替え用のトランジスタＴｒ２と、に加えてスイッチング用のトランジスタＴｒ３を有する。トランジスタＴｒ２は、ゲートが第１ゲート線ＧＣＬ１に接続される。トランジスタＴｒ３は、ゲートが第２ゲート線ＧＣＬ２に接続され、ソースがトランジスタＴｒ１のドレインに接続され、ドレインが無機発光素子１００のアノードに接続される。

発光期間ＰＢＬにおいて、表示装置１が第１ゲート線ＧＣＬ１及び第２ゲート線ＧＣＬ２の電位をハイ（Ｈｉｇｈ）にすると、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３はオンになる。これにより、信号線ＳＧＬから無機発光素子１００に定電流Ｉｄａｔａが供給される。非発光期間ＰＢＭにおいて、表示装置１が第１ゲート線ＧＣＬ１及び第２ゲート線ＧＣＬ２の電位をロウ（Ｌｏｗ）にすると、トランジスタＴｒ２、Ｔｒ３はオフになる。これにより、基準電位線ＬＶＣＯＭから無機発光素子１００のカソードに逆バイアスとなる基準電位ＶＣＯＭが供給される。

図２２に示すように、変形例の画素回路ＰＩＣにおいて、トランジスタＴｒ３は、ソースがカソード配線６０に接続され、ドレインが無機発光素子１００のカソードに接続される。非発光期間ＰＢＭにおいて、表示装置１は、第１ゲート線ＧＣＬ１の電位をロウ（Ｌｏｗ）にし、第２ゲート線ＧＣＬ２の電位をハイ（Ｈｉｇｈ）する。これにより、トランジスタＴｒ１、Ｔｒ２はオフになり、トランジスタＴｒ３はオンになる。これにより、基準電位線ＬＶＣＯＭから無機発光素子１００のカソードに逆バイアスとなる基準電位ＶＣＯＭが供給される。

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。

１ 表示装置
２ アレイ基板
１０ 基板
１２ ゲートドライバ
１５ 信号出力回路
４９ 画素
５０ｅ アノード電極
６０ カソード配線
９０ｅ、９０ｅＡ カソード電極
１００、１００Ａ 無機発光素子
１５１ 第１バッファ回路
１５２ 第２バッファ回路
１５３ 第１信号処理回路
１５４ 第２信号処理回路
１５５ 演算回路
１５８ バッファ制御回路
１５９ サブフレームカウンタ
２１０ 駆動ＩＣ
ＡＡ 表示領域
ＧＡ 周辺領域
ＬＶＣＣ 電源線
ＬＶＣＯＭ 基準電位線
Ｔｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ５ トランジスタ
Ｓｇ 映像信号
Ｓｇ２−０、Ｓｇ２、Ｓｇ１、Ｓｇ０ 期間制御信号
Ｓｇ７−３、Ｓｇ７、Ｓｇ６、Ｓｇ５、Ｓｇ４、Ｓｇ３ 振幅制御信号
Ｓｇｃ 補正信号
ＳＩａ 第１信号データ
ＳＩｂ 第２信号データ
ＳＩｃ 第３信号データ
ＳＩｄ 第４信号データ
ＳＦ１ 第１サブフレーム
ＳＦ２ 第２サブフレーム
ＳＦ３ 第３サブフレーム
Ｉ１ 第１信号値
Ｉ２ 第２信号値
Ｉ３ 第３信号値
Ｉ４ 第４信号値

Claims (11)

1. 複数の画素の各々に設けられる無機発光素子と、
   期間制御信号と振幅制御信号とに基づいて、複数の前記無機発光素子に駆動信号を供給する駆動回路と、を有し、
   １フレーム分の画像を表示する１フレーム期間は、時分割された複数のサブフレームを含み、
   前記期間制御信号には、複数の前記サブフレームごとに第１信号データが対応付けられており、
   前記振幅制御信号には、異なる信号値を有する複数の第２信号値のいずれかを示す第２信号データが対応付けられており、
   前記無機発光素子は、前記サブフレームごとに、前記第１信号データと、前記第２信号データとが統合された第３信号データに対応した前記駆動信号が供給されて階調を表現する
   表示装置。
2. 複数の前記サブフレームは、互いに異なる長さの期間を有し、
   前記期間制御信号に基づいて、前記第１信号データが出力される前記サブフレームと、前記第１信号データが出力されない前記サブフレームと、が切り替えられる
   請求項１に記載の表示装置。
3. 前記期間制御信号は、複数の前記サブフレームで共通の第１信号値が前記第１信号データとして対応付けられる
   請求項１又は請求項２に記載の表示装置。
4. 複数の前記サブフレームは、前記期間制御信号のビット数に対応する数以上である
   請求項１から請求項３のいずれか１項に記載の表示装置。
5. 前記振幅制御信号に対応付けられた複数の前記第２信号データは、複数の前記サブフレームに亘って同じ大きさの信号値を有する、
   請求項１から請求項４のいずれか１項に記載の表示装置。
6. 前記振幅制御信号に対応付けられた複数の前記第２信号データは、複数の前記サブフレームごとに異なる大きさの信号値を有する
   請求項１から請求項４のいずれか１項に記載の表示装置。
7. 前記１フレーム期間は、第１サブフレームと、前記第１サブフレームよりも長い期間を有する第２サブフレームとを含み、
   前記第２信号データは、前記第１サブフレームで、複数の第１部分信号値のいずれかが対応付けられ、前記第２サブフレームで、複数の第２部分信号値のいずれかが対応付けられており、
   複数の前記第１部分信号値の差分である第１差分は、複数の前記第２部分信号値の差分である第２差分よりも大きい
   請求項６に記載の表示装置。
8. 前記１フレーム期間は、前記第２サブフレームよりも長い期間を有する第３サブフレームを含み、
   複数の前記第２信号データは、前記第３サブフレームで、複数の第３部分信号値のいずれかが対応付けられており、
   前記第２差分は、複数の前記第３部分信号値の差分である第３差分よりも大きい
   請求項７に記載の表示装置。
9. 前記無機発光素子は、複数の前記画素ごとに対応付けられた補正信号に基づいて、前記第３信号データと、前記補正信号に対応付けられた第４信号データとが統合された第５信号データに対応した前記駆動信号が供給される
   請求項１から請求項８のいずれか１項に記載の表示装置。
10. 複数の前記サブフレームは、発光期間と、非発光期間とを含む
    請求項１から請求項９のいずれか１項に記載の表示装置。
11. 前記期間制御信号に基づいて、前記サブフレームごとに対応付けられた前記第１信号データを出力する第１信号処理回路と、
    前記振幅制御信号に基づいて、前記第２信号値が対応付けられた前記第２信号データを出力する第２信号処理回路と、
    前記サブフレームごとに、前記第１信号データと前記第２信号データを統合する演算回路と、を有する
    請求項１から請求項１０のいずれか１項に記載の表示装置。

Images