JP2020057771A - Module and method of manufacturing the same - Google Patents

Module and method of manufacturing the same Download PDF

Info

Publication number
JP2020057771A
JP2020057771A JP2019149664A JP2019149664A JP2020057771A JP 2020057771 A JP2020057771 A JP 2020057771A JP 2019149664 A JP2019149664 A JP 2019149664A JP 2019149664 A JP2019149664 A JP 2019149664A JP 2020057771 A JP2020057771 A JP 2020057771A
Authority
JP
Japan
Prior art keywords
insulating layer
pad
electronic component
terminal
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019149664A
Other languages
Japanese (ja)
Inventor
康仁 萩原
Yasuhito Hagiwara
康仁 萩原
満治 河野
Mitsuharu Kono
満治 河野
貴樹 浜本
Takaki Hamamoto
貴樹 浜本
横山 茂
Shigeru Yokoyama
茂 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to US16/584,902 priority Critical patent/US20200105723A1/en
Publication of JP2020057771A publication Critical patent/JP2020057771A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92142Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

To provide a module capable of being miniaturized or capable of suppressing the peeling of a wiring line, and a method of manufacturing the same.SOLUTION: A module includes: a sheet module 11 which includes an insulating layer 10, a first wiring line 14a electrically connected to an electronic component 20a through a first through hole that penetrates through the insulating layer, the first wiring line having a first pad 15a at an end thereof, and a second wiring line 14b electrically connected to an electronic component 20b through a second through hole that penetrates through the insulating layer, the second wiring line having a second pad 15b at an end thereof; and a die pad 32 to which a lower face of each electronic component is fixed. The module further includes: a first frame pad 35a to which the first pad is fixed; a first lead 34a extending from the first frame pad; a second frame pad 35b to which the second pad is fixed; a second lead 34b extending from the second frame pad in the extension direction of the first lead; and a third lead 34c provided between the first lead and the second lead and formed integrally with the die pad.SELECTED DRAWING: Figure 12

Description

本発明はモジュールおよびその製造方法に関し、例えば電子部品を搭載するモジュールおよびその製造方法に関する。   The present invention relates to a module and a method for manufacturing the same, and for example, to a module on which electronic components are mounted and a method for manufacturing the same.

リードフレームに搭載されたパワー半導体素子等の電子部品とリードフレームのリードとを電気的に接続する方法として、ボンディングワイヤ等の金属細線を用いることが知られている。パワー半導体素子を搭載するパワーモジュールにおいて、絶縁層の上面に電子部品を搭載し、絶縁層を貫通する貫通孔を介し絶縁層の下面から電子部品に接続する配線を設けることが知られている(例えば特許文献1)。   As a method of electrically connecting an electronic component such as a power semiconductor element mounted on a lead frame and a lead of the lead frame, it is known to use a thin metal wire such as a bonding wire. In a power module in which a power semiconductor element is mounted, it is known that an electronic component is mounted on an upper surface of an insulating layer and wiring is provided from the lower surface of the insulating layer to the electronic component through a through hole penetrating the insulating layer ( For example, Patent Document 1).

特開2016−46523号公報JP 2016-46523 A

電子部品とリードとをボンディングワイヤを用いて接続すると、ボンディングワイヤがループ状に形成される。これにより、モジュールが厚くなる。または、電子部品等が発熱すると、樹脂絶縁層と配線との線熱膨張係数の差により、樹脂絶縁層が歪む。これにより、貫通孔内の配線が電子部品から剥がれてしまうことがある。   When the electronic component and the lead are connected using a bonding wire, the bonding wire is formed in a loop shape. This makes the module thicker. Alternatively, when an electronic component or the like generates heat, the resin insulating layer is distorted due to a difference in linear thermal expansion coefficient between the resin insulating layer and the wiring. As a result, the wiring in the through hole may be peeled off from the electronic component.

本発明は、上記課題に鑑みなされたものであり、小型化すること、または配線の剥がれを抑制することを目的とする。   The present invention has been made in view of the above problems, and has as its object to reduce the size or to prevent the wiring from peeling off.

本発明は、絶縁層と、前記絶縁層の下面に搭載された電子部品と、前記絶縁層を貫通する第1貫通孔を介して前記電子部品と電気的に接続され、前記絶縁層の上面を延伸し、端部に第1パッドを有する第1配線と、前記絶縁層を貫通する第2貫通孔を介して前記電子部品と電気的に接続され、前記絶縁層の上面を延伸し、端部に第2パッドを有する第2配線と、を有するシートモジュールと、前記電子部品の下面が固着されるダイパッドと、前記第1パッドが固着された第1フレームパッドを有し、前記第1フレームパッドから延伸する第1リードと、前記第2パッドが固着された第2フレームパッドを有し、前記第2フレームパッドから前記第1リードの延伸方向に略平行に延伸する第2リードと、前記第1リードと前記第2リードとの間に設けられ、前記ダイパッドと一体に形成され、前記第1リードおよび前記第2リードの延伸方向に略平行に延伸する第3リードと、を備えるモジュールである。   The present invention provides an insulating layer, an electronic component mounted on a lower surface of the insulating layer, and an electronic component that is electrically connected to the electronic component via a first through hole penetrating the insulating layer. Extending, a first wiring having a first pad at an end, and a second through hole penetrating the insulating layer, electrically connected to the electronic component, extending an upper surface of the insulating layer; A second module having a second wiring having a second pad, a die pad to which a lower surface of the electronic component is fixed, and a first frame pad to which the first pad is fixed, wherein the first frame pad A second lead extending from the second frame pad substantially parallel to a direction in which the first lead extends, and a second lead extending from the second frame pad to the second frame pad. Between one lead and the second lead Provided, formed on the die pad integrally, and a third lead for substantially extending parallel to the extending direction of the first lead and the second lead, a module comprising a.

上記構成において、前記第1フレームパッドと前記第3リードとの間、および/または前記第2フレームパッドと前記第3リードとの間の前記絶縁層に切込みが設けられた構成とすることができる。   In the above configuration, a cut may be provided in the insulating layer between the first frame pad and the third lead and / or between the second frame pad and the third lead. .

上記構成において、前記第1パッドの上面と前記第1フレームパッドの下面が固着され、前記第2パッドの上面と前記第2フレームパッドの下面が固着された構成とすることができる。   In the above configuration, an upper surface of the first pad and a lower surface of the first frame pad may be fixed, and an upper surface of the second pad and a lower surface of the second frame pad may be fixed.

上記構成において、前記第1パッドの下面と前記第1フレームパッドの上面が固着され、前記第2パッドの下面と前記第2フレームパッドの上面が固着された構成とすることができる。   In the above configuration, the lower surface of the first pad and the upper surface of the first frame pad may be fixed, and the lower surface of the second pad and the upper surface of the second frame pad may be fixed.

上記構成において、前記第1パッドの下面は第1シムを介し前記第1フレームパッドの上面と固着され、前記第2パッドの下面は第2シムを介し前記第2フレームパッドの上面と固着された構成とすることができる。   In the above configuration, a lower surface of the first pad is fixed to an upper surface of the first frame pad via a first shim, and a lower surface of the second pad is fixed to an upper surface of the second frame pad via a second shim. It can be configured.

上記構成において、前記シートモジュールは、複数の前記電子部品を有する構成とすることができる。   In the above configuration, the seat module may include a plurality of the electronic components.

上記構成において、前記電子部品はパワー半導体素子であり、前記絶縁層はポリイミドシートである構成とすることができる。   In the above configuration, the electronic component may be a power semiconductor element, and the insulating layer may be a polyimide sheet.

上記構成において、前記電子部品は第1電子部品と第2電子部品を含み、 前記第1電子部品と前記第2電子部品の間の前記絶縁層に前記絶縁層を貫通するスリットが設けられる構成とすることができる。   In the above configuration, the electronic component includes a first electronic component and a second electronic component, and the insulating layer between the first electronic component and the second electronic component is provided with a slit penetrating the insulating layer; can do.

本発明は、下面に電子部品が搭載され、上面に前記電子部品に電気的に接続された配線が設けられ、前記配線の端部に近接して開口が設けられた絶縁層を、有するシートモジュールを準備し、前記開口にリードの端部に設けられたフレームパッドを挿入する工程と、前記開口に前記フレームパッドが挿入された状態で、前記フレームパッドを前記配線と電気的に接続する工程と、を含むモジュールの製造方法である。   The present invention relates to a sheet module having an insulating layer in which an electronic component is mounted on a lower surface, a wiring electrically connected to the electronic component is provided on an upper surface, and an opening is provided near an end of the wiring. Preparing, and inserting a frame pad provided at an end of a lead into the opening, and electrically connecting the frame pad to the wiring in a state where the frame pad is inserted into the opening. This is a method for manufacturing a module including:

上記構成において、前記開口に前記フレームパッドを挿入する工程は、前記電子部品の下面が固着されるダイパッドと、前記フレームパッドから前記ダイパッドの反対側に延伸する前記リードを有するリードフレームを準備し、前記開口に前記フレームパッドを挿入する工程を含み、前記モジュールの製造方法は、前記開口に前記フレームパッドを挿入した状態で、前記リードフレームに前記シートモジュールを固定する工程を含む構成とすることができる。   In the above configuration, the step of inserting the frame pad into the opening includes preparing a die pad to which a lower surface of the electronic component is fixed, and a lead frame having the lead extending from the frame pad to the opposite side of the die pad, The method may further include a step of inserting the frame pad into the opening, and the method of manufacturing the module may include a step of fixing the sheet module to the lead frame with the frame pad inserted into the opening. it can.

上記構成において、前記開口に前記フレームパッドを挿入する工程において、前記開口を囲むように前記絶縁層に金属層が設けられている構成とすることができる。   In the above configuration, in the step of inserting the frame pad into the opening, a metal layer may be provided on the insulating layer so as to surround the opening.

本発明は、下面に電子部品が搭載され、上面に前記電子部品に電気的に接続された第1配線および第2配線が設けられ、前記第1配線の第1パッドと前記第2配線の第2パッドとの間に切込みが設けられた絶縁層を、有するシートモジュールを準備し、前記電子部品の下面が固着されるダイパッドと、前記第1パッドと固着される第1フレームパッドと、前記第2パッドと固着される第2フレームパッドと、を有するリードフレームに、前記シートモジュールを固定する工程と、前記シートモジュールと前記リードフレームとを樹脂封止する工程と、を含み、前記樹脂封止する工程において、溶融した樹脂が前記切込みを通過するモジュールの製造方法である。   According to the present invention, an electronic component is mounted on a lower surface, a first wiring and a second wiring electrically connected to the electronic component are provided on an upper surface, and a first pad of the first wiring and a second wiring of the second wiring are provided. Preparing a sheet module having an insulating layer provided with a notch between the second pad and a die pad to which a lower surface of the electronic component is fixed; a first frame pad fixed to the first pad; A step of fixing the sheet module to a lead frame having a second frame pad fixed to the second pad, and a step of resin sealing the sheet module and the lead frame. In this step, the molten resin passes through the cut in the module.

上記構成において、前記樹脂封止する工程において、前記ダイパッドの上面と平行方向および/または前記ダイパッドの下面から上面の方向に前記溶融した樹脂が流れるように前記樹脂を注入するゲートが設けられた金型を用いる構成とすることができる。   In the above configuration, in the resin sealing step, a metal provided with a gate for injecting the resin so that the molten resin flows in a direction parallel to an upper surface of the die pad and / or in a direction from the lower surface of the die pad to the upper surface. A configuration using a mold can be adopted.

本発明は、樹脂絶縁層と、上面に第1端子および第2端子を有し、前記樹脂絶縁層の下面に搭載された第1電子部品と、前記樹脂絶縁層の下面と前記第1電子部品の上面とを接合する樹脂接合層と、前記樹脂絶縁層および前記樹脂接合層を貫通する1または複数の第1貫通孔の内面および前記樹脂絶縁層の上面に設けられ、前記第1端子に接続する第1配線と、前記樹脂絶縁層および前記樹脂接合層を貫通する1または複数の第2貫通孔の内面および前記樹脂絶縁層の上面に設けられ、前記第2端子に接続する第2配線と、を備え、前記第1端子と前記第2端子との間かつ前記第1配線と前記第2配線との間に、前記樹脂絶縁層および前記樹脂接合層を貫通する開口が設けられかつ他の金属層は設けられていないモジュールである。   The present invention provides a first electronic component having a resin insulating layer, a first terminal and a second terminal on an upper surface, and mounted on a lower surface of the resin insulating layer, a lower surface of the resin insulating layer, and the first electronic component. A resin bonding layer for bonding to the upper surface of the semiconductor device, and an inner surface of the resin insulating layer and one or a plurality of first through holes penetrating the resin bonding layer and an upper surface of the resin insulating layer, and connected to the first terminal. A first wiring to be provided, an inner surface of one or a plurality of second through holes penetrating the resin insulating layer and the resin bonding layer, and a second wiring provided on the upper surface of the resin insulating layer and connected to the second terminal. An opening is provided between the first terminal and the second terminal and between the first wiring and the second wiring, and an opening penetrating the resin insulating layer and the resin bonding layer is provided; The module has no metal layer.

上記構成において、前記1または複数の第1貫通孔が前記第1端子に接続する合計の面積は、前記1または複数の第2貫通孔が前記第2端子に接続する合計の面積より小さい構成とすることができる。   In the above configuration, a total area in which the one or more first through holes are connected to the first terminal is smaller than a total area in which the one or more second through holes are connected to the second terminal. can do.

上記構成において、前記開口は、前記1または複数の第1貫通孔と前記第2配線との距離が最も近い前記1または複数の第1貫通孔と前記第2配線との間に設けられている構成とすることができる。   The said structure WHEREIN: The said opening is provided between the said 1 or several 1st through-holes and the said 2nd wiring which are the shortest distance of the said 1 or several 1st through-holes and the said 2nd wiring. It can be configured.

上記構成において、前記開口の端は、前記1または複数の第1貫通孔の最も外側の端より外側に位置する構成とすることができる。   In the above configuration, an end of the opening may be located outside an outermost end of the one or more first through holes.

上記構成において、前記第1電子部品は、トランジスタであり、前記第1端子は前記トランジスタの制御端子であり、前記第2端子は前記トランジスタの制御端子以外の端子である構成とすることができる。   In the above configuration, the first electronic component may be a transistor, the first terminal may be a control terminal of the transistor, and the second terminal may be a terminal other than the control terminal of the transistor.

上記構成において、前記開口は、前記樹脂絶縁層の厚さ方向において前記第1電子部品と重なり前記第1電子部品の外側の領域には重ならない構成とすることができる。   The said structure WHEREIN: The said opening can be set as the structure which overlaps with the said 1st electronic component in the thickness direction of the said resin insulating layer, and does not overlap with the area | region outside the said 1st electronic component.

上記構成において、前記開口を前記第1電子部品に投影した領域は前記第1電子部品を2つの領域に分割する構成とすることができる。   In the above configuration, a region where the opening is projected onto the first electronic component may be configured to divide the first electronic component into two regions.

上記構成において、前記第1配線および前記第2配線の各々の厚さは、前記樹脂絶縁層および前記樹脂接合層の合計の厚さより大きい構成とすることができる。   In the above configuration, the thickness of each of the first wiring and the second wiring may be larger than the total thickness of the resin insulating layer and the resin bonding layer.

上記構成において、上面に第3端子を有し、前記樹脂絶縁層の下面に搭載された第2電子部品を備え、前記第1配線および前記第2配線の少なくとも一方は、前記第3端子と前記第1端子および前記第2端子の対応する少なくとも一方とを接続する構成とすることができる。   In the above configuration, the electronic device further includes a second electronic component having a third terminal on an upper surface and mounted on a lower surface of the resin insulating layer, wherein at least one of the first wiring and the second wiring has the third terminal and the third wiring. A configuration may be employed in which the first terminal and at least one of the second terminals are connected.

本発明は、可撓性を有する絶縁層と、前記絶縁層の下面に搭載された電子部品と、前記絶縁層を貫通する貫通孔を介して前記電子部品と電気的に接続され、前記絶縁層の上面を延伸し、端部にパッドを有する配線と、前記パッドに近接する前記絶縁層に設けられた開口を囲むように前記絶縁層に設けられた金属層と、を備えるモジュールである。   The present invention provides an insulating layer having flexibility, an electronic component mounted on the lower surface of the insulating layer, and electrically connected to the electronic component through a through hole penetrating the insulating layer. And a metal layer provided on the insulating layer so as to surround an opening provided in the insulating layer adjacent to the pad and extending on an upper surface of the insulating layer.

本発明によれば、小型化することができる。   According to the present invention, size reduction can be achieved.

図1(a)から図1(d)は、実施例1に係るモジュールの製造方法を示す断面図である。1A to 1D are cross-sectional views illustrating a method for manufacturing a module according to the first embodiment. 図2(a)および図2(b)は、実施例1に係るモジュールの製造方法を示す平面図である。FIGS. 2A and 2B are plan views illustrating the method for manufacturing the module according to the first embodiment. 図3(a)および図3(b)は、実施例1に係るモジュールの製造方法を示す平面図である。FIGS. 3A and 3B are plan views illustrating the method for manufacturing the module according to the first embodiment. 図4(a)は、実施例1におけるリードフレームの平面図、図4(b)および図4(c)は、図4(a)のそれぞれA−A断面図およびB−B断面図である。FIG. 4A is a plan view of the lead frame according to the first embodiment, and FIGS. 4B and 4C are cross-sectional views taken along lines AA and BB of FIG. 4A, respectively. . 図5は、実施例1に係るモジュールの製造方法を示す平面図である。FIG. 5 is a plan view illustrating the method for manufacturing the module according to the first embodiment. 図6は、実施例1に係るモジュールの製造方法を示す平面図である。FIG. 6 is a plan view illustrating the method for manufacturing the module according to the first embodiment. 図7(a)および図7(b)は、図6のA−A断面図およびB−B断面図である。7A and 7B are a sectional view taken along the line AA and a sectional view taken along the line BB of FIG. 図8(a)および図8(b)は、実施例1に係るモジュールの製造方法を示す断面図である。FIGS. 8A and 8B are cross-sectional views illustrating a method for manufacturing the module according to the first embodiment. 図9は、実施例1に係るモジュールの製造方法を示す平面図である。FIG. 9 is a plan view illustrating the method for manufacturing the module according to the first embodiment. 図10は、実施例1に係るモジュールの製造方法を示す平面図である。FIG. 10 is a plan view illustrating the method for manufacturing the module according to the first embodiment. 図11(a)から図11(c)は、実施例1に係るモジュールの製造方法を示す断面図である。11A to 11C are cross-sectional views illustrating a method for manufacturing the module according to the first embodiment. 図12は、実施例1に係るモジュールの平面図である。FIG. 12 is a plan view of the module according to the first embodiment. 図13(a)および図13(b)は、図12のそれぞれA−A断面図およびB−B断面図である。13A and 13B are a cross-sectional view taken along line AA and a cross-sectional view taken along line BB of FIG. 12, respectively. 図14(a)は、実施例1の変形例1に係るモジュールの平面図、図14(b)は、図14(a)のA−A断面図である。FIG. 14A is a plan view of a module according to a first modification of the first embodiment, and FIG. 14B is a cross-sectional view taken along the line AA of FIG. 図15(a)は、実施例1の変形例2に係るモジュールの断面図、図15(b)および図15(c)は、実施例1の変形例3に係るモジュールの断面図である。FIG. 15A is a cross-sectional view of a module according to a second modification of the first embodiment, and FIGS. 15B and 15C are cross-sectional views of a module according to a third modification of the first embodiment. 図16(a)は実施例1の変形例4に係るモジュールの平面図、図16(b)は、図16(a)のA−A断面図である。FIG. 16A is a plan view of a module according to a fourth modification of the first embodiment, and FIG. 16B is a cross-sectional view taken along the line AA of FIG. 図17(a)は、実施例1の変形例5におけるシートモジュールの平面図、図17(b)は、実施例1の変形例5におけるモジュールの製造方法を示す平面図である。FIG. 17A is a plan view of a sheet module according to a fifth modification of the first embodiment, and FIG. 17B is a plan view illustrating a method of manufacturing the module according to the fifth modification of the first embodiment. 図18(a)は、実施例1の変形例6におけるシートモジュールの平面図、図18(b)は、実施例1の変形例6におけるモジュールの製造方法を示す平面図である。FIG. 18A is a plan view of a sheet module according to a sixth modification of the first embodiment, and FIG. 18B is a plan view illustrating a method of manufacturing the module according to the sixth modification of the first embodiment. 図19(a)は、実施例1の変形例7におけるシートモジュールの平面図、図19(b)は、実施例1の変形例7におけるモジュールの製造方法を示す平面図である。FIG. 19A is a plan view of a sheet module according to a seventh modification of the first embodiment, and FIG. 19B is a plan view illustrating a module manufacturing method according to a seventh modification of the first embodiment. 図20(a)は、実施例1の変形例8におけるシートモジュールの平面図、図20(b)は、実施例1の変形例8におけるモジュールの製造方法を示す平面図である。FIG. 20A is a plan view of the sheet module according to the eighth modification of the first embodiment, and FIG. 20B is a plan view illustrating the module manufacturing method according to the eighth modification of the first embodiment. 図21(a)は、実施例2に係るモジュールの平面図、図21(b)は、図21(a)の電子部品周辺の拡大図である。FIG. 21A is a plan view of the module according to the second embodiment, and FIG. 21B is an enlarged view around the electronic component in FIG. 図22は、図21(a)のA−A断面図である。FIG. 22 is a cross-sectional view taken along the line AA of FIG. 図23(a)から図23(d)は、実施例2に係るモジュールの製造方法を示す断面図(その1)である。FIGS. 23A to 23D are cross-sectional views (part 1) illustrating a method for manufacturing a module according to the second embodiment. 図24(a)および図24(b)は、実施例2に係るモジュールの製造方法を示す断面図(その2)である。FIG. 24A and FIG. 24B are cross-sectional views (part 2) illustrating the method of manufacturing the module according to the second embodiment. 図25(a)および図25(b)は、比較例1に係るモジュールの断面図である。FIGS. 25A and 25B are cross-sectional views of the module according to Comparative Example 1. FIG. 図26(a)および図26(b)は、実施例2の変形例1および2に係るモジュールの平面図である。FIGS. 26A and 26B are plan views of modules according to Modifications 1 and 2 of the second embodiment. 図27は、実施例2の変形例3に係るモジュールの断面図である。FIG. 27 is a cross-sectional view of a module according to a third modification of the second embodiment. 図28は、実施例2の変形例4に係るモジュールの断面図である。FIG. 28 is a cross-sectional view of a module according to Modification 4 of Example 2. 図29は、実施例2の変形例5に係るシートモジュールの平面図である。FIG. 29 is a plan view of a seat module according to a fifth modification of the second embodiment. 図30(a)は実施例2の変形例6におけるリードフレームの平面図、図30(b)および図30(c)は、図30(a)のA−A断面図およびB−B断面図である。30A is a plan view of a lead frame according to a sixth modification of the second embodiment, and FIGS. 30B and 30C are cross-sectional views taken along line AA and line BB of FIG. 30A. It is. 図31は、実施例2の変形例6に係るモジュールの平面図である。FIG. 31 is a plan view of a module according to a modification 6 of the second embodiment. 図32(a)は、実施例2の変形例7におけるシートモジュールの平面図、図32(b)は、図32(a)のA−A断面図である。FIG. 32A is a plan view of a seat module according to a seventh modification of the second embodiment, and FIG. 32B is a cross-sectional view taken along line AA of FIG. 図33(a)は、実施例2の変形例7におけるリードフレームの平面図、図33(b)は、図33(a)のA−A断面図である。FIG. 33A is a plan view of a lead frame according to a seventh modification of the second embodiment, and FIG. 33B is a cross-sectional view taken along a line AA in FIG. 図34(a)は、実施例2の変形例7におけるモジュールの平面図、図34(b)は、図34(a)のA−A断面図である。FIG. 34A is a plan view of a module according to a modification 7 of the second embodiment, and FIG. 34B is a cross-sectional view taken along a line AA in FIG.

以下、図面を参照し本発明の実施例について説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1(a)から図1(d)は、実施例1に係るモジュール製造方法を示す断面図、図2(a)から図3(b)は、実施例1に係るモジュールの製造方法を示す平面図である。図1(a)から図1(d)は、図2(a)から図3(a)のA−A断面に相当する。絶縁層10の平面方向のうち電子部品20aおよび20bの配列方向をX方向、X方向に直交する方向をY方向、絶縁層10の厚さ方向をZ方向とする。図2(a)から図3(b)では、絶縁層10、貫通孔16aから16c、電子部品20aおよび20b、並びに配線14aおよび14bを図示する。なお、図1(b)から図1(d)では、図面の都合上、貫通孔16bの個数を2個として図示している。   FIGS. 1A to 1D are cross-sectional views illustrating a module manufacturing method according to the first embodiment. FIGS. 2A to 3B illustrate a module manufacturing method according to the first embodiment. It is a top view. 1 (a) to 1 (d) correspond to the AA cross section of FIGS. 2 (a) to 3 (a). In the planar direction of the insulating layer 10, the arrangement direction of the electronic components 20a and 20b is defined as the X direction, the direction orthogonal to the X direction is defined as the Y direction, and the thickness direction of the insulating layer 10 is defined as the Z direction. FIGS. 2A to 3B show the insulating layer 10, the through holes 16a to 16c, the electronic components 20a and 20b, and the wirings 14a and 14b. 1B to 1D, the number of the through holes 16b is illustrated as two for convenience of the drawing.

図1(a)に示すように、絶縁層10の下面に接合層12を塗布する。接合層12の塗布は、例えばスピンコート法、スプレコート法またはインクジェット法を用いる。絶縁層10は、ポリイミド等の樹脂絶縁層である。接合層12は例えばエポキシ樹脂などの樹脂接着剤である。絶縁層10の厚さは例えば20μmから50μmである。接合層12の厚さは例えば5μmから20μmであり、絶縁層10の厚さより小さい。   As shown in FIG. 1A, a bonding layer 12 is applied to the lower surface of the insulating layer 10. The application of the bonding layer 12 is performed by, for example, a spin coating method, a spray coating method, or an inkjet method. The insulating layer 10 is a resin insulating layer of polyimide or the like. The bonding layer 12 is, for example, a resin adhesive such as an epoxy resin. The thickness of the insulating layer 10 is, for example, 20 μm to 50 μm. The thickness of the bonding layer 12 is, for example, 5 μm to 20 μm, and is smaller than the thickness of the insulating layer 10.

図1(b)および図2(a)に示すように、絶縁層10および接合層12を貫通する貫通孔16aから16cを形成する。貫通孔16aから16cは、例えば紫外線、可視光または赤外線のレーザ光17を照射することにより形成する。貫通孔16aから16cの大きさは例えば30μmから500μmである。なお、貫通孔16cは、大きく一つの孔が形成されているが、貫通孔16bのように複数個で形成してもよい。   As shown in FIG. 1B and FIG. 2A, through holes 16a to 16c penetrating the insulating layer 10 and the bonding layer 12 are formed. The through holes 16a to 16c are formed by irradiating, for example, ultraviolet, visible or infrared laser light 17. The size of the through holes 16a to 16c is, for example, 30 μm to 500 μm. Although the through hole 16c is formed as one large hole, a plurality of through holes 16c may be formed like the through hole 16b.

図1(c)および図2(b)に示すように、接合層12の下面に電子部品20aおよび20bを接触させる。熱処理することにより、接合層12を硬化させ電子部品20aおよび20bと絶縁層10とを接合する。熱処理は例えば200℃から300℃の温度で実施する。接合層12上に電子部品20aおよび20bを配置する前に熱処理し、接合層12のタック性を高めてもよい。   As shown in FIGS. 1C and 2B, the electronic components 20a and 20b are brought into contact with the lower surface of the bonding layer 12. By performing the heat treatment, the bonding layer 12 is cured and the electronic components 20 a and 20 b are bonded to the insulating layer 10. The heat treatment is performed, for example, at a temperature of 200 ° C to 300 ° C. Before placing the electronic components 20a and 20b on the bonding layer 12, heat treatment may be performed to enhance the tackiness of the bonding layer 12.

電子部品20aおよび20bは、パワー素子であり、例えばIGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタまたはFET(Field Effect Transistor)等のトランジスタまたはダイオードである。トランジスタまたはダイオードには、Si、GaNまたはSiC等の半導体が用いられる。電子部品20aおよび20bは、例えばベアチップである。この例では、電子部品20aは縦型のSiCトランジスタのベアチップである。電子部品20bはダイオードのベアチップである。   The electronic components 20a and 20b are power devices, for example, transistors or diodes such as IGBTs (Insulated Gate Bipolar Transistors), bipolar transistors or FETs (Field Effect Transistors). A semiconductor such as Si, GaN, or SiC is used for the transistor or the diode. The electronic components 20a and 20b are, for example, bare chips. In this example, the electronic component 20a is a bare chip of a vertical SiC transistor. The electronic component 20b is a bare chip of a diode.

電子部品20aの上面に端子22aおよび22bが設けられ、下面に端子22cが設けられている。端子22a、22bおよび22cはそれぞれゲート端子、ソース端子およびドレイン端子である。電子部品20bの上面に端子22dが設けられ、下面に端子22eが設けられている。端子22dおよび22eはそれぞれアノード端子およびカソード端子である。端子22aから22eは、電子部品20aおよび20bを製造するメーカーにおいて成膜され、例えば銅、金またはアルミニウム等の金属層である。   Terminals 22a and 22b are provided on the upper surface of the electronic component 20a, and terminals 22c are provided on the lower surface. Terminals 22a, 22b and 22c are a gate terminal, a source terminal and a drain terminal, respectively. The terminal 22d is provided on the upper surface of the electronic component 20b, and the terminal 22e is provided on the lower surface. Terminals 22d and 22e are an anode terminal and a cathode terminal, respectively. The terminals 22a to 22e are formed by a manufacturer that manufactures the electronic components 20a and 20b, and are formed of a metal layer such as copper, gold, or aluminum.

電子部品20aおよび20bの端子22a、22bおよび22dはそれぞれ貫通孔16a、16bおよび16cに露出する。貫通孔16aは1個設けられ、貫通孔16bは2つの端子22bに各々6個設けられている。ソース端子およびドレイン端子の間には大電流が流れる。ゲート端子は、制御端子であるため、大きな電流は流れない。このため、端子22aは端子22bより小さい。また、貫通孔16aの総面積は貫通孔16bの総面積より小さい。なお、ソース端子は、電流流入端子または電流流出端子と言い、ドレイン端子は、電流流出端子または電流流入端子と言う。電流流入端子および電流流出端子は、エミッタ端子でもよく、コレクタ端子でもよい。制御端子はベース端子でもよい。   Terminals 22a, 22b and 22d of electronic components 20a and 20b are exposed to through holes 16a, 16b and 16c, respectively. One through hole 16a is provided, and six through holes 16b are provided in each of the two terminals 22b. A large current flows between the source terminal and the drain terminal. Since the gate terminal is a control terminal, a large current does not flow. For this reason, the terminal 22a is smaller than the terminal 22b. The total area of the through holes 16a is smaller than the total area of the through holes 16b. Note that the source terminal is called a current inflow terminal or a current outflow terminal, and the drain terminal is called a current outflow terminal or a current inflow terminal. The current inflow terminal and the current outflow terminal may be emitter terminals or collector terminals. The control terminal may be a base terminal.

図1(d)および図3(a)に示すように、絶縁層10の上面、貫通孔16aから16cの内面に配線14aおよび14bを形成する。配線14aおよび14bの形成方法を説明する。絶縁層10の上面、貫通孔16aおよび16bの内面にシード層を形成する。シード層は、例えばスパッタリング法を用い形成する。シード層は、例えば絶縁層10側からチタン層および銅層等の金属層である。シード層の上面にめっき層を形成する。めっき層は例えば銅層等の金属層である。めっき層は、例えばシード層に電流を供給することによる電解めっき法を用い形成する。シード層およびめっき層により配線14aおよび14bが形成される。なお、配線14aおよび14bは、めっき法により絶縁層10の全面にめっき層を形成し、めっき層をパターニングする方法により形成してもよいし、めっき被覆領域に開口を有するレジストを形成し、めっき被覆領域にめっき膜を部分的に形成する方法により形成してもよい。   As shown in FIGS. 1D and 3A, wirings 14a and 14b are formed on the upper surface of the insulating layer 10 and on the inner surfaces of the through holes 16a to 16c. A method for forming the wirings 14a and 14b will be described. A seed layer is formed on the upper surface of the insulating layer 10 and the inner surfaces of the through holes 16a and 16b. The seed layer is formed using, for example, a sputtering method. The seed layer is, for example, a metal layer such as a titanium layer and a copper layer from the insulating layer 10 side. A plating layer is formed on the upper surface of the seed layer. The plating layer is a metal layer such as a copper layer. The plating layer is formed using, for example, an electrolytic plating method by supplying a current to the seed layer. Wirings 14a and 14b are formed by the seed layer and the plating layer. The wirings 14a and 14b may be formed by forming a plating layer on the entire surface of the insulating layer 10 by a plating method and patterning the plating layer, or by forming a resist having an opening in a plating coating region and plating It may be formed by a method of partially forming a plating film in the covering region.

配線14aは貫通孔16aを介し端子22aに電気的に接続される。配線14bは貫通孔16bを介し端子22bに電気的に接続され、貫通孔16cを介し端子22dに電気的に接続される。配線14aおよび14bは銅層等の金属層である。配線14aおよび14bの厚さは例えば50μmから100μmであり絶縁層10の厚さより大きい。配線14aおよび14bは絶縁層10より薄くてもよい。   The wiring 14a is electrically connected to the terminal 22a through the through hole 16a. The wiring 14b is electrically connected to the terminal 22b through the through hole 16b, and is electrically connected to the terminal 22d through the through hole 16c. The wirings 14a and 14b are metal layers such as a copper layer. The thickness of the wirings 14a and 14b is, for example, 50 μm to 100 μm, and is larger than the thickness of the insulating layer 10. The wirings 14a and 14b may be thinner than the insulating layer 10.

配線14aは、配線14bより細く、電子部品20aから−Y方向に延伸する。配線14aの先端(−Y方向(図1(d)では手前方向)の端)には、配線14aと一体に形成され幅が広いパッド15aが設けられている。配線14bは電子部品20aと20bとを接続し、電子部品20aおよび20bから−Y方向に(図1(d)では手前方向)延伸する。配線14bの先端はパッド15bである。配線14bは、電子部品20aおよび20bと接続する部分とパッド15bとの間で細くなる。パッド15bは、配線14bの最も細い幅より広く、配線14bの先端に設けられている。   The wiring 14a is thinner than the wiring 14b and extends from the electronic component 20a in the -Y direction. A wide pad 15a formed integrally with the wiring 14a is provided at the tip of the wiring 14a (the end in the -Y direction (the front direction in FIG. 1D)). The wiring 14b connects the electronic components 20a and 20b, and extends from the electronic components 20a and 20b in the -Y direction (the forward direction in FIG. 1D). The tip of the wiring 14b is a pad 15b. The wiring 14b becomes thinner between the pad 15b and a portion connected to the electronic components 20a and 20b. The pad 15b is wider than the narrowest width of the wiring 14b and is provided at the tip of the wiring 14b.

図3(b)に示すように、絶縁層10を所望の形状に切断し開口17aから17cを形成する。切断には例えばレーザ光または型抜き装置を用いる。パッド15aおよび15bの−Y方向に絶縁層10の開口17aおよび17bが形成される。開口17aおよび17bはX方向に延伸するスリット状である。パッド15aおよび15bの間に開口17cが形成される。開口17cはX方向に延伸するスリット状である。絶縁層10の+Y側の辺、±X側の辺(電子部品20aの−X側(左側)の辺および電子部品20bの+X側(右側)の辺)は、電子部品20aおよび20b並びに配線14aおよび14bの外周に沿い、その外周より一回り大きくカットされる。これにより、絶縁層10の外周が形成される。絶縁層10の−Y側において±X方向に延伸する接続部19が形成される。以上により、絶縁層10の−Z側の面に電子部品20aおよび20bが搭載され、+Z側の面に配線14aおよび14bが形成され、開口17aから17cが形成されたシートモジュール11が完成する。   As shown in FIG. 3B, the insulating layer 10 is cut into a desired shape to form openings 17a to 17c. For cutting, for example, a laser beam or a die cutting device is used. Openings 17a and 17b of insulating layer 10 are formed in pads 15a and 15b in the −Y direction. The openings 17a and 17b have a slit shape extending in the X direction. An opening 17c is formed between pads 15a and 15b. The opening 17c has a slit shape extending in the X direction. The + Y side and the ± X side of the insulating layer 10 (the −X side (left side) of the electronic component 20a and the + X side (right side) of the electronic component 20b) are the electronic components 20a and 20b and the wiring 14a. And 14b are cut along the outer circumference and slightly larger than the outer circumference. Thereby, the outer periphery of the insulating layer 10 is formed. A connection portion 19 extending in the ± X direction is formed on the −Y side of the insulating layer 10. As described above, the electronic components 20a and 20b are mounted on the -Z side surface of the insulating layer 10, the wirings 14a and 14b are formed on the + Z side surface, and the sheet module 11 in which the openings 17a to 17c are formed is completed.

図4(a)は、実施例1におけるリードフレームの平面図、図4(b)および図4(c)は、図4(a)のそれぞれA−A断面図およびB−B断面図である。リードフレーム30において、ダイパッド(アイランドともいう)32は、電子部品20aおよび20bの実装エリアとして使用され、厚みを有する板状の形を呈する。このダイパッド32とリード34cは、接続部31を介し一体で形成されており、リード34cは−Y方向に伸びている。また、リード34aおよび34bの一端は、ダイパッド32と近接する。リード34aおよび34bは、ダイパッド32と近接する一端から−Y方向に延在する。リード34aおよび34bの+Y方向の先端、つまりダイパッド32に近接した端部は、板状に平坦に加工されたフレームパッド35aおよび35bである。   FIG. 4A is a plan view of the lead frame according to the first embodiment, and FIGS. 4B and 4C are cross-sectional views taken along lines AA and BB of FIG. 4A, respectively. . In the lead frame 30, a die pad (also referred to as an island) 32 is used as a mounting area for the electronic components 20a and 20b, and has a plate-like shape having a thickness. The die pad 32 and the lead 34c are formed integrally via the connection portion 31, and the lead 34c extends in the -Y direction. One ends of the leads 34 a and 34 b are close to the die pad 32. The leads 34a and 34b extend in the -Y direction from one end close to the die pad 32. The tips of the leads 34a and 34b in the + Y direction, that is, the ends close to the die pad 32, are the frame pads 35a and 35b which are formed into a flat plate shape.

フレームパッド35aおよび35bは、絶縁層10上の平らなパッド15a、15bが取り付けられるため、平坦である。リード34aから34cはタイバー36aにより接続され、複数のリードフレーム30は±X方向に配列されている。なお、ダイパッド32の上面に対し、リード34aから34c、フレームパッド35aおよび35bは、+Z方向にプレスで押し上げられて設けられている。後述する図15(c)のように、ダイパッド32の上面に対し、リード34aから34c、フレームパッド35aおよび35bは、同一平面でもよい。リードフレーム30は例えば銅合金等の金属からなる。   Frame pads 35a and 35b are flat because flat pads 15a, 15b on insulating layer 10 are attached. The leads 34a to 34c are connected by tie bars 36a, and the plurality of lead frames 30 are arranged in the ± X directions. The leads 34a to 34c and the frame pads 35a and 35b are provided by being pressed up in the + Z direction with respect to the upper surface of the die pad 32. As shown in FIG. 15C described later, the leads 34a to 34c and the frame pads 35a and 35b may be flush with the upper surface of the die pad 32. The lead frame 30 is made of, for example, a metal such as a copper alloy.

図5は、実施例1に係るモジュールの製造方法を示す平面図である。図5では、リードフレーム30および絶縁層10を図示する。図5に示すように、複数のリードフレーム30上に接続部19により±X方向に接続された絶縁層10を配置する。開口17aおよび17bにフレームパッド35aおよび35bをそれぞれ挿入する。   FIG. 5 is a plan view illustrating the method for manufacturing the module according to the first embodiment. FIG. 5 illustrates the lead frame 30 and the insulating layer 10. As shown in FIG. 5, the insulating layers 10 connected in the ± X directions by the connecting portions 19 are arranged on the plurality of lead frames 30. Frame pads 35a and 35b are inserted into openings 17a and 17b, respectively.

図6は、実施例1に係るモジュールの製造方法を示す平面図、図7(a)および図7(b)は、図6のA−A断面図およびB−B断面図である。図6では、リードフレーム30、絶縁層10、配線14a、14b、電子部品20aおよび20bを図示する。   FIG. 6 is a plan view illustrating the method of manufacturing the module according to the first embodiment, and FIGS. 7A and 7B are a cross-sectional view taken along the line AA and a cross-sectional view taken along the line BB of FIG. FIG. 6 illustrates the lead frame 30, the insulating layer 10, the wirings 14a and 14b, and the electronic components 20a and 20b.

図6から図7(b)に示すように、フレームパッド35aおよび35bを開口17aおよび17bに−Y方向から挿入する。具体的には、リード34aおよび34bのフレームパッド35aおよび35bは、絶縁層10の−Z側から開口17aおよび17bを通過して、+Z側に向かい挿入される。よって、リード34aおよび34bのフレームパッド35aおよび35bの−Z側の面は、絶縁層10のパッド15aおよび15bの+Z側の面と対向配置される。   As shown in FIGS. 6 to 7B, the frame pads 35a and 35b are inserted into the openings 17a and 17b from the -Y direction. Specifically, the frame pads 35a and 35b of the leads 34a and 34b are inserted from the -Z side of the insulating layer 10 through the openings 17a and 17b toward the + Z side. Therefore, the −Z side surfaces of the frame pads 35 a and 35 b of the leads 34 a and 34 b are opposed to the + Z side surfaces of the pads 15 a and 15 b of the insulating layer 10.

この状態で、図3(b)に示す絶縁層10をベースとするシートモジュール11は、リードフレーム30に固定される。開口17aおよび17bは、リードフレーム30とシートモジュール11を固定する支持手段である。あるいは、リードフレーム30のフレームパッド35aおよび35bは、絶縁層10とリードフレーム30を固定する支持手段となる。これにより、パッド15aおよび15bの先端はフレームパッド35aおよび35bの下に位置する。リード34cはダイパッド32に接続されているため、開口17cにリード34cは挿入されない。   In this state, the sheet module 11 based on the insulating layer 10 shown in FIG. The openings 17a and 17b are support means for fixing the lead frame 30 and the sheet module 11. Alternatively, the frame pads 35a and 35b of the lead frame 30 serve as support means for fixing the insulating layer 10 and the lead frame 30. Thus, the tips of the pads 15a and 15b are located below the frame pads 35a and 35b. Since the lead 34c is connected to the die pad 32, the lead 34c is not inserted into the opening 17c.

パッド15aおよび15bとフレームパッド35aおよび35bとをそれぞれ接合層38を用い接合する。接合層38は例えば銅ペーストまたは銀ペースト等の金属ペースト、または半田である。接合層38は、予めパッド15aおよび15bの上面またはフレームパッド35aおよび35bの下面に設けておく。接合層38が金属ペーストの場合、接合層38を例えば印刷法、ポッティング法、スプレコート法またはインクジェット法を用い塗布する。接合層38とパッド15a、15b、フレームパッド35aおよび35bとを接触させる。熱処理することで、接合層38を焼成する。これにより、パッド15aおよび15bとフレームパッド35aおよび35bとが熱的、機械的かつ電気的に接合される。熱処理温度は例えば200℃から300℃であり、絶縁層10および接合層12が軟化しない程度の温度とする。   The pads 15a and 15b and the frame pads 35a and 35b are joined using the joining layer 38, respectively. The bonding layer 38 is, for example, a metal paste such as a copper paste or a silver paste, or solder. The bonding layer 38 is provided on the upper surfaces of the pads 15a and 15b or the lower surfaces of the frame pads 35a and 35b in advance. When the bonding layer 38 is a metal paste, the bonding layer 38 is applied using, for example, a printing method, a potting method, a spray coating method, or an inkjet method. The bonding layer 38 is brought into contact with the pads 15a and 15b and the frame pads 35a and 35b. By performing the heat treatment, the bonding layer 38 is fired. Thus, pads 15a and 15b and frame pads 35a and 35b are thermally, mechanically and electrically joined. The heat treatment temperature is, for example, 200 ° C. to 300 ° C., and is set to a temperature at which the insulating layer 10 and the bonding layer 12 are not softened.

図8(a)および図8(b)は、実施例1に係るモジュールの製造方法を示す断面図である。図8(a)に示すように、電子部品20aおよび20bの下面をダイパッド32の上面に搭載し、接合層24を用いて接合する。接合層24は例えば銅ペーストまたは銀ペースト等の金属ペースト、または半田である。接合層24は、ダイパッド32の上面に設けておく。接合層24が金属ペーストの場合、接合層24を例えば印刷法、ポッティング法、スプレコート法またはインクジェット法を用い塗布する。熱処理することで、接合層24を焼成する。これにより、端子22cおよび22eとダイパッド32とが熱的、機械的かつ電気的に接合される。熱処理温度は例えば200℃から300℃であり、絶縁層10および接合層12が軟化しない程度の温度とする。   FIGS. 8A and 8B are cross-sectional views illustrating a method for manufacturing the module according to the first embodiment. As shown in FIG. 8A, the lower surfaces of the electronic components 20a and 20b are mounted on the upper surface of the die pad 32, and are bonded using the bonding layer 24. The bonding layer 24 is, for example, a metal paste such as a copper paste or a silver paste, or solder. The bonding layer 24 is provided on the upper surface of the die pad 32. When the bonding layer 24 is a metal paste, the bonding layer 24 is applied using, for example, a printing method, a potting method, a spray coating method, or an inkjet method. By performing the heat treatment, the bonding layer 24 is fired. As a result, the terminals 22c and 22e and the die pad 32 are thermally, mechanically and electrically joined. The heat treatment temperature is, for example, 200 ° C. to 300 ° C., and is a temperature at which the insulating layer 10 and the bonding layer 12 are not softened.

図9は、実施例1に係るモジュールの製造方法を示す平面図である。図9では、リードフレーム30、絶縁層10、配線14a、14b、電子部品20aおよび20bを図示する。   FIG. 9 is a plan view illustrating the method for manufacturing the module according to the first embodiment. FIG. 9 illustrates the lead frame 30, the insulating layer 10, the wirings 14a and 14b, and the electronic components 20a and 20b.

図9に示すように、絶縁層10の4つの領域42(図6参照)を切断する。切断には例えばレーザ光、型抜き装置またはカッターを用いる。これにより、パッド15aおよび15bそれぞれの−Y端の±X両側にある絶縁層10および接合層12が切除され、図9に示すような絶縁層10および接合層12の二股の足の構造が形成される。別の表現をすれば、図3(b)の接続部19が分離され、パッド15aと15bとの間は凹状の切込み40が形成された構造となる。   As shown in FIG. 9, four regions 42 (see FIG. 6) of the insulating layer 10 are cut. For cutting, for example, a laser beam, a die cutting device or a cutter is used. As a result, the insulating layer 10 and the bonding layer 12 on both sides of the pads 15a and 15b on the ± Y side of the −Y end are cut off, thereby forming a bifurcated foot structure of the insulating layer 10 and the bonding layer 12 as shown in FIG. Is done. In other words, the connection portion 19 in FIG. 3B is separated, and a structure is formed in which a concave cut 40 is formed between the pads 15a and 15b.

図10は、実施例1に係るモジュールの製造方法を示す平面図である。図10では、リードフレーム30、絶縁層10、配線14a、14b、電子部品20a、20bおよび封止樹脂28を図示する。   FIG. 10 is a plan view illustrating the method for manufacturing the module according to the first embodiment. FIG. 10 illustrates the lead frame 30, the insulating layer 10, the wirings 14a and 14b, the electronic components 20a and 20b, and the sealing resin 28.

図10および図8(b)に示すように、ダイパッド32に電子部品20aおよび20bが搭載される。電子部品20aおよび20bが接合層12を介して設けられ、配線14aおよび14bが形成された絶縁層10からなるシートモジュール11を覆うように封止樹脂28を形成する。封止樹脂28は、例えばエポキシ樹脂等の熱硬化性樹脂である。封止樹脂28の形成には、トランスファーモールド法、真空印刷法またはコンプレッションモールド法を用いることができる。   As shown in FIGS. 10 and 8B, the electronic components 20a and 20b are mounted on the die pad 32. The electronic components 20a and 20b are provided via the bonding layer 12, and the sealing resin 28 is formed so as to cover the sheet module 11 including the insulating layer 10 on which the wirings 14a and 14b are formed. The sealing resin 28 is, for example, a thermosetting resin such as an epoxy resin. For forming the sealing resin 28, a transfer molding method, a vacuum printing method, or a compression molding method can be used.

図11(a)から図11(c)は、実施例1に係るモジュールの製造方法を示す断面図である。図11(a)および図11(b)は、リード34aおよび34c付近の断面図、図11(c)はリード34c付近の断面図であり、接合層12、24および38等の図示を省略している。図11(a)および図11(b)に示すように、例えば、トランスファーモールド法で説明すれば、下金型52に、シートモジュール11が搭載されたリードフレーム30を設置する。ダイパッド32の下面を下金型52に当接させ、上金型50と下金型52を当接させる。上金型50と下金型52の間の一部に注入用のゲート51が設けられる。その後に、ゲート51から矢印56のように上金型50と下金型52との間の形成されたキャビティ53に樹脂27を注入する。その後、加熱し樹脂27を硬化させる。ダイパッド32の下面を下金型52に当接させることにより、ダイパッド32の下面が封止樹脂28から露出する。ダイパッド32の下面を下金型52から離間させれば、ダイパッド32の下面は封止樹脂28に封止される。いずれを用いるかは、任意である。その後、上金型50および下金型52からリードフレーム30を外す。その後、タイバー36aおよび36bを切断して個片化する。   11A to 11C are cross-sectional views illustrating a method for manufacturing the module according to the first embodiment. 11A and 11B are cross-sectional views near the leads 34a and 34c, and FIG. 11C is a cross-sectional view near the leads 34c. The illustration of the bonding layers 12, 24, and 38 is omitted. ing. As illustrated in FIGS. 11A and 11B, for example, in the case of transfer molding, the lead frame 30 on which the sheet module 11 is mounted is installed in a lower mold 52. The lower surface of the die pad 32 is brought into contact with the lower mold 52, and the upper mold 50 and the lower mold 52 are brought into contact. An injection gate 51 is provided at a part between the upper mold 50 and the lower mold 52. Thereafter, the resin 27 is injected from the gate 51 into a cavity 53 formed between the upper mold 50 and the lower mold 52 as shown by an arrow 56. Thereafter, the resin 27 is cured by heating. By bringing the lower surface of the die pad 32 into contact with the lower mold 52, the lower surface of the die pad 32 is exposed from the sealing resin 28. If the lower surface of the die pad 32 is separated from the lower mold 52, the lower surface of the die pad 32 is sealed with the sealing resin 28. Which one to use is arbitrary. Thereafter, the lead frame 30 is removed from the upper mold 50 and the lower mold 52. Thereafter, the tie bars 36a and 36b are cut into individual pieces.

トランスファーモールド法の場合、溶融した樹脂27の注入圧力が強い。このため、領域57に−Z方向に向かう樹脂27の流れが発生すると、シートモジュール11に−Z方向の力が加わる。よって、フレームパッド35aおよび35bとパッド15aおよび15bとの間に接合が剥離する力が発生する。よって、樹脂27の流れを、ダイパッド32の上面に対して平行な方向(XY平面の面方向)、および/またはダイパッド32の下面から上面に向かう方向(+Z方向)にする。これにより、フレームパッド35aおよび35bとパッド15aおよび15bとの間の接合が剥離する力が抑制される。   In the case of the transfer molding method, the injection pressure of the molten resin 27 is high. Therefore, when the flow of the resin 27 toward the −Z direction occurs in the region 57, a force in the −Z direction is applied to the seat module 11. Therefore, a force is generated between the frame pads 35a and 35b and the pads 15a and 15b to separate the bond. Therefore, the flow of the resin 27 is set in a direction parallel to the upper surface of the die pad 32 (the plane direction of the XY plane) and / or in a direction from the lower surface of the die pad 32 to the upper surface (+ Z direction). Thereby, the force at which the bonding between the frame pads 35a and 35b and the pads 15a and 15b is separated is suppressed.

溶融した樹脂27は粘性が高いため注入された方向を維持しつつキャビティ53内に広がっていく。図11(a)では、ゲート51は上金型50の側面に設けられている。樹脂27はゲート51から矢印56のように−Y方向に注入される。これにより、樹脂27は−Y方向にキャビティ53内を広がっていき、領域57における樹脂の流れはXY平面方向となる。よって、領域57の−Z方向の力が弱くなる。樹脂封止用ゲート跡29は、封止樹脂28の側面に形成される。   Since the melted resin 27 has a high viscosity, it spreads into the cavity 53 while maintaining the injected direction. In FIG. 11A, the gate 51 is provided on the side surface of the upper mold 50. The resin 27 is injected from the gate 51 in the −Y direction as indicated by an arrow 56. As a result, the resin 27 spreads in the cavity 53 in the −Y direction, and the flow of the resin in the region 57 is in the XY plane direction. Therefore, the force in the −Z direction of the region 57 becomes weak. The resin sealing gate trace 29 is formed on a side surface of the sealing resin 28.

図11(b)では、ゲート51は下金型52の上面に設けられている。樹脂27はゲート51から矢印56のように−Y方向および+Z方向に注入される。これにより、樹脂27は−Y方向および+Z方向にキャビティ53内を広がっていき、領域57における樹脂の流れは+Z方向となる。よって、領域57の−Z方向の力が弱くなる。樹脂封止用ゲート跡29は、封止樹脂28の下面に形成される。このように、ゲート51の位置は、封止樹脂28の下面または4つの側面のいずれかに相当する位置に配置することが好ましい。   In FIG. 11B, the gate 51 is provided on the upper surface of the lower mold 52. The resin 27 is injected from the gate 51 in the −Y direction and the + Z direction as indicated by an arrow 56. As a result, the resin 27 spreads in the cavity 53 in the −Y direction and the + Z direction, and the flow of the resin in the region 57 becomes the + Z direction. Therefore, the force in the −Z direction of the region 57 becomes weak. The resin sealing gate trace 29 is formed on the lower surface of the sealing resin 28. As described above, the position of the gate 51 is preferably arranged at a position corresponding to one of the lower surface and the four side surfaces of the sealing resin 28.

凹状の切込み40について説明する。図10および図11(c)において、フレームパッド35aおよび35b、接続部31およびダイパッド32の間には空間55が存在する。空間55は樹脂27の流路となる。絶縁層10に切込み40がなければ、接続部31の±X側のスペースから空間55に矢印58のように入り込む樹脂27により、絶縁層10に圧力が加わる。これは、シートモジュール11にとって負荷となる。絶縁層10に切込み40を形成すれば、樹脂27の流入流路の空間55を開放できる。絶縁層10に樹脂27の圧力が加わらないためには、Z方向からみて、切込み40の+Y側の辺がダイパッド32と重なることが好ましく、切込み40の±X側の辺がフレームパッド35aおよび35bに近接または重なることが好ましい。これにより、樹脂27の流入流路を拡大でき、シートモジュール11への負荷を低減できる。矢印58の樹脂27の流路を確保する観点から、切込み40は、リード34cとフレームパッド35aとの間およびリード34cとフレームパッド35bとの間の少なくとも一方に設けられていればよい。   The concave cut 40 will be described. 10 and 11C, a space 55 exists between the frame pads 35a and 35b, the connection portion 31, and the die pad 32. The space 55 serves as a flow path for the resin 27. If the cut 40 is not formed in the insulating layer 10, the resin 27 that enters the space 55 from the space on the ± X side of the connection part 31 into the space 55 as shown by an arrow 58 applies pressure to the insulating layer 10. This is a load on the seat module 11. If the cuts 40 are formed in the insulating layer 10, the space 55 of the inflow channel of the resin 27 can be opened. In order to prevent the pressure of the resin 27 from being applied to the insulating layer 10, the + Y side of the cut 40 preferably overlaps the die pad 32 when viewed from the Z direction, and the ± X side of the cut 40 is connected to the frame pads 35a and 35b. It is preferred that it is close to or overlaps with. Thereby, the inflow channel of the resin 27 can be expanded, and the load on the sheet module 11 can be reduced. From the viewpoint of securing the flow path of the resin 27 indicated by the arrow 58, the cuts 40 may be provided at least between the lead 34c and the frame pad 35a and between the lead 34c and the frame pad 35b.

図12、実施例1に係るモジュールの平面図、図13(a)および図13(b)は、図12のそれぞれA−A断面図およびB−B断面図である。図12から図13(b)に示すように、ダイパッド32上に封止樹脂28が設けられている。封止樹脂28は絶縁層10、電子部品20aおよび20bを封止する。リード34aから34cは封止樹脂28から−Y方向に延伸する。リード34cは接続部31を介しダイパッド32に接続されている。リード34aおよび34bは、ダイパッド32には接続されておらず、配線14aおよび14bと電気的に接続されている。リード34aは電子部品20aのゲート端子に電気的に接続される。リード34bは、電子部品20aのソース端子および電子部品20bのアノード端子に電気的に接続される。リード34cは、電子部品20aのドレイン端子および電子部品20bのカソード端子に電気的に接続される。封止樹脂28の上面に樹脂封止用ゲート跡29が形成されている。樹脂封止用ゲート跡29は、電子部品20aおよび20bより+Y側に設けられている。なお、図11(a)のようにゲート51を設けると、樹脂封止用ゲート跡29は封止樹脂28の+Y側面に形成され、図11(a)のようにゲート51を設けると、樹脂封止用ゲート跡29は封止樹脂28の−Z面に形成される。   FIG. 12 is a plan view of the module according to the first embodiment, and FIGS. 13A and 13B are a cross-sectional view taken along line AA and a line BB of FIG. 12, respectively. As shown in FIGS. 12 to 13B, a sealing resin 28 is provided on the die pad 32. The sealing resin 28 seals the insulating layer 10 and the electronic components 20a and 20b. The leads 34a to 34c extend in the -Y direction from the sealing resin 28. The lead 34c is connected to the die pad 32 via the connection portion 31. The leads 34a and 34b are not connected to the die pad 32, but are electrically connected to the wirings 14a and 14b. The lead 34a is electrically connected to a gate terminal of the electronic component 20a. The lead 34b is electrically connected to a source terminal of the electronic component 20a and an anode terminal of the electronic component 20b. Lead 34c is electrically connected to a drain terminal of electronic component 20a and a cathode terminal of electronic component 20b. Gate marks 29 for resin sealing are formed on the upper surface of the sealing resin 28. The resin sealing gate trace 29 is provided on the + Y side of the electronic components 20a and 20b. When the gate 51 is provided as shown in FIG. 11A, the resin sealing gate trace 29 is formed on the + Y side surface of the sealing resin 28. When the gate 51 is provided as shown in FIG. The sealing gate trace 29 is formed on the −Z surface of the sealing resin 28.

パッド15aおよび15bとフレームパッド35aおよび35bとをそれぞれ接合するときに、絶縁層10がリードフレーム30に対し動いてしまうと、接合不良の原因となる。   If the insulating layer 10 moves with respect to the lead frame 30 when joining the pads 15a and 15b and the frame pads 35a and 35b, respectively, it causes a joint failure.

実施例1によれば、図1(d)および図3(b)のように、絶縁層10の下面に、電子部品20aおよび20bが搭載され、絶縁層10の上面に、絶縁層10を貫通し電子部品20aおよび20bに接続する配線14aおよび14bが設けられている。図5のように、絶縁層10を貫通する開口17aおよび17bにリード34aおよび34bの端部(すなわちフレームパッド35aおよび35b)を挿入する。図7(b)のように、リード34aおよび34bを端部が開口17aおよび17bに挿入された状態で、リード34aおよび34bの端部を配線14aおよび14b(すなわちパッド15aおよび15b)に接合する。これにより、絶縁層10がリード34aおよび34bに対し動くことを抑制できる。よって、接合不良を抑制できる。   According to the first embodiment, as shown in FIGS. 1D and 3B, electronic components 20 a and 20 b are mounted on the lower surface of the insulating layer 10, and penetrate the insulating layer 10 on the upper surface of the insulating layer 10. Wirings 14a and 14b connected to electronic components 20a and 20b are provided. As shown in FIG. 5, the ends of the leads 34a and 34b (that is, the frame pads 35a and 35b) are inserted into the openings 17a and 17b penetrating the insulating layer 10. As shown in FIG. 7B, with the ends of the leads 34a and 34b inserted into the openings 17a and 17b, the ends of the leads 34a and 34b are joined to the wirings 14a and 14b (that is, the pads 15a and 15b). . Thereby, the movement of the insulating layer 10 with respect to the leads 34a and 34b can be suppressed. Therefore, poor joining can be suppressed.

[実施例1の変形例1]
図14(a)は、実施例1の変形例1に係るモジュールの平面図、図14(b)は、図14(a)のA−A断面図である。図14(a)および図14(b)に示すように、リードフレーム30上にシートモジュール11が実装される。電子部品20の下面の端子22cはダイパッド32に接合される。配線14aおよび14bは、それぞれ絶縁層10および接合層12を貫通する貫通孔16aおよび16bを介し端子22aおよび22bに電気的に接続される。配線14aおよび14bの先端はフレームパッド35aおよび35bである。フレームパッド35aおよび35bの上面はリード34aおよび34bの先端のフレームパッド35aおよび35bの下面に接合される。リード34cは接続部31を介しダイパッド32と接続されている。これにより、電子部品20の端子22aから22cはそれぞれリード34aから34cに電気的に接続される。実施例1の変形例1のように、電子部品20は1個でもよい。その他の構成は実施例1と同じであり説明を省略する。
[Modification 1 of Embodiment 1]
FIG. 14A is a plan view of a module according to a first modification of the first embodiment, and FIG. 14B is a cross-sectional view taken along the line AA of FIG. As shown in FIGS. 14A and 14B, the sheet module 11 is mounted on the lead frame 30. The terminal 22 c on the lower surface of the electronic component 20 is joined to the die pad 32. Wirings 14a and 14b are electrically connected to terminals 22a and 22b via through holes 16a and 16b penetrating insulating layer 10 and bonding layer 12, respectively. The ends of the wires 14a and 14b are frame pads 35a and 35b. The upper surfaces of the frame pads 35a and 35b are joined to the lower surfaces of the frame pads 35a and 35b at the tips of the leads 34a and 34b. The lead 34c is connected to the die pad 32 via the connection portion 31. Thereby, the terminals 22a to 22c of the electronic component 20 are electrically connected to the leads 34a to 34c, respectively. As in the first modification of the first embodiment, the number of the electronic component 20 may be one. Other configurations are the same as those of the first embodiment, and a description thereof will be omitted.

[実施例1の変形例2]
図15(a)は、実施例1の変形例2に係るモジュールの断面図である。図15(a)に示すように、リード34aおよび34bは絶縁層10の下に配置される。フレームパッド35aおよび35bの上面に突起35dが設けられている。突起35dは絶縁層10および接合層12を貫通する孔16dに挿入されパッド15aおよび15bと接合される。突起35dの先端を錐体とすることで、絶縁層10および接合層12に突き刺し突起35dをパッド15aおよび15bと接触させることもできる。その他の構成は実施例1の変形例1と同じであり説明を省略する。
[Modification 2 of Embodiment 1]
FIG. 15A is a cross-sectional view of a module according to a second modification of the first embodiment. As shown in FIG. 15A, the leads 34a and 34b are arranged below the insulating layer 10. Projections 35d are provided on the upper surfaces of the frame pads 35a and 35b. The protrusion 35d is inserted into a hole 16d passing through the insulating layer 10 and the bonding layer 12, and is bonded to the pads 15a and 15b. By making the tip of the projection 35d a cone, the projection 35d can pierce the insulating layer 10 and the bonding layer 12 and come into contact with the pads 15a and 15b. The other configuration is the same as that of the first modification of the first embodiment, and the description is omitted.

[実施例1の変形例3]
図15(b)および図15(c)は、実施例1の変形例3に係るモジュールの断面図である。図15(b)および図15(c)に示すように、リード34aおよび34bは絶縁層10の下に配置される。パッド15aとフレームパッド35aとは、貫通孔16eおよびシム(Shim)37aを介し電気的に接続される。パッド15bとフレームパッド35bとは、貫通孔16fおよびシム37bを介し電気的に接続される。シム37aおよび37bは、例えば銅等の金属材料からなる。シム37aおよび37bは、フレームパッド35aおよび35bとは別の部材でもよいし、フレームパッド35aおよび35bと一体に形成された部材でもよい。ダイパッド32とリード34aから34cは同一平面に設けられる。その他の構成は実施例1の変形例1と同じであり説明を省略する。
[Modification 3 of Embodiment 1]
FIGS. 15B and 15C are cross-sectional views of a module according to a third modification of the first embodiment. As shown in FIGS. 15B and 15C, the leads 34a and 34b are arranged below the insulating layer 10. The pad 15a and the frame pad 35a are electrically connected via the through hole 16e and a shim 37a. The pad 15b and the frame pad 35b are electrically connected via the through hole 16f and the shim 37b. The shims 37a and 37b are made of a metal material such as copper. The shims 37a and 37b may be separate members from the frame pads 35a and 35b, or may be members formed integrally with the frame pads 35a and 35b. The die pad 32 and the leads 34a to 34c are provided on the same plane. Other configurations are the same as those of the first modification of the first embodiment, and a description thereof will be omitted.

[実施例1の変形例4]
図16(a)は、実施例1の変形例4に係るモジュールの平面図、図16(b)は、図16(a)のA−A断面図である。図16(a)および図16(b)に示すように、電子部品20aと20bとの厚さが異なる。電子部品20aと20bとの間の絶縁層10にスリット41が設けられ、絶縁層10が二股形状となっている。その他の構成は実施例1と同じであり説明を省略する。
[Modification 4 of Embodiment 1]
FIG. 16A is a plan view of a module according to a fourth modification of the first embodiment, and FIG. 16B is a cross-sectional view taken along line AA of FIG. 16A. As shown in FIGS. 16A and 16B, the electronic components 20a and 20b have different thicknesses. A slit 41 is provided in the insulating layer 10 between the electronic components 20a and 20b, and the insulating layer 10 has a forked shape. Other configurations are the same as those of the first embodiment, and a description thereof will be omitted.

実施例1のように絶縁層10もスリット41が形成されていない場合、厚さの異なる電子部品20aおよび20bをダイパッド32に接合すると、絶縁層10に応力が加わる。また、電子部品20aおよび20bの間に樹脂が通過するときに絶縁層10に負荷が加わる。これにより、電子部品20aおよび20bの端子22aから22eと配線14a、14bまたはダイパッド32とが剥がる可能性がある。   When the slits 41 are not formed in the insulating layer 10 as in the first embodiment, when the electronic components 20 a and 20 b having different thicknesses are joined to the die pad 32, stress is applied to the insulating layer 10. In addition, a load is applied to the insulating layer 10 when the resin passes between the electronic components 20a and 20b. As a result, there is a possibility that the terminals 22a to 22e of the electronic components 20a and 20b and the wirings 14a and 14b or the die pad 32 may be separated.

実施例1の変形例4では、電子部品20aと20bとの間の絶縁層10にスリット41を設ける。これにより、厚さの異なる電子部品20aおよび20bをダイパッド32に接合しても、絶縁層10に加わる応力を抑制できる。また、厚さが同じまたは異なる電子部品20aおよび20bの間に樹脂が通過するときに絶縁層10に負荷が加わることを抑制できる。よって、電子部品20aおよび20bの端子22aから22eと配線14a、14bまたはダイパッド32とが剥がることを抑制できる。   In the fourth modification of the first embodiment, the slit 41 is provided in the insulating layer 10 between the electronic components 20a and 20b. Thereby, even when the electronic components 20a and 20b having different thicknesses are joined to the die pad 32, the stress applied to the insulating layer 10 can be suppressed. Further, it is possible to suppress a load from being applied to the insulating layer 10 when the resin passes between the electronic components 20a and 20b having the same or different thicknesses. Therefore, it is possible to prevent the terminals 22a to 22e of the electronic components 20a and 20b from being separated from the wirings 14a and 14b or the die pad 32.

図4(a)から図4(c)のようなリードフレーム30はトランジスタが実装される3本のリードを有する。ダイパッド32には電子部品20aの下面が固着される。リード34a(第1リード)は、ダイパッド32と近接して設けられたフレームパッド35a(第1フレームパッド)を有し、フレームパッド35aからダイパッド32と反対側に延伸する。リード34b(第2リード)は、ダイパッド32と近接して設けられたフレームパッド35b(第2フレームパッド)を有し、フレームパッド35bからダイパッド32と反対側に延伸する。リード34c(第3リード)はリード34aと34bの間に設けられ、ダイパッド32と一体に形成される。リード34a、34bおよび34cの延伸方向は製造誤差等を許容する範囲で略平行である。   The lead frame 30 as shown in FIGS. 4A to 4C has three leads on which transistors are mounted. The lower surface of the electronic component 20a is fixed to the die pad 32. The lead 34a (first lead) has a frame pad 35a (first frame pad) provided close to the die pad 32, and extends from the frame pad 35a to the side opposite to the die pad 32. The lead 34b (second lead) has a frame pad 35b (second frame pad) provided close to the die pad 32, and extends from the frame pad 35b to the side opposite to the die pad 32. The lead 34c (third lead) is provided between the leads 34a and 34b, and is formed integrally with the die pad 32. The extending directions of the leads 34a, 34b and 34c are substantially parallel to each other as long as manufacturing errors and the like are allowed.

このようなリードフレーム30に電子部品20aおよび20bを搭載し、リード34aから34cと電子部品20aおよび20bとを電気的に接続するためには、ボンディングワイヤ(金属細線)が用いられる。しかし、ボンディングワイヤは上方にループする形状となる。ボンディングワイヤを封止樹脂28から露出させないため、封止樹脂28が厚くなりモジュールが大型化する。   In order to mount the electronic components 20a and 20b on such a lead frame 30 and electrically connect the leads 34a to 34c to the electronic components 20a and 20b, bonding wires (thin metal wires) are used. However, the bonding wire has a shape that loops upward. Since the bonding wires are not exposed from the sealing resin 28, the thickness of the sealing resin 28 increases, and the size of the module increases.

実施例1およびその変形例によれば、図3(b)のようなシートモジュール11を形成する。シートモジュール11では、絶縁層10の下面に電子部品20aが搭載される。絶縁層10の上面を配線14a(第1配線)および配線14b(第2配線)が延伸する。配線14aは、端部にパッド15a(第1パッド)を有し、絶縁層10を貫通する貫通孔16a(第1貫通孔)を介して電子部品20aと電気的に接続される。配線14bは、端部にパッド15b(第2パッド)を有し、絶縁層10を貫通する貫通孔16b(第2貫通孔)を介して電子部品20aと電気的に接続される。パッド15aがフレームパッド35aに固着され、パッド15bがフレームパッド35bに固着される。これにより、封止樹脂28を薄くでき、モジュールを小型化できる。   According to the first embodiment and its modification, the sheet module 11 as shown in FIG. 3B is formed. In the sheet module 11, the electronic component 20a is mounted on the lower surface of the insulating layer 10. The wiring 14a (first wiring) and the wiring 14b (second wiring) extend on the upper surface of the insulating layer 10. The wiring 14a has a pad 15a (first pad) at an end, and is electrically connected to the electronic component 20a via a through hole 16a (first through hole) penetrating the insulating layer 10. The wiring 14b has a pad 15b (second pad) at an end, and is electrically connected to the electronic component 20a via a through hole 16b (second through hole) penetrating the insulating layer 10. The pad 15a is fixed to the frame pad 35a, and the pad 15b is fixed to the frame pad 35b. Thus, the thickness of the sealing resin 28 can be reduced, and the module can be downsized.

また、フレームパッド35aとリード34cとの間および/またはフレームパッド35bとリード34cとの間の絶縁層10に切込み40が設けられている。これにより、図10から図11(c)のように、樹脂27を注入するときに、空間55の絶縁層10に加わる負荷を抑制できる。   Further, a cut 40 is provided in the insulating layer 10 between the frame pad 35a and the lead 34c and / or between the frame pad 35b and the lead 34c. Thereby, as shown in FIGS. 10 to 11C, when the resin 27 is injected, the load applied to the insulating layer 10 in the space 55 can be suppressed.

実施例1の変形例1の図14(b)のように、パッド15aの上面とフレームパッド35aの下面が固着され、パッド15bの上面とフレームパッド35bの下面が固着される。パッド15aおよび15bは絶縁層10の上面に設けられているため、簡単にパッド15aおよび15bとフレームパッド35aおよび35bとを固着できる。   As shown in FIG. 14B of the first modification of the first embodiment, the upper surface of the pad 15a and the lower surface of the frame pad 35a are fixed, and the upper surface of the pad 15b and the lower surface of the frame pad 35b are fixed. Since the pads 15a and 15b are provided on the upper surface of the insulating layer 10, the pads 15a and 15b can be easily fixed to the frame pads 35a and 35b.

実施例1の変形例2および3の図15(a)から図15(c)のように、パッド15aの下面とフレームパッド35aの上面が固着され、パッド15bの下面とフレームパッド35bの上面が固着される。これにより、リード34aおよび34bを絶縁層10よりダイパッド32側に配置できる。よって、モジュールを小型化できる。   As shown in FIGS. 15A to 15C of Modifications 2 and 3 of Embodiment 1, the lower surface of pad 15a and the upper surface of frame pad 35a are fixed, and the lower surface of pad 15b and the upper surface of frame pad 35b are fixed. It is fixed. Thus, the leads 34a and 34b can be arranged closer to the die pad 32 than the insulating layer 10. Therefore, the module can be downsized.

実施例1の変形例3の図15(b)および図15(c)のように、パッド15aおよび15bの下面はシム37a(第1シム)を介しフレームパッド35aの上面と固着され、パッド15bの下面はシム37b(第2シム)を介しフレームパッド35bの上面と固着される。これにより、リード34aから34cとダイパッド32との間の屈曲を小さくできる。   As shown in FIGS. 15B and 15C of the third modification of the first embodiment, the lower surfaces of the pads 15a and 15b are fixed to the upper surface of the frame pad 35a via the shims 37a (first shims). Is fixed to the upper surface of the frame pad 35b via a shim 37b (second shim). Thereby, the bending between the leads 34a to 34c and the die pad 32 can be reduced.

実施例1の変形例1から3のように、シートモジュール11は1個の電子部品20を有してもよいし、実施例1およびその変形例4のように、シートモジュール11は複数の電子部品20aおよび20bを有してもよい。   As in the first to third modifications of the first embodiment, the seat module 11 may include one electronic component 20. As in the first and the fourth modifications, the seat module 11 includes a plurality of electronic components. It may have components 20a and 20b.

電子部品20、20aおよび20bは、パワー半導体素子であり、絶縁層10はポリイミドシートである。ポリイミドは耐熱性があり、リードフレーム30は放熱性が高い。これにより、パワー半導体素子を流れる電流を大きくすることができる。   The electronic components 20, 20a and 20b are power semiconductor elements, and the insulating layer 10 is a polyimide sheet. Polyimide has heat resistance, and the lead frame 30 has high heat dissipation. Thereby, the current flowing through the power semiconductor element can be increased.

図3(b)のように、下面に電子部品20aおよび20bが搭載され、上面に電子部品20aおよび20bに接続された配線14aおよび14bが設けられ、配線14aおよび14bの端部に近接して開口17aおよび17bが設けられた絶縁層10を有するシートモジュール11を準備する。図5から図7(b)のように、開口17aおよび17bにリード34aおよび34bの端部に設けられたフレームパッド35aおよび35bを挿入する。図8(a)および図9のように、開口17aおよび17bにリード34aおよび34bの端部のフレームパッド35aおよび35bが挿入された状態で、フレームパッド35aおよび35bを配線14aおよび14bと電気的に接続する。これにより、絶縁層10がリード34aおよび34bに対し動くことを抑制できる。よって、接合不良を抑制できる。   As shown in FIG. 3 (b), electronic components 20a and 20b are mounted on the lower surface, and wirings 14a and 14b connected to the electronic components 20a and 20b are provided on the upper surface, and close to the ends of the wirings 14a and 14b. A sheet module 11 having an insulating layer 10 provided with openings 17a and 17b is prepared. As shown in FIGS. 5 to 7B, the frame pads 35a and 35b provided at the ends of the leads 34a and 34b are inserted into the openings 17a and 17b. As shown in FIGS. 8A and 9, in a state where frame pads 35a and 35b at the ends of leads 34a and 34b are inserted into openings 17a and 17b, frame pads 35a and 35b are electrically connected to wirings 14a and 14b. Connect to Thereby, the movement of the insulating layer 10 with respect to the leads 34a and 34b can be suppressed. Therefore, poor joining can be suppressed.

開口17aおよび17bにリード34aおよび34bの端部のフレームパッド35aおよび35bを挿入する工程は、電子部品20aおよび20bの下面が固着されるダイパッド32と、リード34aおよび34bとを有するリードフレーム30を準備し、フレームパッド35aおよび35bを開口17aおよび17bに挿入した状態で、リードフレーム30にシートモジュール11を固定する工程を含む。これにより、接合不良を抑制できる。   The step of inserting the frame pads 35a and 35b at the ends of the leads 34a and 34b into the openings 17a and 17b includes forming the die frame 32 to which the lower surfaces of the electronic components 20a and 20b are fixed, and the lead frame 30 having the leads 34a and 34b. A step of preparing and fixing the sheet module 11 to the lead frame 30 with the frame pads 35a and 35b inserted into the openings 17a and 17b is included. As a result, poor joining can be suppressed.

図3(b)のように、配線14aのパッド15aと配線14bのパッド15bとの間に切込み40が設けられた絶縁層10を有するシートモジュール11を準備する。図5から図7(b)のように、リードフレーム30に、シートモジュール11を固定する。図10から図11(c)のように、シートモジュール11とリードフレーム30とを樹脂封止する。樹脂封止する工程において、溶融した樹脂27が切込み40を通過する。これにより、樹脂27による絶縁層10への負荷を抑制できる。   As shown in FIG. 3B, a sheet module 11 having an insulating layer 10 in which a cut 40 is provided between the pad 15a of the wiring 14a and the pad 15b of the wiring 14b is prepared. As shown in FIGS. 5 to 7B, the seat module 11 is fixed to the lead frame 30. As shown in FIGS. 10 to 11C, the sheet module 11 and the lead frame 30 are resin-sealed. In the resin sealing step, the molten resin 27 passes through the cuts 40. Thereby, the load on the insulating layer 10 due to the resin 27 can be suppressed.

図11(a)および図11(b)のように、樹脂封止する工程において、ダイパッド32の上面と平行方向および/またはダイパッド32の下面から上面の方向に溶融した樹脂27が流れるように樹脂27を注入するゲート51が設けられた上金型50および下金型52(金型)を用いる。これにより、パッド15aおよび15bがフレームパッド35aおよび35bから剥がれることを抑制できる。   As shown in FIGS. 11A and 11B, in the resin sealing step, the resin 27 is melted so that the molten resin 27 flows in a direction parallel to the upper surface of the die pad 32 and / or in a direction from the lower surface of the die pad 32 to the upper surface. An upper die 50 and a lower die 52 (die) provided with a gate 51 for injecting 27 are used. This can prevent the pads 15a and 15b from being peeled off from the frame pads 35a and 35b.

実施例1の変形例4の図16(a)および図16(b)のように、シートモジュール11では、絶縁層10の下面に電子部品20a(第1電子部品)および電子部品20b(第2電子部品)が搭載される。配線14aは貫通孔16aを介し電子部品20aと電気的に接続され、配線14bは貫通孔16bおよび/または16cを介し、電子部品20aおよび/または20bと電気的に接続される。このような電子部品20aと20bとの間の絶縁層10にスリット41が設けられる。これにより、絶縁層10に応力が加わることを抑制できる。よって、電子部品20aおよび20bと配線14a、14bまたはダイパッド32とが剥がることを抑制できる。   As shown in FIGS. 16A and 16B of the fourth modification of the first embodiment, in the sheet module 11, the electronic component 20a (first electronic component) and the electronic component 20b (second component) are provided on the lower surface of the insulating layer 10. Electronic components). The wiring 14a is electrically connected to the electronic component 20a via the through hole 16a, and the wiring 14b is electrically connected to the electronic component 20a and / or 20b via the through hole 16b and / or 16c. A slit 41 is provided in the insulating layer 10 between such electronic components 20a and 20b. Thereby, stress can be suppressed from being applied to the insulating layer 10. Therefore, it is possible to prevent the electronic components 20a and 20b from being separated from the wirings 14a and 14b or the die pad 32.

[実施例1の変形例5]
図17(a)は、実施例1の変形例5におけるシートモジュールの平面図である。図17(a)に示すように、実施例1の変形例5におけるシートモジュール11では、パッド15aおよび15bの先端に開口17aおよび17bをそれぞれ囲むように、それぞれ金属層18aおよび18bが設けられている。金属層18aおよび18bはパッド15aおよび15bと同じ材料からなり、配線14aおよび14bと同時に形成されている。これにより、パッド15aと金属層18aとは接続し一体に設けられ、パッド15bと金属層18bとは接続し一体に設けられている。その他の構成は実施例1の図3(b)と同じであり説明を省略する。
[Modification 5 of Embodiment 1]
FIG. 17A is a plan view of a seat module according to a fifth modification of the first embodiment. As shown in FIG. 17A, in the sheet module 11 according to the fifth modification of the first embodiment, the metal layers 18a and 18b are provided at the tips of the pads 15a and 15b so as to surround the openings 17a and 17b, respectively. I have. The metal layers 18a and 18b are made of the same material as the pads 15a and 15b, and are formed simultaneously with the wirings 14a and 14b. Thus, the pad 15a and the metal layer 18a are connected and provided integrally, and the pad 15b and the metal layer 18b are connected and provided integrally. Other configurations are the same as those in FIG. 3B of the first embodiment, and a description thereof will be omitted.

図17(b)は、実施例1の変形例5におけるモジュールの製造方法を示す平面図である。図17(b)に示すように、図6から図8(b)と同様に、フレームパッド35aおよび35bを開口17aおよび17bにそれぞれ挿入し、パッド15aおよび15bとフレームパッド35aおよび35bとをそれぞれ接合する。その後、図17(a)における絶縁層10の4つの領域42をレーザ光、型抜き装置内またはカッター等を用い切断する。これにより、パッド15aと15bとの間に切込み40が形成される。パッド15aおよび15bの先端に、開口17aおよび17bを有する金属層18aおよび18bがそれぞれ残存し、開口17aおよび17bにフレームパッド35aおよび35bがそれぞれ挿入されている。その他の構成は実施例1の図9と同じであり説明を省略する。   FIG. 17B is a plan view illustrating the module manufacturing method in the fifth modification of the first embodiment. As shown in FIG. 17B, similarly to FIGS. 6 to 8B, frame pads 35a and 35b are inserted into openings 17a and 17b, respectively, and pads 15a and 15b and frame pads 35a and 35b are respectively connected. Join. After that, the four regions 42 of the insulating layer 10 in FIG. 17A are cut using a laser beam, the inside of a die-cutting device, a cutter, or the like. As a result, a cut 40 is formed between the pads 15a and 15b. Metal layers 18a and 18b having openings 17a and 17b remain at the tips of pads 15a and 15b, respectively, and frame pads 35a and 35b are inserted into openings 17a and 17b, respectively. Other configurations are the same as those of the first embodiment shown in FIG.

[実施例1の変形例6]
図18(a)は、実施例1の変形例6におけるシートモジュールの平面図である。図18(a)に示すように、実施例1の変形例6におけるシートモジュール11では、領域42が開口17cのY方向の辺とほぼ同一直線状に2箇所設けられている。その他の構成は実施例1の変形例5の図17(a)と同じであり説明を省略する。
[Modification 6 of Embodiment 1]
FIG. 18A is a plan view of the seat module according to the sixth modification of the first embodiment. As shown in FIG. 18A, in the sheet module 11 according to the sixth modification of the first embodiment, two regions 42 are provided substantially in the same straight line as the sides of the opening 17c in the Y direction. The other configuration is the same as that of FIG. 17A of the fifth modification of the first embodiment, and the description is omitted.

図18(b)は、実施例1の変形例6におけるモジュールの製造方法を示す平面図である。図18(b)に示すように、図18(a)における絶縁層10の2つの領域42をレーザ光、型抜き装置内またはカッター等を用い切断する。これにより、切込み40は形成されず、絶縁層10からパッド15a、15b、金属層18aおよび18bが延出する。金属層18aおよび18bの開口17aおよび17bにフレームパッド35aおよび35bがそれぞれ挿入されている。その他の構成は実施例1の変形例5の図17(b)と同じであり説明を省略する。   FIG. 18B is a plan view illustrating the method for manufacturing the module in Modification 6 of Example 1. As shown in FIG. 18B, the two regions 42 of the insulating layer 10 in FIG. 18A are cut using a laser beam, the inside of a die-cutting device, a cutter, or the like. As a result, the cuts 40 are not formed, and the pads 15a and 15b and the metal layers 18a and 18b extend from the insulating layer 10. Frame pads 35a and 35b are inserted into openings 17a and 17b of metal layers 18a and 18b, respectively. The other configuration is the same as that of FIG. 17B of the fifth modification of the first embodiment, and the description is omitted.

[実施例1の変形例7]
図19(a)は、実施例1の変形例7におけるシートモジュールの平面図である。図19(a)に示すように、実施例1の変形例7におけるシートモジュール11では、パッド15aおよび15bと金属層18aおよび18bとが空間18cを介しそれぞれ分離している。パッド15aおよび15bと金属層18aおよび18bとは同じ材料からなってもよいし、異なる材料からなってもよい。その他の構成は実施例1の変形例5の図17(a)と同じであり説明を省略する。
[Variation 7 of Embodiment 1]
FIG. 19A is a plan view of a seat module according to a seventh modification of the first embodiment. As shown in FIG. 19A, in the sheet module 11 according to the seventh modification of the first embodiment, the pads 15a and 15b and the metal layers 18a and 18b are separated from each other via a space 18c. The pads 15a and 15b and the metal layers 18a and 18b may be made of the same material or different materials. The other configuration is the same as that of FIG. 17A of the fifth modification of the first embodiment, and the description is omitted.

図19(b)は、実施例1の変形例7におけるモジュールの製造方法を示す平面図である。図19(b)に示すように、図19(a)における絶縁層10の4つの領域42をレーザ光、型抜き装置内またはカッター等を用い切断する。これにより、パッド15aと15bとの間に切込み40が形成される。パッド15aおよび15bの先端に金属層18aおよび18bがそれぞれ接合されている。これにより、金属層18aおよび18bは残存する。金属層18aおよび18bの開口17aおよび17bにフレームパッド35aおよび35bがそれぞれ挿入されている。その他の構成は実施例1の変形例5の図17(b)と同じであり説明を省略する。   FIG. 19B is a plan view illustrating the method for manufacturing the module in Modification 7 of Example 1. As shown in FIG. 19B, the four regions 42 of the insulating layer 10 in FIG. 19A are cut by using a laser beam, the inside of a die-cutting device, a cutter, or the like. As a result, a cut 40 is formed between the pads 15a and 15b. Metal layers 18a and 18b are joined to the tips of pads 15a and 15b, respectively. As a result, the metal layers 18a and 18b remain. Frame pads 35a and 35b are inserted into openings 17a and 17b of metal layers 18a and 18b, respectively. The other configuration is the same as that of FIG. 17B of the fifth modification of the first embodiment, and the description is omitted.

[実施例1の変形例8]
図20(a)は、実施例1の変形例8におけるシートモジュールの平面図である。図20(a)に示すように、実施例1の変形例8におけるシートモジュール11では、領域42が開口17cのY方向の辺とほぼ同一直線状に2箇所設けられている。その他の構成は実施例1の変形例6の図19(a)と同じであり説明を省略する。
[Eighth Modification of First Embodiment]
FIG. 20A is a plan view of the seat module according to the eighth modification of the first embodiment. As shown in FIG. 20A, in the sheet module 11 according to the eighth modification of the first embodiment, two regions 42 are provided substantially in the same straight line as the Y-direction side of the opening 17c. The other configuration is the same as that of FIG. 19A of the sixth modification of the first embodiment, and the description is omitted.

図20(b)は、実施例1の変形例8におけるモジュールの製造方法を示す平面図である。図20(b)に示すように、図20(a)における絶縁層10の2つの領域42をレーザ光、型抜き装置内またはカッター等を用い切断する。これにより、切込み40は形成されず、絶縁層10からパッド15aおよび15bが延出する。金属層18aおよび18bは、パッド15aおよび15bからそれぞれ分離される。その他の構成は実施例1の変形例6の図19(b)と同じであり説明を省略する。   FIG. 20B is a plan view illustrating the manufacturing method of the module according to the eighth modification of the first embodiment. As shown in FIG. 20B, the two regions 42 of the insulating layer 10 in FIG. 20A are cut using a laser beam, the inside of a die-cutting apparatus, a cutter, or the like. As a result, the cuts 40 are not formed, and the pads 15a and 15b extend from the insulating layer 10. Metal layers 18a and 18b are separated from pads 15a and 15b, respectively. The other configuration is the same as that of FIG. 19B of the sixth modification of the first embodiment, and the description is omitted.

実施例1の変形例5から8のように、開口17aおよび17bにフレームパッド35aおよび35bをそれぞれ挿入するときに、開口17aおよび17bを囲むように絶縁層10に金属層18aおよび18bがそれぞれ設けられている。すなわち、金属層18aおよび18bは、パッド15aおよび15bに近接する開口17aおよび17bを囲むように絶縁層10に設けられている。これにより、絶縁層10が可撓性を有しても、金属層18aおよび18bが絶縁層10を補強する。このため、開口17aおよび17bへのフレームパッド35aおよび35bの挿入が容易となる。   As in Modifications 5 to 8 of Embodiment 1, when inserting frame pads 35a and 35b into openings 17a and 17b, respectively, metal layers 18a and 18b are provided in insulating layer 10 so as to surround openings 17a and 17b, respectively. Have been. That is, metal layers 18a and 18b are provided in insulating layer 10 so as to surround openings 17a and 17b close to pads 15a and 15b. Thus, even if the insulating layer 10 has flexibility, the metal layers 18a and 18b reinforce the insulating layer 10. This facilitates insertion of the frame pads 35a and 35b into the openings 17a and 17b.

金属層18aおよび18bの幅は開口17aおよび17bの最小幅より小さいことが好ましい。これにより、シートモジュールの小型化が可能となる。金属層18aおよび18bが絶縁層10を補強するため、金属層18aと18bと開口17aおよび17bとの距離は開口17aおよび17bの最小幅より小さいことが好ましい。また、金属層18aと18bとパッド15aおよび15bとの空間18cの幅は、開口17aおよび17bの最小幅より小さいことが好ましい。   The width of the metal layers 18a and 18b is preferably smaller than the minimum width of the openings 17a and 17b. As a result, the size of the seat module can be reduced. Since the metal layers 18a and 18b reinforce the insulating layer 10, the distance between the metal layers 18a and 18b and the openings 17a and 17b is preferably smaller than the minimum width of the openings 17a and 17b. The width of the space 18c between the metal layers 18a and 18b and the pads 15a and 15b is preferably smaller than the minimum width of the openings 17a and 17b.

実施例1の変形例5および6では、パッド15aおよび15bと金属層18aおよび18bとが接続されている。これにより、パッド15aおよび15bに加え金属層18aおよび18bの一部がフレームパッド35aおよび35bとそれぞれ接合するため、接合強度を大きくできる。   In Modifications 5 and 6 of Embodiment 1, pads 15a and 15b are connected to metal layers 18a and 18b. Thereby, in addition to the pads 15a and 15b, a part of the metal layers 18a and 18b is bonded to the frame pads 35a and 35b, respectively, so that bonding strength can be increased.

実施例1の変形例7および8では、パッド15aおよび15bと金属層18aおよび18bとがそれぞれ分離されている。これにより、開口17aおよび17bにフレームパッド35aおよび35bをそれぞれ挿入するときに、パッド15aおよび15bに対し金属層18aおよび18bがそれぞれ動きやすい。これにより、開口17aおよび17bにフレームパッド35aおよび35bをそれぞれ挿入するときに、開口17aおよび17bが自由に動くため、開口17aおよび17bにフレームパッド35aおよび35bをそれぞれ挿入しやすくなる。   In the modified examples 7 and 8 of the first embodiment, the pads 15a and 15b are separated from the metal layers 18a and 18b, respectively. Thereby, when frame pads 35a and 35b are inserted into openings 17a and 17b, respectively, metal layers 18a and 18b easily move relative to pads 15a and 15b, respectively. Thus, when the frame pads 35a and 35b are inserted into the openings 17a and 17b, respectively, the openings 17a and 17b move freely, so that it becomes easy to insert the frame pads 35a and 35b into the openings 17a and 17b, respectively.

実施例1の変形例5および7では、領域42における金属層18aおよび18bの幅が小さい。実施例1の変形例6および8では、領域42におけるパッド15aおよび15bの幅が大きい。絶縁層10を切断する領域に金属層が接合されていると、絶縁層10の切断が難しくなる。よって、実施例1の変形例5および7では、実施例1の変形例6および8に比べ、領域42における絶縁層10の切断が容易となる。   In the modified examples 5 and 7 of the first embodiment, the widths of the metal layers 18a and 18b in the region 42 are small. In the modified examples 6 and 8 of the first embodiment, the width of the pads 15a and 15b in the region 42 is large. If the metal layer is bonded to the region where the insulating layer 10 is to be cut, it becomes difficult to cut the insulating layer 10. Therefore, in the modified examples 5 and 7 of the first embodiment, the cutting of the insulating layer 10 in the region 42 is easier than in the modified examples 6 and 8 of the first embodiment.

実施例1の変形例6および8では、パッド15aおよび15bの先端に絶縁層10が設けられていない。よって、図11(a)から図11(b)のように、樹脂封止のときに、絶縁層10により樹脂の流れが阻害されることを抑制できる。実施例1の変形例8では、パッド15aおよび15bの先端に金属層18aおよび18bが設けられていない。よって、樹脂封止のときに、金属層18aおよび18bによる樹脂の流れが阻害されることを抑制できる。   In the modified examples 6 and 8 of the first embodiment, the insulating layer 10 is not provided at the tips of the pads 15a and 15b. Therefore, as shown in FIG. 11A to FIG. 11B, it is possible to suppress the flow of the resin from being hindered by the insulating layer 10 during the resin sealing. In the modified example 8 of the first embodiment, the metal layers 18a and 18b are not provided at the tips of the pads 15a and 15b. Therefore, it is possible to suppress the flow of the resin from being hindered by the metal layers 18a and 18b during the resin sealing.

実施例1およびその変形例では、パワー半導体素子を搭載するパワーモジュールを例に説明したが、パワー半導体素子以外の電子部品を搭載するモジュールでもよい。   In the first embodiment and its modifications, a power module on which a power semiconductor element is mounted has been described as an example, but a module on which electronic components other than the power semiconductor element are mounted may be used.

図21(a)は、実施例2に係るシートモジュールの平面図、図21(b)は、図21(a)の電子部品周辺の拡大図である。図22は、図21(a)のA−A断面図である。絶縁層110の平面方向のうち端子122aから端子122bの方向をX方向、X方向に直交する方向をY方向、絶縁層110の厚さ方向をZ方向とする。図21(a)および図21(b)では、絶縁層110、配線114a、114b、開口115、貫通孔116aから116c、電子部品120a、120b、端子122aおよび122bを図示する。図21(a)および図21(b)では、貫通孔116a、116bおよび116cの個数をそれぞれ1個、16個および1個として図示し、図22では、貫通孔116bの個数を2個として図示しているが、貫通孔116aから116cの個数は任意に設定できる。例えば、貫通孔116aおよび116cは2個以上でもよいし、貫通孔116bは1個でもよい。   FIG. 21A is a plan view of the seat module according to the second embodiment, and FIG. 21B is an enlarged view around the electronic component of FIG. FIG. 22 is a cross-sectional view taken along the line AA of FIG. Of the planar direction of the insulating layer 110, the direction from the terminal 122a to the terminal 122b is the X direction, the direction orthogonal to the X direction is the Y direction, and the thickness direction of the insulating layer 110 is the Z direction. FIGS. 21A and 21B illustrate the insulating layer 110, the wirings 114a and 114b, the openings 115, the through holes 116a to 116c, the electronic components 120a and 120b, and the terminals 122a and 122b. 21 (a) and 21 (b), the numbers of the through holes 116a, 116b and 116c are shown as one, sixteen and one, respectively. In FIG. 22, the number of the through holes 116b is shown as two. Although shown, the number of through holes 116a to 116c can be set arbitrarily. For example, the number of through holes 116a and 116c may be two or more, and the number of through holes 116b may be one.

図21(a)から図22に示すように、絶縁層110の下面に接合層112が設けられている。絶縁層110は、ポリイミド層等の可撓性を有する樹脂絶縁層である。接合層112の下面に電子部品120aおよび120bが搭載されている。接合層112は例えばエポキシ樹脂接着剤等の樹脂接着剤であり、絶縁層110と電子部品120aおよび120bとを接合する。絶縁層110の厚さは例えば20μmから50μmである。接合層112の厚さは例えば5μmから20μmであり、絶縁層110の厚さより小さい。   As shown in FIGS. 21A to 22, a bonding layer 112 is provided on the lower surface of the insulating layer 110. The insulating layer 110 is a flexible resin insulating layer such as a polyimide layer. Electronic components 120a and 120b are mounted on the lower surface of bonding layer 112. The bonding layer 112 is a resin adhesive such as an epoxy resin adhesive, and bonds the insulating layer 110 to the electronic components 120a and 120b. The thickness of the insulating layer 110 is, for example, 20 μm to 50 μm. The thickness of the bonding layer 112 is, for example, 5 μm to 20 μm, and is smaller than the thickness of the insulating layer 110.

電子部品120aおよび120bは、パワー素子であり、例えばIGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタまたはFET(Field Effect Transistor)等のトランジスタまたはダイオードである。トランジスタまたはダイオードには、Si、GaNまたはSiC等の半導体が用いられる。電子部品120aおよび120bは、ベアチップ状態で絶縁層110に実装されている。電子部品120aおよび120bは、ベアチップが封止されて実装されたパッケージでもよい。図21(a)および図22の例では、電子部品120aは、上面と下面との間に電流が流れる縦型のSiCトランジスタのベアチップである。電子部品120bは、上面と下面との間に電流が流れる縦型のダイオードである。   The electronic components 120a and 120b are power devices, for example, transistors or diodes such as IGBTs (Insulated Gate Bipolar Transistors), bipolar transistors or FETs (Field Effect Transistors). A semiconductor such as Si, GaN, or SiC is used for the transistor or the diode. Electronic components 120a and 120b are mounted on insulating layer 110 in a bare chip state. The electronic components 120a and 120b may be packages in which bare chips are sealed and mounted. In the examples of FIGS. 21A and 22, the electronic component 120a is a bare chip of a vertical SiC transistor in which a current flows between the upper surface and the lower surface. The electronic component 120b is a vertical diode in which a current flows between the upper surface and the lower surface.

電子部品120aの上面に端子122aおよび122bが設けられ、下面に端子122cが設けられている。端子122a、122bおよび122cはそれぞれゲート端子、ソース端子およびドレイン端子である。電子部品120bの上面に端子122dが設けられ、下面に端子122eが設けられている。端子122dおよび122eはそれぞれアノード端子およびカソード端子である。端子122aから122eは、電子部品120aおよび120bを製造する工程において、予め形成されたものであり、例えば銅、金またはアルミニウム等の金属層である。   Terminals 122a and 122b are provided on the upper surface of electronic component 120a, and terminal 122c is provided on the lower surface. Terminals 122a, 122b, and 122c are a gate terminal, a source terminal, and a drain terminal, respectively. The terminal 122d is provided on the upper surface of the electronic component 120b, and the terminal 122e is provided on the lower surface. Terminals 122d and 122e are an anode terminal and a cathode terminal, respectively. The terminals 122a to 122e are formed in advance in a process of manufacturing the electronic components 120a and 120b, and are, for example, a metal layer such as copper, gold, or aluminum.

絶縁層110および接合層112を貫通する貫通孔116aから116cが設けられている。貫通孔116aは1個設けられ、貫通孔116bは2つの端子122bに各々6個設けられている。ソース端子およびドレイン端子には大電流が流れる。ゲート端子は制御端子であるため、大きな電流は流れない。このため、端子122aは端子122bより小さい。また、貫通孔116aの総面積は貫通孔116bの総面積より小さい。貫通孔116aから116cの大きさは例えば30μmから500μmである。   Through holes 116a to 116c penetrating the insulating layer 110 and the bonding layer 112 are provided. One through hole 116a is provided, and six through holes 116b are provided in each of the two terminals 122b. A large current flows through the source terminal and the drain terminal. Since the gate terminal is a control terminal, no large current flows. Therefore, the terminal 122a is smaller than the terminal 122b. The total area of the through holes 116a is smaller than the total area of the through holes 116b. The size of the through holes 116a to 116c is, for example, 30 μm to 500 μm.

貫通孔116aから116cの内面および絶縁層110上に配線114aおよび114bが設けられている。配線114aは貫通孔116aを介し端子122a(ゲート端子)に電気的に接続される。配線114bは貫通孔116bを介し端子122b(ソース端子)に電気的に接続され、貫通孔116cを介し端子122d(アノード端子)に電気的に接続される。配線114aおよび114bは銅層等の金属層からなる導電パターンである。配線114aおよび114bの厚さは、大電流が流れることから例えば50μmから300μmであり絶縁層110の厚さより大きい。配線114aおよび114bの厚さは、10μm程度まで薄くてもよい。絶縁層110の下側辺側に近接して、2つのパッド113aと113bが設けられ、配線114aおよび114bは、前記パッド113a(ゲートパッドGP)およびパッド113b(ソースパッドSP)から上側側辺に延在されている。ゲート端子、ソース端子と接続される部分を、パッドと呼ぶが、ここでは、パッドも含めた導電パターン全体を配線と呼んでいる。   Wirings 114 a and 114 b are provided on the inner surfaces of the through holes 116 a to 116 c and on the insulating layer 110. The wiring 114a is electrically connected to the terminal 122a (gate terminal) via the through hole 116a. The wiring 114b is electrically connected to the terminal 122b (source terminal) via the through hole 116b, and is electrically connected to the terminal 122d (anode terminal) via the through hole 116c. The wirings 114a and 114b are conductive patterns made of a metal layer such as a copper layer. The thickness of the wirings 114a and 114b is, for example, 50 μm to 300 μm because a large current flows, and is larger than the thickness of the insulating layer 110. The thickness of the wirings 114a and 114b may be as thin as about 10 μm. Two pads 113a and 113b are provided close to the lower side of the insulating layer 110, and the wirings 114a and 114b are connected to the upper side from the pads 113a (gate pad GP) and 113b (source pad SP). Has been extended. A portion connected to the gate terminal and the source terminal is called a pad. Here, the entire conductive pattern including the pad is called a wiring.

電子部品120aおよび120b下に金属層126が設けられている。金属層126は、接合層124を介し端子122c(ドレイン端子)および端子122e(カソード端子)と電気的に接続されている。接合層124は、例えば銅ペーストまたは銀ペースト等の金属ペーストまたは半田等の導電性接合層である。金属層126は、例えば銅層、アルミニウムまたは金を主材料とした金属層であり、トランジスタパッケージに採用されるリードフレームにおけるトランジスタチップが固着されるアイランドと呼ばれるダイパッドである。金属層126にはグランド電位が供給される。なお、金属層126の具体例は、後述する。また、封止樹脂が設けられる前の、絶縁層110に配線114a、114b、電子部品120aおよび120bが設けられたシートをシートモジュール111と呼ぶ。   A metal layer 126 is provided below the electronic components 120a and 120b. The metal layer 126 is electrically connected to the terminal 122c (drain terminal) and the terminal 122e (cathode terminal) via the bonding layer 124. The bonding layer 124 is a conductive bonding layer such as a metal paste such as a copper paste or a silver paste or a solder. The metal layer 126 is, for example, a copper layer, a metal layer mainly composed of aluminum or gold, and is a die pad called an island to which a transistor chip in a lead frame employed in a transistor package is fixed. A ground potential is supplied to the metal layer 126. Note that a specific example of the metal layer 126 will be described later. Further, a sheet in which the wirings 114a and 114b and the electronic components 120a and 120b are provided on the insulating layer 110 before the sealing resin is provided is referred to as a sheet module 111.

金属層126上に電子部品120a、120b、絶縁層110、配線114aおよび114bを覆うように封止樹脂128が設けられている。封止樹脂128は、熱硬化性樹脂または熱可塑性樹脂であり、例えばエポキシ樹脂またはフェノール樹脂である。   A sealing resin 128 is provided on the metal layer 126 so as to cover the electronic components 120a and 120b, the insulating layer 110, and the wirings 114a and 114b. The sealing resin 128 is a thermosetting resin or a thermoplastic resin, for example, an epoxy resin or a phenol resin.

端子122aと122bとの間に、絶縁層110および接合層112を貫通する開口115が設けられている。この開口115はスリット状であり、開口115のX方向の幅は例えば5μmから50μmであり、Y方向の長さは例えば100μm以上である。   An opening 115 penetrating through the insulating layer 110 and the bonding layer 112 is provided between the terminals 122a and 122b. The opening 115 has a slit shape. The width of the opening 115 in the X direction is, for example, 5 μm to 50 μm, and the length in the Y direction is, for example, 100 μm or more.

貫通孔116aは、端子122aと配線114aとがコンタクトする面積が小さい。このため、絶縁層110、配線114aおよび金属層126等の熱膨張係数の違いから、貫通孔116aに負荷が加わり、接続部の亀裂および/または膜剥がれなどが発生する。よってこれらを抑制するため、開口115(スリット)を設けることで、その応力を緩和させることができる。   The through hole 116a has a small area where the terminal 122a contacts the wiring 114a. Therefore, a load is applied to the through-hole 116a due to a difference in thermal expansion coefficient between the insulating layer 110, the wiring 114a, the metal layer 126, and the like, and cracks and / or film peeling of the connection portion occur. Therefore, in order to suppress these, by providing the opening 115 (slit), the stress can be reduced.

図23(a)から図24(b)は、実施例2に係るモジュールの製造方法を示す断面図である。図23(a)に示すように、絶縁層110の下面に接合層112を塗布する。接合層112の塗布は、例えばスピンコート法、スプレコート法またはインクジェット法を用いる。なお、予め接合層112が形成された絶縁層110を用意してもよい。また接合層112は、絶縁層110の全域ではなく、電子部品120aおよび120bを実装する領域に部分的に形成してもよい。   FIGS. 23A to 24B are cross-sectional views illustrating a module manufacturing method according to the second embodiment. As shown in FIG. 23A, a bonding layer 112 is applied to the lower surface of the insulating layer 110. The bonding layer 112 is applied by, for example, a spin coating method, a spray coating method, or an inkjet method. Note that the insulating layer 110 in which the bonding layer 112 is formed in advance may be prepared. Further, the bonding layer 112 may be partially formed in a region where the electronic components 120a and 120b are mounted, instead of the entire region of the insulating layer 110.

図23(b)に示すように、絶縁層110および接合層112を貫通する貫通孔116aから116cを形成する。貫通孔116aから116cは、例えば紫外線、可視光または赤外線のレーザ光117を照射することにより形成する。   As shown in FIG. 23B, through holes 116a to 116c penetrating the insulating layer 110 and the bonding layer 112 are formed. The through holes 116a to 116c are formed by irradiating, for example, ultraviolet, visible or infrared laser light 117.

図23(c)に示すように、接合層112の下面に電子部品120aおよび120bを仮接着させる。その後、熱処理することにより、接合層112を硬化させ電子部品120aおよび120bと絶縁層110とを接合する。これにより、電子部品120aおよび120bを絶縁層110に固定する。熱処理は例えば200℃から300℃の温度で実施する。この状態で、電子部品120aおよび120bの端子122a、122bおよび122dはそれぞれ貫通孔116a、116bおよび116cに露出する。なお、図23(b)のレーザ加工を行わず、電子部品120aおよび120bを絶縁層110に接着固定してから、貫通孔116aから116cを開口してもよい。ただし、この場合、電子部品120aおよび120bには、レーザによる熱負荷が加わる。よって、電子部品120aおよび120bを絶縁層110に搭載する前に貫通孔116aから116cを形成することが好ましい。   As shown in FIG. 23C, the electronic components 120a and 120b are temporarily bonded to the lower surface of the bonding layer 112. Thereafter, the heat treatment is performed to cure the bonding layer 112 and bond the electronic components 120a and 120b to the insulating layer 110. Thereby, electronic components 120a and 120b are fixed to insulating layer 110. The heat treatment is performed, for example, at a temperature of 200 ° C to 300 ° C. In this state, terminals 122a, 122b and 122d of electronic components 120a and 120b are exposed to through holes 116a, 116b and 116c, respectively. 23B, the electronic components 120a and 120b may be bonded and fixed to the insulating layer 110, and then the through holes 116a to 116c may be opened. However, in this case, a thermal load by a laser is applied to the electronic components 120a and 120b. Therefore, it is preferable to form the through holes 116a to 116c before mounting the electronic components 120a and 120b on the insulating layer 110.

図23(d)に示すように、絶縁層110の上面、貫通孔116aから116cの内面に配線114aおよび114bを形成する。配線114aおよび114bの形成方法を説明する。絶縁層110の上面、貫通孔116aおよび116bの内面にシード層を形成する。シード層は、例えばスパッタリング法を用い形成する。シード層は、例えば絶縁層110側からチタン層および銅層等の金属層である。そして、形成されたシード層の上面に、電解メッキ法でメッキ層を形成する。メッキ層は例えば銅層等の金属層である。メッキ層は、例えばシード層に電流を供給することによる電解メッキ法を用い形成する。シード層およびメッキ層により配線114aおよび114bが形成される。なお、メッキ層を絶縁層110の全面に形成した後、フォトリソグラフィ法およびエッチング法を用いメッキ層をパターニングしてもよい。あるいは、絶縁層110に、フォトリソグラフィ法を用い、配線114aおよび114bの形成領域に開口を有するフォトレジストを形成する。その後、フォトレジストの開口にメッキ層を形成してもよい。   As shown in FIG. 23D, wirings 114a and 114b are formed on the upper surface of the insulating layer 110 and on the inner surfaces of the through holes 116a to 116c. A method for forming the wirings 114a and 114b will be described. A seed layer is formed on the upper surface of the insulating layer 110 and on the inner surfaces of the through holes 116a and 116b. The seed layer is formed using, for example, a sputtering method. The seed layer is, for example, a metal layer such as a titanium layer and a copper layer from the insulating layer 110 side. Then, a plating layer is formed on the upper surface of the formed seed layer by an electrolytic plating method. The plating layer is, for example, a metal layer such as a copper layer. The plating layer is formed by using, for example, an electrolytic plating method by supplying a current to the seed layer. Wirings 114a and 114b are formed by the seed layer and the plating layer. After the plating layer is formed over the entire surface of the insulating layer 110, the plating layer may be patterned using a photolithography method and an etching method. Alternatively, a photoresist having an opening in a region where the wirings 114a and 114b are formed is formed in the insulating layer 110 by a photolithography method. Thereafter, a plating layer may be formed in the opening of the photoresist.

図24(a)に示すように、絶縁層110および接合層112を貫通する開口115を形成する。開口115は、例えば紫外線、可視光または赤外線のレーザ光113を照射することにより形成する。開口115は、図23(b)において貫通孔116aから116cの形成と同時に行ってもよい。電子部品120aおよび120bを絶縁層110に搭載した後に開口115を形成すると、電子部品120aおよび120bに熱が加わり電子部品120aおよび120bが劣化することがある。開口115を図23(b)と同時に形成すると、電子部品120aおよび120bの劣化を抑制できる。図23(b)において開口115を形成すると、図23(c)において、開口115を介して絶縁層110の電子部品120aおよび120b側にメッキ液が侵入し、メッキ層が形成されることがある。このような不具合を抑制するため、配線114aおよび114bを形成する前に開口115をフォトレジストまたはフィルム等で覆ってもよい。開口115は、カッターなどで切り目を入れることで形成してもよい。   As shown in FIG. 24A, an opening 115 penetrating through the insulating layer 110 and the bonding layer 112 is formed. The opening 115 is formed by, for example, irradiating an ultraviolet, visible, or infrared laser beam 113. The opening 115 may be formed simultaneously with the formation of the through holes 116a to 116c in FIG. If the opening 115 is formed after the electronic components 120a and 120b are mounted on the insulating layer 110, heat is applied to the electronic components 120a and 120b, and the electronic components 120a and 120b may deteriorate. When the opening 115 is formed simultaneously with FIG. 23B, the deterioration of the electronic components 120a and 120b can be suppressed. When the opening 115 is formed in FIG. 23B, a plating solution may enter the insulating layer 110 into the electronic components 120a and 120b through the opening 115 in FIG. 23C, and a plating layer may be formed. . To suppress such a problem, the opening 115 may be covered with a photoresist or a film before forming the wirings 114a and 114b. The opening 115 may be formed by making a cut with a cutter or the like.

図24(b)に示すように、端子122cおよび122eと金属層126とを接合する。接合方法として、端子122cおよび122eの下面または金属層126の上面に接合層124を塗布する。接合層124は、半田または導電性ペーストであり、例えば印刷法、スピンコート法、スプレコート法またはインクジェット法を用いて形成する。続いて、接合層124と端子122c、122eおよび金属層126とを接触させ、熱処理することで、接合層124を焼成し、端子122cおよび122eと金属層126を接合する。これにより、端子122cおよび122eと金属層126とが熱的、機械的かつ電気的に接合し固定される。熱処理温度は例えば180℃から300℃程度であり、絶縁層110および接合層112が軟化しない程度の温度とする。その後、封止樹脂128を形成してもよい。これにより、実施例2に係るモジュールが完成する。   As shown in FIG. 24B, the terminals 122c and 122e are joined to the metal layer 126. As a bonding method, a bonding layer 124 is applied to the lower surfaces of the terminals 122c and 122e or the upper surface of the metal layer 126. The bonding layer 124 is solder or a conductive paste, and is formed by using, for example, a printing method, a spin coating method, a spray coating method, or an inkjet method. Subsequently, the bonding layer 124 is brought into contact with the terminals 122c and 122e and the metal layer 126 and heat-treated, whereby the bonding layer 124 is baked and the terminals 122c and 122e are bonded to the metal layer 126. Thereby, the terminals 122c and 122e and the metal layer 126 are thermally and mechanically and electrically joined and fixed. The heat treatment temperature is, for example, about 180 ° C. to 300 ° C., and is a temperature at which the insulating layer 110 and the bonding layer 112 are not softened. After that, the sealing resin 128 may be formed. Thus, the module according to the second embodiment is completed.

図25(a)および図25(b)は、比較例1に係るモジュールの断面図である。図25(a)に示すように、比較例1では、絶縁層110および接合層112に開口115が設けられていない。図25(b)に示すように、電子部品120aに大きな電流が流れると、電子部品120a、120b、配線114aおよび114bが発熱する。このとき、各部材の熱膨張係数の違いにより、全体に反りが発生する。比較例1では、銅層等の配線114aおよび114bの線熱膨張係数に比べ樹脂等の絶縁層110および接合層112の線熱膨張係数が大きいため、絶縁層110および接合層112は、上面が凹となり下面が凸となるように反る。樹脂である接合層112の温度が高くなると、接合層112の接合力が弱くなる。特に、端子122aと配線114aとの接触面積が小さいため、接合力は弱く、箇所144のように配線114aが端子122aから剥がれたり、貫通孔116a内の配線114aにクラックが発生してしまう可能性がある。これにより、端子122aと配線114aとが断線または高抵抗となり、コンタクト不良が発生してしまう可能性がある。   FIGS. 25A and 25B are cross-sectional views of the module according to Comparative Example 1. FIG. As shown in FIG. 25A, in Comparative Example 1, the opening 115 is not provided in the insulating layer 110 and the bonding layer 112. As shown in FIG. 25B, when a large current flows through the electronic component 120a, the electronic components 120a and 120b and the wirings 114a and 114b generate heat. At this time, warpage occurs as a whole due to the difference in the coefficient of thermal expansion of each member. In Comparative Example 1, since the linear thermal expansion coefficients of the insulating layer 110 and the bonding layer 112 such as resin are larger than the linear thermal expansion coefficients of the wirings 114a and 114b such as a copper layer, the insulating layer 110 and the bonding layer 112 It becomes concave and warps so that the lower surface becomes convex. When the temperature of the bonding layer 112 made of resin increases, the bonding force of the bonding layer 112 decreases. In particular, since the contact area between the terminal 122a and the wiring 114a is small, the bonding force is weak, and the wiring 114a may be peeled off from the terminal 122a as shown at a point 144, or a crack may occur in the wiring 114a in the through hole 116a. There is. As a result, the terminal 122a and the wiring 114a are disconnected or have high resistance, which may cause a contact failure.

実施例2によれば、電子部品120a(第1電子部品)は、上面に端子122a(第1端子)および端子122b(第2端子)を有し、絶縁層110(樹脂絶縁層)の下面に搭載されている。接合層112(樹脂接合層)は、絶縁層110の下面と電子部品120aの上面とを接合する。配線114a(第1配線)は、絶縁層110および接合層112を貫通する1または複数の貫通孔116a(第1貫通孔)の内面および絶縁層110の上面に設けられ、端子122aに接続する。配線114b(第2配線)は、絶縁層110および接合層112を貫通する1または複数の貫通孔116b(第2貫通孔)の内面および絶縁層110の上面に設けられ、端子122bに接続する。端子122aと122bとの間かつ配線114aと配線114bとの間には端子および/または配線等の金属層は設けられていない。   According to the second embodiment, the electronic component 120a (first electronic component) has the terminal 122a (first terminal) and the terminal 122b (second terminal) on the upper surface, and is provided on the lower surface of the insulating layer 110 (resin insulating layer). It is installed. The bonding layer 112 (resin bonding layer) bonds the lower surface of the insulating layer 110 and the upper surface of the electronic component 120a. The wiring 114a (first wiring) is provided on the inner surface of one or a plurality of through holes 116a (first through holes) penetrating the insulating layer 110 and the bonding layer 112 and on the upper surface of the insulating layer 110, and is connected to the terminal 122a. The wiring 114b (second wiring) is provided on the inner surface of one or a plurality of through holes 116b (second through holes) penetrating the insulating layer 110 and the bonding layer 112 and on the upper surface of the insulating layer 110, and is connected to the terminal 122b. No metal layer such as a terminal and / or a wiring is provided between the terminals 122a and 122b and between the wirings 114a and 114b.

このようなモジュールにおいて、端子122aと122bとの間かつ配線114aと配線114bとの間に絶縁層110および接合層112を貫通する開口115が設けられている。これにより、貫通孔116aにおける絶縁層110および接合層112の応力が緩和される。よって、比較例1のような配線114aが端子122aから剥がれることを抑制できる。   In such a module, an opening 115 penetrating the insulating layer 110 and the bonding layer 112 is provided between the terminals 122a and 122b and between the wirings 114a and 114b. Thereby, the stress of the insulating layer 110 and the bonding layer 112 in the through hole 116a is reduced. Accordingly, it is possible to prevent the wiring 114a from being peeled off from the terminal 122a as in Comparative Example 1.

開口115は、貫通孔116aと配線114bとの距離が最も近い貫通孔116aと配線114bとの間に、若干の長さをもって設けられている。これにより、貫通孔116aにおける絶縁層110および接合層112の応力をより緩和できる。   The opening 115 is provided with a slight length between the through hole 116a and the wiring 114b where the distance between the through hole 116a and the wiring 114b is shortest. Thereby, the stress of the insulating layer 110 and the bonding layer 112 in the through hole 116a can be further reduced.

開口115のY方向の長さは貫通孔116aおよび116bの少なくとも一方のY方向の長さより大きい。すなわち、図21(b)に示すように、開口115の+Y端141aは貫通孔116aの+Y端140a(最も外側の端)より+Y側(外側)に位置し、開口115の−Y端141bは貫通孔116aの−Y端140b(最も外側の端)より−Y側(外側)に位置する。これにより、貫通孔116aに加わる応力を緩和できる。なお、貫通孔116aが複数の場合、開口115の+Y端141aは、複数の貫通孔116aのうち最も+Y側の貫通孔116aの+Y端より+Y側に位置し、開口115の−Y端141bは、複数の貫通孔116aのうち最も−Y側の貫通孔116aの−Y端より−Y側に位置することが好ましい。   The length of the opening 115 in the Y direction is larger than the length of at least one of the through holes 116a and 116b in the Y direction. That is, as shown in FIG. 21B, the + Y end 141a of the opening 115 is located on the + Y side (outside) of the + Y end 140a (outermost end) of the through hole 116a, and the -Y end 141b of the opening 115 is The through hole 116a is located on the −Y side (outside) from the −Y end 140b (outermost end). Thereby, the stress applied to the through hole 116a can be reduced. When there are a plurality of through holes 116a, the + Y end 141a of the opening 115 is located on the + Y side of the + Y end of the through hole 116a closest to the + Y side of the plurality of through holes 116a, and the -Y end 141b of the opening 115 is It is preferable that the plurality of through holes 116a be located on the -Y side from the -Y end of the most -Y side through hole 116a.

開口115は、電子部品120aと重なり、電子部品120aの外側の領域には重ならない。すなわち、開口115の+Y端141aおよび−Y端141bは電子部品120aに重なる。これにより、接合層112による電子部品120aと絶縁層110との接着を確保できるため、開口115による絶縁層110の強度の低下を抑制でき、図24(a)および図24(b)の製造工程中におけるハンドリングによる絶縁層110の破損等を抑制できる。また、絶縁層110の剥がれを抑制するため、開口115の+Y端141aから電子部品120aの+Y側の辺までの距離La、および開口115の−Y端141bから電子部品120aの−Y側の辺までの距離Lbは、各々0.1mm以上であることが好ましい。   The opening 115 overlaps with the electronic component 120a and does not overlap with a region outside the electronic component 120a. That is, the + Y end 141a and the −Y end 141b of the opening 115 overlap the electronic component 120a. Accordingly, since the bonding between the electronic component 120a and the insulating layer 110 by the bonding layer 112 can be ensured, a decrease in the strength of the insulating layer 110 due to the opening 115 can be suppressed, and the manufacturing process of FIGS. Breakage of the insulating layer 110 due to handling in the inside can be suppressed. Further, in order to prevent the insulating layer 110 from peeling off, a distance La from the + Y end 141a of the opening 115 to the + Y side of the electronic component 120a, and a -Y side of the electronic component 120a from the -Y end 141b of the opening 115. It is preferable that the distances Lb to each be 0.1 mm or more.

電子部品120aは、トランジスタであり、端子122aはトランジスタの制御端子であり、端子122bはトランジスタの制御端子以外の端子(例えばソース端子)である。トランジスタは、制御端子には大きな電流が流れない。このため、1または複数の貫通孔116aが端子122aに接続する合計の接合面積は、1または複数の貫通孔116bが端子122bに接続する合計の面積より小さい。よって、貫通孔116aに応力が加わりやすく、配線114aが端子122aから剥がれたり、貫通孔116a内のクラックなどによる不良が発生しやすくなる。そこで、開口115を設けることが好ましい。制御端子は、ゲート端子またはベース端子であり、制御端子以外の端子はソース端子、エミッタ端子、ドレイン端子またはコレクタ端子である。   The electronic component 120a is a transistor, the terminal 122a is a control terminal of the transistor, and the terminal 122b is a terminal (for example, a source terminal) other than the control terminal of the transistor. No large current flows through the control terminal of the transistor. Therefore, the total joint area where one or more through holes 116a are connected to terminal 122a is smaller than the total area where one or more through holes 116b is connected to terminal 122b. Therefore, stress is easily applied to the through-hole 116a, and the wiring 114a is likely to be peeled off from the terminal 122a, and a defect such as a crack in the through-hole 116a is likely to occur. Therefore, it is preferable to provide the opening 115. The control terminal is a gate terminal or a base terminal, and terminals other than the control terminal are a source terminal, an emitter terminal, a drain terminal, or a collector terminal.

配線114aおよび114bの各々の厚さは、絶縁層110および接合層112の合計の厚さより大きいことが好ましい。これにより、電子部品120aからの放熱性を向上できる。また、絶縁層110および接合層112等の温度上昇を抑制できるため、電子部品120aに供給する電流を大きくできる。しかし、配線114aおよび114bと絶縁層110および接合層112との熱応力が大きくなる。よって、厚い配線114aおよび114bによる応力も、開口115を設けることで緩和することができる。配線114aおよび114bの厚さは、絶縁層110および接合層112の合計の厚さの1.5倍以上が好ましく、2倍以上がより好ましい。   The thickness of each of the wirings 114a and 114b is preferably larger than the total thickness of the insulating layer 110 and the bonding layer 112. Thereby, the heat radiation from the electronic component 120a can be improved. Further, since the temperature rise of the insulating layer 110, the bonding layer 112, and the like can be suppressed, the current supplied to the electronic component 120a can be increased. However, thermal stress between the wirings 114a and 114b, the insulating layer 110, and the bonding layer 112 increases. Therefore, the stress caused by the thick wirings 114a and 114b can be reduced by providing the opening 115. The thickness of the wirings 114a and 114b is preferably 1.5 times or more the total thickness of the insulating layer 110 and the bonding layer 112, and more preferably 2 times or more.

電子部品120b(第2電子部品)は、例えばダイオードであり、上面に端子122d(第3端子)を有し、絶縁層110の下面に搭載されている。配線114b(第1配線および第2配線の少なくとも一方)は、端子122dと端子122b(第1端子および第2端子の対応する少なくとも一方)とを接続する。厚い配線114bを用いることにより、端子122bと端子122d間の電流容量を大きくできる。   The electronic component 120b (second electronic component) is, for example, a diode, has a terminal 122d (third terminal) on the upper surface, and is mounted on the lower surface of the insulating layer 110. The wiring 114b (at least one of the first wiring and the second wiring) connects the terminal 122d to the terminal 122b (at least one of the corresponding first and second terminals). By using the thick wiring 114b, the current capacity between the terminal 122b and the terminal 122d can be increased.

[実施例2の変形例1]
図26(a)および図26(b)は、実施例2の変形例1および2に係るモジュールの平面図である。図26(b)は、電子部品120a付近の拡大図である。図26(a)に示すように、実施例2の変形例1では、開口115は、絶縁層110を配線114aが設けられた領域と配線114bが設けられた領域との間を通過し、絶縁層110の上端から下端まで延在し、絶縁層110を2つの領域に分断するように設けられている。開口115が絶縁層110を分断することで、貫通孔116aに加わる絶縁層110および接合層112の応力をより緩和できる。絶縁層110の強度は弱くなるため、製造工程中におけるハンドリング性は悪化する。この場合、配線114aおよび114bが形成された絶縁層110に電子部品120aおよび120bを固着した後に、開口115をレーザ光等を用い形成するとよい。
[Modification 1 of Embodiment 2]
FIGS. 26A and 26B are plan views of modules according to Modifications 1 and 2 of the second embodiment. FIG. 26B is an enlarged view of the vicinity of the electronic component 120a. As shown in FIG. 26A, in the first modification of the second embodiment, the opening 115 passes through the insulating layer 110 between the region where the wiring 114a is provided and the region where the wiring 114b is provided, and The insulating layer 110 is provided to extend from the upper end to the lower end of the layer 110 and divide the insulating layer 110 into two regions. When the opening 115 divides the insulating layer 110, the stress of the insulating layer 110 and the bonding layer 112 applied to the through hole 116a can be further reduced. Since the strength of the insulating layer 110 is reduced, the handling property during the manufacturing process is deteriorated. In this case, after fixing the electronic components 120a and 120b to the insulating layer 110 where the wirings 114a and 114b are formed, the opening 115 may be formed using laser light or the like.

[実施例2の変形例2]
図26(b)に示すように、実施例2の変形例2では、開口115の+Y端141aは電子部品120aの+Y側の辺より+Y側に位置し、開口115の−Y端141bは電子部品120aの−Y側の辺より−Y側に位置する。すなわち、開口115は、電子部品120aの+Y端から−Y端に渡り設けられ、かつY方向の電子部品120aの長さより大きく設けられ、電子部品120a内の配線114aと配線114bとの間を分断するように設けられている。しかし、開口115は絶縁層110を分断はしていない。開口115が電子部品120aより大きいことで、貫通孔116aに加わる絶縁層110および接合層112の応力をより緩和できる。開口115が絶縁層110を分断しないことで、製造工程中におけるハンドリング性を向上できる。
[Modification 2 of Embodiment 2]
As shown in FIG. 26B, in the second modification of the second embodiment, the + Y end 141a of the opening 115 is located on the + Y side of the + Y side of the electronic component 120a, and the −Y end 141b of the opening 115 is The component 120a is located on the −Y side from the −Y side. That is, the opening 115 is provided from the + Y end to the −Y end of the electronic component 120a and is provided to be longer than the length of the electronic component 120a in the Y direction, and separates the wiring 114a and the wiring 114b in the electronic component 120a. It is provided to be. However, the opening 115 does not divide the insulating layer 110. Since the opening 115 is larger than the electronic component 120a, the stress of the insulating layer 110 and the bonding layer 112 applied to the through hole 116a can be further reduced. When the opening 115 does not divide the insulating layer 110, the handleability during the manufacturing process can be improved.

実施例2の変形例1および2によれば、開口115を電子部品120aに投影した領域は電子部品120aを2つの領域に分割する。これにより、貫通孔116aに加わる絶縁層110および接合層112の応力をより緩和できる。   According to the first and second modifications of the second embodiment, the region where the opening 115 is projected on the electronic component 120a divides the electronic component 120a into two regions. Thereby, the stress of the insulating layer 110 and the bonding layer 112 applied to the through hole 116a can be further reduced.

[実施例2の変形例3]
図27は、実施例2の変形例3に係るモジュールの断面図である。図27に示すように、絶縁層110上に接合層112を用い電子部品120aおよび120bが搭載されている。電子部品120aは例えば横型のGaNトランジスタであり、電子部品120bは横型のダイオードである。この横型のGaNトランジスタの場合、ゲート端子、ソース端子およびドレイン端子が全て電子部品120aの下面に設けられている。図27では、電子部品120aの下面に端子122aおよび122bが設けられている。端子122aおよび122bはそれぞれゲート端子およびソース端子であり、断面を図示しない電子部品120aの下面の位置にドレイン端子が設けられている。横型のダイオードである電子部品120bの下面は端子122dおよび122eが設けられている。端子122dおよび122eはカソード端子およびアノード端子である。
[Modification 3 of Embodiment 2]
FIG. 27 is a cross-sectional view of a module according to a third modification of the second embodiment. As shown in FIG. 27, electronic components 120a and 120b are mounted on insulating layer 110 using bonding layer 112. The electronic component 120a is, for example, a horizontal GaN transistor, and the electronic component 120b is a horizontal diode. In the case of this lateral GaN transistor, the gate terminal, the source terminal, and the drain terminal are all provided on the lower surface of the electronic component 120a. In FIG. 27, terminals 122a and 122b are provided on the lower surface of electronic component 120a. The terminals 122a and 122b are a gate terminal and a source terminal, respectively, and a drain terminal is provided at a position on the lower surface of the electronic component 120a (not shown). Terminals 122d and 122e are provided on the lower surface of the electronic component 120b, which is a horizontal diode. Terminals 122d and 122e are a cathode terminal and an anode terminal.

絶縁層110の下面には配線114aから114cが設けられている。配線114aは、貫通孔116aを介し電子部品120aの端子122a(ゲート端子)に接続されている。配線114bは貫通孔116bを介し電子部品120aの端子122b(ソース端子)に接続され、貫通孔116cを介し電子部品120b(ダイオード)の端子122d(アノード端子)に接続されている。配線114cは貫通孔116dを介し電子部品120bの端子122e(カソード端子)に接続されている。配線114aと114bとの間において、および配線114bと114cとの間において、絶縁層110および接合層112を取り除くように各々開口115が設けられている。   Wirings 114a to 114c are provided on the lower surface of the insulating layer 110. The wiring 114a is connected to the terminal 122a (gate terminal) of the electronic component 120a via the through hole 116a. The wiring 114b is connected to the terminal 122b (source terminal) of the electronic component 120a via the through hole 116b, and connected to the terminal 122d (anode terminal) of the electronic component 120b (diode) via the through hole 116c. The wiring 114c is connected to the terminal 122e (cathode terminal) of the electronic component 120b via the through hole 116d. Openings 115 are provided between the wirings 114a and 114b and between the wirings 114b and 114c so as to remove the insulating layer 110 and the bonding layer 112.

電子部品120aおよび120bの上面(ベアチップの裏面)は、接合層124により金属層132の下面に接合されている。絶縁基板130の下面および上面には金属層132および134が設けられている。絶縁基板130は、例えばセラミックス基板であり、金属層132および134は例えば銅層である。絶縁基板130、金属層132および134は電子部品120aおよび120bの熱を放出するシートシンクとして機能する。接合層124は、例えば樹脂接着剤または金属ペースト等の導電性接着剤である。絶縁層110と絶縁基板130との間は封止部材138が充填されていてもよい。封止部材138は、例えば樹脂等の絶縁体であり電子部品120aおよび120bを封止する。その他の構成は実施例2と同じであり説明を省略する。このように、セラミックス基板である絶縁基板130が例えばベアチップである電子部品120aの裏面に配置されたモジュールであっても、図21(a)および図21(b)において示した開口115が、貫通孔116a(ゲート端子用の貫通孔)と端子122b(ソース端子)との間に設けられているため、貫通孔116aにおけるゲート端子のコンタクトの信頼性が向上する。   The upper surfaces (back surfaces of the bare chips) of electronic components 120a and 120b are joined to the lower surface of metal layer 132 by joining layer 124. Metal layers 132 and 134 are provided on the lower surface and the upper surface of the insulating substrate 130. The insulating substrate 130 is, for example, a ceramic substrate, and the metal layers 132 and 134 are, for example, copper layers. The insulating substrate 130 and the metal layers 132 and 134 function as sheet sinks that emit heat of the electronic components 120a and 120b. The bonding layer 124 is a conductive adhesive such as a resin adhesive or a metal paste. A space between the insulating layer 110 and the insulating substrate 130 may be filled with a sealing member 138. The sealing member 138 is an insulator such as a resin, for example, and seals the electronic components 120a and 120b. The other configuration is the same as that of the second embodiment, and the description is omitted. As described above, even in a module in which the insulating substrate 130 that is a ceramic substrate is disposed on the back surface of the electronic component 120a that is a bare chip, for example, the opening 115 shown in FIG. 21A and FIG. Since it is provided between the hole 116a (through hole for a gate terminal) and the terminal 122b (source terminal), the reliability of the contact of the gate terminal in the through hole 116a is improved.

[実施例2の変形例4]
図28は、実施例2の変形例4に係るモジュールの断面図である。図28に示すように、絶縁層110上に接合層112を用い電子部品120aから120dが搭載されている。電子部品120aは例えば横型GaNトランジスタである。電子部品120bは例えばダイオードである。電子部品120cは例えばディスクリートのチップ抵抗、チップコンデンサおよび/またはチップインダクタである。配線114は、貫通孔116を介し電子部品120aから120dの電極122および123に接続される。電子部品120cでは、5面に電極123が設けられており、配線114および114cは電極123に接続する。電子部品120dは例えば集積回路であり、トランジスタ等のパワー素子を駆動するドライバである。絶縁層110上に電子部品120aから120dを覆うように封止部材138が設けられている。封止部材138は、例えば樹脂等の絶縁体であり電子部品120aから120dを封止する。その他の構成は実施例2の変形例3と同じであり説明を省略する。
[Modification 4 of Embodiment 2]
FIG. 28 is a cross-sectional view of a module according to Modification 4 of Example 2. As shown in FIG. 28, electronic components 120a to 120d are mounted on an insulating layer 110 using a bonding layer 112. The electronic component 120a is, for example, a lateral GaN transistor. The electronic component 120b is, for example, a diode. The electronic component 120c is, for example, a discrete chip resistor, chip capacitor, and / or chip inductor. The wiring 114 is connected to the electrodes 122 and 123 of the electronic components 120a to 120d via the through holes 116. In the electronic component 120c, the electrodes 123 are provided on five surfaces, and the wirings 114 and 114c are connected to the electrodes 123. The electronic component 120d is, for example, an integrated circuit, and is a driver for driving a power element such as a transistor. A sealing member 138 is provided on the insulating layer 110 so as to cover the electronic components 120a to 120d. The sealing member 138 is an insulator such as a resin, for example, and seals the electronic components 120a to 120d. The other configuration is the same as that of the third modification of the second embodiment, and the description is omitted.

実施例2の変形例3では、絶縁基板130、金属層132および134を設けることで、電子部品120aおよび120bの放熱性を高めることができる。よって、電子部品120aおよび120bが取り扱う電力を1KW以上とすることができる。   In the third modification of the second embodiment, the heat dissipation of the electronic components 120a and 120b can be improved by providing the insulating substrate 130 and the metal layers 132 and 134. Therefore, the power handled by electronic components 120a and 120b can be set to 1 KW or more.

実施例2の変形例4では、多くの電子部品120aから120dを有するモジュールを実現できる。   In the fourth modification of the second embodiment, a module having many electronic components 120a to 120d can be realized.

[実施例2の変形例5]
図29は、実施例2の変形例5に係るシートモジュールの平面図である。図29に示すように、絶縁層110には、電子部品120a(例えばトランジスタ)が搭載され、電子部品120b(例えばダイオード)は搭載されていない。その他の構成は実施例2と同じであり説明を省略する。実施例2の変形例5のように、絶縁層110に搭載される電子部品120aは1個でもよい。
[Modification 5 of Embodiment 2]
FIG. 29 is a plan view of a seat module according to a fifth modification of the second embodiment. As shown in FIG. 29, the electronic component 120a (for example, a transistor) is mounted on the insulating layer 110, and the electronic component 120b (for example, a diode) is not mounted. The other configuration is the same as that of the second embodiment, and the description is omitted. As in Modification Example 5 of Embodiment 2, only one electronic component 120a may be mounted on the insulating layer 110.

[実施例2の変形例6]
実施例2の変形例6は、プリント基板の孔にリードを挿入する挿入タイプのパッケージ(例えばTO(Transistor Outline)パッケージ)に、シートモジュール111を搭載する例である。
[Modification 6 of Embodiment 2]
The sixth modification of the second embodiment is an example in which the sheet module 111 is mounted on an insertion type package (for example, a TO (Transistor Outline) package) for inserting leads into holes in a printed circuit board.

図30(a)は実施例2の変形例6におけるリードフレームの平面図、図30(b)および図30(c)は、図30(a)のA−A断面図およびB−B断面図である。図30(a)から図30(c)に示すように、リードフレーム150は、主に銅からなり、ダイパッド152(アイランドともいう)およびリード154aから154cを有する。ダイパッド152は、±Z面が平坦な金属板である。ダイパッド152から−Y方向に延伸するリード154cはドレインリードDLである。リード154aはダイパッド152に接続部153により接続されている。リード154cの±X方向にリード154aおよび154bがダイパッド152と独立に設けられている。   30A is a plan view of a lead frame according to a sixth modification of the second embodiment, and FIGS. 30B and 30C are cross-sectional views taken along line AA and line BB of FIG. 30A. It is. As shown in FIGS. 30A to 30C, the lead frame 150 is mainly made of copper, and has a die pad 152 (also referred to as an island) and leads 154a to 154c. The die pad 152 is a metal plate having a flat ± Z plane. A lead 154c extending from the die pad 152 in the -Y direction is a drain lead DL. The lead 154a is connected to the die pad 152 by a connection 153. Leads 154a and 154b are provided independently of the die pad 152 in the ± X direction of the leads 154c.

リード154aおよび154bの+Y端はパッド155aおよび155bである。パッド155aおよび155bの±Z面のうち、後述するようにパッド113aおよび113bが接続する−Z面は平坦である。パッド113aおよび113bがパッド155aおよび155bの+Z面に接続する場合、パッド155aおよび155bの+Z面を平坦とする。リード154aおよび154bはそれぞれゲートリードGLおよびソースリードSLである。トランジスタがバイポーラトランジスタまたはIGBTの場合、リード154a、154bおよび154cは、それぞれベースリードBL、エミッタリードELおよびコレクタリードELである。   The + Y ends of the leads 154a and 154b are pads 155a and 155b. Of the ± Z planes of the pads 155a and 155b, the −Z plane to which the pads 113a and 113b connect as described later is flat. When pads 113a and 113b are connected to the + Z faces of pads 155a and 155b, the + Z faces of pads 155a and 155b are made flat. The leads 154a and 154b are a gate lead GL and a source lead SL, respectively. When the transistor is a bipolar transistor or IGBT, the leads 154a, 154b and 154c are a base lead BL, an emitter lead EL and a collector lead EL, respectively.

ダイパッド152の領域152aはベアチップ等の電子部品120aおよび120bの実装領域である。領域152bは、実装領域でもよいが、放熱およびヒートシンク領域でもよい。ダイパッド152はリード154aから154cより厚い。リード154aから154cはダイパッド152の+Z面より+Z側に設けられている。   A region 152a of the die pad 152 is a mounting region for electronic components 120a and 120b such as a bare chip. The region 152b may be a mounting region, but may be a heat dissipation and heat sink region. Die pad 152 is thicker than leads 154a-154c. The leads 154a to 154c are provided on the + Z side of the die pad 152 from the + Z surface.

図31は、実施例2の変形例6に係るモジュールの平面図である。図31に示すように、リードフレーム150にシートモジュール111が搭載される。電子部品120aおよび120bの−Z面はダイパッド152の+Z面に例えばロウ材、導電性ペーストにより固着される。シートモジュール111のパッド113aおよび113b(図29参照)の+Z面はそれぞれパッド155aおよび155bの−Z面に、半田、導電性ペーストまたはスポット溶接を用い固着される。この固着には半田または導電性ペーストを用いることが好ましい。シートモジュール111およびリード154aから154c以外のリードフレーム150は封止樹脂により封止されてもよい。   FIG. 31 is a plan view of a module according to a modification 6 of the second embodiment. As shown in FIG. 31, the sheet module 111 is mounted on the lead frame 150. The -Z surfaces of electronic components 120a and 120b are fixed to the + Z surface of die pad 152 using, for example, a brazing material or a conductive paste. The + Z faces of the pads 113a and 113b (see FIG. 29) of the sheet module 111 are fixed to the −Z faces of the pads 155a and 155b, respectively, using solder, conductive paste, or spot welding. It is preferable to use solder or conductive paste for this fixing. The lead frame 150 other than the sheet module 111 and the leads 154a to 154c may be sealed with a sealing resin.

電子部品120aの端子122c(ドレイン端子)および電子部品120bの端子122e(カソード端子)は、ダイパッド152および接続部153を介しリード154c(ドレインリードDL)に電気的に接続される。電子部品120aの端子122a(ゲート端子)は、配線114a、パッド113a(ゲートパッドGP)およびパッド155aを介しリード154a(ゲートリードGL)に電気的に接続される。電子部品120aの端子122b(ソース端子)は、配線114b、パッド113b(ソースパッドSP)およびパッド155bを介しリード154b(ソースリードSL)に電気的に接続される。   Terminal 122c (drain terminal) of electronic component 120a and terminal 122e (cathode terminal) of electronic component 120b are electrically connected to lead 154c (drain lead DL) via die pad 152 and connection portion 153. Terminal 122a (gate terminal) of electronic component 120a is electrically connected to lead 154a (gate lead GL) via wiring 114a, pad 113a (gate pad GP) and pad 155a. Terminal 122b (source terminal) of electronic component 120a is electrically connected to lead 154b (source lead SL) via wiring 114b, pad 113b (source pad SP), and pad 155b.

[実施例2の変形例7]
実施例2の変形例7は、リードが折り曲げられ、プリント基板の表面にリードを固定する表面実装タイプのパッケージ(例えばSOP(Small Outline Package))に、シートモジュールを搭載する例である。
[Variation 7 of Embodiment 2]
The seventh modification of the second embodiment is an example in which the sheet module is mounted on a surface mounting type package (for example, SOP (Small Outline Package)) in which the leads are bent and the leads are fixed to the surface of the printed circuit board.

図32(a)は、実施例2の変形例7におけるシートモジュールの平面図、図32(b)は、図32(a)のA−A断面図である。図32(a)および図32(b)に示すように、シートモジュール111では、絶縁層110の下面に接合層112により電子部品120aが搭載されている。絶縁層110の上面に配線114aおよび114bが設けられている。配線114aおよび114bは、それぞれ貫通孔116aおよび116bを介し端子122aおよび122bに接続されている。なお、図32(b)では、複数の貫通孔116bを1個で図示している。   FIG. 32A is a plan view of a seat module according to a seventh modification of the second embodiment, and FIG. 32B is a cross-sectional view taken along line AA of FIG. As shown in FIGS. 32A and 32B, in the sheet module 111, the electronic component 120a is mounted on the lower surface of the insulating layer 110 by the bonding layer 112. Wirings 114 a and 114 b are provided on the upper surface of the insulating layer 110. Wirings 114a and 114b are connected to terminals 122a and 122b via through holes 116a and 116b, respectively. In FIG. 32B, the plurality of through holes 116b are illustrated as one.

配線114aと114bとの間の絶縁層110にはL字状の開口115が設けられている。配線114aおよび114bは+X方向に延伸する。配線114aおよび114bの先端はパッド113aおよび113bである。パッド113aおよび113bには絶縁層110および接合層112を貫通する貫通孔116eおよび116fが設けられている。   An L-shaped opening 115 is provided in the insulating layer 110 between the wirings 114a and 114b. The wirings 114a and 114b extend in the + X direction. The tips of the wires 114a and 114b are pads 113a and 113b. The pads 113a and 113b are provided with through holes 116e and 116f penetrating the insulating layer 110 and the bonding layer 112, respectively.

図33(a)は、実施例2の変形例7におけるリードフレームの平面図、図33(b)は、図33(a)のA−A断面図である。リードフレーム150はダイパッド152およびリード154aから154cを有している。リード154cはダイパッド152から−X方向に引き出され−Z方向に屈折しさらに−X方向に屈折する。   FIG. 33A is a plan view of a lead frame according to a seventh modification of the second embodiment, and FIG. 33B is a cross-sectional view taken along a line AA in FIG. The lead frame 150 has a die pad 152 and leads 154a to 154c. The lead 154c is pulled out from the die pad 152 in the -X direction, refracted in the -Z direction, and further refracted in the -X direction.

リード154aおよび154bはダイパッド152から分離している。リード154aおよび154bの−X端はパッド155aおよび155bである。パッド155aおよび155bはダイパッド152より厚い。リード154aおよび154bは、パッド155aおよび155bから+X方向に延伸し−Z方向に屈折し、さらに+X方向に屈折する。リード154aおよび154bは、大電流が流れるため、各々櫛状に複数に分けられている。リード154aから154cの端部の−Z面がプリント基板の表面に実装される。   Leads 154a and 154b are separate from die pad 152. The -X ends of the leads 154a and 154b are pads 155a and 155b. Pads 155a and 155b are thicker than die pad 152. The leads 154a and 154b extend from the pads 155a and 155b in the + X direction, refract in the -Z direction, and further refract in the + X direction. The leads 154a and 154b are each divided into a plurality of combs because a large current flows. The -Z surfaces at the ends of the leads 154a to 154c are mounted on the surface of the printed circuit board.

図34(a)は、実施例2の変形例7におけるモジュールの平面図、図34(b)は、図34(a)のA−A断面図である。図34(a)および図34(b)に示すように、リードフレーム150上にシートモジュール111が実装される。電子部品120aの端子122cは接合層124aを介しダイパッド152に接合される。貫通孔116e内の配線114aは接合層124bを介しパッド155aに接合される。貫通孔116f内の配線114bは接合層124bを介しパッド155bに接合される。接合層124aおよび124bは、例えば半田または導電性ペーストである。   FIG. 34A is a plan view of a module according to a modification 7 of the second embodiment, and FIG. 34B is a cross-sectional view taken along a line AA in FIG. As shown in FIGS. 34A and 34B, the sheet module 111 is mounted on the lead frame 150. Terminal 122c of electronic component 120a is bonded to die pad 152 via bonding layer 124a. The wiring 114a in the through hole 116e is bonded to the pad 155a via the bonding layer 124b. The wiring 114b in the through hole 116f is bonded to the pad 155b via the bonding layer 124b. The bonding layers 124a and 124b are, for example, solder or conductive paste.

電子部品120aの端子122a(ゲート端子)は、配線114a、パッド113a、接合層124b、パッド155aを介しリード154a(ゲートリードGL)に電気的に接続される。電子部品120aの端子122b(ソース端子)は、配線114b、パッド113b、接合層124b、パッド155bを介しリード154b(ソースリードSL)に電気的に接続される。電子部品120aの端子122c(ドレイン端子)は、接合層124a、ダイパッド152を介しリード154c(ドレインリードDL)に電気的に接続される。リード154a、154bおよび154cは、ベースリードBL、エミッタリードELおよびコレクタリードCLでもよい。   A terminal 122a (gate terminal) of the electronic component 120a is electrically connected to a lead 154a (gate lead GL) via a wiring 114a, a pad 113a, a bonding layer 124b, and a pad 155a. The terminal 122b (source terminal) of the electronic component 120a is electrically connected to the lead 154b (source lead SL) via the wiring 114b, the pad 113b, the bonding layer 124b, and the pad 155b. The terminal 122c (drain terminal) of the electronic component 120a is electrically connected to the lead 154c (drain lead DL) via the bonding layer 124a and the die pad 152. The leads 154a, 154b and 154c may be a base lead BL, an emitter lead EL and a collector lead CL.

実施例2の変形例3のように、シートモジュール111は、樹脂またはセラミックスからなる少なくとも1層の絶縁層を有する基板上に設けられた導電パターン上に実装されてもよい。実施例2の変形例5および6のように、シートモジュール111は、金属板を抜き打ち加工またはエッチング加工されたリードフレームのダイパッド152に実装されてもよい。シートモジュール111は、樹脂材料で絶縁処理された金属基板(例えば銅またはアルミニウムを主材料とする)に実装されてもよい。シートモジュール111は、導電性を有する金属板(例えば銅、アルミニウム、鉄またはステンレスを主材料とする)上に実装されていてもよい。なお、金属基板および金属板の平面形状は例えば矩形または楕円形である。   As in the third modification of the second embodiment, the sheet module 111 may be mounted on a conductive pattern provided on a substrate having at least one insulating layer made of resin or ceramic. As in Modifications 5 and 6 of the second embodiment, the sheet module 111 may be mounted on a die pad 152 of a lead frame obtained by punching or etching a metal plate. The sheet module 111 may be mounted on a metal substrate (for example, having copper or aluminum as a main material) insulated with a resin material. The sheet module 111 may be mounted on a conductive metal plate (for example, mainly made of copper, aluminum, iron, or stainless steel). The plane shape of the metal substrate and the metal plate is, for example, rectangular or elliptical.

実施例2およびその変形例では、パワー半導体素子を搭載するパワーモジュールを例に説明したが、パワー半導体素子以外の電子部品を搭載するモジュールでもよい。   In the second embodiment and its modifications, a power module on which a power semiconductor element is mounted has been described as an example, but a module on which electronic components other than the power semiconductor element are mounted may be used.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   As described above, the embodiments of the present invention have been described in detail. However, the present invention is not limited to the specific embodiments, and various modifications and changes may be made within the scope of the present invention described in the appended claims. Changes are possible.

10 絶縁層
12、24、38 接合層
14a、14b 配線
15a、15b パッド
16a−16c 貫通孔
18a、18b 金属層
20、20a、20b 電子部品
22a−22e 端子
27 樹脂
28 封止樹脂
29 樹脂封止用ゲート跡
30 リードフレーム
32 ダイパッド
34a−34c リード
35a、35b フレームパッド
40 切込み
41 スリット
50 上金型
51 ゲート
52 下金型
110 絶縁層
112、124 接合層
114、114a−114c 配線
116、116a−116d 貫通孔
120a−120d 電子部品
122a−122e 端子
DESCRIPTION OF SYMBOLS 10 Insulation layer 12, 24, 38 Joining layer 14a, 14b Wiring 15a, 15b Pad 16a-16c Through hole 18a, 18b Metal layer 20, 20a, 20b Electronic component 22a-22e Terminal 27 Resin 28 Sealing resin 29 Resin sealing Gate mark 30 Lead frame 32 Die pad 34a-34c Lead 35a, 35b Frame pad 40 Cut 41 Slit 50 Upper mold 51 Gate 52 Lower mold 110 Insulating layer 112, 124 Bonding layer 114, 114a-114c Wiring 116, 116a-116d Penetration Hole 120a-120d Electronic component 122a-122e Terminal

Claims (23)

絶縁層と、前記絶縁層の下面に搭載された電子部品と、前記絶縁層を貫通する第1貫通孔を介して前記電子部品と電気的に接続され、前記絶縁層の上面を延伸し、端部に第1パッドを有する第1配線と、前記絶縁層を貫通する第2貫通孔を介して前記電子部品と電気的に接続され、前記絶縁層の上面を延伸し、端部に第2パッドを有する第2配線と、を有するシートモジュールと、
前記電子部品の下面が固着されるダイパッドと、
前記第1パッドが固着された第1フレームパッドを有し、前記第1フレームパッドから延伸する第1リードと、
前記第2パッドが固着された第2フレームパッドを有し、前記第2フレームパッドから前記第1リードの延伸方向に略平行に延伸する第2リードと、
前記第1リードと前記第2リードとの間に設けられ、前記ダイパッドと一体に形成され、前記第1リードおよび前記第2リードの延伸方向に略平行に延伸する第3リードと、
を備えるモジュール。
An insulating layer, an electronic component mounted on the lower surface of the insulating layer, and electrically connected to the electronic component via a first through hole penetrating the insulating layer, extending an upper surface of the insulating layer, A first wiring having a first pad at a portion, and a second pad electrically connected to the electronic component through a second through hole penetrating the insulating layer, extending an upper surface of the insulating layer, and providing a second pad at an end portion. A second wiring having: a sheet module having:
A die pad to which a lower surface of the electronic component is fixed;
A first frame pad to which the first pad is fixed, a first lead extending from the first frame pad;
A second lead having a second frame pad to which the second pad is fixed, and extending from the second frame pad substantially parallel to a direction in which the first lead extends;
A third lead provided between the first lead and the second lead, integrally formed with the die pad, and extending substantially parallel to a direction in which the first lead and the second lead extend;
A module comprising:
前記第1フレームパッドと前記第3リードとの間、および/または前記第2フレームパッドと前記第3リードとの間の前記絶縁層に切込みが設けられた請求項1に記載のモジュール。   The module according to claim 1, wherein a cut is provided in the insulating layer between the first frame pad and the third lead and / or between the second frame pad and the third lead. 前記第1パッドの上面と前記第1フレームパッドの下面が固着され、前記第2パッドの上面と前記第2フレームパッドの下面が固着された請求項1または2に記載のモジュール。   The module according to claim 1, wherein an upper surface of the first pad and a lower surface of the first frame pad are fixed, and an upper surface of the second pad and a lower surface of the second frame pad are fixed. 前記第1パッドの下面と前記第1フレームパッドの上面が固着され、前記第2パッドの下面と前記第2フレームパッドの上面が固着された請求項1または2に記載のモジュール。   The module according to claim 1, wherein a lower surface of the first pad and an upper surface of the first frame pad are fixed, and a lower surface of the second pad and an upper surface of the second frame pad are fixed. 前記第1パッドの下面は第1シムを介し前記第1フレームパッドの上面と固着され、前記第2パッドの下面は第2シムを介し前記第2フレームパッドの上面と固着された請求項4に記載のモジュール。   5. The method according to claim 4, wherein a lower surface of the first pad is fixed to an upper surface of the first frame pad via a first shim, and a lower surface of the second pad is fixed to an upper surface of the second frame pad via a second shim. The described module. 前記シートモジュールは、複数の前記電子部品を有する請求項1から5のいずれか一項に記載のモジュール。   The module according to claim 1, wherein the seat module includes a plurality of the electronic components. 前記電子部品はパワー半導体素子であり、前記絶縁層はポリイミドシートである請求項1から6のいずれか一項に記載のモジュール。   The module according to any one of claims 1 to 6, wherein the electronic component is a power semiconductor element, and the insulating layer is a polyimide sheet. 前記電子部品は第1電子部品と第2電子部品を含み、
前記第1電子部品と前記第2電子部品の間の前記絶縁層に前記絶縁層を貫通するスリットが設けられる請求項1から7のいずれか一項に記載のモジュール。
The electronic component includes a first electronic component and a second electronic component,
The module according to claim 1, wherein a slit that penetrates the insulating layer is provided in the insulating layer between the first electronic component and the second electronic component.
下面に電子部品が搭載され、上面に前記電子部品に電気的に接続された配線が設けられ、前記配線の端部に近接して開口が設けられた絶縁層を、有するシートモジュールを準備し、前記開口にリードの端部に設けられたフレームパッドを挿入する工程と、
前記開口に前記フレームパッドが挿入された状態で、前記フレームパッドを前記配線と電気的に接続する工程と、
を含むモジュールの製造方法。
An electronic component is mounted on the lower surface, a wiring electrically connected to the electronic component is provided on the upper surface, and an insulating layer provided with an opening near an end of the wiring is prepared, a sheet module having: Inserting a frame pad provided at the end of the lead into the opening,
Electrically connecting the frame pad to the wiring with the frame pad inserted into the opening;
A method for manufacturing a module including:
前記開口に前記フレームパッドを挿入する工程は、前記電子部品の下面が固着されるダイパッドと、前記フレームパッドから前記ダイパッドの反対側に延伸する前記リードを有するリードフレームを準備し、前記開口に前記フレームパッドを挿入する工程を含み、
前記モジュールの製造方法は、前記開口に前記フレームパッドを挿入した状態で、前記リードフレームに前記シートモジュールを固定する工程を含む請求項9に記載のモジュールの製造方法。
The step of inserting the frame pad into the opening includes preparing a die pad to which a lower surface of the electronic component is fixed, and a lead frame having the lead extending from the frame pad to the opposite side of the die pad. Including a step of inserting a frame pad,
The method for manufacturing a module according to claim 9, wherein the method for manufacturing the module includes a step of fixing the sheet module to the lead frame with the frame pad inserted into the opening.
前記開口に前記フレームパッドを挿入する工程において、前記開口を囲むように前記絶縁層に金属層が設けられている請求項9または10に記載のモジュールの製造方法。   The module manufacturing method according to claim 9, wherein in the step of inserting the frame pad into the opening, a metal layer is provided on the insulating layer so as to surround the opening. 下面に電子部品が搭載され、上面に前記電子部品に電気的に接続された第1配線および第2配線が設けられ、前記第1配線の第1パッドと前記第2配線の第2パッドとの間に切込みが設けられた絶縁層を、有するシートモジュールを準備し、前記電子部品の下面が固着されるダイパッドと、前記第1パッドと固着される第1フレームパッドと、前記第2パッドと固着される第2フレームパッドと、を有するリードフレームに、前記シートモジュールを固定する工程と、
前記シートモジュールと前記リードフレームとを樹脂封止する工程と、
を含み、
前記樹脂封止する工程において、溶融した樹脂が前記切込みを通過するモジュールの製造方法。
An electronic component is mounted on a lower surface, and a first wiring and a second wiring electrically connected to the electronic component are provided on an upper surface, and a first pad of the first wiring and a second pad of the second wiring are provided. A sheet module having an insulating layer provided with a notch therebetween is prepared, and a die pad to which a lower surface of the electronic component is fixed, a first frame pad to be fixed to the first pad, and a fixing to the second pad. Fixing the sheet module to a lead frame having:
A step of resin-sealing the sheet module and the lead frame,
Including
In the resin sealing step, a method for manufacturing a module in which molten resin passes through the cuts.
前記樹脂封止する工程において、前記ダイパッドの上面と平行方向および/または前記ダイパッドの下面から上面の方向に前記溶融した樹脂が流れるように前記樹脂を注入するゲートが設けられた金型を用いる請求項12に記載のモジュールの製造方法。   In the resin sealing step, a mold provided with a gate for injecting the resin so that the molten resin flows in a direction parallel to an upper surface of the die pad and / or in a direction from the lower surface of the die pad to the upper surface is used. Item 13. A method for manufacturing a module according to Item 12. 樹脂絶縁層と、
上面に第1端子および第2端子を有し、前記樹脂絶縁層の下面に搭載された第1電子部品と、
前記樹脂絶縁層の下面と前記第1電子部品の上面とを接合する樹脂接合層と、
前記樹脂絶縁層および前記樹脂接合層を貫通する1または複数の第1貫通孔の内面および前記樹脂絶縁層の上面に設けられ、前記第1端子に接続する第1配線と、
前記樹脂絶縁層および前記樹脂接合層を貫通する1または複数の第2貫通孔の内面および前記樹脂絶縁層の上面に設けられ、前記第2端子に接続する第2配線と、
を備え、
前記第1端子と前記第2端子との間かつ前記第1配線と前記第2配線との間に、前記樹脂絶縁層および前記樹脂接合層を貫通する開口が設けられかつ他の金属層は設けられていないモジュール。
A resin insulation layer,
A first electronic component having a first terminal and a second terminal on an upper surface, and mounted on a lower surface of the resin insulating layer;
A resin bonding layer for bonding a lower surface of the resin insulating layer and an upper surface of the first electronic component;
A first wiring provided on an inner surface of one or more first through holes penetrating the resin insulating layer and the resin bonding layer and on an upper surface of the resin insulating layer, and connected to the first terminal;
A second wiring provided on the inner surface of one or more second through holes penetrating the resin insulating layer and the resin bonding layer and on the upper surface of the resin insulating layer, and connected to the second terminal;
With
An opening is provided between the first terminal and the second terminal and between the first wiring and the second wiring, the opening penetrating the resin insulating layer and the resin bonding layer, and another metal layer is provided. Module that has not been installed.
前記1または複数の第1貫通孔が前記第1端子に接続する合計の面積は、前記1または複数の第2貫通孔が前記第2端子に接続する合計の面積より小さい請求項14に記載のモジュール。   The total area where the one or more first through holes are connected to the first terminal is smaller than the total area where the one or more second through holes are connected to the second terminal. module. 前記開口は、前記1または複数の第1貫通孔と前記第2配線との距離が最も近い前記1または複数の第1貫通孔と前記第2配線との間に設けられている請求項15に記載のモジュール。   16. The opening according to claim 15, wherein the opening is provided between the one or more first through holes and the second wiring where the distance between the one or more first through holes and the second wiring is the shortest. The described module. 前記開口の端は、前記1または複数の第1貫通孔の最も外側の端より外側に位置する請求項16に記載のモジュール。   17. The module according to claim 16, wherein an end of the opening is located outside an outermost end of the one or more first through holes. 前記第1電子部品は、トランジスタであり、
前記第1端子は前記トランジスタの制御端子であり、前記第2端子は前記トランジスタの制御端子以外の端子である請求項15から17のいずれか一項に記載のモジュール。
The first electronic component is a transistor,
The module according to any one of claims 15 to 17, wherein the first terminal is a control terminal of the transistor, and the second terminal is a terminal other than the control terminal of the transistor.
前記開口は、前記樹脂絶縁層の厚さ方向において前記第1電子部品と重なり前記第1電子部品の外側の領域には重ならない請求項14から18のいずれか一項に記載のモジュール。   The module according to claim 14, wherein the opening overlaps the first electronic component in a thickness direction of the resin insulating layer and does not overlap a region outside the first electronic component. 前記開口を前記第1電子部品に投影した領域は前記第1電子部品を2つの領域に分割する請求項14から18のいずれか一項に記載のモジュール。   19. The module according to claim 14, wherein a region where the opening is projected on the first electronic component divides the first electronic component into two regions. 前記第1配線および前記第2配線の各々の厚さは、前記樹脂絶縁層および前記樹脂接合層の合計の厚さより大きい請求項14から20のいずれか一項に記載のモジュール。   The module according to any one of claims 14 to 20, wherein a thickness of each of the first wiring and the second wiring is larger than a total thickness of the resin insulating layer and the resin bonding layer. 上面に第3端子を有し、前記樹脂絶縁層の下面に搭載された第2電子部品を備え、
前記第1配線および前記第2配線の少なくとも一方は、前記第3端子と前記第1端子および前記第2端子の対応する少なくとも一方とを接続する請求項14から21のいずれか一項に記載のモジュール。
A second electronic component having a third terminal on an upper surface and mounted on a lower surface of the resin insulating layer;
22. The device according to claim 14, wherein at least one of the first wiring and the second wiring connects the third terminal to at least one of the first terminal and the corresponding second terminal. module.
可撓性を有する絶縁層と、
前記絶縁層の下面に搭載された電子部品と、
前記絶縁層を貫通する貫通孔を介して前記電子部品と電気的に接続され、前記絶縁層の上面を延伸し、端部にパッドを有する配線と、
前記パッドに近接する前記絶縁層に設けられた開口を囲むように前記絶縁層に設けられた金属層と、
を備えるモジュール。
A flexible insulating layer;
Electronic components mounted on the lower surface of the insulating layer,
A wiring that is electrically connected to the electronic component through a through hole that penetrates the insulating layer, extends an upper surface of the insulating layer, and has a pad at an end;
A metal layer provided in the insulating layer to surround an opening provided in the insulating layer near the pad;
A module comprising:
JP2019149664A 2018-09-28 2019-08-19 Module and method of manufacturing the same Pending JP2020057771A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/584,902 US20200105723A1 (en) 2018-09-28 2019-09-26 Module

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018183814 2018-09-28
JP2018183813 2018-09-28
JP2018183814 2018-09-28
JP2018183813 2018-09-28

Publications (1)

Publication Number Publication Date
JP2020057771A true JP2020057771A (en) 2020-04-09

Family

ID=70107730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019149664A Pending JP2020057771A (en) 2018-09-28 2019-08-19 Module and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2020057771A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021192172A1 (en) * 2020-03-26 2021-09-30 太陽誘電株式会社 Power module and production method for same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021192172A1 (en) * 2020-03-26 2021-09-30 太陽誘電株式会社 Power module and production method for same

Similar Documents

Publication Publication Date Title
US7470567B2 (en) Semiconductor device and method of manufacturing the same
US10504822B2 (en) Semiconductor device
US8399970B2 (en) Semiconductor device attached to island having protrusion
JP2003017518A (en) Method for manufacturing hybrid integrated circuit device
KR20090052688A (en) Power device package and method of fabricating the same
JP5893736B2 (en) Submount and sealed semiconductor device and manufacturing method thereof
JP6450006B2 (en) Semiconductor device and manufacturing method thereof
JP2017174837A (en) Semiconductor device and semiconductor device manufacturing method
JP2017123360A (en) Semiconductor module
JP6480550B2 (en) Wire bonding method and semiconductor device
JPH10229097A (en) Manufacture of chip type semiconductor
JP2020057771A (en) Module and method of manufacturing the same
US20200105723A1 (en) Module
JP4784945B2 (en) Manufacturing method of semiconductor device
JP7286676B2 (en) semiconductor equipment
JP5229200B2 (en) Manufacturing method of semiconductor device
JP2020107685A (en) Semiconductor module
JP4887346B2 (en) Semiconductor device
JP2020077857A (en) Module and manufacturing method thereof
JP2007250675A (en) Circuit board and semiconductor device
WO2021117191A1 (en) Component module and production method for same
JP2020167233A (en) Module and manufacturing method therefor
CN116110871A (en) Semiconductor device with a semiconductor layer having a plurality of semiconductor layers
JP2000332143A (en) Semiconductor device
JPH11204715A (en) Semiconductor device and its manufacture