JP6480550B2 - Wire bonding method and semiconductor device - Google Patents
Wire bonding method and semiconductor device Download PDFInfo
- Publication number
- JP6480550B2 JP6480550B2 JP2017231080A JP2017231080A JP6480550B2 JP 6480550 B2 JP6480550 B2 JP 6480550B2 JP 2017231080 A JP2017231080 A JP 2017231080A JP 2017231080 A JP2017231080 A JP 2017231080A JP 6480550 B2 JP6480550 B2 JP 6480550B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- wire
- bonding
- semiconductor chip
- wire bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 513
- 238000000034 method Methods 0.000 title claims description 74
- 229920005989 resin Polymers 0.000 claims description 266
- 239000011347 resin Substances 0.000 claims description 266
- 238000007789 sealing Methods 0.000 claims description 148
- 238000003825 pressing Methods 0.000 claims description 115
- 229910052751 metal Inorganic materials 0.000 claims description 98
- 239000002184 metal Substances 0.000 claims description 98
- 229910052782 aluminium Inorganic materials 0.000 claims description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 24
- 230000017525 heat dissipation Effects 0.000 description 184
- 229910000679 solder Inorganic materials 0.000 description 77
- 239000000758 substrate Substances 0.000 description 64
- 239000000463 material Substances 0.000 description 62
- 230000005855 radiation Effects 0.000 description 56
- 238000004519 manufacturing process Methods 0.000 description 32
- 238000005452 bending Methods 0.000 description 21
- 239000010949 copper Substances 0.000 description 20
- 239000004020 conductor Substances 0.000 description 19
- 238000003780 insertion Methods 0.000 description 18
- 230000037431 insertion Effects 0.000 description 18
- 229910045601 alloy Inorganic materials 0.000 description 11
- 239000000956 alloy Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 229910052709 silver Inorganic materials 0.000 description 10
- 235000014676 Phragmites communis Nutrition 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910002555 FeNi Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000005304 joining Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、ワイヤボンディング方法、および半導体装置に関する。 The present invention relates to a wire bonding method and a semiconductor device.
従来から、種々の半導体装置の一つとしてIPM(Intelligent Power Module)と称される電源制御用の半導体装置がある。このような半導体装置は、大きな電力を制御することが多く発熱し易いので、複数の半導体チップと、複数のダイパッド部と、放熱板となる金属層と、接合層と、封止樹脂と、を備える。複数の半導体チップは複数のダイパッド部にそれぞれ配置されている。各ダイパッド部は、接合層を介して金属層に接合されている。封止樹脂は、複数の半導体チップと複数のダイパッド部と放熱板と接合層とを覆っている。IPMと称される半導体装置は、たとえば、特許文献1に記載されている。
Conventionally, as one of various semiconductor devices, there is a power supply control semiconductor device called IPM (Intelligent Power Module). Since such a semiconductor device often controls a large amount of electric power and easily generates heat, a plurality of semiconductor chips, a plurality of die pad portions, a metal layer serving as a heat sink, a bonding layer, and a sealing resin are provided. Prepare. The plurality of semiconductor chips are respectively disposed on the plurality of die pad portions. Each die pad portion is bonded to the metal layer via a bonding layer. The sealing resin covers the plurality of semiconductor chips, the plurality of die pad portions, the heat sink, and the bonding layer. A semiconductor device called IPM is described in
このような半導体装置は基板(回路基板)に実装される。半導体装置が基板に実装されている状態においては、放熱板は、半導体装置外部の比較的大きい放熱部材に正対させられる。接合層が封止樹脂の外部にまで漏れてしまうと、金属層と放熱部材との間に隙間が生じるおそれがある。このことは、半導体チップからの熱を放熱部材に効率よく伝達することの妨げとなっている。 Such a semiconductor device is mounted on a substrate (circuit board). In a state where the semiconductor device is mounted on the substrate, the heat radiating plate is directly opposed to a relatively large heat radiating member outside the semiconductor device. If the bonding layer leaks to the outside of the sealing resin, a gap may be generated between the metal layer and the heat dissipation member. This hinders efficient transfer of heat from the semiconductor chip to the heat dissipation member.
放熱層と封止樹脂とは、互いの材質が異なる。このため、放熱層の外縁と封止樹脂との境界が剥離するおそれがある。この剥離が封止樹脂の内方に伝播すると半導体チップの放熱が妨げられたり、半導体チップが腐食するといった不具合が生じうる。 The heat dissipation layer and the sealing resin are different from each other. For this reason, there exists a possibility that the boundary of the outer edge of a thermal radiation layer and sealing resin may peel. If this peeling propagates to the inside of the sealing resin, there may be a problem that heat dissipation of the semiconductor chip is hindered or the semiconductor chip is corroded.
アルミニウムからなるワイヤをボンディングする場合、ワイヤに対して圧力と振動とを加える。この圧力および振動は、ダイパッド部やワイヤボンディング部にも負荷される。ダイパッド部やワイヤボンディング部が揺れたり、変形したりすると、ワイヤを適切にボンディングすることができない。 When bonding a wire made of aluminum, pressure and vibration are applied to the wire. This pressure and vibration are also applied to the die pad part and the wire bonding part. If the die pad part or the wire bonding part is shaken or deformed, the wire cannot be properly bonded.
このような半導体装置は基板(回路基板)に実装される。半導体装置が基板に実装されている状態においては、放熱板は、半導体装置外部の比較的大きい放熱部材に正対させられる。また、ダイパッド部の上に複数の半導体チップをはんだペーストを介して搭載するとともに、大電流を流せるようにより太くて堅いアルミニウム等のワイヤを用いて各半導体チップとリードとを電気的に接続するようにしている。 Such a semiconductor device is mounted on a substrate (circuit board). In a state where the semiconductor device is mounted on the substrate, the heat radiating plate is directly opposed to a relatively large heat radiating member outside the semiconductor device. In addition, a plurality of semiconductor chips are mounted on the die pad portion via a solder paste, and each semiconductor chip and the lead are electrically connected using a thicker and harder wire such as aluminum so that a large current can flow. I have to.
上述のような半導体装置では、複数の半導体チップの取り付け時に、隣接する半導体チップ間のはんだペーストが繋がってしまうことがある。また、はんだペーストの一部のみがダイパッド部の端部に達っしてしまうはんだ食われが生じるおそれがある。あるいは、はんだペーストの表面張力等によって各半導体チップの位置が所望の位置からずれてしまうことがある。各半導体チップの搭載位置がずれると堅いワイヤによるボンディングが難しくなる場合があった。また、この問題を避けるために、半導体チップ間の距離を大きくとることにより、半導体装置の外形が大きくなってしまうという問題があった。 In the semiconductor device as described above, when a plurality of semiconductor chips are attached, solder paste between adjacent semiconductor chips may be connected. In addition, solder erosion may occur in which only part of the solder paste reaches the end of the die pad portion. Alternatively, the position of each semiconductor chip may shift from a desired position due to the surface tension of the solder paste or the like. If the mounting position of each semiconductor chip is shifted, bonding with a hard wire may be difficult. In addition, in order to avoid this problem, there is a problem that the outer shape of the semiconductor device is increased by increasing the distance between the semiconductor chips.
本発明は、上記した事情のもとで考え出されたものであって、本発明は、上記した事情のもとで考え出されたものであって、ワイヤを適切にボンディングすることが可能なワイヤボンディング方法および半導体装置を提供することをその主たる課題とする。 The present invention has been conceived under the circumstances described above, and the present invention has been conceived under the circumstances described above, and is capable of appropriately bonding wires. The main object is to provide a wire bonding method and a semiconductor device.
本発明の第1の側面によって提供される半導体装置は、互いに反対方向を向く主面および裏面を有するダイパッド部と、上記ダイパッド部の上記主面に搭載された半導体チップと、上記ダイパッド部の上記裏面を露出させる凹部が形成され、且つ、上記ダイパッド部および上記半導体チップを覆う封止樹脂部と、上記凹部に配置された放熱層と、を備え、上記凹部は、上記裏面が広がる方向において上記ダイパッド部よりも外側に位置し、且つ、上記裏面よりも上記主面側に位置する部分を有する溝を有しており、上記放熱層は、一部が上記溝に充填され、且つ、上記ダイパッド部の上記裏面に接する接合層を有することを特徴としている。 The semiconductor device provided by the first aspect of the present invention includes a die pad portion having a main surface and a back surface facing in opposite directions, a semiconductor chip mounted on the main surface of the die pad portion, and the above-described die pad portion. A recess that exposes the back surface is formed, and includes a sealing resin portion that covers the die pad portion and the semiconductor chip, and a heat dissipation layer disposed in the recess. The groove has a portion located outside the die pad portion and located on the main surface side from the back surface, and the heat radiation layer is partially filled in the groove, and the die pad And a bonding layer in contact with the back surface of the portion.
本発明の好ましい実施の形態においては、上記放熱層は、上記接合層に対して上記ダイパッド部とは反対側に積層された金属層を有する。 In a preferred embodiment of the present invention, the heat dissipation layer has a metal layer laminated on the opposite side of the die pad portion with respect to the bonding layer.
本発明の好ましい実施の形態においては、上記金属層は、Cuからなる。 In a preferred embodiment of the present invention, the metal layer is made of Cu.
本発明の好ましい実施の形態においては、上記接合層は、樹脂からなる。 In a preferred embodiment of the present invention, the bonding layer is made of a resin.
本発明の好ましい実施の形態においては、上記金属層の一部は、その厚さ方向において上記凹部から突出している。 In a preferred embodiment of the present invention, a part of the metal layer protrudes from the recess in the thickness direction.
本発明の好ましい実施の形態においては、上記溝は、上記裏面が広がる方向において上記金属層に対して外側に位置する。 In a preferred embodiment of the present invention, the groove is located outside the metal layer in the direction in which the back surface is widened.
本発明の好ましい実施の形態においては、上記凹部は、上記金属層と上記溝との間に位置する部分を有する底面を有する。 In a preferred embodiment of the present invention, the recess has a bottom surface having a portion located between the metal layer and the groove.
本発明の好ましい実施の形態においては、上記溝は、上記裏面が広がる方向において上記ダイパッド部から離間するほど、上記ダイパッド部の厚さ方向において上記裏面側から上記主面側に位置するように傾斜している。 In a preferred embodiment of the present invention, the groove is inclined so as to be positioned from the back surface side to the main surface side in the thickness direction of the die pad portion as the groove is separated from the die pad portion in the direction in which the back surface is expanded. doing.
本発明の好ましい実施の形態においては、上記凹部は、上記裏面が広がる方向において上記ダイパッド部よりも外側に位置し、上記底面に繋がる第1側面、上記第1側面に繋がり、上記裏面が向く方向を向く支持面、上記支持面に繋がり、上記裏面が広がる方向において上記ダイパッド部と上記第1側面との間に位置する第2側面、を有しており、上記金属層は、上記裏面が広がる方向において少なくとも一部が上記第1側面と上記第2側面との間に位置する外縁を有し、上記ダイパッド部の厚さ方向において上記第1側面と重なっている。 In a preferred embodiment of the present invention, the concave portion is located outside the die pad portion in the direction in which the back surface expands, and is connected to the first side surface connected to the bottom surface, the first side surface, and the back surface direction. And a second side surface located between the die pad portion and the first side surface in a direction in which the back surface expands, and the metal layer has the back surface widened. At least a part in the direction has an outer edge located between the first side surface and the second side surface, and overlaps the first side surface in the thickness direction of the die pad portion.
本発明の好ましい実施の形態においては、上記支持面と上記金属層との間に、上記接合層の一部が介在する。 In a preferred embodiment of the present invention, a part of the bonding layer is interposed between the support surface and the metal layer.
本発明の第2の側面によって提供される半導体装置は、互いに反対方向を向く主面および裏面を有する複数のダイパッド部と、上記複数のダイパッド部の上記主面に格別に搭載された複数の半導体チップと、上記各ダイパッド部の内の少なくとも一部の上記各裏面を共通に露出させる凹部が形成され、且つ、上記各ダイパッド部および上記各半導体チップを共通に覆う封止樹脂部と、上記凹部に配置された放熱層と、を備え、上記凹部は、上記裏面側において上記各ダイパッド部よりも外側に位置し、且つ、上記裏面よりも上記主面側に位置するように形成された溝を有しており、上記放熱層は、一部が上記溝に充填され、且つ、上記各ダイパッド部の上記裏面に共通に接する接合層を有することを特徴としている。 A semiconductor device provided by the second aspect of the present invention includes a plurality of die pad portions having a main surface and a back surface facing in opposite directions, and a plurality of semiconductors mounted on the main surface of the plurality of die pad portions. A chip, a recess that exposes at least a part of each back surface of each die pad portion in common, and a sealing resin portion that covers each die pad portion and each semiconductor chip in common, and the recess A recess formed on the back surface side of the die pad portion and on the main surface side of the back surface. The heat dissipation layer has a bonding layer partially filled in the groove and in common contact with the back surface of each die pad portion.
本発明の第3の側面によって提供される半導体装置は、互いに反対方向を向く主面および裏面を有するダイパッド部と、上記ダイパッド部の上記主面に搭載された半導体チップと、樹脂底面から凹んでいるとともに上記ダイパッド部の上記裏面を露出させる凹部が形成され、且つ、上記ダイパッド部および上記半導体チップを覆う封止樹脂部と、上記凹部に配置された放熱層と、を備え、上記凹部は、上記裏面が広がる方向において上記ダイパッド部よりも外側に位置し、上記樹脂底面に繋がる第1側面、上記第1側面に繋がり、上記裏面が向く方向を向く支持面、上記支持面に繋がり、上記裏面が広がる方向において上記ダイパッド部と上記第1側面との間に位置する第2側面、を有しており、上記放熱層は、上記裏面が広がる方向において少なくとも一部が上記第1側面と上記第2側面との間に位置する外縁を有し、上記ダイパッド部の厚さ方向において上記第1側面と重なる放熱層、および上記放熱層と上記ダイパッド部との間に介在する接合層、を有することを特徴としている。 A semiconductor device provided by the third aspect of the present invention includes a die pad portion having a main surface and a back surface facing in opposite directions, a semiconductor chip mounted on the main surface of the die pad portion, and a recess from a resin bottom surface. And a recess that exposes the back surface of the die pad portion is formed, and includes a sealing resin portion that covers the die pad portion and the semiconductor chip, and a heat dissipation layer disposed in the recess. A first side surface that is located outside the die pad portion in a direction in which the back surface extends and is connected to the resin bottom surface, a support surface that is connected to the first side surface and that faces in a direction in which the back surface faces, and is connected to the support surface, and the back surface A second side surface located between the die pad portion and the first side surface in the direction in which the heat spreads, and the heat dissipation layer is in a direction in which the back surface is widened. At least a portion having an outer edge located between the first side surface and the second side surface, the heat dissipation layer overlapping the first side surface in the thickness direction of the die pad portion, and the heat dissipation layer and the die pad portion, And a bonding layer interposed therebetween.
本発明の好ましい実施の形態においては、上記放熱層は、金属からなる。 In a preferred embodiment of the present invention, the heat dissipation layer is made of metal.
本発明の好ましい実施の形態においては、上記金属は、Cuである。 In a preferred embodiment of the present invention, the metal is Cu.
本発明の好ましい実施の形態においては、上記接合層は、樹脂からなる。 In a preferred embodiment of the present invention, the bonding layer is made of a resin.
本発明の好ましい実施の形態においては、上記支持面と上記放熱層との間に、上記接合層の一部が介在する。 In a preferred embodiment of the present invention, a part of the bonding layer is interposed between the support surface and the heat dissipation layer.
本発明の好ましい実施の形態においては、上記凹部は、上記裏面が広がる方向において上記ダイパッド部よりも外側に位置し、且つ、上記裏面よりも上記主面側に位置する部分を有する溝を有しており、上記接合層は、一部が上記溝に充填されている。 In a preferred embodiment of the present invention, the recess has a groove that is located on the outer side of the die pad portion in the direction in which the back surface expands and that is located on the main surface side of the back surface. The bonding layer is partially filled in the groove.
本発明の好ましい実施の形態においては、上記放熱層の一部は、その厚さ方向において上記凹部から突出している。 In a preferred embodiment of the present invention, a part of the heat dissipation layer protrudes from the recess in the thickness direction.
本発明の好ましい実施の形態においては、上記溝は、上記裏面が広がる方向において上記放熱層に対して外側に位置する。 In preferable embodiment of this invention, the said groove | channel is located outside with respect to the said heat radiating layer in the direction where the said back surface spreads.
本発明の好ましい実施の形態においては、上記凹部は、上記放熱層と上記溝との間に位置する部分を有する凹部底面を有する。 In preferable embodiment of this invention, the said recessed part has a recessed part bottom face which has a part located between the said thermal radiation layer and the said groove | channel.
本発明の好ましい実施の形態においては、上記凹部は、上記裏面が広がる方向において上記ダイパッド部から離間するほど、上記ダイパッド部の厚さ方向において上記裏面側から上記主面側に位置するように傾斜している。 In a preferred embodiment of the present invention, the concave portion is inclined so as to be positioned from the back surface side to the main surface side in the thickness direction of the die pad portion as the back surface is separated from the die pad portion in a direction in which the back surface is widened. doing.
本発明の第4の側面によって提供される半導体装置は、互いに反対方向を向く主面および裏面を有する複数のダイパッド部と、上記複数のダイパッド部の上記主面に各別に搭載された複数の半導体チップと、樹脂底面から凹んでいるとともに上記ダイパッド部の内の少なくとも一部の上記各裏面を共通に露出させる凹部が形成され、且つ、上記各ダイパッド部および上記各半導体チップを共通に覆う封止樹脂部と、上記凹部に配置された放熱層と、を備え、上記凹部は、上記裏面側において上記各ダイパッド部よりも外側に位置し、上記樹脂底面に繋がる第1側面、上記第1側面に繋がり、上記裏面が向く方向を向く支持面、上記支持面に繋がり、上記裏面が広がる方向において上記ダイパッド部と上記第1側面との間に位置する第2側面、を有しており、上記放熱層は、上記裏面が広がる方向において少なくとも一部が上記第1側面と上記第2側面との間に位置する外縁を有し、上記ダイパッド部の厚さ方向において上記第1側面と重なる放熱層、および上記放熱層と上記各ダイパッド部との間に介在する接合層、を有することを特徴としている。 A semiconductor device provided by a fourth aspect of the present invention includes a plurality of die pad portions having a main surface and a back surface facing in opposite directions, and a plurality of semiconductors mounted separately on the main surface of the plurality of die pad portions. A chip and a recess that is recessed from the resin bottom surface and that exposes at least a part of each back surface of the die pad portion in common, and covers the die pad portion and the semiconductor chip in common. A resin portion and a heat dissipation layer disposed in the recess, the recess being located outside the die pad portion on the back surface side, and connected to the resin bottom surface on the first side surface and the first side surface. A second side surface located between the die pad portion and the first side surface in the direction in which the back surface is connected and connected to the support surface and the back surface is widened; The heat dissipation layer has an outer edge located at least partially between the first side surface and the second side surface in the direction in which the back surface spreads, and the heat dissipation layer has the outer edge located in the thickness direction of the die pad portion. It has a heat dissipation layer that overlaps one side surface, and a bonding layer that is interposed between the heat dissipation layer and each of the die pad portions.
本発明の第5の側面によって提供される半導体装置は、互いに反対方向を向くダイパッド主面およびダイパッド裏面を有するダイパッド部と、上記ダイパッド主面に搭載された半導体チップと、底面から凹んでいるとともに上記ダイパッド裏面を露出させる凹部が形成され、且つ、上記ダイパッド部および上記半導体チップを覆う封止樹脂部と、上記凹部に配置され、上記ダイパッド裏面に対面する放熱層主面およびこの放熱層主面とは反対側にある放熱層裏面を有し、且つ、上記ダイパッド部に接合された放熱層と、を備え、上記放熱層は、上記ダイパッド裏面が広がる方向において上記ダイパッド部よりも外側に位置し、上記放熱層裏面に繋がる第1側面、上記第1側面に繋がり、上記放熱層主面が向く方向を向く中間面、上記中間面に繋がり、上記ダイパッド裏面が広がる方向において上記ダイパッド部と上記第1側面との間に位置する第2側面、を有することを特徴としている。 The semiconductor device provided by the fifth aspect of the present invention has a die pad portion having a die pad main surface and a die pad back surface facing in opposite directions, a semiconductor chip mounted on the die pad main surface, and a recess recessed from the bottom surface. A recess that exposes the back surface of the die pad is formed, a sealing resin portion that covers the die pad portion and the semiconductor chip, a heat dissipation layer main surface that is disposed in the recess and faces the back surface of the die pad, and the heat dissipation layer main surface And a heat dissipation layer bonded to the die pad portion, the heat dissipation layer being located outside the die pad portion in the direction in which the die pad back surface expands. , A first side surface connected to the back surface of the heat dissipation layer, an intermediate surface connected to the first side surface and facing the direction in which the main surface of the heat dissipation layer faces, and the intermediate surface Rising, it is characterized by having a second side, which is located between the die pad portion and the first side in the direction in which the die pad rear surface spread.
本発明の好ましい実施の形態においては、上記放熱層は、セラミックスからなる。 In a preferred embodiment of the present invention, the heat dissipation layer is made of ceramics.
本発明の好ましい実施の形態においては、上記第1側面、上記中間面、および上記第2側面は、上記封止樹脂部に接している。 In a preferred embodiment of the present invention, the first side surface, the intermediate surface, and the second side surface are in contact with the sealing resin portion.
本発明の好ましい実施の形態においては、上記放熱層の上記放熱層裏面は、上記封止樹脂部の上記底面と面一とされている。 In a preferred embodiment of the present invention, the back surface of the heat dissipation layer of the heat dissipation layer is flush with the bottom surface of the sealing resin portion.
本発明の好ましい実施の形態においては、上記第1側面と上記中間面とは、第1角部を形成している。 In a preferred embodiment of the present invention, the first side surface and the intermediate surface form a first corner.
本発明の好ましい実施の形態においては、上記中間面と上記第2側面とは、第2角部を形成している。 In a preferred embodiment of the present invention, the intermediate surface and the second side surface form a second corner.
本発明の好ましい実施の形態においては、上記第1角部および第2角部の少なくともいずれかは、直角である。 In a preferred embodiment of the present invention, at least one of the first corner and the second corner is a right angle.
本発明の好ましい実施の形態においては、上記第1側面の上記放熱層の厚さ方向寸法は、上記第2側面の上記放熱層の厚さ方向寸法よりも大である。 In a preferred embodiment of the present invention, the thickness direction dimension of the heat dissipation layer on the first side surface is larger than the thickness direction dimension of the heat dissipation layer on the second side surface.
本発明の好ましい実施の形態においては、上記放熱層と上記ダイパッド部とは、接合層を介して接合されている。 In a preferred embodiment of the present invention, the heat dissipation layer and the die pad portion are bonded via a bonding layer.
本発明の好ましい実施の形態においては、上記放熱層の上記放熱層主面には、上記放熱層の厚さ方向に対して直角である方向に延びる複数の溝が形成されている。 In a preferred embodiment of the present invention, a plurality of grooves extending in a direction perpendicular to the thickness direction of the heat dissipation layer are formed in the heat dissipation layer main surface of the heat dissipation layer.
本発明の好ましい実施の形態においては、上記各溝は、断面矩形状である。 In a preferred embodiment of the present invention, each of the grooves has a rectangular cross section.
本発明の好ましい実施の形態においては、上記複数の溝のいずれかは、上記接合層に接している。 In a preferred embodiment of the present invention, any one of the plurality of grooves is in contact with the bonding layer.
本発明の好ましい実施の形態においては、上記複数の溝のいずれかは、上記封止樹脂部に接している。 In a preferred embodiment of the present invention, any of the plurality of grooves is in contact with the sealing resin portion.
本発明の第6の側面によって提供される半導体装置は、互いに反対方向を向くダイパッド主面およびダイパッド裏面を有する複数のダイパッド部と、上記複数のダイパッド主面に各別に搭載された複数の半導体チップと、底面から凹んでいるとともに上記各ダイパッド裏面を共通に露出させる凹部が形成され、且つ、上記各ダイパッド部および上記各半導体チップを共通に覆う封止樹脂部と、上記凹部に配置され、上記ダイパッド裏面に対面する放熱層主面およびこの放熱層主面とは反対側にある放熱層裏面を有し、且つ、上記各ダイパッド部に共通に接合された放熱層と、を備え、上記放熱層は、上記ダイパッド裏面が広がる方向において上記各ダイパッド部よりも外側に位置し、上記放熱層裏面に繋がる第1側面、上記第1側面に繋がり、上記放熱層主面が向く方向を向く中間面、上記中間面に繋がり、上記ダイパッド裏面が広がる方向において上記ダイパッド部と上記第1側面との間に位置する第2側面、を有することを特徴としている。 A semiconductor device provided by a sixth aspect of the present invention includes a plurality of die pad portions having a die pad main surface and a die pad back surface facing in opposite directions, and a plurality of semiconductor chips mounted separately on the plurality of die pad main surfaces. And a recess that is recessed from the bottom and that exposes the back surface of each die pad in common, and is disposed in the recess, and a sealing resin portion that covers each die pad and each semiconductor chip in common, and A heat-dissipating layer main surface facing the back surface of the die pad and a heat-dissipating layer back surface opposite to the heat-dissipating layer main surface, and a heat-dissipating layer bonded in common to each of the die pad parts. Is located outside the respective die pad portions in the direction in which the back surface of the die pad spreads, and is connected to the first side surface connected to the back surface of the heat dissipation layer and the first side surface. An intermediate surface facing in the direction in which the main surface of the heat dissipation layer faces, a second side surface connected to the intermediate surface and positioned between the die pad portion and the first side surface in a direction in which the back surface of the die pad spreads. Yes.
本発明の第7の側面によって提供されるワイヤボンディング方法は、1対の押さえ片を、ボンディング対象物の互いに離間した2か所に押圧した状態で、上記ボンディング対象物のうち上記1対の押さえ片が離間する方向において上記1対の押さえ片の間に位置する部位にワイヤをボンディングするワイヤボンディング工程を有することを特徴としている。 In the wire bonding method provided by the seventh aspect of the present invention, the pair of pressing pieces of the bonding target object is pressed in a state where the pair of pressing pieces are pressed at two spaced apart positions on the bonding target object. It has a wire bonding step of bonding a wire to a portion located between the pair of pressing pieces in the direction in which the pieces are separated.
本発明の好ましい実施の形態においては、上記ワイヤボンディング工程においては、上記ボンディング対象物のうち上記1対の押さえ片を結ぶ直線と交差する部位に上記ワイヤをボンディングする。 In a preferred embodiment of the present invention, in the wire bonding step, the wire is bonded to a portion of the bonding target that intersects a straight line connecting the pair of pressing pieces.
本発明の好ましい実施の形態においては、上記ボンディング対象物は、金属板からなるダイパッド部と、このダイパッド部に搭載され、1以上の電極を有する半導体チップと、を含み、上記ワイヤボンディング工程においては、上記ダイパッド部のうち上記半導体チップを挟む位置に上記1対の押さえ片を押圧した状態で、上記電極に対してワイヤをボンディングする。 In a preferred embodiment of the present invention, the bonding object includes a die pad portion made of a metal plate, and a semiconductor chip mounted on the die pad portion and having one or more electrodes. In the wire bonding step, Then, a wire is bonded to the electrode in a state where the pair of pressing pieces are pressed at a position sandwiching the semiconductor chip in the die pad portion.
本発明の好ましい実施の形態においては、上記半導体チップは、複数の電極を有しており、上記ワイヤボンディング工程においては、上記複数の電極を挟む位置に上記1対の押さえ片を押圧した状態で、上記複数の電極に対して個別にワイヤをボンディングする。 In a preferred embodiment of the present invention, the semiconductor chip has a plurality of electrodes, and in the wire bonding step, the pair of pressing pieces are pressed to a position sandwiching the plurality of electrodes. The wires are individually bonded to the plurality of electrodes.
本発明の好ましい実施の形態においては、上記ボンディング対象物は、金属板からなるワイヤボンディング部を含み、上記ワイヤボンディング工程においては、上記ワイヤボンディング部に対して上記1対の押さえ片を押圧した状態で、上記ワイヤボンディング部にワイヤをボンディングする。 In a preferred embodiment of the present invention, the bonding object includes a wire bonding portion made of a metal plate, and in the wire bonding step, the pair of pressing pieces are pressed against the wire bonding portion. Then, a wire is bonded to the wire bonding portion.
本発明の好ましい実施の形態においては、上記ボンディング対象物は、金属板からなるダイパッド部と、このダイパッド部に搭載され、1以上の電極を有する半導体チップと、上記ダイパッド部と離間したワイヤボンディング部と、を含み、上記ワイヤボンディング工程においては、上記ダイパッド部のうち上記半導体チップを挟む位置に上記1対の押さえ片を押圧した状態で、上記電極に対してワイヤをボンディングし、上記ワイヤボンディング工程の後に、上記ワイヤボンディング部に対して追加の1対の押さえ片を押圧した状態で、上記ワイヤボンディング部にワイヤをボンディングする追加のワイヤボンディング工程を有する。 In a preferred embodiment of the present invention, the bonding object includes a die pad portion made of a metal plate, a semiconductor chip mounted on the die pad portion and having one or more electrodes, and a wire bonding portion separated from the die pad portion. In the wire bonding step, a wire is bonded to the electrode in a state where the pair of pressing pieces are pressed to a position where the semiconductor chip is sandwiched in the die pad portion, and the wire bonding step Thereafter, there is an additional wire bonding step of bonding a wire to the wire bonding portion in a state where an additional pair of pressing pieces are pressed against the wire bonding portion.
本発明の好ましい実施の形態においては、上記半導体チップは、複数の電極を有しており、上記ワイヤボンディング工程においては、上記複数の電極を挟む位置に上記1対の押さえ片を押圧した状態で、上記複数の電極に対して個別にワイヤをボンディングする。 In a preferred embodiment of the present invention, the semiconductor chip has a plurality of electrodes, and in the wire bonding step, the pair of pressing pieces are pressed to a position sandwiching the plurality of electrodes. The wires are individually bonded to the plurality of electrodes.
本発明の好ましい実施の形態においては、上記ワイヤは、アルミからなる。 In a preferred embodiment of the present invention, the wire is made of aluminum.
本発明の好ましい実施の形態においては、上記ワイヤボンディング工程においては、上記ワイヤに対して圧力および振動を加える。 In a preferred embodiment of the present invention, pressure and vibration are applied to the wire in the wire bonding step.
本発明の第8の側面によって提供される半導体装置は、互いに反対方向を向く主面および裏面を有するダイパッド部と、上記ダイパッド部の上記主面に搭載されており、1以上の電極を有する半導体チップと、上記ダイパッド部および上記半導体チップを覆う封止樹脂部と、を備え、上記ダイパッド部には、互いに離間する1対の押さえ痕が形成されており、上記電極のうち上記1対の押さえ痕が離間する方向において上記1対の押さえ痕の間に位置する部位にワイヤの一端がボンディングされていることを特徴としている。 A semiconductor device provided by an eighth aspect of the present invention includes a die pad portion having a main surface and a back surface facing in opposite directions, and a semiconductor mounted on the main surface of the die pad portion and having one or more electrodes. A chip, and a sealing resin portion that covers the die pad portion and the semiconductor chip, and the die pad portion is formed with a pair of pressing marks that are spaced apart from each other, and the pair of pressing members among the electrodes. One end of the wire is bonded to a portion located between the pair of pressing marks in the direction in which the marks are separated.
本発明の好ましい実施の形態においては、上記ワイヤの一端は、上記電極のうち上記1対の押さえ痕を結ぶ直線と交差する部位にボンディングされている。 In a preferred embodiment of the present invention, one end of the wire is bonded to a portion of the electrode that intersects a straight line that connects the pair of pressing marks.
本発明の好ましい実施の形態においては、上記ダイパッド部に対して離間したワイヤボンディング部をさらに備えており、上記ワイヤボンディング部には、互いに離間する追加の1対の押さえ痕が形成されており、上記ワイヤボンディング部のうち上記追加の1対の押さえ痕が離間する方向において上記追加の1対の押さえ痕の間に位置する部位に上記ワイヤの他端がボンディングされている。 In a preferred embodiment of the present invention, it further comprises a wire bonding portion spaced from the die pad portion, and an additional pair of pressing marks spaced from each other is formed in the wire bonding portion, The other end of the wire is bonded to a portion located between the additional pair of pressing marks in the direction in which the additional pair of pressing marks is separated from the wire bonding portion.
本発明の好ましい実施の形態においては、上記ワイヤの他端は、上記ワイヤボンディング部のうち上記追加の1対の押さえ痕を結ぶ直線と交差する部位にボンディングされている。 In a preferred embodiment of the present invention, the other end of the wire is bonded to a portion of the wire bonding portion that intersects a straight line connecting the additional pair of pressing marks.
本発明の第9の側面によって提供される半導体装置は、互いに反対方向を向く主面および裏面を有するダイパッド部と、上記ダイパッド部の上記主面に搭載されており、1以上の電極を有する半導体チップと、上記半導体チップとワイヤを介して電気的に接続されるリードと、上記ダイパッド部、上記半導体チップおよび上記リードの一部を覆う封止樹脂部と、を備え、上記リードの上記ワイヤの一端がボンディングされている接続部を挟む上記リードの表面には、互いに離間する1対の押さえ痕が形成されていることを特徴としている。 A semiconductor device provided by a ninth aspect of the present invention includes a die pad portion having a main surface and a back surface facing in opposite directions, and a semiconductor mounted on the main surface of the die pad portion and having one or more electrodes. A chip, a lead electrically connected to the semiconductor chip via a wire, and a sealing resin portion covering the die pad part, the semiconductor chip and a part of the lead, and the wire of the lead A pair of pressing marks that are spaced apart from each other are formed on the surface of the lead that sandwiches the connection part to which one end is bonded.
本発明の好ましい実施の形態においては、上記押さえ痕を有するリードは、押さえ痕のないリードよりも幅広の部分を有する。 In a preferred embodiment of the present invention, the lead having the pressing mark has a wider portion than the lead having no pressing mark.
本発明の好ましい実施の形態においては、上記ワイヤは太さの異なる種類を有し、上記押さえ痕は太さの太い上記ワイヤの接続部の近くのみに形成されている。 In a preferred embodiment of the present invention, the wires have different types of thickness, and the pressing marks are formed only near the connecting portion of the wire having a large thickness.
本発明の好ましい実施の形態においては、上記半導体チップは複数あり、上記太さの太いワイヤは一部の上記半導体チップと上記リードとの間のみを電気的に接続する。 In a preferred embodiment of the present invention, there are a plurality of the semiconductor chips, and the thick wires electrically connect only some of the semiconductor chips and the leads.
本発明の好ましい実施の形態においては、上記半導体チップを挟む上記ダイパッドの表面には、上記半導体チップを挟んで互いに離間する1対の押さえ痕が形成されている。 In a preferred embodiment of the present invention, a pair of pressing marks that are spaced apart from each other with the semiconductor chip interposed therebetween are formed on the surface of the die pad that sandwiches the semiconductor chip.
本発明の好ましい実施の形態においては、上記半導体チップは、複数あり、かつ、出力トランジスタとその制御用の半導体チップとを含み、上記リードの押さえ痕は、上記出力トランジスタと接続された上記リードの接続部を挟んで互いに離間するように形成されている。 In a preferred embodiment of the present invention, the semiconductor chip includes a plurality of semiconductor chips and includes an output transistor and a semiconductor chip for controlling the output transistor. The lead pressing mark is formed on the lead connected to the output transistor. They are formed so as to be separated from each other with the connecting portion interposed therebetween.
本発明の第10の側面によって提供される半導体装置の製造方法は、ダイパッド部の主面に導電性接合ペーストを塗布する塗布工程と、上記主面が向く方向視における大きさが、上記導電性接合ペーストが塗布された領域よりも大である半導体チップの裏面を、上記主面が向く方向視において上記導電性接合ペーストが塗布された領域を内方に含むように上記導電性接合ペーストに接しさせる載置工程と、上記導電性接合ペーストを軟化させた後に硬化させることにより導電性接合材を形成する接合工程と、を備えることを特徴としている。 According to a tenth aspect of the present invention, there is provided a method for manufacturing a semiconductor device comprising: an application step of applying a conductive bonding paste to a main surface of a die pad portion; The back surface of the semiconductor chip, which is larger than the region where the bonding paste is applied, is in contact with the conductive bonding paste so as to include the region where the conductive bonding paste is applied inward as viewed in the direction in which the main surface faces. And a bonding step of forming a conductive bonding material by softening and hardening the conductive bonding paste.
本発明の好ましい実施の形態においては、上記導電性接合ペーストは、はんだペーストである。 In a preferred embodiment of the present invention, the conductive bonding paste is a solder paste.
本発明の好ましい実施の形態においては、上記塗布工程においては、開口を有するマスクによって上記主面を覆った後に、上記開口に上記導電性接合ペーストを埋める。 In a preferred embodiment of the present invention, in the coating step, after covering the main surface with a mask having an opening, the conductive bonding paste is filled in the opening.
本発明の好ましい実施の形態においては、上記半導体チップの上記裏面は、上記ダイパッド部の上記主面よりも上記導電性接合ペーストに対する濡れ性が高い。 In a preferred embodiment of the present invention, the back surface of the semiconductor chip has higher wettability with respect to the conductive bonding paste than the main surface of the die pad portion.
本発明の好ましい実施の形態においては、上記半導体チップの上記裏面は、Ag、Au、Niまたはこれらの金属を含む合金からなり、上記ダイパッド部の上記主面は、Cu、FeNi合金、Feのいずれかからなる。 In a preferred embodiment of the present invention, the back surface of the semiconductor chip is made of Ag, Au, Ni or an alloy containing these metals, and the main surface of the die pad portion is any one of Cu, FeNi alloy, and Fe. It consists of
本発明の第11の側面によって提供される半導体装置は、主面を有するダイパッド部と、裏面を有する半導体チップと、上記ダイパッド部の上記主面および上記半導体チップの上記裏面の間に介在し、上記ダイパッド部と上記半導体チップとを接合する導電性接合材と、を備えており、上記半導体チップの上記裏面と上記導電性接合材との接合面積は、上記ダイパッド部の上記主面と上記導電性接合材との接合面積よりも大であることを特徴としている。 A semiconductor device provided by an eleventh aspect of the present invention is interposed between a die pad portion having a main surface, a semiconductor chip having a back surface, the main surface of the die pad portion and the back surface of the semiconductor chip, A conductive bonding material for bonding the die pad portion and the semiconductor chip, and a bonding area between the back surface of the semiconductor chip and the conductive bonding material is determined by the main surface of the die pad portion and the conductive material. It is characterized by being larger than the bonding area with the adhesive bonding material.
本発明の好ましい実施の形態においては、上記導電性接合材は、はんだである。 In a preferred embodiment of the present invention, the conductive bonding material is solder.
本発明の好ましい実施の形態においては、上記半導体チップの上記裏面は、上記ダイパッド部の上記主面よりも上記導電性接合ペーストに対する濡れ性が高い。 In a preferred embodiment of the present invention, the back surface of the semiconductor chip has higher wettability with respect to the conductive bonding paste than the main surface of the die pad portion.
本発明の好ましい実施の形態においては、上記半導体チップの上記裏面は、Ag、Au、Niまたはこれらの金属を含む合金からなり、上記ダイパッド部の上記主面は、Cu、FeNi合金、Feのいずれかからなる。 In a preferred embodiment of the present invention, the back surface of the semiconductor chip is made of Ag, Au, Ni or an alloy containing these metals, and the main surface of the die pad portion is any one of Cu, FeNi alloy, and Fe. It consists of
本発明の第12の側面によって提供される半導体装置は、互いに反対方向を向く主面および裏面を有するダイパッド部と、上記ダイパッド部の上記主面に搭載される複数の半導体チップと、上記ダイパッド部の主面および上記複数の半導体チップのそれぞれの裏面との間に介在し、上記ダイパッド部と上記複数の半導体チップとを接合する導電性接合材と、を備えており、上記複数の半導体チップのそれぞれの裏面と上記導電性接合材との接合面積は、上記ダイパッド部の主面に上記半導体チップに対応してそれぞれ形成された上記導電性接合材との接合面積よりも大であることを特徴としている。 A semiconductor device provided by a twelfth aspect of the present invention includes a die pad portion having a main surface and a back surface facing in opposite directions, a plurality of semiconductor chips mounted on the main surface of the die pad portion, and the die pad portion. A conductive bonding material that is interposed between the main surface of the semiconductor chip and the back surfaces of the plurality of semiconductor chips, and bonds the die pad portion and the plurality of semiconductor chips. The bonding area between each back surface and the conductive bonding material is larger than the bonding area between the conductive bonding material formed on the main surface of the die pad portion corresponding to the semiconductor chip. It is said.
本発明の好ましい実施の形態においては、上記半導体チップは、複数の出力トランジスタとその制御用の半導体チップとを有し、上記複数の出力トランジスタにて、上記接合面積の関係を有する。 In a preferred embodiment of the present invention, the semiconductor chip has a plurality of output transistors and a semiconductor chip for controlling the output transistors, and the plurality of output transistors have the relationship of the junction area.
本発明の好ましい実施の形態においては、上記複数の出力トランジスタの出力を外部にそれぞれ取り出すための複数のリードと、上記出力トランジスタと上記リードとをそれぞれ接続する複数のワイヤを更に有し、上記ワイヤはアルミニウムである。 In a preferred embodiment of the present invention, the apparatus further includes a plurality of leads for taking out outputs of the plurality of output transistors to the outside, and a plurality of wires for connecting the output transistors and the leads, respectively. Is aluminum.
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.
図1は、本発明の第1A実施形態に基づく半導体装置が用いられた実装構造を示す断面図である。 FIG. 1 is a cross-sectional view showing a mounting structure in which a semiconductor device according to the first embodiment of the present invention is used.
図1に示す半導体装置の実装構造801は、半導体装置101Aと、基板807と、放熱部材808とを備える。
A semiconductor
基板807は、複数の電子部品が実装されるものである。基板807は絶縁性の材料よりなる。基板807には図示しない配線パターンが形成されている。基板807には、複数の孔809が形成されている。放熱部材808は、熱伝導率の比較的大きな材料、たとえば、アルミニウムなどの金属よりなる。放熱部材808は、図示しない支持部材によって基板807に対し固定されている。半導体装置101Aは、基板807に実装されている。本実施形態において半導体装置101Aは、IPM(Intelligent Power Module)と称される製品である。半導体装置101Aは、たとえば、エアーコンディショナーやモータ制御機器などの電源制御等の用途に用いられる。
The
図2は、本発明の第1A実施形態に基づく半導体装置のリードを折り曲げる前の平面図(一部構成省略)である。図3は、本発明の第1A実施形態に基づく半導体装置のリードを折り曲げる前の底面図である。図4は、図2のIV−IV線に沿う断面図である。図5は、図4の要部拡大断面図である。なお、図1は、図2のI−I線に沿う断面に相当する。図4においては理解の便宜上、各構成を模式化して示している。 FIG. 2 is a plan view (partially omitted) of the lead before bending the lead of the semiconductor device according to the first embodiment of the present invention. FIG. 3 is a bottom view of the semiconductor device according to the first embodiment of the present invention before bending the leads. 4 is a cross-sectional view taken along line IV-IV in FIG. FIG. 5 is an enlarged cross-sectional view of a main part of FIG. 1 corresponds to a cross section taken along the line II in FIG. In FIG. 4, for convenience of understanding, each configuration is schematically shown.
これらの図に示す半導体装置101Aは、複数の第1電極部1、第2電極部2、および、第3電極部3と、複数の半導体チップ41,42と、受動部品チップ43と、放熱層6と、封止樹脂部7と、ワイヤ8と、を備える。図2においては、放熱層6を点線で示し、封止樹脂部7を仮想線で示している。
The
封止樹脂部7は、複数の第1電極部1、第2電極部2、および、第3電極部3と、半導体チップ41,42と、受動部品チップ43と、を覆っている。封止樹脂部7は、たとえば、黒色のエポキシ樹脂よりなる。図3、図4に示すように、封止樹脂部7は、樹脂主面71と、樹脂底面72と、樹脂側面73と、を有する。
The sealing
樹脂主面71は、方向z1を向き、且つ、xy平面に沿う平坦な面である。樹脂底面72は、方向z1とは反対側の方向z2を向き、且つ、xy平面に沿う平坦な面である。樹脂側面73は、xy平面視において半導体チップ41,42および受動部品チップ43を囲む形状である。樹脂側面73は、樹脂主面71と樹脂底面72とにつながる。
The resin
図4によく表れているように、封止樹脂部7には凹部75が形成されている。凹部75は樹脂底面72から凹む。凹部75は、凹部底面751、凹部側面752、および凹部溝753を有する。凹部底面751はxy平面に沿う形状である。凹部側面752は、樹脂底面72につながる。凹部側面752は、おおむね方向zに沿っている。
As clearly shown in FIG. 4, a
凹部溝753は、凹部底面751と凹部側面752との間に位置しており、本実施形態においては、凹部75のz方向視外縁に沿って矩形環状に配置されている。図5に示すように、凹部溝753は、凹部底面751からz1方向に凹んでいる。本実施形態においては、凹部溝753は、z方向視において金属層65の外側に配置されている。また、凹部溝753は、凹部底面751からx方向において離間するほどz1方向に位置するように傾斜している。凹部溝753の最深部の深さは、たとえば50μm程度である。
The
図2に示すように、半導体チップ41,42および受動部品チップ43は平面視矩形状を呈する。半導体チップ41は、たとえば、IGBT,MOS,ダイオードなどのパワーチップである。半導体チップ42は、コントロールICなどのLSIチップである。受動部品チップ43は、たとえば、抵抗もしくはコンデンサなどの受動部品である。
As shown in FIG. 2, the semiconductor chips 41 and 42 and the
図2〜4に示す第1電極部1、第2電極部2、および、第3電極部3は、いずれも導電性材料よりなる。このような導電性材料としては、たとえば銅が挙げられる。なお、図2の右下に記載の電極部はグランド接続される。
The
複数(本実施形態では4つ)の第1電極部1はそれぞれ、ダイパッド部11(図1、図2、図4参照)と、接続部12(図1、図2参照)と、ワイヤボンディング部13(図1、図2参照)と、リード14(図1〜図3参照)と、を含む。複数の第1電極部1は、方向xにおいて互いに離間している。
A plurality (four in the present embodiment) of
各ダイパッド部11は、xy平面に沿う板状である。ダイパッド部11には半導体チップ41が配置されている。図4に示すように、ダイパッド部11と半導体チップ41との間には、接合層991が介在している。接合層991は、導電性材料よりなる。このような導電性材料は、たとえばハンダもしくは銀ペーストである。ハンダは熱伝導率が比較的大きい。接合層991としてハンダを用いると、半導体チップ41からダイパッド部11に熱を効率よく伝えることができる。複数のダイパッド部11はいずれも、凹部底面751から露出している。
Each die
各ダイパッド部11は、ダイパッド主面111とダイパッド裏面112とを有する。ダイパッド主面111は方向z1を向き、ダイパッド裏面112は方向z2を向く。すなわちダイパッド主面111およびダイパッド裏面112は互いに反対側を向く。ダイパッド主面111には、半導体チップ41が配置されている。ダイパッド主面111と半導体チップ41との間には接合層991が介在している。ダイパッド裏面112は、凹部底面751に対し、ダイパッド部11の厚さ方向(方向z)において、同位置に位置している。ダイパッド裏面112は、凹部底面751よりも、凹部75が開口する方向側に位置していてもよい。
Each die
図2に示すように、各接続部12は、ダイパッド部11とワイヤボンディング部13との間に位置し且つダイパッド部11とワイヤボンディング部13とにつながる。図1に示すように、接続部12は、xy平面に傾斜する面に沿う形状である。接続部12は、ダイパッド部11から離間するにつれ方向z1に向かうようにxy平面に対し傾斜している。
As shown in FIG. 2, each
図1、図2に示す各ワイヤボンディング部13はxy平面に沿う形状である。各ワイヤボンディング部13は、方向zにおいて、ダイパッド部11よりも方向z1側に位置する。一のワイヤボンディング部13と一の半導体チップ41とには、ワイヤ8がボンディングされている。これにより、一のワイヤボンディング部13と一の半導体チップ41とが導通している。リード14は、ワイヤボンディング部13につながる。各リード14は方向yに沿って延びる。リード14は、封止樹脂部7の樹脂側面73から突出する部位を有する。本実施形態にてリード14は挿入実装用のものである。図1に示すように、半導体装置101Aの基板807への実装時において、リード14は折れ曲げられ、孔809に挿入される。リード14を基板807に固定するために、孔809にハンダ層810が充填されている。
Each
図2に示すように、複数(本実施形態では3つ)の第2電極部2はそれぞれ、ワイヤボンディング部23と、リード24と、を含む。複数の第2電極部2は、方向xにおいて互いに離間している。
As shown in FIG. 2, the plurality (three in this embodiment) of
各ワイヤボンディング部23はxy平面に沿う形状である。各ワイヤボンディング部23は、方向zにおいて、ダイパッド部11よりも方向z1側に位置する。一のワイヤボンディング部23と一の半導体チップ41とには、ワイヤ8がボンディングされている。これにより、一のワイヤボンディング部23と一の半導体チップ41とが導通している。リード24は、ワイヤボンディング部23につながる。各リード24は方向yに沿って延びる。リード24は、封止樹脂部7の樹脂側面73から突出する部位を有する。本実施形態にてリード24は挿入実装用のものである。図示しないが、リード14と同様に、半導体装置101Aの基板807への実装時においてリード24は孔809に挿入される。
Each
図1、図2に示す第3電極部3は、複数の制御用ダイパッド部31と、複数のリード32とを含む。制御用ダイパッド部31およびリード32はいずれも、方向zにおいて同じ位置に配置されている。各制御用ダイパッド部31には、半導体チップ42もしくは受動部品チップ43が配置されている。制御用ダイパッド部31と半導体チップ42との間、および、制御用ダイパッド部31と受動部品チップ43との間には、接合層(図示略)が介在している。制御用ダイパッド部31の裏面は、放熱層6と対向していなくても良いし、露出していなくても良い。
The
各リード32は、封止樹脂部7の樹脂側面73から突出する部位を有する。本実施形態にてリード32は挿入実装用のものである。図1に示すように、半導体装置101Aの基板807への実装時においてリード32は孔809に挿入される。リード14に関して述べたように、リード32を基板807に固定するために、孔809にハンダ層810が充填されている。一のリード32と一の半導体チップ42とには、ワイヤ8がボンディングされている。これにより、一のリード32と一の半導体チップ42とが導通している。また、ワイヤ8は、一の半導体チップ42と一の受動部品チップ43とにもボンディングされている。
Each
放熱層6は、図4に示すように、封止樹脂部7における凹部75に配置されている。放熱層6は、凹部側面752に囲まれている。本実施形態において、放熱層6は、xy平面に沿う板状である。本実施形態においては、放熱層6は、金属層65および接合層66からなる。金属層65は、z2方向側にあり、たとえば厚さが105μm程度のCuやアルミニウムやセラミックスからなる。接合層66は、金属層65に対してz1方向側にあり、金属層65を複数のダイパッド部11のダイパッド裏面112に接合する機能を果たす。接合層66は、たとえば絶縁性の樹脂からなり、その厚さがたとえば250μm程度である。この樹脂は、半導体装置101Aの製造工程において、圧力および振動を加えられることにより軟化する材質である。接合層66は、半導体チップ41が搭載される複数のダイパッド部11のいずれにも直接接している。金属層65は、樹脂底面72から若干突出している部位を有してもよい。図5に示すように、接合層66の一部は、凹部溝753を埋めている。また、接合層66は、凹部側面752に接している。
As shown in FIG. 4, the
放熱層6は、半導体チップ41にて発生した熱を速やかに半導体装置101Aの外部に放出するために、設けられている。半導体チップ41にて発生した熱を速やかに半導体装置101Aの外部に放出するには、放熱層6を構成する材料の熱伝導率は大きければ大きいほど良いが、封止樹脂部7と熱膨張係数が大きく異なると、金属層65が剥離し易くなる等の問題を生じるおそれがある。好ましくは、放熱層6は、封止樹脂部7を構成する材料の熱伝導率よりも熱伝導率が大きく、熱膨張係数が封止樹脂部7に近い材料よりなる。放熱層6は、複数のダイパッド部11のいずれにも正対している。図3に示すように、放熱層6は、xy平面視(放熱層6の厚さ方向視)において、各ダイパッド部11の全体に重なる。
The
図3、図4に示すように、放熱層6は放熱層主面61と放熱層裏面62とを有する。放熱層主面61は方向z1を向く。放熱層主面61は、xy平面視において、各ダイパッド部11のダイパッド裏面112と、凹部底面751とに重なる。放熱層主面61は、ダイパッド裏面112および凹部底面751に直接接する。放熱層裏面62は放熱層主面61の向く方向とは反対方向である方向z2を向く。放熱層裏面62は封止樹脂部7に覆われておらず、封止樹脂部7から露出している。
As shown in FIGS. 3 and 4, the
次に、半導体装置101Aの製造方法について説明する。製造方法の説明にて用いる図では、上述と同一の構成については、同一の符号を付している。
Next, a method for manufacturing the
まず、図6に示すように、複数のダイパッド部11,31を含むリードフレーム300と、複数の半導体チップ41,42と、受動部品チップ43とを用意する。次に、同図に示すように、接合層(図示略)を介して、各半導体チップ41を複数のダイパッド部11のいずれか一つに配置する。同様に、各半導体チップ42および受動部品チップ43を、接合層(図示略)を介して、複数の制御用ダイパッド部31のいずれか一つに配置する。次に、同図に示すように、ワイヤ8を各半導体チップ41,42等にボンディングする。
First, as shown in FIG. 6, a
次に、図7、図8に示すように、封止樹脂部7を形成する。図7に示すように、封止樹脂部7は、金型881を用いたモールド成型により形成する。同図に示すように、金型881で複数のダイパッド部11などを押さえつける。次に、金型881内に樹脂材を注入し、当該樹脂材を硬化させる。当該樹脂材が硬化すると、図8に示すように、金型881を複数のダイパッド部11などから取り外す。これにより、封止樹脂部7を形成できる。封止樹脂部7を形成する工程においては、複数のダイパッド部11を露出させる凹部75を封止樹脂部7に形成する。
Next, as shown in FIGS. 7 and 8, a sealing
次に、図9に示すように、封止樹脂部7の凹部75に放熱層6をはめ込む。そして、放熱層6に圧力および振動を加える。さらに、放熱層6を加熱してもよい。これらの加圧、加振、加熱により、放熱層6の接合層66が軟化する。軟化した接合層66は、凹部75内を移動し、その一部が凹部溝753に充填される。また接合層66は、凹部側面752に接する。
Next, as shown in FIG. 9, the
次に、図6に示したリードフレーム300を適宜切断することにより、図2等に示した半導体装置101Aが製造される。
Next, the
次に、本実施形態の作用効果について説明する。 Next, the effect of this embodiment is demonstrated.
半導体装置101Aにおいて、接合層66の一部が凹部溝753を埋めている。この埋めている分だけ、半導体装置101Aの製造工程において、凹部75から接合層66があふれることを抑制することができる。したがって、接合層66が金属層65よりも外側にあふれ出すことによって放熱層6と放熱部材808との間に隙間が生じることを阻止可能であり、半導体チップ41,42からの熱を効率よく放熱することができる。
In the semiconductor device 101 </ b> A, a part of the
凹部溝753を金属層65の外側に配置することにより、金属層65と凹部溝753との間に意図しない空隙が生じることを防止することができる。空隙を排除することは、放熱をより高め、且つ、金属層65の剥離を生じ難くするのに適している。
By disposing the recessed
凹部溝753をテーパ形状とすることにより、金属層65のx方向またはy方向位置が万が一ずれても、z方向視において金属層65と重なる凹部溝753の容積を縮小することが可能である。これは、上述した空隙の排除に好ましい。
By forming the
図10および図11は、本発明の第2A実施形態に基づく半導体装置を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。本実施形態の半導体装置102Aにおいては、凹部75の構成が上述した半導体装置101Aと異なっている。
10 and 11 show a semiconductor device according to the second embodiment of the present invention. In these drawings, the same or similar elements as those in the above embodiment are denoted by the same reference numerals as those in the above embodiment. In the
本実施形態においては、凹部75は、複数の凹部溝753を有しており、さらに複数ずつの凹部第1側面754、凹部第2側面755、および凹部支持面756を有している。図10に示すように、複数の凹部溝753と複数ずつの凹部第1側面754、凹部第2側面755、および凹部支持面756とは、凹部75の外縁に沿って交互に配置されている。凹部75の四隅に相当する部分には、凹部第1側面754、凹部第2側面755、および凹部支持面756が配置されている。
In the present embodiment, the
図11に示すように、凹部第1側面754は、樹脂底面72に繋がっており、おおむねz方向に沿っている。凹部第1側面754は、z方向視においてダイパッド部11の外側に位置している。凹部第2側面755は、凹部底面751に繋がっており、おおむねz方向に沿っている。凹部第2側面755は、z方向視においてダイパッド部11と凹部第1側面754との間に位置している。凹部支持面756は、凹部第1側面754と凹部第2側面755とを繋いでおり、おおむねz2方向を向いている。
As shown in FIG. 11, the concave
本実施形態においては、凹部第2側面755に囲まれた領域は、接合層66によって埋められている。また、金属層65と凹部支持面756との間に、接合層66の一部が介在している。
In the present embodiment, the region surrounded by the concave
半導体装置102Aにおいては、半導体装置101Aによって奏される効果に加えて、凹部支持面756によって金属層65が少なくとも間接的に支持されることとなる。このため、金属層65が樹脂底面72に対して不当に傾いてしまったり、凹んでしまうことを防止することが可能である。したがって、金属層65に対し密着させるように取り付けられる放熱部材808との間に隙間が生じることを抑制可能であり、半導体チップ41,42からの放熱を高めることができる。
In the
金属層65と凹部支持面756との間に接合層66を介在させることにより、金属層65を封止樹脂部7に対して確実に固定することができる。金属層65の端部に接合層66がいきわたっていないと、その部分から金属層65の剥離が伝播するおそれがある。本実施形態においては、そのようなおそれは少ない。
By interposing the
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。例えば、封止樹脂の裏面から金属層が露出している半導体装置で有れば、挿入実装ではなく、表面実装用の端子の場合も同様に使用できる。また、上述したIPM装置だけでなく、半導体チップとアイランドとがそれぞれ1つしかなく、封止樹脂の裏面から金属層が露出している駆動素子を封止する半導体装置にも適用できる。 The present invention is not limited to the embodiment described above. The specific configuration of each part of the present invention can be changed in various ways. For example, if it is a semiconductor device in which the metal layer is exposed from the back surface of the sealing resin, it can be similarly used in the case of a terminal for surface mounting instead of insertion mounting. In addition to the above-described IPM device, the present invention can also be applied to a semiconductor device that seals a drive element that has only one semiconductor chip and one island and the metal layer is exposed from the back surface of the sealing resin.
図12は、本発明の第1B実施形態に基づく半導体装置が用いられた実装構造を示す断面図である。 FIG. 12 is a cross-sectional view showing a mounting structure in which the semiconductor device according to the first embodiment of the present invention is used.
図12に示す半導体装置の実装構造801は、半導体装置101Bと、基板807と、放熱部材808とを備える。
A semiconductor
基板807は、複数の電子部品が実装されるものである。基板807は絶縁性の材料よりなる。基板807には図示しない配線パターンが形成されている。基板807には、複数の孔809が形成されている。放熱部材808は、熱伝導率の比較的大きな材料、たとえば、アルミニウムなどの金属よりなる。放熱部材808は、図示しない支持部材によって基板807に対し固定されている。半導体装置101Bは、基板807に実装されている。本実施形態において半導体装置101Bは、IPM(Intelligent Power Module)と称される製品である。半導体装置101Bは、たとえば、エアーコンディショナーやモータ制御機器などの電源制御等の用途に用いられる。
The
図13は、本発明の第1B実施形態に基づく半導体装置のリードを折り曲げる前の平面図(一部構成省略)である。図14は、本発明の第1B実施形態に基づく半導体装置のリードを折り曲げる前の底面図である。図15は、図13のXV−XV線に沿う断面図である。図16は、図15の要部拡大断面図である。なお、図12は、図13のXII−XII線に沿う断面に相当する。図15においては理解の便宜上、各構成を模式化して示している。 FIG. 13 is a plan view (partially omitted) of a lead before bending a lead of the semiconductor device according to the first embodiment of the present invention. FIG. 14 is a bottom view of the semiconductor device according to the first embodiment of the present invention before bending the leads. 15 is a cross-sectional view taken along line XV-XV in FIG. 16 is an enlarged cross-sectional view of a main part of FIG. 12 corresponds to a cross section taken along line XII-XII in FIG. In FIG. 15, for convenience of understanding, each configuration is schematically shown.
これらの図に示す半導体装置101Bは、複数の第1電極部1、第2電極部2、および、第3電極部3と、複数の半導体チップ41,42と、受動部品チップ43と、放熱層6と、封止樹脂部7と、ワイヤ8と、を備える。図13においては、放熱層6を点線で示し、封止樹脂部7を仮想線で示している。
The
封止樹脂部7は、複数の第1電極部1、第2電極部2、および、第3電極部3と、半導体チップ41,42と、受動部品チップ43と、を覆っている。封止樹脂部7は、たとえば、黒色のエポキシ樹脂よりなる。図14、図15に示すように、封止樹脂部7は、樹脂主面71と、樹脂底面72と、樹脂側面73と、を有する。
The sealing
樹脂主面71は、方向z1を向き、且つ、xy平面に沿う平坦な面である。樹脂底面72は、方向z1とは反対側の方向z2を向き、且つ、xy平面に沿う平坦な面である。樹脂側面73は、xy平面視において半導体チップ41,42および受動部品チップ43を囲む形状である。樹脂側面73は、樹脂主面71と樹脂底面72とにつながる。
The resin
図15によく表れているように、封止樹脂部7には凹部75が形成されている。凹部75は樹脂底面72から凹む。凹部75は、凹部底面751、凹部第1側面754、凹部第2側面755、および凹部支持面756を有する。凹部底面751はxy平面に沿う形状である。凹部側面752は、樹脂底面72につながる。
As clearly shown in FIG. 15, a
図16に示すように、凹部第1側面754は、樹脂底面72に繋がっており、おおむねz方向に沿っている。凹部第1側面754は、z方向視においてダイパッド部11の外側に位置している。凹部第2側面755は、凹部底面751に繋がっており、おおむねz方向に沿っている。凹部第2側面755は、z方向視においてダイパッド部11と凹部第1側面754との間に位置している。凹部支持面756は、凹部第1側面754と凹部第2側面755とを繋いでおり、おおむねz2方向を向いている。
As shown in FIG. 16, the concave
図13に示すように、半導体チップ41,42および受動部品チップ43は平面視矩形状を呈する。半導体チップ41は、たとえば、IGBT,MOS,ダイオードなどのパワーチップである。半導体チップ42は、コントロールICなどのLSIチップである。受動部品チップ43は、たとえば、抵抗もしくはコンデンサなどの受動部品である。
As shown in FIG. 13, the semiconductor chips 41 and 42 and the
図13〜4に示す第1電極部1、第2電極部2、および、第3電極部3は、いずれも導電性材料よりなる。このような導電性材料としては、たとえば銅が挙げられる。なお、図13の右下に記載の電極部はグランド接続される。
The
複数(本実施形態では4つ)の第1電極部1はそれぞれ、ダイパッド部11(図12、図13、図15参照)と、接続部12(図12、図13参照)と、ワイヤボンディング部13(図12、図13参照)と、リード14(図12〜図14参照)と、を含む。複数の第1電極部1は、方向xにおいて互いに離間している。
The plurality of (four in this embodiment)
各ダイパッド部11は、xy平面に沿う板状である。ダイパッド部11には半導体チップ41が配置されている。図15に示すように、ダイパッド部11と半導体チップ41との間には、接合層991が介在している。接合層991は、導電性材料よりなる。このような導電性材料は、たとえばハンダもしくは銀ペーストである。ハンダは熱伝導率が比較的大きい。接合層991としてハンダを用いると、半導体チップ41からダイパッド部11に熱を効率よく伝えることができる。複数のダイパッド部11はいずれも、凹部底面751から露出している。
Each die
各ダイパッド部11は、ダイパッド主面111とダイパッド裏面112とを有する。ダイパッド主面111は方向z1を向き、ダイパッド裏面112は方向z2を向く。すなわちダイパッド主面111およびダイパッド裏面112は互いに反対側を向く。ダイパッド主面111には、半導体チップ41が配置されている。ダイパッド主面111と半導体チップ41との間には接合層991が介在している。ダイパッド裏面112は、凹部底面751に対し、ダイパッド部11の厚さ方向(方向z)において、同位置に位置している。ダイパッド裏面112は、凹部底面751よりも、凹部75が開口する方向側に位置していてもよい。
Each die
図13に示すように、各接続部12は、ダイパッド部11とワイヤボンディング部13との間に位置し且つダイパッド部11とワイヤボンディング部13とにつながる。図12に示すように、接続部12は、xy平面に傾斜する面に沿う形状である。接続部12は、ダイパッド部11から離間するにつれ方向z1に向かうようにxy平面に対し傾斜している。
As shown in FIG. 13, each
図12、図13に示す各ワイヤボンディング部13はxy平面に沿う形状である。各ワイヤボンディング部13は、方向zにおいて、ダイパッド部11よりも方向z1側に位置する。一のワイヤボンディング部13と一の半導体チップ41とには、ワイヤ8がボンディングされている。これにより、一のワイヤボンディング部13と一の半導体チップ41とが導通している。リード14は、ワイヤボンディング部13につながる。各リード14は方向yに沿って延びる。リード14は、封止樹脂部7の樹脂側面73から突出する部位を有する。本実施形態にてリード14は挿入実装用のものである。図12に示すように、半導体装置101Bの基板807への実装時において、リード14は折れ曲げられ、孔809に挿入される。リード14を基板807に固定するために、孔809にハンダ層810が充填されている。
Each
図13に示すように、複数(本実施形態では3つ)の第2電極部2はそれぞれ、ワイヤボンディング部23と、リード24と、を含む。複数の第2電極部2は、方向xにおいて互いに離間している。
As shown in FIG. 13, the plurality (three in this embodiment) of
各ワイヤボンディング部23はxy平面に沿う形状である。各ワイヤボンディング部23は、方向zにおいて、ダイパッド部11よりも方向z1側に位置する。一のワイヤボンディング部23と一の半導体チップ41とには、ワイヤ8がボンディングされている。これにより、一のワイヤボンディング部23と一の半導体チップ41とが導通している。リード24は、ワイヤボンディング部23につながる。各リード24は方向yに沿って延びる。リード24は、封止樹脂部7の樹脂側面73から突出する部位を有する。本実施形態にてリード24は挿入実装用のものである。図示しないが、リード14と同様に、半導体装置101Bの基板807への実装時においてリード24は孔809に挿入される。
Each
図12、図13に示す第3電極部3は、複数の制御用ダイパッド部31と、複数のリード32とを含む。制御用ダイパッド部31およびリード32はいずれも、方向zにおいて同じ位置に配置されている。各制御用ダイパッド部31には、半導体チップ42もしくは受動部品チップ43が配置されている。制御用ダイパッド部31と半導体チップ42との間、および、制御用ダイパッド部31と受動部品チップ43との間には、接合層(図示略)が介在している。制御用ダイパッド部31の裏面は、放熱層6と対向していなくても良いし、露出していなくても良い。
The
各リード32は、封止樹脂部7の樹脂側面73から突出する部位を有する。本実施形態にてリード32は挿入実装用のものである。図12に示すように、半導体装置101Bの基板807への実装時においてリード32は孔809に挿入される。リード14に関して述べたように、リード32を基板807に固定するために、孔809にハンダ層810が充填されている。一のリード32と一の半導体チップ42とには、ワイヤ8がボンディングされている。これにより、一のリード32と一の半導体チップ42とが導通している。また、ワイヤ8は、一の半導体チップ42と一の受動部品チップ43とにもボンディングされている。
Each
放熱層6は、図15に示すように、封止樹脂部7における凹部75に配置されている。放熱層6は、凹部第1側面754および凹部第2側面755に囲まれている。本実施形態において、放熱層6は、xy平面に沿う板状である。本実施形態においては、放熱層6は、金属層65および接合層66からなる。金属層65は、z2方向側にあり、たとえば厚さが105μm程度のCuやアルミニウムやセラミックスからなる。金属層65は、本発明でいう放熱副層の一例に相当する。接合層66は、金属層65に対してz1方向側にあり、金属層65を複数のダイパッド部11のダイパッド裏面112に接合する機能を果たす。接合層66は、たとえば絶縁性の樹脂からなり、その厚さがたとえば250μm程度である。この樹脂は、半導体装置101Bの製造工程において、圧力および振動を加えられることにより軟化する材質である。接合層66は、半導体チップ41が搭載される複数のダイパッド部11のいずれにも直接接している。金属層65は、樹脂底面72から若干突出している部位を有してもよい。図16に示すように、接合層66の一部は、凹部第2側面755によって囲まれた領域を埋めている。また、本実施形態においては、接合層66の一部が凹部支持面756と金属層65との間に介在している。
As shown in FIG. 15, the
放熱層6は、半導体チップ41にて発生した熱を速やかに半導体装置101Bの外部に放出するために、設けられている。半導体チップ41にて発生した熱を速やかに半導体装置101Bの外部に放出するには、放熱層6を構成する材料の熱伝導率は大きければ大きいほど良いが、封止樹脂部7と熱膨張係数が大きく異なると、金属層65の剥離し易くなる等の問題を生じるおそれがある。好ましくは、放熱層6は、封止樹脂部7を構成する材料の熱伝導率よりも熱伝導率が大きく、熱膨張係数が封止樹脂部7に近い材料よりなる。放熱層6は、複数のダイパッド部11のいずれにも正対している。図14に示すように、放熱層6は、xy平面視(放熱層6の厚さ方向視)において、各ダイパッド部11の全体に重なる。
The
図14、図15に示すように、放熱層6は放熱層主面61と放熱層裏面62とを有する。放熱層主面61は方向z1を向く。放熱層主面61は、xy平面視において、各ダイパッド部11のダイパッド裏面112と、凹部底面751とに重なる。放熱層主面61は、ダイパッド裏面112および凹部底面751に直接接する。放熱層裏面62は放熱層主面61の向く方向とは反対方向である方向z2を向く。放熱層裏面62は封止樹脂部7に覆われておらず、封止樹脂部7から露出している。
As shown in FIGS. 14 and 15, the
次に、半導体装置101Bの製造方法について説明する。製造方法の説明にて用いる図では、上述と同一の構成については、同一の符号を付している。
Next, a method for manufacturing the
まず、図17に示すように、複数のダイパッド部11,31を含むリードフレーム300と、複数の半導体チップ41,42と、受動部品チップ43とを用意する。次に、同図に示すように、接合層(図示略)を介して、各半導体チップ41を複数のダイパッド部11のいずれか一つに配置する。同様に、各半導体チップ42および受動部品チップ43を、接合層(図示略)を介して、複数の制御用ダイパッド部31のいずれか一つに配置する。次に、同図に示すように、ワイヤ8を各半導体チップ41,42等にボンディングする。
First, as shown in FIG. 17, a
次に、図18、図19に示すように、封止樹脂部7を形成する。図18に示すように、封止樹脂部7は、金型881を用いたモールド成型により形成する。同図に示すように、金型881で複数のダイパッド部11などを押さえつける。次に、金型881内に樹脂材を注入し、当該樹脂材を硬化させる。当該樹脂材が硬化すると、図19に示すように、金型881を複数のダイパッド部11などから取り外す。これにより、封止樹脂部7を形成できる。封止樹脂部7を形成する工程においては、複数のダイパッド部11を露出させる凹部75を封止樹脂部7に形成する。
Next, as shown in FIGS. 18 and 19, the sealing
次に、図20に示すように、封止樹脂部7の凹部75に放熱層6をはめ込む。そして、放熱層6に圧力および振動を加える。さらに、放熱層6を加熱してもよい。これらの加圧、加振、加熱により、放熱層6の接合層66が軟化する。軟化した接合層66は、凹部75内を移動し、その一部が凹部第2側面755に囲まれた領域に充填される。また接合層66の一部が、凹部支持面756と金属層65との間に入り込む。
Next, as shown in FIG. 20, the
次に、図17に示したリードフレーム300を適宜切断することにより、図13等に示した半導体装置101Bが製造される。
Next, the
次に、本実施形態の作用効果について説明する。 Next, the effect of this embodiment is demonstrated.
半導体装置101Bにおいては、凹部支持面756によって金属層65が少なくとも間接的に支持されることとなる。このため、金属層65が樹脂底面72に対して不当に傾いてしまったり、凹んでしまうことを防止することが可能である。したがって、接合層66が金属層65よりも外側にあふれ出すことによって金属層65と放熱部材808との間に隙間が生じることを抑制可能であり、半導体チップ41,42からの放熱を高め、且つ、金属層65の剥離を生じ難くすることができる。
In the
金属層65と凹部支持面756との間に接合層66を介在させることにより、金属層65を封止樹脂部7に対して確実に固定することができる。金属層65の端部に接合層66がいきわたっていないと、その部分から金属層65の剥離が伝播するおそれがある。本実施形態においては、そのようなおそれは少ない。
By interposing the
図21および図22は、本発明の第2B実施形態に基づく半導体装置を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。本実施形態の半導体装置102Bにおいては、凹部75の構成が上述した半導体装置101Bと異なっている。
21 and 22 show a semiconductor device according to the second embodiment of the present invention. In these drawings, the same or similar elements as those in the above embodiment are denoted by the same reference numerals as those in the above embodiment. In the
本実施形態においては、凹部75は、複数ずつの凹部第1側面754、凹部第2側面755、および凹部支持面756を有しており、さらに複数ずつの凹部側面752および凹部溝753を有している。図21に示すように、複数の凹部溝753と複数ずつの凹部第1側面754、凹部第2側面755、および凹部支持面756とは、凹部75の外縁に沿って交互に配置されている。凹部75の四隅に相当する部分には、凹部第1側面754、凹部第2側面755、および凹部支持面756が配置されている。
In the present embodiment, the
図22に示すように、凹部溝753は、凹部底面751と凹部側面752との間に位置しており、本実施形態においては、凹部75のz方向視外縁に沿って矩形環状に配置されている。図22、に示すように、凹部溝753は、凹部底面751からz1方向に凹んでいる。本実施形態においては、凹部溝753は、凹部底面751からx方向において離間するほどz1方向に位置するように傾斜している。凹部溝753の最深部の深さは、たとえば50μm程度である。
As shown in FIG. 22, the
本実施形態においては、接合層66の一部は、凹部溝753を埋めている。また、接合層66は、凹部側面752に接している。
In the present embodiment, a part of the
半導体装置102Bにおいては、半導体装置101Bによって奏される効果に加えて、接合層66の一部が凹部溝753を埋めている。この埋めている分だけ、半導体装置101Bの製造工程において、凹部75から接合層66があふれることを抑制することができる。したがって、放熱層6に対し密着させるように取り付けられる放熱部材808との間に隙間が生じることを阻止可能であり、半導体チップ41,42からの熱を効率よく放熱することができる。
In the
凹部溝753を金属層65の外側に配置することにより、金属層65と凹部溝753との間に意図しない空隙が生じることを防止することができる。空隙を排除することは、放熱をより高めるのに適している。
By disposing the recessed
凹部溝753をテーパ形状とすることにより、金属層65のx方向またはy方向位置が万が一ずれても、z方向視において金属層65と重なる凹部溝753の容積を縮小することが可能である。これは、上述した空隙の排除に好ましい。
By forming the
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。例えば、封止樹脂の裏面から金属層が露出している半導体装置で有れば、挿入実装ではなく、表面実装用の端子の場合も同様に使用できる。また、上述したIPM装置だけでなく、半導体チップとアイランドとがそれぞれ1つしかなく、封止樹脂の裏面から金属層が露出している駆動素子を封止する半導体装置にも適用できる。 The present invention is not limited to the embodiment described above. The specific configuration of each part of the present invention can be changed in various ways. For example, if it is a semiconductor device in which the metal layer is exposed from the back surface of the sealing resin, it can be similarly used in the case of a terminal for surface mounting instead of insertion mounting. In addition to the above-described IPM device, the present invention can also be applied to a semiconductor device that seals a drive element that has only one semiconductor chip and one island and the metal layer is exposed from the back surface of the sealing resin.
〔付記1〕
互いに反対方向を向く主面および裏面を有するダイパッド部と、
上記ダイパッド部の上記主面に搭載された半導体チップと、
樹脂底面から凹んでいるとともに上記ダイパッド部の上記裏面を露出させる凹部が形成され、且つ、上記ダイパッド部および上記半導体チップを覆う封止樹脂部と、
上記凹部に配置された放熱層と、を備え、
上記凹部は、上記裏面が広がる方向において上記ダイパッド部よりも外側に位置し、上記樹脂底面に繋がる第1側面、上記第1側面に繋がり、上記裏面が向く方向を向く支持面、上記支持面に繋がり、上記裏面が広がる方向において上記ダイパッド部と上記第1側面との間に位置する第2側面、を有しており、
上記放熱層は、上記裏面が広がる方向において少なくとも一部が上記第1側面と上記第2側面との間に位置する外縁を有し、上記ダイパッド部の厚さ方向において上記第1側面と重なる放熱層、および上記放熱層と上記ダイパッド部との間に介在する接合層、を有することを特徴とする、半導体装置。
〔付記2〕
上記放熱層は、金属からなる、付記1に記載の半導体装置。
〔付記3〕
上記金属は、Cuである、付記2に記載の半導体装置。
〔付記4〕
上記接合層は、樹脂からなる、付記2または3に記載の半導体装置。
〔付記5〕
上記支持面と上記放熱層との間に、上記接合層の一部が介在する、付記4に記載の半導体装置。
〔付記6〕
上記凹部は、上記裏面が広がる方向において上記ダイパッド部よりも外側に位置し、且つ、上記裏面よりも上記主面側に位置する部分を有する溝を有しており、
上記接合層は、一部が上記溝に充填されている、付記1ないし5のいずれかに記載の半導体装置。
〔付記7〕
上記放熱層の一部は、その厚さ方向において上記凹部から突出している、付記6に記載の半導体装置。
〔付記8〕
上記溝は、上記裏面が広がる方向において上記放熱層に対して外側に位置する、付記6または7に記載の半導体装置。
〔付記9〕
上記凹部は、上記放熱層と上記溝との間に位置する部分を有する凹部底面を有する、付記8に記載の半導体装置。
〔付記10〕
上記溝は、上記裏面が広がる方向において上記ダイパッド部から離間するほど、上記ダイパッド部の厚さ方向において上記裏面側から上記主面側に位置するように傾斜している、付記6ないし9のいずれかに記載の半導体装置。
〔付記11〕
互いに反対方向を向く主面および裏面を有する複数のダイパッド部と、
上記複数のダイパッド部の上記主面に各別に搭載された複数の半導体チップと、
樹脂底面から凹んでいるとともに上記ダイパッド部の内の少なくとも一部の上記各裏面を共通に露出させる凹部が形成され、且つ、上記各ダイパッド部および上記各半導体チップを共通に覆う封止樹脂部と、
上記凹部に配置された放熱層と、を備え、
上記凹部は、上記裏面側において上記各ダイパッド部よりも外側に位置し、上記樹脂底面に繋がる第1側面、上記第1側面に繋がり、上記裏面が向く方向を向く支持面、上記支持面に繋がり、上記裏面が広がる方向において上記ダイパッド部と上記第1側面との間に位置する第2側面、を有しており、
上記放熱層は、上記裏面が広がる方向において少なくとも一部が上記第1側面と上記第2側面との間に位置する外縁を有し、上記ダイパッド部の厚さ方向において上記第1側面と重なる放熱層、および上記放熱層と上記各ダイパッド部との間に介在する接合層、を有することを特徴とする、半導体装置。
[Appendix 1]
A die pad portion having a main surface and a back surface facing in opposite directions;
A semiconductor chip mounted on the main surface of the die pad portion;
A recessed portion that is recessed from the resin bottom surface and exposes the back surface of the die pad portion, and a sealing resin portion that covers the die pad portion and the semiconductor chip;
A heat dissipation layer disposed in the recess,
The concave portion is located outside the die pad portion in the direction in which the back surface is widened, and is connected to the first side surface connected to the resin bottom surface, connected to the first side surface, and the support surface facing in the direction in which the back surface faces. A second side surface located between the die pad portion and the first side surface in a direction in which the back surface is extended,
The heat dissipation layer has an outer edge located at least partially between the first side surface and the second side surface in a direction in which the back surface expands, and heat dissipation overlaps with the first side surface in the thickness direction of the die pad portion. And a bonding layer interposed between the heat dissipation layer and the die pad portion.
[Appendix 2]
The semiconductor device according to
[Appendix 3]
The semiconductor device according to
[Appendix 4]
4. The semiconductor device according to
[Appendix 5]
The semiconductor device according to
[Appendix 6]
The concave portion has a groove that is located on the outer side of the die pad portion in the direction in which the back surface expands, and has a portion that is located on the main surface side of the back surface,
6. The semiconductor device according to any one of
[Appendix 7]
The semiconductor device according to
[Appendix 8]
The semiconductor device according to
[Appendix 9]
The semiconductor device according to
[Appendix 10]
Any one of
[Appendix 11]
A plurality of die pad portions having a main surface and a back surface facing in opposite directions;
A plurality of semiconductor chips individually mounted on the main surface of the plurality of die pad portions;
A sealing resin portion that is recessed from the bottom surface of the resin and that has a recessed portion that exposes at least a part of each back surface of the die pad portion in common, and covers the die pad portion and the semiconductor chips in common. ,
A heat dissipation layer disposed in the recess,
The concave portion is located outside the die pad portions on the back surface side, connected to the first side surface connected to the resin bottom surface, connected to the first side surface, and a support surface facing in the direction in which the back surface faces, and connected to the support surface. A second side surface located between the die pad portion and the first side surface in a direction in which the back surface expands;
The heat dissipation layer has an outer edge located at least partially between the first side surface and the second side surface in a direction in which the back surface expands, and heat dissipation overlaps with the first side surface in the thickness direction of the die pad portion. A semiconductor device comprising: a layer; and a bonding layer interposed between the heat dissipation layer and each die pad portion.
図23は、本発明の第1C実施形態に基づく半導体装置が用いられた実装構造を示す断面図である。 FIG. 23 is a cross-sectional view showing a mounting structure in which the semiconductor device according to the first embodiment of the present invention is used.
図23に示す半導体装置の実装構造801は、半導体装置101Cと、基板807と、放熱部材808とを備える。
A semiconductor
基板807は、複数の電子部品が実装されるものである。基板807は絶縁性の材料よりなる。基板807には図示しない配線パターンが形成されている。基板807には、複数の孔809が形成されている。放熱部材808は、熱伝導率の比較的大きな材料、たとえば、アルミニウムなどの金属よりなる。放熱部材808は、図示しない支持部材によって基板807に対し固定されている。半導体装置101Cは、基板807に実装されている。本実施形態において半導体装置101Cは、IPM(Intelligent Power Module)と称される製品である。半導体装置101Cは、たとえば、エアーコンディショナーやモータ制御機器などの電源制御等の用途に用いられる。
The
図24は、本発明の第1C実施形態に基づく半導体装置のリードを折り曲げる前の平面図(一部構成省略)である。図25は、本発明の第1C実施形態に基づく半導体装置のリードを折り曲げる前の底面図である。図26は、図24のIIVI−IIVI線に沿う断面図である。図27は、図26の要部拡大断面図である。なお、図23は、図24のXXIII−XXIII線に沿う断面に相当する。図26においては理解の便宜上、各構成を模式化して示している。 FIG. 24 is a plan view (partially omitted) of the lead before bending the lead of the semiconductor device according to the first embodiment of the present invention. FIG. 25 is a bottom view of the semiconductor device according to the first embodiment of the present invention before bending the leads. 26 is a cross-sectional view taken along the line IIVI-IIVI of FIG. FIG. 27 is an enlarged cross-sectional view of a main part of FIG. FIG. 23 corresponds to a cross section taken along line XXIII-XXIII in FIG. In FIG. 26, each configuration is schematically shown for the sake of easy understanding.
これらの図に示す半導体装置101Cは、複数の第1電極部1、第2電極部2、および、第3電極部3と、複数の半導体チップ41,42と、受動部品チップ43と、放熱層6と、封止樹脂部7と、ワイヤ8と、を備える。図24においては、放熱層6を点線で示し、封止樹脂部7を仮想線で示している。
The
封止樹脂部7は、複数の第1電極部1、第2電極部2、および、第3電極部3と、半導体チップ41,42と、受動部品チップ43と、を覆っている。封止樹脂部7は、たとえば、黒色のエポキシ樹脂よりなる。図25、図26に示すように、封止樹脂部7は、樹脂主面71と、樹脂底面72と、樹脂側面73と、を有する。
The sealing
樹脂主面71は、方向z1を向き、且つ、xy平面に沿う平坦な面である。樹脂底面72は、方向z1とは反対側の方向z2を向き、且つ、xy平面に沿う平坦な面である。樹脂側面73は、xy平面視において半導体チップ41,42および受動部品チップ43を囲む形状である。樹脂側面73は、樹脂主面71と樹脂底面72とにつながる。
The resin
図26によく表れているように、封止樹脂部7には凹部75が形成されている。凹部75は樹脂底面72から凹む。凹部75は、凹部底面751を有する。凹部底面751はxy平面に沿う形状である。
As clearly shown in FIG. 26, a
図24に示すように、半導体チップ41,42および受動部品チップ43は平面視矩形状を呈する。半導体チップ41は、たとえば、IGBT,MOS,ダイオードなどのパワーチップである。半導体チップ42は、コントロールICなどのLSIチップである。受動部品チップ43は、たとえば、抵抗もしくはコンデンサなどの受動部品である。
As shown in FIG. 24, the semiconductor chips 41 and 42 and the
図24〜4に示す第1電極部1、第2電極部2、および、第3電極部3は、いずれも導電性材料よりなる。このような導電性材料としては、たとえば銅が挙げられる。なお、図24の右下に記載の電極部はグランド接続される。
The
複数(本実施形態では4つ)の第1電極部1はそれぞれ、ダイパッド部11(図23、図24、図26参照)と、接続部12(図23、図24参照)と、ワイヤボンディング部13(図23、図24参照)と、リード14(図23〜図25参照)と、を含む。複数の第1電極部1は、方向xにおいて互いに離間している。
A plurality (four in this embodiment) of
各ダイパッド部11は、xy平面に沿う板状である。ダイパッド部11には半導体チップ41が配置されている。図26に示すように、ダイパッド部11と半導体チップ41との間には、接合層991が介在している。接合層991は、導電性材料よりなる。このような導電性材料は、たとえばハンダもしくは銀ペーストである。ハンダは熱伝導率が比較的大きい。接合層991としてハンダを用いると、半導体チップ41からダイパッド部11に熱を効率よく伝えることができる。複数のダイパッド部11はいずれも、凹部底面751から露出している。
Each die
各ダイパッド部11は、ダイパッド主面111とダイパッド裏面112とを有する。ダイパッド主面111は方向z1を向き、ダイパッド裏面112は方向z2を向く。すなわちダイパッド主面111およびダイパッド裏面112は互いに反対側を向く。ダイパッド主面111には、半導体チップ41が配置されている。ダイパッド主面111と半導体チップ41との間には接合層991が介在している。ダイパッド裏面112は、凹部底面751に対し、ダイパッド部11の厚さ方向(方向z)において、同位置に位置している。ダイパッド裏面112は、凹部底面751よりも、凹部75が開口する方向側に位置していてもよい。
Each die
図24に示すように、各接続部12は、ダイパッド部11とワイヤボンディング部13との間に位置し且つダイパッド部11とワイヤボンディング部13とにつながる。図23に示すように、接続部12は、xy平面に傾斜する面に沿う形状である。接続部12は、ダイパッド部11から離間するにつれ方向z1に向かうようにxy平面に対し傾斜している。
As shown in FIG. 24, each
図23、図24に示す各ワイヤボンディング部13はxy平面に沿う形状である。各ワイヤボンディング部13は、方向zにおいて、ダイパッド部11よりも方向z1側に位置する。一のワイヤボンディング部13と一の半導体チップ41とには、ワイヤ8がボンディングされている。これにより、一のワイヤボンディング部13と一の半導体チップ41とが導通している。リード14は、ワイヤボンディング部13につながる。各リード14は方向yに沿って延びる。リード14は、封止樹脂部7の樹脂側面73から突出する部位を有する。本実施形態にてリード14は挿入実装用のものである。図23に示すように、半導体装置101Cの基板807への実装時において、リード14は折れ曲げられ、孔809に挿入される。リード14を基板807に固定するために、孔809にハンダ層810が充填されている。
Each
図24に示すように、複数(本実施形態では3つ)の第2電極部2はそれぞれ、ワイヤボンディング部23と、リード24と、を含む。複数の第2電極部2は、方向xにおいて互いに離間している。
As shown in FIG. 24, the plurality of (three in this embodiment)
各ワイヤボンディング部23はxy平面に沿う形状である。各ワイヤボンディング部23は、方向zにおいて、ダイパッド部11よりも方向z1側に位置する。一のワイヤボンディング部23と一の半導体チップ41とには、ワイヤ8がボンディングされている。これにより、一のワイヤボンディング部23と一の半導体チップ41とが導通している。リード24は、ワイヤボンディング部23につながる。各リード24は方向yに沿って延びる。リード24は、封止樹脂部7の樹脂側面73から突出する部位を有する。本実施形態にてリード24は挿入実装用のものである。図示しないが、リード14と同様に、半導体装置101Cの基板807への実装時においてリード24は孔809に挿入される。
Each
図23、図24に示す第3電極部3は、複数の制御用ダイパッド部31と、複数のリード32とを含む。制御用ダイパッド部31およびリード32はいずれも、方向zにおいて同じ位置に配置されている。各制御用ダイパッド部31には、半導体チップ42もしくは受動部品チップ43が配置されている。制御用ダイパッド部31と半導体チップ42との間、および、制御用ダイパッド部31と受動部品チップ43との間には、接合層(図示略)が介在している。制御用ダイパッド部31の裏面は、放熱層6と対向していなくても良いし、露出していなくても良い。
The
各リード32は、封止樹脂部7の樹脂側面73から突出する部位を有する。本実施形態にてリード32は挿入実装用のものである。図23に示すように、半導体装置101Cの基板807への実装時においてリード32は孔809に挿入される。リード14に関して述べたように、リード32を基板807に固定するために、孔809にハンダ層810が充填されている。一のリード32と一の半導体チップ42とには、ワイヤ8がボンディングされている。これにより、一のリード32と一の半導体チップ42とが導通している。また、ワイヤ8は、一の半導体チップ42と一の受動部品チップ43とにもボンディングされている。なお、制御用の半導体チップ42や受動部品チップ43に繋がるワイヤは、ワイヤ8よりも細く柔らかいアルミニウムや金の細線を用いることが多い。
Each
放熱層6は、図26に示すように、封止樹脂部7における凹部75に配置されている。本実施形態において、放熱層6は、xy平面に沿う板状である。本実施形態においては、放熱層6は、セラミックスやCuやアルミニウムからなる。放熱層6は、放熱層主面61、放熱層裏面62、第1側面631、中間面632、および第2側面633を有する。
As shown in FIG. 26, the
放熱層主面61は方向z1を向く。放熱層主面61は、xy平面視において、各ダイパッド部11のダイパッド裏面112と、凹部底面751とに重なる。放熱層裏面62は放熱層主面61の向く方向とは反対方向である方向z2を向く。放熱層裏面62は封止樹脂部7に覆われておらず、封止樹脂部7から露出している。放熱層6の放熱層主面61は、複数のダイパッド部11のダイパッド裏面112に対して接合層69によって接合されている。接合層69は、たとえば樹脂からなる。
The heat radiation layer
図26および図27に示すように、第1側面631は、放熱層裏面62に繋がっており、おおむねz方向に沿っている。第1側面631は、z方向視においてダイパッド部11の外側に位置している。第2側面633は、放熱層主面61に繋がっており、おおむねz方向に沿っている。第2側面633は、z方向視においてダイパッド部11と第1側面631との間に位置している。中間面632は、第1側面631と第2側面633とを繋いでおり、おおむねz2方向を向いている。本願が意図する効果を奏するには、第1側面631のz方向寸法が第2側面633のz方向寸法よりも大であることが好ましい。
As shown in FIGS. 26 and 27, the
第1側面631、中間面632、および第2側面633は、いずれも封止樹脂部7に接している。また、放熱層裏面62は、封止樹脂部7の樹脂底面72と面一とされている。また、図27に示すように、第1側面631と中間面632とは、第1角部634を構成している。中間面632と第2側面633とは、第2角部645を構成している。本実施形態においては、第1角部634および第2角部645は、いずれも直角であるが、面取りされていても構わない。
The
放熱層6は、半導体チップ41にて発生した熱を速やかに半導体装置101Cの外部に放出するために、設けられている。そのためには、放熱層6を構成する材料の熱伝導率は大きければ大きいほど良いが、封止樹脂部7と熱膨張係数が大きく異なると、放熱層6の剥離し易くなる等の問題を生じるおそれがある。好ましくは、放熱層6は、封止樹脂部7を構成する材料の熱伝導率よりも熱伝導率が大きく、熱膨張係数が封止樹脂部7に近い材料よりなる。放熱層6は、複数のダイパッド部11のいずれにも正対している。図25に示すように、放熱層6は、xy平面視(放熱層6の厚さ方向視)において、各ダイパッド部11の全体に重なる。
The
次に、半導体装置101Cの製造方法について説明する。製造方法の説明にて用いる図では、上述と同一の構成については、同一の符号を付している。
Next, a method for manufacturing the
まず、図28に示すように、複数のダイパッド部11,31を含むリードフレーム300と、複数の半導体チップ41,42と、受動部品チップ43とを用意する。次に、同図に示すように、接合層(図示略)を介して、各半導体チップ41を複数のダイパッド部11のいずれか一つに配置する。同様に、各半導体チップ42および受動部品チップ43を、接合層(図示略)を介して、複数の制御用ダイパッド部31のいずれか一つに配置する。次に、同図に示すように、ワイヤ8を各半導体チップ41,42等にボンディングする。
First, as shown in FIG. 28, a
次に、図29に示すように、封止樹脂部7を形成する。この封止樹脂部7の形成に先立ち、複数のダイパッド部11に放熱層6を接合層69によって接合しておく。放熱層6の形成は、たとえばセラミックスからなる板状材料に対して比較的幅が広いブレードを用いて溝を形成する。次いで、比較的幅が狭いブレードを用いて上記溝の中央を分断するように、上記板状材料を切断する。これにより、第1側面631、中間面632、および第2側面633を有する放熱層6を形成することができる。
Next, as shown in FIG. 29, the sealing
封止樹脂部7は、金型881を用いたモールド成型により形成する。図29に示すように、金型881で放熱層6などを押さえつける。次に、金型881内に樹脂材を注入し、当該樹脂材を硬化させる。当該樹脂材が硬化すると、封止樹脂部7が得られる。
The sealing
次に、図28に示したリードフレーム300を適宜切断することにより、図24等に示した半導体装置101Cが製造される。
Next, by appropriately cutting the
次に、本実施形態の作用効果について説明する。 Next, the effect of this embodiment is demonstrated.
半導体装置101Cにおいては、放熱層6と樹脂底面72との間に剥離が生じても、その剥離の進行が第1側面631内でとどまり、中間面632以降には進展しにくい。このため、剥離の発生後においても、少なくも第2側面633が放熱層6と封止樹脂部7との接合に寄与しうる。したがって、放熱層6と封止樹脂部7との間に放熱層主面61に至るような過大な隙間が生じてしまうことを抑制することができる。
In the semiconductor device 101 </ b> C, even if separation occurs between the
直角に形成された第1角部634は、剥離の進展を阻止するのに適している。さらに、第1角部634の奥方に直角に形成された第2角部645を設けることにより、剥離の進展をより確実に阻止することができる。
The
第1側面631のz方向寸法(深さ)を第2側面633のz方向寸法(深さ)よりも大としておくことは、剥離が中間面632に到達しにくくすることに寄与し、剥離の進展防止に有利である。
Setting the dimension (depth) in the z direction of the
図30および図31は、本発明の第2C実施形態に基づく半導体装置を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。本実施形態の半導体装置102Cにおいては、放熱層6の構成が上述した半導体装置101Cと異なっている。
30 and 31 show a semiconductor device according to the second embodiment of the present invention. In these drawings, the same or similar elements as those in the above embodiment are denoted by the same reference numerals as those in the above embodiment. In the
本実施形態においては、放熱層6は、複数の溝611を有している。複数の溝611は、放熱層主面61に形成されている。複数の溝611は、y方向に沿って延びており、互いに等ピッチで配置されている。各溝611は、断面矩形状である。複数の溝611のいずれかには、接合層69の一部が入り込んでいる。また、複数の溝611のいずれかには、封止樹脂部7の一部が入り込んでいる。
In the present embodiment, the
複数の溝611は、上述した放熱層6の形成工程において形成される。たとえば、上記板状材料を切断する前に、複数の平行なブレードやレーザを用いて、上記板状材料に複数の平行な溝を形成する。これらの溝が、放熱層6の複数の溝611となる。
The plurality of
半導体装置102Cにおいては、半導体装置101Cによって奏される効果を奏し得る。また、複数の溝611が形成されていることにより、溝611に接合層69の一部や封止樹脂部7の一部が入り込む格好となっている。これは、放熱層6と接合層69との接合強度や放熱層6と封止樹脂部7との接合強度を高める、いわゆるアンカー効果が期待できる。溝611の断面形状を矩形状とすることは、アンカー効果を高めるのに適している。
In the
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。例えば、封止樹脂の裏面から放熱層が露出している半導体装置で有れば、挿入実装ではなく、表面実装用の端子の場合も同様に使用できる。また、上述したIPM装置だけでなく、半導体チップとアイランドとがそれぞれ1つしかなく、封止樹脂の裏面から放熱層が露出している駆動素子を封止する半導体装置にも適用できる。 The present invention is not limited to the embodiment described above. The specific configuration of each part of the present invention can be changed in various ways. For example, if it is a semiconductor device in which the heat dissipation layer is exposed from the back surface of the sealing resin, it can be used in the same way in the case of a terminal for surface mounting instead of insertion mounting. In addition to the above-described IPM device, the present invention can also be applied to a semiconductor device that seals a drive element having only one semiconductor chip and island and having a heat dissipation layer exposed from the back surface of the sealing resin.
〔付記1〕
互いに反対方向を向くダイパッド主面およびダイパッド裏面を有するダイパッド部と、
上記ダイパッド主面に搭載された半導体チップと、
底面から凹んでいるとともに上記ダイパッド裏面を露出させる凹部が形成され、且つ、上記ダイパッド部および上記半導体チップを覆う封止樹脂部と、
上記凹部に配置され、上記ダイパッド裏面に対面する放熱層主面およびこの放熱層主面とは反対側にある放熱層裏面を有し、且つ、上記ダイパッド部に接合された放熱層と、を備え、
上記放熱層は、上記ダイパッド裏面が広がる方向において上記ダイパッド部よりも外側に位置し、上記放熱層裏面に繋がる第1側面、上記第1側面に繋がり、上記放熱層主面が向く方向を向く中間面、上記中間面に繋がり、上記ダイパッド裏面が広がる方向において上記ダイパッド部と上記第1側面との間に位置する第2側面、を有することを特徴とする、半導体装置。
〔付記2〕
上記放熱層は、セラミックスからなる、付記1に記載の半導体装置。
〔付記3〕
上記第1側面、上記中間面、および上記第2側面は、上記封止樹脂部に接している、付記1または2に記載の半導体装置。
〔付記4〕
上記放熱層の上記放熱層裏面は、上記封止樹脂部の上記底面と面一とされている、付記3に記載の半導体装置。
〔付記5〕
上記第1側面と上記中間面とは、第1角部を形成している、付記1ないし4のいずれかに記載の半導体装置。
〔付記6〕
上記中間面と上記第2側面とは、第2角部を形成している、付記1ないし5のいずれかに記載の半導体装置。
〔付記7〕
上記第1角部および第2角部の少なくともいずれかは、直角である、付記6に記載の半導体装置。
〔付記8〕
上記第1側面の上記放熱層の厚さ方向寸法は、上記第2側面の上記放熱層の厚さ方向寸法よりも大である、付記1ないし7のいずれかに記載の半導体装置。
〔付記9〕
上記放熱層と上記ダイパッド部とは、接合層を介して接合されている、1ないし8のいずれかに記載の半導体装置。
〔付記10〕
上記放熱層の上記放熱層主面には、上記放熱層の厚さ方向に対して直角である方向に延びる複数の溝が形成されている、付記9に記載の半導体装置。
〔付記11〕
上記各溝は、断面矩形状である、付記10に記載の半導体装置。
〔付記12〕
上記複数の溝のいずれかは、上記接合層に接している、付記10または11に記載の半導体装置。
〔付記13〕
上記複数の溝のいずれかは、上記封止樹脂部に接している、付記10ないし12のいずれかに記載の半導体装置。
〔付記14〕
互いに反対方向を向くダイパッド主面およびダイパッド裏面を有する複数のダイパッド部と、
上記複数のダイパッド主面に各別に搭載された複数の半導体チップと、
底面から凹んでいるとともに上記各ダイパッド裏面を共通に露出させる凹部が形成され、且つ、上記各ダイパッド部および上記各半導体チップを共通に覆う封止樹脂部と、
上記凹部に配置され、上記ダイパッド裏面に対面する放熱層主面およびこの放熱層主面とは反対側にある放熱層裏面を有し、且つ、上記各ダイパッド部に共通に接合された放熱層と、を備え、
上記放熱層は、上記ダイパッド裏面が広がる方向において上記各ダイパッド部よりも外側に位置し、上記放熱層裏面に繋がる第1側面、上記第1側面に繋がり、上記放熱層主面が向く方向を向く中間面、上記中間面に繋がり、上記ダイパッド裏面が広がる方向において上記ダイパッド部と上記第1側面との間に位置する第2側面、を有することを特徴とする、半導体装置。
[Appendix 1]
A die pad portion having a die pad main surface and a die pad back surface facing in opposite directions;
A semiconductor chip mounted on the main surface of the die pad;
A recessed portion that is recessed from the bottom surface and exposes the back surface of the die pad, and a sealing resin portion that covers the die pad portion and the semiconductor chip;
A heat dissipating layer main surface facing the die pad back surface and a heat dissipating layer back surface opposite to the heat dissipating layer main surface disposed in the recess, and a heat dissipating layer joined to the die pad part. ,
The heat dissipation layer is located outside the die pad portion in the direction in which the back surface of the die pad extends, and is connected to the first side surface connected to the back surface of the heat dissipation layer, the first side surface, and the middle facing the direction in which the main surface of the heat dissipation layer faces. And a second side surface located between the die pad portion and the first side surface in a direction in which the back surface of the die pad is widened.
[Appendix 2]
The semiconductor device according to
[Appendix 3]
The semiconductor device according to
[Appendix 4]
The semiconductor device according to
[Appendix 5]
The semiconductor device according to any one of
[Appendix 6]
The semiconductor device according to any one of
[Appendix 7]
The semiconductor device according to
[Appendix 8]
The semiconductor device according to any one of
[Appendix 9]
9. The semiconductor device according to any one of 1 to 8, wherein the heat dissipation layer and the die pad portion are bonded via a bonding layer.
[Appendix 10]
The semiconductor device according to appendix 9, wherein a plurality of grooves extending in a direction perpendicular to the thickness direction of the heat dissipation layer are formed in the heat dissipation layer main surface of the heat dissipation layer.
[Appendix 11]
The semiconductor device according to appendix 10, wherein each of the grooves has a rectangular cross section.
[Appendix 12]
12. The semiconductor device according to
[Appendix 13]
The semiconductor device according to any one of appendices 10 to 12, wherein any one of the plurality of grooves is in contact with the sealing resin portion.
[Appendix 14]
A plurality of die pad portions having a die pad main surface and a die pad back surface facing in opposite directions;
A plurality of semiconductor chips mounted on the principal surfaces of the plurality of die pads,
A recessed portion that is recessed from the bottom and that exposes the back surface of each die pad in common, and a sealing resin portion that covers each die pad portion and each semiconductor chip in common,
A heat dissipating layer main surface facing the back surface of the die pad, and a heat dissipating layer back surface opposite to the heat dissipating layer main surface; With
The heat dissipation layer is located outside the die pad portion in the direction in which the back surface of the die pad spreads, and is connected to the first side surface connected to the back surface of the heat dissipation layer, the first side surface, and the direction in which the main surface of the heat dissipation layer faces. A semiconductor device comprising: an intermediate surface; and a second side surface connected to the intermediate surface and positioned between the die pad portion and the first side surface in a direction in which the back surface of the die pad extends.
図32は、本発明の第1D実施形態に基づく半導体装置が用いられた実装構造を示す断面図である。 FIG. 32 is a sectional view showing a mounting structure in which the semiconductor device according to the first embodiment of the present invention is used.
図32に示す半導体装置の実装構造801は、半導体装置101Dと、基板807と、放熱部材808とを備える。
A semiconductor
基板807は、複数の電子部品が実装されるものである。基板807は絶縁性の材料よりなる。基板807には図示しない配線パターンが形成されている。基板807には、複数の孔809が形成されている。放熱部材808は、熱伝導率の比較的大きな材料、たとえば、アルミニウムなどの金属よりなる。放熱部材808は、図示しない支持部材によって基板807に対し固定されている。半導体装置101Dは、基板807に実装されている。本実施形態において半導体装置101Dは、IPM(Intelligent Power Module)と称される製品である。半導体装置101Dは、たとえば、エアーコンディショナーやモータ制御機器などの電源制御等の用途に用いられる。
The
図33および図34は、本発明の第1D実施形態に基づく半導体装置のリードを折り曲げる前の平面図(一部構成省略)である。図35は、本発明の第1D実施形態に基づく半導体装置のリードを折り曲げる前の底面図である。図36は、図33のXXXVI−XXXVI線に沿う断面図である。なお、図32は、図33のXXXII−XXXII線に沿う断面に相当する。図36においては理解の便宜上、各構成を模式化して示している。 33 and 34 are plan views (partially omitted) of the semiconductor device according to the first embodiment of the present invention before bending the leads. FIG. 35 is a bottom view of the semiconductor device according to the first embodiment of the present invention before bending the leads. 36 is a cross-sectional view taken along line XXXVI-XXXVI in FIG. 32 corresponds to a cross section taken along line XXXII-XXXII in FIG. In FIG. 36, each component is schematically shown for convenience of understanding.
これらの図に示す半導体装置101Dは、複数の第1電極部1、第2電極部2、および、第3電極部3と、複数の半導体チップ41,42と、受動部品チップ43と、放熱層6と、封止樹脂部7と、ワイヤ8と、を備える。図33においては、放熱層6を点線で示し、封止樹脂部7を仮想線で示している。
A
封止樹脂部7は、複数の第1電極部1、第2電極部2、および、第3電極部3と、半導体チップ41,42と、受動部品チップ43と、を覆っている。封止樹脂部7は、たとえば、黒色のエポキシ樹脂よりなる。図35、図36に示すように、封止樹脂部7は、樹脂主面71と、樹脂底面72と、樹脂側面73と、を有する。
The sealing
樹脂主面71は、方向z1を向き、且つ、xy平面に沿う平坦な面である。樹脂底面72は、方向z1とは反対側の方向z2を向き、且つ、xy平面に沿う平坦な面である。樹脂側面73は、xy平面視において半導体チップ41,42および受動部品チップ43を囲む形状である。樹脂側面73は、樹脂主面71と樹脂底面72とにつながる。
The resin
図36によく表れているように、封止樹脂部7には凹部75が形成されている。凹部75は樹脂底面72から凹む。凹部75は、凹部底面751、凹部側面752を有する。凹部底面751はxy平面に沿う形状である。凹部側面752は、樹脂底面72につながる。凹部側面752は、おおむね方向zに沿っている。
As clearly shown in FIG. 36, a
図33に示すように、半導体チップ41,42および受動部品チップ43は平面視矩形状を呈する。半導体チップ41は、たとえば、IGBT,MOS,ダイオードなどのパワーチップ、あるいは出力トランジスタである。半導体チップ42は、コントロールICなどのLSIチップであり、あるいは、半導体チップ41を制御する。受動部品チップ43は、たとえば、抵抗もしくはコンデンサなどの受動部品である。半導体チップ41は、電極411を有する。また、半導体チップ42も電極411と同様の電極を有しており、その説明は、以下の電極411についての説明と同様である。
As shown in FIG. 33, the semiconductor chips 41 and 42 and the
図33〜4に示す第1電極部1、第2電極部2、および、第3電極部3は、いずれも導電性材料よりなる。このような導電性材料としては、たとえば銅が挙げられる。なお、図33の右下に記載の電極部はグランド接続される。
The
複数(本実施形態では4つ)の第1電極部1はそれぞれ、ダイパッド部11(図32〜図34、図36参照)と、接続部12(図32〜図34参照)と、ワイヤボンディング部13(図32〜図34参照)と、リード14(図32〜図35参照)と、を含む。複数の第1電極部1は、方向xにおいて互いに離間している。
The plurality of (four in this embodiment)
各ダイパッド部11は、xy平面に沿う板状である。ダイパッド部11には半導体チップ41が配置されている。図36に示すように、ダイパッド部11と半導体チップ41との間には、接合層991が介在している。接合層991は、導電性材料よりなる。このような導電性材料は、たとえばハンダもしくは銀ペーストである。ハンダは熱伝導率が比較的大きい。接合層991としてハンダを用いると、半導体チップ41からダイパッド部11に熱を効率よく伝えることができる。複数のダイパッド部11はいずれも、凹部底面751から露出している。
Each die
各ダイパッド部11は、ダイパッド主面111とダイパッド裏面112とを有する。ダイパッド主面111は方向z1を向き、ダイパッド裏面112は方向z2を向く。すなわちダイパッド主面111およびダイパッド裏面112は互いに反対側を向く。ダイパッド主面111には、半導体チップ41が配置されている。ダイパッド主面111と半導体チップ41との間には接合層991が介在している。ダイパッド裏面112は、凹部底面751に対し、ダイパッド部11の厚さ方向(方向z)において、同位置に位置している。ダイパッド裏面112は、凹部底面751よりも、凹部75が開口する方向側に位置していてもよい。
Each die
図33に示すように、各接続部12は、ダイパッド部11とワイヤボンディング部13との間に位置し且つダイパッド部11とワイヤボンディング部13とにつながる。図32に示すように、接続部12は、xy平面に傾斜する面に沿う形状である。接続部12は、ダイパッド部11から離間するにつれ方向z1に向かうようにxy平面に対し傾斜している。
As shown in FIG. 33, each
図32〜図34に示す各ワイヤボンディング部13はxy平面に沿う形状である。各ワイヤボンディング部13は、方向zにおいて、ダイパッド部11よりも方向z1側に位置する。一のワイヤボンディング部13と一の半導体チップ41とには、ワイヤ8がボンディングされている。これにより、一のワイヤボンディング部13と一の半導体チップ41とが導通している。リード14は、ワイヤボンディング部13につながる。各リード14は方向yに沿って延びる。リード14は、封止樹脂部7の樹脂側面73から突出する部位を有する。本実施形態にてリード14は挿入実装用のものである。図32に示すように、半導体装置101Dの基板807への実装時において、リード14は折れ曲げられ、孔809に挿入される。リード14を基板807に固定するために、孔809にハンダ層810が充填されている。半導体チップ41とワイヤボンディング部13とに接続されたワイヤ8は、アルミニウムからなる。
Each of the
図34に示すように、ダイパッド部11には、1対の押さえ痕113が形成されている。1対の押さえ痕113は、後述するワイヤ8のボンディング工程において形成される。押さえ痕113は、ダイパッド部11のダイパッド主面111からわずかに凹む傷状の形態を呈する。本実施形態において、1対の押さえ痕113は、x方向に互いに離間しており、半導体チップ41を挟んでいる。半導体チップ41に形成された3つの電極411は、x方向に並んでおり、1対の押さえ痕113の間に配置されている。各電極411にボンディングされたワイヤ8のファーストボンディング部81は、1対の押さえ痕113を結ぶ直線と交差している。
As shown in FIG. 34, a pair of
ワイヤボンディング部13には、1対の押さえ痕131が形成されている。1対の押さえ痕131は、後述するワイヤ8のボンディング工程において形成される。押さえ痕131は、ワイヤボンディング部13の表面からわずかに凹む傷状の形態を呈する。本実施形態において、1対の押さえ痕131は、x方向に互いに離間している。ワイヤボンディング部13にボンディングされたワイヤ8のセカンドボンディング部82は、1対の押さえ痕131を結ぶ直線と交差している。ワイヤボンディング部13に形成された1対の押さえ痕131と同様の押さえ痕が、後述のワイヤボンディング部23にも形成されている。
A pair of
図33に示すように、複数(本実施形態では3つ)の第2電極部2はそれぞれ、ワイヤボンディング部23と、リード24と、を含む。複数の第2電極部2は、方向xにおいて互いに離間している。
As shown in FIG. 33, the plurality of (three in this embodiment)
各ワイヤボンディング部23はxy平面に沿う形状である。各ワイヤボンディング部23は、方向zにおいて、ダイパッド部11よりも方向z1側に位置する。一のワイヤボンディング部23と一の半導体チップ41とには、ワイヤ8がボンディングされている。これにより、一のワイヤボンディング部23と一の半導体チップ41とが導通している。リード24は、ワイヤボンディング部23につながる。各リード24は方向yに沿って延びる。リード24は、封止樹脂部7の樹脂側面73から突出する部位を有し、リード14と同様に加工され、基板807の孔809に挿入される。半導体チップ41とワイヤボンディング部23とに接続されたワイヤ8は、アルミニウムからなる。
Each
図32、図33に示す第3電極部3は、複数の制御用ダイパッド部31と、複数のリード32とを含む。制御用ダイパッド部31およびリード32はいずれも、方向zにおいて同じ位置に配置されている。各制御用ダイパッド部31には、半導体チップ42もしくは受動部品チップ43が配置されている。制御用ダイパッド部31と半導体チップ42との間、および、制御用ダイパッド部31と受動部品チップ43との間には、接合層(図示略)が介在している。制御用ダイパッド部31の裏面は、放熱層6と対向していなくても良いし、露出していなくても良い。
The
各リード32は、封止樹脂部7の樹脂側面73から突出する部位を有し、リード14と同様に加工され、基板807の孔809に挿入される。一のリード32と一の半導体チップ42の所定の電極との間には、ワイヤ8がボンディングされている。これにより、一のリード32と一の半導体チップ42とが導通している。また、ワイヤ8は、一の半導体チップ42の所定の電極と一の受動部品チップ43とにもボンディングされている。なお、制御用の半導体チップ42や受動部品チップ43に繋がるワイヤは、ワイヤ8よりも細く柔らかいアルミニウムや金の細線を用いることが多い。
Each
放熱層6は、セラミックスやCuやアルミニウムからなり、図36に示すように、封止樹脂部7における凹部75に配置されている。放熱層6は、凹部側面752に囲まれている。本実施形態において、放熱層6は、xy平面に沿う板状である。本実施形態においては、放熱層6は、金属層65および接合層66からなる。金属層65は、z2方向側にあり、たとえば厚さが105μm程度のCuからなる。接合層66は、金属層65に対してz1方向側にあり、金属層65を複数のダイパッド部11のダイパッド裏面112に接合する機能を果たす。接合層66は、たとえば絶縁性の樹脂からなり、その厚さがたとえば250μm程度である。この樹脂は、半導体装置101Dの製造工程において、圧力および振動を加えられることにより軟化する材質である。半導体チップ41が搭載される複数のダイパッド部11のいずれにも直接接している。金属層65は、樹脂底面72から若干突出している部位を有してもよい。接合層66は、凹部側面752に接している。
The
放熱層6は、半導体チップ41にて発生した熱を速やかに半導体装置101Dの外部に放出するために、設けられている。そのためには、放熱層6を構成する材料の熱伝導率は大きければ大きいほど良いが、封止樹脂部7と熱膨張係数が大きく異なると、金属層65の剥離し易くなる等の問題を生じるおそれがある。好ましくは、放熱層6は、封止樹脂部7を構成する材料の熱伝導率よりも熱伝導率が大きく、熱膨張係数が封止樹脂部7に近い材料よりなる。放熱層6は、複数のダイパッド部11のいずれにも正対している。図35に示すように、放熱層6は、xy平面視(放熱層6の厚さ方向視)において、各ダイパッド部11の全体に重なる。
The
図35、図36に示すように、放熱層6は放熱層主面61と放熱層裏面62とを有する。放熱層主面61は方向z1を向く。放熱層主面61は、xy平面視において、各ダイパッド部11のダイパッド裏面112と、凹部底面751とに重なる。放熱層主面61は、ダイパッド裏面112および凹部底面751に直接接する。放熱層裏面62は放熱層主面61の向く方向とは反対方向である方向z2を向く。放熱層裏面62は封止樹脂部7に覆われておらず、封止樹脂部7から露出している。
As shown in FIGS. 35 and 36, the
次に、半導体装置101Dの製造方法について説明する。製造方法の説明にて用いる図では、上述と同一の構成については、同一の符号を付している。
Next, a method for manufacturing the
まず、図37に示すように、複数のダイパッド部11,31を含むリードフレーム300と、複数の半導体チップ41,42と、受動部品チップ43とを用意する。次に、同図に示すように、接合層(図示略)を介して、各半導体チップ41を複数のダイパッド部11のいずれか一つに配置する。同様に、各半導体チップ42および受動部品チップ43を、接合層(図示略)を介して、複数の制御用ダイパッド部31のいずれか一つに配置する。
First, as shown in FIG. 37, a
次いで、ワイヤ8のボンディングを行う。図38は、アルミニウムからなるワイヤ8をボンディングするためのボンディング装置の一例を示している。図示されたボンディング装置85は、キャピラリ851、ガイド852、カッタ853、ベース854、アーム855、ワイヤリール856を備えている。ワイヤリール856には、ワイヤ8が巻かれている。アーム855は、ベース854に対して超音波発生機構などの振動を発生させる機構を介して取り付けられている。ワイヤリール856から送り出されたワイヤ8は、ガイド852によってキャピラリ851の先端へと送られる。キャピラリ851は、ワイヤ8をボンディング対象物に振動を加えながら押し付ける(「ウェッジボンディング」という)ためのものである。カッタ853は、ボンディングされたワイヤを切断する機能を果たす。
Next, the
図39に示すように、ダイパッド部11に搭載された半導体チップ41とこのダイパッド部11の隣に位置するダイパッド部11に繋がるワイヤボンディング部13とにワイヤ8をボンディングする工程を例に説明するが、他のアルミからなるワイヤ8のボンディング工程も同様である。ワイヤ8のボンディング工程に先立ち、リードフレーム300をたとえば治具860にセットする。治具860は、リードフレーム300の形状に合わせて形成されており、支持面861,862を有する。支持面861は、ダイパッド部11を支持し、支持面862は、ワイヤボンディング部13を支持する。
As shown in FIG. 39, the process of bonding the
次いで、図40に示すように、1対の押さえ片831および1対の押さえ片832を用意する。1対の押さえ片831および1対の押さえ片832は、互いに対となったたとえば細い金属棒によって構成されている。1対の押さえ片831をダイパッド部11に押し付ける。このとき、1対の押さえ片831をx方向に離間させ、1対の押さえ片831の間に半導体チップ41の3つの電極411を位置させる。また、1対の押さえ片832を図示されたワイヤボンディング部13に押し付ける。1対の押さえ片832どうしは、x方向に互いに離間させる。
Next, as shown in FIG. 40, a pair of
次いで、図41に示すように、ワイヤ8のファーストボンディング工程を行う。ワイヤ8が添えられたキャピラリ851の先端を、半導体チップ41の電極411に当接させる。そして、キャピラリ851からワイヤ8に圧力と超音波振動を付与することにより、ワイヤ8を電極411に接合する。
Next, as shown in FIG. 41, a first bonding process of the
次いで、図42に示すように、ワイヤ8のセカンドボンディング工程を行う。キャピラリ851の先端を半導体チップ41の電極411からワイヤボンディング部13に移動させる。そして、キャピラリ851からワイヤ8に圧力と超音波振動を付与することにより、ワイヤ8をワイヤボンディング部13に接合する。また、この接合の後に、図38に示したカッタ853によってワイヤ8を切断する。
Next, as shown in FIG. 42, a second bonding step of the
以上のファーストボンディング工程およびセカンドボンディング工程を経ることにより、図43および図44に示すように、ファーストボンディング部81において半導体チップ41の電極411に接合され、セカンドボンディング部82においてワイヤボンディング部13に接合された、ワイヤ8を得る。図44に示すように、ダイパッド部11のうち1対の押さえ片831が押し付けられていた部位には、1対の押さえ痕113が形成される。また、ワイヤボンディング部13のうち1対の押さえ片832が押し付けられていた部位には、1対の押さえ痕131が形成される。ファーストボンディング部81は、1対の押さえ痕113を結ぶ直線と交差している。また、セカンドボンディング部82は、1対の押さえ痕131を結ぶ直線と交差している。同様のボンディング作業を繰り返すことにより、図45に示すように、複数のワイヤ8が各半導体チップ41,42等にボンディングされた状態のリードフレーム300を得る。なお、半導体チップ42と第3電極部3とを接続するワイヤ8’は、上述の方法と同様に押さえ片831を使用しても良いが、ボールボンディングを用いるとともに押さえ片831を用いないようにしても良い。
Through the first bonding step and the second bonding step, the
次に、図46、図47に示すように、封止樹脂部7を形成する。図46に示すように、封止樹脂部7は、金型881を用いたモールド成型により形成する。同図に示すように、金型881で複数のダイパッド部11などを押さえつける。次に、金型881内に樹脂材を注入し、当該樹脂材を硬化させる。当該樹脂材が硬化すると、図47に示すように、金型881を複数のダイパッド部11などから取り外す。これにより、封止樹脂部7を形成できる。封止樹脂部7を形成する工程においては、複数のダイパッド部11を露出させる凹部75を封止樹脂部7に形成する。
Next, as shown in FIGS. 46 and 47, the sealing
次に、図48に示すように、封止樹脂部7の凹部75に放熱層6をはめ込む。そして、放熱層6に圧力および振動を加える。さらに、放熱層6を加熱してもよい。これらの加圧、加振、加熱により、放熱層6の接合層66が軟化する。軟化した接合層66は、凹部75に充填される。また接合層66は、凹部側面752に接する。
Next, as shown in FIG. 48, the
次に、リードフレーム300を適宜切断することにより、図33等に示した半導体装置101Dが製造される。
Next, the
次に、本実施形態の作用効果について説明する。 Next, the effect of this embodiment is demonstrated.
1対の押さえ片831,832によってワイヤ8がボンディングされる部位である電極411もしくはワイヤボンディング部13を挟んだ位置を押さえることにより、ワイヤ8のボンディングに伴う加圧や加振によってダイパッド部11やワイヤボンディング部13が不当に揺れたり変形したりすることを防止することができる。したがって、ワイヤ8を適切にボンディングすることができる。
By pressing a position sandwiching the
ファーストボンディング部81を1対の押さえ痕113(1対の押さえ片831の先端)を結ぶ直線の間に位置させることにより、ファーストボンディング工程においてキャピラリ851から加えられる圧力および振動によってダイパッド部11が揺れたり変形したりすることを好適に防止することができる。
By positioning the
セカンドボンディング部82を1対の押さえ痕131(1対の押さえ片832の先端)を結ぶ直線の間に位置させることにより、セカンドボンディング工程においてキャピラリ851から加えられる圧力および振動によってワイヤボンディング部13が揺れたり変形したりすることを好適に防止することができる。
By positioning the
半導体チップ41に形成された複数の電極411のすべてを1対の押さえ片831によって挟む姿勢で、ファーストボンディング工程を行っている。これにより、複数の電極411に対するファーストボンディング工程を行う間、1対の押さえ片831を動かす必要がない。したがって、ボンディング工程を効率よく行うことができる。
The first bonding process is performed in a posture in which all of the plurality of
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。例えば、封止樹脂の裏面から金属層が露出している半導体装置で有れば、挿入実装ではなく、表面実装用の端子の場合も同様に使用できる。また、上述したIPM装置だけでなく、半導体チップとアイランドとがそれぞれ1つしかなく、封止樹脂の裏面から金属層が露出している駆動素子を封止する半導体装置にも適用できる。 The present invention is not limited to the embodiment described above. The specific configuration of each part of the present invention can be changed in various ways. For example, if it is a semiconductor device in which the metal layer is exposed from the back surface of the sealing resin, it can be similarly used in the case of a terminal for surface mounting instead of insertion mounting. In addition to the above-described IPM device, the present invention can also be applied to a semiconductor device that seals a drive element that has only one semiconductor chip and one island and the metal layer is exposed from the back surface of the sealing resin.
〔付記1〕
1対の押さえ片を、ボンディング対象物の互いに離間した2か所に押圧した状態で、上記ボンディング対象物のうち上記1対の押さえ片が離間する方向において上記1対の押さえ片の間に位置する部位にワイヤをボンディングするワイヤボンディング工程を有することを特徴とする、ワイヤボンディング方法。
〔付記2〕
上記ワイヤボンディング工程においては、上記ボンディング対象物のうち上記1対の押さえ片を結ぶ直線と交差する部位に上記ワイヤをボンディングする、付記1に記載のワイヤボンディング方法。
〔付記3〕
上記ボンディング対象物は、金属板からなるダイパッド部と、このダイパッド部に搭載され、1以上の電極を有する半導体チップと、を含み、
上記ワイヤボンディング工程においては、上記ダイパッド部のうち上記半導体チップを挟む位置に上記1対の押さえ片を押圧した状態で、上記電極に対してワイヤをボンディングする、付記1または2に記載のワイヤボンディング方法。
〔付記4〕
上記半導体チップは、複数の電極を有しており、
上記ワイヤボンディング工程においては、上記複数の電極を挟む位置に上記1対の押さえ片を押圧した状態で、上記複数の電極に対して個別にワイヤをボンディングする、付記3に記載のワイヤボンディング方法。
〔付記5〕
上記ボンディング対象物は、金属板からなるワイヤボンディング部を含み、
上記ワイヤボンディング工程においては、上記ワイヤボンディング部に対して上記1対の押さえ片を押圧した状態で、上記ワイヤボンディング部にワイヤをボンディングする、付記1または2に記載のワイヤボンディング方法。
〔付記6〕
上記ボンディング対象物は、金属板からなるダイパッド部と、このダイパッド部に搭載され、1以上の電極を有する半導体チップと、上記ダイパッド部と離間したワイヤボンディング部と、を含み、
上記ワイヤボンディング工程においては、上記ダイパッド部のうち上記半導体チップを挟む位置に上記1対の押さえ片を押圧した状態で、上記電極に対してワイヤをボンディングし、
上記ワイヤボンディング工程の後に、上記ワイヤボンディング部に対して追加の1対の押さえ片を押圧した状態で、上記ワイヤボンディング部にワイヤをボンディングする追加のワイヤボンディング工程を有する、付記1または2に記載のワイヤボンディング方法。〔付記7〕
上記半導体チップは、複数の電極を有しており、
上記ワイヤボンディング工程においては、上記複数の電極を挟む位置に上記1対の押さえ片を押圧した状態で、上記複数の電極に対して個別にワイヤをボンディングする、付記6に記載のワイヤボンディング方法。
〔付記8〕
上記ワイヤは、アルミニウムからなる、付記1ないし7のいずれかに記載のワイヤボンディング方法。
〔付記9〕
上記ワイヤボンディング工程においては、上記ワイヤに対して圧力および振動を加える、
付記8に記載のワイヤボンディング方法。
〔付記10〕
互いに反対方向を向く主面および裏面を有するダイパッド部と、
上記ダイパッド部の上記主面に搭載されており、1以上の電極を有する半導体チップと、
上記ダイパッド部および上記半導体チップを覆う封止樹脂部と、を備え、
上記ダイパッド部には、互いに離間する1対の押さえ痕が形成されており、
上記電極のうち上記1対の押さえ痕が離間する方向において上記1対の押さえ痕の間に位置する部位にワイヤの一端がボンディングされていることを特徴とする、半導体装置。〔付記11〕
上記ワイヤの一端は、上記電極のうち上記1対の押さえ痕を結ぶ直線と交差する部位にボンディングされている、付記10に記載の半導体装置。
〔付記12〕
上記ダイパッド部に対して離間したワイヤボンディング部をさらに備えており、
上記ワイヤボンディング部には、互いに離間する追加の1対の押さえ痕が形成されており、
上記ワイヤボンディング部のうち上記追加の1対の押さえ痕が離間する方向において上記追加の1対の押さえ痕の間に位置する部位に上記ワイヤの他端がボンディングされている、付記10または11に記載の半導体装置。
〔付記13〕
上記ワイヤの他端は、上記ワイヤボンディング部のうち上記追加の1対の押さえ痕を結ぶ直線と交差する部位にボンディングされている、付記12に記載の半導体装置。
〔付記14〕
互いに反対方向を向く主面および裏面を有するダイパッド部と、
上記ダイパッド部の上記主面に搭載されており、1以上の電極を有する半導体チップと、
上記半導体チップとワイヤを介して電気的に接続されるリードと、
上記ダイパッド部、上記半導体チップおよび上記リードの一部を覆う封止樹脂部と、を備え、
上記リードの上記ワイヤの一端がボンディングされている接続部を挟む上記リードの表面には、互いに離間する1対の押さえ痕が形成されていることを特徴とする、半導体装置。
〔付記15〕
上記押さえ痕を有するリードは、押さえ痕のないリードよりも幅広の部分を有する、付記11に記載の半導体装置。
〔付記16〕
上記ワイヤは太さの異なる種類を有し、
上記押さえ痕は太さの太い上記ワイヤの接続部の近くのみに形成されている、付記11または12に記載の半導体装置。
〔付記17〕
上記半導体チップは複数あり、
上記太さの太いワイヤは一部の上記半導体チップと上記リードとの間のみを電気的に接続する、付記13に記載の半導体装置。
〔付記18〕
上記半導体チップを挟む上記ダイパッドの表面には、上記半導体チップを挟んで互いに離間する1対の押さえ痕が形成されている、付記11ないし14のいずれかに記載の半導体装置。
〔付記19〕
上記半導体チップは、複数あり、かつ、出力トランジスタとその制御用の半導体チップとを含み、
上記リードの押さえ痕は、上記出力トランジスタと接続された上記リードの接続部を挟んで互いに離間するように形成されている、付記11ないし15のいずれかに記載の半導体装置。
[Appendix 1]
In a state where the pair of pressing pieces are pressed at two spaced apart positions on the bonding target object, the bonding target object is positioned between the pair of pressing pieces in the direction in which the pair of pressing pieces are separated from each other. A wire bonding method comprising a wire bonding step of bonding a wire to a portion to be performed.
[Appendix 2]
The wire bonding method according to
[Appendix 3]
The bonding object includes a die pad portion made of a metal plate, and a semiconductor chip mounted on the die pad portion and having one or more electrodes,
The wire bonding according to
[Appendix 4]
The semiconductor chip has a plurality of electrodes,
4. The wire bonding method according to
[Appendix 5]
The bonding object includes a wire bonding portion made of a metal plate,
The wire bonding method according to
[Appendix 6]
The bonding object includes a die pad portion made of a metal plate, a semiconductor chip mounted on the die pad portion and having one or more electrodes, and a wire bonding portion spaced from the die pad portion,
In the wire bonding step, a wire is bonded to the electrode in a state where the pair of pressing pieces are pressed at a position sandwiching the semiconductor chip in the die pad portion,
The
The semiconductor chip has a plurality of electrodes,
The wire bonding method according to
[Appendix 8]
The wire bonding method according to any one of
[Appendix 9]
In the wire bonding step, pressure and vibration are applied to the wire.
The wire bonding method according to
[Appendix 10]
A die pad portion having a main surface and a back surface facing in opposite directions;
A semiconductor chip mounted on the main surface of the die pad portion and having one or more electrodes;
A sealing resin part covering the die pad part and the semiconductor chip,
The die pad part is formed with a pair of press marks that are separated from each other,
One end of a wire is bonded to a portion of the electrode located between the pair of pressing marks in a direction in which the pair of pressing marks are separated from each other. [Appendix 11]
The semiconductor device according to appendix 10, wherein one end of the wire is bonded to a portion of the electrode that intersects a straight line connecting the pair of pressing marks.
[Appendix 12]
A wire bonding part spaced apart from the die pad part;
In the wire bonding portion, an additional pair of pressing marks that are separated from each other is formed,
[Appendix 13]
The semiconductor device according to
[Appendix 14]
A die pad portion having a main surface and a back surface facing in opposite directions;
A semiconductor chip mounted on the main surface of the die pad portion and having one or more electrodes;
A lead electrically connected to the semiconductor chip via a wire;
A sealing resin portion covering a part of the die pad portion, the semiconductor chip and the lead,
A semiconductor device, wherein a pair of pressing marks that are separated from each other are formed on a surface of the lead that sandwiches a connecting portion to which one end of the wire of the lead is bonded.
[Appendix 15]
The semiconductor device according to
[Appendix 16]
The wires have different thicknesses,
13. The semiconductor device according to
[Appendix 17]
There are multiple semiconductor chips,
14. The semiconductor device according to
[Appendix 18]
15. The semiconductor device according to any one of
[Appendix 19]
The semiconductor chip includes a plurality of output transistors and a semiconductor chip for controlling the output transistors,
16. The semiconductor device according to any one of
図49は、本発明の第1E実施形態に基づく半導体装置が用いられた実装構造を示す断面図である。 FIG. 49 is a cross-sectional view showing a mounting structure in which the semiconductor device according to the first embodiment of the present invention is used.
図49に示す半導体装置の実装構造801は、半導体装置101Eと、基板807と、放熱部材808とを備える。
A semiconductor
基板807は、複数の電子部品が実装されるものである。基板807は絶縁性の材料よりなる。基板807には図示しない配線パターンが形成されている。基板807には、複数の孔809が形成されている。放熱部材808は、熱伝導率の比較的大きな材料、たとえば、アルミニウムなどの金属よりなる。放熱部材808は、図示しない支持部材によって基板807に対し固定されている。半導体装置101Eは、基板807に実装されている。本実施形態において半導体装置101Eは、IPM(Intelligent Power Module)と称される製品である。半導体装置101Eは、たとえば、エアーコンディショナーやモータ制御機器などの電源制御等の用途に用いられる。
The
図50は、本発明の第1E実施形態に基づく半導体装置のリードを折り曲げる前の平面図(一部構成省略)である。図51は、本発明の第1E実施形態に基づく半導体装置のリードを折り曲げる前の底面図である。図52は、図50のLII−LII線に沿う断面図である。図53は、図52の要部拡大断面図である。なお、図49は、図50のILIX−ILIX線に沿う断面に相当する。図52においては理解の便宜上、各構成を模式化して示している。 FIG. 50 is a plan view (partially omitted) of the lead before bending the lead of the semiconductor device according to the first embodiment of the present invention. FIG. 51 is a bottom view of the semiconductor device according to the first embodiment of the present invention before the leads are bent. 52 is a cross-sectional view taken along line LII-LII in FIG. 53 is an enlarged cross-sectional view of a main part of FIG. 49 corresponds to a cross section taken along line ILIX-ILIX in FIG. In FIG. 52, each component is schematically shown for convenience of understanding.
これらの図に示す半導体装置101Eは、複数の第1電極部1、第2電極部2、および、第3電極部3と、複数の半導体チップ41,42と、受動部品チップ43と、放熱層6と、封止樹脂部7と、ワイヤ8と、を備える。図50においては、放熱層6を点線で示し、封止樹脂部7を仮想線で示している。
The
封止樹脂部7は、複数の第1電極部1、第2電極部2、および、第3電極部3と、半導体チップ41,42と、受動部品チップ43と、を覆っている。封止樹脂部7は、たとえば、黒色のエポキシ樹脂よりなる。図51、図52に示すように、封止樹脂部7は、樹脂主面71と、樹脂底面72と、樹脂側面73と、を有する。
The sealing
樹脂主面71は、方向z1を向き、且つ、xy平面に沿う平坦な面である。樹脂底面72は、方向z1とは反対側の方向z2を向き、且つ、xy平面に沿う平坦な面である。樹脂側面73は、xy平面視において半導体チップ41,42および受動部品チップ43を囲む形状である。樹脂側面73は、樹脂主面71と樹脂底面72とにつながる。
The resin
図52によく表れているように、封止樹脂部7には凹部75が形成されている。凹部75は樹脂底面72から凹む。凹部75は、凹部底面751および凹部側面752を有する。凹部底面751はxy平面に沿う形状である。凹部側面752は、樹脂底面72につながる。凹部側面752は、おおむね方向zに沿っている。
As clearly shown in FIG. 52, a
図50に示すように、半導体チップ41,42および受動部品チップ43は平面視矩形状を呈する。半導体チップ41は、たとえば、IGBT,MOS,ダイオードなどのパワーチップであり、あるいは、出力トランジスタである。半導体チップ42は、コントロールICなどのLSIチップであり、あるいは、半導体チップ41の制御用である。受動部品チップ43は、たとえば、抵抗もしくはコンデンサなどの受動部品である。
As shown in FIG. 50, the semiconductor chips 41 and 42 and the
図50〜4に示す第1電極部1、第2電極部2、および、第3電極部3は、いずれも導電性材料よりなる。このような導電性材料としては、たとえば銅が挙げられる。なお、図50の右下に記載の電極部はグランド接続される。
The
複数(本実施形態では4つ)の第1電極部1はそれぞれ、ダイパッド部11(図49、図50、図52参照)と、接続部12(図49、図50参照)と、ワイヤボンディング部13(図49、図50参照)と、リード14(図49〜図51参照)と、を含む。複数の第1電極部1は、方向xにおいて互いに離間している。
The plurality of (four in this embodiment)
各ダイパッド部11は、xy平面に沿う板状である。ダイパッド部11には半導体チップ41が配置されている。図52に示すように、ダイパッド部11と半導体チップ41との間には、はんだ991が介在している。はんだ991は、本発明で言う導電性接合材の一例であり、はんだ991に代えてAgペーストを用いてもよい。はんだは熱伝導率が比較的大きい。はんだ991は、半導体チップ41からダイパッド部11に熱を効率よく伝えることができる。複数のダイパッド部11はいずれも、凹部底面751から露出している。
Each die
図53に示すように、半導体チップ41には、裏面電極413が形成されている。裏面電極413は、たとえばAg、Au、Niまたはこれらの金属を含む合金などのはんだ濡れ性が比較的高い材質からなる。本実施形態においては、半導体チップ41の裏面412が裏面電極413によって構成されている。
As shown in FIG. 53, a
各ダイパッド部11は、ダイパッド主面111とダイパッド裏面112とを有する。ダイパッド主面111は方向z1を向き、ダイパッド裏面112は方向z2を向く。すなわちダイパッド主面111およびダイパッド裏面112は互いに反対側を向く。ダイパッド主面111には、半導体チップ41が配置されている。ダイパッド主面111と半導体チップ41との間にははんだ991が介在している。ダイパッド裏面112は、凹部底面751に対し、ダイパッド部11の厚さ方向(方向z)において、同位置に位置している。ダイパッド裏面112は、凹部底面751よりも、凹部75が開口する方向側に位置していてもよい。
Each die
ダイパッド部11は、たとえばCu、FeNi合金、Feのいずれかからなり、ダイパッド主面111は、比較的はんだ濡れ性が低い面となっている。本実施形態においては、はんだ991と半導体チップ41の裏面412との接合面積は、はんだ991とダイパッド主面111との接合面積よりも大となっている。
The
図50に示すように、各接続部12は、ダイパッド部11とワイヤボンディング部13との間に位置し且つダイパッド部11とワイヤボンディング部13とにつながる。図49に示すように、接続部12は、xy平面に傾斜する面に沿う形状である。接続部12は、ダイパッド部11から離間するにつれ方向z1に向かうようにxy平面に対し傾斜している。
As shown in FIG. 50, each
図49、図50に示す各ワイヤボンディング部13はxy平面に沿う形状である。各ワイヤボンディング部13は、方向zにおいて、ダイパッド部11よりも方向z1側に位置する。一のワイヤボンディング部13と一の半導体チップ41とには、ワイヤ8がボンディングされている。これにより、一のワイヤボンディング部13と一の半導体チップ41とが導通している。リード14は、ワイヤボンディング部13につながる。各リード14は方向yに沿って延びる。リード14は、封止樹脂部7の樹脂側面73から突出する部位を有する。本実施形態にてリード14は挿入実装用のものである。図49に示すように、半導体装置101Eの基板807への実装時において、リード14は折れ曲げられ、孔809に挿入される。リード14を基板807に固定するために、孔809にはんだ層810が充填されている。
Each
図50に示すように、複数(本実施形態では3つ)の第2電極部2はそれぞれ、ワイヤボンディング部23と、リード24と、を含む。複数の第2電極部2は、方向xにおいて互いに離間している。
As shown in FIG. 50, the plurality of (three in the present embodiment)
各ワイヤボンディング部23はxy平面に沿う形状である。各ワイヤボンディング部23は、方向zにおいて、ダイパッド部11よりも方向z1側に位置する。一のワイヤボンディング部23と一の半導体チップ41とには、ワイヤ8がボンディングされている。これにより、一のワイヤボンディング部23と一の半導体チップ41とが導通している。リード24は、ワイヤボンディング部23につながる。各リード24は方向yに沿って延びる。リード24は、封止樹脂部7の樹脂側面73から突出する部位を有する。本実施形態にてリード24は挿入実装用のものである。図示しないが、リード14と同様に、半導体装置101Eの基板807への実装時においてリード24は孔809に挿入される。
Each
図49、図50に示す第3電極部3は、複数の制御用ダイパッド部31と、複数のリード32とを含む。制御用ダイパッド部31およびリード32はいずれも、方向zにおいて同じ位置に配置されている。各制御用ダイパッド部31には、半導体チップ42もしくは受動部品チップ43が配置されている。制御用ダイパッド部31と半導体チップ42との間、および、制御用ダイパッド部31と受動部品チップ43との間には、接合層(図示略)が介在している。制御用ダイパッド部31の裏面は、放熱層6と対向していなくても良いし、露出していなくても良い。
The
各リード32は、封止樹脂部7の樹脂側面73から突出する部位を有する。本実施形態にてリード32は挿入実装用のものである。図49に示すように、半導体装置101Eの基板807への実装時においてリード32は孔809に挿入される。リード14に関して述べたように、リード32を基板807に固定するために、孔809にはんだ層810が充填されている。一のリード32と一の半導体チップ42とには、ワイヤ8がボンディングされている。これにより、一のリード32と一の半導体チップ42とが導通している。また、ワイヤ8は、一の半導体チップ42と一の受動部品チップ43とにもボンディングされている。
Each
放熱層6は、図52に示すように、封止樹脂部7における凹部75に配置されている。放熱層6は、凹部側面752に囲まれている。本実施形態において、放熱層6は、xy平面に沿う板状である。本実施形態においては、放熱層6は、金属層65および接合層66からなる。金属層65は、z2方向側にあり、たとえば厚さが105μm程度のCuやアルミニウムやセラミックスからなる。接合層66は、金属層65に対してz1方向側にあり、金属層65を複数のダイパッド部11のダイパッド裏面112に接合する機能を果たす。接合層66は、たとえば絶縁性の樹脂からなり、その厚さがたとえば250μm程度である。この樹脂は、半導体装置101Eの製造工程において、圧力および振動を加えられることにより軟化する材質である。半導体チップ41が搭載される複数のダイパッド部11のいずれにも直接接している。金属層65は、樹脂底面72から若干突出している部位を有してもよい。接合層66は、凹部側面752に接している。
As shown in FIG. 52, the
放熱層6は、半導体チップ41にて発生した熱を速やかに半導体装置101Eの外部に放出するために、設けられている。半導体チップ41にて発生した熱を速やかに半導体装置101Eの外部に放出するには、放熱層6を構成する材料の熱伝導率は大きければ大きいほど良いが、封止樹脂部7と熱膨張係数が大きく異なると、金属層65が剥離し易くなる等の問題を生じるおそれがある。好ましくは、放熱層6は、封止樹脂部7を構成する材料の熱伝導率よりも熱伝導率が大きく、熱膨張係数が封止樹脂部7に近い材料よりなる。放熱層6は、複数のダイパッド部11のいずれにも正対している。図51に示すように、放熱層6は、xy平面視(放熱層6の厚さ方向視)において、各ダイパッド部11の全体に重なる。
The
図51、図52に示すように、放熱層6は放熱層主面61と放熱層裏面62とを有する。放熱層主面61は方向z1を向く。放熱層主面61は、xy平面視において、各ダイパッド部11のダイパッド裏面112と、凹部底面751とに重なる。放熱層主面61は、ダイパッド裏面112および凹部底面751に直接接する。放熱層裏面62は放熱層主面61の向く方向とは反対方向である方向z2を向く。放熱層裏面62は封止樹脂部7に覆われておらず、封止樹脂部7から露出している。
As shown in FIGS. 51 and 52, the
次に、半導体装置101Eの製造方法について説明する。製造方法の説明にて用いる図では、上述と同一の構成については、同一の符号を付している。
Next, a method for manufacturing the
まず、図54に示すように、複数のダイパッド部11,31を含むリードフレーム300を用意する。そして、以下に説明する手順により、はんだペースト991’を塗布する。はんだペースト991’は、本発明で言う導電性接合ペーストの一例であり、はんだペースト991’に代えてAgペーストやその他の金属と有機溶剤とからなるペーストを用いてもよい。本図に示されているように、はんだペースト991’が塗布される領域は、半導体チップ41,42や受動部品チップ43の平面視寸法よりも小であり、かつこれらの内方に含まれている。図55〜図59においては、ダイパッド部11へのはんだペースト991’の塗布および半導体チップ41の接合を例として説明する。なお、放熱性を良くするために、ダイパッド部11の内1つの上に複数の半導体チップ41を搭載する部分のみに以下の方法を用いるようにし、他の部分の導電性接合ペーストは従来と同様な方法を用いるようにしても良い。
First, as shown in FIG. 54, a
まず、図55に示すように、マスク992を用意する。マスク992には複数の開口993が形成されている。これらの開口993は、図54に示されたはんだペースト991’の塗布領域に対応している。このマスク992によって、リードフレーム300を覆う。
First, as shown in FIG. 55, a
次いで、図56に示すように、はんだペースト991’を塗布する。この塗布は、マスク992の開口993にはんだペースト991’を充てんすることによって行う。次いで、図57に示すように、マスク992を取り外すと、所望の領域にはんだペースト991’が塗布された状態となる。
Next, as shown in FIG. 56, a
次いで、半導体チップ41をはんだペースト991’上に載置する。はんだペースト991’が塗布された領域は、半導体チップ41の平面視寸法よりも小である。このはんだペースト991’を覆い隠すように、半導体チップ41を載置する。この際、前述した半導体チップ42や受動部品チップ43も載置する。
Next, the
次いで、たとえばリフロー炉にリードフレーム300を挿入し加熱することにより、はんだペースト991’を溶融させる。半導体チップ41の裏面412(裏面電極413)は、比較的はんだ濡れ性が高いたとえばAgまたはAuからなるため、溶融したはんだペースト991’がその全面に広がる。一方、ダイパッド部11の主面111は、比較的はんだ濡れ性が低いCu、FeNi合金、Feからなるため、溶融したはんだペースト991’が広がりにくい。これにより、リフロー炉による加熱を経ると、図59に示す形態のはんだ991が得られる。はんだ991は、半導体チップ41の裏面412との接合面積の方が、ダイパッド部11の主面111との接合面積よりも大となっている。図60は、リフロー炉から取り出されたリードフレーム300を示している。
Next, for example, the
次いで、図61に示すようにワイヤ8を各半導体チップ41,42等と対応するリードとの間にボンディングする。
Next, as shown in FIG. 61, the
次に、図62、図63に示すように、封止樹脂部7を形成する。図62に示すように、封止樹脂部7は、金型881を用いたモールド成型により形成する。同図に示すように、金型881で複数のダイパッド部11などを押さえつける。次に、金型881内に樹脂材を注入し、当該樹脂材を硬化させる。当該樹脂材が硬化すると、図63に示すように、金型881を複数のダイパッド部11などから取り外す。これにより、封止樹脂部7を形成できる。封止樹脂部7を形成する工程においては、複数のダイパッド部11の裏面側を露出させる凹部75を封止樹脂部7に形成する。
Next, as shown in FIGS. 62 and 63, the sealing
次に、図64に示すように、封止樹脂部7の凹部75に放熱層6をはめ込む。そして、放熱層6に圧力および振動を加える。さらに、放熱層6を加熱してもよい。これらの加圧、加振、加熱により、放熱層6の接合層66が軟化する。軟化した接合層66は、凹部75内に充填される。また接合層66は、凹部側面752に接する。
Next, as shown in FIG. 64, the
次に、リードフレーム300を適宜切断することにより、図50等に示した半導体装置101Eが製造される。
Next, the
次に、本実施形態の作用効果について説明する。 Next, the effect of this embodiment is demonstrated.
本実施形態によれば、半導体チップ41の平面視寸法よりも小さい領域に、はんだペースト991’を塗布し、これを覆い隠すように半導体チップ41を載置する。この状態ではんだペースト991’を加熱すると、平面視においてはんだ991が半導体チップ41内にとどまりやすい。したがって、隣り合う半導体チップ41をダイパッド主面111に接合するためのはんだ991どうしが不当に接触したり、はんだペーストの一部のみがダイパッドの端部に達しってしまうことを防止することができる。これにより、はんだ食われやはんだの表面張力等によって各半導体チップの位置が所定の位置からずれてしまうことがなくなり、半導体チップを所定の位置に配置できるようになり、ワイヤ作業が容易にできるようになる。また、隣接するチップ間距離を小さくすることができるようになるので、半導体装置の外形をより小型化できるようになる。
According to the present embodiment, the
半導体チップ41の裏面412を比較的はんだ濡れ性が高いものとして構成する一方、ダイパッド部11の主面111を比較的はんだ濡れ性が低いものして構成することにより、はんだ991のはみ出し防止を好適に図ることができる。
The
マスク992を用いてはんだペースト991’を塗布することは、意図する領域にはんだペースト991’をより正確に塗布するのに適している。なお、はんだペースト991’を塗布する手法として、マスク992を用いた手法のほかに、たとえばシリンジに充てんしたはんだペースト991’を滴下することによって塗布してもよい。
The application of the
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。例えば、アルミニウム等の太くて堅いワイヤを用いる半導体装置で有れば、説明したIPM用の半導体装置だけでなく、半導体チップとアイランドとがそれぞれ1つしかないようなパワートランジスタ等の半導体装置にも適用できる。更には、挿入実装だけでなく、表面実装用の端子の半導体装置にも同様に使用できる。 The present invention is not limited to the embodiment described above. The specific configuration of each part of the present invention can be changed in various ways. For example, if the semiconductor device uses a thick and hard wire such as aluminum, it is applicable not only to the semiconductor device for IPM described above but also to a semiconductor device such as a power transistor having only one semiconductor chip and one island. Applicable. Furthermore, it can be used not only for insertion mounting but also for a semiconductor device having a terminal for surface mounting.
〔付記1〕
ダイパッド部の主面に導電性接合ペーストを塗布する塗布工程と、
上記主面が向く方向視における大きさが、上記導電性接合ペーストが塗布された領域よりも大である半導体チップの裏面を、上記主面が向く方向視において上記導電性接合ペーストが塗布された領域を内方に含むように上記導電性接合ペーストに接しさせる載置工程と、
上記導電性接合ペーストを軟化させた後に硬化させることにより導電性接合材を形成する接合工程と、
を備えることを特徴とする、半導体装置の製造方法。
〔付記2〕
上記導電性接合ペーストは、はんだペーストである、付記1に記載の半導体装置の製造方法。
〔付記3〕
上記塗布工程においては、開口を有するマスクによって上記主面を覆った後に、上記開口に上記導電性接合ペーストを埋める、付記2に記載の半導体装置の製造方法。
〔付記4〕
上記半導体チップの上記裏面は、上記ダイパッド部の上記主面よりも上記導電性接合ペーストに対する濡れ性が高い、付記1ないし3のいずれかに記載の半導体装置の製造方法。
〔付記5〕
上記半導体チップの上記裏面は、Ag、Au、Niまたはこれらの金属を含む合金からなり、
上記ダイパッド部の上記主面は、Cu、FeNi合金、Feのいずれかからなる、付記4に記載の半導体装置の製造方法。
〔付記6〕
主面を有するダイパッド部と、
裏面を有する半導体チップと、
上記ダイパッド部の上記主面および上記半導体チップの上記裏面の間に介在し、上記ダイパッド部と上記半導体チップとを接合する導電性接合材と、を備えており、
上記半導体チップの上記裏面と上記導電性接合材との接合面積は、上記ダイパッド部の上記主面と上記導電性接合材との接合面積よりも大であることを特徴とする、半導体装置。
〔付記7〕
上記導電性接合材は、はんだである、付記6に記載の半導体装置。
〔付記8〕
上記半導体チップの上記裏面は、上記ダイパッド部の上記主面よりも上記導電性接合ペーストに対する濡れ性が高い、付記6に記載の半導体装置。
〔付記9〕
上記半導体チップの上記裏面は、Ag、Au、Niまたはこれらの金属を含む合金からなり、
上記ダイパッド部の上記主面は、Cu、FeNi合金、Feのいずれかからなる、付記8に記載の半導体装置。
〔付記10〕
互いに反対方向を向く主面および裏面を有するダイパッド部と、
上記ダイパッド部の上記主面に搭載される複数の半導体チップと、
上記ダイパッド部の主面および上記複数の半導体チップのそれぞれの裏面との間に介在し、上記ダイパッド部と上記複数の半導体チップとを接合する導電性接合材と、を備えており、 上記複数の半導体チップのそれぞれの裏面と上記導電性接合材との接合面積は、上記ダイパッド部の主面に上記半導体チップに対応してそれぞれ形成された上記導電性接合材との接合面積よりも大であることを特徴とする、半導体装置。
〔付記11〕
上記半導体チップは、複数の出力トランジスタとその制御用の半導体チップとを有し、
上記複数の出力トランジスタにおいて、上記接合面積の関係を有する、付記9に記載の半導体装置。
〔付記12〕
上記複数の出力トランジスタの出力を外部にそれぞれ取り出すための複数のリードと、上記出力トランジスタと上記リードとをそれぞれ接続する複数のワイヤを更に有し、
上記ワイヤはアルミニウムである、付記10に記載の半導体装置。
[Appendix 1]
An application step of applying a conductive bonding paste to the main surface of the die pad part;
The conductive bonding paste is applied to the back surface of the semiconductor chip whose size in the direction of the main surface is larger than the region where the conductive bonding paste is applied. A placing step of contacting the conductive bonding paste so as to include a region inside;
A bonding step of forming a conductive bonding material by curing after softening the conductive bonding paste;
A method for manufacturing a semiconductor device, comprising:
[Appendix 2]
The method for manufacturing a semiconductor device according to
[Appendix 3]
3. The method of manufacturing a semiconductor device according to
[Appendix 4]
The method for manufacturing a semiconductor device according to any one of
[Appendix 5]
The back surface of the semiconductor chip is made of Ag, Au, Ni or an alloy containing these metals,
The semiconductor device manufacturing method according to
[Appendix 6]
A die pad portion having a main surface;
A semiconductor chip having a back surface;
A conductive bonding material interposed between the main surface of the die pad portion and the back surface of the semiconductor chip, and bonding the die pad portion and the semiconductor chip;
The semiconductor device according to
[Appendix 7]
The semiconductor device according to
[Appendix 8]
The semiconductor device according to
[Appendix 9]
The back surface of the semiconductor chip is made of Ag, Au, Ni or an alloy containing these metals,
The semiconductor device according to
[Appendix 10]
A die pad portion having a main surface and a back surface facing in opposite directions;
A plurality of semiconductor chips mounted on the main surface of the die pad portion;
A conductive bonding material that is interposed between the main surface of the die pad portion and the back surfaces of the plurality of semiconductor chips, and bonds the die pad portion and the plurality of semiconductor chips. The bonding area between each back surface of the semiconductor chip and the conductive bonding material is larger than the bonding area between the conductive bonding material formed on the main surface of the die pad portion corresponding to the semiconductor chip. A semiconductor device.
[Appendix 11]
The semiconductor chip has a plurality of output transistors and a control semiconductor chip,
The semiconductor device according to appendix 9, wherein the plurality of output transistors have the relationship of the junction area.
[Appendix 12]
A plurality of leads for taking out the outputs of the plurality of output transistors to the outside; and a plurality of wires for connecting the output transistors and the leads, respectively.
The semiconductor device according to appendix 10, wherein the wire is aluminum.
101A〜101E,102A〜102C 半導体装置
1 第1電極部
11 ダイパッド部
111 主面
111 ダイパッド主面
112 ダイパッド裏面
113 押さえ痕
12 接続部
13 ワイヤボンディング部
131 (追加の)押さえ痕
14 リード
2 第2電極部
23 ワイヤボンディング部
24 リード
3 第3電極部
31 制御用ダイパッド部
32 リード
300 リードフレーム
41 半導体チップ
411 電極
412 裏面
413 裏面電極
42 半導体チップ
43 受動部品チップ
6 放熱層
61 放熱層主面
611 溝
62 放熱層裏面
631 第1側面
632 中間面
633 第2側面
634 第1角部
645 第2角部
65 金属層
66 接合層
69 接合層
7 封止樹脂部71 樹脂主面
72 樹脂底面
73 樹脂側面
75 凹部
751 凹部底面
752 凹部側面
753 凹部溝
754 凹部第1側面
755 凹部第2側面
756 凹部支持面
8 ワイヤ
81 ファーストボンディング部
82 セカンドボンディング部
85 ボンディング装置
801 実装構造
807 基板
808 放熱部材
809 孔
810 ハンダ層
810 はんだ層
831 押さえ片
832 (追加の)押さえ片
851 キャピラリ
852 ガイド
853 カッタ
854 ベース
855 アーム
856 ワイヤリール
860 治具
861 支持面
862 支持面
881 金型
991 はんだ(導電性接合材)
991 接合層
991’ はんだペースト(導電性接合ペースト)
992 マスク
993 開口
101A to 101E, 102A to
991
992
Claims (18)
上記ワイヤボンディング工程においては、上記ボンディング対象物のうち上記1対の押さえ片を結ぶ直線と交差する部位に上記ワイヤをボンディングし、
上記ボンディング対象物は、金属板からなるダイパッド部と、このダイパッド部に搭載され、1以上の電極を有する半導体チップと、を含み、
上記ワイヤボンディング工程においては、上記ダイパッド部のうち上記半導体チップを挟む位置に上記1対の押さえ片を押圧した状態で、上記電極に対してワイヤをボンディングすることを特徴とする、ワイヤボンディング方法。 In a state where the pair of pressing pieces are pressed at two spaced apart positions on the bonding target object, the bonding target object is positioned between the pair of pressing pieces in the direction in which the pair of pressing pieces are separated from each other. wire bonding step of bonding the wire to the site possess,
In the wire bonding step, the wire is bonded to a portion intersecting a straight line connecting the pair of pressing pieces among the bonding objects,
The bonding object includes a die pad portion made of a metal plate, and a semiconductor chip mounted on the die pad portion and having one or more electrodes,
In the wire bonding step, a wire bonding method is characterized in that a wire is bonded to the electrode in a state where the pair of pressing pieces are pressed to a position where the semiconductor chip is sandwiched in the die pad portion .
上記ワイヤボンディング工程においては、上記複数の電極を挟む位置に上記1対の押さえ片を押圧した状態で、上記複数の電極に対して個別にワイヤをボンディングする、請求項1に記載のワイヤボンディング方法。 The semiconductor chip has a plurality of electrodes,
In the wire bonding step, while pressing the pressing pieces of the pair at a position sandwiching the plurality of electrodes, bonding the wire individually to said plurality of electrodes, a wire bonding method according to claim 1 .
上記ワイヤボンディング工程においては、上記ワイヤボンディング部に対して上記1対の押さえ片を押圧した状態で、上記ワイヤボンディング部にワイヤをボンディングする、請求項1に記載のワイヤボンディング方法。 The bonding object includes a wire bonding portion made of a metal plate,
The wire bonding method according to claim 1 , wherein in the wire bonding step, a wire is bonded to the wire bonding portion in a state where the pair of pressing pieces are pressed against the wire bonding portion.
上記ワイヤボンディング工程においては、上記ダイパッド部のうち上記半導体チップを挟む位置に上記1対の押さえ片を押圧した状態で、上記電極に対してワイヤをボンディングし、
上記ワイヤボンディング工程の後に、上記ワイヤボンディング部に対して追加の1対の押さえ片を押圧した状態で、上記ワイヤボンディング部にワイヤをボンディングする追加のワイヤボンディング工程を有する、請求項1に記載のワイヤボンディング方法。 The bonding object includes a die pad portion made of a metal plate, a semiconductor chip mounted on the die pad portion and having one or more electrodes, and a wire bonding portion spaced from the die pad portion,
In the wire bonding step, a wire is bonded to the electrode in a state where the pair of pressing pieces are pressed at a position sandwiching the semiconductor chip in the die pad portion,
After the wire bonding process, while pressing the pressing pieces of additional pair with respect to the wire bonding portion has an additional wire bonding step of bonding the wire to the wire bonding portion of claim 1 Wire bonding method.
上記ワイヤボンディング工程においては、上記複数の電極を挟む位置に上記1対の押さえ片を押圧した状態で、上記複数の電極に対して個別にワイヤをボンディングする、請求項4に記載のワイヤボンディング方法。 The semiconductor chip has a plurality of electrodes,
5. The wire bonding method according to claim 4 , wherein, in the wire bonding step, wires are individually bonded to the plurality of electrodes in a state where the pair of pressing pieces are pressed at positions sandwiching the plurality of electrodes. .
請求項6に記載のワイヤボンディング方法。 In the wire bonding step, pressure and vibration are applied to the wire.
The wire bonding method according to claim 6 .
上記ボンディング対象物は、金属板からなるダイパッド部と、このダイパッド部に搭載され、1以上の電極を有する半導体チップと、上記ダイパッド部と離間したワイヤボンディング部と、を含み、The bonding object includes a die pad portion made of a metal plate, a semiconductor chip mounted on the die pad portion and having one or more electrodes, and a wire bonding portion spaced from the die pad portion,
上記ワイヤボンディング工程においては、上記ダイパッド部のうち上記半導体チップを挟む位置に上記1対の押さえ片を押圧した状態で、上記電極に対してワイヤをボンディングし、In the wire bonding step, a wire is bonded to the electrode in a state where the pair of pressing pieces are pressed at a position sandwiching the semiconductor chip in the die pad portion,
上記ワイヤボンディング工程の後に、上記ワイヤボンディング部に対して追加の1対の押さえ片を押圧した状態で、上記ワイヤボンディング部にワイヤをボンディングする追加のワイヤボンディング工程を有することを特徴とする、ワイヤボンディング方法。After the wire bonding step, there is an additional wire bonding step of bonding a wire to the wire bonding portion in a state where an additional pair of pressing pieces are pressed against the wire bonding portion. Bonding method.
上記ワイヤボンディング工程においては、上記複数の電極を挟む位置に上記1対の押さえ片を押圧した状態で、上記複数の電極に対して個別にワイヤをボンディングする、請求項8に記載のワイヤボンディング方法。The wire bonding method according to claim 8, wherein in the wire bonding step, wires are individually bonded to the plurality of electrodes in a state where the pair of pressing pieces are pressed at positions sandwiching the plurality of electrodes. .
上記ダイパッド部の上記主面に搭載されており、1以上の電極を有する半導体チップと、
上記ダイパッド部および上記半導体チップを覆う封止樹脂部と、を備え、
上記ダイパッド部には、互いに離間する1対の押さえ痕が形成されており、
上記電極のうち上記1対の押さえ痕が離間する方向において上記1対の押さえ痕の間に位置する部位にワイヤの一端がボンディングされていることを特徴とする、半導体装置。 A die pad portion having a main surface and a back surface facing in opposite directions;
A semiconductor chip mounted on the main surface of the die pad portion and having one or more electrodes;
A sealing resin part covering the die pad part and the semiconductor chip,
The die pad part is formed with a pair of press marks that are separated from each other,
One end of a wire is bonded to a portion of the electrode located between the pair of pressing marks in a direction in which the pair of pressing marks are separated from each other.
上記ワイヤボンディング部には、互いに離間する追加の1対の押さえ痕が形成されており、
上記ワイヤボンディング部のうち上記追加の1対の押さえ痕が離間する方向において上記追加の1対の押さえ痕の間に位置する部位に上記ワイヤの他端がボンディングされている、請求項10または11に記載の半導体装置。 A wire bonding part spaced apart from the die pad part;
In the wire bonding portion, an additional pair of pressing marks that are separated from each other is formed,
The other end of the wire is bonded to a portion located between the additional pair of pressing marks in a direction in which the additional pair of pressing marks is separated from the wire bonding portion. A semiconductor device according to 1.
上記ダイパッド部の上記主面に搭載されており、1以上の電極を有する半導体チップと、
上記半導体チップとワイヤを介して電気的に接続されるリードと、
上記ダイパッド部、上記半導体チップおよび上記リードの一部を覆う封止樹脂部と、を備え、
上記リードの上記ワイヤの一端がボンディングされている接続部を挟む上記リードの表面には、互いに離間する1対の押さえ痕が形成されており、
上記半導体チップを挟む上記ダイパッド部の表面には、上記半導体チップを挟んで互いに離間する1対の押さえ痕が形成されていることを特徴とする、半導体装置。 A die pad portion having a main surface and a back surface facing in opposite directions;
A semiconductor chip mounted on the main surface of the die pad portion and having one or more electrodes;
A lead electrically connected to the semiconductor chip via a wire;
A sealing resin portion covering a part of the die pad portion, the semiconductor chip and the lead,
On the surface of the lead sandwiching the connecting portion to which one end of the wire of the lead is bonded, a pair of pressing marks that are separated from each other is formed ,
A pair of pressing marks that are spaced apart from each other with the semiconductor chip interposed therebetween are formed on the surface of the die pad portion that sandwiches the semiconductor chip .
上記押さえ痕は太さの太い上記ワイヤの接続部の近くのみに形成されている、請求項14または15に記載の半導体装置。 The wires have different thicknesses,
Said pressing mark is formed only in the vicinity of the connection portion of the thick the wire of thickness, the semiconductor device according to claim 14 or 15.
上記太さの太いワイヤは一部の上記半導体チップと上記リードとの間のみを電気的に接続する、請求項16に記載の半導体装置。 There are multiple semiconductor chips,
The semiconductor device according to claim 16 , wherein the thick wire electrically connects only a part of the semiconductor chip and the lead.
上記リードの押さえ痕は、上記出力トランジスタと接続された上記リードの接続部を挟んで互いに離間するように形成されている、請求項14ないし17のいずれかに記載の半導体装置。 The semiconductor chip includes a plurality of output transistors and a semiconductor chip for controlling the output transistors,
Pressing mark of the lead is, across the connection portion of the connected the leads and the output transistor are formed so as to be spaced apart from each other, the semiconductor device according to any one of claims 14 to 17.
Applications Claiming Priority (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011238575 | 2011-10-31 | ||
JP2011238579 | 2011-10-31 | ||
JP2011238577 | 2011-10-31 | ||
JP2011238578 | 2011-10-31 | ||
JP2011238576 | 2011-10-31 | ||
JP2011238578 | 2011-10-31 | ||
JP2011238579 | 2011-10-31 | ||
JP2011238577 | 2011-10-31 | ||
JP2011238575 | 2011-10-31 | ||
JP2011238576 | 2011-10-31 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017002559A Division JP6255118B2 (en) | 2011-10-31 | 2017-01-11 | Semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019020761A Division JP2019091922A (en) | 2011-10-31 | 2019-02-07 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018032881A JP2018032881A (en) | 2018-03-01 |
JP6480550B2 true JP6480550B2 (en) | 2019-03-13 |
Family
ID=58429287
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017002559A Active JP6255118B2 (en) | 2011-10-31 | 2017-01-11 | Semiconductor device |
JP2017231080A Active JP6480550B2 (en) | 2011-10-31 | 2017-11-30 | Wire bonding method and semiconductor device |
JP2019020761A Pending JP2019091922A (en) | 2011-10-31 | 2019-02-07 | Semiconductor device |
JP2020097002A Pending JP2020145476A (en) | 2011-10-31 | 2020-06-03 | Semiconductor device |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017002559A Active JP6255118B2 (en) | 2011-10-31 | 2017-01-11 | Semiconductor device |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019020761A Pending JP2019091922A (en) | 2011-10-31 | 2019-02-07 | Semiconductor device |
JP2020097002A Pending JP2020145476A (en) | 2011-10-31 | 2020-06-03 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (4) | JP6255118B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018204764A1 (en) * | 2018-03-28 | 2019-10-02 | Infineon Technologies Ag | SEMICONDUCTOR PACKAGE SYSTEM |
JP7548714B2 (en) | 2019-03-25 | 2024-09-10 | ローム株式会社 | Electronic device, method for manufacturing electronic device, and lead frame |
CN111211103A (en) * | 2020-01-15 | 2020-05-29 | 辽宁百思特达半导体科技有限公司 | Gallium nitride device, gallium nitride packaging structure and method |
WO2024116899A1 (en) * | 2022-12-02 | 2024-06-06 | ローム株式会社 | Semiconductor device and method for producing semiconductor device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04207045A (en) * | 1990-11-30 | 1992-07-29 | Mitsumi Electric Co Ltd | Wire bonding method for lead frame |
JPH05267386A (en) * | 1992-03-19 | 1993-10-15 | Hitachi Ltd | Bonding apparatus |
JPH0655251U (en) * | 1992-12-29 | 1994-07-26 | ミツミ電機株式会社 | Semiconductor device |
JPH06260525A (en) * | 1993-03-02 | 1994-09-16 | Mitsubishi Electric Corp | Wire bonding device |
JP3206717B2 (en) * | 1996-04-02 | 2001-09-10 | 富士電機株式会社 | Power semiconductor module |
JP2004335509A (en) * | 2003-04-30 | 2004-11-25 | Mitsubishi Electric Corp | Method and device for wire bonding |
JP4146785B2 (en) * | 2003-11-19 | 2008-09-10 | 三菱電機株式会社 | Power semiconductor device |
JP4904104B2 (en) * | 2006-07-19 | 2012-03-28 | 三菱電機株式会社 | Semiconductor device |
JP2009105389A (en) * | 2007-10-02 | 2009-05-14 | Rohm Co Ltd | Power module |
JP5163055B2 (en) * | 2007-10-30 | 2013-03-13 | 三菱電機株式会社 | Power semiconductor module |
JP2008263210A (en) * | 2008-05-16 | 2008-10-30 | Mitsubishi Electric Corp | Power semiconductor package |
JP5159744B2 (en) * | 2009-10-27 | 2013-03-13 | 三菱電機株式会社 | Semiconductor device |
-
2017
- 2017-01-11 JP JP2017002559A patent/JP6255118B2/en active Active
- 2017-11-30 JP JP2017231080A patent/JP6480550B2/en active Active
-
2019
- 2019-02-07 JP JP2019020761A patent/JP2019091922A/en active Pending
-
2020
- 2020-06-03 JP JP2020097002A patent/JP2020145476A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2019091922A (en) | 2019-06-13 |
JP2020145476A (en) | 2020-09-10 |
JP2018032881A (en) | 2018-03-01 |
JP6255118B2 (en) | 2017-12-27 |
JP2017063234A (en) | 2017-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6076675B2 (en) | Semiconductor device | |
JP6923685B2 (en) | Semiconductor device | |
US10825758B2 (en) | Semiconductor device | |
JP5271886B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6480550B2 (en) | Wire bonding method and semiconductor device | |
JP5819052B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5262983B2 (en) | Mold package and manufacturing method thereof | |
JP5119092B2 (en) | Manufacturing method of semiconductor device | |
JP7079809B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6480550 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |