JP2020047671A - 炭化珪素半導体装置の選別方法 - Google Patents
炭化珪素半導体装置の選別方法 Download PDFInfo
- Publication number
- JP2020047671A JP2020047671A JP2018173116A JP2018173116A JP2020047671A JP 2020047671 A JP2020047671 A JP 2020047671A JP 2018173116 A JP2018173116 A JP 2018173116A JP 2018173116 A JP2018173116 A JP 2018173116A JP 2020047671 A JP2020047671 A JP 2020047671A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- semiconductor device
- carbide semiconductor
- electrode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
従来の炭化珪素半導体装置の構造について、nチャネル型の縦型MOSFETを例に説明する。図6は、従来の炭化珪素半導体装置の構造の一例を示す断面図である。図6に示すように、n+型炭化珪素基板1のおもて面にn型炭化珪素エピタキシャル層2が堆積され、n型炭化珪素エピタキシャル層2の表面層にp+型ベース領域3が選択的に設けられる。また、n型炭化珪素エピタキシャル層2のおもて面にp型ベース層4が堆積され、p型ベース層4にn+型ソース領域5、p+型コンタクト領域6、n型ウェル領域7が選択的に設けられる。
図7は、炭化珪素半導体ウェハ上の炭化珪素半導体素子の一例を示す上面図である。炭化珪素半導体装置は、炭化珪素半導体ウェハ110上に複数形成された炭化珪素半導体素子100を切り出し(ダイシング)、チップ化することにより製造される。炭化珪素半導体ウェハ110からの切り出しは、ダイヤモンド製の円形回転刃のダイシングブレード、レーザーまたは超音波により、例えば図7の点線の部分を切削することにより行われる。
図8は、個片化された炭化珪素半導体素子の一例を示す上面図である。炭化珪素半導体素子においては、主電流が流れる活性領域211の外周部に、活性領域211の周囲を囲んで耐圧を保持するエッジ終端領域210が設けられ、エッジ終端領域210の外側には無効領域201が設けられている。活性領域とは、オン状態のときに電流が流れる領域である。炭化珪素半導体素子の個片化は、無効領域201において炭化珪素半導体ウェハ110を切り出すことにより行われる。個片化切断面200は個片化による切断面である。また、活性領域211内にゲートパッド領域212が設けられている。図8に示す歪220は、無効領域201のおもて面側の歪の例である。
図9は、炭化珪素半導体素子の歪の一例を示す側面図である。炭化珪素半導体素子の歪には、おもて面側の歪220、裏面側の歪221、切断面側の歪222がある。この中で、裏面側の歪221は、例えば図6に示したn+型炭化珪素基板1の裏面にドレイン電極11を設ける前に、n+型炭化珪素基板1の裏面に異物が付着していたり、n+型炭化珪素基板1の裏面にクラック(傷)や欠けが存在していたりすることにより発生する。
(実施の形態にかかる炭化珪素半導体装置の選別方法)
図1は、実施の形態にかかる炭化珪素半導体装置の選別方法を示すフローチャートである。実施の形態にかかる炭化珪素半導体装置の選別方法は、裏面側に欠陥がない炭化珪素半導体装置を選別する方法である。炭化珪素半導体装置の裏面側の欠陥とは、上述のように歪や裏面電極の剥離といった欠陥である。
次に、実施の形態にかかる炭化珪素半導体装置について説明する。実施の形態にかかる炭化珪素半導体装置の構造は、従来の炭化珪素半導体装置の構造(図6参照)と同等であるため図示を省略する。実施の形態にかかる炭化珪素半導体装置においては、n+型炭化珪素基板(炭化珪素基板)1の主面(おもて面)上にn型炭化珪素エピタキシャル層(第1導電型の第1半導体層)2が堆積されている。
図2は、連続パルスの周波数とMOSFETのしきい値電圧の変化率との関係の一例を示すグラフである。図2の横軸は、例えば図1に示したステップS3によりMOSFETのゲート電極に印加する連続パルスの周波数(kHz)である。図2の縦軸は、例えば図1に示したステップS5により算出されるMOSFETのしきい値電圧の変化率(%)である。
図3は、連続パルスの周波数とMOSFETの順方向電圧との関係の一例を示すグラフである。図3の横軸は、例えば図1に示したステップS3によりMOSFETのゲート電極に印加する連続パルスの周波数(kHz)である。図3の縦軸は、例えば図1に示したステップS5により算出されるMOSFETの順方向電圧の変化率(%)である。
図4は、連続パルスの周波数と内蔵ダイオードの順方向電圧との関係の一例を示すグラフである。図4の横軸は、例えば図1に示したステップS3によりMOSFETのゲート電極に印加する連続パルスの周波数(kHz)である。図4の縦軸は、例えば図1に示したステップS5により算出される内蔵ダイオードの順方向電圧の変化率(%)である。
図5は、実施の形態にかかる炭化珪素半導体装置の構造の他の一例を示す断面図である。図5に示すように、実施の形態にかかる炭化珪素半導体装置は、トレンチ構造を設けたMOSFETであってもよい。チャネルが基板表面に対して平行に形成されるプレーナ構造(例えば図6参照)と比べて、基板表面に対して垂直に形成されるトレンチ構造は、単位面積当たりのセル密度を増やすことができる。このため、単位面積当たりの電流密度を増やすことができ、コスト面から有利である。
2 n型炭化珪素エピタキシャル層
3 p+型ベース領域
3a 第2p+型領域
4 p型ベース層
5 n+型ソース領域
6 p+型コンタクト領域
7 n型ウェル領域
8 ゲート絶縁膜
9 ゲート電極
10 ソース電極
11 ドレイン電極
12 ドレイン電極端子
13 ソース電極端子
18 トレンチ
21,31,41 適格品特性
22,32,42 不適格品特性
Claims (12)
- 炭化珪素半導体装置の選別方法であって、
前記炭化珪素半導体装置の温度を所定温度にする第1工程と、
前記所定温度における、前記炭化珪素半導体装置の順方向電圧を測定する第2工程と、
前記第2工程の後に、前記炭化珪素半導体装置に連続パルスを所定時間印加する第3工程と、
前記第3工程の後に、前記所定温度における、前記第2工程によって測定した前記炭化珪素半導体装置の順方向電圧を再度測定する第4工程と、
前記第2工程によって測定した前記順方向電圧に対する、前記第4工程によって測定した前記順方向電圧の変化率を算出する第5工程と、
前記第5工程によって算出した前記変化率が所定値より低いか否かを判定する第6工程と、
を含むことを特徴とする炭化珪素半導体装置の選別方法。 - ゲート電極を備える炭化珪素半導体装置の選別方法であって、
前記炭化珪素半導体装置の温度を所定温度にする第1工程と、
前記所定温度における、前記炭化珪素半導体装置の順方向電圧、前記炭化珪素半導体装置の内蔵ダイオードの順方向電圧および前記炭化珪素半導体装置のしきい値電圧の少なくともいずれかを含む前記炭化珪素半導体装置の特性値を測定する第2工程と、
前記第2工程の後に、前記ゲート電極に連続パルスを所定時間印加する第3工程と、
前記第3工程の後に、前記所定温度における、前記第2工程によって測定した前記炭化珪素半導体装置の特性値を再度測定する第4工程と、
前記第2工程によって測定した前記特性値に対する、前記第4工程によって測定した前記特性値の変化率を算出する第5工程と、
前記第5工程によって算出した前記変化率が所定値より低いか否かを判定する第6工程と、
を含むことを特徴とする炭化珪素半導体装置の選別方法。 - 前記炭化珪素半導体装置の特性値は、前記炭化珪素半導体装置の順方向電圧、前記炭化珪素半導体装置の内蔵ダイオードの順方向電圧および前記炭化珪素半導体装置のしきい値電圧のうち複数の特性値を含み、
前記第5工程においては、前記複数の特性値のそれぞれについて、前記第2工程によって測定した前記特性値に対する、前記第4工程によって測定した前記特性値の変化率を算出し、
前記第6工程においては、前記第5工程によって前記複数の特性値のそれぞれについて算出した前記変化率の少なくともいずれかが前記所定値より低いか否かを判定する、
ことを特徴とする請求項2に記載の炭化珪素半導体装置の選別方法。 - 前記炭化珪素半導体装置の特性値は、前記炭化珪素半導体装置の順方向電圧を含み、
前記炭化珪素半導体装置は、炭化珪素基板のおもて面側に設けられた第1電極と、前記炭化珪素基板の裏面側に設けられた第2電極と、を備え、
前記第2工程および前記第4工程のそれぞれにおいては、前記炭化珪素半導体装置のしきい値電圧以上の電圧を前記ゲート電極に印加した状態で前記第1電極から前記第2電極への電流を流すことにより前記炭化珪素半導体装置の順方向電圧を測定する、
ことを特徴とする請求項2または3に記載の炭化珪素半導体装置の選別方法。 - 前記炭化珪素半導体装置の特性値は、前記炭化珪素半導体装置の内蔵ダイオードの順方向電圧を含み、
前記炭化珪素半導体装置は、炭化珪素基板のおもて面側に設けられた第1電極と、前記炭化珪素基板の裏面側に設けられた第2電極と、を備え、
前記第2工程および前記第4工程のそれぞれにおいては、前記第2電極から前記第1電極への電流を流すことにより前記炭化珪素半導体装置の内蔵ダイオードの順方向電圧を測定する、
ことを特徴とする請求項2〜4のいずれか一つに記載の炭化珪素半導体装置の選別方法。 - 前記第2工程および前記第4工程のそれぞれにおいては、電流密度が0.1A/cm2以上で1V以上の電圧を前記第2電極に印加することにより前記第2電極から前記第1電極への電流を流すことを特徴とする請求項5に記載の炭化珪素半導体装置の選別方法。
- 前記炭化珪素半導体装置の特性値は、前記炭化珪素半導体装置のしきい値電圧を含み、
前記炭化珪素半導体装置は、炭化珪素基板のおもて面側に設けられた第1電極と、前記炭化珪素基板の裏面側に設けられた第2電極と、を備え、
前記第2工程および前記第4工程のそれぞれにおいては、前記第1電極に正の電圧を印加した状態で前記ゲート電極に電圧を印加することにより前記炭化珪素半導体装置のしきい値電圧を測定する、
ことを特徴とする請求項2〜6のいずれか一つに記載の炭化珪素半導体装置の選別方法。 - 前記炭化珪素半導体装置は、
炭化珪素基板のおもて面側に設けられた第1電極と、
前記炭化珪素基板の裏面側に設けられた第2電極と、
前記炭化珪素基板のおもて面に設けられた第1導電型の第1半導体層と、
前記第1半導体層における、前記炭化珪素基板側とは反対側に設けられた第2導電型の第2半導体層と、
前記第2半導体層の内部に選択的に設けられた、前記炭化珪素基板よりも不純物濃度の高い第1導電型の第1半導体領域と、
前記第2半導体層に接触するゲート絶縁膜と、
をさらに備え、
前記ゲート電極は、前記ゲート絶縁膜における前記第2半導体層と接触する面とは反対側の表面に設けられ、
前記第1電極は、前記第1半導体領域と前記第2半導体層の表面に設けられる、
ことを特徴とする請求項2〜7のいずれか一つに記載の炭化珪素半導体装置の選別方法。 - 前記炭化珪素半導体装置は、前記第2半導体層を貫通して前記第1半導体層に達するトレンチをさらに備え、
前記ゲート電極は、前記トレンチの内部に前記ゲート絶縁膜を介して設けられている、
ことを特徴とする請求項8に記載の炭化珪素半導体装置の選別方法。 - 前記所定温度は300℃以下の温度であることを特徴とする請求項1〜9のいずれか一つに記載の炭化珪素半導体装置の選別方法。
- 前記所定値は1%であることを特徴とする請求項1〜10のいずれか一つに記載の炭化珪素半導体装置の選別方法。
- 前記連続パルスの周波数は100kHz以上500kHz以下であることを特徴とする請求項1〜11のいずれか一つに記載の炭化珪素半導体装置の選別方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018173116A JP7192338B2 (ja) | 2018-09-14 | 2018-09-14 | 炭化珪素半導体装置の選別方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018173116A JP7192338B2 (ja) | 2018-09-14 | 2018-09-14 | 炭化珪素半導体装置の選別方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020047671A true JP2020047671A (ja) | 2020-03-26 |
JP7192338B2 JP7192338B2 (ja) | 2022-12-20 |
Family
ID=69899927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018173116A Active JP7192338B2 (ja) | 2018-09-14 | 2018-09-14 | 炭化珪素半導体装置の選別方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7192338B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014148294A1 (ja) * | 2013-03-19 | 2014-09-25 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法および通電検査装置 |
JP2015065250A (ja) * | 2013-09-25 | 2015-04-09 | 富士電機株式会社 | 炭化珪素半導体装置の検査方法及び検査装置 |
JP2017076746A (ja) * | 2015-10-16 | 2017-04-20 | 富士電機株式会社 | 半導体装置の評価方法および半導体装置の評価装置 |
-
2018
- 2018-09-14 JP JP2018173116A patent/JP7192338B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014148294A1 (ja) * | 2013-03-19 | 2014-09-25 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法および通電検査装置 |
JP2015065250A (ja) * | 2013-09-25 | 2015-04-09 | 富士電機株式会社 | 炭化珪素半導体装置の検査方法及び検査装置 |
JP2017076746A (ja) * | 2015-10-16 | 2017-04-20 | 富士電機株式会社 | 半導体装置の評価方法および半導体装置の評価装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7192338B2 (ja) | 2022-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5694119B2 (ja) | 炭化珪素半導体装置 | |
US10475920B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
US10991821B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP5692227B2 (ja) | 電力用半導体装置 | |
US11038020B2 (en) | Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device | |
JP6324914B2 (ja) | 炭化珪素半導体装置 | |
JP2010206002A (ja) | pチャネル型炭化珪素MOSFET | |
JP6561759B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20100270586A1 (en) | Wide band gap semiconductor device | |
JP7293749B2 (ja) | 炭化珪素半導体装置の選別方法 | |
JP2008004739A (ja) | 半導体装置 | |
WO2016194419A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5682102B2 (ja) | 逆耐圧を有する縦型窒化ガリウム半導体装置 | |
JP7013685B2 (ja) | 炭化珪素半導体装置の選別方法 | |
JP7013684B2 (ja) | 炭化珪素半導体装置の選別方法 | |
US20220254916A1 (en) | Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device | |
JP7013683B2 (ja) | 炭化珪素半導体装置の選別方法 | |
JP7192338B2 (ja) | 炭化珪素半導体装置の選別方法 | |
CN107994009A (zh) | 一种集成温度感应器的SiCMOSFET器件 | |
JP7172327B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2016046288A (ja) | 金属酸化膜半導体電界効果トランジスタ及び半導体デバイス | |
JP7443735B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP7192683B2 (ja) | 炭化珪素半導体装置の選別方法 | |
Fisher et al. | On the application of novel high temperature oxidation processes to enhance the performance of high voltage silicon carbide PiN diodes | |
Fisher et al. | Enhanced forward bias operation of 4H-SiC PiN diodes using high temperature oxidation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7192338 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |