JP2020047357A - Ｉｃカード、半導体装置、および、電子機器 - Google Patents
Ｉｃカード、半導体装置、および、電子機器 Download PDFInfo
- Publication number
- JP2020047357A JP2020047357A JP2019094043A JP2019094043A JP2020047357A JP 2020047357 A JP2020047357 A JP 2020047357A JP 2019094043 A JP2019094043 A JP 2019094043A JP 2019094043 A JP2019094043 A JP 2019094043A JP 2020047357 A JP2020047357 A JP 2020047357A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- oxide
- insulator
- conductor
- negative potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dram (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】不揮発性メモリ用の高電圧を生成する回路を必要とせず、消費電力が低い、ＩＣカードを提供する。【解決手段】ＩＣカードは、電源回路と、制御回路と、記憶装置とを有する。電源回路は負電位生成回路を有し、負電位生成回路は負電位保持容量を有する。記憶装置が有するメモリセルは、トランジスタと容量素子とを有し、前記トランジスタはチャネル形成領域に金属酸化物を有し、また、フロントゲートおよびバックゲートを有する。負電位保持容量は、ＩＣカードに外部端末から電源が供給された際に負電位を蓄え、ＩＣカードに電源が供給されない時も、前記バックゲートに負電位を印加する。バックゲートに負電位が印加された前記トランジスタは、オフ電流が小さく保たれ、記憶装置は電源が供給されない状態でも、記憶した情報を長時間保持することができる。【選択図】図１
Description
本発明の一形態は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップを内蔵したＩＣカードに関する。
また、本発明の一形態は、半導体装置に関する。本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品、集積回路を備えた電子機器は、半導体装置の一例である。
なお、本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
近年、ＩＣチップを内蔵したＩＣカード（スマートカード、チップカード、ともいう）が、クレジットカード、銀行のキャッシュカード、電子マネーに対応したカード、乗車券、社員証等に、広く使われている。上記ＩＣカードには、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等の演算装置と、記憶装置（メモリ、ともいう）等が組み込まれ、ＩＣカードは、磁気カード（磁気ストライプカード、ともいう）に比べて、大量の情報（データ、ともいう）を記憶することができる、偽造されにくい、変造されにくい、といった特徴を有する。
ＩＣカードには、入出力端子を有し、入出力端子を介して外部端末（リーダ、リーダライタ、ともいう）と信号の入出力を行う（通信を行う、ともいう）接触型ＩＣカード、および、アンテナを有し、電磁波（電波、ともいう）を介して外部端末と信号の入出力を行う非接触型ＩＣカードがある。電源も、入出力端子または電磁波を介して、外部端末から供給される。例えば、非接触型ＩＣカードにおいては、電磁波を受信し、それをエネルギーに変換することで、電源が供給される。また、ＩＣカードは、電源が供給されない期間も情報を記憶するため、不揮発性メモリを有する。
一方、チャネル形成領域に金属酸化物を有するトランジスタ（酸化物半導体トランジスタ、ＯＳトランジスタ、ともいう）が近年注目されている。酸化物半導体トランジスタは、トランジスタがオフ状態にあるときのドレイン電流（オフ電流、ともいう）が非常に小さいため、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリセルに用いることで、容量素子に蓄積した電荷を長時間にわたって保持することができる。その結果、リフレッシュ頻度が少なく、消費電力の少ないメモリを作製することができる（例えば、特許文献１）。
本明細書等では、酸化物半導体トランジスタがメモリセルに用いられたＤＲＡＭを、「酸化物半導体ＤＲＡＭ」、または、「ＤＯＳＲＡＭ（登録商標：Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ドスラム）」と呼ぶ。
また、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、ともいう）に関して、例えば、酸化インジウム、酸化亜鉛など、一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、Ｉｎ−Ｇａ−Ｚｎ酸化物（ＩＧＺＯ、ともいう）に関する研究が盛んに行われている。
ＩＧＺＯに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造、および、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（非特許文献１乃至非特許文献３、参照）。
非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いて、トランジスタを作製する技術が開示されている。さらに、ＣＡＡＣ構造およびｎｃ構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献４および非特許文献５に示されている。
非特許文献６では、酸化物半導体を用いたトランジスタの、オフ電流が非常に小さいことが報告され、非特許文献７および非特許文献８では、オフ電流が非常に小さい性質を利用した、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）およびディスプレイが報告されている。
Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，"ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１２，ｖｏｌｕｍｅ ４３，ｉｓｓｕｅ １，ｐ．１８３−１８６
Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，"Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"，２０１４，ｖｏｌｕｍｅ ５３，Ｎｕｍｂｅｒ ４Ｓ，ｐ．０４ＥＤ１８−１−０４ＥＤ１８−１０
Ｓ．Ｉｔｏ ｅｔ ａｌ．，"Ｔｈｅ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＡＭ−ＦＰＤ’１３ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１３，ｐ．１５１−１５４
Ｓ．Ｙａｍａｚａｋｉ ｅｔ ａｌ．，"ＥＣＳ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ"，２０１４，ｖｏｌｕｍｅ ３，ｉｓｓｕｅ ９，ｐ．Ｑ３０１２−Ｑ３０２２
Ｓ．Ｙａｍａｚａｋｉ，"ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ"，２０１４，ｖｏｌｕｍｅ ６４，ｉｓｓｕｅ １０，ｐ．１５５−１６４
Ｋ．Ｋａｔｏ ｅｔ ａｌ．，"Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"，２０１２，ｖｏｌｕｍｅ ５１，ｐ．０２１２０１−１−０２１２０１−７
Ｓ．Ｍａｔｓｕｄａ ｅｔ ａｌ．，"２０１５ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１５，ｐ．Ｔ２１６−Ｔ２１７
Ｓ．Ａｍａｎｏ ｅｔ ａｌ．，"ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"，２０１０，ｖｏｌｕｍｅ ４１，ｉｓｓｕｅ １，ｐ．６２６−６２９
上記ＩＣカードの厚さは、０．７６ｍｍである場合が多い。前記厚さの制約もあり、ＩＣカードは電池（一次電池および二次電池）を有さないものが多い。そのため、ＩＣカードが有する不揮発性メモリには、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）や、フラッシュメモリ等が用いられる。
しかし、ＥＥＰＲＯＭおよびフラッシュメモリは、データの消去および書き込みに、高い電圧が必要である。そのため、ＩＣカードには、高電圧を生成する回路が必要となり、消費電力を低減しにくい、また、書き換え可能回数に制限がある、といった課題を有していた。
本発明の一形態は、高電圧を生成する回路を必要としない、ＩＣカードを提供することを課題の一つとする。または、本発明の一形態は、消費電力が低い、ＩＣカードを提供することを課題の一つとする。または、本発明の一形態は、原理的に書き換え可能回数に制限がない、ＩＣカードを提供することを課題の一つとする。
なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
本発明の一形態は、電源回路と、制御回路と、記憶装置とを有する電子機器である。記憶装置は、複数のメモリセルを有し、メモリセルは、トランジスタと容量素子とを有し、トランジスタは、フロントゲートおよびバックゲートを有し、また、チャネル形成領域に金属酸化物を有する。電源回路は、負電位生成回路を有し、負電位生成回路は、負電位を生成してバックゲートに印加する機能を有する。負電位生成回路は、負電位保持容量を有し、負電位保持容量は、電子機器に電源が供給された際に負電位を蓄え、負電位は電子機器に電源が供給されない時も、バックゲートに印加される。
また、本発明の一形態は、電源回路と、制御回路と、記憶装置とを有する電子機器である。記憶装置は、複数のメモリセルを有し、メモリセルは、トランジスタと容量素子とを有し、トランジスタは、フロントゲートおよびバックゲートを有し、また、チャネル形成領域に金属酸化物を有する。記憶装置は、負電位生成回路を有し、負電位生成回路は、負電位を生成してバックゲートに印加する機能を有する。負電位生成回路は、負電位保持容量を有し、負電位保持容量は、電子機器に電源が供給された際に負電位を蓄え、負電位は電子機器に電源が供給されない時も、バックゲートに印加される。
また、上記形態において、負電位生成回路は、負電位保持トランジスタを有し、負電位保持トランジスタは、チャネル形成領域に金属酸化物を有する。
また、本発明の一形態は、上記形態に記載の電子機器と、アンテナとを有するＩＣカードである。
本発明の一形態により、高電圧を生成する回路を必要としない、ＩＣカードを提供することができる。または、本発明の一形態により、消費電力が低い、ＩＣカードを提供することができる。または、本発明の一形態により、原理的に書き換え可能回数に制限がない、ＩＣカードを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。また、１つの実施の形態の中に複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。
また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
また、本明細書等において、「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「電圧」とは、ある電位と基準の電位（例えば、グラウンド電位）との電位差のことを示す場合が多い。よって、電圧と電位差とは言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む、少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域、またはドレイン電極）とソース（ソース端子、ソース領域、またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等において、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。つまり、ｎチャネル型のトランジスタのオフ電流とは、ソースに対するゲートの電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流、という場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソース電流をいう場合がある。また、オフ電流と同じ意味で、リーク電流という場合がある。また、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体、を含む）、酸化物半導体などに分類される。
例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことができる。すなわち、チャネル形成領域に金属酸化物を有するトランジスタを、「酸化物半導体トランジスタ」、「ＯＳトランジスタ」と呼ぶことができる。同様に、上述した、「酸化物半導体を用いたトランジスタ」も、チャネル形成領域に金属酸化物を有するトランジスタである。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と呼称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する。
（実施の形態１）
本実施の形態では、本発明の一形態に係わるＩＣカードの構成例について説明する。
本実施の形態では、本発明の一形態に係わるＩＣカードの構成例について説明する。
＜ＩＣカードの構成例１＞
図１（Ａ）は、ＩＣカード１００の構成例を示すブロック図である。ＩＣカード１００は、入出力端子を有し、入出力端子を介して外部端末と信号の入出力を行う接触型ＩＣカードである。
図１（Ａ）は、ＩＣカード１００の構成例を示すブロック図である。ＩＣカード１００は、入出力端子を有し、入出力端子を介して外部端末と信号の入出力を行う接触型ＩＣカードである。
ＩＣカード１００は、入出力端子１１０、電源回路１２０、制御回路１３０、および、記憶装置１４０を有する。
入出力端子１１０は、電源回路１２０および制御回路１３０と電気的に接続され、制御回路１３０は、入出力端子１１０および記憶装置１４０と電気的に接続されている。ＩＣカード１００は、入出力端子１１０を介して外部端末と信号の入出力を行い、また、入出力端子１１０を介して外部端末から電源が供給される。なお、本明細書等で説明する図面においては、主な信号の流れを矢印または線で示しており、電源線等は省略する場合がある。
電源回路１２０は、入出力端子１１０を介して供給された電源から、安定した電源電位を生成する機能を有する。なお、図１（Ａ）には図示していないが、電源回路１２０は、ＩＣカード１００が有する各回路と電気的に接続されており、電源回路１２０が生成した電源電位は、ＩＣカード１００が有する各回路に供給される。
また、図１（Ａ）には図示していないが、電源回路１２０は、負電位生成回路１２１を有する。負電位生成回路１２１が生成する負電位は、基準の電位より低い電位であり、記憶装置１４０に供給される。負電位生成回路１２１については実施の形態２で説明するが、電源回路１２０ではなく、記憶装置１４０が負電位生成回路１２１を有していてもよい。また、入出力端子１１０を介して外部端末から負電位が供給される場合など、負電位生成回路１２１またはその一部を省略できる場合がある。
制御回路１３０は、入出力端子１１０を介して入力された信号を解読し、ＩＣカード１００が有する各回路を制御する機能を有する。例えば、制御回路１３０は、ＣＰＵ１３１、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１３２、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１３３を有する。ＲＡＭ１３２は、作業用メモリとして機能し、ＲＯＭ１３３は、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）やアプリケーションプログラム（アプリケーションソフトウェア、ともいう）を保存するためのメモリとして機能する（アプリケーションプログラムは、記憶装置１４０に保存してもよい）。また、暗号処理を行うためのコプロセッサ１３４を有していてもよい。
記憶装置１４０は、ＩＣカード１００の使用者（ユーザー、ともいう）それぞれに関する情報を記憶する機能を有する。記憶装置１４０が記憶する情報は、ＩＣカード１００が外部端末と通信を行うタイミングで必要に応じて書き換えられ、少なくとも次の通信を行うまでは保持される。また、ＩＣカード１００が外部端末と通信を行ってから次の通信を行うまでは、ＩＣカード１００には電源が供給されない。
ＩＣカード１００に電源が供給されない状態で、記憶装置１４０が記憶した情報を保持するため、記憶装置１４０が有するメモリセルは、オフ電流が非常に小さいＯＳトランジスタを用いて構成される。記憶装置１４０の構成例については、実施の形態２で説明する。
ここで、オフ電流とは、トランジスタがオフ状態にあるときのドレイン電流をいう。酸化物半導体のバンドギャップは２．５ｅＶ以上、好ましくは３．０ｅＶ以上であるため、ＯＳトランジスタは熱励起によるリーク電流が小さく、オフ電流が非常に小さい特徴を有する。ＯＳトランジスタは、例えば、チャネル幅１μｍあたりのオフ電流を１００ｚＡ／μｍ以下、または１０ｚＡ／μｍ以下、または１ｚＡ／μｍ以下、または１０ｙＡ／μｍ以下とすることができる。
また、ＯＳトランジスタは、高温下でもオフ電流が増加しにくい特徴を有する。記憶装置１４０は、ＩＣカード１００が設置されている環境の温度が高い場合でも、記憶装置１４０が記憶した情報（データ、ともいう）を保持することができる。記憶装置１４０が有するメモリセルにＯＳトランジスタを用いることで、ＩＣカード１００の信頼性を高めることができる。
ＯＳトランジスタのチャネル形成領域に用いられる金属酸化物は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）が代表的である。電子供与体（ドナー）となる水分、水素などの不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型（真性）、または実質的にｉ型にすることができる。このような酸化物半導体は、高純度化された酸化物半導体と呼ぶことができる。なお、ＯＳトランジスタの詳細については、実施の形態４で説明する。
もしくは、記憶装置１４０が有するメモリセルに用いるトランジスタとして、オフ電流が低ければＯＳトランジスタ以外のトランジスタを用いてもよい。例えば、チャネル形成領域にバンドギャップが大きい半導体を有するトランジスタを用いてもよい。バンドギャップが大きい半導体とは、バンドギャップが２．２ｅＶ以上の半導体を指す場合があり、例えば、炭化ケイ素、窒化ガリウム、ダイヤモンドなどが挙げられる。
なお、本実施の形態では、ＩＣカード１００の構成例を、入出力端子１１０、電源回路１２０、制御回路１３０、および、記憶装置１４０に分けて説明したが、実際の構成要素は機能ごとに切り分けることが難しく、この限りではない。または、必要に応じて他の構成要素を追加してもよい。または、構成要素を必要に応じて取捨することができる。
＜ＩＣカードの構成例２＞
図１（Ｂ）は、ＩＣカード２００の構成例を示すブロック図である。ＩＣカード２００は、アンテナを有し、電磁波を介して外部端末と信号の入出力を行う非接触型ＩＣカードである。
図１（Ｂ）は、ＩＣカード２００の構成例を示すブロック図である。ＩＣカード２００は、アンテナを有し、電磁波を介して外部端末と信号の入出力を行う非接触型ＩＣカードである。
ＩＣカード２００は、アンテナ２１０、電源回路２２０、制御回路２３０、記憶装置２４０、高周波回路２５０、および、クロック生成回路２６０を有する。以下、ＩＣカード２００の構成例について説明するが、ＩＣカード１００と同様の構成要素については、繰り返しの説明を避けるためＩＣカード１００の説明を援用する。
アンテナ２１０は、電源回路２２０、高周波回路２５０、および、クロック生成回路２６０と電気的に接続され、制御回路２３０は、高周波回路２５０、および、記憶装置２４０と電気的に接続されている。アンテナ２１０は、電磁波を電気信号に、または、電気信号を電磁波に変換する機能を有し、ＩＣカード２００は、電磁波を介して外部端末と信号の入出力を行い、また、電磁波を介して外部端末から電源が供給される。
電源回路２２０は、アンテナ２１０によって得られた電気信号から、安定した電源電位を生成する機能を有する。アンテナ２１０によって得られた電気信号は高周波信号であるため、電源回路２２０は、整流回路や平滑回路等を有する。なお、図１（Ｂ）には図示していないが、電源回路２２０は、ＩＣカード２００が有する各回路と電気的に接続されており、電源回路２２０が生成した電源電位は、ＩＣカード２００が有する各回路に供給される。
また、図１（Ｂ）には図示していないが、電源回路２２０は、負電位生成回路２２１を有する。負電位生成回路２２１が生成する負電位は、基準の電位より低い電位であり、記憶装置２４０に供給される。負電位生成回路２２１ついては、負電位生成回路１２１と同様であり、実施の形態２で説明する。
高周波回路２５０は、復調回路、変調回路、ベースバンド処理回路等を有し、アンテナ２１０によって得られた高周波の電気信号から制御回路２３０が処理する信号を取り出す機能、および、制御回路２３０が処理した信号からアンテナ２１０が電磁波に変換する高周波の電気信号を生成する機能等を有する。
クロック生成回路２６０は、アンテナ２１０によって得られた電気信号から、クロック信号を生成する機能を有する。なお、図１（Ｂ）には図示していないが、クロック生成回路２６０が生成したクロック信号は、制御回路２３０および記憶装置２４０等に供給される。
制御回路２３０は、電磁波を介して入力された信号を解読し、ＩＣカード２００が有する各回路を制御する機能を有する。例えば、制御回路２３０は、ＣＰＵ２３１、ＲＡＭ２３２、ＲＯＭ２３３を有する。ＲＡＭ２３２は、作業用メモリとして機能し、ＲＯＭ２３３は、ＯＳやアプリケーションプログラムを保存するためのメモリとして機能する（アプリケーションプログラムは、記憶装置２４０に保存してもよい）。また、暗号処理を行うためのコプロセッサ２３４を有していてもよい。
記憶装置２４０は、ＩＣカード２００の使用者それぞれに関する情報を記憶する機能を有する。記憶装置２４０が記憶する情報は、ＩＣカード２００が外部端末と通信を行うタイミングで必要に応じて書き換えられ、少なくとも次の通信を行うまでは保持される。また、ＩＣカード２００が外部端末と通信を行ってから次の通信を行うまでは、ＩＣカード２００には電源が供給されない。
なお、記憶装置２４０については、記憶装置１４０と同様であり、記憶装置１４０の説明を援用する。
なお、本実施の形態では、ＩＣカード２００の構成例を、アンテナ２１０、電源回路２２０、制御回路２３０、記憶装置２４０、高周波回路２５０、および、クロック生成回路２６０に分けて説明したが、実際の構成要素は機能ごとに切り分けることが難しく、この限りではない。または、必要に応じて他の構成要素を追加してもよい。または、構成要素を必要に応じて取捨することができる。
＜ＩＣカードの動作例１＞
次に、ＩＣカード１００の動作例について説明する。
次に、ＩＣカード１００の動作例について説明する。
図２（Ａ）は、ＩＣカード１００の構成例を示す外観図である。なお、本動作例では、ＩＣカード１００がクレジットカードである場合を、一例として示している。図２（Ａ）に示すＩＣカード１００は、入出力端子１１０および印字部１５０を有する。印字部１５０には、カード番号、カードの持ち主の名前、および、使用期限等が印字されている。
図２（Ｂ）は、ＩＣカード１００が、外部端末１９０と通信を行う様子を示している。また、この時、外部端末１９０からＩＣカード１００に、電源が供給される。
外部端末１９０は、内部端子１９１、表示部１９２、配線１９３、および、カード差込口１９４等を有する。表示部１９２には、決済金額、ＩＣカード１００と外部端末１９０との間で正常に通信が行われたか否かの応答、エラーコード、エラー内容等が表示される。なお、表示部１９２は、必ずしも設ける必要はない。
図２（Ｃ）は、外部端末１９０の断面を示している。図２（Ｃ）において、ＩＣカード１００は、入出力端子１１０、内部回路１１２および配線１１１を有している。ここで、内部回路１１２は、前述した、電源回路１２０、制御回路１３０、および、記憶装置１４０である。
図２（Ｃ）において、外部端末１９０は、制御装置１９５、配線１９６、内部端子１９１、表示部１９２等を有している。制御装置１９５は、内部端子１９１および配線１９３と電気的に接続されており、また、配線１９６を介して表示部１９２と電気的に接続されている。
図２（Ｃ）のように、ＩＣカード１００を、外部端末１９０のカード差込口１９４に挿入することで、入出力端子１１０と内部端子１９１が電気的に接続され、ＩＣカード１００は、外部端末１９０と通信ができるようになる。また、外部端末１９０は、ＩＣカード１００に電源を供給することができるようになる。
制御装置１９５は、外部端末１９０の動作を制御する機能を有する。具体的には、制御装置１９５は、配線１９３から外部端末１９０の駆動信号を受け取る機能を有し、内部端子１９１を介してＩＣカード１００に、動作命令などを含む信号を出力する機能を有し、配線１９６を介して表示部１９２に表示させる情報を送信する機能を有し、内部端子１９１を介してＩＣカード１００から、情報を受信する機能などを有する。
クレジットカードを使用して決済を行うとき、外部端末１９０を有する店側の操作によって、外部端末１９０を起動させる。具体的には、キャッシュレジスタなどの装置から、配線１９３を介して、外部端末１９０を駆動させる。
外部端末１９０が駆動状態のとき、ＩＣカード１００を、外部端末１９０のカード差込口１９４に挿入することで、内部端子１９１を介して、ＩＣカード１００に電源が供給される。また、内部端子１９１を介して、制御装置１９５からＩＣカード１００に、動作命令などを含む信号が出力される。ＩＣカード１００に供給された電源は、電源回路１２０に送られ、電源回路１２０は、ＩＣカード１００の各回路に電源電位を供給する。
制御装置１９５からＩＣカード１００に出力された信号は、制御回路１３０に送られる。具体的には、信号はＣＰＵ１３１に送られ、ＣＰＵ１３１は信号を解読する。そして、ＣＰＵ１３１は、信号に含まれる動作命令に従って、各回路に動作指示を出す。
例えば、ＣＰＵ１３１は、記憶装置１４０が記憶している情報を読み出し、制御装置１９５に出力することができる。記憶装置１４０が記憶している情報には、例えば、クレジットカード会社の情報、ＩＣカード１００のカード番号、カードの持ち主の名前、および、使用期限等がある。また、外部端末１９０は、入出力端子１１０からカード情報を受信後、配線１９３を介して、キャッシュレジスタなどの装置に、カード番号、カードの持ち主の名前、使用期限等を送信する。
また、例えば、ＣＰＵ１３１は、制御装置１９５からＩＣカード１００に出力された信号に含まれる動作命令に従って、記憶装置１４０が記憶している情報を書き換えることができる。書き換えられた情報は、次回、ＩＣカード１００が外部端末１９０と通信を行う時まで、ＩＣカード１００に電源が供給されない状態で、記憶装置１４０によって記憶される。
なお、本動作例は、クレジットカードを一例として説明したが、本実施の形態はこれに限定されない。例えば、銀行のキャッシュカード等に上記システムを適用してもよい。
＜ＩＣカードの動作例２＞
つづいて、ＩＣカード２００の動作例について説明する。
つづいて、ＩＣカード２００の動作例について説明する。
図３（Ａ）は、ＩＣカード２００の構成例を示す外観図である。ＩＣカード１００と同様、ＩＣカード２００がクレジットカードである場合を、一例として示している。図３（Ａ）に示すＩＣカード２００は、印字部２７０を有する。印字部２７０には、カード番号、カードの持ち主の名前、および、使用期限等が印字されている。
図３（Ｂ）は、ＩＣカード２００が、外部端末２９０と通信を行う様子を示している。また、この時、外部端末２９０からＩＣカード２００に、電源が供給される。
外部端末２９０は、読み取り部２９１、表示部２９２、および、配線２９３等を有する。表示部２９２には、決済金額、ＩＣカード２００と外部端末２９０との間で正常に通信が行われたか否かの応答、エラーコード、エラー内容等が表示される。なお、表示部２９２は、必ずしも設ける必要はない。
クレジットカードを使用して決済を行うとき、外部端末２９０を有する店側の操作によって、外部端末２９０を起動させる。具体的には、キャッシュレジスタなどの装置から、配線２９３を介して、外部端末２９０を起動させスタンバイ状態にする。スタンバイ状態とは、読み取り部２９１から電磁波２９４が送信されている状態である。
外部端末２９０がスタンバイ状態のとき、ＩＣカード２００の使用者が、ＩＣカード２００を読み取り部２９１にかざすと、アンテナ２１０は電磁波２９４を受信し、電気信号が得られる。得られた電気信号は、電源回路２２０、高周波回路２５０、および、クロック生成回路２６０に送られる。
電源回路２２０は、アンテナ２１０によって得られた電気信号から、安定した電源電位を生成し、電源回路２２０が生成した電源電位は、ＩＣカード２００が有する各回路に供給される。クロック生成回路２６０は、アンテナ２１０によって得られた電気信号から、クロック信号を生成し、クロック生成回路２６０が生成したクロック信号は、制御回路２３０および記憶装置２４０等に供給される。
高周波回路２５０は、アンテナ２１０によって得られた電気信号から、制御回路２３０が処理する信号を取り出し、高周波回路２５０が取り出した信号は、制御回路２３０のＣＰＵ２３１に送られる。高周波回路２５０が取り出した信号には動作命令などが含まれ、ＣＰＵ２３１は信号を解読する。そして、ＣＰＵ２３１は、信号に含まれる動作命令に従って、ＩＣカード２００が有する各回路に動作指示を出す。
例えば、ＣＰＵ２３１は、記憶装置２４０が記憶している情報を読み出し、高周波回路２５０に出力する。高周波回路２５０は、ＣＰＵ２３１から出力された、記憶装置２４０が記憶している情報を含む信号から、高周波の電気信号を生成する。高周波の電気信号はアンテナ２１０に出力され、アンテナ２１０によって電磁波２９５に変換され、外部端末２９０に出力される。
記憶装置２４０が記憶している情報には、例えば、クレジットカード会社の情報、ＩＣカード２００のカード番号、カードの持ち主の名前、および、使用期限等がある。また、電磁波２９５を受信した外部端末２９０は、配線２９３を介して、キャッシュレジスタなどの装置に、カード番号、カードの持ち主の名前、使用期限等を送信する。
また、例えば、ＣＰＵ２３１は、高周波回路２５０が取り出した信号に含まれる動作命令に従って、記憶装置２４０が記憶している情報を書き換えることができる。書き換えられた情報は、次回、ＩＣカード２００が外部端末２９０と通信を行う時まで、ＩＣカード２００に電源が供給されない状態で、記憶装置２４０によって記憶される。
なお、本動作例は、クレジットカードを一例として説明したが、本実施の形態はこれに限定されない。例えば、電子マネーに対応したカード、乗車券、社員証等に相当する電子機器に上記システムを適用してもよい。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、ＩＣカード１００が有する記憶装置１４０、および、ＩＣカード２００が有する記憶装置２４０として用いることができる、記憶装置７００の構成例について説明する。
本実施の形態では、ＩＣカード１００が有する記憶装置１４０、および、ＩＣカード２００が有する記憶装置２４０として用いることができる、記憶装置７００の構成例について説明する。
記憶装置７００は、半導体特性を利用することで機能しうる記憶装置であり、メモリとも呼ばれている。記憶装置７００は、ＩＣカード１００（または、ＩＣカード２００）に電源が供給されない状態で、記憶した情報を保持するため、記憶装置７００が有するメモリセルには、オフ電流が非常に小さいＯＳトランジスタが用いられている。
なお、本実施の形態において、記憶装置７００は負電位生成回路７５０を有する。記憶装置７００が負電位生成回路７５０を有することで、電源回路１２０は負電位生成回路１２１を有さない構成とすることができる。または、電源回路２２０は負電位生成回路２２１を有さない構成とすることができる。
＜記憶装置の構成例＞
図４は、記憶装置７００の構成例を示すブロック図である。記憶装置７００は、周辺回路７１１およびメモリセルアレイ８０１を有する。周辺回路７１１は、ローデコーダ７２１、ワード線ドライバ回路７２２、ビット線ドライバ回路７３０、出力回路７４０、負電位生成回路７５０、コントロールロジック回路７６０を有する。
図４は、記憶装置７００の構成例を示すブロック図である。記憶装置７００は、周辺回路７１１およびメモリセルアレイ８０１を有する。周辺回路７１１は、ローデコーダ７２１、ワード線ドライバ回路７２２、ビット線ドライバ回路７３０、出力回路７４０、負電位生成回路７５０、コントロールロジック回路７６０を有する。
ビット線ドライバ回路７３０は、カラムデコーダ７３１、プリチャージ回路７３２、センスアンプ７３３、および、入出力回路７３４を有する。プリチャージ回路７３２は、配線ＢＬをプリチャージする機能を有する。センスアンプ７３３は、配線ＢＬから読み出されたデータ信号を増幅する機能を有し、入出力回路７３４は、配線ＢＬにデータ信号を書き込む機能、および、配線ＢＬから読み出したデータ信号を出力回路７４０へ出力する機能を有する。
配線ＢＬおよび配線ＷＬは、メモリセルアレイ８０１が有するメモリセル８１１に接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路７４０を介して、デジタルのデータ信号ＲＤＡＴＡとして記憶装置７００の外部に出力される。
記憶装置７００には、外部から電源として、低電源電位ＶＳＳ、周辺回路７１１用の高電源電位ＶＤＤ、メモリセルアレイ８０１用の高電源電位ＶＩＨが供給される。ここで、高電源電位ＶＤＤは、低電源電位ＶＳＳよりも高い電位であり、また、高電源電位ＶＩＨは、高電源電位ＶＤＤより高い電位、もしくは高電源電位ＶＤＤと同電位とすることができる。なお、低電源電位ＶＳＳは、記憶装置７００において、基準の電位として用いられている。
また、負電位生成回路７５０は、外部から供給された電源から、低電源電位ＶＬＬを生成する。低電源電位ＶＬＬは、低電源電位ＶＳＳより低い電位である。なお、記憶装置７００を、負電位生成回路７５０を有さない構成とし、低電源電位ＶＬＬを、記憶装置７００の外部から供給してもよい。
記憶装置７００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、ローデコーダ７２１およびカラムデコーダ７３１に入力され、ＷＤＡＴＡは入出力回路７３４に入力される。
コントロールロジック回路７６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、ローデコーダ７２１、カラムデコーダ７３１の制御信号を生成する。ＣＥはチップイネーブル信号であり、ＷＥは書き込みイネーブル信号であり、ＲＥは読み出しイネーブル信号である。コントロールロジック回路７６０が処理する信号は、これに限定されるものではなく、必要に応じて他の制御信号を入力してもよい。
なお、記憶装置７００において、上述の各回路、各信号および各電位は、必要に応じて適宜取捨することができる。あるいは、他の回路、他の信号または他の電位を追加してもよい。
ここで、メモリセル８１１を構成するトランジスタに、ＯＳトランジスタを適用することができる。ＯＳトランジスタはオフ電流が非常に小さいため、メモリセル８１１に書き込んだデータを長時間保持することができる。そのため、メモリセル８１１のリフレッシュ頻度を少なくすることができ、記憶装置７００を消費電力の少ないメモリとすることができる。なお、ＯＳトランジスタの詳細については、実施の形態３および実施の形態４で説明する。
また、ＯＳトランジスタは、薄膜トランジスタであり、半導体基板上に積層して設けることができる。例えば、周辺回路７１１を構成するトランジスタに、単結晶シリコン基板に形成されたＳｉトランジスタを適用することができる。Ｓｉトランジスタを適用した周辺回路７１１は、高速な動作が可能である。そして、ＯＳトランジスタを適用したメモリセル８１１は、周辺回路７１１の上方に積層して設けることができる。
＜メモリセルアレイの構成例＞
図５（Ａ）は、メモリセルアレイ８０１の構成例を示す図である。メモリセルアレイ８０１は、一列にｍ（ｍは１以上の整数）個、一行にｎ（ｎは１以上の整数）個、計ｍ×ｎ個のメモリセル８１１を有し、メモリセル８１１は行列状に配置されている。図５（Ａ）では、メモリセル８１１のアドレスも表記しており、［１，１］、［ｍ，１］、［ｉ，ｊ］、［１，ｎ］、［ｍ，ｎ］（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、メモリセル８１１のアドレスである。
図５（Ａ）は、メモリセルアレイ８０１の構成例を示す図である。メモリセルアレイ８０１は、一列にｍ（ｍは１以上の整数）個、一行にｎ（ｎは１以上の整数）個、計ｍ×ｎ個のメモリセル８１１を有し、メモリセル８１１は行列状に配置されている。図５（Ａ）では、メモリセル８１１のアドレスも表記しており、［１，１］、［ｍ，１］、［ｉ，ｊ］、［１，ｎ］、［ｍ，ｎ］（ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数）は、メモリセル８１１のアドレスである。
また、個々のメモリセル８１１は、配線ＢＬおよび配線ＷＬと電気的に接続されている。メモリセルアレイ８０１は、ｎ本の配線ＢＬ（ＢＬ（１）乃至ＢＬ（ｎ））と、ｍ本の配線ＷＬ（ＷＬ（１）乃至ＷＬ（ｍ））とを有する。図５（Ａ）に示すように、アドレスが［ｉ，ｊ］のメモリセル８１１は、配線ＷＬ（ｉ）を介してワード線ドライバ回路７２２と電気的に接続され、配線ＢＬ（ｊ）を介してビット線ドライバ回路７３０と電気的に接続される。
図５（Ｂ）は、メモリセル８１１の構成例を示す回路図である。
メモリセル８１１は、トランジスタＭ１１と、容量素子ＣＡとを有する。なお、トランジスタＭ１１は、フロントゲート（単に、ゲート、ともいう）およびバックゲートを有する。
トランジスタＭ１１のソースまたはドレインの一方は、容量素子ＣＡの第１端子と電気的に接続され、トランジスタＭ１１のソースまたはドレインの他方は、配線ＢＬと接続されている。トランジスタＭ１１のゲートは、配線ＷＬと接続され、トランジスタＭ１１のバックゲートは、配線ＢＫＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
配線ＢＬは、ビット線として機能し、配線ＷＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。また、配線ＢＫＬは、トランジスタＭ１１のバックゲートに所定の電位を印加するための配線として機能する。配線ＢＫＬに任意の電位を印加することによって、トランジスタＭ１１のしきい値電圧を増減することができる。
トランジスタＭ１１は、容量素子ＣＡの第１端子と配線ＢＬとを、導通または非導通とするスイッチとしての機能を有する。データの書き込みまたは読み出しは、配線ＷＬにハイレベルの電位を印加し、容量素子ＣＡの第１端子と配線ＢＬとを、導通状態とすることによって行われる。つまり、メモリセル８１１は、容量素子ＣＡに電荷を蓄積することでデータを保持する記憶装置であり、メモリセル８１１に保持されるデータは、配線ＢＬおよびトランジスタＭ１１を介して、書き込みまたは読み出しが行われる。
なお、トランジスタＭ１１には、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）を用いることができる。例えば、トランジスタＭ１１のチャネル形成領域に、インジウム、元素Ｍ（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）、亜鉛のいずれか一つを有する金属酸化物を用いることができる。特に、インジウム、ガリウム、亜鉛からなる金属酸化物であることが好ましい。
ＯＳトランジスタはオフ電流が非常に小さいため、トランジスタＭ１１にＯＳトランジスタを用いることで、メモリセル８１１に書き込んだデータを長時間保持することができる。そのため、メモリセル８１１のリフレッシュ頻度を少なくすることができ、記憶装置７００を消費電力の少ない記憶装置とすることができる。または、トランジスタＭ１１にＯＳトランジスタを用いることで、メモリセル８１１に多値データまたはアナログデータを保持してもよい。トランジスタＭ１１にＯＳトランジスタを用いることで、上述のＤＯＳＲＡＭを構成することができる。
＜ワード線ドライバ回路の構成例＞
図６（Ａ）は、ワード線ドライバ回路７２２の構成例を示すブロック図である。
図６（Ａ）は、ワード線ドライバ回路７２２の構成例を示すブロック図である。
ワード線ドライバ回路７２２は、ワード線として機能する配線ＷＬを駆動する機能を有する。ワード線ドライバ回路７２２は、ローデコーダ７２１より、配線ＷＬを駆動するための、信号ＷＩおよび信号ＷＩＢが入力される。ここで、信号ＷＩおよび信号ＷＩＢは、ハイレベルまたはローレベルで表されるデジタル信号であり、信号ＷＩＢは、信号ＷＩの論理を反転した反転信号である。
なお、配線ＷＬはｍ本あるため、信号ＷＩおよび信号ＷＩＢも、それぞれｍ本である。図６（Ａ）では、それぞれ、ＷＬ（１）乃至ＷＬ（ｍ）、ＷＩ（１）乃至ＷＩ（ｍ）、ＷＩＢ（１）乃至ＷＩＢ（ｍ）、と表す。
そして、ローデコーダ７２１には、低電源電位ＶＳＳと高電源電位ＶＤＤが供給されているため、信号ＷＩおよび信号ＷＩＢのハイレベルに対応する電位は高電源電位ＶＤＤであり、信号ＷＩおよび信号ＷＩＢのローレベルに対応する電位は低電源電位ＶＳＳである。
一方、メモリセルアレイ８０１においては、配線ＷＬのハイレベルに対応する電位として高電源電位ＶＩＨが使用され、配線ＷＬのローレベルに対応する電位として低電源電位ＶＳＳが使用されている。
そのため、ワード線ドライバ回路７２２は、入力された信号のハイレベルを調整する（レベル調整、ともいう）機能と、入力された信号に配線ＷＬを駆動する能力を付加する（バッファ、ともいう）機能とを有する。ワード線ドライバ回路７２２は、回路ＬＶＢをｍ個有し、図６（Ａ）では、ＬＶＢ（１）乃至ＬＶＢ（ｍ）と表す。
図６（Ｂ）は、回路ＬＶＢの構成例を示す回路図である。
回路ＬＶＢは、ｎチャネル型のトランジスタ１３乃至トランジスタ１６、および、ｐチャネル型のトランジスタ３３乃至トランジスタ３８を有する。また、回路ＬＶＢは、入力端子ＷＩ＿ＩＮ、入力端子ＷＩＢ＿ＩＮ、配線ＶＩＨ＿ＩＮ、配線ＶＳＳ＿ＩＮ、および、出力端子ＷＬ＿ＯＵＴを有する。
回路ＬＶＢにおいて、入力端子ＷＩ＿ＩＮには信号ＷＩが入力され、入力端子ＷＩＢ＿ＩＮには信号ＷＩＢが入力され、配線ＶＩＨ＿ＩＮには高電源電位ＶＩＨが入力され、配線ＶＳＳ＿ＩＮには低電源電位ＶＳＳが入力される。そして、回路ＬＶＢは、出力端子ＷＬ＿ＯＵＴから配線ＷＬを駆動する信号を出力する。
回路ＬＶＢにおいて、トランジスタ１３のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ１３のソースまたはドレインの他方は、トランジスタ３４のソースまたはドレインの一方、およびトランジスタ３５のゲートと電気的に接続され、トランジスタ１３のゲートは、入力端子ＷＩ＿ＩＮ、およびトランジスタ３４のゲートと電気的に接続されている。トランジスタ３４のソースまたはドレインの他方は、トランジスタ３３のソースまたはドレインの一方と電気的に接続され、トランジスタ３３のソースまたはドレインの他方は、配線ＶＩＨ＿ＩＮと電気的に接続されている。
トランジスタ１４のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ１４のソースまたはドレインの他方は、トランジスタ３６のソースまたはドレインの一方、およびトランジスタ３３のゲートと電気的に接続され、トランジスタ１４のゲートは、入力端子ＷＩＢ＿ＩＮ、およびトランジスタ３６のゲートと電気的に接続されている。トランジスタ３６のソースまたはドレインの他方は、トランジスタ３５のソースまたはドレインの一方と電気的に接続され、トランジスタ３５のソースまたはドレインの他方は、配線ＶＩＨ＿ＩＮと電気的に接続されている。ここで、トランジスタ３６のソースまたはドレインの他方と、トランジスタ３５のソースまたはドレインの一方との接続部を、ノードＮ１１と呼称し、ノードＮ１１と電気的に接続される他の素子等については後述する。
トランジスタ１３、トランジスタ１４、および、トランジスタ３３乃至トランジスタ３６は、入力された信号ＷＩおよび信号ＷＩＢのハイレベルに対応する電位を、高電源電位ＶＤＤから高電源電位ＶＩＨに変換するレベル調整の機能を有する。
また、回路ＬＶＢにおいて、トランジスタ１５のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ１５のソースまたはドレインの他方は、トランジスタ３７のソースまたはドレインの一方、トランジスタ１６のゲート、およびトランジスタ３８のゲートと電気的に接続され、トランジスタ１５のゲートは、ノードＮ１１、およびトランジスタ３７のゲートと電気的に接続されている。トランジスタ３７のソースまたはドレインの他方は、配線ＶＩＨ＿ＩＮと電気的に接続されている。
トランジスタ１６のソースまたはドレインの一方は、配線ＶＳＳ＿ＩＮと電気的に接続され、トランジスタ１６のソースまたはドレインの他方は、トランジスタ３８のソースまたはドレインの一方、および出力端子ＷＬ＿ＯＵＴと電気的に接続され、トランジスタ３８のソースまたはドレインの他方は、配線ＶＩＨ＿ＩＮと電気的に接続されている。
トランジスタ１５、トランジスタ１６、トランジスタ３７、および、トランジスタ３８は、ノードＮ１１の信号を、出力端子ＷＬ＿ＯＵＴから出力するバッファの機能を有する。
上述のように、回路ＬＶＢは、高電源電位ＶＤＤおよび低電源電位ＶＳＳを用いてハイレベルまたはローレベルが表される、信号ＷＩおよび信号ＷＩＢのハイレベルを、高電源電位ＶＩＨに変えて、配線ＷＬに出力する機能を有する。
＜負電位生成回路＞
図７（Ａ）は、負電位生成回路７５０の構成例を示す回路図である。負電位生成回路７５０は、電圧生成回路５０と、電圧保持回路６０とを有する。
図７（Ａ）は、負電位生成回路７５０の構成例を示す回路図である。負電位生成回路７５０は、電圧生成回路５０と、電圧保持回路６０とを有する。
負電位生成回路７５０において、電圧生成回路５０と電圧保持回路６０とは電気的に接続され、さらに、電圧保持回路６０は、負電位生成回路７５０の出力端子ＢＫＬ＿ＯＵＴと電気的に接続される。また、負電位生成回路７５０が生成した負電位（低電源電位ＶＬＬ）は、出力端子ＢＫＬ＿ＯＵＴから配線ＢＫＬへ出力され、配線ＢＫＬを介して、複数のトランジスタＭ１１のバックゲートに印加される。トランジスタＭ１１は、メモリセル８１１が有するトランジスタである。
また、負電位生成回路７５０は、配線ＢＫＬを介してトランジスタＭ１１のバックゲートに低電源電位ＶＬＬを書き込み、さらに、それを保持する機能を有する。そして、低電源電位ＶＳＳより低い低電源電位ＶＬＬがトランジスタＭ１１のバックゲートに書き込まれ、保持されている間、トランジスタＭ１１のしきい値電圧をプラスにシフトすることができる。つまり、トランジスタＭ１１のしきい値電圧を高く保つことができる。
トランジスタＭ１１のしきい値電圧が高く保たれることで、トランジスタＭ１１は、ソースに対するゲートの電圧Ｖｇｓが０Ｖの時のソースとドレインとの間に流れる電流Ｉｄｓ（カットオフ電流、ともいう）を低減することができる。カットオフ電流を低減することで、メモリセル８１１に書き込んだデータの保持時間を長くすることができる。
〔電圧生成回路〕
電圧生成回路５０の回路構成例を、図７（Ｂ）および図７（Ｃ）に示す。これらの回路図は降圧型のチャージポンプであり、入力端子ＩＮに低電源電位ＶＳＳが入力され、電圧生成回路５０の出力端子ＯＵＴから低電源電位ＶＬＬ０が出力される。ここでは、一例として、チャージポンプ回路の基本回路の段数を４段としているが、これに限定されず任意の段数でチャージポンプ回路を構成してもよい。
電圧生成回路５０の回路構成例を、図７（Ｂ）および図７（Ｃ）に示す。これらの回路図は降圧型のチャージポンプであり、入力端子ＩＮに低電源電位ＶＳＳが入力され、電圧生成回路５０の出力端子ＯＵＴから低電源電位ＶＬＬ０が出力される。ここでは、一例として、チャージポンプ回路の基本回路の段数を４段としているが、これに限定されず任意の段数でチャージポンプ回路を構成してもよい。
図７（Ｂ）に示す電圧生成回路５０ａは、トランジスタＭ２１乃至トランジスタＭ２４、および、容量素子Ｃ２１乃至容量素子Ｃ２４を有する。トランジスタＭ２１乃至トランジスタＭ２４は、ｎチャネル型のトランジスタである。
トランジスタＭ２１乃至トランジスタＭ２４は、入力端子ＩＮと出力端子ＯＵＴとの間に、直列に接続されている。トランジスタＭ２１乃至トランジスタＭ２４において、それぞれのゲートと、ソースまたはドレインの一方が電気的に接続されており、トランジスタＭ２１乃至トランジスタＭ２４は、ダイオードとして機能する。また、トランジスタＭ２１乃至トランジスタＭ２４のゲートには、それぞれ、容量素子Ｃ２１乃至容量素子Ｃ２４が電気的に接続されている。
奇数段の容量素子Ｃ２１、Ｃ２３の一方の電極には、クロック信号ＣＬＫが入力され、偶数段の容量素子Ｃ２２、Ｃ２４の一方の電極には、クロック信号ＣＬＫＢが入力される。クロック信号ＣＬＫＢは、クロック信号ＣＬＫの位相を反転した信号である。
電圧生成回路５０ａは、入力端子ＩＮに入力された低電源電位ＶＳＳを降圧し、低電源電位ＶＬＬ０を生成する機能を有する。電圧生成回路５０ａは、クロック信号ＣＬＫおよびクロック信号ＣＬＫＢの供給のみで、低電源電位ＶＳＳを降圧した低電源電位ＶＬＬ０を生成することができる。
上述したトランジスタＭ２１乃至トランジスタＭ２４は、ＯＳトランジスタで形成してもよい。ＯＳトランジスタを用いることで、ダイオード接続されたトランジスタＭ２１乃至トランジスタＭ２４の逆方向電流が低減できて好ましい。
図７（Ｃ）に示す電圧生成回路５０ｂは、ｐチャネル型トランジスタであるトランジスタＭ３１乃至トランジスタＭ３４で構成されている。その他の構成要素については、電圧生成回路５０ａの説明を援用する。
また、電圧生成回路５０は降圧型のチャージポンプだけでなく、昇圧型のチャージポンプであってもよい。電圧生成回路５０は、降圧型と昇圧型の双方のチャージポンプを有していてもよい。
〔電圧保持回路〕
電圧保持回路６０は、トランジスタＭ１２（負電位保持トランジスタ、ともいう）、容量素子Ｃ１１（負電位保持容量、ともいう）を有する（図７（Ａ）参照）。トランジスタＭ１２のソースまたはドレインの一方は、電圧生成回路５０に電気的に接続され、トランジスタＭ１２のソースまたはドレインの他方は、容量素子Ｃ１１および出力端子ＢＫＬ＿ＯＵＴと電気的に接続される。
電圧保持回路６０は、トランジスタＭ１２（負電位保持トランジスタ、ともいう）、容量素子Ｃ１１（負電位保持容量、ともいう）を有する（図７（Ａ）参照）。トランジスタＭ１２のソースまたはドレインの一方は、電圧生成回路５０に電気的に接続され、トランジスタＭ１２のソースまたはドレインの他方は、容量素子Ｃ１１および出力端子ＢＫＬ＿ＯＵＴと電気的に接続される。
電圧保持回路６０は、トランジスタＭ１２をオン状態にして、電圧生成回路５０が生成した低電源電位ＶＬＬ０を、出力端子ＢＫＬ＿ＯＵＴに供給する機能を有する。トランジスタＭ１２のしきい値電圧をＶｔｈ１とすると、トランジスタＭ１２をオン状態にする場合、トランジスタＭ１２のゲートに、ＶＬＬ０＋Ｖｔｈ１以上の電位を印加することが好ましい。また、電圧保持回路６０は、トランジスタＭ１２をオフ状態にして、出力端子ＢＫＬ＿ＯＵＴの電位を保持する機能を有する。
また、電圧保持回路６０が有する容量素子Ｃ１１は、出力端子ＢＫＬ＿ＯＵＴの電位を安定させ、トランジスタＭ１２がオフ状態の場合に、出力端子ＢＫＬ＿ＯＵＴの電位を長時間保持する機能を有する。
トランジスタＭ１２にフロントゲートおよびバックゲートを有するトランジスタを用いて、フロントゲートおよびバックゲートをソースまたはドレインの他方と電気的に接続してもよい（図８（Ａ）参照）。この場合、トランジスタＭ１２はダイオードとして機能し、低電源電位ＶＬＬ０として負電位が供給され、トランジスタＭ１２のソースまたはドレインの他方から出力される電位を電位ＶＬＬ１とすると、ＶＬＬ１＝ＶＬＬ０＋Ｖｔｈ１の関係が成り立つ。
図８（Ａ）に示すトランジスタＭ１２では、出力端子ＢＫＬ＿ＯＵＴに負電位を供給した後、ソースまたはドレインの一方を低電源電位ＶＳＳ（基準の電位）にすると、ソースに対するゲートの電圧Ｖｇｓが０Ｖとなる。よって、カットオフ電流が小さいことが好ましく、カットオフ電流を十分小さくすることで、出力端子ＢＫＬ＿ＯＵＴに書き込まれた負電位を長時間保持することができる。
また、トランジスタＭ１２のチャネル長は、トランジスタＭ１１のチャネル長よりも長いことが好ましい。例えば、トランジスタＭ１１のチャネル長を１μｍ未満とした場合、トランジスタＭ１２のチャネル長は１μｍ以上、さらに好ましくは３μｍ以上、さらに好ましくは５μｍ以上、さらに好ましくは１０μｍ以上である。トランジスタＭ１２のチャネル長を長くすることで、トランジスタＭ１２は短チャネル効果の影響を受けず、カットオフ電流を小さくすることができる。また、トランジスタＭ１２はソースとドレイン間の耐圧を高くすることができる。トランジスタＭ１２のソースとドレイン間の耐圧が高いと、高電圧を生成する電圧生成回路５０と、トランジスタＭ１１との接続を容易にすることができて好ましい。
また、電圧保持回路６０は、直列に接続された複数のトランジスタＭ１２で構成してもよい（図８（Ｂ）、図８（Ｃ）参照）。
トランジスタＭ１２には、ＯＳトランジスタや、チャネル形成領域にバンドギャップが大きい半導体を有するトランジスタを用いることが好ましい。ＯＳトランジスタや、チャネル形成領域にバンドギャップが大きい半導体を有するトランジスタは、カットオフ電流が小さく、ソースとドレイン間の耐圧が高い。
例えば、トランジスタＭ１２にＯＳトランジスタを用いることで、電圧保持回路６０は、電圧生成回路５０が低電源電位ＶＬＬ０を生成しなくなった後も、長時間にわたって、出力端子ＢＫＬ＿ＯＵＴに書き込まれた負電位を保持することができる。すなわち、負電位生成回路７５０は、一度、出力端子ＢＫＬ＿ＯＵＴに負電位を書き込むと、負電位生成回路７５０に電源が供給されなくなっても（電圧生成回路５０にクロック信号ＣＬＫおよびクロック信号ＣＬＫＢが供給されなくなっても）、出力端子ＢＫＬ＿ＯＵＴに書き込んだ負電位を長時間保持することができる。
＜記憶装置＞
上述した、記憶装置７００は、メモリセル８１１にオフ電流が非常に小さいＯＳトランジスタが用いられ、メモリセル８１１に用いられたＯＳトランジスタは、フロントゲートおよびバックゲートを有する。メモリセル８１１に用いられたＯＳトランジスタのバックゲートには、負電位生成回路７５０が生成した負電位が供給され、負電位は電源が供給されなくなった後も長時間保持される。ＯＳトランジスタのバックゲートに印加された負電位は、ＯＳトランジスタのカットオフ電流を小さくし、メモリセル８１１に書き込んだデータを長時間保持することができる。すなわち、記憶装置７００は、電源が供給されない状態でも、記憶した情報を長時間保持することができる。
上述した、記憶装置７００は、メモリセル８１１にオフ電流が非常に小さいＯＳトランジスタが用いられ、メモリセル８１１に用いられたＯＳトランジスタは、フロントゲートおよびバックゲートを有する。メモリセル８１１に用いられたＯＳトランジスタのバックゲートには、負電位生成回路７５０が生成した負電位が供給され、負電位は電源が供給されなくなった後も長時間保持される。ＯＳトランジスタのバックゲートに印加された負電位は、ＯＳトランジスタのカットオフ電流を小さくし、メモリセル８１１に書き込んだデータを長時間保持することができる。すなわち、記憶装置７００は、電源が供給されない状態でも、記憶した情報を長時間保持することができる。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、上記実施の形態で説明した周辺回路７１１に適用可能なＳｉトランジスタ、およびメモリセル８１１に適用可能なＯＳトランジスタの構成例について説明する。なお、本実施の形態では、Ｓｉトランジスタを用いて構成した周辺回路７１１の上方に、ＯＳトランジスタを用いて構成したメモリセル８１１が、積層して設けられた構成について説明する。また、本実施の形態では、前記ＳｉトランジスタおよびＯＳトランジスタを合わせて、半導体装置と呼ぶ。
本実施の形態では、上記実施の形態で説明した周辺回路７１１に適用可能なＳｉトランジスタ、およびメモリセル８１１に適用可能なＯＳトランジスタの構成例について説明する。なお、本実施の形態では、Ｓｉトランジスタを用いて構成した周辺回路７１１の上方に、ＯＳトランジスタを用いて構成したメモリセル８１１が、積層して設けられた構成について説明する。また、本実施の形態では、前記ＳｉトランジスタおよびＯＳトランジスタを合わせて、半導体装置と呼ぶ。
＜半導体装置の構成例＞
図９に示す半導体装置は、トランジスタ３００と、トランジスタ５００、および容量素子６００を有している。図１０（Ａ）はトランジスタ５００のチャネル長方向の断面図であり、図１０（Ｂ）はトランジスタ５００のチャネル幅方向の断面図であり、図１０（Ｃ）はトランジスタ３００のチャネル幅方向の断面図である。
図９に示す半導体装置は、トランジスタ３００と、トランジスタ５００、および容量素子６００を有している。図１０（Ａ）はトランジスタ５００のチャネル長方向の断面図であり、図１０（Ｂ）はトランジスタ５００のチャネル幅方向の断面図であり、図１０（Ｃ）はトランジスタ３００のチャネル幅方向の断面図である。
トランジスタ５００は、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）である。トランジスタ５００は、オフ電流が小さいため、これを半導体装置に用いることにより長期にわたり記憶内容を保持することが可能である。もしくは、電荷を蓄積する容量を小さくすることができる。
本実施の形態で説明する半導体装置は、図９に示すようにトランジスタ３００、トランジスタ５００、容量素子６００を有する。トランジスタ５００はトランジスタ３００の上方に設けられ、容量素子６００はトランジスタ３００、およびトランジスタ５００の上方に設けられている。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
トランジスタ３００は、図１０（Ｃ）に示すように、半導体領域３１３の上面およびチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、トランジスタのＶｔｈを調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図９に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析（ＴＤＳ分析）法などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子６００、またはトランジスタ５００と接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０は、プラグまたは配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図９において、絶縁体３５０、絶縁体３５２、および絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、および絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、または配線としての機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４、および導電体３５６上に、配線層を設けてもよい。例えば、図９において、絶縁体３６０、絶縁体３６２、および絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、および絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグまたは配線としての機能を有する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図９において、絶縁体３７０、絶縁体３７２、および絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、および絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグまたは配線としての機能を有する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図９において、絶縁体３８０、絶縁体３８２、および絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、および絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグまたは配線としての機能を有する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、および導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体５１０、および絶縁体５１４には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、および絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、例えば、絶縁体５１２、および絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、および絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５１０、絶縁体５１２、絶縁体５１４、および絶縁体５１６には、導電体５１８、およびトランジスタ５００を構成する導電体（導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量素子６００、またはトランジスタ３００と接続するプラグ、または配線としての機能を有する。導電体５１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体５１０、および絶縁体５１４と接する領域の導電体５１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
絶縁体５１６の上方には、トランジスタ５００が設けられている。
図１０（Ａ）、（Ｂ）に示すように、トランジスタ５００は、絶縁体５１２および絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６と導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に、互いに離して配置された導電体５４２ａ、および導電体５４２ｂと、導電体５４２ａおよび導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の中に配置された導電体５６０と、酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、導電体５６０と、の間に配置された絶縁体５５０と、酸化物５３０ｂ、導電体５４２ａ、導電体５４２ｂ、および絶縁体５８０と、絶縁体５５０と、の間に配置された酸化物５３０ｃと、を有する。
また、図１０（Ａ）、（Ｂ）に示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、および導電体５４２ｂと、絶縁体５８０の間に絶縁体５４４が配置されることが好ましい。また、図１０（Ａ）、（Ｂ）に示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図１０（Ａ）、（Ｂ）に示すように、絶縁体５８０、導電体５６０、および絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃをまとめて酸化物５３０という場合がある。また、導電体５４２ａおよび導電体５４２ｂをまとめて導電体５４２という場合がある。
なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図９、図１０（Ａ）（Ｂ）に示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａおよび導電体５４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａおよび導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａまたは導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａおよび導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のＶｔｈを制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のＶｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体５０３は、酸化物５３０、および導電体５６０と、重なるように配置する。これにより、導電体５６０、および導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
また、本明細書等において、Ｓ−ｃｈａｎｎｅｌ構造は、ソース電極およびドレイン電極として機能する導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面及び周辺が、チャネル形成領域と同じくＩ型であるといった特徴を有する。また、導電体５４２ａおよび導電体５４２ｂに接する酸化物５３０の側面及び周辺は、絶縁体５４４と接しているため、チャネル形成領域と同様にＩ型となりうる。なお、本明細書等において、Ｉ型とは後述する、高純度真性と同様として扱うことができる。また、本明細書等で開示するＳ−ｃｈａｎｎｅｌ構造は、Ｆｉｎ型構造及びプレーナ型構造とは異なる。Ｓ−ｃｈａｎｎｅｌ構造を採用することで、短チャネル効果に対する耐性を高める、別言すると短チャネル効果が発生し難いトランジスタとすることができる。
また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。
絶縁体５２０、絶縁体５２２、絶縁体５２４、および絶縁体５５０は、ゲート絶縁膜としての機能を有する。
ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。
なお、絶縁体５２０、絶縁体５２２、および絶縁体５２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物５３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物５３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａまたは酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
また、酸化物５３０ａおよび酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａおよび酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物５３０ａおよび酸化物５３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
酸化物５３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体５４２（導電体５４２ａ、および導電体５４２ｂ）が設けられる。導電体５４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
また、図１０（Ａ）に示すように、酸化物５３０の、導電体５４２との界面とその近傍には、低抵抗領域として、領域５４３（領域５４３ａ、および領域５４３ｂ）が形成される場合がある。このとき、領域５４３ａはソース領域またはドレイン領域の一方として機能し、領域５４３ｂはソース領域またはドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
酸化物５３０と接するように上記導電体５４２を設けることで、領域５４３の酸素濃度が低減する場合がある。また、領域５４３に導電体５４２に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３のキャリア密度が増加し、領域５４３は、低抵抗領域となる。
絶縁体５４４は、導電体５４２を覆うように設けられ、導電体５４２の酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、絶縁体５４４として、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２が耐酸化性を有する材料、または、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５５０は、ゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面および側面）に接して配置することが好ましい。絶縁体５５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
第１のゲート電極として機能する導電体５６０は、図１０（Ａ）、（Ｂ）では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
また、導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体５８０は、絶縁体５４４を介して、導電体５４２上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水または水素などの不純物濃度が低減されていることが好ましい。
絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、および導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、および絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０および絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、またはマグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体５８１、絶縁体５７４、絶縁体５８０、および絶縁体５４４に形成された開口に、導電体５４０ａおよび導電体５４０ｂを配置する。導電体５４０ａおよび導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａおよび導電体５４０ｂは、後述する導電体５４６および導電体５４８と同様の構成である。
絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、および絶縁体５８６には、導電体５４６、および導電体５４８等が埋め込まれている。
導電体５４６、および導電体５４８は、容量素子６００、トランジスタ５００、またはトランジスタ３００と接続するプラグ、または配線としての機能を有する。導電体５４６、および導電体５４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０、絶縁体６３０とを有する。
また、導電体５４６、および導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、または配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、および導電体６１０は、同時に形成することができる。
導電体６１２、および導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図９では、導電体６１２、および導電体６１０は単層構造として示しているが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体６２０、および絶縁体６３０上には、絶縁体６５０が設けられている。絶縁体６５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化または高集積化を図ることができる。
＜トランジスタの構造例＞
なお、本実施の形態に示す半導体装置のトランジスタ５００は、上記の構造に限られるものではない。以下、トランジスタ５００に用いることができる構造例について説明する。
なお、本実施の形態に示す半導体装置のトランジスタ５００は、上記の構造に限られるものではない。以下、トランジスタ５００に用いることができる構造例について説明する。
＜トランジスタの構造例１＞
図１１（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ａの構造例を説明する。図１１（Ａ）はトランジスタ５１０Ａの上面図である。図１１（Ｂ）は、図１１（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１１（Ｃ）は、図１１（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１１（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ａの構造例を説明する。図１１（Ａ）はトランジスタ５１０Ａの上面図である。図１１（Ｂ）は、図１１（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１１（Ｃ）は、図１１（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１１（Ａ）、（Ｂ）および（Ｃ）では、トランジスタ５１０Ａと、層間膜として機能する絶縁体５１１、絶縁体５１２、絶縁体５１４、絶縁体５１６、絶縁体５８０、絶縁体５８２、および絶縁体５８４を示している。また、トランジスタ５１０Ａと電気的に接続し、コンタクトプラグとして機能する導電体５４６（導電体５４６ａ、および導電体５４６ｂ）と、配線として機能する導電体５０３と、を示している。
トランジスタ５１０Ａは、第１のゲート電極として機能する導電体５６０（導電体５６０ａ、および導電体５６０ｂ）と、第２のゲート電極として機能する導電体５０５（導電体５０５ａ、および導電体５０５ｂ）と、第１のゲート絶縁膜として機能する絶縁体５５０と、第２のゲート絶縁膜として機能する絶縁体５２１、絶縁体５２２、および絶縁体５２４と、チャネルが形成される領域を有する酸化物５３０（酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃ）と、ソースまたはドレインの一方として機能する導電体５４２ａと、ソースまたはドレインの他方として機能する導電体５４２ｂと、絶縁体５７４とを有する。
また、図１１に示すトランジスタ５１０Ａでは、酸化物５３０ｃ、絶縁体５５０、および導電体５６０が、絶縁体５８０に設けられた開口部内に、絶縁体５７４を介して配置される。また、酸化物５３０ｃ、絶縁体５５０、および導電体５６０は、導電体５４２ａ、および導電体５４２ｂとの間に配置される。
絶縁体５１１、および絶縁体５１２は、層間膜として機能する。
層間膜としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
例えば、絶縁体５１１は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜として機能することが好ましい。したがって、絶縁体５１１は、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。また、例えば、絶縁体５１１として酸化アルミニウムや窒化シリコンなどを用いてもよい。当該構成により、水素、水などの不純物が絶縁体５１１よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。
例えば、絶縁体５１２は、絶縁体５１１よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
導電体５０３は、絶縁体５１２に埋め込まれるように形成される。ここで、導電体５０３の上面の高さと、絶縁体５１２の上面の高さは同程度にできる。なお導電体５０３は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３を２層以上の多層膜構造としてもよい。なお、導電体５０３は、タングステン、銅、またはアルミニウムを主成分とする導電性が高い導電性材料を用いることが好ましい。
トランジスタ５１０Ａにおいて、導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０５は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０５に印加する電位を、導電体５６０に印加する電位と連動させず、独立して変化させることで、トランジスタ５１０Ａのしきい値電圧を制御することができる。特に、導電体５０５に負の電位を印加することにより、トランジスタ５１０Ａのしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０５に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
また、例えば、導電体５０５と、導電体５６０とを重畳して設けることで、導電体５６０、および導電体５０５に電位を印加した場合、導電体５６０から生じる電界と、導電体５０５から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。
つまり、第１のゲート電極としての機能を有する導電体５６０の電界と、第２のゲート電極としての機能を有する導電体５０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。すなわち、先に記載のトランジスタ５００と同様に、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造である。
絶縁体５１４、および絶縁体５１６は、絶縁体５１１または絶縁体５１２と同様に、層間膜として機能する。例えば、絶縁体５１４は、水または水素などの不純物が、基板側からトランジスタ５１０Ａに混入するのを抑制するバリア膜として機能することが好ましい。当該構成により、水素、水などの不純物が絶縁体５１４よりも基板側からトランジスタ５１０Ａ側に拡散するのを抑制することができる。また、例えば、絶縁体５１６は、絶縁体５１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
第２のゲートとして機能する導電体５０５は、絶縁体５１４および絶縁体５１６の開口の内壁に接して導電体５０５ａが形成され、さらに内側に導電体５０５ｂが形成されている。ここで、導電体５０５ａおよび導電体５０５ｂの上面の高さと、絶縁体５１６の上面の高さは同程度にできる。なお、トランジスタ５１０Ａでは、導電体５０５ａおよび導電体５０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
ここで、導電体５０５ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する（上記酸素が透過しにくい）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一つ、または、すべての拡散を抑制する機能とする。
例えば、導電体５０５ａが酸素の拡散を抑制する機能を持つことにより、導電体５０５ｂが酸化して導電率が低下することを抑制することができる。
また、導電体５０５が配線の機能を兼ねる場合、導電体５０５ｂは、タングステン、銅、またはアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体５０３は、必ずしも設けなくともよい。なお、導電体５０５ｂを単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
絶縁体５２１、絶縁体５２２、および絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。
また、絶縁体５２２は、バリア性を有することが好ましい。絶縁体５２２がバリア性を有することで、トランジスタ５１０Ａの周辺部からトランジスタ５１０Ａへの水素等の不純物の混入を抑制する層として機能する。
絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
また、絶縁体５２１は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２１を得ることができる。
なお、図１１には、第２のゲート絶縁膜として、３層の積層構造を示したが、単層、または２層以上の積層構造としてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
チャネル形成領域として機能する領域を有する酸化物５３０は、酸化物５３０ａと、酸化物５３０ａ上の酸化物５３０ｂと、酸化物５３０ｂ上の酸化物５３０ｃと、を有する。酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。酸化物５３０として、上述した金属酸化物の一種である酸化物半導体を用いることができる。
なお、酸化物５３０ｃは、絶縁体５８０に設けられた開口部内に、絶縁体５７４を介して設けられることが好ましい。絶縁体５７４がバリア性を有する場合、絶縁体５８０からの不純物が酸化物５３０へと拡散することを抑制することができる。
導電体５４２は、一方がソース電極として機能し、他方がドレイン電極として機能する。
導電体５４２ａと、導電体５４２ｂとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
また、図１１では単層構造を示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、導電体５４２上に、バリア層を設けてもよい。バリア層は、酸素、または水素に対してバリア性を有する物質を用いることが好ましい。当該構成により、絶縁体５７４を成膜する際に、導電体５４２が酸化することを抑制することができる。
バリア層には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、ＣＶＤ法で形成した窒化シリコンを用いてもよい。
バリア層を有することで、導電体５４２の材料選択の幅を広げることができる。例えば、導電体５４２に、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、絶縁体５８０に設けられた開口部内に、酸化物５３０ｃ、および絶縁体５７４を介して設けられることが好ましい。
トランジスタの微細化、および高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。その場合、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ−ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、導電体５０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０として用いることができる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
導電体５６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
絶縁体５８０と、トランジスタ５１０Ａとの間に絶縁体５７４を配置する。絶縁体５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
絶縁体５７４を有することで、絶縁体５８０が有する水、および水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
絶縁体５８０、絶縁体５８２、および絶縁体５８４は、層間膜として機能する。
絶縁体５８２は、絶縁体５１４と同様に、水または水素などの不純物が、外部からトランジスタ５１０Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。
また、絶縁体５８０、および絶縁体５８４は、絶縁体５１６と同様に、絶縁体５８２よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、トランジスタ５１０Ａは、絶縁体５８０、絶縁体５８２、および絶縁体５８４に埋め込まれた導電体５４６などのプラグや配線を介して、他の構造と電気的に接続してもよい。
また、導電体５４６の材料としては、導電体５０５と同様に、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
例えば、導電体５４６として、水素、および酸素に対してバリア性を有する導電体である窒化タンタル等と、導電性が高いタングステンとの積層構造を用いることで、配線としての導電性を保持したまま、外部からの不純物の拡散を抑制することができる。
上記構造を有することで、オン電流が大きい酸化物半導体を有するトランジスタを用いた半導体装置を提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを用いた半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
＜トランジスタの構造例２＞
図１２（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｂの構造例を説明する。図１２（Ａ）はトランジスタ５１０Ｂの上面図である。図１２（Ｂ）は、図１２（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１２（Ｃ）は、図１２（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１２（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｂの構造例を説明する。図１２（Ａ）はトランジスタ５１０Ｂの上面図である。図１２（Ｂ）は、図１２（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１２（Ｃ）は、図１２（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｂはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
トランジスタ５１０Ｂは、導電体５４２（導電体５４２ａ、および導電体５４２ｂ）と、酸化物５３０ｃ、絶縁体５５０、および導電体５６０と、が重畳する領域を有する。当該構造とすることで、オン電流が高いトランジスタを提供することができる。また、制御性が高いトランジスタを提供することができる。
第１のゲート電極として機能する導電体５６０は、導電体５６０ａ、および導電体５６０ａ上の導電体５６０ｂを有する。導電体５６０ａは、導電体５０５ａと同様に、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一つ）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、導電体５６０ｂの材料選択性を向上することができる。つまり、導電体５６０ａを有することで、導電体５６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
また、導電体５６０の上面および側面、絶縁体５５０の側面、および酸化物５３０ｃの側面を覆うように、絶縁体５７４を設けることが好ましい。なお、絶縁体５７４は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
絶縁体５７４を設けることで、導電体５６０の酸化を抑制することができる。また、絶縁体５７４を有することで、絶縁体５８０が有する水、および水素などの不純物がトランジスタ５１０Ｂへ拡散することを抑制することができる。
また、導電体５４６と、絶縁体５８０との間に、バリア性を有する絶縁体５７６（絶縁体５７６ａ、および絶縁体５７６ｂ）を配置してもよい。絶縁体５７６を設けることで、絶縁体５８０の酸素が導電体５４６と反応し、導電体５４６が酸化することを抑制することができる。
また、バリア性を有する絶縁体５７６を設けることで、プラグや配線に用いられる導電体の材料選択の幅を広げることができる。例えば、導電体５４６に、酸素を吸収する性質を持つ一方で、導電性が高い金属材料を用いることで、低消費電力の半導体装置を提供することができる。具体的には、タングステンや、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
＜トランジスタの構造例３＞
図１３（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｃの構造例を説明する。図１３（Ａ）はトランジスタ５１０Ｃの上面図である。図１３（Ｂ）は、図１３（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１３（Ｃ）は、図１３（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１３（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｃの構造例を説明する。図１３（Ａ）はトランジスタ５１０Ｃの上面図である。図１３（Ｂ）は、図１３（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１３（Ｃ）は、図１３（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｃはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ５１０Ａと異なる点について説明する。
図１３に示すトランジスタ５１０Ｃは、導電体５４２ａと酸化物５３０ｂの間に導電体５４７ａが配置され、導電体５４２ｂと酸化物５３０ｂの間に導電体５４７ｂが配置されている。ここで、導電体５４２ａ（導電体５４２ｂ）は、導電体５４７ａ（導電体５４７ｂ）の上面および導電体５６０側の側面を越えて延在し、酸化物５３０ｂの上面に接する領域を有する。ここで、導電体５４７は、導電体５４２に用いることができる導電体を用いればよい。さらに、導電体５４７の膜厚は、少なくとも導電体５４２より厚いことが好ましい。
図１３に示すトランジスタ５１０Ｃは、上記のような構成を有することにより、トランジスタ５１０Ａよりも、導電体５４２を導電体５６０に近づけることができる。または、導電体５４２ａの端部および導電体５４２ｂの端部と、導電体５６０を重ねることができる。これにより、トランジスタ５１０Ｃの実質的なチャネル長を短くし、オン電流および周波数特性の向上を図ることができる。
また、導電体５４７ａ（導電体５４７ｂ）は、導電体５４２ａ（導電体５４２ｂ）と重畳して設けられることが好ましい。このような構成にすることで、導電体５４６ａ（導電体５４６ｂ）を埋め込む開口を形成するエッチングにおいて、導電体５４７ａ（導電体５４７ｂ）がストッパとして機能し、酸化物５３０ｂがオーバーエッチングされるのを防ぐことができる。
また、図１３に示すトランジスタ５１０Ｃは、絶縁体５４４の上に接して絶縁体５４５を配置する構成にしてもよい。絶縁体５４４としては、水または水素などの不純物や、過剰な酸素が、絶縁体５８０側からトランジスタ５１０Ｃに混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体５４５としては、絶縁体５４４に用いることができる絶縁体を用いることができる。また、絶縁体５４４としては、例えば、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化シリコンまたは窒化酸化シリコンなどの、窒化物絶縁体を用いてもよい。
また、図１３に示すトランジスタ５１０Ｃは、図１１に示すトランジスタ５１０Ａと異なり、導電体５０５を単層構造で設けてもよい。この場合、パターン形成された導電体５０５の上に絶縁体５１６となる絶縁膜を成膜し、当該絶縁膜の上部を、導電体５０５の上面が露出するまでＣＭＰ法などを用いて除去すればよい。ここで、導電体５０５の上面の平坦性を良好にすることが好ましい。例えば、導電体５０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体５０５の上に形成される、絶縁層の平坦性を良好にし、酸化物５３０ｂおよび酸化物５３０ｃの結晶性の向上を図ることができる。
＜トランジスタの構造例４＞
図１４（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｄの構造例を説明する。図１４（Ａ）はトランジスタ５１０Ｄの上面図である。図１４（Ｂ）は、図１４（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１４（Ｃ）は、図１４（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１４（Ａ）、（Ｂ）および（Ｃ）を用いてトランジスタ５１０Ｄの構造例を説明する。図１４（Ａ）はトランジスタ５１０Ｄの上面図である。図１４（Ｂ）は、図１４（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１４（Ｃ）は、図１４（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｄは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図１４（Ａ）乃至（Ｃ）では、導電体５０３を設けずに、第２のゲートとしての機能を有する導電体５０５を配線としても機能させている。また、酸化物５３０ｃ上に絶縁体５５０を有し、絶縁体５５０上に金属酸化物５５２を有する。また、金属酸化物５５２上に導電体５６０を有し、導電体５６０上に絶縁体５７０を有する。また、絶縁体５７０上に絶縁体５７１を有する。
金属酸化物５５２は、酸素拡散を抑制する機能を有することが好ましい。絶縁体５５０と、導電体５６０との間に、酸素の拡散を抑制する金属酸化物５５２を設けることで、導電体５６０への酸素の拡散が抑制される。つまり、酸化物５３０へ供給する酸素量の減少を抑制することができる。また、酸素による導電体５６０の酸化を抑制することができる。
なお、金属酸化物５５２は、第１のゲートの一部としての機能を有してもよい。例えば、酸化物５３０として用いることができる酸化物半導体を、金属酸化物５５２として用いることができる。その場合、導電体５６０をスパッタリング法で成膜することで、金属酸化物５５２の電気抵抗値を低下させて導電層とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、金属酸化物５５２は、ゲート絶縁膜の一部としての機能を有する場合がある。したがって、絶縁体５５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物５５２は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁膜として機能する絶縁層の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
トランジスタ５１０Ｄにおいて、金属酸化物５５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁膜の一部として機能する金属酸化物とを積層して設けてもよい。
金属酸化物５５２を有することで、ゲート電極として機能する場合は、導電体５６０からの電界の影響を弱めることなく、トランジスタ５１０Ｄのオン電流の向上を図ることができる。または、ゲート絶縁膜として機能する場合は、絶縁体５５０と、金属酸化物５５２との物理的な厚みにより、導電体５６０と、酸化物５３０との間の距離を保つことで、導電体５６０と酸化物５３０との間のリーク電流を抑制することができる。従って、絶縁体５５０、および金属酸化物５５２との積層構造を設けることで、導電体５６０と酸化物５３０との間の物理的な距離、および導電体５６０から酸化物５３０へかかる電界強度を、容易に適宜調整することができる。
具体的には、金属酸化物５５２として、酸化物５３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物５５２として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁層である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、金属酸化物５５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体５７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体５７０よりも上方からの酸素で導電体５６０が酸化するのを抑制することができる。また、絶縁体５７０よりも上方からの水または水素などの不純物が、導電体５６０および絶縁体５５０を介して、酸化物５３０に混入することを抑制することができる。
絶縁体５７１はハードマスクとして機能する。絶縁体５７１を設けることで、導電体５６０の加工の際、導電体５６０の側面が概略垂直、具体的には、導電体５６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
なお、絶縁体５７１に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁体５７０は設けなくともよい。
絶縁体５７１をハードマスクとして用いて、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、および酸化物５３０ｃの一部を選択的に除去することで、これらの側面を略一致させて、かつ、酸化物５３０ｂ表面の一部を露出させることができる。
また、トランジスタ５１０Ｄは、露出した酸化物５３０ｂ表面の一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。
領域５３１ａおよび領域５３１ｂの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、またはプラズマ処理などを用いて、露出した酸化物５３０ｂ表面にリンまたはボロンなどの不純物元素を導入することで実現できる。なお、本実施の形態などにおいて「不純物元素」とは、主成分元素以外の元素のことをいう。
また、酸化物５３０ｂ表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を酸化物５３０ｂに拡散させて領域５３１ａおよび領域５３１ｂを形成することもできる。
酸化物５３０ｂの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域５３１ａおよび領域５３１ｂを「不純物領域」または「低抵抗領域」という場合がある。
絶縁体５７１および／または導電体５６０をマスクとして用いることで、領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することができる。よって、領域５３１ａおよび／または領域５３１ｂと、導電体５６０が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域（領域５３１ａまたは領域５３１ｂ）の間にオフセット領域が形成されない。領域５３１ａおよび領域５３１ｂを自己整合（セルフアライメント）的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上などを実現できる。
なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁体５７５の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁体５７５も絶縁体５７１などと同様にマスクとして機能する。よって、酸化物５３０ｂの絶縁体５７５と重なる領域に不純物元素が導入されず、該領域の電気抵抗率を高いままとすることができる。
また、トランジスタ５１０Ｄは、絶縁体５７０、導電体５６０、金属酸化物５５２、絶縁体５５０、および酸化物５３０ｃの側面に絶縁体５７５を有する。絶縁体５７５は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などであることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁体５７５に用いると、後の工程で絶縁体５７５中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁体５７５は、酸素を拡散する機能を有することが好ましい。
また、トランジスタ５１０Ｄは、絶縁体５７５、酸化物５３０上に絶縁体５７４を有する。絶縁体５７４は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することができる。例えば、絶縁体５７４として、酸化アルミニウムを用いるとよい。
なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。従って、絶縁体５７４が酸化物５３０および絶縁体５７５から水素および水を吸収することで、酸化物５３０および絶縁体５７５の水素濃度を低減することができる。
＜トランジスタの構造例５＞
図１５（Ａ）乃至図１５（Ｃ）を用いてトランジスタ５１０Ｅの構造例を説明する。図１５（Ａ）はトランジスタ５１０Ｅの上面図である。図１５（Ｂ）は、図１５（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１５（Ｃ）は、図１５（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１５（Ａ）乃至図１５（Ｃ）を用いてトランジスタ５１０Ｅの構造例を説明する。図１５（Ａ）はトランジスタ５１０Ｅの上面図である。図１５（Ｂ）は、図１５（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１５（Ｃ）は、図１５（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｅは上記トランジスタの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
図１５（Ａ）乃至図１５（Ｃ）では、導電体５４２を設けずに、露出した酸化物５３０ｂ表面の一部に領域５３１ａおよび領域５３１ｂを有する。領域５３１ａまたは領域５３１ｂの一方はソース領域として機能し、他方はドレイン領域として機能する。また、酸化物５３０ｂと、絶縁体５７４の間に、絶縁体５７３を有する。
図１５に示す、領域５３１（領域５３１ａ、および領域５３１ｂ）は、酸化物５３０ｂに下記の元素が添加された領域である。領域５３１は、例えば、ダミーゲートを用いることで形成することができる。
具体的には、酸化物５３０ｂ上にダミーゲートを設け、当該ダミーゲートをマスクとして用い、上記酸化物５３０ｂを低抵抗化する元素を添加するとよい。つまり、酸化物５３０が、ダミーゲートと重畳していない領域に、当該元素が添加され、領域５３１が形成される。なお、当該元素の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
なお、酸化物５３０を低抵抗化する元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。当該元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。
特に、ホウ素、及びリンは、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、好ましい。既存の設備を転用することができ、設備投資を抑制することができる。
続いて、酸化物５３０ｂ、およびダミーゲート上に、絶縁体５７３となる絶縁膜、および絶縁体５７４となる絶縁膜を成膜してもよい。絶縁体５７３となる絶縁膜、および絶縁体５７４となる絶縁膜を積層して設けることで、領域５３１と、酸化物５３０ｃおよび絶縁体５５０とが重畳する領域を設けることができる。
具体的には、絶縁体５７４となる絶縁膜上に絶縁体５８０となる絶縁膜を設けた後、絶縁体５８０となる絶縁膜にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、絶縁体５８０となる絶縁膜の一部を除去し、ダミーゲートを露出する。続いて、ダミーゲートを除去する際に、ダミーゲートと接する絶縁体５７３の一部も除去するとよい。従って、絶縁体５８０に設けられた開口部の側面には、絶縁体５７４、および絶縁体５７３が露出し、当該開口部の底面には、酸化物５３０ｂに設けられた領域５３１の一部が露出する。次に、当該開口部に酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、および導電体５６０となる導電膜を順に成膜した後、絶縁体５８０が露出するまでＣＭＰ処理などにより、酸化物５３０ｃとなる酸化膜、絶縁体５５０となる絶縁膜、および導電体５６０となる導電膜の一部を除去することで、図１５に示すトランジスタを形成することができる。
なお、絶縁体５７３、および絶縁体５７４は必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
図１５に示すトランジスタは、既存の装置を転用することができ、さらに、導電体５４２を設けないため、コストの低減を図ることができる。
＜トランジスタの構造例６＞
図１６（Ａ）乃至図１６（Ｃ）を用いてトランジスタ５１０Ｆの構造例を説明する。図１６（Ａ）はトランジスタ５１０Ｆの上面図である。図１６（Ｂ）は、図１６（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１６（Ｃ）は、図１６（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１６（Ａ）乃至図１６（Ｃ）を用いてトランジスタ５１０Ｆの構造例を説明する。図１６（Ａ）はトランジスタ５１０Ｆの上面図である。図１６（Ｂ）は、図１６（Ａ）に一点鎖線Ｌ１−Ｌ２で示す部位の断面図である。図１６（Ｃ）は、図１６（Ａ）に一点鎖線Ｗ１−Ｗ２で示す部位の断面図である。なお、図１６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ５１０Ｆはトランジスタ５１０Ａの変形例である。よって、説明の繰り返しを防ぐため、主に上記トランジスタと異なる点について説明する。
トランジスタ５１０Ａでは、絶縁体５７４の一部が絶縁体５８０に設けられた開口部内に設けられ、導電体５６０の側面を覆うように設けられている。一方で、トランジスタ５１０Ｆでは絶縁体５８０と絶縁体５７４の一部を除去して開口が形成されている。
また、導電体５４６と、絶縁体５８０との間に、バリア性を有する絶縁体５７６（絶縁体５７６ａ、および絶縁体５７６ｂ）を配置してもよい。絶縁体５７６を設けることで、絶縁体５８０の酸素が導電体５４６と反応し、導電体５４６が酸化することを抑制することができる。
なお、酸化物５３０として酸化物半導体を用いる場合は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａまたは酸化物５３０ｂに用いることができる金属酸化物を用いることができる。
酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃは、結晶性を有することが好ましく、特に、ＣＡＡＣ−ＯＳを用いることが好ましい。ＣＡＡＣ−ＯＳ等の結晶性を有する酸化物は、不純物や欠陥（酸素欠損等）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物５３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物５３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ５１０Ｆは、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
なお、酸化物５３０ａおよび酸化物５３０ｃの一方または双方を省略してもよい。酸化物５３０を酸化物５３０ｂの単層としてもよい。酸化物５３０を、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの積層とする場合は、酸化物５３０ａおよび酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａおよび酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。この場合、酸化物５３０ｃは、酸化物５３０ａに用いることができる金属酸化物を用いることが好ましい。具体的には、酸化物５３０ｃに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｃに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ｃに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
ここで、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物５３０ａおよび酸化物５３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウム等を用いてもよい。また、酸化物５３０ｃを積層構造としてもよい。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上のＧａ−Ｚｎ酸化物との積層構造、またはＩｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ−Ｇａ−Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、酸化物５３０ｃとして用いてもよい。
具体的には、酸化物５３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または３：１：２［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、酸化物５３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化ガリウムとの積層構造等が挙げられる。
このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、および酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５１０Ｆは高いオン電流、および高い周波数特性を得ることができる。なお、酸化物５３０ｃを積層構造とした場合、上述の酸化物５３０ｂと、酸化物５３０ｃとの界面における欠陥準位密度を低くする効果に加え、酸化物５３０ｃが有する構成元素が、絶縁体５５０側に拡散するのを抑制することが期待される。より具体的には、酸化物５３０ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、絶縁体５５０側に拡散しうるＩｎを抑制することができる。絶縁体５５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、酸化物５３０ｃを積層構造とすることで、信頼性の高い表示装置を提供することが可能となる。
酸化物５３０は、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０のチャネル形成領域となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。
＜トランジスタの構造例７＞
また、図９及び図１０では、ゲートとしての機能を有する導電体５６０が、絶縁体５８０の開口の内部に形成されている構造例について説明したが、例えば、当該導電体の上方に、当該絶縁体が設けられた構造を用いることもできる。このようなトランジスタの構造例を、図１７、図１８に示す。
また、図９及び図１０では、ゲートとしての機能を有する導電体５６０が、絶縁体５８０の開口の内部に形成されている構造例について説明したが、例えば、当該導電体の上方に、当該絶縁体が設けられた構造を用いることもできる。このようなトランジスタの構造例を、図１７、図１８に示す。
図１７（Ａ）はトランジスタの上面図であり、図１７（Ｂ）はトランジスタの斜視図である。また、図１７（Ａ）におけるＸ１−Ｘ２の断面図を図１８（Ａ）に示し、Ｙ１−Ｙ２の断面図を図１８（Ｂ）に示す。
図１７、図１８に示すトランジスタは、バックゲートとしての機能を有する導電体ＢＧＥと、ゲート絶縁膜としての機能を有する絶縁体ＢＧＩと、酸化物半導体Ｓと、ゲート絶縁膜としての機能を有する絶縁体ＴＧＩと、フロントゲートとしての機能を有する導電体ＴＧＥと、配線としての機能を有する導電体ＷＥと、を有する。また、導電体ＰＥは、導電体ＷＥと、酸化物Ｓ、導電体ＢＧＥ、又は導電体ＴＧＥと、を接続するためのプラグとしての機能を有する。なお、ここでは、酸化物半導体Ｓが、３層の酸化物Ｓ１、Ｓ２、Ｓ３によって構成されている例を示している。
＜トランジスタの電気特性＞
次に、ＯＳトランジスタの電気特性について説明する。以下では一例として、第１のゲート及び第２のゲートを有するトランジスタについて説明する。第１のゲート及び第２のゲートを有するトランジスタは、第１のゲートと第２のゲートに異なる電位を印加することで、しきい値電圧を制御することができる。例えば、第２のゲートに負の電位を印加することにより、トランジスタのしきい値電圧を０Ｖより大きくし、オフ電流を低減することができる。つまり、第２のゲートに負の電位を印加することにより、第１の電極に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
次に、ＯＳトランジスタの電気特性について説明する。以下では一例として、第１のゲート及び第２のゲートを有するトランジスタについて説明する。第１のゲート及び第２のゲートを有するトランジスタは、第１のゲートと第２のゲートに異なる電位を印加することで、しきい値電圧を制御することができる。例えば、第２のゲートに負の電位を印加することにより、トランジスタのしきい値電圧を０Ｖより大きくし、オフ電流を低減することができる。つまり、第２のゲートに負の電位を印加することにより、第１の電極に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
また、酸化物半導体は、水素などの不純物が添加されると、キャリア密度が増加する場合がある。例えば、酸化物半導体は、水素が添加されると、金属原子と結合する酸素と反応して水になり、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリア密度が増加する。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。つまり、水素などの不純物が添加された酸化物半導体は、ｎ型となり、低抵抗化される。
したがって、酸化物半導体を選択的に低抵抗化することができる。つまり、酸化物半導体に、キャリア密度が低く、チャネル形成領域として機能する半導体として機能する領域と、キャリア密度が高く、ソース領域、またはドレイン領域として機能する低抵抗化した領域と、を設けることができる。
ここで、第１のゲートと第２のゲートに異なる電位を印加する場合、酸化物半導体に設ける低抵抗領域、および高抵抗領域の構成が、トランジスタの電気特性に与える影響を評価する。
［トランジスタ構造］
図１９（Ａ）および図１９（Ｃ）は、電気特性の評価に用いたトランジスタの断面図である。なお、図１９（Ａ）および図１９（Ｃ）では、図の明瞭化のために一部の要素を省いて図示している。
図１９（Ａ）および図１９（Ｃ）は、電気特性の評価に用いたトランジスタの断面図である。なお、図１９（Ａ）および図１９（Ｃ）では、図の明瞭化のために一部の要素を省いて図示している。
図１９（Ａ）および図１９（Ｃ）に示すトランジスタは、第１のゲートとして機能する導電体ＴＧＥと、第１のゲート絶縁膜として機能する絶縁体ＴＧＩと、第１のゲートの側面に設けられたサイドウォールとして機能する絶縁体ＳＷと、酸化物半導体Ｓと、第２のゲートとして機能する導電体ＢＧＥと、第２のゲート絶縁膜として機能する絶縁体ＢＧＩと、を有する。絶縁体ＢＧＩは、導電体ＢＧＥと接する第１層、第１層上の第２層、第２層上の第３層、からなる３層構造とする。なお、第３層は酸化物半導体Ｓと接する。
ここで、図１９（Ａ）に記載のトランジスタが有する酸化物半導体Ｓは、ｎ＋領域と、導電体ＴＧＥと重畳するｉ領域を有する。一方、図１９（Ｃ）に記載のトランジスタが有する酸化物半導体Ｓは、ｎ＋領域と、導電体ＴＧＥと重畳するｉ領域と、ｎ＋領域とｉ領域との間のｎ−領域と、を有する。
なお、ｎ＋領域は、ソース領域またはドレイン領域として機能し、キャリア密度が高い、低抵抗化した領域である。また、ｉ領域は、チャネル形成領域として機能し、ｎ＋領域よりもキャリア密度が低い高抵抗領域である。また、ｎ−領域は、ｎ＋領域よりもキャリア密度が低い、かつ、ｉ領域よりもキャリア密度が高い領域である。
また、図示しないが、酸化物半導体Ｓのｎ＋領域は、ソースまたはドレインとして機能するＳ／Ｄ電極と接する構造である。
［電気特性の評価結果］
図１９（Ａ）に示すトランジスタ、および図１９（Ｃ）に示すトランジスタにおいて、Ｉｄ−Ｖｇ特性を計算し、トランジスタの電気特性を評価した。
図１９（Ａ）に示すトランジスタ、および図１９（Ｃ）に示すトランジスタにおいて、Ｉｄ−Ｖｇ特性を計算し、トランジスタの電気特性を評価した。
ここで、トランジスタの電気特性の指標として、トランジスタのしきい値電圧（以下、Ｖｓｈともいう）の変化量（以下、ΔＶｓｈともいう）を用いた。なお、Ｖｓｈとは、Ｉｄ−Ｖｇ特性において、Ｉｄ＝１．０×１０−１２［Ａ］の時のＶｇの値と定義する。
なお、Ｉｄ−Ｖｇ特性とは、トランジスタの第１のゲートとして機能する導電体ＴＧＥに印加する電位（以下、ゲート電位（Ｖｇ）ともいう）を、第１の値から第２の値まで変化させたときの、ソースとドレインとの間の電流（以下、ドレイン電流（Ｉｄ）ともいう）の変動特性である。
ここでは、ソースとドレインとの間の電位（以下、ドレイン電位Ｖｄともいう）を＋０．１Ｖとし、ソースと、第１のゲートとして機能する導電体ＴＧＥとの間の電位を−１Ｖから＋４Ｖまで変化させたときのドレイン電流（Ｉｄ）の変動を評価した。
また、計算は、Ｓｉｌｖａｃｏ社デバイスシミュレータＡＴＬＡＳを用いた。また、下表には、計算に用いたパラメータを示す。なお、Ｅｇはエネルギーギャップ、Ｎｃは伝導帯の実効状態密度、Ｎｖは価電子帯の実効状態密度を示す。
図１９（Ａ）に示すトランジスタは、片側のｎ＋領域を７００ｎｍとし、片側のｎ−領域を０ｎｍと設定した。また、図１９（Ｃ）に示すトランジスタは、片側のｎ＋領域を６５５ｎｍとし、片側のｎ−領域を４５ｎｍと設定した。また、図１９（Ａ）に示すトランジスタ、および図１９（Ｃ）に示すトランジスタにおいて、第２のゲートは、ｉ領域よりも大きい構造とした。なお、本評価においては、第２のゲートとして機能する導電体ＢＧＥの電位（以下、バックゲート電位（Ｖｂｇ）ともいう）を、０．００Ｖ、−３．００Ｖ、または−６．００Ｖと設定した。
図１９（Ｂ）に、図１９（Ａ）に示すトランジスタの計算によって得られたＩｄ−Ｖｇ特性の結果を示す。バックゲート電位を−３．００Ｖとした場合、０．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋１．２Ｖであった。また、バックゲート電位を−６．００Ｖとした場合、０．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋２．３Ｖであった。つまり、バックゲート電位を−６．００Ｖとした場合、−３．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋１．１Ｖであった。従って、第２のゲートとして機能する導電体ＢＧＥの電位を大きくしても、トランジスタのしきい値電圧の変動量の変化はほとんどなかった。また、バックゲート電位（の絶対値）を大きくしても、立ち上がり特性に変化は見られなかった。
図１９（Ｄ）に、図１９（Ｃ）に示すトランジスタの計算によって得られたＩｄ−Ｖｇ特性の結果を示す。バックゲート電位を−３．００Ｖとした場合、０．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋１．２Ｖであった。また、バックゲート電位を−６．００Ｖとした場合、０．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋３．５Ｖであった。つまり、バックゲート電位を−６．００Ｖとした場合、−３．００Ｖとした時と比較して、トランジスタのしきい値電圧の変動量（ΔＶｓｈ）は、＋２．３Ｖであった。従って、第２のゲートとして機能する導電体ＢＧＥの電位（の絶対値）を大きくするほど、トランジスタのしきい値電圧の変動量が大きくなった。一方、バックゲート電位（の絶対値）を大きくするほど、立ち上がり特性が悪化した。
上記より、図１９（Ｃ）に示すトランジスタは、第２のゲートとして機能する導電体ＢＧＥの電位（の絶対値）を大きくするほど、トランジスタのしきい値電圧の変動量が大きくなることがわかった。一方で、図１９（Ａ）に示すトランジスタは、第２のゲートとして機能する導電体ＢＧＥの電位（の絶対値）を大きくしても、トランジスタのしきい値電圧の変動量の変化はほとんど見られなかった。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、上記実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物の構成について説明する。
本実施の形態では、上記実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物の構成について説明する。
＜金属酸化物の構成＞
本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
＜金属酸化物の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
トランジスタの半導体に用いる酸化物半導体として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶酸化物半導体の薄膜または多結晶酸化物半導体の薄膜が挙げられる。しかしながら、単結晶酸化物半導体の薄膜または多結晶酸化物半導体の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
２００９年に、ＣＡＡＣ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ＣＡＡＣ−ＩＧＺＯと呼ぶ）が発見されたことが、非特許文献１および非特許文献２で報告されている。ここでは、ＣＡＡＣ−ＩＧＺＯは、ｃ軸配向性を有する、結晶粒界が明確に確認されない、低温で基板上に形成可能である、ことが報告されている。さらに、ＣＡＡＣ−ＩＧＺＯを用いたトランジスタは、優れた電気特性および信頼性を有することが報告されている。
また、２０１３年には、ｎｃ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物（ｎｃ−ＩＧＺＯと呼ぶ）が発見された（非特許文献３参照）。ここでは、ｎｃ−ＩＧＺＯは、微小な領域（例えば、１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有し、異なる該領域間で結晶方位に規則性が見られないことが報告されている。
非特許文献４および非特許文献５では、上記のＣＡＡＣ−ＩＧＺＯ、ｎｃ−ＩＧＺＯ、および結晶性の低いＩＧＺＯのそれぞれの薄膜に対する電子線の照射による平均結晶サイズの推移が示されている。結晶性の低いＩＧＺＯの薄膜において、電子線が照射される前でさえ、１ｎｍ程度の結晶性ＩＧＺＯが観察されている。よって、ここでは、ＩＧＺＯにおいて、完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕｒｅ）の存在を確認できなかった、と報告されている。さらに、結晶性の低いＩＧＺＯの薄膜と比べて、ＣＡＡＣ−ＩＧＺＯの薄膜およびｎｃ−ＩＧＺＯの薄膜は電子線照射に対する安定性が高いことが示されている。よって、トランジスタの半導体として、ＣＡＡＣ−ＩＧＺＯの薄膜またはｎｃ−ＩＧＺＯの薄膜を用いることが好ましい。
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一形態の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、上記酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さい、具体的には、トランジスタのチャネル幅１μｍあたりのオフ電流がｙＡ／μｍ（１０−２４Ａ／μｍ）オーダである、ことが非特許文献６に示されている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（非特許文献７参照）。
また、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置への応用が報告されている（非特許文献８参照）。表示装置では、表示される画像が１秒間に数十回切り換っている。１秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、表示装置のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。このような駆動方法を、アイドリング・ストップ（ＩＤＳ）駆動と呼ぶ。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい。例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
ＣＡＡＣ構造およびｎｃ構造の発見は、ＣＡＡＣ構造またはｎｃ構造を有する酸化物半導体を用いたトランジスタの電気特性および信頼性の向上、ならびに、製造工程のコスト低下およびスループットの向上に貢献している。また、該トランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置およびＬＳＩへの応用研究が進められている。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、データの保持時間が長い、消費電力が少ない等の特徴を有する記憶装置として、上記実施の形態で説明したＤＯＳＲＡＭについて、試作、および、消費電力の見積もりを行った。
試作は、６０ｎｍ ＣＡＡＣ−ＩＧＺＯ ＦＥＴ（チャネル形成領域にＣＡＡＣ構造を有するＩｎ−Ｇａ−Ｚｎ酸化物を含むトランジスタ）と、６５ｎｍ Ｓｉ ＣＭＯＳを組み合わせたプロセスを用いて行い、試作したＤＯＳＲＡＭの記憶容量は、６４Ｋｂである。
図２０（Ａ）は、メモリセルに含まれるＣＡＡＣ−ＩＧＺＯ ＦＥＴの構造を示す斜視図である。当該トランジスタは、上記実施の形態に示したトランジスタ５００と同様の構成を有し、トップゲート電極（ＴＧＥ）、トップゲート電極側のゲート絶縁層（ＴＧＩ）、バックゲート電極（ＢＧＥ）、バックゲート電極側のゲート絶縁層（ＢＧＩ）、ソースまたはドレインとして機能する電極（Ｓ／Ｄ）などを有する。また、当該トランジスタは、Ｓ−ｃｈａｎｎｅｌ構造のトランジスタである。
図２０（Ｂ）に、代表的なＣＡＡＣ−ＩＧＺＯ ＦＥＴのトップゲート電圧−ドレイン電流特性（Ｉｄ−Ｖｇ特性、ともいう）を、ＳｉトランジスタのＩｄ−Ｖｇ特性と並べて示す。図２０（Ｂ）の縦軸は、チャネル幅１μｍあたりに換算したドレイン電流（Ｉｄ）である。図２０（Ｂ）に示すように、ＣＡＡＣ−ＩＧＺＯ ＦＥＴは、Ｓｉトランジスタと比べて、オフ電流（Ｉｏｆｆ）が非常に小さく、オン電流（Ｉｏｎ）とオフ電流の比が大きいという特徴を有する。
図２１（Ａ）に、ＣＡＡＣ−ＩＧＺＯ ＦＥＴのバックゲート電圧Ｖｂｇを、０Ｖから−１２Ｖまで変化させた時の、Ｉｄ−Ｖｇ特性の測定結果を示す。図２１（Ｂ）に、しきい値電圧Ｖｔｈのバックゲート電圧Ｖｂｇ依存性を示す。図２１（Ａ）および図２１（Ｂ）より、Ｓｉトランジスタではチャネルドープでしきい値制御を行うのに対して、ＣＡＡＣ−ＩＧＺＯ ＦＥＴではバックゲート電圧Ｖｂｇでしきい値電圧Ｖｔｈを制御できることがわかる。
図２２に、試作した６４Ｋｂ ＤＯＳＲＡＭのブロック図を示し、図２３に、試作した６４Ｋｂ ＤＯＳＲＡＭのチップ写真を示す。試作した６４Ｋｂ ＤＯＳＲＡＭは、４つの１６Ｋｂサブアレイ（図２２では、「１６Ｋｂ ｓｕｂａｒｒａｙ」と表記）から成り、各１６Ｋｂサブアレイは、１６個の１Ｋｂローカルアレイ（図２２では、「１Ｋｂ ｌｏｃａｌ ａｒｒａｙ」と表記）、ワード線回路、および、ビット線回路から成る。ワード線回路はワード線ドライバを有し、ワード線ドライバはワード線（ＷＬ）を駆動する。
また、１Ｋｂローカルアレイは、オープン型のメモリセルアレイであり、センスアンプアレイ上に配置される。１Ｋｂローカルアレイにおいて、ビット線（ＢＬ）１本当たり８個、ワード線１本当たり１２８個のメモリセルが接続され、ビット線はセンスアンプ（図２２では、「Ｓｅｎｓｅ Ａｍｐ．」と表記）と接続される。各メモリセルは、１つのＣＡＡＣ−ＩＧＺＯ ＦＥＴと、３．５ｆＦの容量素子を有し、メモリセルのサイズは３．６９６μｍ２である。図２４は、メモリセルアレイとセンスアンプアレイの写真を配置したイメージ図である。
ここで、センスアンプ等ロジック回路の高電源電位ＶＤＤは１．２Ｖであり、低電源電位ＶＳＳは０．０Ｖである。また、ワード線のハイレベルに対応する電位は高電源電位ＶＤＤＨであり、ローレベルに対応する電位は低電源電位ＶＳＳＬである。高電源電位ＶＤＤＨおよび低電源電位ＶＳＳＬは、可変とした。
図２５は、高電源電位ＶＤＤＨ、低電源電位ＶＳＳＬ、および、バックゲート電圧Ｖｂｇに対する６４Ｋｂ ＤＯＳＲＡＭの動作を確認した結果である。６４Ｋｂ ＤＯＳＲＡＭの動作は、チェッカ、縦ストライプ等１０種類のテストパターンを用いて、室温、書き込み時間２００ｎｓ、読み出し時間１５０ｎｓの条件で確認し、保持時間は１ｓとした。また、高電源電位ＶＤＤＨと低電源電位ＶＳＳＬとの電位差は３．３Ｖに固定した。
図２５において、「ＰＡＳＳ」は、テストパターン１０種類の内、１種類でも書き込みデータと読み出しデータが一致しないものが１％未満であることを示し、「ＦＡＩＬ」は、それ以外であることを示す。図２５は、高電源電位ＶＤＤＨ、低電源電位ＶＳＳＬ、バックゲート電圧Ｖｂｇ、それぞれの組み合わせにおいて、「ＰＡＳＳ」または「ＦＡＩＬ」を示している。
また、電源電圧の組み合わせとして、３条件を設定した。条件１は、高電源電位ＶＤＤＨ／低電源電位ＶＳＳＬ／バックゲート電圧Ｖｂｇ＝１．８Ｖ／−１．５Ｖ／０．０Ｖ、条件２は、高電源電位ＶＤＤＨ／低電源電位ＶＳＳＬ／バックゲート電圧Ｖｂｇ＝２．５Ｖ／−０．８Ｖ／−３．０Ｖ、条件３は、高電源電位ＶＤＤＨ／低電源電位ＶＳＳＬ／バックゲート電圧Ｖｂｇ＝３．３Ｖ／０．０Ｖ／−７．０Ｖである（図２５、参照）。
条件１は、バックゲート電圧Ｖｂｇを生成する負電位生成回路が不要であるが、低電源電位ＶＳＳＬを低くする必要がある。条件３は、低電源電位ＶＳＳＬを生成する負電位生成回路が不要であるが、バックゲート電圧Ｖｂｇの絶対値を大きくする必要がある。条件２は、条件１と条件３の中間的な条件であり、低電源電位ＶＳＳＬとバックゲート電圧Ｖｂｇのそれぞれを生成する負電位生成回路が必要であるが、負電位の絶対値を小さくできる。
図２６（Ａ）に、条件１、条件２、および条件３で駆動したＣＡＡＣ−ＩＧＺＯ ＦＥＴのＩｄ−Ｖｇ特性のイメージ図を示す。また、図２６（Ｂ）に、条件１、条件２、および条件３における、高電源電位ＶＤＤＨ、低電源電位ＶＳＳＬ、およびバックゲート電圧Ｖｂｇの関係を示す。
メモリセルに書き込まれたデータを長時間保持する場合、ドレイン電流を十分少なくする必要がある。また、メモリセルにデータを書き込む場合、書き込み速度を高めるためには、ドレイン電流を多くする必要がある。バックゲート電極側のゲート絶縁層の厚さは、トップゲート電極側のゲート絶縁層の厚さと比べて、ＥＯＴ換算でおよそ５倍厚い。このため、条件３では、１×１０−２４Ａ／μｍという極めて少ないドレイン電流を実現するために、バックゲート電圧Ｖｂｇを−７Ｖとする必要がある。
一方、条件２では、バックゲート電極のみならず、トップゲート電極にも負電位を印加する。条件２では、バックゲート電圧Ｖｂｇが−３Ｖであるため、しきい値電圧Ｖｔｈの変動量は条件３よりも少ないが、トップゲート電極に低電源電位ＶＳＳＬとして負電位を供給することで、ＣＡＡＣ−ＩＧＺＯ ＦＥＴのドレイン電流を十分に少なくすることができる。さらに、条件１ではバックゲート電圧Ｖｂｇを０Ｖにすることができる。トップゲート電極に低電源電位ＶＳＳＬとして負電位を供給することで、バックゲート電圧Ｖｂｇの絶対値を小さくすることができる。よって、記憶装置の信頼性を高めることができる。
次に、条件１および条件２における、ＤＯＳＲＡＭの消費電力見積もりを行った。消費電力の見積もりは、室温、ｔｙｐｉｃａｌ条件においてシミュレーションを行い、ＤＯＳＲＡＭは、記憶容量１Ｍｂのメモリ部と負電位生成回路を有する構成とした。
図２７（Ａ）は、シミュレーションに用いた負電位生成回路のブロック図である。低電源電位ＶＳＳＬを生成する負電位生成回路、および、バックゲート電圧Ｖｂｇを生成する負電位生成回路は、それぞれ、リングオシレータ８２２、チャージポンプ８２３、およびコンパレータ８２４を有する。リングオシレータ８２２およびチャージポンプ８２３は、コンパレータ８２４の出力に従って間欠動作を行う（図２７（Ａ）等では、コンパレータ８２４の出力を「ＥＮ」、リングオシレータ８２２の出力を「ＲＯＯＵＴ」、負電位生成回路の出力を「ＶＳＳＬ／Ｖｂｇ」と示す）。
コンパレータ８２４の回路図を、図２７（Ｂ）に示す。図２７（Ｂ）に示すコンパレータ８２４において、比較用の差動対にＣＡＡＣ−ＩＧＺＯ ＦＥＴを用いた。一方のＣＡＡＣ−ＩＧＺＯ ＦＥＴのバックゲートには、負電位ＶＩＮ（低電源電位ＶＳＳＬ、または、バックゲート電圧Ｖｂｇ）が入力され、他方のＣＡＡＣ−ＩＧＺＯ ＦＥＴのトップゲートには、電位Ｖｒｅｆが入力される。
図２８（Ａ）は、負電位生成回路の出力を示すイメージ図である。図２８（Ａ）は、負電位生成回路の出力が−１．５Ｖに達すると、コンパレータ８２４の出力がローレベルとなり、負電位生成回路が間欠動作を行う様子を示している。
また、ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）を用いてコンパレータ８２４を測定した結果を、図２８（Ｂ）に示す。高電源電位ＶＤＤ／低電源電位ＶＳＳ＝１．２Ｖ／０．０Ｖ、電位Ｖｂｉａｓ＝０．７Ｖの条件において、電位Ｖｒｅｆを１．１８Ｖとすることで、負電位ＶＩＮ＝−１．５Ｖを判定することができた。
ＤＯＳＲＡＭの消費電力見積もりは、アクティブ時とスタンバイ時に分けて行った。アクティブ時は、メモリ部の動作サイクル周波数を１００ＭＨｚとし、負電位生成回路は間欠動作している状態である。スタンバイ時は、メモリ部がパワーゲーティングを行い、負電位生成回路は間欠動作している状態である。
ＤＯＳＲＡＭの消費電力を見積もった結果を、図２９、図３０（Ａ）、（Ｂ）に示す。図３０（Ａ）、（Ｂ）は、図２９をグラフ化したものである。また、図３０（Ｂ）に示すスタンバイ時消費電力には、メモリ部がクロックゲーティングを行い、負電位生成回路は間欠動作している状態が追加されている。
メモリ部がパワーゲーティングを行っている場合のスタンバイ時消費電力は、条件１において１２０．２ｎＷ、条件２において２４０．２ｎＷとなった。スタンバイ時において、メモリ部の消費電力はパワーゲーティングによって削減され、負電位生成回路の消費電力が支配的となるが、負電位生成回路は間欠動作のため、負電位生成回路の中でもコンパレータの消費電力が支配的となる。そのため、負電位生成回路の数が少ない条件１の方が、消費電力が少なくなった。
また、メモリ部がクロックゲーティングを行っている場合のスタンバイ時消費電力は、条件１において１５７．９μＷ、条件２において１５７．３μＷとなった。メモリ部がパワーゲーティングを行っている場合のスタンバイ時消費電力は、メモリ部がクロックゲーティングを行っている場合のスタンバイ時消費電力の、およそ１／１０００である。ＤＯＳＲＡＭは、メモリセルに、オフ電流が非常に小さいＣＡＡＣ−ＩＧＺＯ ＦＥＴを有するため、パワーゲーティングを行うことができる。
アクティブ時の消費電力は、条件１において４．９６ｍＷ、条件２において４．８６ｍＷとなった。アクティブ時においては、条件１と条件２のいずれにおいても、ＤＯＳＲＡＭの消費電力全体に対して、負電位生成回路の消費電力が占める割合は小さいことが確認できた。なお、負電位生成回路の面積は、記憶容量１Ｍｂのメモリ部に対して０．２％と小さい。
また、データの保持時間が長い用途における、記憶装置の実使用を想定して、条件１と条件２を比較検討した。図３１は、アクティブ時とスタンバイ時の双方を含み、アクティブ時とスタンバイ時の割合を変化させた場合における、ＤＯＳＲＡＭの消費電力を比較した結果である。
アクティブ時とスタンバイ時の割合として、組み合わせＡ、組み合わせＢ、および組み合わせＣ、を検討した。組み合わせＡは、アクティブの時間８秒に対してスタンバイの時間１日、組み合わせＢは、アクティブの時間０．８秒に対してスタンバイの時間１日、組み合わせＣは、アクティブの時間０．０８秒に対してスタンバイの時間１日、である。
図３１の横軸は実効周波数であり、例えば、組み合わせＡの実効周波数は、動作サイクル周波数１００ＭＨｚに８秒を掛け、１日の時間８６４００秒に８秒を足した値で割ることにより求められる。
その結果、組み合わせＡ、組み合わせＢ、および組み合わせＣのいずれにおいても、条件２より条件１の方が、消費電力が少なく見積もられた。条件１で駆動することで、条件２で駆動するよりも、１６％から４９％の消費電力削減が期待できる。
ＣＡＡＣ−ＩＧＺＯ ＦＥＴをメモリセルおよびコンパレータに用いたＤＯＳＲＡＭは、スタンバイ時の消費電力（メモリ部はパワーゲーティング）が１２０．２ｎＷと少ないことがシミュレーションにより確認できた。ＤＯＳＲＡＭは、データの保持時間が長い用途に好適である。
なお、本実例は、本明細書に記載する他の実施の形態と適宜組み合わせて実施することができる。
Ｃ１１ 容量素子 、 Ｃ２１ 容量素子 、 Ｃ２２ 容量素子 、 Ｃ２４ 容量素子 、 Ｍ１１ トランジスタ 、 Ｍ１２ トランジスタ 、 Ｍ２１ トランジスタ 、 Ｍ２４ トランジスタ 、 Ｍ３１ トランジスタ 、 Ｍ３４ トランジスタ 、 Ｎ１１ ノード 、 Ｓ１ 酸化物 、 ＶＬＬ０ 低電源電位 、 ＶＬＬ１ 電位 、 １３ トランジスタ 、 １４ トランジスタ 、 １５ トランジスタ 、 １６ トランジスタ 、 ３３ トランジスタ 、 ３４ トランジスタ 、 ３５ トランジスタ 、 ３６ トランジスタ 、 ３７ トランジスタ 、 ３８ トランジスタ 、 ５０ 電圧生成回路 、 ５０ａ 電圧生成回路 、 ５０ｂ 電圧生成回路 、 ６０ 電圧保持回路 、 １００ ＩＣカード 、 １１０ 入出力端子 、 １１１ 配線 、 １１２ 内部回路 、 １２０ 電源回路 、 １２１ 負電位生成回路 、 １３０ 制御回路 、 １３１ ＣＰＵ 、 １３２ ＲＡＭ 、 １３３ ＲＯＭ 、 １３４ コプロセッサ 、 １４０ 記憶装置 、 １５０ 印字部 、 １９０ 外部端末 、 １９１ 内部端子 、 １９２ 表示部 、 １９３ 配線 、 １９４ カード差込口 、 １９５ 制御装置 、 １９６ 配線 、 ２００ ＩＣカード 、 ２１０ アンテナ 、 ２２０ 電源回路 、 ２２１ 負電位生成回路 、 ２３０ 制御回路 、 ２３１ ＣＰＵ 、 ２３２ ＲＡＭ 、 ２３３ ＲＯＭ 、 ２３４ コプロセッサ 、 ２４０ 記憶装置 、 ２５０ 高周波回路 、 ２６０ クロック生成回路 、 ２７０ 印字部 、 ２９０ 外部端末 、 ２９１ 読み取り部 、 ２９２ 表示部 、 ２９３ 配線 、 ２９４ 電磁波 、 ２９５ 電磁波 、 ３００ トランジスタ 、 ３１１ 基板 、 ３１３ 半導体領域 、 ３１４ａ 低抵抗領域 、 ３１４ｂ 低抵抗領域 、 ３１５ 絶縁体 、 ３１６ 導電体 、 ３２０ 絶縁体 、 ３２２ 絶縁体 、 ３２４ 絶縁体 、 ３２６ 絶縁体 、 ３２８ 導電体 、 ３３０ 導電体 、 ３５０ 絶縁体 、 ３５２ 絶縁体 、 ３５４ 絶縁体 、 ３５６ 導電体 、 ３６０ 絶縁体 、 ３６２ 絶縁体 、 ３６４ 絶縁体 、 ３６６ 導電体 、 ３７０ 絶縁体 、 ３７２ 絶縁体 、 ３７４ 絶縁体 、 ３７６ 導電体 、 ３８０ 絶縁体 、 ３８２ 絶縁体 、 ３８４ 絶縁体 、 ３８６ 導電体 、 ５００ トランジスタ 、 ５０３ 導電体 、 ５０３ａ 導電体 、 ５０３ｂ 導電体 、 ５０５ 導電体 、 ５０５ａ 導電体 、 ５０５ｂ 導電体 、 ５１０ 絶縁体 、 ５１０Ａ トランジスタ 、 ５１０Ｂ トランジスタ 、 ５１０Ｃ トランジスタ 、 ５１０Ｄ トランジスタ 、 ５１０Ｅ トランジスタ 、 ５１０Ｆ トランジスタ 、 ５１１ 絶縁体 、 ５１２ 絶縁体 、 ５１４ 絶縁体 、 ５１６ 絶縁体 、 ５１８ 導電体 、 ５２０ 絶縁体 、 ５２１ 絶縁体 、 ５２２ 絶縁体 、 ５２４ 絶縁体 、 ５３０ 酸化物 、 ５３０ａ 酸化物 、 ５３０ｂ 酸化物 、 ５３０ｃ 酸化物 、 ５３１ 領域 、 ５３１ａ 領域 、 ５３１ｂ 領域 、 ５４０ａ 導電体 、 ５４０ｂ 導電体 、 ５４２ 導電体 、 ５４２ａ 導電体 、 ５４２ｂ 導電体 、 ５４３ 領域 、 ５４３ａ 領域 、 ５４３ｂ 領域 、 ５４４ 絶縁体 、 ５４５ 絶縁体 、 ５４６ 導電体 、 ５４６ａ 導電体 、 ５４６ｂ 導電体 、 ５４７ 導電体 、 ５４７ａ 導電体 、 ５４７ｂ 導電体 、 ５４８ 導電体 、 ５５０ 絶縁体 、 ５５２ 金属酸化物 、 ５６０ 導電体 、 ５６０ａ 導電体 、 ５６０ｂ 導電体 、 ５７０ 絶縁体 、 ５７１ 絶縁体 、 ５７３ 絶縁体 、 ５７４ 絶縁体 、 ５７５ 絶縁体 、 ５７６ 絶縁体 、 ５７６ａ 絶縁体 、 ５７６ｂ 絶縁体 、 ５８０ 絶縁体 、 ５８１ 絶縁体 、 ５８２ 絶縁体 、 ５８４ 絶縁体 、 ５８６ 絶縁体 、 ６００ 容量素子 、 ６１０ 導電体 、 ６１２ 導電体 、 ６２０ 導電体 、 ６３０ 絶縁体 、 ６５０ 絶縁体 、 ７００ 記憶装置 、 ７１１ 周辺回路 、 ７２１ ローデコーダ 、 ７２２ ワード線ドライバ回路 、 ７３０ ビット線ドライバ回路 、 ７３１ カラムデコーダ 、 ７３２ プリチャージ回路 、 ７３３ センスアンプ 、 ７３４ 入出力回路 、 ７４０ 出力回路 、 ７５０ 負電位生成回路 、 ７６０ コントロールロジック回路 、 ８０１ メモリセルアレイ 、 ８１１ メモリセル 、 ８２２ リングオシレータ 、 ８２３ チャージポンプ 、 ８２４ コンパレータ
Claims (4)
- 電源回路と、
制御回路と、
記憶装置と、を有する電子機器であって、
前記記憶装置は、複数のメモリセルを有し、
前記メモリセルは、トランジスタと容量素子とを有し、
前記トランジスタは、フロントゲートおよびバックゲートを有し、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記電源回路は、負電位生成回路を有し、
前記負電位生成回路は、負電位を生成して、前記バックゲートに印加する機能を有し、
前記負電位生成回路は、負電位保持容量を有し、
前記負電位保持容量は、前記電子機器に電源が供給された際に、前記負電位を蓄え、
前記負電位は、前記電子機器に電源が供給されない時も、前記バックゲートに印加されることを特徴とする、電子機器。 - 電源回路と、
制御回路と、
記憶装置と、を有する電子機器であって、
前記記憶装置は、複数のメモリセルを有し、
前記メモリセルは、トランジスタと容量素子とを有し、
前記トランジスタは、フロントゲートおよびバックゲートを有し、
前記トランジスタは、チャネル形成領域に金属酸化物を有し、
前記記憶装置は、負電位生成回路を有し、
前記負電位生成回路は、負電位を生成して、前記バックゲートに印加する機能を有し、
前記負電位生成回路は、負電位保持容量を有し、
前記負電位保持容量は、前記電子機器に電源が供給された際に、前記負電位を蓄え、
前記負電位は、前記電子機器に電源が供給されない時も、前記バックゲートに印加されることを特徴とする、電子機器。 - 請求項１または請求項２において、
前記負電位生成回路は、負電位保持トランジスタを有し、
前記負電位保持トランジスタは、チャネル形成領域に金属酸化物を有することを特徴とする、電子機器。 - 請求項１乃至請求項３のいずれか一項に記載の電子機器と、
アンテナと、を有するＩＣカード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018172279 | 2018-09-14 | ||
| JP2018172279 | 2018-09-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2020047357A true JP2020047357A (ja) | 2020-03-26 |
Family
ID=69901559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019094043A Withdrawn JP2020047357A (ja) | 2018-09-14 | 2019-05-17 | Ｉｃカード、半導体装置、および、電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2020047357A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023281353A1 (ja) * | 2021-07-09 | 2023-01-12 | 株式会社半導体エネルギー研究所 | トランジスタ |
| WO2023209486A1 (ja) * | 2022-04-29 | 2023-11-02 | 株式会社半導体エネルギー研究所 | 半導体装置、及び記憶装置 |
-
2019
- 2019-05-17 JP JP2019094043A patent/JP2020047357A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023281353A1 (ja) * | 2021-07-09 | 2023-01-12 | 株式会社半導体エネルギー研究所 | トランジスタ |
| WO2023209486A1 (ja) * | 2022-04-29 | 2023-11-02 | 株式会社半導体エネルギー研究所 | 半導体装置、及び記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7066894B2 (ja) | 半導体装置 | |
| JP2019169737A (ja) | 半導体装置 | |
| US20210175235A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| TW202027080A (zh) | 半導體裝置、電子構件及電子裝置 | |
| TWI741096B (zh) | 半導體裝置以及半導體裝置的製造方法 | |
| JP2018085507A (ja) | 半導体装置、および半導体装置の作製方法 | |
| WO2019111088A1 (ja) | 記憶装置、および電子機器 | |
| JP2023073282A (ja) | 半導体装置 | |
| JP2020047357A (ja) | Ｉｃカード、半導体装置、および、電子機器 | |
| JP2018107447A (ja) | 半導体装置、および半導体装置の作製方法 | |
| TW202029445A (zh) | 半導體裝置以及半導體裝置的製造方法 | |
| KR20190116998A (ko) | 반도체 장치 및 반도체 장치의 제작 방법 | |
| CN110462803A (zh) | 半导体装置及半导体装置的制造方法 | |
| WO2018142239A1 (ja) | 半導体装置 | |
| WO2018167601A1 (ja) | 半導体装置、および半導体装置の作製方法 | |
| JPWO2019145814A1 (ja) | 記憶装置、半導体装置、および電子機器 | |
| WO2019077438A1 (ja) | 半導体装置、および半導体装置の作製方法 | |
| JP2018098308A (ja) | 半導体装置、および半導体装置の作製方法 | |
| TWI835759B (zh) | 記憶體裝置及電子裝置 | |
| WO2021019356A1 (ja) | 情報処理システム、及びその動作方法 | |
| WO2019102316A1 (ja) | 酸化物半導体を有するトランジスタ | |
| WO2018163020A1 (ja) | 導電体、導電体の作製方法、半導体装置、および半導体装置の作製方法 | |
| JP2019087713A (ja) | 半導体装置、および半導体装置の作製方法 | |
| JP2019185833A (ja) | 記憶装置、記憶装置の動作方法、および電子機器 | |
| JP2018098437A (ja) | 半導体装置、および半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20220512 |