JP2020043259A - 電子回路及び計算装置 - Google Patents

電子回路及び計算装置 Download PDF

Info

Publication number
JP2020043259A
JP2020043259A JP2018170581A JP2018170581A JP2020043259A JP 2020043259 A JP2020043259 A JP 2020043259A JP 2018170581 A JP2018170581 A JP 2018170581A JP 2018170581 A JP2018170581 A JP 2018170581A JP 2020043259 A JP2020043259 A JP 2020043259A
Authority
JP
Japan
Prior art keywords
wave
frequency
electronic circuit
qubit
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018170581A
Other languages
English (en)
Other versions
JP6856592B2 (ja
Inventor
隼人 後藤
Hayato Goto
隼人 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018170581A priority Critical patent/JP6856592B2/ja
Priority to US16/276,650 priority patent/US10734569B2/en
Publication of JP2020043259A publication Critical patent/JP2020043259A/ja
Application granted granted Critical
Publication of JP6856592B2 publication Critical patent/JP6856592B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)

Abstract

【課題】カップリング係数が調整可能なカプラに応用できる電子回路及び計算装置を提供する。【解決手段】実施形態によれば、電子回路は、超伝導素子及び供給部を含む。超伝導素子は、第１、第２導電部材を含む。第１導電部材は、第１、第２固有周波数を有する第１、第２量子ビットに接続される第１、第２端部と、第１部分と、を含む。第２導電部材は、第３端部と、第１部分と容量結合する第４端部と、ジョセフソン接合と、を含む。供給部は、第３端部にマイクロ波を供給する。マイクロ波は、第１〜第３波のいずれかを含む。第１波の周波数は、第１、第２固有周波数の和の約１／２である。第２波は、第４、第５波を含む。第４、第５波の周波数の和は、約第１、第２固有周波数の和である。第３波は、第６、第７波を含む。第６、第７波の周波数との差の絶対値は、約第１、第２固有周波数の差の絶対値である。【選択図】図１

Description

本発明の実施形態は、電子回路及び計算装置に関する。
例えば、複数の量子ビットを含む計算装置が提案されている。複数の量子ビットを結合するカプラなどの電子回路において、カップリング係数が調整可能なカプラが望まれる。
米国特許出願公開第２０１７／０１９３３８８明細書
本発明の実施形態は、カップリング係数が調整可能なカプラに応用できる電子回路及び計算装置を提供する。
本発明の実施形態によれば、電子回路は、超伝導素子及び供給部を含む。前記超伝導素子は、第１導電部材及び第２導電部材を含む。前記第１導電部材は、第１固有周波数を有する第１量子ビットに接続される第１端部と、第２固有周波数を有する第２量子ビットに接続される第２端部と、前記第１端部と前記第２端部との間の第１部分と、を含む。前記第２導電部材は、第３端部と、前記第１部分と容量結合する第４端部と、前記第３端部と前記第４端部との間に設けられたジョセフソン接合と、を含む。前記供給部は、前記第３端部にマイクロ波を供給する。前記マイクロ波は、第１波、第２波及び第３波のいずれかを含む。前記第１波の周波数は、前記第１固有周波数及び前記第２固有周波数の和の１／２の０．９５倍以上１．０５倍以下である。前記第２波は、第４波及び第５波を含む。前記第４波の周波数及び前記第５波の周波数の和は、前記第１固有周波数及び前記第２固有周波数の和の０．９５倍以上１．０５倍以下である。前記第３波は、第６波及び第７波を含む。前記第６波の周波数と前記第７波の周波数との差の絶対値は、前記第１固有周波数と前記第２固有周波数との差の絶対値０．９５倍以上１．０５倍以下である。
第１実施形態に係る電子回路及び計算装置を例示する模式図である。 第１実施形態に係る電子回路の一部を例示する模式的断面図である。 第１実施形態に係る電子回路及び計算装置を例示する模式図である。
以下に、本発明の実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る電子回路及び計算装置を例示する模式図である。
図１に示すように、実施形態に係る電子回路１５１は、超伝導素子５０及び供給部６０を含む。この例では、電子回路１５１は、制御部７０をさらに含む。制御部７０は、電子回路１５１とは別に設けられても良い。
実施形態に係る計算装置２５１は、上記の電子回路１５１、第１量子ビット１０、及び第２量子ビット２０を含む。第１量子ビット１０は、第１固有周波数を有する。第２量子ビット２０は、第２固有周波数を有する。第２固有周波数は、第１固有周波数とは異なる。
超伝導素子５０は、第１導電部材５１及び第２導電部材５２を含む。第１導電部材５１は、第１端部Ｔ１、第２端部Ｔ２及び第１部分５１ｐを含む。第１部分５１ｐは、第１端部Ｔ１と第２端部Ｔ２との間に設けられる。第１端部Ｔ１は、第１固有周波数を有する上記の第１量子ビット１０に容量結合される。第２端部Ｔ２は、第２固有周波数を有する上記の第２量子ビット２０に容量結合される。電子回路１５１は、例えば、カプラ（例えばチューナブルカプラ）である。例えば、第１導電部材５１は、ジョセフソン接合を含まない。例えば、第１導電部材５１における任意の２点間の臨界電流は十分大きい。この臨界電流は、例えば、０．１ｍＡよりも大きい。例えば、第１導電部材５１における１つの部分と別の１つの部分と間の臨界電流は十分大きい。例えば、第１端部Ｔ１と第２端部Ｔ２との間の臨界電流は十分大きい。
第２導電部材５２は、第３端部Ｔ３、第４端部Ｔ４及びジョセフソン接合Ｊ１を含む。第４端部Ｔ４は、第１部分５１ｐと容量結合する。例えば、第１部分５１ｐと第４端部Ｔ４との間に部材間キャパシタンス５５ａが設けられる。例えば、超伝導素子５０は、部材間キャパシタンス５５ａを含む。ジョセフソン接合Ｊ１は、第３端部Ｔ３と第４端部Ｔ４との間に設けられる。
供給部６０は、第３端部Ｔ３にマイクロ波６０ｗを供給する。供給部６０は、例えば、マイクロ波供給部である。
１つの例（第１例）において、マイクロ波６０ｗは、第１波を含む。この第１波の周波数は、第１固有周波数及び第２固有周波数の平均値と実質的に等しい。第１固有周波数の固有角周波数を第１固有角周波数ω１とする。第２固有周波数の固有角周波数を第２固有角周波数ω２とする。第１波の角周波数を第１角周波数ωｄとする。例えば、ωｄ＝（ω１＋ω２）／２の関係が実質的に満たされる。
例えば、第１波の周波数は、第１固有周波数及び第２固有周波数の和の１／２の０．９５倍以上１．０５倍以下である。
別の例（第２例）において、マイクロ波６０ｗは、第２波を含む。第２波は、第４波及び第５波を含む。第４波の周波数、及び、第５波の周波数の和は、第１固有周波数及び第２固有周波数の和と実質的に等しい。第４波の角周波数を第４角周波数ωｄ４とする。第５波の角周波数を第５角周波数ωｄ５とする。例えば、ωｄ４＋ωｄ５＝ω１＋ω２の関係が実質的に満たされる。
例えば、第４波の周波数、及び、第５波の周波数の和は、第１固有周波数及び第２固有周波数の和の０．９５倍以上１．０５倍以下である。
別の例（第３例）において、マイクロ波６０ｗは、第３波を含む。第３波は、第６波及び第７波を含む。第６波の周波数と第７波の周波数との差の絶対値は、第１固有周波数と第２固有周波数との差の絶対値と実質的に等しい。第６波の角周波数を第６角周波数ωｄ６とする。第７波の角周波数を第７角周波数ωｄ７とする。例えば、例えば、ωｄ６−ωｄ７＝ω１−ω２の関係が実質的に満たされる。第１固有角周波数ω１と第２固有角周波数ω２とは、互いに入れ替えが可能である。第６角周波数ωｄ６と第７角周波数ωｄ７とは、互いに入れ替えが可能である。
例えば、第６波の周波数と第７波の周波数との差の絶対値は、第１固有周波数と第２固有周波数との差の絶対値０．９５倍以上１．０５倍以下である。
例えば、マイクロ波６０ｗは、上記の第１〜第３波のいずれかを含む。
このような電子回路１５１により、互いに固有周波数が異なる第１量子ビット１０及び第２量子ビット２０をカップリングできる。固有周波数が異なるため、クロストークの影響が抑制できる。
制御部７０は、上記の第１〜第３波のいずれかの振幅及び位相の少なくともいずれかを制御する。これにより、カップリングの状態を制御できる。例えば、カップリングの強さ（例えばカップリング係数）を調整できる。例えば、カップリング係数の位相が制御できる。
超伝導素子５０の第１端部Ｔ１は、第１量子ビット１０と容量結合する。第２端部Ｔ２は、第２量子ビット２０と容量結合する。例えば、第１端部Ｔ１と第１量子ビット１０との間の容量結合は、第１結合用キャパシタンス１０Ｃで行われる。第２端部Ｔ２と第２量子ビット２０との間の容量結合は、第２結合用キャパシタンス２０Ｃで行われる。第１結合用キャパシタンス１０Ｃ及び第２結合用キャパシタンス２０Ｃは、電子回路１５１に含まれても良い。これらのキャパシタンスは、電子回路１５１とは別に設けられても良い。
第３端部Ｔ３と供給部６０とは、容量結合する。電子回路１５１は、第３端部キャパシタンス５５ｃ（図１参照）をさらに含んでも良い。第３端部キャパシタンス５５ｃは、第３端部Ｔ３と供給部６０との間に設けられる。第３端部キャパシタンス５５ｃは、超伝導素子５０及び供給部６０のいずれかに含まれても良い。
例えば、超伝導を利用した量子計算機の研究開発が行われている。量子計算機に含まれる量子ビットの１つの例において、例えば、ジョセフソン接合の非調和性（エネルギー準位の間隔が不均一であること）を利用して、基底状態と第１励起状態とが、量子ビットにおける２つの状態とされる。この場合、基底状態と第１励起状態との間のエネルギー差が、量子ビットの固有周波数に対応する。別の例において、共振器または発振器の光子数状態の重ね合わせ状態のうちの２つ（例えば位相が互いに反対の２つのコヒーレント状態）が、量子ビットにおける２つの状態とされる。この場合、共振器の共振周波数、または、発振器の発振周波数が、量子ビットの固有周波数に対応する。
これらの量子ビットにおいて、複数の量子ビットのカップリング強度（カップリング係数）を調整できるチューナブルカプラがある。
チューナブルカプラにおいて、例えば、損失が低いことが望まれる。実施形態においては、例えば、第１導電部材５１は、ジョセフソン接合を含まない。例えば、第１導電部材５１における任意の２点間の臨界電流は、十分大きい（例えば、０．１ｍＡよりも大きい）。これにより、第１導電部材５１において、ジョセフソン素子に起因する損失が生じない。実施形態によれば、低損失なチューナブルカプラが提供できる。
実施形態に係る電子回路１５１で結合される電子素子は、例えば、量子ビット（第１量子ビット１０及び第２量子ビット２０など）である。量子ビットのそれぞれにおいて、固有の周波数（または固有角周波数）がある。例えば、基底状態と第１励起状態とを用いる量子ビットにおいて、基底状態と、第１励起状態と、のエネルギー差をプランク定数で割った周波数が、量子ビットの固有の周波数に対応する。
電子回路１５１で結合される電子素子が共振器である場合は、共振周波数が固有の周波数となる。電子回路１５１で結合される電子素子が発振器である場合は、発振周波数が固有周波数となる。
実施形態に係る電子回路１５１（例えば、チューナブルカプラ）は、固有周波数の異なる量子ビット（電子素子）を結合できる。このため、クロストークの影響を低減できる。
実施形態に係る電子回路１５１（例えば、チューナブルカプラ）は、超伝導素子５０を含む。超伝導素子５０は、例えば、３次の非線形性を有する非線形マイクロ波素子を含む。非線形マイクロ波素子（超伝導素子５０）は、キャパシタンス（第１結合用キャパシタンス１０Ｃ及び第２結合用キャパシタンス２０Ｃなど）を介して、第１量子ビット１０及び第２量子ビット２０と結合する。
非線形マイクロ波素子（超伝導素子５０）は、ジョセフソン接合を含む。これにより、３次の非線形性が得られる。この非線形マイクロ波素子に、第３端部キャパシタンス５５ｃを介して、上記のマイクロ波６０ｗが供給される。
例えば、４光波混合過程を利用して、２つの量子ビットの結合が得られる。結合係数は、例えば、供給するマイクロ波の振幅及び位相の少なくともいずれかにより、調整できる。
実施形態において、例えば、第１部分５１ｐと第４端部Ｔ４との間の部材間キャパシタンス５５ａは、第１端部Ｔ１と第１量子ビット１０との間の第１結合用キャパシタンス１０Ｃよりも大きいことが好ましい。例えば、部材間キャパシタンス５５ａは、第２端部Ｔ２と第２量子ビット２０との間の第２結合用キャパシタンス２０Ｃよりも大きいことが好ましい。これにより、例えば、クロストークを抑制しつつ、結合を大きくできる。
例えば、部材間キャパシタンス５５ａは、第１結合用キャパシタンス１０Ｃの２倍以上である。例えば、部材間キャパシタンス５５ａは、第２結合用キャパシタンス２０Ｃの２倍以上である。
既に説明したように、実施形態において、第１導電部材５１は、ジョセフソン接合を含まない。例えば、第１端部Ｔ１と第２端部Ｔ２との間の臨界電流は、十分大きい（例えば、０．１ｍＡよりも大きい）。
実施形態において、第１固有周波数と第２固有周波数との差の絶対値は、例えば、第１導電部材５１を介した、第１量子ビットと第２量子ビットとの間の容量結合の結合係数の絶対値の２倍以上である。
以下、非線形マイクロ波素子（超伝導素子５０）の例について説明する。以下の図において、「×」の印は、ジョセフソン接合を表す。以下の図において、ジョセフソン接合の両端の間のキャパシタンスは、省略される。
図２は、第１実施形態に係る電子回路の一部を例示する模式的断面図である。
図２に示すように、第２導電部材５２において、導電膜３１Ａ、導電膜３１Ｂ及び絶縁膜３１Ｉが設けられる。これらの膜は、例えば、基体５ｓの上に設けられる。導電膜３１Ａの１つの端部は、第３端部Ｔ３となる。導電膜３１Ｂの１つの端部は、第４端部Ｔ４となる。絶縁膜３１Ｉは、導電膜３１Ａの別の端部と、導電膜３１Ｂの別の端部と、の間に設けられる。絶縁膜３１Ｉを含む部分が、ジョセフソン接合Ｊ１となる。
以下、電子回路１５１及び計算装置２５１の例について説明する。
図３は、第１実施形態に係る電子回路及び計算装置を例示する模式図である。
図３に示すように、電子回路１５１は、超伝導素子５０を含む。図３において、供給部６０は省略されている。超伝導素子５０に、第１導電部材５１及び第２導電部材５２が設けられている。第１導電部材５１の第１部分５１ｐと、第２導電部材５２の第４端部Ｔ４と、は、例えば、インターデジタル構造を有している。第１部分５１ｐと第４端部Ｔ４との間に、部材間キャパシタンス５５ａが形成される。第４端部Ｔ４は、導電膜３１Ａの一部に対応する。第２導電部材５２の第３端部Ｔ３は、導電膜３１Ｂの一部に対応する。導電膜３１Ａと導電膜３１Ｂとの間に、ジョセフソン接合Ｊ１が形成される。
この例では、第３導電部材５３が設けられる。第３導電部材５３と第３端部Ｔ３との間に、第３端部キャパシタンス５５ｃが形成される。この例では、マイクロ波６０ｗは、第３導電部材５３に供給される。第３端部キャパシタンス５５ｃを介して、マイクロ波６０ｗが第３端部Ｔ３に供給される。
例えば、第１量子ビット１０は、第１量子ビット導電体１１と、ジョセフソン接合１０Ｊを含む。例えば、固定電位（例えば、グランド電位ＧＮＤ）と、ジョセフソン接合１０Ｊと、の間にキャパシタンス１１Ｃが設けられる。キャパシタンス１１Ｃと第１量子ビット導電体１１との間に、ジョセフソン接合１０Ｊが設けられる。第１量子ビット導電体１１と、第１端部Ｔ１と、の間に、第１結合用キャパシタンス１０Ｃが設けられる。
例えば、第２量子ビット２０は、第２量子ビット導電体２１と、ジョセフソン接合２０Ｊを含む。例えば、固定電位（例えば、グランド電位ＧＮＤ）と、ジョセフソン接合２０Ｊと、の間にキャパシタンス２１Ｃが設けられる。キャパシタンス２１Ｃと第２量子ビット導電体２１との間に、ジョセフソン接合２０Ｊが設けられる。第２量子ビット導電体２１と、第２端部Ｔ２と、の間に、第２結合用キャパシタンス２０Ｃが設けられる。
実施形態によれば、カップリング係数が調整可能なカプラに応用できる電子回路及び計算装置を提供できる。
以上、例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの例に限定されるものではない。例えば、電子回路または発振器に含まれる超伝導素子、供給部及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
各例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
本発明の実施の形態として上述した電子回路及び計算装置を基にして、当業者が適宜設計変更して実施し得る全ての電子回路及び計算装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１量子ビット、 １０Ｃ…第１結合用キャパシタンス、 １０Ｊ…ジョセフソン接合、 １１…第１量子ビット導電体、 １１Ｃ…キャパシタンス、 ２０…第２量子ビット、 ２０Ｃ…第２結合用キャパシタンス、 ２０Ｊ…ジョセフソン接合、 ２１…第２量子ビット導電体、 ２１Ｃ…キャパシタンス、 ３１Ａ…導電膜、 ３１Ｂ…導電膜、 ３１Ｉ…絶縁膜、 ５０…超伝導素子、 ５１…第１導電部材、 ５１ｐ…第１部分、 ５２…第２導電部材、 ５３…第３導電部材、 ５５ａ…部材間キャパシタンス、 ５５ｃ…第３端部キャパシタンス、 ６０…供給部、 ６０ｗ…マイクロ波、 ７０…制御部、 １５１…電子回路、 ２５１…計算装置、 Ｊ１…ジョセフソン接合、 Ｔ１〜Ｔ４…第１〜第４端部

Claims (9)

  1. 第１導電部材及び第２導電部材を含む超伝導素子であって、前記第１導電部材は、第１固有周波数を有する第１量子ビットに容量結合される第１端部と、第２固有周波数を有する第２量子ビットに容量結合される第２端部と、前記第１端部と前記第２端部との間の第１部分と、を含み、前記第２導電部材は、第３端部と、前記第１部分と容量結合する第４端部と、前記第３端部と前記第４端部との間に設けられたジョセフソン接合と、を含む、前記超伝導素子と、
    前記第３端部にマイクロ波を供給する供給部と、
    を備え、
    前記マイクロ波は、第１波、第２波及び第３波のいずれかを含み、
    前記第１波の周波数は、前記第１固有周波数及び前記第２固有周波数の和の１／２の０．９５倍以上１．０５倍以下であり、
    前記第２波は、第４波及び第５波を含み、前記第４波の周波数及び前記第５波の周波数の和は、前記第１固有周波数及び前記第２固有周波数の和の０．９５倍以上１．０５倍以下であり、
    前記第３波は、第６波及び第７波を含み、前記第６波の周波数と前記第７波の周波数との差の絶対値は、前記第１固有周波数と前記第２固有周波数との差の絶対値０．９５倍以上１．０５倍以下である、電子回路。
  2. 前記第１導電部材は、ジョセフソン接合を含まない、請求項１記載の電子回路。
  3. 前記第１部分と前記第４端部との間の部材間キャパシタンスは、前記第１端部と前記第１量子ビットとの間の第１結合用キャパシタンスよりも大きい、請求項１または２に記載の電子回路。
  4. 前記部材間キャパシタンスは、前記第１結合用キャパシタンスの２倍以上である、請求項３記載の電子回路。
  5. 前記部材間キャパシタンスは、前記第２端部と前記第２量子ビットとの間の第２結合用キャパシタンスよりも大きい、請求項３または４に記載の電子回路。
  6. 前記部材間キャパシタンスは、前記第２結合用キャパシタンスの２倍以上である、請求項５記載の電子回路。
  7. 前記第３端部と前記供給部との間に設けられた第３端部キャパシタンスをさらに備えた、請求項１〜６のいずれか１つに記載の電子回路。
  8. 前記第１波、前記第２波及び前記第３波の前記いずれかの振幅及び位相の少なくともいずれかを制御する制御部をさらに備えた、請求項１〜７のいずれか１つに記載の電子回路。
  9. 請求項１〜８のいずれか１つに記載の電子回路と、
    前記第１量子ビットと、
    前記第２量子ビットと、
    を備えた計算装置。
JP2018170581A 2018-09-12 2018-09-12 電子回路及び計算装置 Active JP6856592B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018170581A JP6856592B2 (ja) 2018-09-12 2018-09-12 電子回路及び計算装置
US16/276,650 US10734569B2 (en) 2018-09-12 2019-02-15 Electronic circuit and calculating device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018170581A JP6856592B2 (ja) 2018-09-12 2018-09-12 電子回路及び計算装置

Publications (2)

Publication Number Publication Date
JP2020043259A true JP2020043259A (ja) 2020-03-19
JP6856592B2 JP6856592B2 (ja) 2021-04-07

Family

ID=69720101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018170581A Active JP6856592B2 (ja) 2018-09-12 2018-09-12 電子回路及び計算装置

Country Status (2)

Country Link
US (1) US10734569B2 (ja)
JP (1) JP6856592B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11105866B2 (en) * 2018-06-05 2021-08-31 D-Wave Systems Inc. Dynamical isolation of a cryogenic processor
US11839164B2 (en) * 2019-08-19 2023-12-05 D-Wave Systems Inc. Systems and methods for addressing devices in a superconducting circuit
CN111931941B (zh) * 2020-07-15 2021-09-17 北京百度网讯科技有限公司 高保真度超导电路结构及超导量子芯片、超导量子计算机

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287933A (ja) * 2006-04-17 2007-11-01 Nec Corp 量子ビット可変結合方法、それを適用した量子演算回路及び可変結合器、並びに量子計算機
WO2017127205A1 (en) * 2016-01-21 2017-07-27 Northrop Grumman Systems Corporation Tunable bus-mediated coupling between remote qubits
WO2017222806A1 (en) * 2016-06-24 2017-12-28 Northrop Grumman Systems Corporation Superconducting tunable coupler
JP2018516456A (ja) * 2015-04-17 2018-06-21 イェール ユニバーシティーＹａｌｅ Ｕｎｉｖｅｒｓｉｔｙ 無線ジョセフソンパラメトリック変換器
JP2018533106A (ja) * 2015-08-13 2018-11-08 ディー−ウェイブ システムズ，インコーポレイテッド 量子装置間の高次相互作用を生成および使用するためのシステムおよび方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268576B2 (en) * 2004-11-08 2007-09-11 D-Wave Systems Inc. Superconducting qubit with a plurality of capacitive couplings
US7847615B2 (en) * 2006-09-05 2010-12-07 Nec Corporation Quantum bit variable coupling method, quantum computing circuit using the method, and variable coupler
CA2672695A1 (en) * 2007-01-23 2008-07-31 D-Wave Systems, Inc. Systems, devices, and methods for controllably coupling qubits
US7880529B2 (en) * 2007-09-25 2011-02-01 D-Wave Systems Inc. Systems, devices, and methods for controllably coupling qubits
EP3092607B1 (en) * 2014-01-06 2022-03-30 Google LLC Constructing and programming quantum hardware for robust quantum annealing processes
WO2015178991A2 (en) 2014-02-28 2015-11-26 Rigetti & Co., Inc. Operating a multi-dimensional array of qubit devices
US10250271B2 (en) 2015-10-07 2019-04-02 Kabushiki Kaisha Toshiba Quantum computation apparatus and quantum computation method
JP6530326B2 (ja) 2015-10-07 2019-06-12 株式会社東芝 量子計算装置、及び、方法
US10467544B2 (en) * 2015-12-31 2019-11-05 International Business Machines Corporation Multi-qubit tunable coupling architecture using fixed-frequency superconducting qubits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287933A (ja) * 2006-04-17 2007-11-01 Nec Corp 量子ビット可変結合方法、それを適用した量子演算回路及び可変結合器、並びに量子計算機
JP2018516456A (ja) * 2015-04-17 2018-06-21 イェール ユニバーシティーＹａｌｅ Ｕｎｉｖｅｒｓｉｔｙ 無線ジョセフソンパラメトリック変換器
JP2018533106A (ja) * 2015-08-13 2018-11-08 ディー−ウェイブ システムズ，インコーポレイテッド 量子装置間の高次相互作用を生成および使用するためのシステムおよび方法
WO2017127205A1 (en) * 2016-01-21 2017-07-27 Northrop Grumman Systems Corporation Tunable bus-mediated coupling between remote qubits
WO2017222806A1 (en) * 2016-06-24 2017-12-28 Northrop Grumman Systems Corporation Superconducting tunable coupler

Also Published As

Publication number Publication date
US20200083423A1 (en) 2020-03-12
US10734569B2 (en) 2020-08-04
JP6856592B2 (ja) 2021-04-07

Similar Documents

Publication Publication Date Title
Lescanne et al. Exponential suppression of bit-flips in a qubit encoded in an oscillator
Georges et al. Impact of the electrical connection of spin transfer nano-oscillators on their synchronization: an analytical study
US10090043B2 (en) Providing controlled pulses for quantum computing
JP2020043259A (ja) 電子回路及び計算装置
US9059674B2 (en) Multi-tunable superconducting circuits
Persson et al. Phase-locked spin torque oscillators: Impact of device variability and time delay
JP2018500784A (ja) キュービットと共振器との間の混合結合
JP6776187B2 (ja) 電子回路、発振器、量子ビット及び計算装置
US20230142878A1 (en) Superconducting quantum circuit
JP2021118342A (ja) 超伝導回路用ダイポール素子
Abdelshafy et al. Distributed degenerate band edge oscillator
Oshmarin et al. New oscillator concept based on band edge degeneracy in lumped double‐ladder circuits
JP2019036625A (ja) 超伝導磁束量子ビット制御装置
WO2021014891A1 (ja) 共振器、発振器、及び量子計算機
JP2018011022A (ja) 発振装置、計算装置及び測定方法
Pankratov et al. Oscillations in Josephson transmission line stimulated by load in the presence of noise
Lee et al. Linearly frequency‐tunable and low‐phase noise ring VCO using varactors with optimally‐spaced bias voltages
WO2023126497A1 (en) Non-linear superconducting quantum circuit
US20230401475A1 (en) Multimode coupler to control interaction between quantum bits
JP2020047999A (ja) 電子回路、発振器、及び計算装置
Sun et al. A 190.3‐dBc/Hz FoM 16‐GHz rotary travelling‐wave oscillator with reliable direction control
WO2021014889A1 (ja) 超伝導回路及び量子計算機
JP2021132188A (ja) 計算装置
US3143657A (en) Parametrons
Chen et al. Fast and high-fidelity generation of photonic Greenberger-Horne-Zeilinger states in circuit QED

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210318

R151 Written notification of patent or utility model registration

Ref document number: 6856592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151