JP2020043232A - Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer - Google Patents
Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer Download PDFInfo
- Publication number
- JP2020043232A JP2020043232A JP2018169720A JP2018169720A JP2020043232A JP 2020043232 A JP2020043232 A JP 2020043232A JP 2018169720 A JP2018169720 A JP 2018169720A JP 2018169720 A JP2018169720 A JP 2018169720A JP 2020043232 A JP2020043232 A JP 2020043232A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- epitaxial
- carbon
- diffusion layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 219
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 219
- 239000010703 silicon Substances 0.000 title claims abstract description 219
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 178
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 177
- 239000010410 layer Substances 0.000 claims abstract description 167
- 238000009792 diffusion process Methods 0.000 claims abstract description 111
- 239000002344 surface layer Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000012298 atmosphere Substances 0.000 claims abstract description 16
- 235000012431 wafers Nutrition 0.000 claims description 199
- 238000010438 heat treatment Methods 0.000 claims description 54
- 239000007789 gas Substances 0.000 claims description 43
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 31
- 239000001257 hydrogen Substances 0.000 claims description 25
- 229910052739 hydrogen Inorganic materials 0.000 claims description 25
- 230000001681 protective effect Effects 0.000 claims description 9
- 230000007547 defect Effects 0.000 abstract description 34
- 238000005247 gettering Methods 0.000 abstract description 34
- 230000015572 biosynthetic process Effects 0.000 abstract description 29
- 230000000052 comparative effect Effects 0.000 description 21
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 229910001385 heavy metal Inorganic materials 0.000 description 5
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 4
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- -1 carbon ions Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000001294 propane Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/02—Pretreatment of the material to be coated
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02447—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02634—Homoepitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
本発明は、エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハに関する。 The present invention relates to a method for manufacturing an epitaxial silicon wafer and an epitaxial silicon wafer.
従来、半導体デバイスの基板としてシリコンウェーハが広く使用されているが、シリコンウェーハ中に重金属が混入すると、ポーズタイム不良、リテンション不良、接合リーク不良、酸化膜の絶縁破壊といったデバイス特性に著しい悪影響をもたらす。そのため、重金属を捕獲するためのゲッタリング層をウェーハ内部に形成することによって、デバイス形成領域に重金属が拡散するのを抑制している。ここで、チタンやモリブデンなどの拡散速度が遅い重金属を捕獲できるよう、デバイス形成領域の直下にゲッタリング層を形成することが肝要である。 Conventionally, silicon wafers have been widely used as substrates for semiconductor devices. However, if heavy metals are mixed into silicon wafers, device characteristics such as a pause time defect, a retention defect, a junction leak defect, and a dielectric breakdown of an oxide film are significantly adversely affected. . Therefore, by forming a gettering layer for capturing the heavy metal inside the wafer, the diffusion of the heavy metal into the device formation region is suppressed. Here, it is important to form a gettering layer immediately below the device formation region so that heavy metals such as titanium and molybdenum with a low diffusion rate can be captured.
また近年、デバイス形成領域には結晶欠陥が存在しないことが要求されており、シリコンウェーハ上にシリコンエピタキシャル層が形成されたエピタキシャルシリコンウェーハが基板として使用されている。エピタキシャルシリコンウェーハにおいては、例えばシリコンウェーハの表層部にゲッタリング層を形成した後、CVD法などによってゲッタリング層上にシリコンエピタキシャル層が形成される。 In recent years, it has been required that no crystal defects exist in the device formation region, and an epitaxial silicon wafer having a silicon epitaxial layer formed on a silicon wafer has been used as a substrate. In an epitaxial silicon wafer, for example, after a gettering layer is formed on a surface layer portion of a silicon wafer, a silicon epitaxial layer is formed on the gettering layer by a CVD method or the like.
上記ゲッタリング層を形成する方法の1つに、イオン注入法がある。例えば、特許文献1には、炭素イオンをシリコンウェーハ表面に注入してウェーハの表層部に高濃度の炭素を含むゲッタリング層を形成し、形成したゲッタリング層の上にシリコンエピタキシャル層を形成する方法が記載されている。
One of the methods for forming the gettering layer is an ion implantation method. For example, in
イオン注入法によってシリコンエピタキシャル層の直下にゲッタリング層を形成するためには、イオンをシリコンウェーハの表面からより浅い位置に注入する必要がある。しかし、イオンをウェーハ表面から浅い位置に注入すると、ウェーハ表面には注入欠陥が形成され、その上に形成されるエピタキシャル層に多数のエピタキシャル欠陥が形成される。 In order to form the gettering layer directly below the silicon epitaxial layer by the ion implantation method, it is necessary to implant ions into a shallower position from the surface of the silicon wafer. However, when ions are implanted at a position shallow from the wafer surface, implantation defects are formed on the wafer surface, and a large number of epitaxial defects are formed on the epitaxial layer formed thereon.
また、ゲッタリング層を形成する他の方法として、炭素含有ガス雰囲気下でシリコンウェーハに対して熱処理を施して炭素をシリコンウェーハの内部に拡散させ、形成された炭素拡散層をゲッタリング層として使用する方法が提案されている。例えば、特許文献2には、1000℃以上1200℃以下の温度にてシリコンウェーハ上に炭素を含むガスを供給して熱分解された炭素を含むガスの層を形成し、その上にエピタキシャル層を形成することによって、エピタキシャル層の直下にゲッタリング層を有するエピタキシャルウェーハの製造方法について記載されている。 As another method of forming a gettering layer, heat treatment is performed on a silicon wafer in a carbon-containing gas atmosphere to diffuse carbon into the inside of the silicon wafer, and the formed carbon diffusion layer is used as a gettering layer. A way to do that has been proposed. For example, Patent Document 2 discloses that a gas containing carbon is supplied to a silicon wafer at a temperature of 1000 ° C. or more and 1200 ° C. or less to form a layer of a gas containing pyrolyzed carbon, and an epitaxial layer is formed thereon. A method for manufacturing an epitaxial wafer having a gettering layer immediately below the epitaxial layer by forming the epitaxial wafer is described.
さらに、特許文献3には、炭素を含む溶液中にシリコンウェーハを浸漬してシリコンウェーハの表面に炭素含有膜を形成し、次いでシリコンウェーハを500℃〜750℃の温度で熱処理して炭素含有膜中の炭素をシリコンウェーハの表層部に熱拡散させた後、形成された炭素拡散層の上にエピタキシャル層を形成するエピタキシャルウェーハの製造方法が記載されている。 Further, in Patent Document 3, a carbon-containing film is formed by immersing a silicon wafer in a solution containing carbon to form a carbon-containing film on the surface of the silicon wafer, and then heat-treating the silicon wafer at a temperature of 500 ° C. to 750 ° C. It describes a method of manufacturing an epitaxial wafer in which carbon inside is thermally diffused to a surface layer portion of a silicon wafer, and then an epitaxial layer is formed on the formed carbon diffusion layer.
しかしながら、特許文献2に記載された方法で製造されたエピタキシャルウェーハにおいても、多数のエピタキシャル欠陥が形成されていることが分かった。また、特許文献3に記載の方法で製造されたエピタキシャルウェーハについては、ゲッタリング能力が不十分であることが分かった。 However, it was found that many epitaxial defects were also formed in the epitaxial wafer manufactured by the method described in Patent Document 2. Further, it was found that the gettering ability of the epitaxial wafer manufactured by the method described in Patent Document 3 was insufficient.
そこで、本発明の目的は、エピタキシャル欠陥の形成を抑制しつつ、高いゲッタリング能力を有するエピタキシャルシリコンウェーハを製造することができる方法およびエピタキシャルシリコンウェーハを提供することにある。 Therefore, an object of the present invention is to provide a method and an epitaxial silicon wafer capable of manufacturing an epitaxial silicon wafer having high gettering ability while suppressing formation of epitaxial defects.
上記課題を解決する本発明は以下の通りである。
[1]おもて面、裏面およびエッジ領域を有するシリコンウェーハに対して炭素含有ガス雰囲気下で800℃以上980℃以下の温度にて熱処理を施し、前記シリコンウェーハの少なくとも前記おもて面側の表層部に炭素拡散層を形成する第1工程と、
前記シリコンウェーハの前記おもて面側の表層部に形成した炭素拡散層上にシリコンエピタキシャル層を900℃以上1000℃以下の温度にて形成する第2工程と、
を含むことを特徴とするエピタキシャルシリコンウェーハの製造方法。
The present invention for solving the above problems is as follows.
[1] A silicon wafer having a front surface, a back surface, and an edge region is subjected to a heat treatment at a temperature of 800 ° C. or more and 980 ° C. or less in a carbon-containing gas atmosphere, and at least the front surface side of the silicon wafer. A first step of forming a carbon diffusion layer on the surface layer portion of
A second step of forming a silicon epitaxial layer at a temperature of 900 ° C. or more and 1000 ° C. or less on the carbon diffusion layer formed on the surface layer on the front surface side of the silicon wafer;
A method for producing an epitaxial silicon wafer, comprising:
[2]前記第1工程において、前記炭素拡散層を前記シリコンウェーハの前記おもて面側の表層部のみに形成する、前記[1]に記載のエピタキシャルシリコンウェーハの製造方法。 [2] The method for manufacturing an epitaxial silicon wafer according to [1], wherein, in the first step, the carbon diffusion layer is formed only on a surface layer on the front surface side of the silicon wafer.
[3]前記第1工程の前に前記シリコンウェーハの前記裏面の上に保護膜を形成する第3工程と、前記第2工程の前または後に前記保護膜を除去する第4工程とをさらに有する、前記[2]に記載のエピタキシャルシリコンウェーハの製造方法。 [3] The method further includes a third step of forming a protective film on the back surface of the silicon wafer before the first step, and a fourth step of removing the protective film before or after the second step. The method for manufacturing an epitaxial silicon wafer according to the above [2].
[4]前記第1工程において、前記炭素拡散層を前記シリコンウェーハの前記おもて面側および前記裏面側の双方の表層部に形成し、
前記第2工程の前または後に前記裏面側の表層部に形成された前記炭素拡散層を除去する第5工程をさらに有する、前記[2]に記載のエピタキシャルシリコンウェーハの製造方法。
[4] In the first step, the carbon diffusion layer is formed on both the front surface side and the rear surface side of the silicon wafer,
The method for producing an epitaxial silicon wafer according to [2], further comprising: a fifth step of removing the carbon diffusion layer formed in the surface layer portion on the back surface side before or after the second step.
[5]前記第1工程において、裏面同士を重ね合わせた2枚のシリコンウェーハに対して、前記炭素拡散層を前記2枚のシリコンウェーハのそれぞれの少なくともおもて面側の表層部に形成し、
前記第1工程の後に、前記2枚のシリコンウェーハを剥離する第6工程をさらに有する、前記[2]に記載のエピタキシャルシリコンウェーハの製造方法。
[5] In the first step, the carbon diffusion layer is formed on at least the front surface side of each of the two silicon wafers with respect to the two silicon wafers whose back surfaces are overlapped with each other. ,
The method of manufacturing an epitaxial silicon wafer according to [2], further comprising: a sixth step of separating the two silicon wafers after the first step.
[6]前記第1工程の後かつ前記第2工程の前に前記シリコンウェーハの前記エッジ領域の表層部に形成された前記炭素拡散層を除去する第7工程をさらに有する、前記[1]〜[5]のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。 [6] The method according to any of [1] to [1], further including: a seventh step of removing the carbon diffusion layer formed on a surface portion of the edge region of the silicon wafer after the first step and before the second step. The method for producing an epitaxial silicon wafer according to any one of [5].
[7]前記第1工程は、前記第2工程を行うエピタキシャル成長炉内で行う、前記[1]〜[6]のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。 [7] The method for manufacturing an epitaxial silicon wafer according to any one of [1] to [6], wherein the first step is performed in an epitaxial growth furnace in which the second step is performed.
[8]前記第1工程は、前記シリコンウェーハを前記炭素含有ガスを導入可能な熱処理装置内に導入して行い、前記第2工程は、熱処理後の前記シリコンウェーハをエピタキシャル成長炉内に導入して行う、前記[1]〜[6]のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。 [8] The first step is to introduce the silicon wafer into a heat treatment apparatus capable of introducing the carbon-containing gas, and the second step is to introduce the silicon wafer after the heat treatment into an epitaxial growth furnace. The method for producing an epitaxial silicon wafer according to any one of the above [1] to [6].
[9]前記第1工程では前記炭素拡散層における炭素ピーク濃度が1×1017/cm3以上1×1020/cm3以下となるように熱処理を行い、
前記第2工程では前記炭素拡散層における水素ピーク濃度が1×1018atoms/cm3以上1×1020atoms/cm3以下となるようにエピタキシャル成長処理を行う、前記[1]〜[8]のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
[9] In the first step, heat treatment is performed so that a carbon peak concentration in the carbon diffusion layer is 1 × 10 17 / cm 3 or more and 1 × 10 20 / cm 3 or less.
In the second step, the epitaxial growth treatment is performed so that the hydrogen peak concentration in the carbon diffusion layer is 1 × 10 18 atoms / cm 3 or more and 1 × 10 20 atoms / cm 3 or less. The method for producing an epitaxial silicon wafer according to any one of the preceding claims.
[10]おもて面、裏面およびエッジ領域を有するシリコンウェーハの少なくとも前記おもて面側の表層部に形成された炭素拡散層と、
前記おもて面側の表層部の炭素拡散層上に形成されたシリコンエピタキシャル層と、
を有し、
前記炭素拡散層の炭素ピーク濃度が1×1017/cm3以上1×1020/cm3以下であり、
前記炭素拡散層の水素ピーク濃度が1×1018atoms/cm3以上1×1020atoms/cm3以下である
ことを特徴とするエピタキシャルシリコンウェーハ。
[10] a carbon diffusion layer formed at least on the front surface side of a silicon wafer having a front surface, a back surface, and an edge region;
A silicon epitaxial layer formed on the carbon diffusion layer in the surface layer on the front side,
Has,
The carbon diffusion layer has a carbon peak concentration of 1 × 10 17 / cm 3 or more and 1 × 10 20 / cm 3 or less;
An epitaxial silicon wafer, wherein the carbon diffusion layer has a hydrogen peak concentration of 1 × 10 18 atoms / cm 3 or more and 1 × 10 20 atoms / cm 3 or less.
[11]前記炭素拡散層の厚みは200nm以下である、上記[10]に記載のエピタキシャルシリコンウェーハ。 [11] The epitaxial silicon wafer according to [10], wherein the carbon diffusion layer has a thickness of 200 nm or less.
[12]前記炭素拡散層は、前記おもて面側の表層部のみに形成されている、上記[10]または[11]に記載のエピタキシャルシリコンウェーハ。 [12] The epitaxial silicon wafer according to the above [10] or [11], wherein the carbon diffusion layer is formed only in the surface layer on the front surface side.
[13]前記炭素拡散層が前記エッジ領域の表層部に形成されていない、上記[10]〜[12]のいずれか一項に記載のエピタキシャルシリコンウェーハ。 [13] The epitaxial silicon wafer according to any one of [10] to [12], wherein the carbon diffusion layer is not formed on a surface portion of the edge region.
本発明によれば、エピタキシャル欠陥の形成を抑制しつつ、高いゲッタリング能力を有するエピタキシャルシリコンウェーハを製造することができる。 According to the present invention, it is possible to manufacture an epitaxial silicon wafer having high gettering ability while suppressing formation of epitaxial defects.
(エピタキシャルシリコンウェーハの製造方法)
以下、図面を参照して本発明の実施形態について説明する。図1は、本発明によるエピタキシャルシリコンウェーハの製造方法のフローを示している。本発明によるエピタキシャルシリコンウェーハの製造方法は、おもて面11a、裏面11bおよびエッジ領域11cを有するシリコンウェーハ11に対して炭素含有ガス雰囲気下で800℃以上980℃以下の温度にて熱処理を施し、シリコンウェーハ11の少なくともおもて面11a側の表層部に炭素拡散層12を形成する第1工程と、シリコンウェーハ11のおもて面11a側の表層部に形成した炭素拡散層12上にシリコンエピタキシャル層13を900℃以上1000℃以下の温度にて形成する第2工程とを含むことを特徴とする。
(Method of manufacturing epitaxial silicon wafer)
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a flow of a method for manufacturing an epitaxial silicon wafer according to the present invention. In the method for producing an epitaxial silicon wafer according to the present invention, the
上述のように、特許文献2および3には、炭素をシリコンウェーハ内部に拡散させ、形成された炭素拡散層をゲッタリング層として使用する技術が提案されている。しかし、特許文献2の方法で製造されたエピタキシャルウェーハにはエピタキシャル欠陥が多数形成され、特許文献3の方法で製造されたエピタキシャルウェーハについては、ゲッタリング能力が不十分であった。 As described above, Patent Documents 2 and 3 propose a technique in which carbon is diffused into a silicon wafer and the formed carbon diffusion layer is used as a gettering layer. However, a large number of epitaxial defects are formed in the epitaxial wafer manufactured by the method of Patent Document 2, and the gettering ability of the epitaxial wafer manufactured by the method of Patent Document 3 is insufficient.
本発明者は、上記問題の原因について詳細に調査した。その結果、特許文献3の方法で得られたエピタキシャルウェーハのゲッタリング能力が不十分であった原因は、熱処理温度が500℃〜750℃と低いために、炭素含有膜中の炭素がウェーハ内に十分に拡散しなかったためであることが判明した。 The present inventors have investigated the cause of the above problem in detail. As a result, the gettering ability of the epitaxial wafer obtained by the method of Patent Document 3 was insufficient because the heat treatment temperature was as low as 500 ° C. to 750 ° C., so that carbon in the carbon-containing film was in the wafer. It turned out that this was not due to sufficient diffusion.
一方、特許文献2の方法で得られたエピタキシャルウェーハにおいてエピタキシャル欠陥が多数形成された原因は、熱処理によってシリコンウェーハの表層部に炭素拡散層が形成されるものの、熱処理温度が1000℃〜1200℃と高いために炭素拡散層を構成するシリコンが昇華し、残った炭素同士が結合して析出し、ウェーハ表層部の結晶構造が乱れたためであることが分かった。 On the other hand, the cause of the formation of a large number of epitaxial defects in the epitaxial wafer obtained by the method of Patent Document 2 is that although the carbon diffusion layer is formed on the surface layer of the silicon wafer by the heat treatment, the heat treatment temperature is 1000 ° C. to 1200 ° C. It was found that the silicon structure constituting the carbon diffusion layer was sublimated due to the high carbon content, and the remaining carbon was bonded and precipitated, and the crystal structure of the wafer surface layer was disturbed.
以上の検討によれば、特許文献3に記載された温度と、特許文献2に記載された温度との間の温度で熱処理を行うことにより、エピタキシャル欠陥の形成を抑制しつつ、ゲッタリング能力の高いエピタキシャルウェーハを製造できることが期待される。 According to the above study, by performing the heat treatment at a temperature between the temperature described in Patent Document 3 and the temperature described in Patent Document 2, it is possible to suppress the formation of epitaxial defects and to improve the gettering ability. It is expected that a high epitaxial wafer can be manufactured.
しかしながら、本発明者が上記温度範囲で熱処理を行ってエピタキシャルシリコンウェーハを製造したところ、依然として多数のエピタキシャル欠陥が形成されることが分かった。そこで、本発明者はその原因について調査した。その結果、炭素拡散層上に形成するシリコンエピタキシャル層の一般的な形成温度は1150℃程度であるが、この形成温度が高いために、炭素拡散層におけるシリコンが上述のように昇華し、炭素が析出したためであることが分かった。 However, when the inventor manufactured an epitaxial silicon wafer by performing heat treatment in the above temperature range, it was found that many epitaxial defects were still formed. Then, the present inventors investigated the cause. As a result, the general formation temperature of the silicon epitaxial layer formed on the carbon diffusion layer is about 1150 ° C., but since this formation temperature is high, silicon in the carbon diffusion layer sublimates as described above, and carbon is reduced. It was found that this was due to precipitation.
以上の検討から、本発明者は、エピタキシャル欠陥の形成を抑制しつつ、ゲッタリング能力の高いエピタキシャルシリコンウェーハを製造するためには、炭素含有ガス雰囲気下で炭素がシリコンウェーハの内部に十分に拡散しつつ、形成された炭素拡散層のシリコンが昇華して炭素が析出しない温度で行い、かつシリコンエピタキシャル層の形成についても、形成された炭素拡散層のシリコンが昇華して炭素が析出しない低温で行うことが必要であるとの結論に至った。 From the above study, the present inventors have found that in order to manufacture an epitaxial silicon wafer having a high gettering ability while suppressing the formation of epitaxial defects, carbon is sufficiently diffused into the inside of the silicon wafer in a carbon-containing gas atmosphere. While performing at a temperature at which silicon of the formed carbon diffusion layer sublimates and does not precipitate carbon, and also at a low temperature at which silicon of the formed carbon diffusion layer sublimates and does not precipitate carbon. We concluded that we needed to do it.
そして、本発明者が具体的な温度条件について鋭意検討した結果、炭素含有ガス雰囲気下でのシリコンウェーハの熱処理を800℃以上980以下の温度にて行い、かつシリコンエピタキシャル層の形成を900℃以上1000℃以下で行うことによって、エピタキシャル欠陥の形成を抑制しつつ、ゲッタリング能力の高いエピタキシャルシリコンウェーハが得られることを見出し、本発明を完成させたのである。以下、各工程について説明する。 As a result of the inventor's intensive study on specific temperature conditions, heat treatment of a silicon wafer in a carbon-containing gas atmosphere was performed at a temperature of 800 ° C. or more and 980 or less, and formation of a silicon epitaxial layer was performed at 900 ° C. or more. It has been found that by performing the treatment at a temperature of 1000 ° C. or less, an epitaxial silicon wafer having high gettering ability can be obtained while suppressing the formation of epitaxial defects, thereby completing the present invention. Hereinafter, each step will be described.
<第1工程>
まず、おもて面11a、裏面11bおよびエッジ領域11cを有するシリコンウェーハ11に対して炭素含有ガス雰囲気下で800℃以上980℃以下の温度にて熱処理を施し、シリコンウェーハ11の少なくともおもて面11a側の表層部に炭素拡散層12を形成する。
<First step>
First, the
シリコンウェーハ11としては、チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットに対して、ウェーハ加工を施して得られたものを使用することができる。より高いゲッタリング能力を得るために、シリコンウェーハ11に炭素および/または窒素を添加してもよい。また、任意の適切な不純物を添加して、n型またはp型としてもよい。シリコンウェーハ11の直径は、例えば200mmや300mm、450mmとすることができる。抵抗率についても、設計に応じて適切に設定することができる。
As the
本発明において、「炭素含有ガス雰囲気」とは炭素を含むガスで構成された雰囲気を意味している。上記炭素を含むガスとしては、メタンガス、エタンガス、プロパンガスなどを挙げることができる。中でもシリコンウェーハ11への炭素の反応効率向上の観点から、プロパンガスまたはエタンガスを用いることが好ましい。
In the present invention, "carbon-containing gas atmosphere" means an atmosphere composed of a gas containing carbon. Examples of the gas containing carbon include methane gas, ethane gas, and propane gas. Among them, it is preferable to use propane gas or ethane gas from the viewpoint of improving the reaction efficiency of carbon to the
また、シリコンウェーハ11の酸素濃度は、1×1017atom/cm3以上1×1018atom/cm3以下であることが好ましい。これにより、スリップの発生を抑制しつつ酸素析出起因のエピタキシャル欠陥の形成を抑制することができる。
Further, the oxygen concentration of the
上述のように、本発明においては、炭素含有ガス雰囲気下での熱処理温度は800℃以上980℃以下とすることが肝要である。熱処理温度が800℃未満の場合には、炭素含有ガス雰囲気を構成する炭素を含むガス、例えばメタンガスを分解させることができず、炭素をシリコンウェーハ11の表面からウェーハ内部に拡散させることができない。
As described above, in the present invention, it is important that the heat treatment temperature in a carbon-containing gas atmosphere be 800 ° C. or more and 980 ° C. or less. If the heat treatment temperature is lower than 800 ° C., a gas containing carbon, such as methane gas, constituting the carbon-containing gas atmosphere cannot be decomposed, and carbon cannot be diffused from the surface of the
一方、熱処理温度が980℃を超える場合には、熱エネルギーが高いために、形成された炭素拡散層12におけるシリコンが昇華する。その結果、炭素拡散層12に残った炭素同士が結合して析出し、シリコンの結晶構造が乱れて、炭素拡散層12の上に形成されるシリコンエピタキシャル層13におけるエピタキシャル欠陥が多数形成される。そこで、熱処理温度は800℃以上980℃以下とする。より好ましくは、熱処理温度は800℃以上950℃以下とする。
On the other hand, when the heat treatment temperature exceeds 980 ° C., silicon in the formed
上記範囲の温度で熱処理を行うことにより、シリコンウェーハ11の表層部の結晶構造を乱すことなく、炭素をウェーハ内部に拡散させて炭素拡散層12を形成することができる。そして、炭素拡散層12に含まれる炭素の濃度は1×1017/cm3以上1×1020/cm3以下となり、重金属のゲッタリングに十分な濃度の炭素を炭素拡散層12に含有させることができる。なお、上記炭素濃度は、シリコンウェーハ11の内部における最大濃度であり、炭素濃度はシリコンウェーハ11とシリコンエピタキシャル層13との界面で最大(ピーク)となる。
By performing the heat treatment at a temperature within the above range, the
また、熱処理時間は1分以上40分以下とすることが好ましい。熱処理時間を1分以上とすることにより、炭素含有ガス雰囲気中の炭素をシリコンウェーハ11の表面から十分に拡散させて、高濃度の炭素を含む炭素拡散層12をシリコンウェーハ11の表層部に形成することができる。熱処理時間を1分以上とすることにより、炭素拡散層12の厚みは20nm以上となる。また、熱処理時間を40分を超えて行っても、炭素のウェーハ内部への拡散は飽和する。そのため、熱処理時間の上限は、40分以下とすることが好ましい。形成される炭素拡散層12の厚みの上限は、概ね200nmである。
Further, the heat treatment time is preferably from 1 minute to 40 minutes. By setting the heat treatment time to 1 minute or more, carbon in the carbon-containing gas atmosphere is sufficiently diffused from the surface of the
なお、図2に示すように、シリコンウェーハ11のおもて面11a側の表層部のみならず、裏面11b側の表層部にも炭素拡散層12を形成し、形成された裏面11b側の表層部の炭素拡散層12についてもゲッタリング層として使用することによって、ゲッタリング能力をさらに高めることができる。
As shown in FIG. 2, the
また、炭素拡散層12は、シリコンウェーハ11のおもて面11a側の表層部のみに形成してもよい。これにより、炭素による汚染を抑制することができる。なお、炭素拡散層12は、エッジ領域11cに形成されていてもよい。
Further, the
炭素拡散層12のシリコンウェーハ11のおもて面11a側の表層部のみへの形成は、例えば、シリコンウェーハ11のエッジ領域11cを線接触で支えるタイプのサセプタではなく、図3に示すようなサセプタを用いて行うことができる。すなわち、図3に示したサセプタ20は、側壁21aと底面21bとで区画される凹部21を有し、底面21bがシリコンウェーハ11よりも大きな直径を有している。このようなサセプタ20の底面21b上にシリコンウェーハ11を配置して、底面21bに裏面11bを接触させた状態で熱処理を行うことにより、おもて面11a側の表層部のみに炭素拡散層12を形成することができる。
The formation of the
また、図4に示すように、シリコンウェーハ11の裏面11b上に保護膜14を形成し(第3工程)、保護膜14が形成された状態で上述した熱処理を行うことにより、炭素拡散層12をシリコンウェーハ11のおもて面11a側の表層部のみに形成することができる。形成した保護膜14は、後述する第2工程の前または後に、例えば研磨して除去することができる(第4工程)。また、保護膜14としては、炭素の拡散を防止できる膜であればよく、酸化膜や窒化膜などを適用することができる。
As shown in FIG. 4, a
さらに、シリコンウェーハ11のおもて面11a側および裏面11b側の双方の表層部に炭素拡散層12を一旦形成した後に、裏面11b側の表層部に形成された炭素拡散層12を除去することによって、おもて面11a側の表層部のみに炭素拡散層12を形成することもできる。裏面11b側の表層部に形成された炭素拡散層12の除去は、後述する第2工程の前または後に、例えば研磨して除去することができる(第5工程)。
Furthermore, after once forming the
さらにまた、炭素拡散層12をシリコンウェーハ11のおもて面11a側の表層部のみに形成させるために、図5に示すように、裏面11b同士を重ね合わせた2枚のシリコンウェーハ11を用意し、第1工程において炭素拡散層12を2枚のシリコンウェーハ11のそれぞれのおもて面11a側の表層部に形成してもよい。この場合、第1工程の後に2枚のシリコンウェーハを互いに剥離し(第6工程)、第2工程において、おもて面11a側の表層部に形成された炭素拡散層12の上にシリコンエピタキシャル層13を形成する。
Furthermore, in order to form the
なお、上述のように、炭素拡散層12をシリコンウェーハ11のおもて面11a側の表層部のみに形成する場合に、ウェーハ11の外周部が面取り加工されたエッジ領域11cの表層部にも炭素拡散層12が形成される。このエッジ領域11cに形成された炭素拡散層12の炭素は、その後のデバイスプロセス過程で実施される熱処理を受けることによってウェーハ外に外方拡散してしまい、シリコンエピタキシャル層(デバイス形成領域)13に炭素が取り込まれしまう惧れがある。そのため、後述する第2工程の前に、エッジ領域11cの表層部に形成された炭素拡散層12を除去することが好ましい(第7工程)。このエッジ領域11cの表層部に形成された炭素拡散層12は、研磨により除去することができる。
Note that, as described above, when the
上記第1工程は、後述する第2工程を行うエピタキシャル成長炉内で行うことができる。具体的には、まず、エピタキシャル成長炉にシリコンウェーハ11を導入し、炉内に水素ガスを導入して1100℃〜1150℃まで昇温して水素ベークを行い、シリコンウェーハ11表面の自然酸化膜を除去する。次いで、炉内の温度を800〜980℃の温度まで降温し、炉内に、水素ガス(キャリアガス)とともにメタンガスなどの炭素含有ガスを導入して、例えば1分間保持する。これにより、シリコンウェーハ11の表面から炭素をウェーハ内部に拡散させて、少なくともおもて面11a上に炭素拡散層12を形成することができる。引き続き、第2工程のシリコンエピタキシャル層13の形成を行うことができる。
The first step can be performed in an epitaxial growth furnace for performing a second step described later. Specifically, first, the
また、第1工程は、基板であるシリコンウェーハ11を炭素含有ガスを導入可能な専用の熱処理装置内に導入し、次いで炉内に炭素含有ガスを導入して炉内を炭素含有ガス雰囲気にした後、所定の熱処理温度まで昇温することにより行うことができる。熱処理装置は特に限定されず、縦型や横型のものを用いることができる。また、RTA装置のように1枚のウェーハを処理するものを用いてもよいが、多数枚のウェーハを同時に熱処理できるバッチ式の熱処理装置を用いることが好ましい。この場合、熱処理後のシリコンウェーハ11をエピタキシャル成長炉内に導入して第2工程を行うことができる。
In the first step, the
<第2工程>
次に、第1工程においておもて面11a側の表層部に形成した炭素拡散層12上に、シリコンエピタキシャル層13を900℃以上1000℃以下の温度にて形成する。これは、例えばCVD法などの気相成長法により行うことができる。
<Second step>
Next, a
具体的には、第1工程において炭素拡散層12が形成されたシリコンウェーハ11をエピタキシャル成長炉内に導入し、炉内に水素ガスを導入して1100〜1150℃程度に昇温し、水素ベークを行ってシリコンウェーハ11表面の自然酸化膜を除去する。次いで、例えば水素ガスをキャリアガスとし、モノシランガス(SiH4)、ジクロロシランガス(SiH2Cl2)などの、900℃以上1000℃以下で分解されるシラン系ガスをソースガスとして炉内に導入する。これにより、炭素拡散層12上にシリコンエピタキシャル層13を形成することができる。また、炭素拡散層12における水素濃度を増加させる観点からは、水素結合の多いモノシランガス(SiH4)を用いることが望ましい。
Specifically, the
シリコンエピタキシャル層13の厚みは、設計に応じて適切に設定できるが、例えば1〜15μmの範囲内とすることができる。また、シリコンエピタキシャル層13の抵抗率についても、設計に応じて適切に設定することができる。
The thickness of the
シリコンエピタキシャル層13の形成温度が900℃未満の場合には、ソースガスであるシラン系ガスの分解を良好に行うことができなくなる。また、シリコンエピタキシャル層13の形成温度が1000℃超えの場合には、第1工程において形成された炭素拡散層12におけるシリコンが昇華して炭素同士が結合して析出する。その結果、シリコンの結晶構造が乱れ、炭素拡散層12上に形成されるシリコンエピタキシャル層13にエピタキシャル欠陥が多数形成される。そこで、シリコンエピタキシャル層13の形成温度は900℃以上1000℃以下とする。
If the formation temperature of the
こうして、本発明によるエピタキシャルシリコンウェーハ1を製造することができる。形成された炭素拡散層12には、ソースガス中に含まれる水素やキャリアガスである水素ガスの水素が捕獲される。この炭素拡散層12内に捕獲された水素は、デバイス形成工程における熱処理においてシリコンエピタキシャル層13内に拡散し、シリコンエピタキシャル層13内の欠陥をパッシベートする作用を有する。本発明においては、シリコンエピタキシャル層13の形成を900℃以上1000℃以下という比較的低温で行う。そのため、シリコンエピタキシャル層13を1150℃程度の高温で形成する場合に比べて、高濃度の水素を炭素拡散層12に捕獲させることができ、欠陥のパッシベーション効果を高めることができる。
Thus, the
ここで、炭素拡散層12に捕獲される水素のピーク濃度は1×1018atoms/cm3以上1×1020atoms/cm3以下である。なお、上記水素濃度は、シリコンウェーハ11の内部における最大濃度であり、水素濃度は炭素拡散層12内において最大(ピーク)となる。
Here, the peak concentration of hydrogen captured by the
(エピタキシャルシリコンウェーハ)
次に、本発明によるエピタキシャルシリコンウェーハについて説明する。本発明によるエピタキシャルシリコンウェーハ1は、おもて面11a、裏面11bおよびエッジ領域11cを有するシリコンウェーハ11の少なくともおもて面11a側の表層部に形成された炭素拡散層12と、おもて面11a側の表層部の炭素拡散層12上に形成されたシリコンエピタキシャル層13とを有する。ここで、炭素拡散層12の炭素ピーク濃度が1×1017/cm3以上1×1020/cm3以下であり、炭素拡散層12の水素ピーク濃度が1×1018atoms/cm3以上1×1020atoms/cm3以下であることを特徴とする。
(Epitaxial silicon wafer)
Next, the epitaxial silicon wafer according to the present invention will be described. The
上述のように、本発明によるエピタキシャルシリコンウェーハの製造方法においては、炭素含有ガス雰囲気下でのシリコンウェーハ11の熱処理を800℃以上980℃以下の比較的低温で行う。これにより、炭素拡散層12の炭素ピーク濃度が1×1017/cm3以上1×1020/cm3以下となり、炭素拡散層12は高いゲッタリング能力を有する。
As described above, in the method for manufacturing an epitaxial silicon wafer according to the present invention, the heat treatment of the
また、上記比較的低温での熱処理に加えて、シリコンエピタキシャル層13の形成についても比較的低温で行っている。その結果、エピタキシャル欠陥の形成が抑制され、エピタキシャル欠陥は90nm以上のサイズで4個以下である。このように、本発明によるエピタキシャルシリコンウェーハ1は、エピタキシャル欠陥が少ない上に、高いゲッタリング能力を有する。
In addition to the heat treatment at a relatively low temperature, the formation of the
炭素拡散層12の厚みは20nm以上200nm以下である。また、炭素拡散層12は、1×1018atoms/cm3以上1×1020atoms/cm3以下の高ピーク濃度の水素を含有しており、デバイス形成工程における熱処理の際にシリコンエピタキシャル層13内を拡散し、欠陥をパッシベートする作用を有する。
The thickness of the
炭素拡散層12は、シリコンウェーハ11のおもて面11a側の表層部のみに有してもよいし、おもて面11a側および裏面11b側の双方の表層部に有してもよい。また、炭素拡散層12がエッジ領域11cの表層部に形成されていないようにすることが好ましい。
The
以下、本発明の実施例について説明するが、本発明は実施例に限定されない。 Hereinafter, although an example of the present invention is described, the present invention is not limited to an example.
(発明例1)
まず、エピタキシャルシリコンウェーハの基板として、CZ法により育成された単結晶シリコンインゴットに対してウェーハ加工を施して得られた直径200mmのn型シリコンウェーハ(抵抗率:50Ω・cm、ドーパント:リン、リン濃度:8.6×1013atoms/cm3、酸素濃度:9×1017atoms/cm3)を用意した。このシリコンウェーハを熱処理炉内に導入し、図3に示したサセプタ上に載置した。次いで、炉内にエタンガスを導入してエタンガス雰囲気とした後、炉内の温度を800℃に昇温して、シリコンウェーハに対して1分間の熱処理を施し、シリコンウェーハのおもて面側の表層部に炭素拡散層を形成した。続いて、炭素拡散層が形成されたシリコンウェーハを熱処理炉から取り出した後、炭素拡散層が形成されたシリコンウェーハをエピタキシャル成長炉内に導入し、炉内に水素ガスを導入した。そして、炉内の温度を980℃に降温した後、水素ガスをキャリアガス、モノシランガス(SiH4)をソースガス、ホスフィン(PH4)をドーパントガスとして炉内に導入して、炭素拡散層上にn型のシリコンエピタキシャル層(ドーパント:リン、抵抗率:10Ω・cm、厚み:4μm)を形成した。こうして、発明例1に係るエピタキシャルシリコンウェーハを得た。
(Invention Example 1)
First, as a substrate for an epitaxial silicon wafer, an n-type silicon wafer having a diameter of 200 mm obtained by subjecting a single crystal silicon ingot grown by the CZ method to wafer processing (resistivity: 50 Ω · cm, dopant: phosphorus, phosphorus A concentration: 8.6 × 10 13 atoms / cm 3 and an oxygen concentration: 9 × 10 17 atoms / cm 3 ) were prepared. This silicon wafer was introduced into the heat treatment furnace, and was placed on the susceptor shown in FIG. Next, ethane gas is introduced into the furnace to form an ethane gas atmosphere. Then, the temperature in the furnace is increased to 800 ° C., and the silicon wafer is subjected to a heat treatment for 1 minute, and the silicon wafer is heated on the front side. A carbon diffusion layer was formed on the surface layer. Subsequently, after the silicon wafer on which the carbon diffusion layer was formed was taken out of the heat treatment furnace, the silicon wafer on which the carbon diffusion layer was formed was introduced into an epitaxial growth furnace, and hydrogen gas was introduced into the furnace. After the temperature in the furnace was lowered to 980 ° C., hydrogen gas was introduced into the furnace as a carrier gas, monosilane gas (SiH 4 ) as a source gas, and phosphine (PH 4 ) as a dopant gas. An n-type silicon epitaxial layer (dopant: phosphorus, resistivity: 10 Ω · cm, thickness: 4 μm) was formed. Thus, an epitaxial silicon wafer according to Inventive Example 1 was obtained.
(発明例2)
発明例1と同様に、エピタキシャルシリコンウェーハを作製した。ただし、第1工程の熱処理温度を950℃として発明例2に係るエピタキシャルシリコンウェーハを得た。その他の条件は発明例1と全て同じである。
(Invention Example 2)
An epitaxial silicon wafer was produced in the same manner as in Invention Example 1. However, an epitaxial silicon wafer according to Invention Example 2 was obtained by setting the heat treatment temperature in the first step to 950 ° C. Other conditions are all the same as those of Inventive Example 1.
(発明例3)
発明例1と同様に、エピタキシャルシリコンウェーハを作製した。ただし、第1工程の熱処理温度を980℃として発明例3に係るエピタキシャルシリコンウェーハを得た。その他の条件は発明例1と全て同じである。
(Invention Example 3)
An epitaxial silicon wafer was produced in the same manner as in Invention Example 1. However, an epitaxial silicon wafer according to Invention Example 3 was obtained by setting the heat treatment temperature in the first step to 980 ° C. Other conditions are all the same as those of Inventive Example 1.
(比較例1)
発明例1と同様に、エピタキシャルシリコンウェーハを作製した。ただし、第1工程の熱処理温度を750℃として比較例1に係るエピタキシャルシリコンウェーハを得た。その他の条件は発明例1と全て同じである。
(Comparative Example 1)
An epitaxial silicon wafer was produced in the same manner as in Invention Example 1. However, an epitaxial silicon wafer according to Comparative Example 1 was obtained by setting the heat treatment temperature in the first step to 750 ° C. Other conditions are all the same as those of Inventive Example 1.
(比較例2)
発明例1と同様に、エピタキシャルシリコンウェーハを作製した。ただし、第1工程の熱処理温度を1000℃として比較例2に係るエピタキシャルシリコンウェーハを得た。その他の条件は発明例1と全て同じである。
(Comparative Example 2)
An epitaxial silicon wafer was produced in the same manner as in Invention Example 1. However, an epitaxial silicon wafer according to Comparative Example 2 was obtained by setting the heat treatment temperature in the first step to 1000 ° C. Other conditions are all the same as those of Inventive Example 1.
(比較例3)
発明例1と同様に、エピタキシャルシリコンウェーハを作製した。ただし、第1工程の熱処理温度を1100℃として比較例3に係るエピタキシャルシリコンウェーハを得た。
(Comparative Example 3)
An epitaxial silicon wafer was produced in the same manner as in Invention Example 1. However, an epitaxial silicon wafer according to Comparative Example 3 was obtained by setting the heat treatment temperature in the first step to 1100 ° C.
(発明例4)
発明例2と同様に、エピタキシャルシリコンウェーハを作製した。ただし、第2工程におけるエピタキシャル層の形成温度を900℃として発明例4に係るエピタキシャルシリコンウェーハを得た。その他の条件は発明例2と全て同じである。
(Invention Example 4)
An epitaxial silicon wafer was produced in the same manner as in Inventive Example 2. However, an epitaxial silicon wafer according to Inventive Example 4 was obtained by setting the temperature for forming the epitaxial layer in the second step to 900 ° C. Other conditions are the same as those of the invention example 2.
(発明例5)
発明例2と同様に、エピタキシャルシリコンウェーハを作製した。ただし、第2工程におけるシリコンエピタキシャル層の形成温度を1000℃として発明例5に係るエピタキシャルシリコンウェーハを得た。その他の条件は発明例2と全て同じである。
(Invention Example 5)
An epitaxial silicon wafer was produced in the same manner as in Inventive Example 2. However, an epitaxial silicon wafer according to Inventive Example 5 was obtained by setting the formation temperature of the silicon epitaxial layer in the second step to 1000 ° C. Other conditions are the same as those of the invention example 2.
(比較例4)
発明例2と同様に、エピタキシャルシリコンウェーハを作製した。ただし、第2工程におけるエピタキシャル層の形成温度を850℃とした。その結果、シリコンエピタキシャル層を成長させることができなかった。
(Comparative Example 4)
An epitaxial silicon wafer was produced in the same manner as in Inventive Example 2. However, the temperature for forming the epitaxial layer in the second step was 850 ° C. As a result, a silicon epitaxial layer could not be grown.
(比較例5)
発明例2と同様に、エピタキシャルシリコンウェーハを作製した。ただし、第2工程におけるエピタキシャル層の形成温度を1180℃として比較例5に係るエピタキシャルシリコンウェーハを得た。その他の条件は発明例2と全て同じである。
(Comparative Example 5)
An epitaxial silicon wafer was produced in the same manner as in Inventive Example 2. However, an epitaxial silicon wafer according to Comparative Example 5 was obtained by setting the formation temperature of the epitaxial layer in the second step to 1180 ° C. Other conditions are the same as those of the invention example 2.
<エピタキシャル欠陥の評価>
上記発明例1〜5および比較例1〜3、5のエピタキシャルシリコンウェーハのそれぞれについて、シリコンエピタキシャル層に形成されたエピタキシャル欠陥の数を評価した。具体的には、表面欠陥検査装置(KLA-Tencor社製:Surfscan SP-2)を用いて各サンプルのエピタキシャルウェーハの表面を観察評価し、90nmサイズ以上の輝点欠陥(Light Point Defect,LPD)の発生状況を調べた。その際、観察モードはObliqueモード(斜め入射モード)とし、表面ピットの推定は、Wide Narrowチャンネルの検出サイズ比に基づいて行った。続いて、走査型電子顕微鏡(Scanning Electron Microscope,SEM)を用いて、LPDの発生部位を観察評価して、LPDが積層欠陥(Stacking Fault,SF)であるか否かを評価した。検出されたエピタキシャル欠陥の個数(個/ウェーハ)を表1に示す。
<Evaluation of epitaxial defects>
The number of epitaxial defects formed in the silicon epitaxial layer was evaluated for each of the epitaxial silicon wafers of Invention Examples 1 to 5 and Comparative Examples 1 to 3. Specifically, the surface of the epitaxial wafer of each sample was observed and evaluated using a surface defect inspection device (Surfscan SP-2 manufactured by KLA-Tencor), and a bright point defect (Light Point Defect, LPD) having a size of 90 nm or more was observed. Was investigated. At that time, the observation mode was the Oblique mode (oblique incidence mode), and the estimation of the surface pits was performed based on the detection size ratio of the Wide Narrow channel. Subsequently, the occurrence site of LPD was observed and evaluated using a scanning electron microscope (Scanning Electron Microscope, SEM) to evaluate whether the LPD was a stacking fault (SF). Table 1 shows the number of detected epitaxial defects (pieces / wafer).
表1から明らかなように、ウェーハ1枚当たりのエピタキシャル欠陥の形成は、発明例1〜5および比較例1については、5個未満であった。一方、熱処理温度が1000℃以上の比較例2および3、並びにシリコンエピタキシャル層の形成温度が1000℃を超える比較例5については、多数のエピタキシャル欠陥が形成された。これは、形成された炭素拡散層のシリコンが昇華して炭素が析出したためと考えられる。 As is clear from Table 1, formation of epitaxial defects per wafer was less than 5 in Invention Examples 1 to 5 and Comparative Example 1. On the other hand, in Comparative Examples 2 and 3 in which the heat treatment temperature was 1000 ° C. or higher, and in Comparative Example 5 in which the formation temperature of the silicon epitaxial layer exceeded 1000 ° C., many epitaxial defects were formed. This is considered to be due to sublimation of silicon in the formed carbon diffusion layer and deposition of carbon.
<ゲッタリング能力の評価>
上記発明例1〜5、比較例1〜3、5のエピタキシャルシリコンウェーハのそれぞれについて、ゲッタリング能力の評価を行った。具体的には、各エピタキシャルウェーハのエピタキシャル層表面をNi汚染液(1.0×1013/cm2)でスピンコート汚染法を用いて故意に汚染し、引き続き窒素雰囲気中で1000℃、3分間の拡散熱処理を施した。その後、3分間のライトエッチングを行い、光学顕微鏡を用いてエピタキシャル層表面上で観察されるピットを観察し、ピットの有無でゲッタリング能力を評価した。評価結果を表1に示す。
<Evaluation of gettering ability>
The gettering ability of each of the epitaxial silicon wafers of Invention Examples 1 to 5 and Comparative Examples 1 to 3 and 5 was evaluated. Specifically, the surface of the epitaxial layer of each epitaxial wafer is intentionally contaminated with a Ni contaminated liquid (1.0 × 10 13 / cm 2 ) using a spin coat contaminant method, and then continuously at 1000 ° C. for 3 minutes in a nitrogen atmosphere. Was subjected to a diffusion heat treatment. Thereafter, light etching was performed for 3 minutes, pits observed on the epitaxial layer surface were observed using an optical microscope, and the gettering ability was evaluated based on the presence or absence of the pits. Table 1 shows the evaluation results.
表1から明らかなように、発明例1〜5、比較例2、3および5についてはピットは観察されなかったが、熱処理温度が750℃と低い比較例1についてはピットが観察され、ゲッタリング能力が不十分であった。これは、比較例1においては熱処理温度が低かったために、炭素をウェーハ内部に十分に拡散させることができなかったためと考えられる。 As is clear from Table 1, no pits were observed in Invention Examples 1 to 5 and Comparative Examples 2, 3 and 5, but pits were observed in Comparative Example 1 in which the heat treatment temperature was as low as 750 ° C. Insufficient ability. This is probably because in Comparative Example 1, the heat treatment temperature was low, so that carbon could not be sufficiently diffused into the inside of the wafer.
<炭素濃度および水素濃度の評価>
発明例1〜5、比較例1〜3、5について、得られたエピタキシャルシリコンウェーハに対してSIMS(Secondary Ion Mass Spectrometry)測定を行い、炭素濃度および水素濃度を測定した。得られた炭素濃度および水素濃度を表1に示す。また、発明例2のエピタキシャルシリコンウェーハにおける炭素および水素の濃度プロファイルを図6に示す。
<Evaluation of carbon concentration and hydrogen concentration>
Regarding Invention Examples 1 to 5 and Comparative Examples 1 to 3, SIMS (Secondary Ion Mass Spectrometry) measurements were performed on the obtained epitaxial silicon wafers to measure the carbon concentration and the hydrogen concentration. Table 1 shows the obtained carbon and hydrogen concentrations. FIG. 6 shows the concentration profiles of carbon and hydrogen in the epitaxial silicon wafer of Inventive Example 2.
表1に示すように、炭素濃度は、発明例1〜5および熱処理温度が高い比較例2、3、5については5×1018atoms/cm3以上であり、高いゲッタリング能力を有していた。これに対して、比較例1については、熱処理温度が低かったために炭素をウェーハ内部に十分に拡散させることができず、ゲッタリング能力が不十分であった。 As shown in Table 1, the carbon concentration is 5 × 10 18 atoms / cm 3 or more for Invention Examples 1 to 5 and Comparative Examples 2, 3, and 5 having high heat treatment temperatures, and has high gettering ability. Was. On the other hand, in Comparative Example 1, since the heat treatment temperature was low, carbon could not be sufficiently diffused into the inside of the wafer, and the gettering ability was insufficient.
また、水素濃度は、ゲッタリング能力の高い発明例1〜5のうち、熱処理温度が比較的低かった発明例1については1018atoms/cm3オーダーであったものの、発明例2〜5については1019atoms/cm3オーダーであり、炭素拡散層は高濃度の水素を含有していた。また、シリコンエピタキシャル層の形成温度が本発明において規定された範囲内にある比較例2および3についても、水素濃度は1019atoms/cm3オーダーであった。 In addition, among the invention examples 1 to 5 having high gettering ability, the hydrogen concentration was in the order of 10 18 atoms / cm 3 for invention example 1 in which the heat treatment temperature was relatively low. The order was 10 19 atoms / cm 3 , and the carbon diffusion layer contained a high concentration of hydrogen. Also, in Comparative Examples 2 and 3, in which the formation temperature of the silicon epitaxial layer was within the range specified in the present invention, the hydrogen concentration was on the order of 10 19 atoms / cm 3 .
本発明によれば、エピタキシャル欠陥の形成を抑制しつつ、高いゲッタリング能力を有するエピタキシャルシリコンウェーハを製造することができるため、半導体ウェーハ製造業において有用である。 According to the present invention, an epitaxial silicon wafer having high gettering ability can be manufactured while suppressing formation of epitaxial defects, and thus is useful in the semiconductor wafer manufacturing industry.
1 エピタキシャルシリコンウェーハ
11 シリコンウェーハ
11a おもて面
11b 裏面
11c エッジ領域
12 炭素拡散層
13 シリコンエピタキシャル層
14 保護層
20 サセプタ
21 凹部
21a 側壁
21b 底面
DESCRIPTION OF
Claims (13)
前記シリコンウェーハの前記おもて面側の表層部に形成した炭素拡散層上にシリコンエピタキシャル層を900℃以上1000℃以下の温度にて形成する第2工程と、
を含むことを特徴とするエピタキシャルシリコンウェーハの製造方法。 A silicon wafer having a front surface, a back surface, and an edge region is subjected to a heat treatment at a temperature of 800 ° C. or more and 980 ° C. or less in a carbon-containing gas atmosphere, and at least a surface layer portion of the silicon wafer on the front surface side A first step of forming a carbon diffusion layer on
A second step of forming a silicon epitaxial layer at a temperature of 900 ° C. or more and 1000 ° C. or less on the carbon diffusion layer formed on the surface layer on the front surface side of the silicon wafer;
A method for producing an epitaxial silicon wafer, comprising:
前記第2工程の前または後に前記裏面側の表層部に形成された前記炭素拡散層を除去する第5工程をさらに有する、請求項2に記載のエピタキシャルシリコンウェーハの製造方法。 In the first step, the carbon diffusion layer is formed on both the front surface side and the back surface side of the silicon wafer,
3. The method of manufacturing an epitaxial silicon wafer according to claim 2, further comprising a fifth step of removing the carbon diffusion layer formed in the surface layer on the back surface before or after the second step. 4.
前記第1工程の後に、前記2枚のシリコンウェーハを剥離する第6工程をさらに有する、請求項2に記載のエピタキシャルシリコンウェーハの製造方法。 In the first step, the carbon diffusion layer is formed on at least the front surface side of each of the two silicon wafers with respect to the two silicon wafers whose back surfaces are overlapped,
The method of manufacturing an epitaxial silicon wafer according to claim 2, further comprising a sixth step of separating the two silicon wafers after the first step.
前記第2工程では前記炭素拡散層における水素ピーク濃度が1×1018atoms/cm3以上1×1020atoms/cm3以下となるようにエピタキシャル成長処理を行う、請求項1〜8のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。 In the first step, heat treatment is performed so that the carbon peak concentration in the carbon diffusion layer is 1 × 10 17 / cm 3 or more and 1 × 10 20 / cm 3 or less.
9. The method according to claim 1, wherein in the second step, an epitaxial growth process is performed such that a hydrogen peak concentration in the carbon diffusion layer is 1 × 10 18 atoms / cm 3 or more and 1 × 10 20 atoms / cm 3 or less. Item 13. The method for producing an epitaxial silicon wafer according to Item 1.
前記おもて面側の表層部の炭素拡散層上に形成されたシリコンエピタキシャル層と、
を有し、
前記炭素拡散層の炭素ピーク濃度が1×1017/cm3以上1×1020/cm3以下であり、
前記炭素拡散層の水素ピーク濃度が1×1018atoms/cm3以上1×1020atoms/cm3以下である
ことを特徴とするエピタキシャルシリコンウェーハ。 Front surface, a carbon diffusion layer formed on at least the front surface side of the silicon wafer having a back surface and an edge region,
A silicon epitaxial layer formed on the carbon diffusion layer in the surface layer on the front side,
Has,
The carbon diffusion layer has a carbon peak concentration of 1 × 10 17 / cm 3 or more and 1 × 10 20 / cm 3 or less;
An epitaxial silicon wafer, wherein the carbon diffusion layer has a hydrogen peak concentration of 1 × 10 18 atoms / cm 3 or more and 1 × 10 20 atoms / cm 3 or less.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018169720A JP7035925B2 (en) | 2018-09-11 | 2018-09-11 | Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer |
PCT/JP2019/022349 WO2020054149A1 (en) | 2018-09-11 | 2019-06-05 | Manufacturing method for epitaxial silicon wafer and epitaxial silicon wafer |
KR1020207035212A KR102532382B1 (en) | 2018-09-11 | 2019-06-05 | Epitaxial silicon wafer manufacturing method and epitaxial silicon wafer |
CN201980037347.4A CN112514036B (en) | 2018-09-11 | 2019-06-05 | Method for manufacturing epitaxial silicon wafer and epitaxial silicon wafer |
TW108122837A TWI726344B (en) | 2018-09-11 | 2019-06-28 | Method for manufacturing epitaxial silicon wafer and epitaxial silicon wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018169720A JP7035925B2 (en) | 2018-09-11 | 2018-09-11 | Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020043232A true JP2020043232A (en) | 2020-03-19 |
JP7035925B2 JP7035925B2 (en) | 2022-03-15 |
Family
ID=69778521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018169720A Active JP7035925B2 (en) | 2018-09-11 | 2018-09-11 | Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP7035925B2 (en) |
KR (1) | KR102532382B1 (en) |
CN (1) | CN112514036B (en) |
TW (1) | TWI726344B (en) |
WO (1) | WO2020054149A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022044641A1 (en) * | 2020-08-26 | 2022-03-03 | 信越半導体株式会社 | Method for manufacturing silicon single crystal substrate, and silicon single cyrystal substrate |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0567546A (en) * | 1991-09-06 | 1993-03-19 | Hitachi Ltd | Semiconductor substrate and its manufacture |
JP2002187797A (en) * | 2000-12-15 | 2002-07-05 | Mitsubishi Materials Silicon Corp | Method of manufacturing si epitaxial wafer and si epitaxial wafer |
JP2009252920A (en) * | 2008-04-04 | 2009-10-29 | Sumco Corp | Epitaxial silicon wafer, and method of manufacturing the same |
WO2012157162A1 (en) * | 2011-05-13 | 2012-11-22 | 株式会社Sumco | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state image pickup element |
JP2013051348A (en) * | 2011-08-31 | 2013-03-14 | Sumco Corp | Epitaxial wafer and method for producing the same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3384506B2 (en) | 1993-03-30 | 2003-03-10 | ソニー株式会社 | Semiconductor substrate manufacturing method |
JP2010034330A (en) | 2008-07-29 | 2010-02-12 | Sumco Corp | Epitaxial wafer and method of manufacturing the same |
JP6056772B2 (en) * | 2014-01-07 | 2017-01-11 | 株式会社Sumco | Epitaxial wafer manufacturing method and epitaxial wafer |
-
2018
- 2018-09-11 JP JP2018169720A patent/JP7035925B2/en active Active
-
2019
- 2019-06-05 KR KR1020207035212A patent/KR102532382B1/en active IP Right Grant
- 2019-06-05 WO PCT/JP2019/022349 patent/WO2020054149A1/en active Application Filing
- 2019-06-05 CN CN201980037347.4A patent/CN112514036B/en active Active
- 2019-06-28 TW TW108122837A patent/TWI726344B/en active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0567546A (en) * | 1991-09-06 | 1993-03-19 | Hitachi Ltd | Semiconductor substrate and its manufacture |
JP2002187797A (en) * | 2000-12-15 | 2002-07-05 | Mitsubishi Materials Silicon Corp | Method of manufacturing si epitaxial wafer and si epitaxial wafer |
JP2009252920A (en) * | 2008-04-04 | 2009-10-29 | Sumco Corp | Epitaxial silicon wafer, and method of manufacturing the same |
WO2012157162A1 (en) * | 2011-05-13 | 2012-11-22 | 株式会社Sumco | Method for manufacturing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method for manufacturing solid-state image pickup element |
JP2013051348A (en) * | 2011-08-31 | 2013-03-14 | Sumco Corp | Epitaxial wafer and method for producing the same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022044641A1 (en) * | 2020-08-26 | 2022-03-03 | 信越半導体株式会社 | Method for manufacturing silicon single crystal substrate, and silicon single cyrystal substrate |
DE112021003338T5 (en) | 2020-08-26 | 2023-04-06 | Shin-Etsu Handotai Co., Ltd. | Method of manufacturing a silicon single crystal substrate and silicon single crystal substrate |
KR20230055396A (en) | 2020-08-26 | 2023-04-25 | 신에쯔 한도타이 가부시키가이샤 | Manufacturing method of silicon single crystal substrate and silicon single crystal substrate |
JP7463911B2 (en) | 2020-08-26 | 2024-04-09 | 信越半導体株式会社 | Method for manufacturing silicon single crystal substrate and method for manufacturing silicon epitaxial wafer |
Also Published As
Publication number | Publication date |
---|---|
CN112514036A (en) | 2021-03-16 |
TWI726344B (en) | 2021-05-01 |
KR20210008389A (en) | 2021-01-21 |
WO2020054149A1 (en) | 2020-03-19 |
KR102532382B1 (en) | 2023-05-15 |
JP7035925B2 (en) | 2022-03-15 |
TW202010854A (en) | 2020-03-16 |
CN112514036B (en) | 2024-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI549188B (en) | Method for fabricating semiconductor epitaxial wafer, semiconductor epitaxial wafer and method for fabricating solid-state imaging device | |
USRE49657E1 (en) | Epitaxial wafer manufacturing method and epitaxial wafer | |
US10483128B2 (en) | Epitaxially coated semiconductor wafer, and method for producing an epitaxially coated semiconductor wafer | |
JP3381816B2 (en) | Semiconductor substrate manufacturing method | |
JP2010034330A (en) | Epitaxial wafer and method of manufacturing the same | |
WO2020054149A1 (en) | Manufacturing method for epitaxial silicon wafer and epitaxial silicon wafer | |
JP6604300B2 (en) | Manufacturing method of silicon bonded wafer | |
JP2009200231A (en) | Epitaxial wafer and method of manufacturing the same | |
JP2009164590A (en) | Epitaxial wafer and method of producing the same | |
JP6614066B2 (en) | Manufacturing method of silicon bonded wafer | |
TWI683350B (en) | Manufacturing method of semiconductor epitaxial wafer and manufacturing method of semiconductor element | |
JP6176593B2 (en) | Silicon wafer manufacturing method | |
US11761118B2 (en) | Carbon-doped silicon single crystal wafer and method for manufacturing the same | |
JP6791321B2 (en) | Silicon bonded wafer | |
US20120299156A1 (en) | Wafer processing method | |
JP6848900B2 (en) | A method for evaluating the gettering ability of a semiconductor wafer and a method for manufacturing a semiconductor wafer using the evaluation method. | |
JP2013051348A (en) | Epitaxial wafer and method for producing the same | |
JP5211550B2 (en) | Manufacturing method of silicon single crystal wafer | |
KR100827038B1 (en) | Manufacturing method of silicon epitaxial wafer without haze | |
CN108885998B (en) | Epitaxial wafer manufacturing method and epitaxial wafer | |
CN110010445B (en) | Method for manufacturing support substrate for bonded wafer and method for manufacturing bonded wafer | |
JP2011108860A (en) | Method of manufacturing solid-state image pickup element | |
JP3944958B2 (en) | Silicon epitaxial wafer and manufacturing method thereof | |
JP2011108745A (en) | Epitaxial wafer, and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7035925 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |