KR102532382B1 - Epitaxial silicon wafer manufacturing method and epitaxial silicon wafer - Google Patents

Epitaxial silicon wafer manufacturing method and epitaxial silicon wafer Download PDF

Info

Publication number
KR102532382B1
KR102532382B1 KR1020207035212A KR20207035212A KR102532382B1 KR 102532382 B1 KR102532382 B1 KR 102532382B1 KR 1020207035212 A KR1020207035212 A KR 1020207035212A KR 20207035212 A KR20207035212 A KR 20207035212A KR 102532382 B1 KR102532382 B1 KR 102532382B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
epitaxial
carbon
diffusion layer
carbon diffusion
Prior art date
Application number
KR1020207035212A
Other languages
Korean (ko)
Other versions
KR20210008389A (en
Inventor
요시히로 고가
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20210008389A publication Critical patent/KR20210008389A/en
Application granted granted Critical
Publication of KR102532382B1 publication Critical patent/KR102532382B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/02447Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02634Homoepitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

에피택셜 결함의 형성을 억제하면서, 높은 게터링 능력을 갖는 에피택셜 실리콘 웨이퍼를 제조할 수 있는 방법 및 에피택셜 실리콘 웨이퍼를 제공한다. 앞면, 뒷면 및 에지 영역을 갖는 실리콘 웨이퍼에 대해 탄소 함유 가스 분위기하에서 800 ℃ 이상 980 ℃ 이하의 온도에서 열처리를 실시하여, 실리콘 웨이퍼의 적어도 앞면 측의 표층부에 탄소 확산층을 형성하는 제 1 공정과, 실리콘 웨이퍼의 앞면 측의 표층부에 형성한 탄소 확산층 상에 실리콘 에피택셜층을 900 ℃ 이상 1000 ℃ 이하의 온도에서 형성하는 제 2 공정을 포함하는 것을 특징으로 한다.A method capable of manufacturing an epitaxial silicon wafer having high gettering ability while suppressing formation of epitaxial defects and an epitaxial silicon wafer are provided. A first step of subjecting a silicon wafer having front, back and edge regions to a heat treatment at a temperature of 800 ° C. or more and 980 ° C. or less in a carbon-containing gas atmosphere to form a carbon diffusion layer on at least a surface layer portion on the front side of the silicon wafer; It is characterized by including a second step of forming a silicon epitaxial layer at a temperature of 900 ° C. or higher and 1000 ° C. or lower on the carbon diffusion layer formed on the surface layer portion on the front surface side of the silicon wafer.

Description

에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼Epitaxial silicon wafer manufacturing method and epitaxial silicon wafer

본 발명은 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼에 관한 것이다. The present invention relates to an epitaxial silicon wafer manufacturing method and an epitaxial silicon wafer.

종래, 반도체 디바이스의 기판으로서 실리콘 웨이퍼가 널리 사용되고 있지만, 실리콘 웨이퍼 중에 중금속이 혼입되면, 포즈 타임 불량, 리텐션 불량, 접합 리크 불량, 산화막의 절연 파괴와 같은 디바이스 특성에 현저한 악영향을 가져온다. 그 때문에, 중금속을 포획하기 위한 게터링층을 웨이퍼 내부에 형성함으로써, 디바이스 형성 영역으로 중금속이 확산되는 것을 억제하고 있다. 여기에서, 티탄이나 몰리브덴 등의 확산 속도가 느린 중금속을 포획할 수 있도록, 디바이스 형성 영역의 바로 아래에 게터링층을 형성하는 것이 중요하다.Conventionally, silicon wafers are widely used as substrates for semiconductor devices. However, when heavy metals are mixed in silicon wafers, device characteristics such as pause time failure, retention failure, junction leakage failure, and oxide film dielectric breakdown are significantly adversely affected. Therefore, diffusion of the heavy metal into the device formation region is suppressed by forming a gettering layer for trapping the heavy metal inside the wafer. Here, it is important to form a gettering layer immediately below the device formation region so that heavy metals having a slow diffusion rate, such as titanium and molybdenum, can be captured.

또 최근, 디바이스 형성 영역에는 결정 결함이 존재하지 않을 것이 요구되고 있어, 실리콘 웨이퍼 상에 실리콘 에피택셜층이 형성된 에피택셜 실리콘 웨이퍼가 기판으로서 사용되고 있다. 에피택셜 실리콘 웨이퍼는, 예를 들어 실리콘 웨이퍼의 표층부에 게터링층을 형성한 후, CVD 법 등에 의해 게터링층 상에 실리콘 에피택셜층을 형성함으로써 형성된다.Also, in recent years, there has been a demand for no crystal defects in the device formation region, and an epitaxial silicon wafer having a silicon epitaxial layer formed thereon is used as a substrate. An epitaxial silicon wafer is formed by forming a gettering layer on the surface layer part of a silicon wafer, and then forming a silicon epitaxial layer on the gettering layer by CVD method etc., for example.

상기 게터링층을 형성하는 방법의 하나로 이온 주입법이 있다. 예를 들어, 특허문헌 1 에는, 탄소 이온을 실리콘 웨이퍼 표면에 주입하여 웨이퍼의 표층부에 고농도의 탄소를 포함하는 게터링층을 형성하고, 형성한 게터링층 상에 실리콘 에피택셜층을 형성하는 방법이 기재되어 있다.One of the methods of forming the gettering layer is an ion implantation method. For example, in Patent Document 1, a method of implanting carbon ions into the surface of a silicon wafer to form a gettering layer containing high-concentration carbon in the surface layer portion of the wafer, and forming a silicon epitaxial layer on the formed gettering layer This is listed.

이온 주입법에 의해 실리콘 에피택셜층의 바로 아래에 게터링층을 형성하기 위해서는, 이온을 실리콘 웨이퍼의 표면으로부터 보다 얕은 위치에 주입할 필요가 있다. 그러나, 이온을 웨이퍼 표면으로부터 얕은 위치에 주입하면, 웨이퍼 표면에는 주입 결함이 형성되어, 그 위에 형성되는 에피택셜층에 다수의 에피택셜 결함이 형성된다.In order to form the gettering layer immediately below the silicon epitaxial layer by the ion implantation method, it is necessary to implant ions into shallower positions from the surface of the silicon wafer. However, when ions are implanted at shallow locations from the wafer surface, implantation defects are formed on the wafer surface, and a large number of epitaxial defects are formed in the epitaxial layer formed thereon.

또, 게터링층을 형성하는 다른 방법으로서, 탄소 함유 가스 분위기하에서 실리콘 웨이퍼에 대해 열처리를 실시하여 탄소를 실리콘 웨이퍼의 내부로 확산시켜, 형성된 탄소 확산층을 게터링층으로서 사용하는 방법이 제안되어 있다. 예를 들어, 특허문헌 2 에는, 1000 ℃ 이상 1200 ℃ 이하의 온도에서 실리콘 웨이퍼 상에 탄소를 포함하는 가스를 공급하여 열분해된 탄소를 포함하는 가스의 층을 형성하고, 그 위에 에피택셜층을 형성함으로써, 에피택셜층의 바로 아래에 게터링층을 갖는 에피택셜 웨이퍼의 제조 방법에 대하여 기재되어 있다.In addition, as another method of forming a gettering layer, a method of performing a heat treatment on a silicon wafer in a carbon-containing gas atmosphere to diffuse carbon into the inside of the silicon wafer and using the formed carbon diffusion layer as a gettering layer has been proposed. . For example, in Patent Document 2, a gas containing carbon is supplied on a silicon wafer at a temperature of 1000 ° C. or more and 1200 ° C. or less to form a gas layer containing pyrolyzed carbon, and an epitaxial layer is formed thereon By doing so, it is described about the manufacturing method of the epitaxial wafer which has a gettering layer immediately below an epitaxial layer.

또한, 특허문헌 3 에는, 탄소를 포함하는 용액 중에 실리콘 웨이퍼를 침지시켜 실리콘 웨이퍼의 표면에 탄소 함유막을 형성하고, 이어서 실리콘 웨이퍼를 500 ℃ ∼ 750 ℃ 의 온도에서 열처리하여 탄소 함유막 중의 탄소를 실리콘 웨이퍼의 표층부에 열확산시킨 후, 형성된 탄소 확산층 상에 에피택셜층을 형성하는 에피택셜 웨이퍼의 제조 방법이 기재되어 있다.Further, in Patent Document 3, a silicon wafer is immersed in a solution containing carbon to form a carbon-containing film on the surface of the silicon wafer, and then the silicon wafer is heat-treated at a temperature of 500°C to 750°C to remove carbon in the carbon-containing film from silicon. A method for producing an epitaxial wafer is described in which an epitaxial layer is formed on the formed carbon diffusion layer after thermal diffusion is performed on the surface layer portion of the wafer.

일본 특허공보 제3384506호Japanese Patent Publication No. 3384506 일본 공개특허공보 2013-51348호Japanese Unexamined Patent Publication No. 2013-51348 일본 공개특허공보 2010-34330호Japanese Unexamined Patent Publication No. 2010-34330

그러나, 특허문헌 2 에 기재된 방법으로 제조된 에피택셜 웨이퍼에 있어서도, 다수의 에피택셜 결함이 형성되어 있는 것을 알 수 있었다. 또, 특허문헌 3 에 기재된 방법으로 제조된 에피택셜 웨이퍼에 대해서는, 게터링 능력이 불충분한 것을 알 수 있었다.However, it has been found that many epitaxial defects are formed also in the epitaxial wafer manufactured by the method described in Patent Literature 2. Moreover, about the epitaxial wafer manufactured by the method of patent document 3, it turned out that gettering ability is inadequate.

그래서, 본 발명의 목적은, 에피택셜 결함의 형성을 억제하면서, 높은 게터링 능력을 갖는 에피택셜 실리콘 웨이퍼를 제조할 수 있는 방법 및 에피택셜 실리콘 웨이퍼를 제공하는 것에 있다.Then, the objective of this invention is providing the method and epitaxial silicon wafer which can manufacture the epitaxial silicon wafer which has a high gettering ability, suppressing formation of an epitaxial defect.

상기 과제를 해결하는 본 발명은 이하와 같다.This invention which solves the said subject is as follows.

[1] 앞면, 뒷면 및 에지 영역을 갖는 실리콘 웨이퍼에 대해 탄소 함유 가스 분위기하에서 800 ℃ 이상 980 ℃ 이하의 온도에서 열처리를 실시하여, 상기 실리콘 웨이퍼의 적어도 상기 앞면 측의 표층부에 탄소 확산층을 형성하는 제 1 공정과,[1] A silicon wafer having front, rear and edge regions is subjected to heat treatment at a temperature of 800 ° C. or higher and 980 ° C. or lower in a carbon-containing gas atmosphere to form a carbon diffusion layer on at least the surface layer portion on the front surface side of the silicon wafer. Step 1;

상기 실리콘 웨이퍼의 상기 앞면 측의 표층부에 형성한 탄소 확산층 상에 실리콘 에피택셜층을 900 ℃ 이상 1000 ℃ 이하의 온도에서 형성하는 제 2 공정을 포함하는 것을 특징으로 하는 에피택셜 실리콘 웨이퍼의 제조 방법.and a second step of forming a silicon epitaxial layer at a temperature of 900°C or more and 1000°C or less on a carbon diffusion layer formed on a surface layer portion on the front side of the silicon wafer.

[2] 상기 제 1 공정에 있어서, 상기 탄소 확산층을 상기 실리콘 웨이퍼의 상기 앞면 측의 표층부에만 형성하는, 상기 [1] 에 기재된 에피택셜 실리콘 웨이퍼의 제조 방법.[2] The method for manufacturing an epitaxial silicon wafer according to [1] above, wherein, in the first step, the carbon diffusion layer is formed only on a surface layer portion on the front surface side of the silicon wafer.

[3] 상기 제 1 공정 전에 상기 실리콘 웨이퍼의 상기 뒷면 상에 보호막을 형성하는 제 3 공정과, 상기 제 2 공정 전 또는 후에 상기 보호막을 제거하는 제 4 공정을 추가로 갖는, 상기 [2] 에 기재된 에피택셜 실리콘 웨이퍼의 제조 방법.[3] According to the above [2], further comprising a third process of forming a protective film on the backside of the silicon wafer before the first process, and a fourth process of removing the protective film before or after the second process. A method for manufacturing an epitaxial silicon wafer as described.

[4] 상기 제 1 공정에 있어서, 상기 탄소 확산층을 상기 실리콘 웨이퍼의 상기 앞면 측 및 상기 뒷면 측의 쌍방의 표층부에 형성하고,[4] In the first step, the carbon diffusion layer is formed on the surface layer portion of both the front side and the back side of the silicon wafer,

상기 제 2 공정 전 또는 후에 상기 뒷면 측의 표층부에 형성된 상기 탄소 확산층을 제거하는 제 5 공정을 추가로 갖는, 상기 [2] 에 기재된 에피택셜 실리콘 웨이퍼의 제조 방법.The method for manufacturing an epitaxial silicon wafer according to [2] above, further including a fifth step of removing the carbon diffusion layer formed on the surface layer portion on the rear side before or after the second step.

[5] 상기 제 1 공정에 있어서, 뒷면끼리를 중첩시킨 2 장의 실리콘 웨이퍼에 대해, 상기 탄소 확산층을 상기 2 장의 실리콘 웨이퍼 각각의 적어도 앞면 측의 표층부에 형성하고,[5] In the first step, the carbon diffusion layer is formed on at least the surface layer portion of each of the two silicon wafers on the front side, with respect to the two silicon wafers on which the back side is overlapped,

상기 제 1 공정 후에, 상기 2 장의 실리콘 웨이퍼를 박리하는 제 6 공정을 추가로 갖는, 상기 [2] 에 기재된 에피택셜 실리콘 웨이퍼의 제조 방법.The method for manufacturing an epitaxial silicon wafer according to [2] above, further including a sixth step of separating the two silicon wafers after the first step.

[6] 상기 제 1 공정 후이면서 상기 제 2 공정 전에 상기 실리콘 웨이퍼의 상기 에지 영역의 표층부에 형성된 상기 탄소 확산층을 제거하는 제 7 공정을 추가로 갖는, 상기 [1] ∼ [5] 중 어느 한 항에 기재된 에피택셜 실리콘 웨이퍼의 제조 방법.[6] Any one of [1] to [5] above, which further includes a seventh step of removing the carbon diffusion layer formed on the surface layer portion of the edge region of the silicon wafer after the first step and before the second step. A method for manufacturing an epitaxial silicon wafer according to the above.

[7] 상기 제 1 공정은, 상기 제 2 공정을 실시하는 에피택셜 성장로 (成長爐) 내에서 실시하는, 상기 [1] ∼ [6] 중 어느 한 항에 기재된 에피택셜 실리콘 웨이퍼의 제조 방법.[7] The method of manufacturing an epitaxial silicon wafer according to any one of [1] to [6], wherein the first step is carried out in an epitaxial growth furnace in which the second step is performed. .

[8] 상기 제 1 공정은, 상기 실리콘 웨이퍼를 상기 탄소 함유 가스를 도입할 수 있는 열처리 장치 내에 도입하여 실시하고, 상기 제 2 공정은, 열처리 후의 상기 실리콘 웨이퍼를 에피택셜 성장로 내에 도입하여 실시하는, 상기 [1] ∼ [6] 중 어느 한 항에 기재된 에피택셜 실리콘 웨이퍼의 제조 방법.[8] The first step is performed by introducing the silicon wafer into a heat treatment apparatus capable of introducing the carbon-containing gas, and the second step is performed by introducing the silicon wafer after heat treatment into an epitaxial growth furnace The method for manufacturing an epitaxial silicon wafer according to any one of [1] to [6].

[9] 상기 제 1 공정에서는 상기 탄소 확산층에 있어서의 탄소 피크 농도가 1 × 1017/㎤ 이상 1 × 1020/㎤ 이하가 되도록 열처리를 실시하고,[9] In the first step, heat treatment is performed so that the carbon peak concentration in the carbon diffusion layer is 1 × 10 17 /cm 3 or more and 1 × 10 20 /cm 3 or less,

상기 제 2 공정에서는 상기 탄소 확산층에 있어서의 수소 피크 농도가 1 × 1018 atoms/㎤ 이상 1 × 1020 atoms/㎤ 이하가 되도록 에피택셜 성장 처리를 실시하는, 상기 [1] ∼ [8] 중 어느 한 항에 기재된 에피택셜 실리콘 웨이퍼의 제조 방법.Among the above [1] to [8], in the second step, an epitaxial growth treatment is performed so that the hydrogen peak concentration in the carbon diffusion layer is 1 × 10 18 atoms/cm 3 or more and 1 × 10 20 atoms/cm 3 or less The method for manufacturing an epitaxial silicon wafer according to any one of the preceding claims.

[10] 앞면, 뒷면 및 에지 영역을 갖는 실리콘 웨이퍼의 적어도 상기 앞면 측의 표층부에 형성된 탄소 확산층과,[10] a carbon diffusion layer formed on at least a surface layer portion on the front side of a silicon wafer having a front side, a back side and an edge region;

상기 앞면 측의 표층부의 탄소 확산층 상에 형성된 실리콘 에피택셜층을 갖고, a silicon epitaxial layer formed on the carbon diffusion layer of the surface layer portion on the front surface side;

상기 탄소 확산층의 탄소 피크 농도가 1 × 1017/㎤ 이상 1 × 1020/㎤ 이하이고,The carbon peak concentration of the carbon diffusion layer is 1 × 10 17 /cm 3 or more and 1 × 10 20 /cm 3 or less,

상기 탄소 확산층의 수소 피크 농도가 1 × 1018 atoms/㎤ 이상 1 × 1020 atoms/㎤ 이하인 것을 특징으로 하는 에피택셜 실리콘 웨이퍼.An epitaxial silicon wafer, characterized in that the hydrogen peak concentration of the carbon diffusion layer is 1 × 10 18 atoms/cm 3 or more and 1 × 10 20 atoms/cm 3 or less.

[11] 상기 탄소 확산층의 두께는 200 ㎚ 이하인, 상기 [10] 에 기재된 에피택셜 실리콘 웨이퍼.[11] The epitaxial silicon wafer according to [10] above, wherein the carbon diffusion layer has a thickness of 200 nm or less.

[12] 상기 탄소 확산층은, 상기 앞면 측의 표층부에만 형성되어 있는, 상기 [10] 또는 [11] 에 기재된 에피택셜 실리콘 웨이퍼.[12] The epitaxial silicon wafer according to [10] or [11] above, wherein the carbon diffusion layer is formed only on a surface layer portion on the front surface side.

[13] 상기 탄소 확산층이 상기 에지 영역의 표층부에 형성되어 있지 않은, 상기 [10] ∼ [12] 중 어느 한 항에 기재된 에피택셜 실리콘 웨이퍼.[13] The epitaxial silicon wafer according to any one of [10] to [12] above, wherein the carbon diffusion layer is not formed on the surface layer portion of the edge region.

본 발명에 의하면, 에피택셜 결함의 형성을 억제하면서, 높은 게터링 능력을 갖는 에피택셜 실리콘 웨이퍼를 제조할 수 있다.ADVANTAGE OF THE INVENTION According to this invention, the epitaxial silicon wafer which has a high gettering ability can be manufactured, suppressing formation of an epitaxial defect.

도 1 은, 본 발명에 의한 에피택셜 실리콘 웨이퍼의 제조 방법의 플로를 나타내는 도면이다.
도 2 는, 앞면 및 뒷면의 쌍방 상에 탄소 확산층을 갖는 에피택셜 실리콘 웨이퍼를 나타내는 도면이다.
도 3 은, 실리콘 웨이퍼의 뒷면에 탄소 확산층을 형성시키지 않기 위한 서셉터의 일례를 나타내는 도면이다.
도 4 는, 뒷면에 탄소 확산층을 형성시키지 않기 위한 보호막을 갖는 실리콘 웨이퍼를 나타내는 도면이다.
도 5 는, 뒷면끼리가 중첩된 2 장의 실리콘 웨이퍼를 나타내는 도면이다.
도 6 은, 발명예 2 의 에피택셜 실리콘 웨이퍼에 있어서의 탄소 및 수소의 농도 프로파일을 나타내는 도면이다.
1 is a diagram showing the flow of a method for manufacturing an epitaxial silicon wafer according to the present invention.
Fig. 2 is a diagram showing an epitaxial silicon wafer having carbon diffusion layers on both front and rear surfaces.
3 is a diagram showing an example of a susceptor for not forming a carbon diffusion layer on the back side of a silicon wafer.
4 is a diagram showing a silicon wafer having a protective film for not forming a carbon diffusion layer on the back side.
Fig. 5 is a diagram showing two silicon wafers with their back faces overlapping each other.
6 is a diagram showing the concentration profile of carbon and hydrogen in an epitaxial silicon wafer of Example 2;

(에피택셜 실리콘 웨이퍼의 제조 방법)(Method of manufacturing epitaxial silicon wafer)

이하, 도면을 참조하여 본 발명의 실시형태에 대하여 설명한다. 도 1 은, 본 발명에 의한 에피택셜 실리콘 웨이퍼의 제조 방법의 플로를 나타내고 있다. 본 발명에 의한 에피택셜 실리콘 웨이퍼의 제조 방법은, 앞면 (11a), 뒷면 (11b) 및 에지 영역 (11c) 을 갖는 실리콘 웨이퍼 (11) (도 1(a)) 에 대해 탄소 함유 가스 분위기하에서 800 ℃ 이상 980 ℃ 이하의 온도에서 열처리를 실시하여, 실리콘 웨이퍼 (11) 의 적어도 앞면 (11a) 측의 표층부에 탄소 확산층 (12) 을 형성하는 제 1 공정 (도 1(b)) 과, 실리콘 웨이퍼 (11) 의 앞면 (11a) 측의 표층부에 형성한 탄소 확산층 (12) 상에 실리콘 에피택셜층 (13) 을 900 ℃ 이상 1000 ℃ 이하의 온도에서 형성하는 제 2 공정 (도 1(c)) 을 포함하는 것을 특징으로 한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described with reference to drawings. 1 shows the flow of a method for manufacturing an epitaxial silicon wafer according to the present invention. A method for producing an epitaxial silicon wafer according to the present invention is a silicon wafer 11 having a front surface 11a, a rear surface 11b and an edge region 11c (FIG. 1(a)) in a carbon-containing gas atmosphere at 800 A first step (FIG. 1(b)) of forming a carbon diffusion layer 12 on at least the surface layer portion on the front side 11a side of the silicon wafer 11 by performing heat treatment at a temperature of 980°C or higher and a silicon wafer A second step of forming a silicon epitaxial layer 13 at a temperature of 900°C or more and 1000°C or less on the carbon diffusion layer 12 formed on the surface layer portion on the front surface 11a side of (11) (FIG. 1(c)) It is characterized in that it includes.

상기 서술한 바와 같이, 특허문헌 2 및 3 에는, 탄소를 실리콘 웨이퍼 내부로 확산시켜, 형성된 탄소 확산층을 게터링층으로서 사용하는 기술이 제안되어 있다. 그러나, 특허문헌 2 의 방법으로 제조된 에피택셜 웨이퍼에는 에피택셜 결함이 다수 형성되고, 특허문헌 3 의 방법으로 제조된 에피택셜 웨이퍼에 대해서는, 게터링 능력이 불충분하였다.As described above, Patent Literatures 2 and 3 propose techniques in which carbon is diffused into the inside of a silicon wafer and the formed carbon diffusion layer is used as a gettering layer. However, many epitaxial defects were formed in the epitaxial wafer manufactured by the method of Patent Document 2, and the gettering ability was insufficient about the epitaxial wafer manufactured by the method of Patent Document 3.

본 발명자는, 상기 문제의 원인에 대하여 상세하게 조사하였다. 그 결과, 특허문헌 3 의 방법으로 얻어진 에피택셜 웨이퍼의 게터링 능력이 불충분했던 원인은, 열처리 온도가 500 ℃ ∼ 750 ℃ 로 낮기 때문에, 탄소 함유막 중의 탄소가 웨이퍼 내로 충분히 확산되지 않았기 때문인 것이 판명되었다.The present inventor investigated in detail the cause of the said problem. As a result, it turned out that the cause of the insufficient gettering ability of the epitaxial wafer obtained by the method of Patent Document 3 was that the carbon in the carbon-containing film was not sufficiently diffused into the wafer because the heat treatment temperature was as low as 500 ° C. to 750 ° C. It became.

한편, 특허문헌 2 의 방법으로 얻어진 에피택셜 웨이퍼에 있어서 에피택셜 결함이 다수 형성된 원인은, 열처리에 의해 실리콘 웨이퍼의 표층부에 탄소 확산층이 형성되기는 하지만, 열처리 온도가 1000 ℃ ∼ 1200 ℃ 로 높기 때문에 탄소 확산층을 구성하는 실리콘이 승화되고, 남은 탄소끼리가 결합하여 석출되어, 웨이퍼 표층부의 결정 구조가 흐트러졌기 때문임을 알 수 있었다.On the other hand, the cause of the formation of many epitaxial defects in the epitaxial wafer obtained by the method of Patent Document 2 is that although a carbon diffusion layer is formed in the surface layer portion of the silicon wafer by heat treatment, since the heat treatment temperature is as high as 1000 ° C. to 1200 ° C., carbon It was found that this was because the silicon constituting the diffusion layer was sublimated, and the remaining carbons bonded and precipitated, and the crystal structure of the surface layer portion of the wafer was disturbed.

이상의 검토에 의하면, 특허문헌 3 에 기재된 온도와, 특허문헌 2 에 기재된 온도 사이의 온도에서 열처리를 실시함으로써, 에피택셜 결함의 형성을 억제하면서, 게터링 능력이 높은 에피택셜 웨이퍼를 제조할 수 있을 것이 기대된다.According to the above examination, by performing heat treatment at a temperature between the temperature described in Patent Document 3 and the temperature described in Patent Document 2, an epitaxial wafer having high gettering ability can be manufactured while suppressing formation of epitaxial defects. is expected

그러나, 본 발명자가 상기 온도 범위에서 열처리를 실시하여 에피택셜 실리콘 웨이퍼를 제조한 결과, 여전히 다수의 에피택셜 결함이 형성됨을 알 수 있었다. 그래서, 본 발명자는 그 원인에 대하여 조사하였다. 그 결과, 탄소 확산층 상에 형성하는 실리콘 에피택셜층의 일반적인 형성 온도는 1150 ℃ 정도인데, 이 형성 온도가 높기 때문에, 탄소 확산층에 있어서의 실리콘이 상기 서술한 바와 같이 승화되어, 탄소가 석출되었기 때문임을 알 수 있었다.However, as a result of manufacturing an epitaxial silicon wafer by performing heat treatment in the above temperature range, it was found that a large number of epitaxial defects were still formed. So, the present inventor investigated the cause. As a result, the general formation temperature of the silicon epitaxial layer formed on the carbon diffusion layer is about 1150 ° C., but since this formation temperature is high, the silicon in the carbon diffusion layer is sublimated as described above, and carbon is precipitated. was found to be

이상의 검토로부터, 본 발명자는, 에피택셜 결함의 형성을 억제하면서, 게터링 능력이 높은 에피택셜 실리콘 웨이퍼를 제조하기 위해서는, 탄소 함유 가스 분위기하에서 탄소가 실리콘 웨이퍼의 내부로 충분히 확산되면서, 형성된 탄소 확산층의 실리콘이 승화되어 탄소가 석출되지 않는 온도에서 실시하고, 또한 실리콘 에피택셜층의 형성에 대해서도, 형성된 탄소 확산층의 실리콘이 승화되어 탄소가 석출되지 않는 저온에서 실시하는 것이 필요하다는 결론에 이르렀다.From the above examination, the present inventors, in order to manufacture an epitaxial silicon wafer with high gettering ability while suppressing the formation of epitaxial defects, formed a carbon diffusion layer while carbon was sufficiently diffused into the inside of the silicon wafer in a carbon-containing gas atmosphere It was concluded that it is necessary to carry out at a temperature at which silicon sublimes and carbon does not precipitate, and also for forming a silicon epitaxial layer, it is necessary to carry out at a low temperature at which silicon of the formed carbon diffusion layer sublimes and carbon does not precipitate.

그리고, 본 발명자가 구체적인 온도 조건에 대하여 예의 검토한 결과, 탄소 함유 가스 분위기하에서의 실리콘 웨이퍼의 열처리를 800 ℃ 이상 980 이하의 온도에서 실시하고, 또한 실리콘 에피택셜층의 형성을 900 ℃ 이상 1000 ℃ 이하에서 실시함으로써, 에피택셜 결함의 형성을 억제하면서, 게터링 능력이 높은 에피택셜 실리콘 웨이퍼가 얻어지는 것을 알아내어, 본 발명을 완성시킨 것이다. 이하, 각 공정에 대하여 설명한다.Then, as a result of intensive examination of specific temperature conditions by the present inventors, the heat treatment of the silicon wafer in a carbon-containing gas atmosphere was performed at a temperature of 800 ° C. or more and 980 ° C. or less, and the formation of a silicon epitaxial layer was 900 ° C. or more and 1000 ° C. or less It was found that an epitaxial silicon wafer having a high gettering ability can be obtained while suppressing the formation of epitaxial defects by carrying out in, and completed the present invention. Hereinafter, each process is demonstrated.

<제 1 공정><Step 1>

먼저, 앞면 (11a), 뒷면 (11b) 및 에지 영역 (11c) 을 갖는 실리콘 웨이퍼 (11) (도 1(a)) 에 대해 탄소 함유 가스 분위기하에서 800 ℃ 이상 980 ℃ 이하의 온도에서 열처리를 실시하여, 실리콘 웨이퍼 (11) 의 적어도 앞면 (11a) 측의 표층부에 탄소 확산층 (12) 을 형성한다 (도 1(b)).First, a silicon wafer 11 having a front face 11a, a back face 11b, and an edge region 11c (FIG. 1(a)) is subjected to heat treatment at a temperature of 800°C or more and 980°C or less in a carbon-containing gas atmosphere. Thus, the carbon diffusion layer 12 is formed on at least the surface layer portion on the front surface 11a side of the silicon wafer 11 (FIG. 1(b)).

실리콘 웨이퍼 (11) 로는, 쵸크랄스키법 (CZ 법) 이나 부유 대역 용융법 (FZ 법) 에 의해 육성된 단결정 실리콘 잉곳에 대해, 웨이퍼 가공을 실시하여 얻어진 것을 사용할 수 있다. 보다 높은 게터링 능력을 얻기 위해, 실리콘 웨이퍼 (11) 에 탄소 및/또는 질소를 첨가해도 된다. 또, 임의의 적절한 불순물을 첨가하여, n 형 또는 p 형으로 해도 된다. 실리콘 웨이퍼 (11) 의 직경은, 예를 들어 200 ㎜ 나 300 ㎜, 450 ㎜ 로 할 수 있다. 저항률에 대해서도, 설계에 따라 적절히 설정할 수 있다.As the silicon wafer 11, one obtained by performing wafer processing on a single crystal silicon ingot grown by the Czochralski method (CZ method) or the floating zone melting method (FZ method) can be used. In order to obtain higher gettering ability, you may add carbon and/or nitrogen to the silicon wafer 11. Moreover, it is good also as an n-type or p-type by adding arbitrary suitable impurity. The diameter of the silicon wafer 11 can be 200 mm, 300 mm, or 450 mm, for example. Resistivity can also be appropriately set according to design.

본 발명에 있어서, 「탄소 함유 가스 분위기」란 탄소를 포함하는 가스로 구성된 분위기를 의미하고 있다. 상기 탄소를 포함하는 가스로는, 메탄 가스, 에탄 가스, 프로판 가스 등을 들 수 있다. 그 중에서도 실리콘 웨이퍼 (11) 에 대한 탄소의 반응 효율 향상의 관점에서, 프로판 가스 또는 에탄 가스를 사용하는 것이 바람직하다.In the present invention, "a carbon-containing gas atmosphere" means an atmosphere composed of a gas containing carbon. Examples of the carbon-containing gas include methane gas, ethane gas, and propane gas. Among them, it is preferable to use propane gas or ethane gas from the viewpoint of improving the reaction efficiency of carbon with respect to the silicon wafer 11 .

또, 실리콘 웨이퍼 (11) 의 산소 농도는, 1 × 1017 atom/㎤ 이상 1 × 1018 atom/㎤ 이하인 것이 바람직하다. 이로써, 슬립의 발생을 억제하면서 산소 석출에서 기인하는 에피택셜 결함의 형성을 억제할 수 있다.Further, the oxygen concentration of the silicon wafer 11 is preferably 1×10 17 atoms/cm 3 or more and 1×10 18 atoms/cm 3 or less. In this way, it is possible to suppress the formation of epitaxial defects resulting from oxygen precipitation while suppressing the occurrence of slip.

상기 서술한 바와 같이, 본 발명에 있어서는, 탄소 함유 가스 분위기하에서의 열처리 온도를 800 ℃ 이상 980 ℃ 이하로 하는 것이 중요하다. 열처리 온도가 800 ℃ 미만인 경우에는, 탄소 함유 가스 분위기를 구성하는 탄소를 포함하는 가스, 예를 들어 메탄 가스를 분해시키지 못해, 탄소를 실리콘 웨이퍼 (11) 의 표면으로부터 웨이퍼 내부로 확산시킬 수 없다.As described above, in the present invention, it is important to set the heat treatment temperature in a carbon-containing gas atmosphere to 800°C or more and 980°C or less. When the heat treatment temperature is less than 800°C, the carbon-containing gas constituting the carbon-containing gas atmosphere, such as methane gas, cannot be decomposed, and carbon cannot diffuse from the surface of the silicon wafer 11 into the inside of the wafer.

한편, 열처리 온도가 980 ℃ 를 초과하는 경우에는, 열에너지가 높기 때문에, 형성된 탄소 확산층 (12) 에 있어서의 실리콘이 승화된다. 그 결과, 탄소 확산층 (12) 에 남은 탄소끼리가 결합하여 석출되어, 실리콘의 결정 구조가 흐트러져, 탄소 확산층 (12) 상에 형성되는 실리콘 에피택셜층 (13) 에 있어서 에피택셜 결함이 다수 형성된다. 그래서, 열처리 온도는 800 ℃ 이상 980 ℃ 이하로 한다. 보다 바람직하게는, 열처리 온도는 800 ℃ 이상 950 ℃ 이하로 한다.On the other hand, when the heat treatment temperature exceeds 980°C, since the thermal energy is high, silicon in the formed carbon diffusion layer 12 sublimes. As a result, the carbons remaining in the carbon diffusion layer 12 combine with each other to precipitate, the crystal structure of silicon is disturbed, and many epitaxial defects are formed in the silicon epitaxial layer 13 formed on the carbon diffusion layer 12. . Therefore, the heat treatment temperature is set to 800°C or more and 980°C or less. More preferably, the heat treatment temperature is 800°C or more and 950°C or less.

상기 범위의 온도에서 열처리를 실시함으로써, 실리콘 웨이퍼 (11) 의 표층부의 결정 구조를 흩트리지 않고, 탄소를 웨이퍼 내부로 확산시켜 탄소 확산층 (12) 을 형성할 수 있다. 그리고, 탄소 확산층 (12) 에 포함되는 탄소의 농도는 1 × 1017/㎤ 이상 1 × 1020/㎤ 이하가 되어, 중금속의 게터링에 충분한 농도의 탄소를 탄소 확산층 (12) 에 함유시킬 수 있다. 또한, 상기 탄소 농도는, 실리콘 웨이퍼 (11) 의 내부에 있어서의 최대 농도이고, 탄소 농도는 실리콘 웨이퍼 (11) 와 실리콘 에피택셜층 (13) 의 계면에서 최대 (피크) 가 된다.By performing the heat treatment at a temperature within the above range, the carbon diffusion layer 12 can be formed by diffusing carbon into the inside of the wafer without disturbing the crystal structure of the surface layer portion of the silicon wafer 11. And, the concentration of carbon contained in the carbon diffusion layer 12 is 1×10 17 /cm 3 or more and 1×10 20 /cm 3 or less, so that the carbon diffusion layer 12 can contain carbon at a concentration sufficient for heavy metal gettering. there is. In addition, the said carbon concentration is the maximum concentration in the inside of the silicon wafer 11, and the carbon concentration becomes the maximum (peak) at the interface of the silicon wafer 11 and the silicon epitaxial layer 13.

또, 열처리 시간은 1 분 이상 40 분 이하로 하는 것이 바람직하다. 열처리 시간을 1 분 이상으로 함으로써, 탄소 함유 가스 분위기 중의 탄소를 실리콘 웨이퍼 (11) 의 표면으로부터 충분히 확산시켜, 고농도의 탄소를 포함하는 탄소 확산층 (12) 을 실리콘 웨이퍼 (11) 의 표층부에 형성할 수 있다. 열처리 시간을 1 분 이상으로 함으로써, 탄소 확산층 (12) 의 두께는 20 ㎚ 이상이 된다. 또, 열처리를 40 분을 초과하여 실시해도, 탄소의 웨이퍼 내부로의 확산은 포화된다. 그 때문에, 열처리 시간의 상한은 40 분 이하로 하는 것이 바람직하다. 형성되는 탄소 확산층 (12) 의 두께의 상한은, 대체로 200 ㎚ 이다.Moreover, it is preferable to make the heat treatment time into 1 minute or more and 40 minutes or less. By setting the heat treatment time to 1 minute or longer, carbon in the carbon-containing gas atmosphere is sufficiently diffused from the surface of the silicon wafer 11 to form a carbon diffusion layer 12 containing high-concentration carbon in the surface layer portion of the silicon wafer 11. can By setting the heat treatment time to 1 minute or more, the thickness of the carbon diffusion layer 12 becomes 20 nm or more. Further, even if the heat treatment is performed for more than 40 minutes, diffusion of carbon into the inside of the wafer is saturated. Therefore, the upper limit of the heat treatment time is preferably 40 minutes or less. The upper limit of the thickness of the carbon diffusion layer 12 formed is generally 200 nm.

또한, 도 2 에 나타내는 바와 같이, 실리콘 웨이퍼 (11) 의 앞면 (11a) 측의 표층부뿐만 아니라, 뒷면 (11b) 측의 표층부에도 탄소 확산층 (12) 을 형성해도 된다. 이로써, 형성된 뒷면 (11b) 측의 표층부의 탄소 확산층 (12) 에 대해서도 게터링층으로서 사용할 수 있어, 게터링 능력을 더욱 높일 수 있다.Further, as shown in FIG. 2 , the carbon diffusion layer 12 may be formed not only on the surface layer portion on the front side 11a side of the silicon wafer 11 but also on the surface layer portion on the back side 11b side. Thereby, it can be used as a gettering layer also for the carbon diffusion layer 12 of the surface layer part on the side of the back surface 11b formed, and gettering ability can further be improved.

또, 탄소 확산층 (12) 은, 실리콘 웨이퍼 (11) 의 앞면 (11a) 측의 표층부에만 형성해도 된다. 이로써, 탄소에 의한 오염을 억제할 수 있다. 또한, 탄소 확산층 (12) 은, 에지 영역 (11c) 에 형성되어 있어도 된다.In addition, the carbon diffusion layer 12 may be formed only on the surface layer portion on the front surface 11a side of the silicon wafer 11 . Thereby, contamination by carbon can be suppressed. Also, the carbon diffusion layer 12 may be formed in the edge region 11c.

탄소 확산층 (12) 의 실리콘 웨이퍼 (11) 의 앞면 (11a) 측의 표층부에만의 형성은, 예를 들어, 실리콘 웨이퍼 (11) 의 에지 영역 (11c) 을 선 접촉으로 지지하는 타입의 서셉터가 아니라, 도 3 에 나타내는 바와 같은 서셉터를 사용하여 실시할 수 있다. 즉, 도 3 에 나타낸 서셉터 (20) 는, 측벽 (21a) 과 바닥면 (21b) 에 의해 구획되는 오목부 (21) 를 갖고, 바닥면 (21b) 이 실리콘 웨이퍼 (11) 보다 큰 직경을 가지고 있다. 이와 같은 서셉터 (20) 의 바닥면 (21b) 상에 실리콘 웨이퍼 (11) 를 배치하여, 바닥면 (21b) 에 뒷면 (11b) 을 접촉시킨 상태에서 열처리를 실시함으로써, 앞면 (11a) 측의 표층부에만 탄소 확산층 (12) 을 형성할 수 있다.The formation of the carbon diffusion layer 12 only on the surface layer portion on the front surface 11a side of the silicon wafer 11 requires, for example, a susceptor of a type that supports the edge region 11c of the silicon wafer 11 in line contact. Instead, it can be implemented using a susceptor as shown in FIG. 3 . That is, the susceptor 20 shown in FIG. 3 has a concave portion 21 partitioned by a side wall 21a and a bottom surface 21b, and the bottom surface 21b has a larger diameter than the silicon wafer 11. Have. By disposing the silicon wafer 11 on the bottom surface 21b of the susceptor 20 and performing heat treatment in a state where the rear surface 11b is in contact with the bottom surface 21b, the front surface 11a side The carbon diffusion layer 12 can be formed only in the surface layer portion.

또, 도 4 에 나타내는 바와 같이, 실리콘 웨이퍼 (11) 의 뒷면 (11b) 상에 보호막 (14) 을 형성하고 (제 3 공정), 보호막 (14) 이 형성된 상태에서 상기 서술한 열처리를 실시함으로써, 탄소 확산층 (12) 을 실리콘 웨이퍼 (11) 의 앞면 (11a) 측의 표층부에만 형성할 수 있다. 형성한 보호막 (14) 은, 후술하는 제 2 공정 전 또는 후에, 예를 들어 연마하여 제거할 수 있다 (제 4 공정). 또, 보호막 (14) 으로는, 탄소의 확산을 방지할 수 있는 막이면 되고, 산화막이나 질화막 등을 적용할 수 있다.In addition, as shown in FIG. 4, by forming the protective film 14 on the back surface 11b of the silicon wafer 11 (third process) and performing the above-described heat treatment in the state in which the protective film 14 is formed, The carbon diffusion layer 12 can be formed only on the surface layer portion on the front face 11a side of the silicon wafer 11 . The formed protective film 14 can be removed by polishing, for example, before or after the second step described later (fourth step). Moreover, as the protective film 14, any film capable of preventing diffusion of carbon may be used, and an oxide film, a nitride film, or the like can be applied.

또한, 실리콘 웨이퍼 (11) 의 앞면 (11a) 측 및 뒷면 (11b) 측의 쌍방의 표층부에 탄소 확산층 (12) 을 일단 형성한 후에, 뒷면 (11b) 측의 표층부에 형성된 탄소 확산층 (12) 을 제거함으로써, 앞면 (11a) 측의 표층부에만 탄소 확산층 (12) 을 형성할 수도 있다. 뒷면 (11b) 측의 표층부에 형성된 탄소 확산층 (12) 의 제거는, 후술하는 제 2 공정 전 또는 후에, 예를 들어 연마하여 제거할 수 있다 (제 5 공정).In addition, once the carbon diffusion layer 12 is formed on both the surface layer portions on the front side 11a side and the back side 11b side of the silicon wafer 11, the carbon diffusion layer 12 formed on the surface layer portion on the back side 11b side is By removing it, the carbon diffusion layer 12 can also be formed only in the surface layer part on the front surface 11a side. The removal of the carbon diffusion layer 12 formed in the surface layer portion on the rear surface 11b side can be removed by, for example, polishing before or after the second step described later (fifth step).

게다가 또한, 탄소 확산층 (12) 을 실리콘 웨이퍼 (11) 의 앞면 (11a) 측의 표층부에만 형성시키기 위해, 도 5 에 나타내는 바와 같이, 뒷면 (11b) 끼리를 중첩시킨 2 장의 실리콘 웨이퍼 (11) 를 준비하고, 제 1 공정에 있어서 탄소 확산층 (12) 을 2 장의 실리콘 웨이퍼 (11) 의 각각의 앞면 (11a) 측의 표층부에 형성해도 된다. 이 경우, 제 1 공정 후에 2 장의 실리콘 웨이퍼를 서로 박리하고 (제 6 공정), 제 2 공정에 있어서, 앞면 (11a) 측의 표층부에 형성된 탄소 확산층 (12) 상에 실리콘 에피택셜층 (13) 을 형성한다.Further, in order to form the carbon diffusion layer 12 only on the surface layer portion on the front surface 11a side of the silicon wafer 11, as shown in FIG. It is prepared, and you may form the carbon diffusion layer 12 in the surface layer part of each front surface 11a side of the two silicon wafers 11 in a 1st process. In this case, after the first step, the two silicon wafers are separated from each other (step 6), and in the second step, the silicon epitaxial layer 13 is formed on the carbon diffusion layer 12 formed on the surface layer portion on the front surface 11a side. form

또한, 상기 서술한 바와 같이, 탄소 확산층 (12) 을 실리콘 웨이퍼 (11) 의 앞면 (11a) 측의 표층부에만 형성하는 경우에, 웨이퍼 (11) 의 외주부가 모따기 가공된 에지 영역 (11c) 의 표층부에도 탄소 확산층 (12) 이 형성된다. 이 에지 영역 (11c) 에 형성된 탄소 확산층 (12) 의 탄소는, 그 후의 디바이스 프로세스 과정에서 실시되는 열처리를 받음으로써 웨이퍼 밖으로 외방 (外方) 확산되어 버려, 실리콘 에피택셜층 (디바이스 형성 영역) (13) 으로 탄소가 유입될 우려가 있다. 그 때문에, 후술하는 제 2 공정 전에, 에지 영역 (11c) 의 표층부에 형성된 탄소 확산층 (12) 을 제거하는 것이 바람직하다 (제 7 공정). 이 에지 영역 (11c) 의 표층부에 형성된 탄소 확산층 (12) 은, 연마에 의해 제거할 수 있다.In addition, as described above, in the case where the carbon diffusion layer 12 is formed only on the surface layer portion on the front surface 11a side of the silicon wafer 11, the outer peripheral portion of the wafer 11 is chamfered, and the surface layer portion of the edge region 11c Edo carbon diffusion layer 12 is formed. Carbon in the carbon diffusion layer 12 formed in the edge region 11c is outwardly diffused outside the wafer by undergoing heat treatment performed in the subsequent device process process, forming a silicon epitaxial layer (device formation region) ( 13) There is a risk of carbon inflow. Therefore, it is preferable to remove the carbon diffusion layer 12 formed in the surface layer portion of the edge region 11c before the second step described later (seventh step). The carbon diffusion layer 12 formed in the surface layer portion of the edge region 11c can be removed by polishing.

상기 제 1 공정은, 후술하는 제 2 공정을 실시하는 에피택셜 성장로 내에서 실시할 수 있다. 구체적으로는, 먼저, 에피택셜 성장로에 실리콘 웨이퍼 (11) 를 도입하고, 노 내에 수소 가스를 도입하여 1100 ℃ ∼ 1150 ℃ 까지 승온시켜 수소 베이크를 실시하여, 실리콘 웨이퍼 (11) 표면의 자연 산화막을 제거한다. 이어서, 노 내의 온도를 800 ∼ 980 ℃ 의 온도까지 강온시키고, 노 내에, 수소 가스 (캐리어 가스) 와 함께 메탄 가스 등의 탄소 함유 가스를 도입하여, 예를 들어 1 분간 유지한다. 이로써, 실리콘 웨이퍼 (11) 의 표면으로부터 탄소를 웨이퍼 내부로 확산시켜, 적어도 앞면 (11a) 상에 탄소 확산층 (12) 을 형성할 수 있다. 계속해서, 제 2 공정의 실리콘 에피택셜층 (13) 의 형성을 실시할 수 있다.The first step can be performed in an epitaxial growth furnace in which a second step described later is performed. Specifically, first, a silicon wafer 11 is introduced into an epitaxial growth furnace, hydrogen gas is introduced into the furnace, the temperature is raised to 1100°C to 1150°C, and hydrogen baking is performed to form a natural oxide film on the surface of the silicon wafer 11. Remove Next, the temperature in the furnace is lowered to a temperature of 800 to 980°C, and a carbon-containing gas such as methane gas is introduced into the furnace together with hydrogen gas (carrier gas), and the temperature is maintained for, for example, 1 minute. In this way, carbon can be diffused from the surface of the silicon wafer 11 into the inside of the wafer, and the carbon diffusion layer 12 can be formed on at least the front surface 11a. Subsequently, formation of the silicon epitaxial layer 13 in the second step can be performed.

또, 제 1 공정은, 기판인 실리콘 웨이퍼 (11) 를 탄소 함유 가스를 도입할 수 있는 전용의 열처리 장치 내에 도입하고, 이어서 노 내에 탄소 함유 가스를 도입하여 노 내를 탄소 함유 가스 분위기로 한 후, 소정의 열처리 온도까지 승온시킴으로써 실시할 수 있다. 열처리 장치는 특별히 한정되지 않아, 종형이나 횡형인 것을 사용할 수 있다. 또, RTA 장치와 같이 1 장의 웨이퍼를 처리하는 것을 사용해도 되지만, 다수 장의 웨이퍼를 동시에 열처리할 수 있는 배치식의 열처리 장치를 사용하는 것이 바람직하다. 이 경우, 열처리 후의 실리콘 웨이퍼 (11) 를 에피택셜 성장로 내에 도입하여 제 2 공정을 실시할 수 있다.Further, in the first step, the silicon wafer 11 serving as the substrate is introduced into a dedicated heat treatment apparatus capable of introducing a carbon-containing gas, and then the carbon-containing gas is introduced into the furnace to make the inside of the furnace into a carbon-containing gas atmosphere. , It can be carried out by raising the temperature to a predetermined heat treatment temperature. The heat treatment apparatus is not particularly limited, and a vertical or horizontal type can be used. In addition, although one that processes one wafer may be used like an RTA apparatus, it is preferable to use a batch type heat treatment apparatus capable of heat treating a plurality of wafers simultaneously. In this case, the second step can be performed by introducing the heat-treated silicon wafer 11 into an epitaxial growth furnace.

<제 2 공정><Step 2>

다음으로, 제 1 공정에 있어서 앞면 (11a) 측의 표층부에 형성한 탄소 확산층 (12) 상에, 실리콘 에피택셜층 (13) 을 900 ℃ 이상 1000 ℃ 이하의 온도에서 형성한다 (도 1(c)). 이것은, 예를 들어 CVD 법 등의 기상 성장법에 의해 실시할 수 있다.Next, in the first step, a silicon epitaxial layer 13 is formed at a temperature of 900°C or more and 1000°C or less on the carbon diffusion layer 12 formed on the surface layer portion on the front surface 11a side (FIG. 1(c) )). This can be performed, for example, by a vapor phase growth method such as a CVD method.

구체적으로는, 제 1 공정에 있어서 탄소 확산층 (12) 이 형성된 실리콘 웨이퍼 (11) 를 에피택셜 성장로 내에 도입하고, 노 내에 수소 가스를 도입하여 1100 ∼ 1150 ℃ 정도로 승온시켜, 수소 베이크를 실시하여 실리콘 웨이퍼 (11) 표면의 자연 산화막을 제거한다. 이어서, 예를 들어 수소 가스를 캐리어 가스로 하고, 모노실란 가스 (SiH4), 디클로로실란 가스 (SiH2Cl2) 등의, 900 ℃ 이상 1000 ℃ 이하에서 분해되는 실란계 가스를 소스 가스로 하여 노 내에 도입한다. 이로써, 탄소 확산층 (12) 상에 실리콘 에피택셜층 (13) 을 형성할 수 있다. 또, 탄소 확산층 (12) 에 있어서의 수소 농도를 증가시키는 관점에서는, 수소 결합이 많은 모노실란 가스 (SiH4) 를 사용하는 것이 바람직하다.Specifically, in the first step, the silicon wafer 11 on which the carbon diffusion layer 12 is formed is introduced into an epitaxial growth furnace, hydrogen gas is introduced into the furnace, the temperature is raised to about 1100 to 1150 ° C, and hydrogen baking is performed. The natural oxide film on the surface of the silicon wafer 11 is removed. Then, for example, hydrogen gas is used as a carrier gas, and a silane-based gas that decomposes at 900 ° C. or more and 1000 ° C. or less, such as monosilane gas (SiH 4 ) or dichlorosilane gas (SiH 2 Cl 2 ), is used as a source gas. introduced into the furnace. In this way, the silicon epitaxial layer 13 can be formed on the carbon diffusion layer 12 . In addition, from the viewpoint of increasing the hydrogen concentration in the carbon diffusion layer 12, it is preferable to use a monosilane gas (SiH 4 ) having many hydrogen bonds.

실리콘 에피택셜층 (13) 의 두께는, 설계에 따라 적절히 설정할 수 있지만, 예를 들어 1 ∼ 15 ㎛ 의 범위 내로 할 수 있다. 또, 실리콘 에피택셜층 (13) 의 저항률에 대해서도, 설계에 따라 적절히 설정할 수 있다.The thickness of the silicon epitaxial layer 13 can be appropriately set according to design, but can be set within the range of 1 to 15 μm, for example. Also, the resistivity of the silicon epitaxial layer 13 can be appropriately set according to design.

실리콘 에피택셜층 (13) 의 형성 온도가 900 ℃ 미만인 경우에는, 소스 가스인 실란계 가스의 분해를 양호하게 실시할 수 없게 된다. 또, 실리콘 에피택셜층 (13) 의 형성 온도가 1000 ℃ 초과인 경우에는, 제 1 공정에 있어서 형성된 탄소 확산층 (12) 에 있어서의 실리콘이 승화되어 탄소끼리가 결합되어 석출된다. 그 결과, 실리콘의 결정 구조가 흐트러져, 탄소 확산층 (12) 상에 형성되는 실리콘 에피택셜층 (13) 에 에피택셜 결함이 다수 형성된다. 그래서, 실리콘 에피택셜층 (13) 의 형성 온도는 900 ℃ 이상 1000 ℃ 이하로 한다.When the formation temperature of the silicon epitaxial layer 13 is less than 900°C, the silane-based gas serving as the source gas cannot be decomposed satisfactorily. Moreover, when the formation temperature of the silicon epitaxial layer 13 exceeds 1000 degreeC, the silicon in the carbon diffusion layer 12 formed in the 1st process sublimes, and carbon bonds with each other and precipitates. As a result, the crystal structure of silicon is disturbed, and many epitaxial defects are formed in the silicon epitaxial layer 13 formed on the carbon diffusion layer 12. Therefore, the formation temperature of the silicon epitaxial layer 13 is 900°C or more and 1000°C or less.

이렇게 하여, 본 발명에 의한 에피택셜 실리콘 웨이퍼 (1) 를 제조할 수 있다. 형성된 탄소 확산층 (12) 에는, 소스 가스 중에 포함되는 수소나 캐리어 가스인 수소 가스의 수소가 포획된다. 이 탄소 확산층 (12) 내에 포획된 수소는, 디바이스 형성 공정에 있어서의 열처리에 있어서 실리콘 에피택셜층 (13) 내로 확산되어, 실리콘 에피택셜층 (13) 내의 결함을 패시베이트하는 작용을 갖는다. 본 발명에 있어서는, 실리콘 에피택셜층 (13) 의 형성을 900 ℃ 이상 1000 ℃ 이하라는 비교적 저온에서 실시한다. 그 때문에, 실리콘 에피택셜층 (13) 을 1150 ℃ 정도의 고온에서 형성하는 경우에 비해, 고농도의 수소를 탄소 확산층 (12) 에 포획시킬 수 있어, 결함의 패시베이션 효과를 높일 수 있다.In this way, the epitaxial silicon wafer 1 according to the present invention can be manufactured. The formed carbon diffusion layer 12 captures hydrogen contained in the source gas or hydrogen gas serving as a carrier gas. Hydrogen trapped in the carbon diffusion layer 12 diffuses into the silicon epitaxial layer 13 during heat treatment in the device formation process, and has an action of passivating defects in the silicon epitaxial layer 13 . In the present invention, the silicon epitaxial layer 13 is formed at a relatively low temperature of 900°C or more and 1000°C or less. Therefore, compared to the case where the silicon epitaxial layer 13 is formed at a high temperature of about 1150°C, a high concentration of hydrogen can be trapped in the carbon diffusion layer 12, and the passivation effect of defects can be enhanced.

여기에서, 탄소 확산층 (12) 에 포획되는 수소의 피크 농도는 1 × 1018 atoms/㎤ 이상 1 × 1020 atoms/㎤ 이하이다. 또한, 상기 수소 농도는, 실리콘 웨이퍼 (11) 의 내부에 있어서의 최대 농도이고, 수소 농도는 탄소 확산층 (12) 내에서 최대 (피크) 가 된다.Here, the peak concentration of hydrogen trapped in the carbon diffusion layer 12 is 1×10 18 atoms/cm 3 or more and 1×10 20 atoms/cm 3 or less. In addition, the said hydrogen concentration is the maximum concentration in the inside of the silicon wafer 11, and hydrogen concentration becomes the maximum (peak) in the carbon diffusion layer 12.

(에피택셜 실리콘 웨이퍼)(epitaxial silicon wafer)

다음으로, 본 발명에 의한 에피택셜 실리콘 웨이퍼에 대하여 설명한다. 본 발명에 의한 에피택셜 실리콘 웨이퍼 (1) 는, 앞면 (11a), 뒷면 (11b) 및 에지 영역 (11c) 을 갖는 실리콘 웨이퍼 (11) 의 적어도 앞면 (11a) 측의 표층부에 형성된 탄소 확산층 (12) 과, 앞면 (11a) 측의 표층부의 탄소 확산층 (12) 상에 형성된 실리콘 에피택셜층 (13) 을 갖는다. 여기에서, 탄소 확산층 (12) 의 탄소 피크 농도가 1 × 1017/㎤ 이상 1 × 1020/㎤ 이하이고, 탄소 확산층 (12) 의 수소 피크 농도가 1 × 1018 atoms/㎤ 이상 1 × 1020 atoms/㎤ 이하인 것을 특징으로 한다.Next, an epitaxial silicon wafer according to the present invention will be described. An epitaxial silicon wafer 1 according to the present invention includes a carbon diffusion layer 12 formed on at least a surface layer portion on the front surface 11a side of a silicon wafer 11 having a front surface 11a, a rear surface 11b, and an edge region 11c. ) and a silicon epitaxial layer 13 formed on the carbon diffusion layer 12 of the surface layer portion on the front surface 11a side. Here, the carbon peak concentration of the carbon diffusion layer 12 is 1 × 10 17 /cm 3 or more and 1 × 10 20 /cm 3 or less, and the hydrogen peak concentration of the carbon diffusion layer 12 is 1 × 10 18 atoms/cm 3 or more and 1 × 10 It is characterized in that it is 20 atoms / cm 3 or less.

상기 서술한 바와 같이, 본 발명에 의한 에피택셜 실리콘 웨이퍼의 제조 방법에 있어서는, 탄소 함유 가스 분위기하에서의 실리콘 웨이퍼 (11) 의 열처리를 800 ℃ 이상 980 ℃ 이하의 비교적 저온에서 실시한다. 이로써, 탄소 확산층 (12) 의 탄소 피크 농도가 1 × 1017/㎤ 이상 1 × 1020/㎤ 이하가 되어, 탄소 확산층 (12) 은 높은 게터링 능력을 갖는다.As described above, in the method for manufacturing an epitaxial silicon wafer according to the present invention, heat treatment of the silicon wafer 11 in a carbon-containing gas atmosphere is performed at a relatively low temperature of 800°C or more and 980°C or less. As a result, the carbon peak concentration of the carbon diffusion layer 12 is 1 × 10 17 /cm 3 or more and 1 × 10 20 /cm 3 or less, and the carbon diffusion layer 12 has a high gettering ability.

또, 상기 비교적 저온에서의 열처리에 더하여, 실리콘 에피택셜층 (13) 의 형성에 대해서도 비교적 저온에서 실시하고 있다. 그 결과, 에피택셜 결함의 형성이 억제되어, 에피택셜 결함은 90 ㎚ 이상의 사이즈로 4 개 이하이다. 이와 같이, 본 발명에 의한 에피택셜 실리콘 웨이퍼 (1) 는, 에피택셜 결함이 적은 데다가, 높은 게터링 능력을 갖는다.In addition to the above heat treatment at a relatively low temperature, the formation of the silicon epitaxial layer 13 is also performed at a relatively low temperature. As a result, formation of epitaxial defects is suppressed, and the number of epitaxial defects is 4 or less with a size of 90 nm or more. In this way, the epitaxial silicon wafer 1 according to the present invention has few epitaxial defects and high gettering capability.

탄소 확산층 (12) 의 두께는 20 ㎚ 이상 200 ㎚ 이하이다. 또, 탄소 확산층 (12) 은, 1 × 1018 atoms/㎤ 이상 1 × 1020 atoms/㎤ 이하의 고피크 농도의 수소를 함유하고 있어, 디바이스 형성 공정에 있어서의 열처리시에 실리콘 에피택셜층 (13) 내를 확산하여, 결함을 패시베이트하는 작용을 갖는다.The thickness of the carbon diffusion layer 12 is 20 nm or more and 200 nm or less. In addition, the carbon diffusion layer 12 contains hydrogen with a high peak concentration of 1×10 18 atoms/cm 3 or more and 1×10 20 atoms/cm 3 or less, and at the time of heat treatment in the device formation process, the silicon epitaxial layer ( 13) It diffuses the inside and has an action of passivating defects.

탄소 확산층 (12) 은, 실리콘 웨이퍼 (11) 의 앞면 (11a) 측의 표층부에만 가져도 되고, 앞면 (11a) 측 및 뒷면 (11b) 측의 쌍방의 표층부에 가져도 된다. 또, 탄소 확산층 (12) 이 에지 영역 (11c) 의 표층부에 형성되어 있지 않도록 하는 것이 바람직하다.The carbon diffusion layer 12 may be provided only on the surface layer portion on the front surface 11a side of the silicon wafer 11, or may be provided on both surface layer portions on the front surface 11a side and the rear surface 11b side. Also, it is preferable that the carbon diffusion layer 12 is not formed on the surface layer portion of the edge region 11c.

실시예Example

이하, 본 발명의 실시예에 대하여 설명하지만, 본 발명은 실시예에 한정되지 않는다.Examples of the present invention will be described below, but the present invention is not limited to the examples.

(발명예 1)(Invention Example 1)

먼저, 에피택셜 실리콘 웨이퍼의 기판으로서, CZ 법에 의해 육성된 단결정 실리콘 잉곳에 대해 웨이퍼 가공을 실시하여 얻어진 직경 200 ㎜ 의 n 형 실리콘 웨이퍼 (저항률 : 50Ω·㎝, 도펀트 : 인, 인 농도 : 8.6 × 1013 atoms/㎤, 산소 농도 : 9 × 1017 atoms/㎤) 를 준비하였다. 이 실리콘 웨이퍼를 열처리로 내에 도입하여, 도 3 에 나타낸 서셉터 상에 재치 (載置) 하였다. 이어서, 노 내에 에탄 가스를 도입하여 에탄 가스 분위기로 한 후, 노 내의 온도를 800 ℃ 로 승온시켜, 실리콘 웨이퍼에 대해 1 분간의 열처리를 실시하여, 실리콘 웨이퍼의 앞면 측의 표층부에 탄소 확산층을 형성하였다. 계속해서, 탄소 확산층이 형성된 실리콘 웨이퍼를 열처리로로부터 꺼낸 후, 탄소 확산층이 형성된 실리콘 웨이퍼를 에피택셜 성장로 내에 도입하고, 노 내에 수소 가스를 도입하였다. 그리고, 노 내의 온도를 980 ℃ 에 강온시킨 후, 수소 가스를 캐리어 가스, 모노실란 가스 (SiH4) 를 소스 가스, 포스핀 (PH4) 을 도펀트 가스로 하여 노 내에 도입하여, 탄소 확산층 상에 n 형의 실리콘 에피택셜층 (도펀트 : 인, 저항률 : 10 Ω·㎝, 두께 : 4 ㎛) 을 형성하였다. 이렇게 하여, 발명예 1 에 관련된 에피택셜 실리콘 웨이퍼를 얻었다.First, as a substrate for an epitaxial silicon wafer, an n-type silicon wafer with a diameter of 200 mm obtained by performing wafer processing on a single crystal silicon ingot grown by the CZ method (resistivity: 50 Ω cm, dopant: phosphorus, phosphorus concentration: 8.6 × 10 13 atoms/cm 3 , oxygen concentration: 9 × 10 17 atoms/cm 3) were prepared. This silicon wafer was introduced into a heat treatment furnace and placed on the susceptor shown in FIG. 3 . Subsequently, ethane gas was introduced into the furnace to create an ethane gas atmosphere, and then the temperature in the furnace was raised to 800° C., and the silicon wafer was subjected to heat treatment for 1 minute to form a carbon diffusion layer on the surface layer portion on the front side of the silicon wafer. did Subsequently, after the silicon wafer on which the carbon diffusion layer was formed was taken out of the heat treatment furnace, the silicon wafer on which the carbon diffusion layer was formed was introduced into an epitaxial growth furnace, and hydrogen gas was introduced into the furnace. Then, after the temperature in the furnace was lowered to 980°C, hydrogen gas was introduced into the furnace using a carrier gas, monosilane gas (SiH 4 ) as a source gas, and phosphine (PH 4 ) as a dopant gas, and on the carbon diffusion layer An n-type silicon epitaxial layer (dopant: phosphorus, resistivity: 10 Ω·cm, thickness: 4 µm) was formed. In this way, an epitaxial silicon wafer according to Inventive Example 1 was obtained.

(발명예 2)(Invention Example 2)

발명예 1 과 마찬가지로, 에피택셜 실리콘 웨이퍼를 제작하였다. 단, 제 1 공정의 열처리 온도를 950 ℃ 로 하여 발명예 2 에 관련된 에피택셜 실리콘 웨이퍼를 얻었다. 그 밖의 조건은 발명예 1 과 모두 동일하다.As in Inventive Example 1, an epitaxial silicon wafer was produced. However, the epitaxial silicon wafer according to the invention example 2 was obtained by setting the heat treatment temperature in the first step to 950°C. All other conditions were the same as those of Inventive Example 1.

(발명예 3)(Invention Example 3)

발명예 1 과 마찬가지로, 에피택셜 실리콘 웨이퍼를 제작하였다. 단, 제 1 공정의 열처리 온도를 980 ℃ 로 하여 발명예 3 에 관련된 에피택셜 실리콘 웨이퍼를 얻었다. 그 밖의 조건은 발명예 1 과 모두 동일하다.As in Inventive Example 1, an epitaxial silicon wafer was produced. However, the epitaxial silicon wafer according to the invention example 3 was obtained by setting the heat treatment temperature in the first step to 980°C. All other conditions were the same as those of Inventive Example 1.

(비교예 1)(Comparative Example 1)

발명예 1 과 마찬가지로, 에피택셜 실리콘 웨이퍼를 제작하였다. 단, 제 1 공정의 열처리 온도를 750 ℃ 로 하여 비교예 1 에 관련된 에피택셜 실리콘 웨이퍼를 얻었다. 그 밖의 조건은 발명예 1 과 모두 동일하다.As in Inventive Example 1, an epitaxial silicon wafer was produced. However, the epitaxial silicon wafer according to Comparative Example 1 was obtained by setting the heat treatment temperature in the first step to 750°C. All other conditions were the same as those of Inventive Example 1.

(비교예 2)(Comparative Example 2)

발명예 1 과 마찬가지로, 에피택셜 실리콘 웨이퍼를 제작하였다. 단, 제 1 공정의 열처리 온도를 1000 ℃ 로 하여 비교예 2 에 관련된 에피택셜 실리콘 웨이퍼를 얻었다. 그 밖의 조건은 발명예 1 과 모두 동일하다.As in Inventive Example 1, an epitaxial silicon wafer was produced. However, the epitaxial silicon wafer according to Comparative Example 2 was obtained by setting the heat treatment temperature in the first step to 1000°C. All other conditions were the same as those of Inventive Example 1.

(비교예 3)(Comparative Example 3)

발명예 1 과 마찬가지로, 에피택셜 실리콘 웨이퍼를 제작하였다. 단, 제 1 공정의 열처리 온도를 1100 ℃ 로 하여 비교예 3 에 관련된 에피택셜 실리콘 웨이퍼를 얻었다.As in Inventive Example 1, an epitaxial silicon wafer was produced. However, the epitaxial silicon wafer according to Comparative Example 3 was obtained by setting the heat treatment temperature in the first step to 1100°C.

(발명예 4)(Invention Example 4)

발명예 2 와 마찬가지로, 에피택셜 실리콘 웨이퍼를 제작하였다. 단, 제 2 공정에 있어서의 에피택셜층의 형성 온도를 900 ℃ 로 하여 발명예 4 에 관련된 에피택셜 실리콘 웨이퍼를 얻었다. 그 밖의 조건은 발명예 2 와 모두 동일하다.As in Example 2, an epitaxial silicon wafer was produced. However, the epitaxial silicon wafer according to Inventive Example 4 was obtained by setting the formation temperature of the epitaxial layer in the second step to 900°C. All other conditions are the same as those of Inventive Example 2.

(발명예 5)(Invention Example 5)

발명예 2 와 마찬가지로, 에피택셜 실리콘 웨이퍼를 제작하였다. 단, 제 2 공정에 있어서의 실리콘 에피택셜층의 형성 온도를 1000 ℃ 로 하여 발명예 5 에 관련된 에피택셜 실리콘 웨이퍼를 얻었다. 그 밖의 조건은 발명예 2 와 모두 동일하다.As in Example 2, an epitaxial silicon wafer was produced. However, the epitaxial silicon wafer according to Inventive Example 5 was obtained by setting the formation temperature of the silicon epitaxial layer in the second step to 1000°C. All other conditions are the same as those of Inventive Example 2.

(비교예 4)(Comparative Example 4)

발명예 2 와 마찬가지로, 에피택셜 실리콘 웨이퍼를 제작하였다. 단, 제 2 공정에 있어서의 에피택셜층의 형성 온도를 850 ℃ 로 하였다. 그 결과, 실리콘 에피택셜층을 성장시킬 수 없었다.As in Example 2, an epitaxial silicon wafer was produced. However, the formation temperature of the epitaxial layer in the second step was 850°C. As a result, a silicon epitaxial layer could not be grown.

(비교예 5)(Comparative Example 5)

발명예 2 와 마찬가지로, 에피택셜 실리콘 웨이퍼를 제작하였다. 단, 제 2 공정에 있어서의 에피택셜층의 형성 온도를 1180 ℃ 로 하여 비교예 5 에 관련된 에피택셜 실리콘 웨이퍼를 얻었다. 그 밖의 조건은 발명예 2 와 모두 동일하다.As in Example 2, an epitaxial silicon wafer was produced. However, the epitaxial silicon wafer according to Comparative Example 5 was obtained by setting the formation temperature of the epitaxial layer in the second step to 1180°C. All other conditions are the same as those of Inventive Example 2.

<에피택셜 결함의 평가><Evaluation of epitaxial defects>

상기 발명예 1 ∼ 5 및 비교예 1 ∼ 3, 5 의 에피택셜 실리콘 웨이퍼 각각에 대하여, 실리콘 에피택셜층에 형성된 에피택셜 결함의 수를 평가하였다. 구체적으로는, 표면 결함 검사 장치 (KLA-Tencor 사 제조 : Surfscan SP-2) 를 사용하여 각 샘플의 에피택셜 웨이퍼의 표면을 관찰 평가하여, 90 ㎚ 사이즈 이상의 휘점 결함 (Light Point Defect, LPD) 의 발생 상황을 조사하였다. 그 때, 관찰 모드는 Oblique 모드 (경사 입사 모드) 로 하고, 표면 피트의 추정은, Wide Narrow 채널의 검출 사이즈비에 기초하여 실시하였다. 계속해서, 주사형 전자 현미경 (Scanning Electron Microscope, SEM) 을 사용하여, LPD 의 발생 부위를 관찰 평가하여, LPD 가 적층 결함 (Stacking Fault, SF) 인지의 여부를 평가하였다. 검출된 에피택셜 결함의 개수 (개/웨이퍼) 를 표 1 에 나타낸다.For each of the epitaxial silicon wafers of Inventive Examples 1 to 5 and Comparative Examples 1 to 3 and 5, the number of epitaxial defects formed in the silicon epitaxial layer was evaluated. Specifically, the surface of the epitaxial wafer of each sample was observed and evaluated using a surface defect inspection device (Surfscan SP-2 manufactured by KLA-Tencor), and light point defects (LPD) with a size of 90 nm or more were detected. The occurrence situation was investigated. At that time, the observation mode was set to the oblique mode (oblique incidence mode), and the surface pit was estimated based on the detection size ratio of the wide and narrow channels. Then, using a scanning electron microscope (SEM), the LPD occurrence site was observed and evaluated to evaluate whether or not the LPD was a stacking fault (SF). Table 1 shows the number of detected epitaxial defects (pcs/wafer).

Figure 112020132493053-pct00001
Figure 112020132493053-pct00001

표 1 로부터 분명한 바와 같이, 웨이퍼 1 장당 에피택셜 결함의 형성은, 발명예 1 ∼ 5 및 비교예 1 에 대해서는, 5 개 미만이었다. 한편, 열처리 온도가 1000 ℃ 이상인 비교예 2 및 3, 그리고 실리콘 에피택셜층의 형성 온도가 1000 ℃ 를 초과하는 비교예 5 에 대해서는, 다수의 에피택셜 결함이 형성되었다. 이것은, 형성된 탄소 확산층의 실리콘이 승화되어 탄소가 석출되었기 때문으로 생각된다.As is clear from Table 1, the number of epitaxial defects per wafer was less than 5 in Inventive Examples 1 to 5 and Comparative Example 1. On the other hand, in Comparative Examples 2 and 3 in which the heat treatment temperature was 1000°C or higher, and Comparative Example 5 in which the formation temperature of the silicon epitaxial layer was higher than 1000°C, a large number of epitaxial defects were formed. This is considered to be because silicon of the formed carbon diffusion layer sublimated and carbon precipitated.

<게터링 능력의 평가><Evaluation of gettering ability>

상기 발명예 1 ∼ 5, 비교예 1 ∼ 3, 5 의 에피택셜 실리콘 웨이퍼 각각에 대하여, 게터링 능력의 평가를 실시하였다. 구체적으로는, 각 에피택셜 웨이퍼의 에피택셜층 표면을 Ni 오염액 (1.0 × 1013/㎠) 으로 스핀 코트 오염법을 이용하여 고의로 오염시키고, 계속해서 질소 분위기 중에서 1000 ℃, 3 분간의 확산 열처리를 실시하였다. 그 후, 3 분간의 라이트 에칭을 실시하고, 광학 현미경을 사용하여 에피택셜층 표면 상에서 관찰되는 피트를 관찰하여, 피트의 유무로 게터링 능력을 평가하였다. 평가 결과를 표 1 에 나타낸다.The gettering capability was evaluated for each of the epitaxial silicon wafers of Inventive Examples 1 to 5 and Comparative Examples 1 to 3 and 5 above. Specifically, the surface of the epitaxial layer of each epitaxial wafer was deliberately contaminated with a Ni contamination solution (1.0 × 10 13 /cm 2 ) using a spin coat contamination method, followed by diffusion heat treatment at 1000 ° C. for 3 minutes in a nitrogen atmosphere was carried out. Thereafter, light etching was performed for 3 minutes, pits observed on the surface of the epitaxial layer were observed using an optical microscope, and gettering ability was evaluated by the presence or absence of pits. Table 1 shows the evaluation results.

표 1 로부터 분명한 바와 같이, 발명예 1 ∼ 5, 비교예 2, 3 및 5 에 대해서는 피트는 관찰되지 않았지만, 열처리 온도가 750 ℃ 로 낮은 비교예 1 에 대해서는 피트가 관찰되어, 게터링 능력이 불충분하였다. 이것은, 비교예 1 에 있어서는 열처리 온도가 낮았기 때문에, 탄소를 웨이퍼 내부로 충분히 확산시킬 수 없었기 때문으로 생각된다.As is clear from Table 1, pits were not observed for Inventive Examples 1 to 5 and Comparative Examples 2, 3 and 5, but pits were observed for Comparative Example 1 having a heat treatment temperature as low as 750°C, and the gettering ability was insufficient. did This is considered to be because, in Comparative Example 1, since the heat treatment temperature was low, carbon could not be sufficiently diffused into the inside of the wafer.

<탄소 농도 및 수소 농도의 평가><Evaluation of carbon concentration and hydrogen concentration>

발명예 1 ∼ 5, 비교예 1 ∼ 3, 5 에 대하여, 얻어진 에피택셜 실리콘 웨이퍼에 대해 SIMS (Secondary Ion Mass Spectrometry) 측정을 실시하여, 탄소 농도 및 수소 농도를 측정하였다. 얻어진 탄소 농도 및 수소 농도를 표 1 에 나타낸다. 또, 발명예 2 의 에피택셜 실리콘 웨이퍼에 있어서의 탄소 및 수소의 농도 프로파일을 도 6 에 나타낸다.For Inventive Examples 1 to 5 and Comparative Examples 1 to 3 and 5, SIMS (Secondary Ion Mass Spectrometry) measurement was performed on the obtained epitaxial silicon wafer to measure the carbon concentration and hydrogen concentration. Table 1 shows the obtained carbon concentration and hydrogen concentration. Further, the concentration profile of carbon and hydrogen in the epitaxial silicon wafer of Example 2 is shown in FIG. 6 .

표 1 에 나타내는 바와 같이, 탄소 농도는, 발명예 1 ∼ 5 및 열처리 온도가 높은 비교예 2, 3, 5 에 대해서는 5 × 1018 atoms/㎤ 이상으로, 높은 게터링 능력을 가지고 있었다. 이에 반해, 비교예 1 에 대해서는, 열처리 온도가 낮았기 때문에 탄소를 웨이퍼 내부로 충분히 확산시킬 수 없어, 게터링 능력이 불충분하였다.As shown in Table 1, the carbon concentration was 5 × 10 18 atoms/cm 3 or more and had high gettering ability for Inventive Examples 1 to 5 and Comparative Examples 2, 3, and 5 having high heat treatment temperatures. In contrast, in Comparative Example 1, since the heat treatment temperature was low, carbon could not be sufficiently diffused into the inside of the wafer, and the gettering ability was insufficient.

또, 수소 농도는, 게터링 능력이 높은 발명예 1 ∼ 5 중, 열처리 온도가 비교적 낮았던 발명예 1 에 대해서는 1018 atoms/㎤ 오더였지만, 발명예 2 ∼ 5 에 대해서는 1019 atoms/㎤ 오더로, 탄소 확산층은 고농도의 수소를 함유하고 있었다. 또, 실리콘 에피택셜층의 형성 온도가 본 발명에서 규정된 범위 내에 있는 비교예 2 및 3 에 대해서도, 수소 농도는 1019 atoms/㎤ 오더였다.In addition, the hydrogen concentration was on the order of 10 18 atoms/cm 3 for the invention example 1 in which the heat treatment temperature was relatively low among invention examples 1 to 5 having high gettering ability, but was on the order of 10 19 atoms/cm 3 for invention examples 2 to 5. , the carbon diffusion layer contained a high concentration of hydrogen. Further, also for Comparative Examples 2 and 3 in which the formation temperature of the silicon epitaxial layer was within the range stipulated in the present invention, the hydrogen concentration was on the order of 10 19 atoms/cm 3 .

본 발명에 의하면, 에피택셜 결함의 형성을 억제하면서, 높은 게터링 능력을 갖는 에피택셜 실리콘 웨이퍼를 제조할 수 있기 때문에, 반도체 웨이퍼 제조업에 있어서 유용하다.ADVANTAGE OF THE INVENTION According to this invention, since the epitaxial silicon wafer which has a high gettering ability can be manufactured, suppressing formation of an epitaxial defect, it is useful in semiconductor wafer manufacture.

1 : 에피택셜 실리콘 웨이퍼
11 : 실리콘 웨이퍼
11a : 앞면
11b : 뒷면
11c : 에지 영역
12 : 탄소 확산층
13 : 실리콘 에피택셜층
14 : 보호층
20 : 서셉터
21 : 오목부
21a : 측벽
21b : 바닥면
1: epitaxial silicon wafer
11: silicon wafer
11a: front
11b: back
11c: edge area
12: carbon diffusion layer
13: silicon epitaxial layer
14: protective layer
20: susceptor
21: recess
21a: side wall
21b: bottom surface

Claims (13)

앞면, 뒷면 및 에지 영역을 갖는 실리콘 웨이퍼에 대해 탄소 함유 가스 분위기하에서 800 ℃ 이상 980 ℃ 이하의 온도에서 열처리를 실시하여, 상기 실리콘 웨이퍼의 적어도 상기 앞면 측의 표층부에 탄소 확산층을 형성하는 제 1 공정과,
상기 실리콘 웨이퍼의 상기 앞면 측의 표층부에 형성한 탄소 확산층 상에 실리콘 에피택셜층을 900 ℃ 이상 1000 ℃ 이하의 온도에서 형성하는 제 2 공정을 포함하는 것을 특징으로 하는 에피택셜 실리콘 웨이퍼의 제조 방법.
A first step of forming a carbon diffusion layer on at least a surface layer portion on the front surface side of the silicon wafer by subjecting a silicon wafer having front, rear and edge regions to a heat treatment at a temperature of 800 ° C. or higher and 980 ° C. or lower in a carbon-containing gas atmosphere. class,
and a second step of forming a silicon epitaxial layer at a temperature of 900°C or more and 1000°C or less on a carbon diffusion layer formed on a surface layer portion on the front side of the silicon wafer.
제 1 항에 있어서,
상기 제 1 공정에 있어서, 상기 탄소 확산층을 상기 실리콘 웨이퍼의 상기 앞면 측의 표층부에만 형성하는, 에피택셜 실리콘 웨이퍼의 제조 방법.
According to claim 1,
In the first step, the carbon diffusion layer is formed only on a surface layer portion on the front surface side of the silicon wafer.
제 2 항에 있어서,
상기 제 1 공정 전에 상기 실리콘 웨이퍼의 상기 뒷면 상에 보호막을 형성하는 제 3 공정과, 상기 제 2 공정 전 또는 후에 상기 보호막을 제거하는 제 4 공정을 추가로 갖는, 에피택셜 실리콘 웨이퍼의 제조 방법.
According to claim 2,
The method of manufacturing an epitaxial silicon wafer, further comprising a third step of forming a protective film on the rear surface of the silicon wafer before the first step, and a fourth step of removing the protective film before or after the second step.
제 2 항에 있어서,
상기 제 1 공정에 있어서, 상기 탄소 확산층을 상기 실리콘 웨이퍼의 상기 앞면 측 및 상기 뒷면 측의 쌍방의 표층부에 형성하고,
상기 제 2 공정 전 또는 후에 상기 뒷면 측의 표층부에 형성된 상기 탄소 확산층을 제거하는 제 5 공정을 추가로 갖는, 에피택셜 실리콘 웨이퍼의 제조 방법.
According to claim 2,
In the first step, the carbon diffusion layer is formed on both surface layer portions of the front side and the back side of the silicon wafer;
The manufacturing method of the epitaxial silicon wafer which further has a 5th process of removing the said carbon diffusion layer formed in the surface layer part of the said rear surface side before or after the said 2nd process.
제 2 항에 있어서,
상기 제 1 공정에 있어서, 뒷면끼리를 중첩시킨 2 장의 실리콘 웨이퍼에 대해, 상기 탄소 확산층을 상기 2 장의 실리콘 웨이퍼 각각의 적어도 앞면 측의 표층부에 형성하고,
상기 제 1 공정 후에, 상기 2 장의 실리콘 웨이퍼를 박리하는 제 6 공정을 추가로 갖는, 에피택셜 실리콘 웨이퍼의 제조 방법.
According to claim 2,
In the first step, the carbon diffusion layer is formed on at least the surface layer portion of each of the two silicon wafers on the front surface side of the two silicon wafers on which the back surfaces are overlapped,
The manufacturing method of the epitaxial silicon wafer which further has the 6th process of peeling the said 2 sheets of silicon wafer after the said 1st process.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 제 1 공정 후이면서 상기 제 2 공정 전에 상기 실리콘 웨이퍼의 상기 에지 영역의 표층부에 형성된 상기 탄소 확산층을 제거하는 제 7 공정을 추가로 갖는, 에피택셜 실리콘 웨이퍼의 제조 방법.
According to any one of claims 1 to 5,
The method of manufacturing an epitaxial silicon wafer further comprising a seventh step of removing the carbon diffusion layer formed on the surface layer portion of the edge region of the silicon wafer after the first step and before the second step.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 제 1 공정은, 상기 제 2 공정을 실시하는 에피택셜 성장로 내에서 실시하는, 에피택셜 실리콘 웨이퍼의 제조 방법.
According to any one of claims 1 to 5,
The method of manufacturing an epitaxial silicon wafer, wherein the first step is performed in an epitaxial growth furnace in which the second step is performed.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 제 1 공정은, 상기 실리콘 웨이퍼를 상기 탄소 함유 가스를 도입할 수 있는 열처리 장치 내에 도입하여 실시하고, 상기 제 2 공정은, 열처리 후의 상기 실리콘 웨이퍼를 에피택셜 성장로 내에 도입하여 실시하는, 에피택셜 실리콘 웨이퍼의 제조 방법.
According to any one of claims 1 to 5,
The first step is performed by introducing the silicon wafer into a heat treatment apparatus capable of introducing the carbon-containing gas, and the second step is performed by introducing the silicon wafer after heat treatment into an epitaxial growth furnace. Method for manufacturing a taxial silicon wafer.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 제 1 공정에서는 상기 탄소 확산층에 있어서의 탄소 피크 농도가 1 × 1017/㎤ 이상 1 × 1020/㎤ 이하가 되도록 열처리를 실시하고,
상기 제 2 공정에서는 상기 탄소 확산층에 있어서의 수소 피크 농도가 1 × 1018 atoms/㎤ 이상 1 × 1020 atoms/㎤ 이하가 되도록 에피택셜 성장 처리를 실시하는, 에피택셜 실리콘 웨이퍼의 제조 방법.
According to any one of claims 1 to 5,
In the first step, heat treatment is performed so that the carbon peak concentration in the carbon diffusion layer is 1 × 10 17 /cm 3 or more and 1 × 10 20 /cm 3 or less;
In the second step, an epitaxial growth process is performed so that the hydrogen peak concentration in the carbon diffusion layer is 1×10 18 atoms/cm 3 or more and 1×10 20 atoms/cm 3 or less.
앞면, 뒷면 및 에지 영역을 갖는 실리콘 웨이퍼의 적어도 상기 앞면 측의 표층부에 형성된 탄소 확산층과,
상기 앞면 측의 표층부의 탄소 확산층 상에 형성된 실리콘 에피택셜층을 갖고,
상기 탄소 확산층의 탄소 피크 농도가 1 × 1017/㎤ 이상 1 × 1020/㎤ 이하이고,
상기 탄소 확산층의 수소 피크 농도가 1 × 1018 atoms/㎤ 이상 1 × 1020 atoms/㎤ 이하이고,
90 ㎚ 이상의 사이즈의 에피택셜 결함이 4 개 이하인 것을 특징으로 하는 에피택셜 실리콘 웨이퍼.
a carbon diffusion layer formed on at least a surface layer portion on the front side of a silicon wafer having a front side, a back side and an edge region;
a silicon epitaxial layer formed on the carbon diffusion layer of the surface layer portion on the front surface side;
The carbon peak concentration of the carbon diffusion layer is 1 × 10 17 /cm 3 or more and 1 × 10 20 /cm 3 or less,
The hydrogen peak concentration of the carbon diffusion layer is 1 × 10 18 atoms/cm 3 or more and 1 × 10 20 atoms/cm 3 or less,
An epitaxial silicon wafer characterized by having 4 or less epitaxial defects with a size of 90 nm or more.
제 10 항에 있어서,
상기 탄소 확산층의 두께는 200 ㎚ 이하인, 에피택셜 실리콘 웨이퍼.
According to claim 10,
The thickness of the carbon diffusion layer is 200 nm or less, epitaxial silicon wafer.
제 10 항 또는 제 11 항에 있어서,
상기 탄소 확산층은, 상기 앞면 측의 표층부에만 형성되어 있는, 에피택셜 실리콘 웨이퍼.
According to claim 10 or 11,
The epitaxial silicon wafer, wherein the carbon diffusion layer is formed only on a surface layer portion on the front surface side.
제 10 항 또는 제 11 항에 있어서,
상기 탄소 확산층이 상기 에지 영역의 표층부에 형성되어 있지 않은, 에피택셜 실리콘 웨이퍼.
According to claim 10 or 11,
The epitaxial silicon wafer, wherein the carbon diffusion layer is not formed on a surface layer portion of the edge region.
KR1020207035212A 2018-09-11 2019-06-05 Epitaxial silicon wafer manufacturing method and epitaxial silicon wafer KR102532382B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018169720A JP7035925B2 (en) 2018-09-11 2018-09-11 Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer
JPJP-P-2018-169720 2018-09-11
PCT/JP2019/022349 WO2020054149A1 (en) 2018-09-11 2019-06-05 Manufacturing method for epitaxial silicon wafer and epitaxial silicon wafer

Publications (2)

Publication Number Publication Date
KR20210008389A KR20210008389A (en) 2021-01-21
KR102532382B1 true KR102532382B1 (en) 2023-05-15

Family

ID=69778521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207035212A KR102532382B1 (en) 2018-09-11 2019-06-05 Epitaxial silicon wafer manufacturing method and epitaxial silicon wafer

Country Status (5)

Country Link
JP (1) JP7035925B2 (en)
KR (1) KR102532382B1 (en)
CN (1) CN112514036B (en)
TW (1) TWI726344B (en)
WO (1) WO2020054149A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7463911B2 (en) 2020-08-26 2024-04-09 信越半導体株式会社 Method for manufacturing silicon single crystal substrate and method for manufacturing silicon epitaxial wafer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252920A (en) 2008-04-04 2009-10-29 Sumco Corp Epitaxial silicon wafer, and method of manufacturing the same
JP2013051348A (en) * 2011-08-31 2013-03-14 Sumco Corp Epitaxial wafer and method for producing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567546A (en) * 1991-09-06 1993-03-19 Hitachi Ltd Semiconductor substrate and its manufacture
JP3384506B2 (en) 1993-03-30 2003-03-10 ソニー株式会社 Semiconductor substrate manufacturing method
JP4120163B2 (en) 2000-12-15 2008-07-16 株式会社Sumco Si epitaxial wafer manufacturing method and Si epitaxial wafer
JP2010034330A (en) * 2008-07-29 2010-02-12 Sumco Corp Epitaxial wafer and method of manufacturing the same
DE112012002072B4 (en) * 2011-05-13 2023-11-16 Sumco Corp. Method for producing an epitaxial silicon wafer, epitaxial silicon wafer and method for producing a solid-state image pickup device
JP6056772B2 (en) * 2014-01-07 2017-01-11 株式会社Sumco Epitaxial wafer manufacturing method and epitaxial wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252920A (en) 2008-04-04 2009-10-29 Sumco Corp Epitaxial silicon wafer, and method of manufacturing the same
JP2013051348A (en) * 2011-08-31 2013-03-14 Sumco Corp Epitaxial wafer and method for producing the same

Also Published As

Publication number Publication date
TWI726344B (en) 2021-05-01
TW202010854A (en) 2020-03-16
CN112514036B (en) 2024-02-20
JP7035925B2 (en) 2022-03-15
CN112514036A (en) 2021-03-16
KR20210008389A (en) 2021-01-21
WO2020054149A1 (en) 2020-03-19
JP2020043232A (en) 2020-03-19

Similar Documents

Publication Publication Date Title
TWI549188B (en) Method for fabricating semiconductor epitaxial wafer, semiconductor epitaxial wafer and method for fabricating solid-state imaging device
JP3988307B2 (en) Silicon single crystal, silicon wafer and epitaxial wafer
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
EP3136420A1 (en) Bonded soi wafer and method for manufacturing bonded soi wafer
US20090017291A1 (en) Silicon epitaxial wafer and production method for same
WO2015034075A1 (en) Silicon wafer and method for producing same
KR19990024037A (en) Semiconductor device and manufacturing method thereof
US10483128B2 (en) Epitaxially coated semiconductor wafer, and method for producing an epitaxially coated semiconductor wafer
KR100396609B1 (en) Processing Method of Semiconductor Substrate
KR20180015634A (en) Method for manufacturing a bonded SOI wafer
KR102532382B1 (en) Epitaxial silicon wafer manufacturing method and epitaxial silicon wafer
JP2010034330A (en) Epitaxial wafer and method of manufacturing the same
JP6604300B2 (en) Manufacturing method of silicon bonded wafer
KR102382500B1 (en) Method of manufacturing semiconductor epitaxial wafer and manufacturing method of semiconductor device
JP6794977B2 (en) Manufacturing method of epitaxial silicon wafer and epitaxial silicon wafer
CN108885998B (en) Epitaxial wafer manufacturing method and epitaxial wafer
TW201908543A (en) Semiconductor epitaxial wafer, method of manufacturing the same, and method of manufacturing solid-state imaging element
JP6604294B2 (en) Manufacturing method of silicon bonded wafer
JP2015204316A (en) Silicon wafer and method for manufacturing the same
US20120299156A1 (en) Wafer processing method
JP2012049397A (en) Method of manufacturing silicon wafer
JP5211550B2 (en) Manufacturing method of silicon single crystal wafer
JP2011108860A (en) Method of manufacturing solid-state image pickup element
JP6930459B2 (en) Manufacturing method of semiconductor epitaxial wafer
JP2011108745A (en) Epitaxial wafer, and method of manufacturing the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant