JP2020030450A - 情報セキュリティ装置および情報セキュリティシステム - Google Patents
情報セキュリティ装置および情報セキュリティシステム Download PDFInfo
- Publication number
- JP2020030450A JP2020030450A JP2018153881A JP2018153881A JP2020030450A JP 2020030450 A JP2020030450 A JP 2020030450A JP 2018153881 A JP2018153881 A JP 2018153881A JP 2018153881 A JP2018153881 A JP 2018153881A JP 2020030450 A JP2020030450 A JP 2020030450A
- Authority
- JP
- Japan
- Prior art keywords
- card
- security
- information
- unit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
Description
外部から受信した情報を使用してプラントを制御する情報処理装置の場合には、外部からの情報を受ける外部システムと、プラントを制御する情報処理装置としての制御装置との間に、情報セキュリティ装置を設け、マルウエアおよびウイルスが外部から侵入することの無いように、外部からの情報をチェックして、安全性が確認された情報だけが情報処理装置に届けられるように工夫されている。
本願は、前述の問題を解決するためになされたものであり、異常な通信データを情報処理装置に送ることが無く、しかも健全な通信データの送受信については遅らせることの無い情報セキュリティ装置を得ることを目的とする。
以下、図1に示す概略的な全体構成図に基づいて実施の形態1の説明を行う。図1において、情報セキュリティ装置100は、外部システム109と情報処理装置1との間に設けられ、外部システム109から情報処理装置1に送信される情報の健全性をチェックする。すなわち、情報セキュリティ装置100は、外部システム109に情報を入出力する第1の入出力部2、情報処理装置1に情報を入出力する第2の入出力部3、第1の入出力部2と第2の入出力部3との間に設けられ、第1の入出力部2にて受けた情報の健全性をチェックする通信データチェック部4、通信データチェック部4と第2の入出力部3との間に設けられたリレースイッチ部5、および通信データチェック部4にてチェックされた情報が健全でない場合に、リレースイッチ部5を開放状態にする制御部6を備え、通信データチェック部4にて、外部システム109からの通信データの健全性をチェックした結果、通信データが異常時のみリレースイッチ部5を開放状態(オフ状態)とするようにして、第1の入出力部から前記通信データチェック部の間に物理的なスイッチ部を設けていないものである。
セキュリティIOカード103は、バックプレーン121のコネクタ122に接続され、CPUカード102は、バックプレーン121のコネクタ123に接続される。
セキュリティIOカード103上のLANI/F106およびSDカードスロット107で受けた外部システム109およびSDカード108からの通信データは、MPU(Microprocessor unit)124に接続された接続I/F134、135を経て、MPU124のファイアウォール異常検知部125、もしくはウイルスチェック異常検知部126でデータの健全性をチェックし、MPU124からリレーSW(Switch)部129に接続された接続I/F136を経て、リレーSW部129を通過し、バックプレーン121を経由してCPUカード102へ送信される。CPUカード102へ送信された通信データは、CPUカード102上のデータ処理部131にて処理され、各種I/Fカード112へ送信される。
実施の形態1においては、異常な通信データおよび攻撃を受信した場合に通信を遮断する機構について述べたが、この実施の形態2においては、さらに、CPUカード102上にLANI/F104およびSDカードスロット105を備えている場合を取り上げている。この実施の形態2においては、セキュリティIOカード103がバックプレーン121のコネクタ122にセットされると、CPUカード102上のLANI/F104およびSDカードスロット105を無効とする機構を設けている。これによって、誤ってCPUカード102に外部システム109とつながるLANケーブルを挿入した場合および誤ってSDカード108をスロットに挿入した場合でも、情報処理装置としての制御装置のセキュリティを確保できるようにしている。
まず、セキュリティIOカード103を挿入することにより、セキュリティIOカード103上のMPU124の存在通知部128が、バックプレーン121経由で、CPUカード102へ存在通知信号138を送信する。存在通知信号138は、CPUカード102上のMPU132の通信制御部130にて処理され、CPUカード102のLANI/F104およびSDカードスロット105を無効化させる。
外部システムからの通信データを無視(無効化)するため、CPUカード102上の、LANI/F104およびSDカードスロット105に誤って通信ケーブルおよびSDカードを挿した場合でも、CPUカード102は外部システム109からの通信データを認識することがないため、CPUカード102のセキュリティを保つことができる。
実施の形態1においては、異常な通信データおよび攻撃を受信すると、通信を遮断する機構について、述べたが、この実施の形態3においては、図5に示すように、セキュリティIOカード103上に、メモリ201と専用LANI/F301を設けることで、管理装置304とセキュリティIOカード103が随時通信できるようになる。このようにすることによって、異常時の通知およびウイルスパターンファイルの更新を随時行うことができるようになる。なお、専用LANI/F301は、外部システム109とは接続されることなく、ローカル専用線とする。
実施の形態1から3においては、CPUカード102とセキュリティIOカード103が1台ずつの構成について述べたが、この実施の形態4においては、図6のように、各カード2枚ずつ二重の系の情報セキュリティシステムとしている。このようにすることによって、異常な通信データおよび攻撃を受信した際、片側の系の通信を遮断しても、他片系のカードで通信を継続することができ、システム全体の稼働率を向上させることができる。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
4 通信データチェック部、5 リレースイッチ部、6 制御部、
100 情報セキュリティ装置、101 CPU装置、102 CPUカード、
103 セキュリティIOカード、104,106 LANI/F、
105,107 SDカードスロット、108 SDカード、109 外部システム、
201 メモリ
Claims (5)
- 外部と情報処理装置との間に設けられる装置であって、前記外部に情報を入出力する第1の入出力部、前記情報処理装置に情報を入出力する第2の入出力部、前記第1の入出力部と前記第2の入出力部との間に設けられ、前記第1の入出力部にて受けた情報の健全性をチェックする通信データチェック部、前記通信データチェック部と前記第2の入出力部との間に設けられたリレースイッチ部、および前記通信データチェック部にてチェックされた情報が健全でない場合にのみ前記リレースイッチ部を開放状態にする制御部を備え、前記第1の入出力部から前記第2の入出力部の間において通信データを遮断するスイッチが前記リレースイッチ部のみであることを特徴とする情報セキュリティ装置。
- 情報セキュリティ装置がセキュリティIOカードであって、情報処理装置としてのCPUカードと共にCPU装置に組み込まれ、前記セキュリティIOカードには、外部からの情報を入出力する入出力部と、前記CPUカードへの通信を遮断するリレースイッチ部と、通信データの健全性をチェックする異常検知部と、異常を検出した場合にのみ前記リレースイッチ部に遮断指令を送る異常通知部とを備えたことを特徴とする情報セキュリティシステム。
- 前記CPUカードは、外部からの情報を入出力する入出力部を有し、前記セキュリティIOカードは、前記セキュリティIOカードの存在を前記CPUカードに伝える存在通知部を備え、前記存在通知部からの信号を受けて前記CPUカードの前記入出力部を無効にするようにしたことを特徴とする請求項2に記載の情報セキュリティシステム。
- 前記セキュリティIOカードは、検出した異常な通信データの情報を記憶するメモリを備えたことを特徴とする請求項2または3に記載の情報セキュリティシステム。
- 前記セキュリティIOカードが、第1のセキュリティIOカードと第2のセキュリティIOカードであって、前記第1のセキュリティIOカードにおいて、異常な通信データを検出した場合に、前記第1のセキュリティIOカードの前記リレースイッチ部を遮断し、前記第2のセキュリティIOカードを機能させることを特徴とする請求項2から4のいずれか1項に記載の情報セキュリティシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018153881A JP7045958B2 (ja) | 2018-08-20 | 2018-08-20 | 情報セキュリティシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018153881A JP7045958B2 (ja) | 2018-08-20 | 2018-08-20 | 情報セキュリティシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020030450A true JP2020030450A (ja) | 2020-02-27 |
JP7045958B2 JP7045958B2 (ja) | 2022-04-01 |
Family
ID=69622537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018153881A Active JP7045958B2 (ja) | 2018-08-20 | 2018-08-20 | 情報セキュリティシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7045958B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005523508A (ja) * | 2002-04-22 | 2005-08-04 | エイビー スナル | コンピュータと通信ネットワークとの間のアクセスを自動的に制御する方法および装置 |
JP2009217358A (ja) * | 2008-03-07 | 2009-09-24 | Mitsubishi Electric Corp | 二重化プログラマブルコントローラ |
CN207458060U (zh) * | 2017-10-25 | 2018-06-05 | 国家电网公司 | 防入侵设备与防入侵系统 |
JP2019096149A (ja) * | 2017-11-24 | 2019-06-20 | オムロン株式会社 | 制御装置および制御システム |
-
2018
- 2018-08-20 JP JP2018153881A patent/JP7045958B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005523508A (ja) * | 2002-04-22 | 2005-08-04 | エイビー スナル | コンピュータと通信ネットワークとの間のアクセスを自動的に制御する方法および装置 |
JP2009217358A (ja) * | 2008-03-07 | 2009-09-24 | Mitsubishi Electric Corp | 二重化プログラマブルコントローラ |
CN207458060U (zh) * | 2017-10-25 | 2018-06-05 | 国家电网公司 | 防入侵设备与防入侵系统 |
JP2019096149A (ja) * | 2017-11-24 | 2019-06-20 | オムロン株式会社 | 制御装置および制御システム |
Also Published As
Publication number | Publication date |
---|---|
JP7045958B2 (ja) | 2022-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8285402B2 (en) | Method and system for safety monitored terminal block | |
CN110967969B (zh) | 高可用性工业自动化系统及通过该系统传送信息的方法 | |
CN105493469A (zh) | 用于监控安全网络网关单元的方法、设备和系统 | |
KR20160138374A (ko) | 산업 제어 시스템을 보안화하기 위한 시스템 및 방법 | |
US10592668B2 (en) | Computer system security with redundant diverse secondary control system with incompatible primary control system | |
CN110380911B (zh) | 一种冗余系统主备识别的方法 | |
US20190149557A1 (en) | Method and integrity checking system for decoupled integrity monitoring | |
CN102253845A (zh) | 服务器系统 | |
JP2007034479A (ja) | 稼働系装置、待機系装置、稼働・待機システム、稼働系制御方法、待機系制御方法、および、稼働系・待機系制御方法 | |
RU2647684C2 (ru) | Устройство и способ обнаружения несанкционированных манипуляций системным состоянием блока управления и регулирования ядерной установки | |
JP2020030450A (ja) | 情報セキュリティ装置および情報セキュリティシステム | |
CN109726055B (zh) | 检测PCIe芯片异常的方法及计算机设备 | |
KR101846222B1 (ko) | 이중화 시스템 및 그의 제어 방법 | |
JP4572138B2 (ja) | サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法 | |
JP6187508B2 (ja) | 制御装置、バス回路、方法、及び、プログラム | |
US10089200B2 (en) | Computer apparatus and computer mechanism | |
KR101977953B1 (ko) | 원격 장애 복구 시스템 | |
JP2017228887A (ja) | 制御システム、ネットワーク装置、及び制御装置の制御方法 | |
JP4507875B2 (ja) | 多重化装置及びレガシーデバイス多重化方法 | |
JP2006236301A (ja) | データ通信方法及び安全システム | |
KR102262090B1 (ko) | 피엘씨의 입력 이중화 처리장치 및 방법 | |
US10935600B2 (en) | Dynamic security protection in configurable analog signal chains | |
JP5682007B2 (ja) | 電子機器装置 | |
US20230388323A1 (en) | System and method for enhancing computer network reliability by countering disruptions in network communications | |
JP7211173B2 (ja) | 通信制御装置、電子機器装置、通信制御方法、及び通信制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210303 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220322 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7045958 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |