JP2020027885A - Method of manufacturing semiconductor element - Google Patents

Method of manufacturing semiconductor element Download PDF

Info

Publication number
JP2020027885A
JP2020027885A JP2018152291A JP2018152291A JP2020027885A JP 2020027885 A JP2020027885 A JP 2020027885A JP 2018152291 A JP2018152291 A JP 2018152291A JP 2018152291 A JP2018152291 A JP 2018152291A JP 2020027885 A JP2020027885 A JP 2020027885A
Authority
JP
Japan
Prior art keywords
metal film
depositing
wafer
manufacturing
angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018152291A
Other languages
Japanese (ja)
Other versions
JP7183624B2 (en
Inventor
健史 皆見
Takeshi Minami
健史 皆見
健一 大野
Kenichi Ono
健一 大野
道昭 村田
Michiaki Murata
道昭 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2018152291A priority Critical patent/JP7183624B2/en
Publication of JP2020027885A publication Critical patent/JP2020027885A/en
Application granted granted Critical
Publication of JP7183624B2 publication Critical patent/JP7183624B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

To provide a method of manufacturing a semiconductor element capable of suppressing a metal film from being adhered to one surface side of a wafer in a case where metal evaporation is performed to the other surface of the wafer whose one surface is temporarily fixed to a support member to form an individualization groove, compared with a case where the metal evaporation is performed without making the wafer incline.SOLUTION: A method of manufacturing a semiconductor element includes the following steps of: preparing a wafer 10 on whose front face a plurality of semiconductor elements are formed; fixing the wafer to a support member 16 while making the front face contacted; forming a division groove 15 on the wafer to divide the wafer into a plurality of individualized wafers 20 each including some of the plurality of semiconductor elements; and making the wafer incline to a direction of movement of an evaporation material 25 and evaporating a metal film on a rear face of the wafer in a state where the inclination direction of the inclination and an extension direction of the division groove 15 are not accorded with each other.SELECTED DRAWING: Figure 2

Description

本発明は、半導体素子の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

特許文献1には、表面に素子領域が形成されたウェハを用意し、素子領域を囲むように溝部を形成する工程と、ウェハの表面に接着層を介して剛性のある支持体を貼り付ける工程と、ウェハを裏面から溝部に到達するまで薄膜化してチップに分離する工程と、チップを支持体に貼り付けた状態で熱処理を伴う裏面加工を行う工程と、接着層を溶解しチップをそれぞれ分離する工程と、を含み、接着層は、溝部に入り込むように塗布されていることを特徴とする半導体装置の製造方法が開示されている。特許文献1に開示された半導体装置の製造方法では、個々のチップに分割した状態で裏面に金属蒸着を行っている。そのため、チップの裏面だけでなく、チップ間の溝にも電極材料が蒸着される。   Patent Document 1 discloses a process in which a wafer having an element region formed on its surface is prepared and a groove is formed so as to surround the element region, and a step of attaching a rigid support to the surface of the wafer via an adhesive layer. And a process of thinning the wafer from the back surface to the groove and separating it into chips, a process of performing back surface processing with heat treatment with the chip attached to the support, and dissolving the adhesive layer and separating the chips respectively And a method of manufacturing a semiconductor device, wherein the adhesive layer is applied so as to enter the groove. In the method of manufacturing a semiconductor device disclosed in Patent Literature 1, metal deposition is performed on the back surface in a state of being divided into individual chips. Therefore, the electrode material is deposited not only on the back surface of the chip but also on the groove between the chips.

特開2008−227284号公報JP 2008-227284 A

本発明は、一方の面を支持部材に仮固定して個片化用の溝を形成したウェハの他方の面に金属蒸着を施す場合に、該ウェハを傾けないで金属蒸着を施す場合と比較して、一方の面側に金属膜が付着することが抑制された半導体素子の製造方法を提供することを目的とする。   The present invention relates to a case where one side is temporarily fixed to a support member and a metal vapor deposition is performed on the other side of a wafer in which grooves for individualization are formed, compared with a case where the metal vapor deposition is performed without tilting the wafer. Accordingly, it is an object of the present invention to provide a method for manufacturing a semiconductor element in which a metal film is suppressed from adhering to one surface side.

上記の目的を達成するために、第1の態様の半導体素子の製造方法は、おもて面に複数の半導体素子が形成されたウェハを準備する工程と、前記おもて面を接触させて前記ウェハを支持部材に固定する工程と、前記ウェハに分割溝を形成して、各々前記複数の半導体素子の一部が含まれる複数の個片ウェハに分割する工程と、前記ウェハを蒸着材料の進行方向に対して傾斜させるとともに、当該傾斜の傾斜方向と前記分割溝の延伸方向とを一致させない状態で前記ウェハの裏面に金属膜を蒸着する工程と、を含むものである。   In order to achieve the above object, a method of manufacturing a semiconductor device according to a first aspect includes a step of preparing a wafer having a plurality of semiconductor elements formed on a front surface, and contacting the front surface. Fixing the wafer to a support member, forming a dividing groove in the wafer, dividing the wafer into a plurality of individual wafers each including a part of the plurality of semiconductor elements, and Inclining with respect to the traveling direction, and depositing a metal film on the back surface of the wafer in a state where the inclination direction of the inclination does not coincide with the extending direction of the dividing groove.

第2の態様の半導体素子の製造方法は第1の態様の半導体素子の製造方法において、前記金属膜を蒸着する工程は、前記傾斜方向と前記延伸方向とのなす角度を0度および180度以外の角度として前記金属膜を蒸着する工程であるものである。   The method for manufacturing a semiconductor element according to a second aspect is the method for manufacturing a semiconductor element according to the first aspect, wherein the step of depositing the metal film includes setting the angle between the inclined direction and the extending direction to other than 0 degree and 180 degrees. Is the step of depositing the metal film.

第3の態様の半導体素子の製造方法は第2の態様の半導体素子の製造方法において、前記金属膜を蒸着する工程は、前記傾斜方向と前記延伸方向とのなす角度を45度または135度として前記金属膜を蒸着する工程であるものである。   The method for manufacturing a semiconductor element according to a third aspect is the method for manufacturing a semiconductor element according to the second aspect, wherein the step of depositing the metal film is performed by setting an angle between the inclined direction and the extending direction to 45 degrees or 135 degrees. This is a step of depositing the metal film.

第4の態様の半導体素子の製造方法は第1の態様の半導体素子の製造方法において、前記金属膜を蒸着する工程は、前記傾斜方向と前記延伸方向とのなす角度を前記蒸着材料が前記分割溝を通過して前記支持部材に至らない角度として前記金属膜を蒸着する工程であるものである。   The method for manufacturing a semiconductor element according to a fourth aspect is the method for manufacturing a semiconductor element according to the first aspect, wherein the step of depositing the metal film is such that the deposition material divides an angle between the inclined direction and the extending direction. This is a step of depositing the metal film at an angle that does not reach the support member through the groove.

第5の態様の半導体素子の製造方法は第4の態様の半導体素子の製造方法において、前記金属膜を蒸着する工程は、前記傾斜方向と前記延伸方向とのなす角度を前記蒸着材料が前記分割溝を通過してさらに前記おもて面に至らない角度として前記金属膜を蒸着する工程であるものである。   The method for manufacturing a semiconductor element according to a fifth aspect is the method for manufacturing a semiconductor element according to the fourth aspect, wherein the step of depositing the metal film is such that the deposition material divides an angle between the inclined direction and the extending direction. This is a step of depositing the metal film at an angle that does not reach the front surface after passing through the groove.

第6の態様の半導体素子の製造方法は第1の態様の半導体素子の製造方法において、前記金属膜を蒸着する工程は、前記傾斜方向と前記延伸方向とのなす角度を前記蒸着材料の進行方向を示す直線が前記分割溝を介して前記分割溝から露出する前記支持部材の面と交差しない角度として前記金属膜を蒸着する工程であるものである。   The method for manufacturing a semiconductor element according to a sixth aspect is the method for manufacturing a semiconductor element according to the first aspect, wherein the step of depositing the metal film includes changing an angle between the inclined direction and the extending direction to a traveling direction of the deposition material. Is a step of depositing the metal film at an angle such that a straight line indicating does not intersect with the surface of the support member exposed from the division groove via the division groove.

第7の態様の半導体素子の製造方法は第6の態様の半導体素子の製造方法において、前記金属膜を蒸着する工程は、前記傾斜方向と前記延伸方向とのなす角度を前記蒸着材料の進行方向を示す直線が前記分割溝を介して前記分割溝から露出する前記おもて面とさらに交差しない角度として前記金属膜を蒸着する工程であるものである。   The method for manufacturing a semiconductor element according to a seventh aspect is the method for manufacturing a semiconductor element according to the sixth aspect, wherein the step of depositing the metal film includes changing an angle between the inclined direction and the extending direction to a direction in which the deposition material travels. Is a step of depositing the metal film at an angle at which the straight line indicating does not further intersect with the front surface exposed from the division groove via the division groove.

第8の態様の半導体素子の製造方法は第1の態様から第7の態様のいずれかの態様の半導体素子の製造方法において、前記金属膜を蒸着する工程は、中心軸の周囲に配置された複数の前記ウェハを前記中心軸を中心に前記蒸着材料中で公転させて金属膜を蒸着する蒸着装置を用いて前記金属膜を蒸着する工程であるものである。   The method for manufacturing a semiconductor element according to an eighth aspect is the method for manufacturing a semiconductor element according to any one of the first to seventh aspects, wherein the step of depositing the metal film is disposed around a central axis. A step of revolving the plurality of wafers around the central axis in the deposition material and depositing the metal film using a deposition apparatus that deposits a metal film.

第9の態様の半導体素子の製造方法は第8の態様の半導体素子の製造方法において、前記金属膜を蒸着する工程は、予め定められた角度範囲で複数の前記ウェハを自転させて前記金属膜を蒸着する工程であるものである。   According to a ninth aspect of the present invention, in the method of the eighth aspect, the step of depositing the metal film includes rotating the plurality of wafers within a predetermined angle range to rotate the metal film. Is a step of vapor deposition.

第10の態様の半導体素子の製造方法は第8の態様の半導体素子の製造方法において、前記金属膜を蒸着する工程は、複数の前記ウェハを自転させないで前記金属膜を蒸着する工程であるものである。   The method for manufacturing a semiconductor element according to a tenth aspect is the method for manufacturing a semiconductor element according to the eighth aspect, wherein the step of depositing the metal film is a step of depositing the metal film without rotating a plurality of wafers. It is.

第11の態様の半導体素子の製造方法は第1の態様から第10の態様のいずれかの態様の半導体素子の製造方法において、前記金属膜を蒸着する工程は、前記傾斜の傾斜角度を10度以上として前記金属膜を蒸着する工程であるものである。   In a method of manufacturing a semiconductor device according to an eleventh aspect, in the method of manufacturing a semiconductor device according to any one of the first to tenth aspects, the step of depositing the metal film includes setting the tilt angle of the tilt to 10 degrees. The above is the step of depositing the metal film.

第1の態様の半導体素子の製造方法によれば、おもて面を支持部材に仮固定して個片化用の溝を形成したウェハの裏面に金属蒸着を施す場合に、該ウェハを傾けないで金属蒸着を施す場合と比較して、おもて面側に金属膜が付着することが抑制された半導体素子の製造方法が提供される、という効果を奏する。   According to the method of manufacturing a semiconductor device of the first aspect, when metal vapor deposition is performed on the back surface of a wafer in which the front surface is temporarily fixed to the support member and the groove for singulation is formed, the wafer is tilted. As compared with the case where metal deposition is performed without using a metal layer, a method of manufacturing a semiconductor element in which a metal film is suppressed from adhering to the front surface side is provided.

第2の態様の半導体素子の製造方法によれば、傾斜方向と延伸方向とのなす角度を0度または180度とする場合と比較して、おもて面側に金属膜が付着することが抑制される、という効果を奏する。   According to the method for manufacturing a semiconductor element of the second aspect, the metal film can be attached to the front surface side as compared with the case where the angle between the inclined direction and the extending direction is 0 degree or 180 degrees. This has the effect of being suppressed.

第3の態様の半導体素子の製造方法によれば、傾斜方向と延伸方向とのなす角度を45度および135度以外の角度とする場合と比較して、おもて面側に金属膜が付着することがより効果的に抑制される、という効果を奏する。   According to the semiconductor device manufacturing method of the third aspect, the metal film adheres to the front surface side as compared with the case where the angle between the inclined direction and the extending direction is an angle other than 45 degrees and 135 degrees. Is more effectively suppressed.

第4の態様の半導体素子の製造方法によれば、支持部材との関係を考慮しないで傾斜方向と延伸方向とのなす角度を設定する場合と比較して、分割溝に侵入する蒸着材料の深さがより確実に制御される、という効果を奏する。   According to the method of manufacturing a semiconductor device of the fourth aspect, the depth of the vapor deposition material penetrating into the dividing groove is smaller than the case where the angle between the inclined direction and the extending direction is set without considering the relationship with the support member. Is more reliably controlled.

第5の態様の半導体素子の製造方法によれば、ウェハのおもて面との関係を考慮しないで傾斜方向と延伸方向とのなす角度を設定する場合と比較して、半導体素子の不良の発生が抑制される、という効果を奏する。   According to the method of manufacturing a semiconductor device of the fifth aspect, as compared with the case where the angle between the inclined direction and the extending direction is set without considering the relationship with the front surface of the wafer, the defect of the semiconductor device is reduced. This has the effect of suppressing occurrence.

第6の態様の半導体素子の製造方法によれば、蒸着材料の進行方向を示す直線と分割溝を介して分割溝から露出する支持部材の面との関係を考慮しないで傾斜方向と延伸方向とのなす角度を設定する場合と比較して、分割溝に侵入する蒸着材料の深さがより確実に制御される、という効果を奏する。   According to the method of manufacturing a semiconductor device of the sixth aspect, the inclination direction and the extension direction are determined without considering the relationship between the straight line indicating the direction of progress of the deposition material and the surface of the support member exposed from the division groove via the division groove. The effect that the depth of the vapor deposition material penetrating into the dividing groove is more reliably controlled as compared with the case where the angle formed by the angle is set.

第7の態様の半導体素子の製造方法によれば、蒸着材料の進行方向を示す直線と分割溝を介して分割溝から露出するおもて面との関係を考慮しないで傾斜方向と延伸方向とのなす角度を設定する場合と比較して、半導体素子の不良の発生が抑制される、という効果を奏する。   According to the method of manufacturing a semiconductor device of the seventh aspect, the inclination direction and the extension direction are determined without considering the relationship between the straight line indicating the traveling direction of the deposition material and the front surface exposed from the division groove via the division groove. In comparison with the case where the angle is set, there is an effect that occurrence of a defect in the semiconductor element is suppressed.

第8の態様の半導体素子の製造方法によれば、複数のウェハを中心軸を中心に蒸着材料中で公転させない蒸着装置を用いる場合と比較して、半導体ウェハの裏面への金属膜の蒸着において蒸着むらが抑制される、という効果を奏する。   According to the method for manufacturing a semiconductor device of the eighth aspect, in comparison with the case of using a vapor deposition apparatus in which a plurality of wafers are not revolved around a central axis in a vapor deposition material, in the deposition of a metal film on the back surface of a semiconductor wafer, This produces an effect that unevenness in vapor deposition is suppressed.

第9の態様の半導体素子の製造方法によれば、複数のウェハをまったく自転させずに金属膜を蒸着する場合と比較して、半導体ウェハの裏面への金属膜の蒸着において蒸着むらが抑制される、という効果を奏する。   According to the method for manufacturing a semiconductor device of the ninth aspect, unevenness in deposition is suppressed in the deposition of the metal film on the back surface of the semiconductor wafer, as compared with the case where the metal film is deposited without rotating a plurality of wafers at all. It has the effect of

第10の態様の半導体素子の製造方法によれば、複数のウェハを自転させて金属膜を蒸着する場合と比較して、分割溝に侵入する蒸着材料の深さがより小さくなる、という効果を奏する。   According to the method for manufacturing a semiconductor element of the tenth aspect, the depth of the vapor deposition material penetrating into the dividing grooves is smaller than in the case where a plurality of wafers are rotated and a metal film is vapor-deposited. Play.

第11の態様の半導体素子の製造方法によれば、傾斜の傾斜角度を10度未満として金属膜を蒸着する場合と比較して、半導体ウェハのおもて面側に金属膜が付着することが抑制される、という効果を奏する。   According to the method of manufacturing a semiconductor device of the eleventh aspect, the metal film can be attached to the front surface side of the semiconductor wafer as compared with the case where the metal film is deposited by setting the inclination angle to less than 10 degrees. This has the effect of being suppressed.

実施の形態に係る半導体素子の製造工程の一例を示す断面図である。FIG. 7 is a cross-sectional view showing an example of the manufacturing process of the semiconductor element according to the embodiment. (a)は実施の形態に係るグラインドフレーム(グラインド用のテープフレーム)に配置された個片ウェハを示す平面図、(b)は実施の形態に係る蒸着処理を示す断面図である。(A) is a top view which shows the individual wafer arrange | positioned at the grind frame (tape frame for grinding) which concerns on embodiment, (b) is sectional drawing which shows the vapor deposition process which concerns on embodiment. (a)は傾斜角度が0度の場合の蒸着処理を示す断面図、(b)は傾斜角度が30度の場合の蒸着処理を示す断面図、(c)は半導体ウェハの傾斜角度と蒸着材料の侵入深さとの関係を示したグラフである。(A) is a cross-sectional view showing a vapor deposition process when the tilt angle is 0 degrees, (b) is a cross-sectional view showing a vapor deposition process when the tilt angle is 30 degrees, and (c) is a tilt angle of the semiconductor wafer and a vapor deposition material. 6 is a graph showing a relationship between the depth of penetration and the depth of penetration.

以下、図1から図3を参照して、本発明を実施するための形態について詳細に説明する。   Hereinafter, an embodiment for carrying out the present invention will be described in detail with reference to FIGS.

図1を参照して、本実施の形態に係る半導体素子の製造方法について説明する。   With reference to FIG. 1, a method for manufacturing a semiconductor device according to the present embodiment will be described.

まず、図1(a)に示すように、半導体基板11上に素子パターン12が形成された半導体ウェハ10を準備する。   First, as shown in FIG. 1A, a semiconductor wafer 10 having an element pattern 12 formed on a semiconductor substrate 11 is prepared.

次に、図1(b)に示すように、半導体ウェハ10をダイシング(分割)用の部材に搭載する。ダイシング用部材はダイシングテープ13とダイシングフレーム14を含み、リング状のダイシングフレーム14にダイシングテープ13が貼られた構造となっている。
半導体ウェハ10の搭載は、半導体ウェハ10の裏面をダイシングテープに貼り付けて行う。なお、この際の半導体ウェハ10の厚さは一例として約500μmとされている。
Next, as shown in FIG. 1B, the semiconductor wafer 10 is mounted on a dicing (division) member. The dicing member includes a dicing tape 13 and a dicing frame 14, and has a structure in which the dicing tape 13 is attached to the ring-shaped dicing frame 14.
The mounting of the semiconductor wafer 10 is performed by attaching the back surface of the semiconductor wafer 10 to a dicing tape. Note that the thickness of the semiconductor wafer 10 at this time is about 500 μm as an example.

次に、半導体ウェハ10を個片ウェハ20に分割するためのハーフダイシングを行う。
個片ウェハ20とは後述するように、半導体ウェハ10の取り扱いの容易化のために半導体ウェハ10を複数に分割したものである。ハーフダイシングは、図1(c)に示すように半導体ウェハ10のおもて(素子)面側から溝15を形成して行う。溝15の深さは、例えば最終的な半導体ウェハ10の厚さに20μm程度加えた深さとする。なお、本実施の形態における半導体ウェハ10の最終的な厚さは、一例として約120μmとされている。
Next, half dicing for dividing the semiconductor wafer 10 into individual wafers 20 is performed.
As will be described later, the individual wafer 20 is obtained by dividing the semiconductor wafer 10 into a plurality of pieces to facilitate handling of the semiconductor wafer 10. The half dicing is performed by forming a groove 15 from the front (element) surface side of the semiconductor wafer 10 as shown in FIG. The depth of the groove 15 is, for example, a depth obtained by adding about 20 μm to the thickness of the final semiconductor wafer 10. Note that the final thickness of the semiconductor wafer 10 in the present embodiment is about 120 μm as an example.

次に、図1(d)に示すように、半導体ウェハ10のグラインド部材への転写を行う。
グラインドとは半導体ウェハ10の厚さを最終的な厚さとするための裏面研削をいう。図1(d)に示すように、グラインド部材はリング状のフレームであるグラインドフレーム17にグラインドテープ16が貼られた構成となっている。グラインド部材への転写は半導体ウェハ10のおもて面をグラインドテープ16に埋設させて行う。
Next, as shown in FIG. 1D, transfer to the grind member of the semiconductor wafer 10 is performed.
Grinding refers to back grinding for making the thickness of the semiconductor wafer 10 the final thickness. As shown in FIG. 1D, the grind member has a configuration in which a grind tape 16 is adhered to a grind frame 17 which is a ring-shaped frame. The transfer to the grind member is performed by embedding the front surface of the semiconductor wafer 10 in the grind tape 16.

次に、図1(e)に示すように裏面をグラインド(研削)して半導体ウェハ10を個片ウェハ20に分割する。個片ウェハ20の分割数に制限はないが、本実施の形態では4分割としている。本裏面研削は例えば砥石等を用いて行う。   Next, as shown in FIG. 1E, the back surface is ground (ground) to divide the semiconductor wafer 10 into individual wafers 20. Although the number of divisions of the individual wafer 20 is not limited, in the present embodiment, it is divided into four. This back grinding is performed using, for example, a grindstone.

次に、図1(f)に示すように、裏面電極18を蒸着する。裏面電極18の蒸着の詳細については後述する。   Next, as shown in FIG. 1F, a back electrode 18 is deposited. The details of the deposition of the back electrode 18 will be described later.

次に、図1(g)に示すように、個々の個片ウェハ20をダイシング部材に搭載する。
本工程におけるダイシングは個片ウェハ20をさらに半導体素子21に個片化するためのダイシングである。本ダイシング部材はリング状のダイシングフレーム23およびダイシングテープ22を含み、ダイシングテープ22はダイシングフレーム23に貼られている。本工程は個片ウェハ20の個数分行う。図1(g)の表記「×N」は個片ウェハ20の個数を表しており、本実施の形態ではN=4である。
Next, as shown in FIG. 1 (g), each individual wafer 20 is mounted on a dicing member.
Dicing in this step is dicing for further dividing the individual wafer 20 into the semiconductor elements 21. The dicing member includes a ring-shaped dicing frame 23 and a dicing tape 22, and the dicing tape 22 is attached to the dicing frame 23. This step is performed for the number of individual wafers 20. The notation “× N” in FIG. 1G represents the number of individual wafers 20, and N = 4 in the present embodiment.

次に、図1(h)に示すように溝19を形成してフルダイシングを行う。フルダイシングとは個片ウェハ20をさらに個々の半導体素子21に分割(個片化)することをいう。
ダイシングは例えばダイシングブレード等を用いて行う。
Next, as shown in FIG. 1H, a groove 19 is formed and full dicing is performed. Full dicing refers to dividing the individual wafer 20 into individual semiconductor elements 21 (singulation).
Dicing is performed using, for example, a dicing blade or the like.

次に、図1(i)に示すように、半導体素子21の外観検査を行う。該外観検査は、例えばカメラ24を用いた画像処理によって行う。その後半導体素子21の裏面からダイシングテープ22を剥がし、個々の半導体素子21に分離する。   Next, as shown in FIG. 1I, an appearance inspection of the semiconductor element 21 is performed. The appearance inspection is performed by, for example, image processing using the camera 24. Thereafter, the dicing tape 22 is peeled off from the back surface of the semiconductor element 21 and separated into individual semiconductor elements 21.

なお、以上の半導体装置の製造方法の説明においては本発明に関わりの深い工程のみを示しており、工程の一部を省略している。例えば、図1(f)の裏面電極18の蒸着の後に裏面電極18のオーミック性確保のための熱処理工程や、個片ウェハ20に含まれる半導体素子21の電気的検査工程が含まれる場合もある。   In the above description of the method for manufacturing a semiconductor device, only steps deeply related to the present invention are shown, and some of the steps are omitted. For example, after the deposition of the back electrode 18 in FIG. 1F, a heat treatment step for ensuring the ohmic property of the back electrode 18 and an electrical inspection step of the semiconductor element 21 included in the individual wafer 20 may be included. .

ここで、大口径、かつ薄い半導体ウェハ、特に化合物半導体ウェハでは、製造プロセス(工程)中に割れる可能性が高いため、予め搬送が容易な大きさに分割することがある。
さらに、テープ上で分割された半導体ウェハに金属蒸着処理を行う工程においては、半導体ウェハを水平状態に保ったまま行なうと、蒸着材料が分割溝(「ストリートともいう)の間を通って素子パターンのある半導体ウェハのおもて面近傍に付着してデバイス故障の要因となる場合がある。あるいは、テープ表面に付着した金属膜がその後テープを剥がす際に素子パターン上に落下して故障の要因となることも想定される。
Here, a large-diameter and thin semiconductor wafer, particularly a compound semiconductor wafer, is likely to be broken during the manufacturing process (process), and may be divided in advance into a size that can be easily transported.
Further, in the step of performing a metal vapor deposition process on a semiconductor wafer divided on a tape, if the semiconductor wafer is kept in a horizontal state, the vapor deposition material passes between division grooves (also referred to as "streets") to form an element pattern. May cause device failure by adhering near the front surface of a damaged semiconductor wafer, or the metal film adhered to the tape surface may fall on the element pattern when the tape is subsequently peeled off, causing a failure. It is assumed that

上述した本実施の形態に係る半導体素子の製造方法においても、図1(e)に示すようにグラインドテープ16に素子面を固着させて個片ウェハ20に分割した後、図1(f)に示すように裏面電極18を蒸着する際、個片ウェハ20を蒸着材料の進行方向に対して垂直に維持し傾けないで蒸着処理を行うと、蒸着材料が分割溝を通過して半導体素子の素子面に付着し、半導体素子の不良を招く場合がある。あるいは、分割溝を通過した蒸着材料がグラインドテープに付着し、グラインドテープをはがす際に半導体素子の素子面に落下して半導体素子の不良を招く場合がある。   In the above-described method of manufacturing a semiconductor device according to the present embodiment, as shown in FIG. 1E, the device surface is fixed to the grind tape 16 and divided into individual wafers 20, and then, as shown in FIG. As shown in the figure, when the back electrode 18 is deposited, if the individual wafer 20 is subjected to the deposition process without tilting while keeping the individual wafer 20 perpendicular to the traveling direction of the deposition material, the deposition material passes through the dividing groove, and the element of the semiconductor element is removed. It may adhere to the surface and cause a defect of the semiconductor element. Alternatively, the vapor deposition material that has passed through the division grooves may adhere to the grind tape and drop on the element surface of the semiconductor element when the grind tape is peeled off, thereby causing a defect in the semiconductor element.

そこで本実施の形態では、半導体ウェハを蒸着材料の進行方向に対して傾斜させるとともに、当該傾斜の傾斜軸と分割溝の延伸方向とを一致させない状態で半導体ウェハの裏面に金属膜を蒸着することとした。このことにより、素子面を支持部材に仮固定して個片化用の溝を形成したウェハの裏面に金属蒸着を施す場合に、該ウェハを傾けないで金属蒸着を施す場合と比較して、素子面側に金属膜が付着することが抑制された半導体素子の製造方法が提供される、という効果を奏する。   Therefore, in the present embodiment, the semiconductor wafer is inclined with respect to the traveling direction of the deposition material, and the metal film is vapor-deposited on the back surface of the semiconductor wafer in a state where the inclination axis of the inclination does not coincide with the extending direction of the dividing groove. And Thus, when metal deposition is performed on the back surface of the wafer in which the element surface is temporarily fixed to the support member and grooves for singulation are formed, compared with the case where metal deposition is performed without tilting the wafer, An advantage is provided in that a method of manufacturing a semiconductor element in which a metal film is suppressed from adhering to the element surface side is provided.

以下、図2および図3を参照し、本実施の形態に係る金属蒸着処理についてより詳細に説明する。   Hereinafter, the metal deposition process according to the present embodiment will be described in more detail with reference to FIGS.

図2(a)は、図1(e)に示す状態を半導体ウェハ10の裏面側から見た図である。
図2(a)に示すように、グラインドテープ16およびグラインドフレーム17を含むグラインド部材に、4個の個片ウェハ20に分割された半導体ウェハ10が搭載されている。図2(b)は、グラインド部材(グラインドテープ16およびグラインドフレーム17)に搭載された個片ウェハ20に対して、図1(f)に示す金属蒸着を行う際の配置状態を示している。図2(b)に示すマスク26は、金属蒸着の対象となる半導体ウェハ10(個片ウェハ20)の領域以外を覆うマスクである。
FIG. 2A is a view of the state shown in FIG. 1E as viewed from the back surface side of the semiconductor wafer 10.
As shown in FIG. 2A, a semiconductor wafer 10 divided into four individual wafers 20 is mounted on a grind member including a grind tape 16 and a grind frame 17. FIG. 2B shows an arrangement state when performing the metal deposition shown in FIG. 1F on the individual wafers 20 mounted on the grinding members (the grinding tape 16 and the grinding frame 17). The mask 26 shown in FIG. 2B is a mask that covers a region other than the region of the semiconductor wafer 10 (individual wafer 20) to be subjected to metal deposition.

図2(b)に示すように、本実施の形態に係る金属蒸着工程においては、蒸着材料25の進行方向に対して半導体ウェハ10を点Cを中心として予め定められた傾斜角度θだけ傾斜させる。さらに、当該傾斜は図2(a)に示すように、傾斜の方向が溝15の延伸方向と一致しないようにして傾斜させる。つまり、傾斜の中心を規定するA−A’線(以下、「傾斜軸」)を仮想すると、点Cを通り紙面に垂直な方向が傾斜軸A−A’の方向と一致している。基準となる溝15と傾斜軸A−A’とのなす角度(以下、「回転角度φ」)は0度(180度)以外であれば特に限定されないが、図2(a)に示す分割の場合、蒸着材料25がいずれの方向の溝15にも等しく侵入しにくいので45度が特に好ましい。   As shown in FIG. 2B, in the metal vapor deposition step according to the present embodiment, the semiconductor wafer 10 is tilted about the point C by a predetermined tilt angle θ with respect to the traveling direction of the vapor deposition material 25. . Further, as shown in FIG. 2A, the inclination is made such that the direction of the inclination does not coincide with the extending direction of the groove 15. That is, assuming an A-A 'line (hereinafter referred to as an "inclination axis") that defines the center of the inclination, a direction passing through the point C and perpendicular to the paper surface coincides with the direction of the inclination axis A-A'. The angle between the reference groove 15 and the tilt axis AA ′ (hereinafter, “rotation angle φ”) is not particularly limited as long as it is other than 0 degree (180 degrees). In this case, 45 ° is particularly preferable because the vapor deposition material 25 is hard to equally enter the groove 15 in any direction.

次に図3を参照して、傾斜角度θについてより詳細に説明する。図3(a)は傾斜角度θがθ=0度の場合の金属膜の半導体ウェハ10への付着状態、図3(b)は傾斜角度θがθ=30度の場合の金属膜の半導体ウェハ10への付着状態を各々示している。なお、図3(a)、(b)においては回転角度φをすべての溝15の延伸方向とは異なる方向としている。   Next, the tilt angle θ will be described in more detail with reference to FIG. FIG. 3A shows the state of adhesion of the metal film to the semiconductor wafer 10 when the inclination angle θ is θ = 0 degrees, and FIG. 3B shows the state of the metal film when the inclination angle θ is 30 degrees. 10 shows the state of adhesion to 10 respectively. 3A and 3B, the rotation angle φ is set to a direction different from the extending direction of all the grooves 15.

図3(a)に示すように、傾斜角度θが0度の場合は、個片ウェハ20と個片ウェハ20との間の溝15の方向が蒸着材料25の進行方向と平行であるために、蒸着材料25は裏面電極18を成膜すると同時に溝15から侵入し、グラインドテープ16上に金属膜27を付着させている。また、金属膜27が横方向に拡散して個片ウェハ20おもて面上に形成された半導体素子に至っている場合もある。   As shown in FIG. 3A, when the inclination angle θ is 0 degree, the direction of the groove 15 between the individual wafers 20 is parallel to the traveling direction of the deposition material 25. The vapor deposition material 25 penetrates through the groove 15 at the same time as the formation of the back electrode 18, and the metal film 27 adheres to the grind tape 16. In some cases, the metal film 27 diffuses in the lateral direction to reach the semiconductor element formed on the front surface of the individual wafer 20.

これに対し、図3(b)に示すように傾斜角度θが30度の場合は、個片ウェハ20と個片ウェハ20との間の溝15の方向が蒸着材料25の進行方向と平行でない(交差している)ために、蒸着材料25は裏面電極18を成膜する一方溝15からは侵入しにくく、蒸着材料25は溝15の開口端付近の壁面に金属膜27を付着させるにとどまっている。
すなわち、傾斜角度が30度の場合の金属膜27は、溝15の開口端から溝15の壁面に沿って侵入深さdだけしか侵入していない。
On the other hand, when the inclination angle θ is 30 degrees as shown in FIG. 3B, the direction of the groove 15 between the individual wafers 20 is not parallel to the traveling direction of the deposition material 25. Because of (intersecting), the vapor deposition material 25 hardly penetrates through the groove 15 while forming the back electrode 18, and the vapor deposition material 25 only attaches the metal film 27 to the wall surface near the opening end of the groove 15. ing.
That is, when the inclination angle is 30 degrees, the metal film 27 penetrates only from the opening end of the groove 15 along the wall surface of the groove 15 by the penetration depth d.

図3(c)は、傾斜角度θ(度=deg)と侵入深さd(μm)との関係をシミュレーションした結果を示すグラフである。図3(c)では回転角度φをφ=45度とし、溝15の幅が10μmと15μmの場合をシミュレーションしている。また、図3(c)に示すtは半導体ウェハ10(個片ウェハ20)の厚さであり、本シミュレーションでは一例として120μmとしている。つまり、図3(c)では、侵入深さdが厚さtに達すると蒸着材料25がグラインドテープ16まで至り、グラインドテープ上に金属膜27が付着する。   FIG. 3C is a graph showing a result of simulating the relationship between the inclination angle θ (degree = deg) and the penetration depth d (μm). FIG. 3C simulates the case where the rotation angle φ is 45 ° and the width of the groove 15 is 10 μm and 15 μm. In addition, t shown in FIG. 3C is the thickness of the semiconductor wafer 10 (individual wafer 20), and is set to 120 μm as an example in the simulation. That is, in FIG. 3C, when the penetration depth d reaches the thickness t, the deposition material 25 reaches the grind tape 16 and the metal film 27 adheres to the grind tape.

図3(c)を参照すると、例えば溝15の幅が10μmの場合、傾斜角度θをθ=30度とすると侵入深さdはd=37μm、傾斜角度θをθ=45度とすると侵入深さdはd=21μmとなる。すなわち、傾斜角度θを大きくするほど溝15の深さ方向と蒸着材料25の進行方向とのなす角度が大きくなるので、侵入深さdは小さくなる。ただし、傾斜角度θを極端に大きくすると裏面電極18の成膜に影響することも考えられるので、実際の傾斜角度θの上限は裏面電極18の成膜状態等を勘案して設定してもよい。   Referring to FIG. 3C, for example, when the width of the groove 15 is 10 μm, the penetration depth d is d = 37 μm when the inclination angle θ is θ = 30 degrees, and the penetration depth is d when the inclination angle θ is θ = 45 degrees. The length d is d = 21 μm. That is, the greater the inclination angle θ, the greater the angle between the depth direction of the groove 15 and the traveling direction of the vapor deposition material 25, so that the penetration depth d decreases. However, if the inclination angle θ is extremely large, it is considered that the film formation of the back electrode 18 may be affected. Therefore, the upper limit of the actual inclination angle θ may be set in consideration of the film formation state of the back electrode 18 and the like. .

一方傾斜角度θを小さくするほど侵入深さdは大きくなるが、図3(c)から傾斜角度θが10度以上であれば侵入深さdが基板の厚さt(本例では120μm)に達しないことがわかる。すなわち、傾斜角度θはθ≧10度を満たすことが必要であることがわかる。ただし、図3(c)から明らかなように、傾斜角度θの下限は半導体ウェハ10の厚さtに応じて設定すべきものである。   On the other hand, as the inclination angle θ decreases, the penetration depth d increases, but from FIG. 3C, if the inclination angle θ is 10 degrees or more, the penetration depth d becomes the substrate thickness t (120 μm in this example). It turns out that it does not reach. That is, it is understood that the inclination angle θ needs to satisfy θ ≧ 10 degrees. However, as is apparent from FIG. 3C, the lower limit of the inclination angle θ should be set according to the thickness t of the semiconductor wafer 10.

次に、本実施の形態に係る半導体素子の製造方法で用いる蒸着装置について説明する。
本実施の形態に係る蒸着装置は以下のような構成となっている。すなわち、ダイシング部材に搭載された複数の半導体ウェハを配置する配置部材が中心軸の周囲に複数配置された蒸着ドームを備え、複数の半導体ウェハを配置した該蒸着ドームは該中心軸を中心に公転可能とされている。また、配置部材自身も回転可能とされ、複数の半導体ウェハの各々は配置部材の回転に伴って自転も可能とされている。そして、複数の半導体ウェハを配置した蒸着ドームに対して蒸着材料を飛翔させることにより半導体ウェハに裏面電極の蒸着等を行う。以上の構成の蒸着装置では、一般的には公転と自転とを併用することによって裏面電極がむらなく成膜される。
Next, a vapor deposition apparatus used in the method for manufacturing a semiconductor device according to the present embodiment will be described.
The vapor deposition apparatus according to the present embodiment has the following configuration. That is, an arrangement member for arranging a plurality of semiconductor wafers mounted on a dicing member includes a plurality of vapor deposition domes arranged around a central axis, and the vapor deposition dome on which a plurality of semiconductor wafers are arranged revolves around the central axis. It is possible. Further, the arrangement member itself is also rotatable, and each of the plurality of semiconductor wafers is also allowed to rotate with the rotation of the arrangement member. Then, a vapor deposition material is caused to fly on a vapor deposition dome on which a plurality of semiconductor wafers are arranged, thereby performing vapor deposition of a back electrode on the semiconductor wafer. In the vapor deposition apparatus having the above-described configuration, generally, the back electrode is uniformly formed by using both revolution and rotation.

一方、本実施の形態に係る蒸着装置では公転は実行するが、自転はさせないように構成されている。これは、本実施の形態では、溝15の延伸方向と傾斜軸(図2のA−A’線)とが一致しないように回転角度φを設定し、溝15の内部に蒸着材料25が侵入しないようにしているが、配置部材を回転させると回転角度φが変化し、自転の特定のタイミングで溝15の延伸方向と傾斜軸とが平行または平行に近い状態となり、蒸着材料が溝15の奥まで侵入する可能性が高くなる(すなわち、図3(b)に示す侵入深さdが大きくなる)からである。一方、公転は回転角度φに対する影響度はほとんどないので、通常通り実行する。   On the other hand, the vapor deposition apparatus according to the present embodiment is configured to perform revolving but not to rotate. This is because, in the present embodiment, the rotation angle φ is set so that the extending direction of the groove 15 does not coincide with the tilt axis (the line AA ′ in FIG. 2), and the vapor deposition material 25 enters the inside of the groove 15. However, when the arrangement member is rotated, the rotation angle φ changes, and at a specific timing of the rotation, the extending direction of the groove 15 and the tilt axis become parallel or nearly parallel, and the vapor deposition material is This is because the possibility of intrusion to the back increases (that is, the intrusion depth d shown in FIG. 3B increases). On the other hand, since the revolution has almost no influence on the rotation angle φ, it is executed as usual.

以上のように蒸着装置を構成することによって、本実施の形態に係る半導体素子の製造方法では裏面電極等の金属膜がむらなく成膜されるとともに、素子面側に金属膜が付着することがより効果的に抑制されている。   By configuring the vapor deposition apparatus as described above, in the method for manufacturing a semiconductor element according to the present embodiment, a metal film such as a back electrode is uniformly formed and a metal film adheres to the element surface. More effectively suppressed.

ここで、本実施の形態に係る蒸着装置では、自転をさせない構成を例示して説明したが、これに限られず、許容される金属膜27の侵入深さd等を勘案して、限られた角度範囲で半導体ウェハを自転させるようにしてもよい。   Here, in the vapor deposition apparatus according to the present embodiment, a configuration that does not rotate is described as an example. However, the configuration is not limited to this, and is limited in consideration of an allowable penetration depth d of the metal film 27 and the like. You may make it rotate a semiconductor wafer in an angle range.

なお、上記実施の形態では裏面電極を蒸着する工程を例示して説明したが、これに限られず、一方の面が支持部材に固定され分割用の溝が形成された半導体ウェハ(すなわち、複数の個片ウェハ)の他方の面に金属膜を蒸着する工程であれば、いずれの蒸着工程にも本発明が適用される。また、蒸着する面は裏面に限られずおもて面であってもよいし、さらには蒸着材料は金属に限られず、他の材料であってもよい。   In the above-described embodiment, the process of depositing the back electrode has been described by way of example. However, the present invention is not limited to this, and the semiconductor wafer having one surface fixed to the support member and formed with a dividing groove (ie, a plurality of The present invention can be applied to any vapor deposition process as long as the process deposits a metal film on the other surface of the individual wafer. In addition, the surface to be vapor-deposited is not limited to the back surface, and may be a front surface. Further, the vapor-deposition material is not limited to metal, and may be another material.

10 半導体ウェハ
11 半導体基板
12 素子パターン
13 ダイシングテープ
14 ダイシングフレーム
15 溝
16 グラインドテープ
17 グラインドフレーム
18 裏面電極
19 溝
20 個片ウェハ
21 半導体素子
22 ダイシングテープ
23 ダイシングフレーム
24 カメラ
25 蒸着材料
26 マスク
27 金属膜
C 点
d 侵入深さ
t 厚さ
θ 傾斜角度
φ 回転角度
Reference Signs List 10 semiconductor wafer 11 semiconductor substrate 12 element pattern 13 dicing tape 14 dicing frame 15 groove 16 grind tape 17 grind frame 18 back electrode 19 groove 20 individual wafer 21 semiconductor element 22 dicing tape 23 dicing frame 24 camera 25 evaporation material 26 mask 27 metal Film C Point d Penetration depth t Thickness θ Tilt angle φ Rotation angle

Claims (11)

おもて面に複数の半導体素子が形成されたウェハを準備する工程と、
前記おもて面を接触させて前記ウェハを支持部材に固定する工程と、
前記ウェハに分割溝を形成して、各々前記複数の半導体素子の一部が含まれる複数の個片ウェハに分割する工程と、
前記ウェハを蒸着材料の進行方向に対して傾斜させるとともに、当該傾斜の傾斜方向と前記分割溝の延伸方向とを一致させない状態で前記ウェハの裏面に金属膜を蒸着する工程と、を含む
半導体素子の製造方法。
A step of preparing a wafer having a plurality of semiconductor elements formed on the front surface,
Fixing the wafer to a support member by contacting the front surface,
Forming a dividing groove in the wafer, and dividing the wafer into a plurality of individual wafers each including a part of the plurality of semiconductor elements;
Tilting the wafer with respect to the direction of travel of the deposition material, and depositing a metal film on the back surface of the wafer in a state in which the tilt direction of the tilt does not match the extending direction of the division groove. Manufacturing method.
前記金属膜を蒸着する工程は、前記傾斜方向と前記延伸方向とのなす角度を0度および180度以外の角度として前記金属膜を蒸着する工程である
請求項1に記載の半導体素子の製造方法。
The method of manufacturing a semiconductor device according to claim 1, wherein the step of depositing the metal film is a step of depositing the metal film at an angle between the inclination direction and the stretching direction other than 0 ° and 180 °. .
前記金属膜を蒸着する工程は、前記傾斜方向と前記延伸方向とのなす角度を45度または135度として前記金属膜を蒸着する工程である
請求項2に記載の半導体素子の製造方法。
The method of manufacturing a semiconductor device according to claim 2, wherein the step of depositing the metal film is a step of depositing the metal film with an angle between the tilt direction and the extension direction being 45 degrees or 135 degrees.
前記金属膜を蒸着する工程は、前記傾斜方向と前記延伸方向とのなす角度を前記蒸着材料が前記分割溝を通過して前記支持部材に至らない角度として前記金属膜を蒸着する工程である
請求項1に記載の半導体素子の製造方法。
The step of depositing the metal film is a step of depositing the metal film by setting an angle between the inclined direction and the extending direction to an angle at which the deposition material does not pass through the dividing groove and reach the support member. Item 2. A method for manufacturing a semiconductor device according to item 1.
前記金属膜を蒸着する工程は、前記傾斜方向と前記延伸方向とのなす角度を前記蒸着材料が前記分割溝を通過してさらに前記おもて面に至らない角度として前記金属膜を蒸着する工程である
請求項4に記載の半導体素子の製造方法。
The step of depositing the metal film is a step of depositing the metal film by setting an angle between the inclined direction and the extending direction to an angle at which the deposition material passes through the division groove and does not reach the front surface. The method for manufacturing a semiconductor device according to claim 4.
前記金属膜を蒸着する工程は、前記傾斜方向と前記延伸方向とのなす角度を前記蒸着材料の進行方向を示す直線が前記分割溝を介して前記分割溝から露出する前記支持部材の面と交差しない角度として前記金属膜を蒸着する工程である
請求項1に記載の半導体素子の製造方法。
In the step of depositing the metal film, a straight line indicating an advancing direction of the deposition material at an angle between the inclined direction and the extending direction intersects a surface of the support member exposed from the division groove through the division groove. The method for manufacturing a semiconductor device according to claim 1, wherein the step of depositing the metal film is performed at an angle not to be performed.
前記金属膜を蒸着する工程は、前記傾斜方向と前記延伸方向とのなす角度を前記蒸着材料の進行方向を示す直線が前記分割溝を介して前記分割溝から露出する前記おもて面とさらに交差しない角度として前記金属膜を蒸着する工程である
請求項6に記載の半導体素子の製造方法。
The step of depositing the metal film, the front surface exposed from the dividing groove through a straight line indicating an advancing direction of the deposition material at an angle between the inclined direction and the extending direction, and further, The method of manufacturing a semiconductor device according to claim 6, wherein the metal film is deposited at an angle that does not intersect.
前記金属膜を蒸着する工程は、中心軸の周囲に配置された複数の前記ウェハを前記中心軸を中心に前記蒸着材料中で公転させて金属膜を蒸着する蒸着装置を用いて前記金属膜を蒸着する工程である
請求項1から請求項7のいずれか1項に記載の半導体素子の製造方法。
The step of depositing the metal film, the plurality of wafers disposed around a central axis is revolved around the central axis in the deposition material, the metal film is deposited using a deposition apparatus that deposits a metal film. The method of manufacturing a semiconductor device according to claim 1, wherein the method is a step of vapor deposition.
前記金属膜を蒸着する工程は、予め定められた角度範囲で複数の前記ウェハを自転させて前記金属膜を蒸着する工程である
請求項8に記載の半導体素子の製造方法。
The method of manufacturing a semiconductor device according to claim 8, wherein the step of depositing the metal film is a step of rotating the plurality of wafers within a predetermined angle range to deposit the metal film.
前記金属膜を蒸着する工程は、複数の前記ウェハを自転させないで前記金属膜を蒸着する工程である
請求項8に記載の半導体素子の製造方法。
The method of manufacturing a semiconductor device according to claim 8, wherein the step of depositing the metal film is a step of depositing the metal film without rotating a plurality of the wafers.
前記金属膜を蒸着する工程は、前記傾斜の傾斜角度を10度以上として前記金属膜を蒸着する工程である
請求項1から請求項10のいずれか1項に記載の半導体素子の製造方法。
The method of manufacturing a semiconductor device according to claim 1, wherein the step of depositing the metal film is a step of depositing the metal film with the inclination angle of the inclination being 10 degrees or more.
JP2018152291A 2018-08-13 2018-08-13 Semiconductor device manufacturing method Active JP7183624B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018152291A JP7183624B2 (en) 2018-08-13 2018-08-13 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018152291A JP7183624B2 (en) 2018-08-13 2018-08-13 Semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2020027885A true JP2020027885A (en) 2020-02-20
JP7183624B2 JP7183624B2 (en) 2022-12-06

Family

ID=69620379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018152291A Active JP7183624B2 (en) 2018-08-13 2018-08-13 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP7183624B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112345A (en) * 1984-11-07 1986-05-30 Toshiba Corp Manufacture of semiconductor device
JPH08153797A (en) * 1994-09-22 1996-06-11 Sony Corp Wiring structure for semiconductor device and forming method therefor
JP2002164303A (en) * 2000-11-29 2002-06-07 Sony Corp Vacuum deposition apparatus
JP2008134383A (en) * 2006-11-28 2008-06-12 Cheil Industries Inc Method for producing fine metal pattern
WO2011010653A1 (en) * 2009-07-21 2011-01-27 株式会社アルバック Method for treating a surface coated with a film, and device for treating a surface coated with a film
JP2015191992A (en) * 2014-03-28 2015-11-02 株式会社東京精密 Semiconductor production apparatus and method of producing semiconductor
JP2017055012A (en) * 2015-09-11 2017-03-16 株式会社東芝 Manufacturing method for device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112345A (en) * 1984-11-07 1986-05-30 Toshiba Corp Manufacture of semiconductor device
JPH08153797A (en) * 1994-09-22 1996-06-11 Sony Corp Wiring structure for semiconductor device and forming method therefor
JP2002164303A (en) * 2000-11-29 2002-06-07 Sony Corp Vacuum deposition apparatus
JP2008134383A (en) * 2006-11-28 2008-06-12 Cheil Industries Inc Method for producing fine metal pattern
WO2011010653A1 (en) * 2009-07-21 2011-01-27 株式会社アルバック Method for treating a surface coated with a film, and device for treating a surface coated with a film
JP2015191992A (en) * 2014-03-28 2015-11-02 株式会社東京精密 Semiconductor production apparatus and method of producing semiconductor
JP2017055012A (en) * 2015-09-11 2017-03-16 株式会社東芝 Manufacturing method for device

Also Published As

Publication number Publication date
JP7183624B2 (en) 2022-12-06

Similar Documents

Publication Publication Date Title
JP7017032B2 (en) A vapor deposition mask, a method for manufacturing an organic semiconductor device, and a method for manufacturing an organic EL display.
US9530961B2 (en) Mask assembly for deposition, deposition apparatus, and method employing the same
JP7097821B2 (en) Shadow mask deposition system and its method
TW202012660A (en) Method for manufacturing deposition mask with frame, drawing device, device for manufacturing organic semiconductor element, and method for manufacturing organic semiconductor element
EP3276413B1 (en) Mask plate, mask exposure device and mask exposure method
TW201938827A (en) PVD processing method and PVD processing apparatus
JP2007258154A (en) Ion implantation device
TW201602374A (en) Deposition mask, method for manufacturing deposition mask and method for manufacturing touch panel
JP2020027885A (en) Method of manufacturing semiconductor element
CN104988458A (en) Manufacturing method for mask plate with taper-angled opening
JP2009263762A (en) Vacuum deposition method and vacuum deposition apparatus
US9976210B2 (en) Shadow mask, film forming system using shadow mask and method of manufacturing a display device
JP5704261B2 (en) Substrate transfer system and substrate transfer method
WO2018214633A1 (en) Manufacturing method of display panel, and display panel motherboard
JP6922179B2 (en) A method for manufacturing a vapor deposition mask, an organic semiconductor element, and a method for manufacturing an organic EL display.
JP6879461B2 (en) Thin-film mask, thin-film mask with frame, thin-film mask preparation, method for manufacturing organic semiconductor elements, and method for manufacturing organic EL display
JPS6352109B2 (en)
US3986478A (en) Vapor deposition apparatus including orbital substrate holder
KR102412503B1 (en) Sputtering apparatus
CN102163547B (en) Method for depositing photoresist on microelectronic or photoelectronic chip
KR20070000014A (en) Spin coating method
KR102399748B1 (en) A device for depositing a metal film on a surface of a three-dimensional object
TW201239119A (en) Evaporation apparatus
JP2004010905A (en) Sputtering system
US10017848B2 (en) Crucible

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221107

R150 Certificate of patent or registration of utility model

Ref document number: 7183624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150