JP2020021869A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2020021869A
JP2020021869A JP2018145868A JP2018145868A JP2020021869A JP 2020021869 A JP2020021869 A JP 2020021869A JP 2018145868 A JP2018145868 A JP 2018145868A JP 2018145868 A JP2018145868 A JP 2018145868A JP 2020021869 A JP2020021869 A JP 2020021869A
Authority
JP
Japan
Prior art keywords
film
wiring
insulating film
interlayer insulating
defect formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018145868A
Other languages
English (en)
Other versions
JP7116619B2 (ja
Inventor
直仁 鈴村
Naohito Suzumura
直仁 鈴村
和幸 大森
Kazuyuki Omori
和幸 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2018145868A priority Critical patent/JP7116619B2/ja
Priority to US16/521,090 priority patent/US10978394B2/en
Publication of JP2020021869A publication Critical patent/JP2020021869A/ja
Application granted granted Critical
Publication of JP7116619B2 publication Critical patent/JP7116619B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】互いに異なる層に位置する配線間のＴＤＤＢの信頼性が確保される半導体装置を提供する。【解決手段】半導体装置ＳＤＶでは、第１配線ＭＬ１側には第１欠陥形成阻止膜ＤＰＦ１が形成され、第２配線ＭＬ２側には第２欠陥形成阻止膜ＤＰＦ２が形成されている。シリコンと酸素との結合に対応する赤外線吸収強度に対するシリコンと水素との結合に対応する赤外線吸収強度の比を存在比とすると、第１欠陥形成阻止膜ＤＰＦ１における存在比は、第２層間絶縁膜ＩＬ２における存在比よりも小さい。また、第２欠陥形成阻止膜ＤＰＦ２における存在比は、第２層間絶縁膜ＩＬ２における存在比よりも小さい。【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、たとえば、Ｌｏｗ−ｋ膜を有する多層配線構造を備えた半導体装置に好適に利用できるものである。
フラッシュメモリとマイクロコンピュータとを搭載した半導体装置では、たとえば、１０Ｖ以上の比較的高い電圧が配線に印加される。このため、このような半導体装置では、ＴＤＤＢ（Time Dependent Dielectric Breakdown：経時絶縁破壊）に対する信頼性の確保が重要とされる。経時絶縁破壊とは、絶縁膜の絶縁破壊強度が比較的高い電界であっても、時間の経過とともに、実使用状態のような比較的低い電界において絶縁破壊が起こる現象である。
特許文献１、特許文献２、特許文献３および特許文献４では、配線における信頼性を高めるための提案がなされており、特に、特許文献１および特許文献３では、同じ層に位置する一の配線と他の配線とのＴＤＤＢに対する信頼性を高めるための提案がなされている。
特開２０１３−９３６０２号公報 国際公開第２００６／００１３５６号 特開２０１２−２３２４５号公報 特開２０１１−１９９０５９号公報
電子機器の小型化に対応するために、半導体装置には微細化が求められている。半導体装置の微細化には、層間絶縁膜の膜厚も薄く形成することが求められている。このため、互いに異なる層に位置する配線間のＴＤＤＢに対する信頼性を確保することが求められている。
同じ層に位置する一の配線と他の配線とにおいては、設計の段階で配線間隔を拡げることで、電気的な絶縁耐性を確保することができる。しかしながら、一の配線に対して、他の配線がその一の配線とは異なる層に位置する場合、一の配線と他の配線との間隔は、半導体装置の構造設計によって決まってしまうため、間隔を容易に拡げることができない。また、微細化される半導体装置では、配線に印加される電圧の極性にかかわらず、同じ層に位置する配線間のＴＤＤＢに加えて、互いに異なる層に位置する配線間のＴＤＤＢに対する信頼性を確保することも求められている。
その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。
一実施の形態に係る半導体装置は、第１配線と第２配線と第１欠陥形成阻止膜と第２欠陥形成阻止膜とを備えている。第１配線は、第１層間絶縁膜の第１溝に形成されている。第２配線は、第１配線の上方に配置され、第２層間絶縁膜の第２溝に形成されている。第１欠陥形成阻止膜は、第１配線と第２層間絶縁膜との間に形成されている。第２欠陥形成阻止膜は、第２層間絶縁膜と第２配線との間に形成されている。シリコンと酸素との結合に対応する赤外線吸収強度に対するシリコンと水素との結合に対応する赤外線吸収強度の比を存在比とする。第１欠陥形成阻止膜における存在比は、第２層間絶縁膜における存在比よりも小さい。第２欠陥形成阻止膜における存在比は、第２層間絶縁膜における存在比よりも小さい。
他の実施の形態に係る半導体装置の製造方法は、以下の工程を備えている。半導体基板を覆うように、第１溝を有する第１層間絶縁膜を形成する。第１溝内に第１配線を形成する。第１配線を覆うように第１絶縁膜を形成する。第１絶縁膜に第１プラズマ処理を行うことにより、第１欠陥形成阻止膜を形成する。第１欠陥形成阻止膜を覆うように、第２溝を有する第２層間絶縁膜を形成する。第２層間絶縁膜の部分を残しながら、第２層間絶縁膜に第２プラズマ処理を行うことにより、第２欠陥形成阻止膜を形成する。第２溝内に第２配線を形成する。シリコンと酸素との結合に対応する赤外線吸収強度に対するシリコンと水素との結合に対応する赤外線吸収強度の比を存在比とする。第１欠陥形成阻止膜を形成する工程では、第１欠陥形成阻止膜における存在比が、第２層間絶縁膜における存在比よりも小さくなるように、第１欠陥形成阻止膜が形成される。第２欠陥形成阻止膜を形成する工程では、第２欠陥形成阻止膜における存在比が、第２層間絶縁膜における存在比よりも小さくなるように、第２欠陥形成阻止膜が形成される。
一実施の形態に係る半導体装置によれば、第１配線と第２配線との間のＴＤＤＢの信頼性を向上させることができる。
他の実施の形態に係る半導体装置の製造方法によれば、第１配線と第２配線との間のＴＤＤＢの信頼性を向上させることができる半導体装置を製造することができる。
実施の形態１に係る半導体装置の部分断面図である。 同実施の形態において、半導体装置の製造方法の一工程を示す部分断面図である。 同実施の形態において、図２に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図３に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図４に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図５に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図６に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図７に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図８に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図９に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図１０に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図１１に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、シリコン酸炭化膜の赤外線吸収スペクトルを示す第１の図である。 同実施の形態において、シリコン酸炭化膜の赤外線吸収スペクトルを示す第２の図である。 同実施の形態において、赤外線吸収スペクトルにおける所定の積分吸収強度の比を示すグラフである。 同実施の形態において、ＴＤＤＢの評価結果を示す第１の図である。 同実施の形態において、ＴＤＤＢの評価結果を示す第２の図である。 同実施の形態において、エネルギーバンド構造を示す図である。 実施の形態２に係る半導体装置の断面図である。
実施の形態１
実施の形態１に係る半導体装置の主要部分について説明する。
図１に示すように、半導体装置ＳＤＶでは、半導体基板ＳＵＢを覆うように、コンタクト層間絶縁膜ＣＩＬが形成されている。コンタクト層間絶縁膜ＣＩＬを覆うように、第１層間絶縁膜ＩＬ１が形成されている。コンタクト層間絶縁膜ＣＩＬとして、通常のシリコン酸化膜（ＳｉＯ２）が形成されている。シリコン酸化膜の誘電率ｋは、約４．２〜４．３である。
コンタクト層間絶縁膜ＣＩＬを覆うように、第１層間絶縁膜ＩＬ１が形成されている。第１層間絶縁膜ＩＬ１として、通常のシリコン酸化膜の誘電率ｋよりも低い誘電率ｋを有するＬｏｗ−ｋ膜が適用されており、ここでは、シリコン酸炭化膜（ＳｉＯＣ）が形成されている。シリコン酸炭化膜の誘電率ｋは、約２．５〜２．７である。
その第１層間絶縁膜ＩＬ１に形成された第１配線溝ＧＶ１の側壁面および底面に、第１バリアメタル膜ＢＭ１を介在させて第１配線ＭＬ１が形成されている。第１バリアメタル膜ＢＭ１として、たとえば、タンタル（Ｔａ）膜が形成されている。第１配線ＭＬ１として、銅（Ｃｕ）膜が形成されている。
第１配線ＭＬ１を覆うように、第１キャップ絶縁膜ＣＦ１が形成されている。第１キャップ絶縁膜ＣＦ１として、たとえば、シリコン炭窒化膜（ＳｉＣＮ）が形成されている。第１キャップ絶縁膜ＣＦ１を覆うように、第１欠陥形成阻止膜ＤＰＦ１が形成されている。後述するように、第１欠陥形成阻止膜ＤＰＦ１は、シリコン酸炭化膜に、酸素プラズマ処理を施すことによって形成されている。
第１欠陥形成阻止膜ＤＰＦ１を覆うように、第２層間絶縁膜ＩＬ２が形成されている。第２層間絶縁膜ＩＬ２として、たとえば、シリコン酸炭化膜（ＳｉＯＣ）が形成されている。シリコン酸炭化膜の誘電率ｋは、約２．５〜２．７である。その第２層間絶縁膜ＩＬ２に形成された第２配線溝ＧＶ２の側壁面および底面に沿って、第２欠陥形成阻止膜ＤＰＦ２が形成されている。後述するように、第２欠陥形成阻止膜ＤＰＦ２は、第２配線溝ＧＶ２が形成された第２層間絶縁膜ＩＬ２に、酸素プラズマ処理を施すことによって形成されている（図９参照）。
第２層間絶縁膜ＩＬ２に形成された第２配線溝ＧＶ２の側壁面および底面に、第２バリアメタル膜ＢＭ２を介在させて第２配線ＭＬ２が形成されている。第２バリアメタル膜ＢＭ２として、たとえば、タンタル（Ｔａ）膜が適用される。第２配線ＭＬ２として、銅（Ｃｕ）膜が適用される。第２欠陥形成阻止膜ＤＰＦ２は、第２配線ＭＬ２の側面と底面とに対向するように位置する。
第２配線ＭＬ２を覆うように、第２キャップ絶縁膜ＣＦ２が形成されている。第２キャップ絶縁膜ＣＦ２として、たとえば、シリコン炭窒化膜（ＳｉＣＮ）が形成されている。その第２キャップ絶縁膜ＣＦ２上に、さらに配線と層間絶縁膜（いずれも図示せず）が形成されている。半導体装置ＳＤＶにおける基本的な多層配線構造は、上記のように構成される。
次に、上述した半導体装置の製造方法の一例について説明する。半導体基板ＳＵＢ（図２参照）に、トランジスタ等の所定の半導体素子等（図示せず）が形成される。次に、図２に示すように、半導体基板ＳＵＢを覆うように、たとえば、ＣＶＤ（Chemical Vapor Deposition）法により、シリコン酸化膜（ＳｉＯ２）を形成することによってコンタクト層間絶縁膜ＣＩＬが形成される。
次に、コンタクト層間絶縁膜ＣＩＬを覆うように、たとえば、ＣＶＤ法により、シリコン酸炭化膜を堆積することによって、第１層間絶縁膜ＩＬ１（図３参照）が形成される。次に、所定の写真製版処理およびエッチング処理が行われる。これにより、図３に示すように、第１層間絶縁膜ＩＬ１に第１配線溝ＧＶ１が形成される。
次に、図４に示すように、たとえば、スパッタ法により、タンタル膜を堆積することによって、第１配線溝ＧＶ１の側壁面と底面とを覆うように第１バリアメタル膜ＢＭ１が形成される。次に、めっき法により、第１配線溝ＧＶ１を埋め込むように第１銅膜ＣＵＦ１が形成される。
次に、図５に示すように、化学的機械研磨処理（ＣＭＰ：Chemical Mechanical Polishing）を行うことにより、第１配線溝ＧＶ１内に位置する第１バリアメタル膜ＢＭ１の部分および第１銅膜ＣＵＦ１の部分を残して、第１層間絶縁膜ＩＬ１の上面上に位置する第１バリアメタル膜ＢＭ１の部分および第１銅膜ＣＵＦ１の部分が除去される。これにより、第１配線溝ＧＶ１内に、第１配線ＭＬ１が形成される。
次に、図６に示すように、第１配線ＭＬ１を覆うように、たとえば、ＣＶＤ法により、シリコン酸炭化膜を堆積することにより、第１キャップ絶縁膜ＣＦ１が形成される。次に、図７に示すように、第１キャップ絶縁膜ＣＦ１を覆うように、たとえば、ＣＶＤ法により、シリコン酸炭化膜ＩＬＤが形成される。次に、そのシリコン酸炭化膜ＩＬＤに、第１の酸素プラズマ処理が施される。
酸素プラズマとして、酸素原子および炭素原子の少なくともいずれかの原子を含むガスからプラズマが生成される。シリコン酸炭化膜ＩＬＤは、そのプラズマの雰囲気に晒されることになる。酸素原子および炭素原子の少なくともいずれかの原子を含むガスとして、酸素ガス（Ｏ２）、二酸化炭素ガス（ＣＯ２）、または、酸素ガスと二酸化炭素ガスとの混合ガスを適用することが好ましい。
酸素ガスを用いる場合には、流量は、たとえば、約２００ｓｃｃｍ以下、パワーは、たとえば、約２００〜１０００Ｗ、圧力は、たとえば、約２．０〜５．３Ｐａの条件下で、プラズマを生成することができる。温度条件は、たとえば、室温（２５℃）に設定される。プラズマ処理時間は、たとえば、約５〜１５秒に設定される。
シリコン酸炭化膜ＩＬＤに第１の酸素プラズマ処理を施すことによって、シリコン酸炭化膜ＩＬＤが改質されて、欠陥が形成されるの阻止する第１欠陥形成阻止膜ＤＰＦ１が形成される。ここで、シリコンと酸素との結合に対応する赤外線の積分吸収強度に対するシリコンと水素との結合に対応する赤外線の積分吸収強度の比を存在比（Ｓｉ−Ｈ／Ｓｉ−Ｏ）とする。そうすると、第１欠陥形成阻止膜ＤＰＦ１における存在比（Ｓｉ−Ｈ／Ｓｉ−Ｏ）は、この後に形成される第２層間絶縁膜ＩＬ２（図８参照）における存在比（Ｓｉ−Ｈ／Ｓｉ−Ｏ）よりも小さくなる。
なお、赤外線吸収スペクトルは、たとえば、フーリエ変換分光光度計（Mattson Technology社製；Infinity Series）を用いて、減衰全反射（Attenuated Total Reflectance；ＡＴＲ）法によって測定した。フーリエ変換分光光度計による測定条件として、たとえば、次のような測定条件とした。偏光させていない光（無偏光）を用いた。分解能を４ｃｍ−１とした。積算回数を２５６回に設定した。また、Ｓｉ−Ｈ結合の赤外線積分吸収強度を、たとえば、得られた赤外線吸収スペクトルにおいて、波数が２１００〜２３００ｃｍ−１の範囲内において積分値を算出することにより求めた。Ｓｉ−Ｏ結合の赤外線積分吸収強度を、たとえば、得られた赤外線吸収スペクトルにおいて、波数が１０００〜１２００ｃｍ−１の範囲内において積分値を算出することにより求めた。
次に、第１欠陥形成阻止膜ＤＰＦ１を覆うように、たとえば、ＣＶＤ法により、シリコン酸炭化膜を堆積することにより、第２層間絶縁膜ＩＬ２（図８参照）が形成される。次に、所定の写真製版処理およびエッチング処理が行われる。これにより、図８に示すように、第２層間絶縁膜ＩＬ２に第２配線溝ＧＶ２が形成される。
次に、第２配線溝ＧＶ２の側壁面および底面を含む第２層間絶縁膜ＩＬ２の表面に、第２の酸素プラズマ処理が施される。第２の酸素プラズマ処理の条件は、上述した第１の酸素プラズマ処理の条件と、実質的に同じ条件が設定される。図９に示すように、第２層間絶縁膜ＩＬ２の表面に第２の酸素プラズマ処理を施すことによって、シリコン酸炭化膜の表面から、たとえば、約２０ｎｍに至る部分が改質されて、欠陥が形成されるの阻止する第２欠陥形成阻止膜ＤＰＦ２が形成される。第２欠陥形成阻止膜ＤＰＦ２における存在比（Ｓｉ−Ｈ／Ｓｉ−Ｏ）は、第２層間絶縁膜ＩＬ２における存在比（Ｓｉ−Ｈ／Ｓｉ−Ｏ）よりも小さくなる。
次に、図１０に示すように、たとえば、スパッタ法により、タンタル膜を堆積することによって、第２配線溝ＧＶ２の側壁面と底面とを覆うように第２バリアメタル膜ＢＭ２が形成される。次に、めっき法により、第２配線溝ＧＶ２を埋め込むように第２銅膜ＣＵＦ２が形成される。
次に、図１１に示すように、化学的機械研磨処理を行うことにより、第２配線溝ＧＶ２内に位置する第２バリアメタル膜ＢＭ２の部分および第２銅膜ＣＵＦ２の部分を残して、第２層間絶縁膜ＩＬ２の上面上に位置する第２バリアメタル膜ＢＭ２の部分および第２銅膜ＣＵＦ２の部分が除去される。これにより、第２配線溝ＧＶ２内に、第２配線ＭＬ２が形成される。
次に、図１２に示すように、第２配線ＭＬ２を覆うように、たとえば、ＣＶＤ法により、シリコン酸炭化膜を堆積することにより、第２キャップ絶縁膜ＣＦ２が形成される。その後、必要に応じて、上層の配線と層間絶縁膜が形成されて、図１に示す半導体装置の主要部分が完成する。
上述した半導体装置ＳＤＶでは、第１配線ＭＬ１と第２配線ＭＬ２との間に、第１欠陥形成阻止膜ＤＰＦ１と第２欠陥形成阻止膜ＤＰＦ２とが形成されている。これにより、第１配線ＭＬ１と第２配線ＭＬ２との間のＴＤＤＢを改善させることができる。このことについて説明する。
第１欠陥形成阻止膜ＤＰＦ１および第２欠陥形成阻止膜ＤＰＦ２のそれぞれは、シリコン酸炭化膜に酸素プラズマ処理を施して、シリコン酸炭化膜の部分を改質することによって形成される。
まず、発明者らが行った、プラズマ処理等に伴うシリコン酸炭化膜の赤外線吸収スペクトルによる評価について説明する。試料として、試料Ａ、試料Ｂおよび試料Ｃの３つの試料を作成した。試料Ａは、シリコン酸炭化膜を形成した後、紫外線を照射する処理を施したシリコン酸炭化膜である。試料Ｂは、シリコン酸炭化膜を形成した後、窒素プラズマ処理を施したシリコン酸炭化膜である。試料Ｃは、シリコン酸炭化膜を形成した後、酸素プラズマ処理を施したシリコン酸炭化膜である。
試料Ａ〜試料Ｃのそれぞれの赤外線吸収スペクトルを、上記フーリエ変換分光光度計を用いて測定した。試料Ａ〜試料Ｃのそれぞれの赤外線吸収スペクトルを図１３および図１４に示す。図１３では、ＳｉＯ３とＨとの結合およびＳｉＯ２ＳｉとＨとの結合のそれぞれに対応する赤外線吸収スペクトルの部分が示されている。図１４では、ＳｉとＯとの結合に対応する赤外線吸収スペクトルの部分が示されている。グラフの横軸は、波数（波長の逆数）であり、縦軸は、赤外線の吸光度（Ａｂｓ）である。
図１３に示されるように、ＳｉＯ３とＨとの結合に対応する赤外線吸収スペクトルおよびＳｉＯ２ＳｉとＨとの結合に対応する赤外線吸収スペクトルの部分では、試料Ａ、試料Ｂ、試料Ｃの順に、吸光度が低くなっていることがわかる。一方、図１４に示されるように、ＳｉとＯとの結合に対応する赤外線吸収スペクトルの部分では、試料Ｃが、試料Ａおよび試料Ｂよりも、吸光度が高くなっていることがわかる。
次に、発明者らは、吸光度の違いを定量化するために、赤外線の吸収強度を評価した。吸収強度は、赤外線吸収スペクトルのピークの高さとベースラインとに基づいた積分吸収強度として算出した。ＳｉＯ３とＨとの結合に対応する赤外線吸収スペクトルのピークの部分の積分吸収強度を積分吸収強度Ｓ１とする。ＳｉＯ２ＳｉとＨとの結合に対応する赤外線吸収スペクトルのピークの部分の積分吸収強度を積分吸収強度Ｓ２とする。ＳｉとＯとの結合に対応する赤外線吸収スペクトルのピークの部分の積分吸収強度を積分吸収強度Ｓ３とする。
そうすると、上述したシリコンと酸素との結合に対応する赤外線の積分吸収強度に対するシリコンと水素との結合に対応する赤外線の積分吸収強度の比である存在比（Ｓｉ−Ｈ／Ｓｉ−Ｏ）は、積分吸収強度Ｓ１／積分吸収強度Ｓ３、または、積分吸収強度Ｓ２／積分吸収強度Ｓ３によって表される。図１５に、試料Ａ、試料Ｂおよび試料Ｃのそれぞれのシリコン酸炭化膜における存在比のグラフを示す。
図１５に示されるように、試料Ｃにおける存在比は、試料Ａにおける存在比よりも低くなっていることがわかる。また、試料Ｃにおける存在比は、試料Ｂにおける存在比よりも低くなっていることがわかる。このことから、シリコン酸炭化膜に酸素プラズマ処理を施すことで、シリコン酸炭化膜には、Ｓｉ−Ｈの結合に比べて比較的結合エネルギーが高いＳｉ−Ｏの結合が形成される割合が高くなることがいえる。
このようにして、シリコン酸炭化膜において、結合エネルギーが比較的高いＳｉ−Ｏの結合が形成されている割合が他の部分に比べて高い部分（膜）を、ここでは、その機能から欠陥形成阻止膜と呼ぶ。次に、その欠陥形成阻止膜が有する機能について説明する。発明者らは、ＴＥＧ（Test Element Group）を用いて、互いに異なる層に位置する配線間のＴＤＤＢを評価した。
ＴＥＧのパターンとして、２つのパターンを採用した。第１のパターンは、櫛状の下層配線と櫛状の上層配線とを、平面視的に互いに交差するように配置したパターンである。第２のパターンは、櫛状の下層配線と櫛状の上層配線とを、平面視的に重なるように配置したパターンである。上層配線と下層配線との間に印加する電界を、６．０ＭＶ〜８．０ＭＶ／ｃｍに設定した。温度を２５℃〜１７５℃に設定した。
極性の依存性を確認するために、ＴＥＧの構造として、上層配線側に欠陥形成阻止膜を配置し、下層配線側には欠陥形成阻止膜を配置させない構造とした。欠陥形成阻止膜は、上層配線の底面と両側面とに対向するにように形成されている。図１６および図１７に、ＴＤＤＢの評価結果を示す。図１６では、下層配線を接地電位として、上層配線に正の電圧を印加した場合のＴＤＤＢの評価結果を示す。図１７では、下層配線を接地電位として、上層配線に負の電圧を印加した場合のＴＤＤＢの評価結果を示す。
図１６に示すように、酸素プラズマ処理を施して欠陥形成阻止膜を形成したＴＥＧでは、上層配線に正の電圧を印加した場合には、窒素プラズマ処理を施したＴＥＧの場合と比較して、高ライフタイム側にシフトしており、寿命が長くなることが確認された。
一方、図１７に示すように、上層配線に負の電圧を印加した場合には、酸素プラズマ処理を施して欠陥形成阻止膜を形成したＴＥＧと、窒素プラズマ処理を施したＴＥＧとでは、寿命はほとんど変わらないことが確認された。
このＴＤＤＢの評価結果について、発明者らは次のように考えた。図１８に、下層配線を接地電位とし、上層配線に正の電圧を印加した場合における、下層配線（第１配線ＭＬ１に相当）と上層配線（第２配線ＭＬ２、第２バリアメタル膜ＢＭ２に相当）との間のエネルギーバンド構造を示す。図１８に示すように、下層配線と上層配線との間に位置する層間絶縁膜（第２層間絶縁膜ＩＬ２に相当）のエネルギーバンド構造では、下層配線側から上層配線側に向かってエネルギーが低くなるように傾斜している。
上層配線に正の電圧が印加されていることで、電子は、下層配線側から上層配線側へ注入されることになる。層間絶縁膜（第２層間絶縁膜ＩＬ２に相当）では、下層配線側から上層配線側に向かってエネルギーが低くなるように傾斜していることで、電子は加速されることになる。ＴＤＤＢの信頼性が低下する理由（メカニズム）は、このような加速された電子によって、層間絶縁膜中に欠陥が形成されてしまうためであると考えられる。
ＴＥＧでは、電子が加速される上層配線側に位置する層間絶縁膜の部分と上層配線との間に、結合エネルギーが比較的高いシリコンと酸素との結合をより多く有する欠陥形成阻止膜が形成されている。これにより、加速された電子によって欠陥が形成されるのを抑制することができ、その結果、寿命を延ばすことができると考えられる。
一方、下層配線を接地電位とし、上層配線に負の電圧を印加した場合の、下層配線と上層配線との間に位置する層間絶縁膜（第２層間絶縁膜ＩＬ２に相当）のエネルギーバンド構造では、上層配線側から下層配線側に向かってエネルギーが低くなるように傾斜することになる。ＴＥＧでは、電子が加速される下層配線側に位置する層間絶縁膜の部分と下層配線との間には、欠陥形成阻止膜が形成されていない。
このため、層間絶縁膜中には加速された電子によって欠陥が形成されてしまい、酸素プラズマ処理を施したとはいえ、下層配線側に欠陥形成阻止膜が形成されていないＴＥＧの寿命は、窒素プラズマ処理を施したＴＥＧの寿命はほとんど変わらない結果になったと考えられる。
こうして、発明者らは、上層配線と下層配線との間のＴＤＤＢの信頼性には、極性の依存性があることを実証し、その極性の依存性を解消するために、上層配線側と下層配線側との双方に欠陥形成阻止膜を配置する構造を見出すに至った。図１に示すように、半導体装置ＳＤＶでは、第１配線ＭＬ１側には第１欠陥形成阻止膜ＤＰＦ１が形成され、第２配線ＭＬ２側には第２欠陥形成阻止膜ＤＰＦ２が形成されている。
シリコンと酸素との結合に対応する赤外線吸収強度に対するシリコンと水素との結合に対応する赤外線吸収強度の比を存在比とすると、第１欠陥形成阻止膜ＤＰＦ１における存在比は、第２層間絶縁膜ＩＬ２における存在比よりも小さい。また、第２欠陥形成阻止膜ＤＰＦ２における存在比は、第２層間絶縁膜ＩＬ２における存在比よりも小さい。
これにより、第１配線ＭＬ１と第２配線ＭＬ２とに印加される電圧の極性に関係なく、第１配線ＭＬ１と第２配線ＭＬ２との間に位置する第２層間絶縁膜ＩＬ２等の部分に欠陥が形成されるのを抑制することができ、その結果、ＴＤＤＢの信頼性を向上させることができると考えられる。
上述した半導体装置ＳＤＶでは、第１配線ＭＬ１側には第１欠陥形成阻止膜ＤＰＦ１が形成され、第２配線ＭＬ２側には第２欠陥形成阻止膜ＤＰＦ２が形成されており、この点で、半導体装置ＳＤＶは、上層の配線側に改質層が形成された文献１に記載された半導体装置とは構造が異なる。また、第１欠陥形成阻止膜ＤＰＦ１および第２欠陥形成阻止膜ＤＰＦ２が形成された半導体装置ＳＤＶは、文献２に記載された側壁保護膜が形成された半導体装置とは構造が異なる。
さらに、第１欠陥形成阻止膜ＤＰＦ１および第２欠陥形成阻止膜ＤＰＦ２が形成された半導体装置ＳＤＶは、文献３に記載された改質層が形成された半導体装置、および、文献４に記載された改質層が形成された半導体装置とはそれぞれ構造が異なる。
上述した半導体装置では、Ｌｏｗ−ｋ膜を有する多層配線構造を備えている。ここで、材料のバリエーションについて説明する。第１層間絶縁膜ＩＬ１および第２層間絶縁膜ＩＬ２のそれぞれとして、シリコン酸炭化膜（ＳｉＯＣ）を例に挙げた。この他に、たとえば、ＳｉＣＯＨ膜、ポーラスＳｉＯＣ膜、ＨＳＱ（Hydrogen Silsesquioxane）膜等を適用してもよい。第１欠陥形成阻止膜ＤＰＦ１および第２欠陥形成阻止膜ＤＰＦ２のそれぞれにおける存在比が、これらの膜における存在比より小さいことで、極性の依存性なくＴＤＤＢの信頼性を向上させることができる。
第１バリアメタル膜ＢＭ１として、タンタル膜（Ｔａ）を例に挙げた。この他に、たとえば、コバルト膜（Ｃｏ）、ルテニウム膜（Ｒｕ）、タングステン膜（Ｗ）、または、マンガン膜（Ｍｎ）等を適用してもよい。また、それぞれの金属の窒化物の膜を適用してもよい。さらに、それぞれの金属の窒化珪化物の膜を適用してもよい。
第２バリアメタル膜ＢＭ２として、タンタル膜（Ｔａ）を例に挙げた。この他に、たとえば、タンタルナイトライド膜（ＴａＮ）、コバルト膜（Ｃｏ）、ルテニウム膜（Ｒｕ）、タングステン膜（Ｗ）、または、マンガン膜（Ｍｎ）等を適用してもよい。また、コバルト膜（Ｃｏ）、ルテニウム膜（Ｒｕ）、タングステン膜（Ｗ）、または、マンガン膜（Ｍｎ）のそれぞれの窒化物の膜を適用してもよい。さらに、コバルト膜（Ｃｏ）、ルテニウム膜（Ｒｕ）、タングステン膜（Ｗ）、または、マンガン膜（Ｍｎ）のそれぞれの窒化珪化物の膜を適用してもよい。
第１キャップ絶縁膜ＣＦ１および第２キャップ絶縁膜ＣＦ２のそれぞれとして、シリコン炭化窒化膜（ＳｉＣＮ）を例に挙げた。この他に、たとえば、ＳｉＣＯ膜またはＳｉＮ膜を適用してもよい。また、ＳｉＣＮ膜、ＳｉＣＯ膜およびＳｉＮ膜のうち、少なくとも２つの膜を積層した積層膜でもよい。
実施の形態２
実施の形態１では、第１配線と第２配線とを備えた半導体装置の基本的構造について説明した。ここでは、その基本構造を、３層以上の多層配線構造に適用した半導体装置の主要部分の一例について説明する。
図１９に示すように、半導体装置ＳＤＶでは、半導体基板ＳＵＢに形成された素子分離絶縁膜ＥＩＦによって素子領域ＥＦＲが規定されている。素子領域ＥＦＲには、たとえば、フラッシュメモリＦＭＣを構成するトランジスタおよびマイクロコンピュータＭＣＰＵを構成するトランジスタのそれぞれのゲート電極ＧＥＬが形成されている。
ゲート電極ＧＥＬ等を覆うように、ライナー膜ＬＦおよびコンタクト層間絶縁膜ＣＩＬが形成されている。コンタクト層間絶縁膜ＣＩＬは、たとえば、通常のシリコン酸化膜（ＳｉＯ２）から形成されている。コンタクト層間絶縁膜ＣＩＬの誘電率ｋは、たとえば、約４．２〜４．３である。コンタクト層間絶縁膜ＣＩＬ等を貫通するようにコンタクトプラグＣＰＧが形成されている。
コンタクト層間絶縁膜ＣＩＬの上に、第１多層配線部ＦＮＬ、第２多層配線部ＳＧＬおよび第３多層配線部ＧＬが形成されている。第１多層配線部ＦＮＬは、たとえば、ファイン層とも呼ばれている。第２多層配線部ＳＧＬは、たとえば、セミグローバル層とも呼ばれている。第３多層配線部ＧＬは、たとえば、グローバル層とも呼ばれている。
第１多層配線部ＦＮＬは、第１配線ＭＬ１、第２配線ＭＬ２、第３配線ＭＬ３、第４配線ＭＬ４および第５配線ＭＬ５からなる５層構造である。第１配線ＭＬ１は、第１層間絶縁膜ＩＬ１の配線溝内に第１バリアメタル膜ＢＭ１を介在させて形成されている。第１配線ＭＬ１を覆うように、第１キャップ絶縁膜ＣＦ１が形成されている。第２配線ＭＬ２は、第２層間絶縁膜ＩＬ２の配線溝内に第２バリアメタル膜ＢＭ２を介在させて形成されている。第２配線ＭＬ２を覆うように第２キャップ絶縁膜ＣＦ２が形成されている。
第３配線ＭＬ３は、第３層間絶縁膜ＩＬ３の配線溝内に第３バリアメタル膜ＢＭ３を介在させて形成されている。第３配線ＭＬ３を覆うように第３キャップ絶縁膜ＣＦ３が形成されている。第４配線ＭＬ４は、第４層間絶縁膜ＩＬ４の配線溝内に第４バリアメタル膜ＢＭ４を介在させて形成されている。第４配線ＭＬ４を覆うように第４キャップ絶縁膜ＣＦ４が形成されている。第５配線ＭＬ５は、第５層間絶縁膜ＩＬ５の配線溝内に第５バリアメタル膜ＢＭ５を介在させて形成されている。第５配線ＭＬ５を覆うように第５キャップ絶縁膜ＣＦ５が形成されている。
第１層間絶縁膜ＩＬ１〜第５層間絶縁膜ＩＬ５のそれぞれは、たとえば、シリコン酸炭化膜（ＳｉＯＣ）等のＬｏｗ−ｋ膜から形成されている。第１層間絶縁膜ＩＬ１〜第５層間絶縁膜ＩＬ５のそれぞれの誘電率ｋは、たとえば、約２．５〜２．７である。第１配線ＭＬ１〜第５配線ＭＬ５のそれぞれでは、配線ピッチは、たとえば、約６４〜１２６ｎｍである。
第１配線ＭＬ１と第２配線ＭＬ２との間には、第１欠陥形成阻止膜ＤＰＦ１と第２欠陥形成阻止膜ＤＰＦ２とが形成されている。第１欠陥形成阻止膜ＤＰＦ１は、第１配線ＭＬ１と第２層間絶縁膜ＩＬ２との間に形成されている。第２欠陥形成阻止膜ＤＰＦ２は、第２層間絶縁膜ＩＬ２と第２配線ＭＬ２との間に形成されている。
第２配線ＭＬ２と第３配線ＭＬ３との間には、第３欠陥形成阻止膜ＤＰＦ３と第４欠陥形成阻止膜ＤＰＦ４とが形成されている。第３欠陥形成阻止膜ＤＰＦ３は、第２配線ＭＬ２と第３層間絶縁膜ＩＬ３との間に形成されている。第４欠陥形成阻止膜ＤＰＦ４は、第３層間絶縁膜ＩＬ３と第３配線ＭＬ３との間に形成されている。
第３配線ＭＬ３と第４配線ＭＬ４との間には、第５欠陥形成阻止膜ＤＰＦ５と第６欠陥形成阻止膜ＤＰＦ６とが形成されている。第５欠陥形成阻止膜ＤＰＦ５は、第３配線ＭＬ３と第４層間絶縁膜ＩＬ４との間に形成されている。第６欠陥形成阻止膜ＤＰＦ６は、第４層間絶縁膜ＩＬ４と第４配線ＭＬ４との間に形成されている。
第４配線ＭＬ４と第５配線ＭＬ５との間には、第７欠陥形成阻止膜ＤＰＦ７と第８欠陥形成阻止膜ＤＰＦ８とが形成されている。第７欠陥形成阻止膜ＤＰＦ７は、第４配線ＭＬ４と第５層間絶縁膜ＩＬ５との間に形成されている。第８欠陥形成阻止膜ＤＰＦ８は、第５層間絶縁膜ＩＬ５と第５配線ＭＬ５との間に形成されている。
第１欠陥形成阻止膜ＤＰＦ１は、たとえば、シリコン酸炭化膜（ＳｉＯＣ）に酸素プラズマ処理を施すことによって形成されている。第２欠陥形成阻止膜ＤＰＦ２は、配線溝が形成された第２層間絶縁膜ＩＬ２に酸素プラズマ処理を施すことによって形成されている。第３欠陥形成阻止膜ＤＰＦ３および第４欠陥形成阻止膜ＤＰＦ４、第５欠陥形成阻止膜ＤＰＦ５および第６欠陥形成阻止膜ＤＰＦ６、ならびに、第７欠陥形成阻止膜ＤＰＦ７および第８欠陥形成阻止膜ＤＰＦ８についても、第１欠陥形成阻止膜ＤＰＦ１および第２欠陥形成阻止膜ＤＰＦ２と同様にして形成されている。
第２多層配線部ＳＧＬは、第６配線ＭＬ６および第７配線ＭＬ７からなる２層構造である。第６配線ＭＬ６は、第６層間絶縁膜ＩＬ６の配線溝内に第６バリアメタル膜ＢＭ６を介在させて形成されている。第６配線ＭＬ６を覆うように第６キャップ絶縁膜ＣＦ６が形成されている。第７配線ＭＬ７は、第７層間絶縁膜ＩＬ７の配線溝内に第７バリアメタル膜ＢＭ７を介在させて形成されている。第７配線ＭＬ７を覆うように第７キャップ絶縁膜ＣＦ７が形成されている。
第６層間絶縁膜ＩＬ６および第７層間絶縁膜ＩＬ７のそれぞれは、たとえば、シリコン酸炭化膜（ＳｉＯＣ）等のＬｏｗ−ｋ膜から形成されている。第６層間絶縁膜ＩＬ６および第７層間絶縁膜ＩＬ７のそれぞれの誘電率ｋは、第１層間絶縁膜ＩＬ１〜第５層間絶縁膜ＩＬ５のそれぞれの誘電率ｋよりも高く、たとえば、約２．９〜３．０である。第６配線ＭＬ６および第７配線ＭＬ７のそれぞれでは、配線ピッチは、第１配線ＭＬ１〜第５配線ＭＬ５のそれぞれの配線ピッチよりも広く、たとえば、約１２６〜２５２ｎｍである。
第５配線ＭＬ５と第６配線ＭＬ６との間には、第９欠陥形成阻止膜ＤＰＦ９と第１０欠陥形成阻止膜ＤＰＦ１０とが形成されている。第９欠陥形成阻止膜ＤＰＦ９は、第５配線ＭＬ５と第６層間絶縁膜ＩＬ６との間に形成されている。第１０欠陥形成阻止膜ＤＰＦ１０は、第６層間絶縁膜ＩＬ６と第６配線ＭＬ６との間に形成されている。
第６配線ＭＬ６と第７配線ＭＬ７との間には、第１１欠陥形成阻止膜ＤＰＦ１１と第１２欠陥形成阻止膜ＤＰＦ１２とが形成されている。第１１欠陥形成阻止膜ＤＰＦ１１は、第６配線ＭＬ６と第７層間絶縁膜ＩＬ７との間に形成されている。第１２欠陥形成阻止膜ＤＰＦ１２は、第７層間絶縁膜ＩＬ７と第７配線ＭＬ７との間に形成されている。
第９欠陥形成阻止膜ＤＰＦ９は、たとえば、シリコン酸炭化膜（ＳｉＯＣ）に酸素プラズマ処理を施すことによって形成されている。第１０欠陥形成阻止膜ＤＰＦ１０は、配線溝が形成された第６層間絶縁膜ＩＬ６に酸素プラズマ処理を施すことによって形成されている。第１１欠陥形成阻止膜ＤＰＦ１１および第１２欠陥形成阻止膜ＤＰＦ１２についても、第９欠陥形成阻止膜ＤＰＦ９および第１０欠陥形成阻止膜ＤＰＦ１０と同様にして形成されている。
第３多層配線部ＧＬは、第８配線ＭＬ８および第９配線ＭＬ９からなる２層構造である。第８配線ＭＬ８は、第８層間絶縁膜ＩＬ８の配線溝内に形成されている。第９配線ＭＬ９は、第９層間絶縁膜ＩＬ９の配線溝内に形成されている。第８層間絶縁膜ＩＬ８および第９層間絶縁膜ＩＬ９のそれぞれは、たとえば、通常のシリコン酸化膜（ＳｉＯ２）から形成されている。第８層間絶縁膜ＩＬ８および第９層間絶縁膜ＩＬ９のそれぞれの誘電率ｋは、たとえば、約４．２〜４．３である。
さらに、第３多層配線部ＧＬを覆うように第１０層間絶縁膜ＩＬ１０が形成されている。第１０層間絶縁膜ＩＬ１０の表面に第１０配線ＭＬ１０が形成されている。第１０配線ＭＬ１０を覆うようにパッシベーション膜ＰＡＦが形成されている。多層配線構造を備えた半導体装置は、上記のように構成される。
前述したように、シリコンと酸素との結合に対応する赤外線の積分吸収強度に対するシリコンと水素との結合に対応する赤外線の積分吸収強度の比を存在比（Ｓｉ−Ｈ／Ｓｉ−Ｏ）とする。上述した多層配線構造を有する半導体装置ＳＤＶの第１多層配線部ＦＮＬでは、第１欠陥形成阻止膜ＤＰＦ１における存在比は、第２層間絶縁膜ＩＬ２における存在比よりも小さい。第２欠陥形成阻止膜ＤＰＦ２における存在比は、第２層間絶縁膜ＩＬ２における存在比よりも小さい。
また、同様に、第３欠陥形成阻止膜ＤＰＦ３および第４欠陥形成阻止膜ＤＰＦ４のそれぞれにおける存在比も、第３層間絶縁膜ＩＬ３における存在比よりも小さい。第５欠陥形成阻止膜ＤＰＦ５および第６欠陥形成阻止膜ＤＰＦ６のそれぞれにおける存在比も、第４層間絶縁膜ＩＬ４における存在比よりも小さい。第７欠陥形成阻止膜ＤＰＦ７および第８欠陥形成阻止膜ＤＰＦ８のそれぞれにおける存在比も、第５層間絶縁膜ＩＬ５における存在比よりも小さい。
第２多層配線部ＳＧＬでは、第９欠陥形成阻止膜ＤＰＦ９における存在比は、第６層間絶縁膜ＩＬ６における存在比よりも小さい。第１０欠陥形成阻止膜ＤＰＦ１０における存在比は、第６層間絶縁膜ＩＬ６における存在比よりも小さい。また、同様に、第１１欠陥形成阻止膜ＤＰＦ１１および第１２欠陥形成阻止膜ＤＰＦ１２のそれぞれにおける存在比も、第７層間絶縁膜ＩＬ７における存在比よりも小さい。
これにより、実施の形態１において説明したのと同様に、第１配線ＭＬ１〜第５配線ＭＬ５のそれぞれに印加される電圧の極性に関係なく、第２層間絶縁膜ＩＬ２〜第５層間絶縁膜ＩＬ５等の部分に欠陥が形成されるの抑制することができる。また、第６配線ＭＬ６および第７配線ＭＬ７のそれぞれに印加される電圧の極性に関係なく、第６層間絶縁膜ＩＬ６および第７層間絶縁膜ＩＬ７等の部分に欠陥が形成されるのを抑制することができる。その結果、ＴＤＤＢの信頼性を向上させることができる。
なお、第１層間絶縁膜ＩＬ１〜第７層間絶縁膜ＩＬ７の材料としては、実施の形態１において説明したＬｏｗ−ｋ膜を、半導体装置の仕様に応じて適用することができる。また、第１バリアメタル膜ＢＭ１〜第７バリアメタル膜ＢＭ７および第１キャップ絶縁膜ＣＦ１〜第７キャップ絶縁膜ＣＦ７の材料としても、実施の形態１において説明した種々の材料を、半導体装置の仕様に応じて適用することができる。
各実施の形態において説明した半導体装置については、必要に応じて種々組み合わせることが可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＳＤＶ 半導体装置、ＳＵＢ 半導体基板、ＣＩＬ コンタクト層間絶縁膜、ＩＬ１ 第１層間絶縁膜、ＧＶ１ 第１配線溝、ＢＭ１ 第１バリアメタル膜、ＭＬ１ 第１配線、ＣＦ１ 第１キャップ絶縁膜、ＤＰＦ１ 第１欠陥形成阻止膜、ＩＬＤ 層間絶縁膜、ＩＬ２ 第２層間絶縁膜、ＧＶ２ 第２配線溝、ＤＰＦ２ 第２欠陥形成阻止膜、ＢＭ２ 第２バリアメタル膜、ＭＬ２ 第２配線、ＣＦ２ 第２キャップ絶縁膜、ＣＵＦ１ 第１銅膜、ＣＵＦ２ 第２銅膜、ＥＩＦ 素子分離絶縁膜、ＥＦＲ 素子領域、ＭＣＰＵ マイクロコンピュータ、ＦＭＣ フラッシュメモリセル、ＧＥＬ ゲート電極部、ＬＦ ライナー膜、ＣＰＧ コンタクトプラグ、ＦＮＬ 第１多層配線部、ＤＰＦ３ 第３欠陥形成阻止膜、ＩＬ３ 第３層間絶縁膜、ＤＰＦ４ 第４欠陥形成阻止膜、ＢＭ３ 第３バリアメタル膜、ＭＬ３ 第３配線、ＣＦ３ 第３キャップ絶縁膜、ＤＰＦ５ 第５欠陥形成阻止膜、ＩＬ４ 第４層間絶縁膜、ＤＰＦ６ 第６欠陥形成阻止膜、ＢＭ４ 第４バリアメタル膜、ＭＬ４ 第４配線、ＣＦ４ 第４キャップ絶縁膜、ＤＰＦ７ 第７欠陥形成阻止膜、ＩＬ５ 第５層間絶縁膜、ＤＰＦ８ 第８欠陥形成阻止膜、ＢＭ５ 第５バリアメタル膜、ＭＬ５ 第５配線、ＣＦ５ 第５キャップ絶縁膜、ＳＧＬ 第２多層配線部、ＤＰＦ９ 第９欠陥形成阻止膜、ＩＬ６ 第６層間絶縁膜、ＤＰＦ１０ 第１０欠陥形成阻止膜、ＢＭ６ 第６バリアメタル膜、ＭＬ６ 第６配線、ＣＦ６ 第６キャップ絶縁膜、ＤＰＦ１１ 第１１欠陥形成阻止膜、ＩＬ７ 第７層間絶縁膜、ＤＰＦ１２ 第１２欠陥形成阻止膜、ＭＬ７ 第７配線、ＣＦ７ 第７キャップ絶縁膜、ＧＬ 第３多層配線部、ＩＬ８ 第８層間絶縁膜、ＭＬ８ 第８配線、ＩＬ９ 第９層間絶縁膜、ＭＬ９ 第９配線、ＩＬ１０ 第１０層間絶縁膜、ＡＭＬ アルミニウム配線、ＰＡＦ パッシベーション膜。

Claims (11)

  1. 第１層間絶縁膜の第１溝に形成された第１配線と、
    前記第１配線の上方に配置され、第２層間絶縁膜の第２溝に形成された第２配線と、
    前記第１配線と前記第２層間絶縁膜との間に形成された第１欠陥形成阻止膜と、
    前記第２層間絶縁膜と前記第２配線との間に形成された第２欠陥形成阻止膜と
    を備え、
    シリコンと酸素との結合に対応する赤外線吸収強度に対するシリコンと水素との結合に対応する赤外線吸収強度の比を存在比とすると、
    前記第１欠陥形成阻止膜における前記存在比は、前記第２層間絶縁膜における前記存在比よりも小さく、
    前記第２欠陥形成阻止膜における前記存在比は、前記第２層間絶縁膜における前記存在比よりも小さい、半導体装置。
  2. 前記第１欠陥形成阻止膜は、前記第１配線の上面と対向するように形成され、
    前記第２欠陥形成阻止膜は、前記第２配線の両側面および下面と対向するように形成された、請求項１記載の半導体装置。
  3. 前記第１配線の下方に配置された半導体基板と、
    前記半導体基板を覆うように、前記半導体基板と前記第１層間絶縁膜との間に形成されたコンタクト層間絶縁膜と
    を備え、
    前記コンタクト層間絶縁膜は、第１誘電率を有し、
    前記第１層間絶縁膜は、前記第１誘電率よりも低い第２誘電率を有し、
    前記第２層間絶縁膜は、前記第１誘電率よりも低い第３誘電率を有する、請求項１記載の半導体装置。
  4. 前記第２配線の上方に配置され、第３層間絶縁膜の第３溝に形成された第３配線と、
    前記第３配線の上方に配置され、第４層間絶縁膜の第４溝に形成された第４配線と、
    前記第３配線と前記第４層間絶縁膜との間に形成された第３欠陥形成阻止膜と、
    前記第４層間絶縁膜と前記第４配線との間に形成された第４欠陥形成阻止膜と
    を備え、
    前記第３欠陥形成阻止膜における前記存在比は、前記第４層間絶縁膜における前記存在比よりも小さく、
    前記第４欠陥形成阻止膜における前記存在比は、前記第４層間絶縁膜における前記存在比よりも小さい、請求項３記載の半導体装置。
  5. 前記第３層間絶縁膜は、前記第１誘電率よりも低く、前記第２誘電率および前記第３誘電率よりも高い第４誘電率を有し、
    前記第４層間絶縁膜は、前記第１誘電率よりも低く、前記第２誘電率および前記第３誘電率よりも高い第５誘電率を有する、請求項４記載の半導体装置。
  6. 前記第３欠陥形成阻止膜は、前記第３配線の上面と対向するように形成され、
    前記第４欠陥形成阻止膜は、前記第４配線の両側面および下面と対向するように形成された、請求項４記載の半導体装置。
  7. 前記第２層間絶縁膜は、炭素添加シリコン酸化（ＳｉＯＣ）膜を含む、請求項１記載の半導体装置。
  8. 半導体基板を覆うように、第１溝を有する第１層間絶縁膜を形成する工程と、
    前記第１溝内に第１配線を形成する工程と、
    前記第１配線を覆うように第１絶縁膜を形成する工程と、
    前記第１絶縁膜に第１プラズマ処理を行うことにより、第１欠陥形成阻止膜を形成する工程と、
    前記第１欠陥形成阻止膜を覆うように、第２溝を有する第２層間絶縁膜を形成する工程と、
    前記第２層間絶縁膜の部分を残しながら、前記第２層間絶縁膜に第２プラズマ処理を行うことにより、第２欠陥形成阻止膜を形成する工程と、
    前記第２溝内に第２配線を形成する工程と
    を備え、
    シリコンと酸素との結合に対応する赤外線吸収強度に対するシリコンと水素との結合に対応する赤外線吸収強度の比を存在比とすると、
    前記第１欠陥形成阻止膜を形成する工程では、前記第１欠陥形成阻止膜における前記存在比が、前記第２層間絶縁膜における前記存在比よりも小さくなるように、前記第１欠陥形成阻止膜が形成され、
    前記第２欠陥形成阻止膜を形成する工程では、前記第２欠陥形成阻止膜における前記存在比が、前記第２層間絶縁膜における前記存在比よりも小さくなるように、前記第２欠陥形成阻止膜が形成される、半導体装置の製造方法。
  9. 前記第１プラズマ処理および前記第２プラズマ処理のそれぞれは、酸素原子および炭素原子の少なくともいずれかを含むガスをプラズマ化して行われる、請求項８記載の半導体装置の製造方法。
  10. 前記ガスとして、酸素ガスおよび二酸化炭素ガスの少なくともいずれかが使用される、請求項９記載の半導体装置の製造方法。
  11. 前記第２層間絶縁膜を形成する工程は、前記第２層間絶縁膜として、炭素添加シリコン酸化（ＳｉＯＣ）膜を形成する工程を含む、請求項８記載の半導体装置の製造方法。
JP2018145868A 2018-08-02 2018-08-02 半導体装置およびその製造方法 Active JP7116619B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018145868A JP7116619B2 (ja) 2018-08-02 2018-08-02 半導体装置およびその製造方法
US16/521,090 US10978394B2 (en) 2018-08-02 2019-07-24 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018145868A JP7116619B2 (ja) 2018-08-02 2018-08-02 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2020021869A true JP2020021869A (ja) 2020-02-06
JP7116619B2 JP7116619B2 (ja) 2022-08-10

Family

ID=69229011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018145868A Active JP7116619B2 (ja) 2018-08-02 2018-08-02 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US10978394B2 (ja)
JP (1) JP7116619B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189558B2 (en) * 2020-02-12 2021-11-30 Raytheon Company Process to yield ultra-large integrated circuits and associated integrated circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004090974A1 (ja) * 2003-04-08 2004-10-21 Matsushita Electric Industrial Co., Ltd. 電子デバイス及びその製造方法
WO2007132879A1 (ja) * 2006-05-17 2007-11-22 Nec Corporation 半導体装置、半導体装置の製造方法及び半導体製造装置
WO2010125682A1 (ja) * 2009-04-30 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2012023245A (ja) * 2010-07-15 2012-02-02 Renesas Electronics Corp 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5012022B2 (ja) 2004-06-24 2012-08-29 日本電気株式会社 半導体装置及びその製造方法
JP2011199059A (ja) 2010-03-19 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004090974A1 (ja) * 2003-04-08 2004-10-21 Matsushita Electric Industrial Co., Ltd. 電子デバイス及びその製造方法
WO2007132879A1 (ja) * 2006-05-17 2007-11-22 Nec Corporation 半導体装置、半導体装置の製造方法及び半導体製造装置
WO2010125682A1 (ja) * 2009-04-30 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2012023245A (ja) * 2010-07-15 2012-02-02 Renesas Electronics Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20200043857A1 (en) 2020-02-06
JP7116619B2 (ja) 2022-08-10
US10978394B2 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
KR100652243B1 (ko) 반도체장치 및 그 제조방법
US9355955B2 (en) Semiconductor device
US7911055B2 (en) Semiconductor device and manufacturing method of the same
US8420528B2 (en) Manufacturing method of a semiconductor device having wirings
US10854508B2 (en) Interconnection structure and manufacturing method thereof
JP5482881B2 (ja) 半導体装置、および半導体装置の製造方法
TWI445129B (zh) Semiconductor device and manufacturing method thereof
US8362596B2 (en) Engineered interconnect dielectric caps having compressive stress and interconnect structures containing same
US7042049B2 (en) Composite etching stop in semiconductor process integration
JP5755471B2 (ja) 半導体装置の製造方法
US20070007655A1 (en) Semiconductor device
JP4266901B2 (ja) 半導体装置およびその製造方法
US20050110153A1 (en) Copper interconnects
JP7116619B2 (ja) 半導体装置およびその製造方法
US10923423B2 (en) Interconnect structure for semiconductor devices
JP2004253780A (ja) 半導体装置およびその製造方法
US10964647B2 (en) Dielectric crack stop for advanced interconnects
JP2007116011A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220729

R150 Certificate of patent or registration of utility model

Ref document number: 7116619

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150