JP2020021522A - メモリ回路 - Google Patents

メモリ回路 Download PDF

Info

Publication number
JP2020021522A
JP2020021522A JP2018142041A JP2018142041A JP2020021522A JP 2020021522 A JP2020021522 A JP 2020021522A JP 2018142041 A JP2018142041 A JP 2018142041A JP 2018142041 A JP2018142041 A JP 2018142041A JP 2020021522 A JP2020021522 A JP 2020021522A
Authority
JP
Japan
Prior art keywords
output
memory
input
potential
potentials
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018142041A
Other languages
English (en)
Inventor
宙之 手塚
Hiroyuki Tezuka
宙之 手塚
真実 黒田
Masamitsu Kuroda
真実 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018142041A priority Critical patent/JP2020021522A/ja
Priority to CN201980049243.5A priority patent/CN112470223A/zh
Priority to PCT/JP2019/029118 priority patent/WO2020026929A1/ja
Priority to US17/250,417 priority patent/US11367496B2/en
Publication of JP2020021522A publication Critical patent/JP2020021522A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】データの読出しに使用した参照セルの検定を効率的に実行して、読出しデータの信頼度を向上させる。【解決手段】メモリ回路は、複数のメモリアレイと、選択回路と、センスアンプとを具備する。選択回路は、複数のメモリアレイの何れかのメモリセルの出力の値を選択して、第１および第２の値を供給する。センスアンプは、第１および第２の入力端子を有する。センスアンプは、第２の入力端子に供給された第２の値を基準として、第１の入力端子に供給された第１の値を増幅して出力する。【選択図】図６

Description

本技術は、メモリ回路に関する。詳しくは、参照セルの値を基準電位としてデータセルの読出しを行うメモリ回路に関する。
磁気抵抗効果を利用したメモリ（ＭＲＡＭ：Magnetoresistive Random Access Memory）におけるセンスアンプの基準電位の生成方法として、複数のメモリセルを並列または直接に接続し、電位生成の参照抵抗として使用する方法が知られている。この場合の複数のメモリセルは参照セル（Reference cell）と呼ばれ、高抵抗状態および低抵抗状態の複数の参照セルに定電流を印可することにより、所望の基準電位が生成される。磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）素子を使用したメモリデバイスでは、次に挙げるメカニズムによってＭＴＪ素子に蓄えた情報が意図せず反転する可能性がある。そのため、確実な読出しを行うために定期的にリフレッシュ動作（再書き込み動作）が必要である。特に、参照セルは読出しの度にアクセスされ、蓄えられたデータの論理状態判定の基準として使用されるため、意図しない論理反転は許されない。
意図しない論理反転を引き起こす現象は大別して２つある。１つ目は、メモリセルの読み出し時に印可される微小電流が書込み閾値を下回る場合であっても、ある確率で生じる論理反転であり、リードディスターブ（Read disturb）と呼ばれる。２つ目は、熱的な揺らぎによって、ある確率で論理反転が生じてしまう現象であり、リテンション（Retention）と呼ばれる。これらは何れもある一定の確率で生じる現象のため、読み出されたデータの信頼度を保つためには、その都度、その読出し動作が適当な状態で行われたかを確認し、検定することが重要である。そこで、例えば、基準電位の確からしさを確認する検定のために、基準電位生成に使用するメモリセルの論理状態を専用センスアンプで読み出す方法が提案されている（例えば、特許文献１参照。）。
特開２００６−２８６０４７号公報
上述の従来技術では、基準電位生成に使用した参照セルの論理状態を一定期間毎に検定している。しかしながら、この従来技術では検定動作のオーバーヘッドが大きく、読出しの度にその読出しで使用した参照セルの検定を行うことは困難である。また、参照セル専用のセンスアンプを備える必要があり、回路面積が増大するという問題がある。
本技術はこのような状況に鑑みて生み出されたものであり、データの読出しに使用した参照セルの検定を効率的に実行して、読出しデータの信頼度を向上させることを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、複数のメモリアレイと、上記複数のメモリアレイの何れかのメモリセルの出力の値を選択して第１および第２の値を供給する選択回路と、第１および第２の入力端子を有して上記第２の入力端子に供給された上記第２の値を基準として上記第１の入力端子に供給された上記第１の値を増幅して出力するセンスアンプとを具備するメモリ回路である。これにより、複数のメモリアレイの何れかのメモリセルの値をセンスアンプの第１および第２の入力端子に供給して、増幅した値を出力させるという作用をもたらす。
また、この第１の側面において、上記選択回路は、上記メモリセルの各々に対応して設けられ、上記メモリセルからの値を出力するか否かを制御する複数の出力スイッチと、上記センスアンプの上記第１および第２の入力端子の各々に対応して設けられ、上記出力スイッチからの出力を選択して対応する上記第１および第２の入力端子に供給する第１および第２の入力選択器とを具備するようにしてもよい。これにより、メモリセルからの出力、および、センスアンプへの入力を制御するという作用をもたらす。
また、この第１の側面において、上記第１および第２の入力選択器の各々は、上記複数の出力スイッチのうちそれぞれ異なる少なくとも１つの出力スイッチの出力に接続する複数の入力スイッチを備え、上記複数の入力スイッチの何れか１つを導通させて対応する上記第１および第２の入力端子にその出力を供給するようにしてもよい。これにより、複数の入力スイッチの組合せにより第１および第２の入力選択器の各々を構成するという作用をもたらす。
また、この第１の側面において、上記複数の入力スイッチの少なくとも１つは、それぞれに接続する上記複数の出力スイッチからの出力を短絡した状態で受け取るようにしてもよい。これにより、複数の参照セルからの出力電位の中間電位を生成するという作用をもたらす。
また、この第１の側面において、上記複数の入力スイッチの各々に接続する上記複数の出力スイッチの数は、互いに同数であってもよく、また、少なくとも一部が異なっていてもよい。これにより、設計の自由度を向上させるという作用をもたらす。
また、この第１の側面において、上記第２の入力端子を共有する複数の上記センスアンプを具備してもよい。これにより、複数の参照セルからの出力電位の中間電位を基準電位として参照するという作用をもたらす。
また、この第１の側面において、上記メモリセルとしては、例えば抵抗変化型メモリであることが想定され、特に、磁気抵抗変化型メモリが例示される。ただし、参照セルを前提とする他の記憶素子についても適用可能である。
また、この第１の側面において、上記センスアンプは、上記第１および第２の入力端子に第１および第２の電位が供給されて上記第１および第２の電位の大小関係に応じたデータを出力する処理と、上記第１および第２の入力端子に上記第２の電位を生成するための第３の電位および上記第２の電位とは異なる第４の電位が供給されて上記第３および第４の電位の大小関係に応じたデータを出力する処理とを行うようにしてもよい。これにより、第１の電位の読出しの際に基準電位として使用する第２の電位を生成するための第３の電位を、第４の電位を基準電位として検定するという作用をもたらす。すなわち、この場合、上記第２の電位は、上記第１のを読み出すための基準電位であり、上記第４のは、上記第３のを検定するための基準電位である。なお、これら２つの処理の順序は何れが先であってもよい。
また、この第１の側面において、上記第１および第２の電位は、上記複数のメモリアレイのうち互いに異なるメモリアレイから読み出された電位であり、上記第３および第４の電位は、同じメモリアレイから読み出された電位であってもよい。異なるアレイから読出しを行うオープン型と、同じアレイから読出しを行うフォールド型との、両者の動作を切替えて行うという作用をもたらす。
また、この第１の側面において、上記センスアンプは、上記第１および第２の入力端子に上記第１および第２の電位が供給された際の出力と、上記第１および第２の入力端子に上記第３および第４の電位が供給された際の出力とを、異なるタイミングにより出力してもよく、また、同じタイミングにより出力してもよい。
また、この第１の側面において、上記第１および第２の入力端子に上記第３および第４の電位が供給された際の出力とその期待値とを比較する比較器をさらに具備するようにしてもよい。これにより、参照セルの検定をメモリ回路において実行するという作用をもたらす。
本技術によれば、データの読出しに使用した参照セルの検定を効率的に実行して、読出しデータの信頼度を向上させることができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術の第１の実施の形態におけるメモリ回路の構成例を示す図である。 本技術の第１の実施の形態におけるメモリセルアレイ１１０の構成例を示す図である。 本技術の第１の実施の形態におけるメモリセル１１１と列選択回路１５０との関係例を示す図である。 本技術の第１の実施の形態におけるメモリセル１１１をデータセルとして読み出す際の状態例を示す図である。 本技術の第１の実施の形態におけるメモリセル１１１を参照セルとして読み出す際の状態例を示す図である。 本技術の第１の実施の形態における列選択回路１５０の構成例を示す図である。 本技術の第１の実施の形態における列選択回路１５０の選択制御の例を示す図である。 本技術の第１の実施の形態における列選択回路１５０の選択制御のケース１の例を示す図である。 本技術の第１の実施の形態における列選択回路１５０の選択制御のケース２の例を示す図である。 本技術の第１の実施の形態における列選択回路１５０の選択制御のケース３の例を示す図である。 本技術の第１の実施の形態における列選択回路１５０の選択制御のケース４の例を示す図である。 本技術の第１の実施の形態の変形例における列選択回路１５０のグループの例を示す図である。 本技術の第１の実施の形態の変形例における列選択回路１５０のグループの他の例を示す図である。 本技術の第２の実施の形態におけるメモリ回路１００の構成例を示す図である。 本技術の第２の実施の形態におけるメモリ回路１００の処理手順例を示す流れ図である。 本技術の第２の実施の形態におけるメモリ回路１００の動作タイミング例を示す流れ図である。 本技術の第３の実施の形態におけるメモリ回路１００の構成例を示す図である。 本技術の第３の実施の形態におけるメモリ回路１００の処理手順例を示す流れ図である。 本技術の第３の実施の形態におけるメモリ回路１００の動作タイミング例を示す流れ図である。 本技術の第４の実施の形態におけるメモリ回路１００の構成例を示す図である。 本技術の実施の形態におけるメモリ回路１００の適用例であるシステム５００の第１の構成例を示す図である。 本技術の実施の形態におけるメモリ回路１００の適用例であるシステム５００の第２の構成例を示す図である。 本技術の実施の形態におけるメモリ回路１００が適用される電子デバイス６００の構成例を示す図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（メモリセルの出力を列選択回路により選択する例）
２．第２の実施の形態（データセルと参照セルの値を順次出力する例）
３．第３の実施の形態（データセルと参照セルの値を同時に出力する例）
４．第４の実施の形態（参照セルの期待値との比較をメモリ回路内で行う例）
５．適用例
＜１．第１の実施の形態＞
［メモリ回路］
図１は、本技術の第１の実施の形態におけるメモリ回路の構成例を示す図である。
このメモリ回路は、２つのアレイ＃０（１０１−０）および#１（１０１−１）と、センスアンプ１７０と、アドレスデコーダ１８０と、データバス１９０とを備える。
アレイ１０１−０および１の各々は、メモリセルアレイ１１０を備える。メモリセルアレイ１１０は、メモリセルを２次元の行列状（アレイ状）に配列したものである。
アドレスデコーダ１８０は、プロセッサから信号線１０３により指示されたアドレスをデコードして、メモリセルアレイ１１０における行アドレスおよび列アドレスを生成するものである。
センスアンプ１７０は、アレイ１０１−０および１の各々から読み出された値を増幅して出力するセンスアンプである。このセンスアンプ１７０は、メモリセルアレイ１１０の１つの列または複数の例に対応して設けられる。このセンスアンプ１７０の各々は、２つの入力端子を備え、一方にセンス対象の電位を入力し、他方に基準電位を入力する。これにより、このセンスアンプ１７０は、基準電位を基準として、センス対象の電位を増幅してリードデータを出力する。すなわち、このセンスアンプ１７０は、２つの入力端子に供給された電位の大小関係に応じたデータを出力する。
データバス１９０は、プロセッサとの間でデータの入出力を行うためのバスである。すなわち、このデータバス１９０は、センスアンプ１７０からのリードデータを、出力データＱ端子１０９を介してプロセッサに出力する。また、このデータバス１９０は、プロセッサからのライトデータを、入力データＤ端子１０４を介して受けて、アレイ１０１−０および１に供給する。
アレイ１０１−０および１の各々は、メモリセルアレイ１１０に加えて、行デコーダ１２０と、ワードラインドライバ１３０と、ライトリード電源回路１４０と、列選択回路１５０とを備える。行デコーダ１２０は、アドレスデコーダ１８０から供給された行アドレスをデコードするものである。ワードラインドライバ１３０は、行デコーダ１２０によってデコードされたワードラインを駆動するドライバである。ライトリード電源回路１４０は、ライトまたはリードの際に必要な電源を供給する回路である。列選択回路１５０は、アドレスデコーダ１８０から供給された列アドレスに従ってメモリセルアレイ１１０の列を選択するものである。なお、列選択回路１５０は、特許請求の範囲に記載の選択回路の一例である。
アレイ１０１−０および１の各々には、プロセッサから信号線１０２によりコマンドが供給される。アレイ１０１−０および１の各々は、このコマンドに従ってリードおよびライトなどの必要な動作を行う。
［メモリセルアレイ］
図２は、本技術の第１の実施の形態におけるメモリセルアレイ１１０の構成例を示す図である。
メモリセルアレイ１１０は、メモリセル１１１を２次元の行列状に配列して構成される。メモリセルアレイ１１０におけるメモリセル１１１は、行方向のワードラインを単位として、ワードラインドライバ１３０によって駆動される。また、列方向にはソースラインおよびビットラインが形成されており、メモリセル１１１の各々について直列に接続される。
メモリセルアレイ１１０のワードラインは、通常のデータの記憶領域として使用されるデータワードラインと、参照セルとして使用される参照ワードラインとを含む。参照セルは上述のように、データ読出しの際の基準電位を生成するために用いられる。
オープン型の構成の場合、参照セルがワードライン方向に並ぶ。すなわち、参照セルにアクセスするには特定の参照セルのワードライン（参照ワードライン：ＲＷＬ）の活性化が必要になる。
この例では、参照ワードラインをメモリセルアレイ１１０の最上位行に表記しているが、何れの行に配置されていてもよい。例えば、参照ワードラインをメモリセルアレイ１１０の中央行に配置すると、寄生抵抗の観点から望ましい。
図３は、本技術の第１の実施の形態におけるメモリセル１１１と列選択回路１５０との関係例を示す図である。
メモリセル１１１は、ソースライン１１８とビットライン１１９との間に、抵抗変化型素子１１２とスイッチ１１３とを直列接続したものである。抵抗変化型素子１１２としては、例えば、磁気トンネル接合（ＭＴＪ）素子を想定する。このＭＴＪ素子は、二つの磁性体の層の間に絶縁層を挟んだ構造を備え、磁性体の磁化の状態により電気抵抗が異なる値を示すようになっている。なお、この例では、メモリセル１１１の記憶素子として、抵抗変化型のＭＴＪ素子を想定するが、例えば、強誘電体メモリ（ＦｅＲＡＭ：Ferroelectric Random Access Memory）などの参照セルを前提とする他の記憶素子についても、この実施の形態を適用することが可能である。
スイッチ１１３のゲート電極にはワードライン１１７が接続され、このワードライン１１７を駆動することによりスイッチ１１３を導通させて、抵抗変化型素子１１２の両端をソースライン１１８およびビットライン１１９に接続させる。
ソースライン１１８およびビットライン１１９には、列毎に列スイッチ１５１および１５４が接続されており、これらを制御することにより、抵抗変化型素子１１２の状態を変化させ、または、その状態を読み出すことができる。
メモリセル１１１から読み出された値は、センス選択回路１５７に入力され、センスアンプ１７０に供給される。センスアンプ１７０は、２つの入力端子を有しており、一方にはセンス対象のデータが入力され、他方には基準電位が入力される。センス選択回路１５７は、センスアンプ１７０の２つの入力端子に対して適切な値を供給するよう、メモリセル１１１から読み出された値を選択する。なお、ここでは、ソースラインの信号がセンス選択回路１５７に入力される例について示しているが、メモリセル１１１の特性に応じてソースラインではなくビットラインの信号を入力してもよい。
図４は、本技術の第１の実施の形態におけるメモリセル１１１をデータセルとして読み出す際の状態例を示す図である。
抵抗変化型メモリでは、例えば、メモリセルの抵抗値Ｒが高抵抗状態（ＲＨ）なら「１」、低抵抗状態（ＲＬ）なら「０」というように、抵抗値に応じて論理値を割り振る。この論理値を２入力のセンスアンプ１７０によって判定する際、抵抗値を入力電位に変換する必要があるため、電流注入型増幅器が用いられる。この例では、リード電流源として、電流源１４１とスイッチ１４２が用いられる。
電流源１４１は、メモリセル１１１の抵抗に電流を流すための電流源である。スイッチ１４２は、リード電流源としての動作を制御するものであり、ゲート電極に電圧Ｖｃｍｎが印加されると導通して、メモリセル１１１の抵抗に向けて電流を流す。
リード電流源とメモリセル１１１との間には、センス選択回路１５７が接続される。これにより、センス選択回路１５７によって選択されたメモリセル１１１のみに電流が供給され、読出しが行われる。
この場合、電流源１４１から供給される電流値をｉ０とし、抵抗変化型素子１１２の抵抗値をＲ、電流注入型増幅器による増幅率をｍとすると、観測端の電位ｖｄは、「ｍ×ｉ０×Ｒ」に漸進的に等しくなる。したがって、センスアンプ１７０に入力された電位を計測することにより、抵抗変化型素子１１２の抵抗値Ｒを知ることができる。
図５は、本技術の第１の実施の形態におけるメモリセル１１１を参照セルとして読み出す際の状態例を示す図である。
論理値を判定するための基準電位の生成にはいくつかの生成方法が考えられるが、基準電位の生成にもメモリセルを使用することが適当である。これはセンス動作のロバスト性の観点からである。例えば、メモリセル生産工程中の何らかのパラメタ変動により、センス対象のメモリセルの抵抗値にバイアスがかかった場合、それに追従して基準電位にも同様のバイアスがかかるため、影響がキャンセルされる。
そこで、この例では、複数のメモリセル（参照セル）からの出力電位を短絡（ショート）して、中間電位を生成する。そのために、複数のセンス選択回路１５７を導通させる。この場合、電流源１４１から供給される電流値をｉ０とし、抵抗変化型素子１１２の抵抗値をＲｉ（ｉ＝０〜（ｎ−１））、電流注入型増幅器による増幅率をｍとすると、観測端の電位ｖｒは、「ｍ×ｉ０×ΣＲｉ／ｎ」に漸進的に等しくなる。
なお、接続数ｎは１以上であり、この数が大きいほど参照セルの抵抗値ばらつきに対してロバストになる。また、高抵抗状態（ＲＨ）と低抵抗状態（ＲＬ）の割合に関しては、必ずしも１：１が最適という訳ではなく、センスアンプ１７０の動作点によって最適な割合が異なる。
このように生成した２つの観測端をセンスアンプ１７０の２入力に接続することにより、センス対象の論理状態を観測することができる。
［列選択回路］
図６は、本技術の第１の実施の形態における列選択回路１５０の構成例を示す図である。
この列選択回路１５０は、アレイ１０１−０および１の各々において、メモリセルアレイ１１０のメモリセル１１１の値を選択して、センスアンプ１７０の２つの入力端子に供給するものである。上述のように、センスアンプ１７０は２つのアレイ１０１−０および１に共有されており、アレイ１０１−０および１の何れからでもメモリセル１１１の値を供給可能に構成されている。
この例では、簡略化のため、定電流源や書込み電源は省略している。そして、一例として、１台のセンスアンプに接続されるソースラインおよびビットラインはそれぞれ８本で、それらが４本ずつグループＡおよびＢの２グループに分割された様子を示している。なお、これらの本数はあくまで一例であり、センスアンプに接続されるソースラインおよびビットラインが２グループ以上に分割されていれば、その数は問わない。
また、アクセス対象としては、アレイ１０１−０側のデータセルにアクセスし、アレイ１０１−１側の参照セルを使用する様子を示している。列選択回路１５０は全て共通の構成となっており、アレイ１０１−０および１の各々において、内部のスイッチの選択状態を変えることにより、所望の接続状態を実現することができる。
また、センスアンプ１７０の基準電位側のノードを短絡（ショート）している配線は、上述の接続数ｎに対応した数のセンスアンプ１７０に接続されている。すなわち、ｎ台のセンスアンプに付随する回路が一つの単位となって、実際のメモリ回路では繰り返し配置される。
列選択回路１５０は、列毎のメモリセル１１１の各々に対応して設けられる出力スイッチＣＳ０乃至ＣＳ７を備える。これら出力スイッチＣＳ０乃至ＣＳ７は、メモリセル１１１からの値を出力するか否かを制御する。
また、列選択回路１５０は、センスアンプ１７０の２つの入力端子の各々に対応して設けられる２つの入力選択器を備える。これら入力選択器は、出力スイッチＣＳ０乃至ＣＳ７からの出力を選択して、対応するセンスアンプ１７０の２つの入力端子に供給する。入力選択器の各々は、出力スイッチＣＳ０乃至ＣＳ７のうちそれぞれ異なる少なくとも１つの出力スイッチの出力に接続する複数の入力スイッチを備える。これら入力スイッチは、何れか１つが導通状態となって、対応する入力端子にその出力を供給する。具体的には、センスアンプ１７０のセンス対象入力端子Ｄには、入力スイッチＣＭ０およびＣＭ２からなる入力選択器が接続される。また、センスアンプ１７０の基準電位入力端子Ｒには、入力スイッチＣＭ１およびＣＭ３からなる入力選択器が接続される。
上述のように、基準電位を生成する際に、複数の参照セルからの出力電位を短絡（ショート）して中間電位を生成することがある。複数の入力スイッチＣＭ０乃至ＣＭ３の少なくとも１つは、それぞれに接続する複数の出力スイッチＣＳ０乃至ＣＳ７からの出力を短絡した状態で受け取る。例えば、出力スイッチＣＳ０乃至ＣＳ３に接続する参照セルの中間電位を生成するためには、出力スイッチＣＳ０乃至ＣＳ３を接続状態にするとともに、入力スイッチＣＭ１を接続状態にして、センスアンプ１７０の基準電位側のノードに接続する。また、センスアンプ１７０の基準電位側のノードは互いに接続されているため、この接続ラインにおいても各出力は短絡される。
［列選択回路の選択制御］
図７は、本技術の第１の実施の形態における列選択回路１５０の選択制御の例を示す図である。
センスアンプ１７０によって論理値の判定をする対象毎の列選択回路１５０の選択制御の例として、ここでは４つのケースを示している。
ケース＃１は、アレイ１０１−１の参照セルを検定することを想定したものである。アレイ１０１−１のＲ０およびＲ２の論理値を判定するために、センスアンプ１７０のセンス対象入力に接続する。その際、Ｒ１およびＲ３によって生成した基準電位を、センスアンプ１７０の基準電位入力に接続する。
この場合、アレイ１０１−０からの入力はないため、アレイ１０１−０の入力スイッチＣＭ０乃至ＣＭ３は全て絶縁状態に制御する。したがって、アレイ１０１−０の出力スイッチＣＳ０乃至７の状態は何れであってもよい。一方、アレイ１０１−１においては、出力スイッチＣＳ０およびＣＳ４が導通状態に制御され、出力スイッチＣＳ１乃至ＣＳ３、およびＣＳ５乃至ＣＳ７は絶縁状態に制御される。そして、入力スイッチＣＭ０およびＣＭ３が導通状態に制御され、入力スイッチＣＭ１およびＣＭ２が絶縁状態に制御される。
これにより、図８に示すような接続が行われる。すなわち、参照セルの値Ｒ０およびＲ２とその参照セルを検定するための値Ｒ１およびＲ３とが、ともにアレイ１０１−１から読み出される。このように、検定対象の参照セル（Ｒ０およびＲ２）は個々に検定される。一方、基準電位を生成するためのセル（Ｒ１およびＲ３）は束ねて使用される。なお、同図および以降の図において、センス対象電位は実線により示し、基準電位は破線により示している。
ケース＃２は、ケース＃１と同様に、アレイ１０１−１の参照セルを検定することを想定したものであるが、アレイ１０１−１のＲ１およびＲ３の論理値を判定するために、Ｒ０およびＲ２によって基準電位を、センスアンプ１７０の基準電位入力に接続する。
この場合、ケース＃１と同様に、アレイ１０１−０からの入力はないため、アレイ１０１−０の入力スイッチＣＭ０乃至ＣＭ３は全て絶縁状態に制御する。したがって、アレイ１０１−０の出力スイッチＣＳ０乃至ＣＳ７の状態は何れであってもよい。一方、アレイ１０１−１においては、出力スイッチＣＳ０およびＣＳ４が導通状態に制御され、出力スイッチＣＳ１乃至ＣＳ３およびＣＳ５乃至ＣＳ７は絶縁状態に制御される。そして、入力スイッチＣＭ１およびＣＭ２が導通状態に制御され、入力スイッチＣＭ０およびＣＭ３が絶縁状態に制御される。
これにより、図９に示すような接続が行われる。すなわち、センスアンプ１７０に対して入力される値を、上述のケース＃１とは逆に設定することができる。
ケース＃３は、アレイ１０１−０の通常セルを読み出すことを想定したものである。アレイ１０１−０のＤ０およびＤ１をセンス対象入力に接続し、その際にＲ０およびＲ２によって生成した基準電位をセンスアンプの基準電位入力に接続する。
この場合、アレイ１０１−０および１においてグループＢからの入力はないため、入力スイッチＣＭ２およびＣＭ３は絶縁状態に制御され、出力スイッチＣＳ４乃至ＣＳ７の状態は何れであってもよい。一方、グループＡについて、出力スイッチＣＳ０が導通状態に制御され、出力スイッチＣＳ１乃至ＣＳ３は絶縁状態に制御される。そして、アレイ１０１−０においては、入力スイッチＣＭ０が導通状態に制御され、入力スイッチＣＭ１乃至ＣＭ３が絶縁状態に制御される。また、アレイ１０１−１においては、入力スイッチＣＭ１が導通状態に制御され、入力スイッチＣＭ０、ＣＭ２およびＣＭ３が絶縁状態に制御される。
これにより、図１０に示すような接続が行われる。すなわち、アレイ１０１−０からは通常セルの値Ｄ０およびＤ１が読み出され、アレイ１０１−１からは参照セルの基準電位Ｒ０およびＲ２の値が読み出される。
ケース＃４は、ケース＃３と同様に、アレイ１０１−０の通常セルを読み出すことを想定したものであが、アレイ１０１−０のＤ０およびＤ１をセンス対象入力に接続し、その際にＲ１およびＲ３によって生成した基準電位をセンスアンプ１７０の基準電位入力に接続する。
この場合、アレイ１０１−０においてグループＢからの入力はないため、入力スイッチＣＭ２およびＣＭ３は絶縁状態に制御され、出力スイッチＣＳ４乃至ＣＳ７の状態は何れであってもよい。また、アレイ１０１−１においてグループＡからの入力はないため、入力スイッチＣＭ０およびＣＭ１は絶縁状態に制御され、出力スイッチＣＳ０乃至ＣＳ３の状態は何れであってもよい。
そして、アレイ１０１−０では、出力スイッチＣＳ０および入力スイッチＣＭ０が導通状態に制御され、それ以外のグループＡの出力スイッチＣＳ１乃至ＣＳ３および入力スイッチＣＭ１乃至ＣＭ３は絶縁状態に制御される。また、アレイ１０１−１では、出力スイッチＣＳ４および入力スイッチＣＭ３が導通状態に制御され、それ以外のグループＢの出力スイッチＣＳ５乃至ＣＳ７および入力スイッチＣＭ０乃至ＣＭ２は絶縁状態に制御される。
これにより、図１１に示すような接続が行われる。すなわち、アレイ１０１−０からは通常セルの値Ｄ０およびＤ１が読み出され、アレイ１０１−１からは参照セルの基準電位Ｒ１およびＲ３の値が読み出される。
このように、センス対象と基準電位生成のメモリセルが同じアレイの同じグループに無い場合であれば、列選択回路１５０の各スイッチの切替えにより、任意の位置のメモリセル１１１の論理値を、任意の参照セルにより生成された基準電位を用いて、読み出すことができる。なお、ここに明示していない位置のメモリセル１１１のアクセスに関しても同様に、列選択回路１５０のスイッチの制御によりアクセスが可能であることは明らかである。
このように、本技術の第１の実施の形態によれば、アレイ１０１−０および１におけるメモリセルの値を列選択回路１５０によって任意に選択して、センスアンプ１７０の入力端子に供給することができる。これにより、異なるアレイから読出しを行うオープン型と、同じアレイから読出しを行うフォールド型との、両者の動作を切替えて行うことができる。
［変形例］
図１２は、本技術の第１の実施の形態の変形例における列選択回路１５０のグループの例を示す図である。
上述の実施の形態では、同図におけるａに示されるように、列選択回路１５０を２つのグループＡおよびＢに分けていた。これに対し、例えば同図におけるｂに示すように、３つのグループＡ、ＢおよびＣに分けてもよい。また、さらに４つ以上のグループに分けてもよい。
図１３は、本技術の第１の実施の形態の変形例における列選択回路１５０のグループの他の例を示す図である。
上述の実施の形態では、各グループに接続されるソースラインおよびビットラインの数を４本としていたが、同図におけるａに示すように、１本ずつであってもよい。また、同図におけるｂに示すように、８本ずつであってもよい。すなわち、各グループに接続されるソースラインおよびビットラインの数は４本以外であってもよい。
また、グループ毎の数は、例えば同図におけるｃに示すように、グループ毎に異なっていてもよい。この例では、入力スイッチＣＭ０および１に接続するのは８つの出力スイッチＣＳ０乃至ＣＳ７であり、入力スイッチＣＭ２および３に接続するのは４つの出力スイッチＣＳ８乃至ＣＳ１１である。すなわち、複数の入力スイッチＣＭ０乃至ＣＭ３の各々に接続する複数の出力スイッチＣＳ０乃至ＣＳ１１の数は、少なくとも一部が異なっていてもよい。
このように列選択回路１５０のグループ構成は、システム毎に設定することが可能である。これにより、メモリのエンデュランスを考慮して、自由度の高い設計を行うことができる。
＜２．第２の実施の形態＞
［メモリ回路］
図１４は、本技術の第２の実施の形態におけるメモリ回路１００の構成例を示す図である。
この第２の実施の形態におけるメモリ回路１００は、上述の第１の実施の形態におけるメモリ回路と同様に、２つのアレイ１０１−０および１を備え、センスアンプ１７０を共有している。アレイ１０１−０および１の各々は、上述の第１の実施の形態と同様に、メモリセルアレイ１１０と、行デコーダ１２０と、ワードラインドライバ１３０と、ライトリード電源回路１４０と、列選択回路１５０とを備える。
プロセッサ３００とのインターフェースとしてコントロール回路１６０が設けられており、プロセッサ３００からコマンドやアドレスおよびライトデータを受け取る。また、コントロール回路１６０にはリードデータバス１９１が接続され、出力データＱ端子を介して、リードデータをプロセッサ３００に出力する。
リードコマンドが発行された場合、センスアンプ１７０は、アレイ１０１−０および１からデータメモリセルおよび参照セルの値を示す信号を受け、リード結果の論理値をリードデータバス１９１に出力する。このデータがコントロール回路１６０を経由して、再びプロセッサ３００に出力される。
［動作］
図１５は、本技術の第２の実施の形態におけるメモリ回路１００の処理手順例を示す流れ図である。
まず、メモリを活性化するためのＡＣＴ（Active）コマンドにより、アドレスに応じたデータセルおよび参照セルに対応するワードラインがアクセスされる（ステップＳ９１１）。この例では、データセルはアレイ１０１−０から読み出され、参照セルはアレイ１０１−１から読み出されるものと仮定する。
その後、リードコマンドにより、例えば上述のケース３のように、アドレスに応じた列が列選択回路１５０によって選択され、データセルおよび参照セルの値が読み出される（ステップＳ９１２）。そして、これらデータセルおよび参照セルの値がセンスアンプ１７０に入力されて、増幅されたデータが出力される（ステップＳ９１３）。
次に、例えば上述のケース１のように、データセルのリードにおいて使用された参照セルの論理状態を読み出す（ステップＳ９１４）。そして、読み出されたデータをリードデータバス１９１に出力する（ステップＳ９１５）。
この例では、ステップＳ９１３において出力されたデータに続けて、ステップＳ９１５において参照セルの論理状態が出力される。すなわち、図１６に示すように、リード対象となったデータセルおよび参照セルの値は、出力データＱ端子から順次、逐次的に出力される。ただし、同図に示すように、データセルからのデータと参照セルからのデータの両者は、一度のワードラインアクセスで読み出すことができる。一般的なオープン型の構成において同様の動作を試みようとすると、複数回のワードラインアクセスが必要になるが、この実施の形態によれば１回のワードラインアクセスで読み出すことができるため、パフォーマンスを向上させることができる。
参照セルの論理状態のデータを受信したプロセッサ３００は、その値に基づいた動作を行う（ステップＳ９１７）。例えば、期待値と異なった場合には、プロセッサ３００は参照セルのリフレッシュコマンドを発行し、改めてデータセルのリードコマンドを発行することが想定される。すなわち、参照セルの再書込み後に改めて再読出しを行うことにより、誤ったデータを演算に使用することを防ぎ、システムとしての信頼性を向上させることができる。なお、この場合のリードコマンドはＡＣＴコマンドの後に明示的に発行しなくてもよく、逆に参照セルのリードコマンドを明示的に発行するようにしてもよい。
このように、本技術の第２の実施の形態によれば、アレイ１０１−０および１におけるメモリセルの値を列選択回路１５０によって任意に選択して読み出し、データセルおよび参照セルの値を順次出力することができる。
＜３．第３の実施の形態＞
［メモリ回路］
図１７は、本技術の第３の実施の形態におけるメモリ回路１００の構成例を示す図である。
この第３の実施の形態では、上述の第２の実施の形態に加えて、参照セルデータバス１９２を備えている。センスアンプ１７０は、データセルのリード結果をリードデータバス１９１に出力すると同時に、参照セルのリード結果を参照セルデータバス１９２に出力する。
［動作］
図１８は、本技術の第３の実施の形態におけるメモリ回路１００の処理手順例を示す流れ図である。
まず、ＡＣＴコマンドにより、アドレスに応じたデータセルおよび参照セルに対応するワードラインがアクセスされる（ステップＳ９２１）。この例では、データセルはアレイ１０１−０から読み出され、参照セルはアレイ１０１−１から読み出されるものと仮定する。
その後、リードコマンドにより、例えば上述のケース３のように、アドレスに応じた列が列選択回路１５０によって選択され、データセルおよび参照セルの値が読み出される（ステップＳ９２２）。そして、これらデータセルおよび参照セルの値がセンスアンプ１７０に入力され、増幅されたデータが出力されて、データラッチなどの他の回路により保持される（ステップＳ９２３）。
次に、例えば上述のケース１のように、データセルのリードにおいて使用された参照セルの論理状態を読み出す（ステップＳ９２４）。読み出されたデータはセンスアンプ１７０に入力されて、増幅されたデータが出力される（ステップＳ９２５）。
そして、ステップＳ９２３で出力されたデータセルの値はリードデータバス１９１を介して出力データＱ端子から、ステップＳ９２５で出力された参照セルの値は参照セルデータバス１９２を介して出力データＲ端子から、同じタイミングでプロセッサ３００に出力される（ステップＳ９２６）。すなわち、図１９に示すように、リード対象となったデータセルおよび参照セルの値は、出力データＱ端子および出力データＲ端子から同時に出力される。
データセルおよび参照セルの値を受信したプロセッサ３００は、その値に基づいた動作を行う（ステップＳ９２７）。このプロセッサ３００による動作の内容は、上述の第２の実施形態の場合と同様である。
このように、本技術の第３の実施の形態によれば、アレイ１０１−０および１におけるメモリセルの値を列選択回路１５０によって任意に選択して読み出し、データセルおよび参照セルの値を同時に出力することができる。
＜４．第４の実施の形態＞
［メモリ回路］
図２０は、本技術の第４の実施の形態におけるメモリ回路１００の構成例を示す図である。
この第４の実施の形態のメモリ回路１００は、上述の第２の実施の形態に加えて、比較器１６５を備えている。この比較器１６５は、センスアンプ１７０から出力された参照セルの値と、コントロール回路１６０から受け取った期待値とを比較して、その比較結果をコントロール回路１６０に出力するものである。
比較結果を受けたコントロール回路１６０は、期待値と異なる場合には、リフレッシュ動作を行ってもよい。また、コントロール回路１６０から比較結果を受けたプロセッサ３００がリフレッシュコマンドを発行してもよい。リフレッシュ動作による参照セルの再書込み後に改めて再読出しを行うことにより、誤ったデータを演算に使用することを防ぎ、システムとしての信頼性を向上させることができる。
このように、本技術の第４の実施の形態によれば、メモリ回路１００内の比較器１６５による比較結果に基づいて、リフレッシュ動作を行うことができる。
なお、上述の実施の形態では、データセルの読出しの後に、その際に使用した参照セルの検定を行っていたが、逆に、データセルの読出しに先立って参照セルの検定を行うようにしてもよい。
また、上述の実施の形態では、ＡＣＴコマンド発行時にデータワードラインと参照ワードラインの両方をアクセスする動作を想定してきたが、必ずしもその必要はない。すなわち、参照セル読出しコマンドを設けて、この参照セル読出しコマンドが発行された際には、参照ワードラインのみにアクセスし、所望の参照セルの論理状態のみを読み出して出力するという動作も可能である。また、アレイ１０１−０および１ともに参照ワードラインにアクセスし、例えばアレイ１０１−０の参照セルの読出し後に、続けてアレイ１０１−１の参照セルの読出しを行う、といった動作も可能になる。これらの動作により、１回の列サイクルで読み出すことが可能な参照セルの数を増すことができるため、メモリ回路全体の参照セルの検定にかかる時間を削減することができる。
＜５．適用例＞
図２１および図２２は、本技術の実施の形態におけるメモリ回路１００の適用例を示す図である。
本開示の実施の形態に係るメモリ回路１００を備える半導体記憶装置１は、１つまたは複数が、半導体記憶装置１を制御する制御回路と同じ半導体装置に組み込まれてもよく、半導体記憶装置１を制御する制御回路と異なる半導体装置に組み込まれてもよい。
図２１の例は、半導体記憶装置１が、信号処理回路２１１を備える半導体装置２１０と接続されているシステム５００の例である。信号処理回路２１１は、半導体記憶装置１に対してデータの読み書きのための信号を生成する回路である。
図２２の例は、半導体記憶装置１が、信号処理回路２１１を備える半導体装置２１０の内部に設けられているシステム５００の例である。
図２３は、本技術の実施の形態におけるメモリ回路１００が適用される電子デバイス６００の構成例を示す図である。
電子デバイス６００としては、スマートフォン、デジタルカメラ、デジタルビデオカメラ、音楽プレイヤー、セットトップボックス、コンピュータ、テレビ、時計、アクティブスピーカー、ヘッドセット、ゲーム機、ラジオ、計測器、電子タグ、ビーコンなどが想定される。電子デバイス６００は、例えば電源６９０を備え、入力装置６７０や表示装置６６０などのインターフェースを備える。
抵抗変化型半導体記憶装置は、システムインパッケージ６０１（またはシステムオンチップ）に搭載されたプロセッサ６１０に接続される記憶装置６２０または６５０として接続されてもよい。
無線通信インターフェース６３０は、移動体通信、Ｗｉ−Ｆｉ（登録商標）または近距離通信の機能を有し、アンテナ６３２および抵抗変化型の記憶装置６３１が接続されてもよい。
オーディオ回路６４０は、スピーカー６４２およびマイク６４３を制御する機能を持ち、抵抗変化型の記憶装置６４１が接続されてもよい。
センサー６８０は、光学センサー、位置センサー、加速度センサー、生体センサー、磁気センサー、機械量センサー、熱センサー、電気センサーまたは化学センサーの機能を有し、抵抗変化型の記憶装置６８１が接続されてもよい。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
（１）複数のメモリアレイと、
前記複数のメモリアレイの何れかのメモリセルの出力の値を選択して第１および第２の値を供給する選択回路と、
第１および第２の入力端子を有して前記第２の入力端子に供給された前記第２の値を基準として前記第１の入力端子に供給された前記第１の値を増幅して出力するセンスアンプと
を具備するメモリ回路。
（２）前記選択回路は、
前記メモリセルの各々に対応して設けられ、前記メモリセルからの値を出力するか否かを制御する複数の出力スイッチと、
前記センスアンプの前記第１および第２の入力端子の各々に対応して設けられ、前記出力スイッチからの出力を選択して対応する前記第１および第２の入力端子に供給する第１および第２の入力選択器と
を具備する前記（１）に記載のメモリ回路。
（３）前記第１および第２の入力選択器の各々は、前記複数の出力スイッチのうちそれぞれ異なる少なくとも１つの出力スイッチの出力に接続する複数の入力スイッチを備え、前記複数の入力スイッチの何れか１つを導通させて対応する前記第１および第２の入力端子にその出力を供給する
前記（２）に記載のメモリ回路。
（４）前記複数の入力スイッチの少なくとも１つは、それぞれに接続する前記複数の出力スイッチからの出力を短絡した状態で受け取る
前記（３）に記載のメモリ回路。
（５）前記複数の入力スイッチの各々に接続する前記複数の出力スイッチの数は、互いに同数である
前記（４）に記載のメモリ回路。
（６）前記複数の入力スイッチの各々に接続する前記複数の出力スイッチの数は、少なくとも一部が異なる
前記（４）に記載のメモリ回路。
（７）前記第２の入力端子を共有する複数の前記センスアンプを具備する前記（１）から（６）のいずれかに記載のメモリ回路。
（８）前記メモリセルは、抵抗変化型メモリである
前記（１）から（７）のいずれかに記載のメモリ回路。
（９）前記メモリセルは、磁気抵抗変化型メモリである
前記（１）から（８）のいずれかに記載のメモリ回路。
（１０）前記センスアンプは、前記第１および第２の入力端子に第１および第２の電位が供給されて前記第１および第２の電位の大小関係に応じたデータを出力する処理と、前記第１および第２の入力端子に前記第２の電位を生成するための第３の電位および前記第２の電位とは異なる第４の電位が供給されて前記第３および第４の電位の大小関係に応じたデータを出力する処理とを行う
前記（１）から（９）のいずれかに記載のメモリ回路。
（１１）前記第２の電位は、前記第１の電位を読み出すための基準電位であり、
前記第４の電位は、前記第３の電位を検定するための基準電位である
前記（１０）に記載のメモリ回路。
（１２）前記第１および第２の電位は、前記複数のメモリアレイのうち互いに異なるメモリアレイから読み出された電位であり、
前記第３および第４の電位は、同じメモリアレイから読み出された電位である
前記（１０）または（１１）に記載のメモリ回路。
（１３）前記センスアンプは、前記第１および第２の入力端子に前記第１および第２の電位が供給された際の出力と、前記第１および第２の入力端子に前記第３および第４の電位が供給された際の出力とを異なるタイミングにより出力する
前記（１０）から（１２）のいずれかに記載のメモリ回路。
（１４）前記センスアンプは、前記第１および第２の入力端子に前記第１および第２の電位が供給された際の出力と、前記第１および第２の入力端子に前記第３および第４の電位が供給された際の出力とを同じタイミングにより出力する
前記（１０）から（１３）のいずれかに記載のメモリ回路。
（１５）前記第１および第２の入力端子に前記第３および第４の電位が供給された際の出力とその期待値とを比較する比較器をさらに具備する前記（１０）から（１４）のいずれかに記載のメモリ回路。
１００ メモリ回路
１０１−０、１０１−１ アレイ
１０４ 入力データＤ端子
１０９ 出力データＱ端子
１１０ メモリセルアレイ
１１１ メモリセル
１１２ 抵抗変化型素子
１１３ スイッチ
１１７ ワードライン
１１８ ソースライン
１１９ ビットライン
１２０ 行デコーダ
１３０ ワードラインドライバ
１４０ ライトリード電源回路
１４１ 電流源
１４２ スイッチ
１５０ 列選択回路
１５１、１５４ 列スイッチ
１５７ センス選択回路
１６０ コントロール回路
１６５ 比較器
１７０ センスアンプ
１８０ アドレスデコーダ
１９０ データバス
１９１ リードデータバス
１９２ 参照セルデータバス
３００ プロセッサ

Claims (15)

  1. 複数のメモリアレイと、
    前記複数のメモリアレイの何れかのメモリセルの出力の値を選択して第１および第２の値を供給する選択回路と、
    第１および第２の入力端子を有して前記第２の入力端子に供給された前記第２の値を基準として前記第１の入力端子に供給された前記第１の値を増幅して出力するセンスアンプと
    を具備するメモリ回路。
  2. 前記選択回路は、
    前記メモリセルの各々に対応して設けられ、前記メモリセルからの値を出力するか否かを制御する複数の出力スイッチと、
    前記センスアンプの前記第１および第２の入力端子の各々に対応して設けられ、前記出力スイッチからの出力を選択して対応する前記第１および第２の入力端子に供給する第１および第２の入力選択器と
    を具備する請求項１記載のメモリ回路。
  3. 前記第１および第２の入力選択器の各々は、前記複数の出力スイッチのうちそれぞれ異なる少なくとも１つの出力スイッチの出力に接続する複数の入力スイッチを備え、前記複数の入力スイッチの何れか１つを導通させて対応する前記第１および第２の入力端子にその出力を供給する
    請求項２記載のメモリ回路。
  4. 前記複数の入力スイッチの少なくとも１つは、それぞれに接続する前記複数の出力スイッチからの出力を短絡した状態で受け取る
    請求項３記載のメモリ回路。
  5. 前記複数の入力スイッチの各々に接続する前記複数の出力スイッチの数は、互いに同数である
    請求項４記載のメモリ回路。
  6. 前記複数の入力スイッチの各々に接続する前記複数の出力スイッチの数は、少なくとも一部が異なる
    請求項４記載のメモリ回路。
  7. 前記第２の入力端子を共有する複数の前記センスアンプを具備する請求項１記載のメモリ回路。
  8. 前記メモリセルは、抵抗変化型メモリである
    請求項１記載のメモリ回路。
  9. 前記メモリセルは、磁気抵抗変化型メモリである
    請求項１記載のメモリ回路。
  10. 前記センスアンプは、前記第１および第２の入力端子に第１および第２の電位が供給されて前記第１および第２の電位の大小関係に応じたデータを出力する処理と、前記第１および第２の入力端子に前記第２の電位を生成するための第３の電位および前記第２の電位とは異なる第４の電位が供給されて前記第３および第４の電位の大小関係に応じたデータを出力する処理とを行う
    請求項１記載のメモリ回路。
  11. 前記第２の電位は、前記第１の電位を読み出すための基準電位であり、
    前記第４の電位は、前記第３の電位を検定するための基準電位である
    請求項１０記載のメモリ回路。
  12. 前記第１および第２の電位は、前記複数のメモリアレイのうち互いに異なるメモリアレイから読み出された電位であり、
    前記第３および第４の電位は、同じメモリアレイから読み出された電位である
    請求項１０記載のメモリ回路。
  13. 前記センスアンプは、前記第１および第２の入力端子に前記第１および第２の電位が供給された際の出力と、前記第１および第２の入力端子に前記第３および第４の電位が供給された際の出力とを異なるタイミングにより出力する
    請求項１０記載のメモリ回路。
  14. 前記センスアンプは、前記第１および第２の入力端子に前記第１および第２の電位が供給された際の出力と、前記第１および第２の入力端子に前記第３および第４の電位が供給された際の出力とを同じタイミングにより出力する
    請求項１０記載のメモリ回路。
  15. 前記第１および第２の入力端子に前記第３および第４の電位が供給された際の出力とその期待値とを比較する比較器をさらに具備する請求項１０記載のメモリ回路。
JP2018142041A 2018-07-30 2018-07-30 メモリ回路 Pending JP2020021522A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018142041A JP2020021522A (ja) 2018-07-30 2018-07-30 メモリ回路
CN201980049243.5A CN112470223A (zh) 2018-07-30 2019-07-25 存储器电路
PCT/JP2019/029118 WO2020026929A1 (ja) 2018-07-30 2019-07-25 メモリ回路
US17/250,417 US11367496B2 (en) 2018-07-30 2019-07-25 Memory circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018142041A JP2020021522A (ja) 2018-07-30 2018-07-30 メモリ回路

Publications (1)

Publication Number Publication Date
JP2020021522A true JP2020021522A (ja) 2020-02-06

Family

ID=69231744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018142041A Pending JP2020021522A (ja) 2018-07-30 2018-07-30 メモリ回路

Country Status (4)

Country Link
US (1) US11367496B2 (ja)
JP (1) JP2020021522A (ja)
CN (1) CN112470223A (ja)
WO (1) WO2020026929A1 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000090682A (ja) 1998-09-10 2000-03-31 Toshiba Corp 半導体記憶装置
JP4660249B2 (ja) 2005-03-31 2011-03-30 株式会社東芝 磁気ランダムアクセスメモリ
TWI297155B (en) 2005-11-11 2008-05-21 Ind Tech Res Inst Load-balnaced apparatus of memory
JP5614150B2 (ja) * 2010-07-29 2014-10-29 ソニー株式会社 抵抗変化型メモリデバイス
US8406072B2 (en) 2010-08-23 2013-03-26 Qualcomm Incorporated System and method of reference cell testing
KR101868920B1 (ko) * 2011-06-09 2018-06-19 삼성전자주식회사 저항성 메모리 장치 및 그에 따른 센싱 마진 트리밍 방법
JP2014220026A (ja) * 2013-05-09 2014-11-20 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びデータ線の切り替え方法
JP2015219935A (ja) 2014-05-19 2015-12-07 マイクロン テクノロジー， インク． 半導体装置の制御方法及び半導体装置
US10381102B2 (en) 2014-04-30 2019-08-13 Micron Technology, Inc. Memory devices having a read function of data stored in a plurality of reference cells
JP2015210837A (ja) 2014-04-30 2015-11-24 マイクロン テクノロジー， インク． 半導体装置及びデータ訂正方法
US9373393B2 (en) * 2014-06-05 2016-06-21 Integrated Silicon Solution, Inc. Resistive memory device implementing selective memory cell refresh

Also Published As

Publication number Publication date
US11367496B2 (en) 2022-06-21
CN112470223A (zh) 2021-03-09
WO2020026929A1 (ja) 2020-02-06
US20210280265A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
CN101925961B (zh) 具有共享源极线的mram装置
US10699764B1 (en) MRAM memory with OTP cells
US20100118594A1 (en) Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
US9405615B2 (en) Method of operating nonvolatile memory device comprising resistance material
JP2003208786A (ja) 最適化された書込み電流をオンチップで自動的に判定する方法及び装置を備える磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）
JP6891817B2 (ja) メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法
US10861524B1 (en) Magnetoresistive random access memory (MRAM) with OTP cells
TWI552148B (zh) 具電阻式及電容式儲存元件之記憶體胞元
KR102498924B1 (ko) 반도체 기억 장치 및 정보 처리 장치
US8670269B2 (en) Resistive memory device and method of writing data using multi-mode switching current
KR102432411B1 (ko) 제어 회로, 반도체 기억 장치, 정보 처리 장치 및 제어 방법
WO2020026929A1 (ja) メモリ回路
US20050135165A1 (en) MRAM with controller
US11887642B2 (en) Storage control device, storage device, and information processing system
US20170076759A1 (en) Memory device
WO2021124638A1 (ja) 記憶装置
WO2021131234A1 (ja) 記憶装置、記憶制御装置、および、記憶装置の制御方法
US10818373B2 (en) Memory device and test circuit thereof
JP2023137061A (ja) メモリシステム
CN107705811A (zh) 半导体存储器件