JP2020013911A - Substrate processing system and substrate processing method - Google Patents
Substrate processing system and substrate processing method Download PDFInfo
- Publication number
- JP2020013911A JP2020013911A JP2018135434A JP2018135434A JP2020013911A JP 2020013911 A JP2020013911 A JP 2020013911A JP 2018135434 A JP2018135434 A JP 2018135434A JP 2018135434 A JP2018135434 A JP 2018135434A JP 2020013911 A JP2020013911 A JP 2020013911A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- wafer
- back surface
- protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本開示は、基板処理システム及び基板処理方法に関する。 The present disclosure relates to a substrate processing system and a substrate processing method.
特許文献1には、半導体装置の製造方法であって、基盤の一面上に半導体ウェハを積層し、半導体ウェハの周辺部を除去した後、半導体ウェハを研削することにより厚みを減少させ、基盤と半導体ウェハを含む中間体を得ることが開示されている。特許文献1の製造方法によれば、前記中間体に複数の半導体ウェハを積層することにより積層型半導体装置を製造する。 Patent Literature 1 discloses a method for manufacturing a semiconductor device, in which a semiconductor wafer is stacked on one surface of a base, and after removing a peripheral portion of the semiconductor wafer, the thickness is reduced by grinding the semiconductor wafer to reduce the thickness of the base. It is disclosed to obtain an intermediate comprising a semiconductor wafer. According to the manufacturing method of Patent Document 1, a stacked semiconductor device is manufactured by stacking a plurality of semiconductor wafers on the intermediate.
本開示にかかる技術は、基板の表面に形成されたデバイス層に影響を与えることなく、当該基板の裏面に形成されたダメージ層を適切に除去する。 The technology according to the present disclosure appropriately removes a damaged layer formed on the back surface of a substrate without affecting a device layer formed on the surface of the substrate.
本開示の一態様は、基板を処理する基板処理システムであって、第1の基板の表面と第2の基板の表面が接合された重合基板に対し、前記第1の基板の表面に形成されたデバイス層を保護する保護層を形成する保護層形成装置を有し、前記保護層形成装置は、少なくとも前記第1の基板の周縁部の除去により露出した前記デバイス層の側壁部を保護するように前記保護層を形成する。 One embodiment of the present disclosure is a substrate processing system for processing a substrate, wherein the substrate processing system is formed on the surface of the first substrate with respect to the overlapped substrate in which the surface of the first substrate and the surface of the second substrate are bonded. A protective layer forming apparatus for forming a protective layer for protecting the device layer, wherein the protective layer forming apparatus protects at least a sidewall portion of the device layer exposed by removing a peripheral portion of the first substrate. Then, the protective layer is formed.
本開示によれば、基板の表面に形成されたデバイス層に影響を与えることなく、当該基板の裏面に形成されたダメージ層を適切に除去する。 According to the present disclosure, a damaged layer formed on a back surface of a substrate is appropriately removed without affecting a device layer formed on the surface of the substrate.
先ず、特許文献1に開示されている従来の積層型半導体装置の製造方法について説明する。特許文献1に開示の製造方法によれば、基盤として用いられる1枚の半導体ウェハの一面上に、デバイスが一面上に形成された半導体ウェハを積層することにより中間体を生成する。そして、当該中間体を新たな基盤として、一面上にデバイスが形成された複数の半導体ウェハを積層し、これを繰り返し行うことにより積層型半導体装置を製造する。かかる半導体ウェハの積層に際しては、半導体ウェハはデバイスが形成された一面とは他面側の全面が研削され、これにより、当該半導体ウェハの厚みが減少(薄化)される。 First, a conventional method for manufacturing a stacked semiconductor device disclosed in Patent Document 1 will be described. According to the manufacturing method disclosed in Patent Literature 1, an intermediate is generated by laminating a semiconductor wafer having devices formed on one surface on one surface of one semiconductor wafer used as a base. Then, using the intermediate as a new base, a plurality of semiconductor wafers having devices formed on one surface are stacked, and this is repeated to manufacture a stacked semiconductor device. When laminating such semiconductor wafers, the semiconductor wafer is ground on the entire surface on the other surface side from the one surface on which devices are formed, thereby reducing (thinning) the thickness of the semiconductor wafer.
通常、半導体ウェハ(以下、ウェハという)の周縁部は面取り加工がされているが、上述したようにウェハに研削を行うと、ウェハの周縁部が鋭く尖った形状(いわゆるナイフエッジ形状)になる。そうすると、ウェハの周縁部でチッピングが発生し、ウェハが損傷を被るおそれがある。そこで、研削処理前に予めウェハの周縁部を削る、いわゆるエッジトリムが行われている。 Normally, the peripheral portion of a semiconductor wafer (hereinafter, referred to as a wafer) is chamfered. However, when the wafer is ground as described above, the peripheral portion of the wafer has a sharply pointed shape (a so-called knife edge shape). . Then, chipping occurs at the peripheral portion of the wafer, and the wafer may be damaged. Therefore, so-called edge trimming, in which the peripheral portion of the wafer is cut in advance before the grinding process, is performed.
また、上述のようにウェハの研削を行った場合、当該ウェハの研削面には研削痕が形成され、ダメージ層が形成される。そうすると、当該ウェハには割れが生じやすくなる恐れがある。そこで、例えばウェットエッチング等によりダメージ層の除去が行われる場合がある。 When the wafer is ground as described above, a grinding mark is formed on the ground surface of the wafer, and a damaged layer is formed. Then, there is a possibility that the wafer may be easily cracked. Therefore, the damaged layer may be removed by, for example, wet etching.
しかしながら、例えばエッジトリムによってウェハの一面上に形成されたデバイス層の側壁部が露出した状態でウェットエッチングが行われた場合、当該デバイス層にエッチングによるダメージを与えてしまうおそれがある。すなわち、露出した側壁部からデバイス層にエッチング液が浸透し、デバイス層がエッチングされてしまうおそれがある。 However, for example, when wet etching is performed in a state where the side wall of the device layer formed on one surface of the wafer is exposed by edge trimming, the device layer may be damaged by the etching. That is, the etchant may penetrate into the device layer from the exposed side wall, and the device layer may be etched.
そこで、本開示にかかる技術は、基板の表面に形成されたデバイス層に影響を与えることなく、当該基板の裏面に形成されたダメージ層を適切に除去する。具体的には、少なくともエッジトリムにより露出したデバイス層の側壁部に保護層を形成することにより、デバイス層へのエッチング液の侵入を抑制する。 Therefore, the technology according to the present disclosure appropriately removes a damaged layer formed on the back surface of the substrate without affecting a device layer formed on the surface of the substrate. Specifically, by forming a protective layer at least on the side wall of the device layer exposed by the edge trim, the penetration of the etching solution into the device layer is suppressed.
以下、本実施形態にかかる基板処理システムとしてのウェハ処理システムの構成について、図面を参照しながら説明する。なお、本明細書において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。 Hereinafter, a configuration of a wafer processing system as a substrate processing system according to the present embodiment will be described with reference to the drawings. Note that, in this specification, elements having substantially the same function and configuration are denoted by the same reference numerals, and redundant description will be omitted.
先ず、本実施形態にかかるウェハ処理システムの構成について説明する。図1は、ウェハ処理システム1の構成の概略を模式的に示す平面図である。 First, the configuration of the wafer processing system according to the present embodiment will be described. FIG. 1 is a plan view schematically showing the outline of the configuration of the wafer processing system 1.
ウェハ処理システム1では、図2及び図3に示すように第1の基板としての被処理ウェハWと第2の基板としての支持ウェハSとが接合された重合基板としての重合ウェハTに対して所定の処理を行い、被処理ウェハWを薄化する。以下、被処理ウェハWにおいて、支持ウェハSに接合された面を表面Waといい、表面Waと反対側の面を裏面Wbという。同様に、支持ウェハSにおいて、被処理ウェハWに接合された面を表面Saといい、表面Saと反対側の面を裏面Sbという。 In the wafer processing system 1, as shown in FIGS. 2 and 3, the overlapped wafer T as the overlapped substrate in which the processing target wafer W as the first substrate and the support wafer S as the second substrate are joined. A predetermined process is performed to thin the wafer W to be processed. Hereinafter, in the processing target wafer W, a surface bonded to the support wafer S is referred to as a front surface Wa, and a surface opposite to the front surface Wa is referred to as a back surface Wb. Similarly, in the support wafer S, the surface bonded to the processing target wafer W is referred to as a front surface Sa, and the surface opposite to the front surface Sa is referred to as a back surface Sb.
被処理ウェハWは、例えばシリコンウェハ等の半導体ウェハであって、表面Waに複数のデバイスを含むデバイス層Dが形成されている。被処理ウェハWは、後述のエッジトリムにより周縁部We(図3の破線よりも外径側)が除去される。かかるエッジトリムの際、被処理ウェハWに形成されたデバイス層Dの周縁部の一部も除去され、当該デバイス層Dの内部側面(以下、「側壁部Ds」という)が露出する。また、デバイス層Dにはさらに酸化膜Fw、例えばSiO2膜(TEOS膜)が形成されている。なお、被処理ウェハWの周縁部Weは面取り加工がされており、周縁部Weの断面はその先端に向かって厚みが小さくなっている。 The processing target wafer W is, for example, a semiconductor wafer such as a silicon wafer, and has a device layer D including a plurality of devices formed on a surface Wa. The peripheral edge portion We (the outer diameter side from the broken line in FIG. 3) of the wafer W to be processed is removed by edge trim described later. At the time of such edge trimming, a part of the peripheral portion of the device layer D formed on the processing target wafer W is also removed, and the inner side surface (hereinafter, referred to as “sidewall portion Ds”) of the device layer D is exposed. Further, an oxide film Fw, for example, an SiO 2 film (TEOS film) is further formed on the device layer D. The peripheral edge portion We of the processing target wafer W is chamfered, and the thickness of the cross section of the peripheral edge portion We decreases toward the front end.
支持ウェハSは、被処理ウェハWを支持するウェハである。支持ウェハSの表面Saには酸化膜Fs、例えばSiO2膜(TEOS膜)が形成されている。また、支持ウェハSは被処理ウェハWの表面Waのデバイスを保護する保護材として機能する。なお、支持ウェハSの表面Saに複数のデバイスが形成されている場合には、被処理ウェハWと同様に表面Saにデバイス層(図示せず)が形成される。 The support wafer S is a wafer that supports the processing target wafer W. An oxide film Fs, for example, an SiO 2 film (TEOS film) is formed on the surface Sa of the support wafer S. Further, the support wafer S functions as a protective material for protecting devices on the surface Wa of the processing target wafer W. When a plurality of devices are formed on the surface Sa of the support wafer S, a device layer (not shown) is formed on the surface Sa, similarly to the wafer W to be processed.
なお、本実施形態においては上述のように、デバイス層D及び支持ウェハSには、デバイス層Dの表面を保護するための酸化膜Fw、Fsを形成しているが、例えば金属膜等の別の材料により形成された膜によりデバイス層Dを保護してもよい。 In the present embodiment, as described above, the oxide films Fw and Fs for protecting the surface of the device layer D are formed on the device layer D and the support wafer S. The device layer D may be protected by a film formed of the above material.
また、図2においては図示の煩雑さを回避するため、デバイス層Dと酸化膜Fw、Fsの図示を省略している。また、以下の説明で用いられる他の図面においても同様に、これらデバイス層D及び酸化膜Fw、Fsの図示を省略する場合がある。 In FIG. 2, the illustration of the device layer D and the oxide films Fw and Fs is omitted in order to avoid complexity of illustration. Similarly, in other drawings used in the following description, the device layer D and the oxide films Fw and Fs may be omitted.
図1に示すようにウェハ処理システム1は、搬入出ステーション2と処理ステーション3を一体に接続した構成を有している。搬入出ステーション2は、例えば外部との間で複数の重合ウェハTを収容可能なカセットCtが搬入出される。処理ステーション3は、重合ウェハTに対して所定の処理を施す各種処理装置を備えている。
As shown in FIG. 1, the wafer processing system 1 has a configuration in which a loading /
搬入出ステーション2には、カセット載置台10が設けられている。図示の例では、カセット載置台10には、複数、例えば4つのカセットCtをY軸方向に一列に載置自在になっている。なお、カセット載置台10に載置されるカセットCtの個数は、本実施形態に限定されず、任意に決定することができる。
The loading /
搬入出ステーション2には、カセット載置台10に隣接してウェハ搬送領域20が設けられている。ウェハ搬送領域20には、Y軸方向に延伸する搬送路21上を移動自在なウェハ搬送装置22が設けられている。ウェハ搬送装置22は、重合ウェハTを保持して搬送する、例えば2本の搬送アーム23、23を有している。各搬送アーム23は、水平方向、鉛直方向、水平軸回り及び鉛直軸周りに移動自在に構成されている。なお、搬送アーム23の構成は本実施形態に限定されず、任意の構成を取り得る。
The loading /
処理ステーション3には、ウェハ搬送領域30が設けられている。ウェハ搬送領域30には、X軸方向に延伸する搬送路31上を移動自在なウェハ搬送装置32が設けられている。ウェハ搬送装置32は、後述するトランジション装置34、保護材塗布装置40、熱処理装置50、ウェットエッチング装置60、保護膜除去装置70、加工装置100に対して、重合ウェハTを保持して搬送する、例えば2本の搬送アーム33、33を有している。各搬送アーム33は、水平方向、鉛直方向、水平軸回り及び鉛直軸回りに移動自在に構成されている。なお、搬送アーム33の構成についても本実施形態に限定されず、任意の構成を取り得る。
The
ウェハ搬送領域20とウェハ搬送領域30との間には、重合ウェハTを受け渡すためのトランジション装置34が設けられている。
A
ウェハ搬送領域30のY軸方向正方向側には、保護材塗布装置40、熱処理装置50が、搬入出ステーション2側からX軸方向にこの順で並べて配置されている。保護材塗布装置40では、少なくとも後述のエッジトリムにより露出したデバイス層Dの側壁部Dsを覆うように、保護層としての保護膜を形成するための保護材を供給する。熱処理装置50では、保護材塗布装置40において供給された保護材に対して熱処理を行うことにより保護材を硬化させ、側壁部Ds上に保護層としての保護膜P1を形成する。本実施形態においては、これら保護材塗布装置40、及び熱処理装置50が保護層形成装置を構成している。
On the positive side of the
図4は、保護材塗布装置40の構成の概略を模式的に示した側面図である。保護材塗布装置40は、被処理ウェハWの裏面Wbが上方を向いた状態で重合ウェハTを保持するチャック41を有している。チャック41は、回転機構42によって鉛直軸回りに回転可能に構成されている。また、チャック41に載置された被処理ウェハWの周縁部We近傍には、被処理ウェハWの側壁部及びデバイス層Dの側壁部Dsに保護膜P1を形成するための液体状の保護材B1を供給する、保護材供給部としてのノズル43が設けられている。ノズル43は、保護材B1を貯留して供給する保護材供給源(図示せず)に連通し、上述のように、少なくともエッジトリムにより露出したデバイス層Dの側壁部Dsに対して保護材B1を塗布する。またノズル43は、移動機構(図示せず)によってX軸方向、Y軸方向及びZ軸方向に移動可能に構成されていてもよい。なお、保護材B1としては、耐薬液性を有する材料、特に、後述の薬液としてのエッチング液Eに対して不溶である材料が用いられる。これにより保護膜P1で覆われたデバイス層Dをエッチング液Eから適切に保護することができる。なお、エッチング液Eには、例えばHF、HNO3、H3PO4、TMAH、Choline、KOHなどが用いられる。
FIG. 4 is a side view schematically showing the outline of the configuration of the protective
図1に示すようにウェハ搬送領域30のY軸方向負方向側には、ウェットエッチング装置60、保護膜除去装置70が、搬入出ステーション2側からX軸方向にこの順で並べて配置されている。ウェットエッチング装置60では、被処理ウェハWの裏面Wbに対して例えばフッ酸等の薬液でウェットエッチングを行い、後述の研削により裏面Wbに形成されるダメージ層を除去する。本実施形態においては、当該ウェットエッチング装置60がダメージ層除去装置として機能する。また、保護膜除去装置70では、保護材塗布装置40及び熱処理装置50において形成された保護膜P1の除去を行う。
As shown in FIG. 1, on the negative side in the Y-axis direction of the
図5は、ウェットエッチング装置60の構成の概略を模式的に示した側面図である。ウェットエッチング装置60は、被処理ウェハWの裏面Wbが上方を向いた状態で重合ウェハTを保持するチャック61を有している。チャック61は、回転機構62によって鉛直軸回りに回転可能に構成されている。また、チャック61の上方には、被処理ウェハWの裏面Wbに形成されたダメージ層Wdを除去するためのエッチング液Eを供給するノズル63が設けられている。ノズル63は、エッチング液Eを貯留して供給するエッチング液供給源(図示せず)に連通している。またノズル63は、移動機構(図示せず)によってX軸方向、Y軸方向及びZ軸方向に移動可能に構成されていてもよい。またさらに、ウェットエッチング装置60には、被処理ウェハW上に供給されたエッチング液Eを、被処理ウェハW上から除去するための洗浄液を供給するノズル64が設けられている。洗浄液としては、例えばDIWなどが用いられる。
FIG. 5 is a side view schematically showing the outline of the configuration of the
図1に示すようにウェハ搬送領域30のX軸正方向側には、加工装置100が配置されている。加工装置100では、被処理ウェハWに対して研削や洗浄などの加工処理が行われる。
As shown in FIG. 1, a
加工装置100は、回転テーブル110、搬送ユニット120、処理ユニット130、第1の洗浄ユニット140、第2の洗浄ユニット150、粗研削ユニット160、中研削ユニット170、及び仕上げ研削ユニット180を有している。
The
回転テーブル110は、回転機構(図示せず)によって回転自在に構成されている。回転テーブル110上には、重合ウェハTを吸着保持するチャック111が4つ設けられている。チャック111は、回転テーブル110と同一円周上に均等、すなわち90度毎に配置されている。4つのチャック111は、回転テーブル110が回転することにより、受渡位置A0及び加工位置A1〜A3に移動可能になっている。また、4つのチャック111はそれぞれ、チャックベース(図示せず)に保持され、回転機構(図示せず)によって鉛直軸回りに回転可能に構成されている。
The
本実施形態では、受渡位置A0は回転テーブル110のX軸負方向側且つY軸負方向側の位置であり、受渡位置A0のX軸負方向側には、第2の洗浄ユニット150、処理ユニット130及び第1の洗浄ユニット140が並べて配置される。処理ユニット130と第1の洗浄ユニット140は上方からこの順に積層されて配置される。加工位置A1は回転テーブル110のX軸正方向側且つY軸負方向側の位置であり、粗研削ユニット160が配置される。加工位置A2は回転テーブル110のX軸正方向側且つY軸正方向側の位置であり、中研削ユニット170が配置される。加工位置A3は回転テーブル110のX軸負方向側且つY軸正方向側の位置であり、仕上げ研削ユニット180が配置される。
In the present embodiment, the delivery position A0 is a position on the X-axis negative direction side and the Y-axis negative direction side of the
搬送ユニット120は、複数、例えば3つのアーム121を備えた多関節型のロボットである。3つのアーム121は、それぞれが旋回自在に構成されている。先端のアーム121には、重合ウェハTを吸着保持する搬送パッド122が取り付けられている。また、基端のアーム121は、アーム121を鉛直方向に移動させる移動機構123に取り付けられている。そして、かかる構成を備えた搬送ユニット120は、受渡位置A0、処理ユニット130、第1の洗浄ユニット140、及び第2の洗浄ユニット150に対して、重合ウェハTを搬送できる。
The
処理ユニット130では、研削処理前の重合ウェハTの水平方向の向きを調節する。例えばチャック131に保持された重合ウェハTを回転させながら、検出部(図示せず)で被処理ウェハWのノッチ部の位置を検出することで、当該ノッチ部の位置を調節して重合ウェハTの水平方向の向きを調節する。また、処理ユニット130では、レーザヘッド(図示せず)から被処理ウェハWの内部にレーザ光Lを照射し、改質層を形成する。
In the
第1の洗浄ユニット140では、研削処理後の被処理ウェハWの裏面Wbを洗浄し、より具体的にはスピン洗浄する。なお、第1の洗浄ユニット140では、例えばブラシを用いて裏面Wbを物理的に洗浄してもよい。
In the
第2の洗浄ユニット150では、研削処理後の被処理ウェハWが搬送パッド122に保持された状態の支持ウェハSの裏面Sbを洗浄するとともに、搬送パッド122を洗浄する。
The
粗研削ユニット160では、被処理ウェハWの裏面Wbを粗研削する。粗研削ユニット160は、粗研削砥石(図示せず)を備えた粗研削部161を有している。粗研削砥石は、チャック111の上方において環状形状に設けられている。粗研削砥石にはスピンドル(図示せず)を介して駆動部(図示せず)が設けられている。駆動部は例えばモータを内蔵し、粗研削砥石を回転させると共に、支柱162に沿って鉛直方向及び水平方向に移動させる。そして、粗研削ユニット160では、チャック111に保持された被処理ウェハWと粗研削砥石の円弧の一部を当接させた状態で、チャック111と粗研削砥石をそれぞれ回転させることによって、被処理ウェハWの裏面Wbを研削する。
In the
中研削ユニット170では、被処理ウェハWの裏面Wbを中研削する。中研削ユニット170の構成は、粗研削ユニット160の構成とほぼ同様であり、中研削砥石(図示せず)を備えた中研削部171、スピンドル(図示せず)、駆動部(図示せず)、及び支柱172を有している。なお、中研削砥石の砥粒の粒度は粗研削砥石の砥粒の粒度より小さい。
In the
仕上げ研削ユニット180では、被処理ウェハWの裏面Wbを仕上げ研削する。仕上げ研削ユニット180の構成は、粗研削ユニット160、及び中研削ユニット170の構成とほぼ同様であり、仕上げ研削砥石(図示せず)を備えた仕上げ研削部181、スピンドル(図示せず)、駆動部(図示せず)、及び支柱182を有している。なお、仕上げ研削砥石の砥粒の粒度は、中研削砥石の砥粒の粒度よりも更に小さい。
In the
なお、本実施形態においては、処理ユニット130は改質部としてのレーザヘッド(図示せず)を有しており、加工装置100は改質層形成装置として機能する。また、本実施形態においては、後述するように粗研削ユニット160(又は粗研削ユニット160及び中研削ユニット170)において被処理ウェハWの周縁部Weが除去され、加工装置100は周縁除去装置として機能する。
In this embodiment, the
以上のウェハ処理システム1には、制御装置200が設けられている。制御装置200は、例えばコンピュータであり、プログラム格納部(図示せず)を有している。プログラム格納部には、ウェハ処理システム1における重合ウェハTの処理を制御するプログラムが格納されている。また、プログラム格納部には、上述の各種処理装置や搬送装置などの駆動系の動作を制御して、ウェハ処理システム1における後述のウェハ処理を実現させるためのプログラムも格納されている。なお、上記プログラムは、コンピュータに読み取り可能な記憶媒体Hに記録されていたものであって、当該記憶媒体Hから制御装置200にインストールされたものであってもよい。
The
本実施形態にかかるウェハ処理システム1は以上のように構成されており、次に、ウェハ処理システム1におけるウェハ処理について説明する。図6は、本実施形態にかかるウェハ処理のプロセスを表したフロー図である。また、図7は第1の実施形態にかかるウェハ処理の主な工程における重合ウェハTの要部を拡大して示す説明図である。なお、本実施形態では、ウェハ処理システム1の外部に設けられた接合装置(図示せず)において、予め重合ウェハTが形成され、当該重合ウェハTがウェハ処理システム1の内部に搬入される。 The wafer processing system 1 according to the present embodiment is configured as described above. Next, wafer processing in the wafer processing system 1 will be described. FIG. 6 is a flowchart showing a wafer processing process according to the present embodiment. FIG. 7 is an explanatory diagram showing an enlarged main part of the overlapped wafer T in the main process of the wafer processing according to the first embodiment. In the present embodiment, a superposed wafer T is formed in advance in a bonding apparatus (not shown) provided outside the wafer processing system 1, and the superposed wafer T is carried into the wafer processing system 1.
先ず、複数の重合ウェハTを収容したカセットCtが、搬入出ステーション2のカセット載置台10に載置される(図6のステップS1)。図7(a)に示すように、被処理ウェハWにはデバイス層Dが形成されている。また、デバイス層Dには酸化膜Fw、支持ウェハSの表面Saには酸化膜Fsがそれぞれ形成されている。 First, the cassette Ct containing a plurality of overlapped wafers T is mounted on the cassette mounting table 10 of the loading / unloading station 2 (Step S1 in FIG. 6). As shown in FIG. 7A, a device layer D is formed on the wafer W to be processed. An oxide film Fw is formed on the device layer D, and an oxide film Fs is formed on the surface Sa of the support wafer S.
次に、ウェハ搬送装置22によりカセットCt内の重合ウェハTが取り出され、トランジション装置34に搬送される。続けて、ウェハ搬送装置32によりトランジション装置34の重合ウェハTが取り出され、加工装置100に搬送される。
Next, the overlapped wafer T in the cassette Ct is taken out by the
加工装置100に搬送された重合ウェハTは、処理ユニット130に受け渡される。処理ユニット130において重合ウェハTは、ウェハ搬送装置32からチャック131に、被処理ウェハWが上側であって支持ウェハSが下側に配置された状態で受け渡され保持される。その後、検出部(図示せず)によって被処理ウェハWのノッチ部の位置を検出することで、当該ノッチ部の位置を調節して被処理ウェハWの水平方向の向きを調節する(図6のステップS2)。
The superposed wafer T transferred to the
また、処理ユニット130では、レーザヘッド(図示せず)から照射されるレーザ光Lによって、被処理ウェハWの内部に改質層を形成する。具体的には、先ず、処理ユニット130に保持された被処理ウェハWの周縁部We上方にレーザヘッドを移動させる。その後、チャック131を回転させながらレーザヘッドから被処理ウェハWの内部にレーザ光Lを照射することで、図7(b)に示すように被処理ウェハWの内部の所定位置に改質層Mが形成される(図6のステップS3)。
In the
次に、重合ウェハTは搬送ユニット120により受渡位置A0のチャック111に受け渡され、チャック111を加工位置A1に移動させる。そして、粗研削ユニット160において、粗研削砥石によって被処理ウェハWの裏面Wbを研削する。そうすると、図7(c)に示すように被処理ウェハWが薄化されるとともに、改質層Mを基点に周縁部Weが剥離して除去され、すなわちエッジトリムされる(図6のステップS4)。これにより、被処理ウェハWに形成されたデバイス層Dの側壁部Dsと、エッジトリムされた当該被処理ウェハWの側壁部の位置が一致し、デバイス層Dの側壁部Dsが露出する。
Next, the overlapped wafer T is transferred to the
次に、チャック111を第2の加工位置A2に移動させる。そして、中研削ユニット170によって、被処理ウェハWの裏面Wbが中研削される(図6のステップS5)。なお、上述した粗研削ユニット160において、被処理ウェハWの周縁部Weが完全に除去できない場合には、この中研削ユニット170で周縁部Weが完全に除去される。
Next, the
次に、チャック111を第3の加工位置A3に移動させる。そして、仕上げ研削ユニット180によって、被処理ウェハWの裏面Wbが仕上げ研削される(図6のステップS6)。
Next, the
なお、加工装置100における研削、すなわち、粗研削ユニット160、中研削ユニット170、仕上げ研削ユニット180におけるそれぞれの研削処理により、被処理ウェハWの裏面Wbには、図7(c)に示すようにダメージ層Wdが形成される。
By the grinding in the
次に、チャック111を受渡位置A0に移動させる。ここでは、洗浄液ノズル(図示せず)を用いて被処理ウェハWの裏面Wbが洗浄液によって粗洗浄される。この際、裏面Wbの汚れをある程度まで落とす洗浄が行われる。
Next, the
次に重合ウェハTは搬送ユニット120により、受渡位置A0から第2の洗浄ユニット150に搬送される。そして、第2の洗浄ユニット150では、被処理ウェハWが搬送パッド122に保持された状態で、支持ウェハSの裏面Sbが洗浄され、乾燥される。
Next, the overlapped wafer T is transferred from the delivery position A0 to the
次に、重合ウェハTは搬送ユニット120により、第2の洗浄ユニット150から第1の洗浄ユニット140に搬送される。そして、第1の洗浄ユニット140では、洗浄液ノズル(図示せず)を用いて、被処理ウェハWの裏面Wbが洗浄液によって仕上げ洗浄される。この際、裏面Wbが所望の洗浄度まで洗浄され、乾燥される(図6のステップS7)。
Next, the overlapped wafer T is transported from the
次に重合ウェハTはウェハ搬送装置32により保護層形成装置としての保護材塗布装置40、熱処理装置50に順次搬送される。
Next, the overlapped wafer T is sequentially transported by the
保護材塗布装置40においては、少なくともエッジトリムにより露出したデバイス層Dの側壁部Dsを覆うように保護材B1が塗布される(図6のステップS8)。かかる保護材B1の塗布においては、チャック41上に保持された重合ウェハTが回転機構42により回転され、これにより側壁部Dsの全周に対して適切に保護材B1が供給される。保護材B1が供給された重合ウェハTは、熱処理装置50に搬送される。熱処理装置50においては、特にデバイス層Dの側壁部Dsに供給された保護材B1に対して熱処理が行われ(図6のステップS9)、これにより保護材B1が硬化する。そして、図7(d)に示すように、デバイス層Dの側壁部Dsを覆うように保護層としての保護膜P1が形成される。
In the protective
保護膜P1が形成された重合ウェハTは、続いて、ウェハ搬送装置32によりウェットエッチング装置60に搬送される。
The superposed wafer T on which the protective film P1 has been formed is subsequently transferred to the
ウェットエッチング装置60においては、図7(e)に示すように、重合ウェハTをチャック61により回転させながら、重合ウェハTの中心部上方に配置されたノズル63からエッチング液Eを、当該重合ウェハT上に供給する。そして、図7(f)に示すようにエッチング液Eにより裏面Wb上に形成されたダメージ層Wdが、エッチングされて除去される(図6のステップS10)。
In the
この際、従来のウェハ処理システムにおいては、本実施形態のように保護膜P1を形成することなくウェットエッチングを行っていたため、当該ウェットエッチングによりデバイス層Dの側壁部Dsがダメージ層Wdと共にエッチングされてしまう場合があった。しかしながら本実施形態においては、少なくともデバイス層Dの露出部分、すなわち、エッジトリムにより露出した側壁部Dsを覆って、耐薬液性を有する保護膜P1が形成されているため、エッチング液Eによりデバイス層Dがエッチングされることがない。 At this time, in the conventional wafer processing system, since the wet etching is performed without forming the protective film P1 as in the present embodiment, the sidewall portion Ds of the device layer D is etched together with the damage layer Wd by the wet etching. There was a case. However, in this embodiment, since the protective film P1 having chemical resistance is formed so as to cover at least the exposed portion of the device layer D, that is, the side wall portion Ds exposed by the edge trim, the device layer D is etched by the etchant E. D is not etched.
ダメージ層Wdの除去が終了すると、重合ウェハTの上方からノズル63が退避し、代わりにノズル64が重合ウェハTの中心部上方に移動する。そして、重合ウェハTをチャック61により回転させながら、ノズル64から洗浄液を重合ウェハT上に供給する(図6のステップS11)。これにより、図7(f)に示すようにエッチング液Eが重合ウェハTの被処理ウェハW上、及び、保護膜P1上から除去され、ウェットエッチング装置60におけるウェットエッチングが終了する。
When the removal of the damaged layer Wd is completed, the
次に、重合ウェハTはウェハ搬送装置32により保護膜除去装置70に搬送される。保護膜除去装置70においては、図7(g)に示すように有機溶剤(図示せず)を保護膜P1上に供給することにより保護膜P1を溶融し除去する(図6のステップS12)。なお、保護膜P1の除去方法は薬液除去に限定されず、例えば物理的に保護膜P1を除去してもよい。
Next, the overlapped wafer T is transferred to the protective
保護膜P1が除去された重合ウェハTは、ウェハ搬送装置32によりトランジション装置34に搬送され、さらにウェハ搬送装置22によりカセット載置台10のカセットCtに搬送される(図6のステップS13)。こうして、ウェハ処理システム1における一連のウェハ処理が終了する。
The overlapped wafer T from which the protective film P1 has been removed is transferred to the
以上の実施形態によれば、ステップS10においてウェットエッチングを行う前に、ステップS8、S9において、少なくともデバイス層Dの側壁部Dsに対して、耐薬液性を有する保護膜P1を形成する。このため、ウェットエッチングによりデバイス層Dがエッチングされるのを抑制することができる。 According to the above embodiment, before performing the wet etching in step S10, in steps S8 and S9, the protective film P1 having chemical resistance is formed on at least the side wall Ds of the device layer D. Therefore, it is possible to suppress the device layer D from being etched by wet etching.
なお、上記実施形態においては少なくともエッジトリムにより露出した側壁部Dsを覆うように保護膜P1を形成したが、当然に酸化膜Fw、Fsを覆って保護膜P1を形成してもよい。 In the above embodiment, the protection film P1 is formed so as to cover at least the side wall portion Ds exposed by the edge trim. However, the protection film P1 may be formed so as to cover the oxide films Fw and Fs.
また、上記実施形態においてはステップS10のウェットエッチングの終了後、ステップS12において保護膜P1の除去を行ったが、例えば重合ウェハTの後の工程を鑑み、かかる保護膜除去の工程は省略してもよい。 In the above embodiment, the protection film P1 is removed in step S12 after the completion of the wet etching in step S10. However, in view of, for example, the process after the overlapped wafer T, the process of removing the protection film is omitted. Is also good.
また、上記実施形態においてはステップS4における被処理ウェハWの周縁部Weの除去、すなわちエッジトリムを、加工装置100における研削によって行ったが、エッジトリムの方法はこれに限らない。例えば加工装置100の外部、又は内部にエッジトリムを行うための周縁除去装置(図示せず)を独立して設けてもよい。
Further, in the above embodiment, the removal of the peripheral edge portion We of the processing target wafer W in step S4, that is, the edge trimming is performed by grinding in the
また、上記実施形態においてはステップS4〜S6における加工装置100での研削の後に、ステップS8、S9において保護膜P1を形成したが、処理の順序はこれに限られない。例えば、側壁部Ds上に保護膜P1を形成した後に、加工装置100において被処理ウェハWの研削を行うようにしてもよい。
In the above embodiment, the protective film P1 is formed in steps S8 and S9 after the grinding by the
また、上記実施形態においてはステップP9において保護材B1を熱処理して硬化させたが、保護材B1を硬化させる方法はこれに限定されない。例えば、保護材B1に紫外線を照射して、当該保護材B1を硬化させてもよい。 In the above-described embodiment, the protection material B1 is cured by heat treatment in Step P9, but the method of curing the protection material B1 is not limited to this. For example, the protective material B1 may be irradiated with ultraviolet rays to cure the protective material B1.
また、上記実施形態においては、ステップS8、9において保護膜P1はエッジトリムにより露出したデバイス層Dの側壁部Ds上にのみ形成されたが、保護膜P1の形成箇所は側壁部Dsに限られない。例えば図8に示すように、保護材塗布装置40において、チャック41の中央部上方に設けられた保護材供給部としてのノズル45から保護材B1を供給してもよい。かかる場合、図9に示すように被処理ウェハWの裏面Wb及びデバイス層Dの側壁部Dsに対して保護膜P1が形成される。この際、かかる保護膜P1の形成の後に、保護膜P1を含む被処理ウェハWの裏面Wbの研削を行うことにより、当該保護膜P1は研削により除去される。そして、デバイス層Dの側壁部Dsには、適切に保護膜P1を残すことができる。
Further, in the above-described embodiment, in steps S8 and S9, the protective film P1 is formed only on the side wall portion Ds of the device layer D exposed by the edge trim. However, the place where the protective film P1 is formed is limited to the side wall portion Ds. Absent. For example, as shown in FIG. 8, in the protective
また更に、このように被処理ウェハWの裏面Wb及びデバイス層Dの側壁部Dsに対して保護材B1を供給する場合、保護材B1を供給するノズル45の構成はこれに限定されない。例えばノズル45は、被処理ウェハWの径よりも長いスリット状の保護材B1の吐出口(図示せず)を有するように構成されていてもよい。かかる場合、保護材B1は吐出口から表面張力によって露出される。そして、当該露出された保護材B1を被処理ウェハWの裏面Wbに接触させた状態で被処理ウェハWの径方向にノズル45を移動させることにより、被処理ウェハWの裏面Wb及びデバイス層Dの側壁部Dsに対して保護材B1が供給される。
Furthermore, when the protective material B1 is supplied to the back surface Wb of the processing target wafer W and the side wall portion Ds of the device layer D, the configuration of the
なお、上記実施形態においては、保護材B1として耐薬液性を有し、エッチング液に対して不溶の材料を用いて保護膜P1を形成したが、保護材Bの材料はこれに限定されるものではない。すなわち、例えばダメージ層を除去するためのエッチングの終了時に、デバイス層Dの側壁部Dsが保護膜Pにより覆われていれば、保護膜Pはエッチング液に対して可溶であってもよい。 In the above embodiment, the protective film P1 is formed using a material having chemical resistance and being insoluble in the etching solution as the protective material B1, but the material of the protective material B is not limited to this. is not. That is, for example, if the sidewall Ds of the device layer D is covered with the protective film P at the end of the etching for removing the damaged layer, the protective film P may be soluble in the etchant.
以下に、第2の実施形態にかかるウェハ処理方法として、保護膜を形成する際に、エッチング液に対して可溶である保護材を用いた場合について説明する。図9は、本実施形態にかかるウェハ処理の主な工程における重合ウェハTの要部を拡大して示す説明図である。なお、上述の第1の実施形態と同様の動作を行う工程においては、詳細な説明を省略する。 Hereinafter, as a wafer processing method according to the second embodiment, a case where a protective material that is soluble in an etchant is used when forming a protective film will be described. FIG. 9 is an explanatory diagram showing an enlarged main part of the overlapped wafer T in the main process of the wafer processing according to the present embodiment. Note that a detailed description of the steps for performing the same operation as in the above-described first embodiment is omitted.
図10(a)に示すようにカセットCt内から取り出された重合ウェハTは、トランジション装置34を介して加工装置100に搬入される。加工装置100では、図10(b)に示すように被処理ウェハWの内部に改質層Mが形成され(ステップS3)、図10(c)に示すように裏面Wbが研削され、周縁部Weが除去される(ステップS4〜S6)。そして、被処理ウェハWの裏面Wbにはダメージ層Wdが形成される。
As shown in FIG. 10A, the overlapped wafer T taken out of the cassette Ct is loaded into the
次に、重合ウェハTは保護材塗布装置40に搬入される。保護材塗布装置40においては、少なくともエッジトリムにより露出したデバイス層Dの側壁部Dsを覆うように保護材B2が塗布される(ステップS8)。本実施形態において保護材B2は、耐薬液性の低く、エッチング液に可溶性を有する材料、例えばSOCやカーボン有機膜により構成されている。保護材B2が供給された重合ウェハTは、熱処理装置50に搬送される。熱処理装置50においては、デバイス層Dの側壁部Dsに供給された保護材B2に対して熱処理が行われ、これにより保護材Bが硬化し、図10(d)に示すように、デバイス層Dの側壁部Ds上に保護膜P2が形成される(ステップS9)。
Next, the superposed wafer T is carried into the protective
保護膜P2が形成された重合ウェハTは、続いて、ウェハ搬送装置32によりウェットエッチング装置60に搬送される。
Subsequently, the overlapped wafer T on which the protective film P2 has been formed is transferred to the
ウェットエッチング装置60においては、図10(e)に示すように、重合ウェハTをチャック61により回転させながら、重合ウェハTの中心部上方に配置されたノズル63からエッチング液Eを重合ウェハT上に供給する。そして、図10(f)に示すようにエッチング液Eにより裏面Wb上に形成されたダメージ層Wdが、エッチングされて除去される(ステップS10)。
In the
なお、本実施形態において保護膜P2は耐薬液性の低い材料から構成され、図10(f)に示すようにエッチング液Eによって保護膜P2は溶解する。この際、当該ウェットエッチングの終了時に少なくとも側壁部Dsを覆うように保護膜P2が残存していれば、エッチング液によるデバイス層Dの損傷を防止することができ、上述の第1の実施形態と同様の効果を享受することができる。例えば、ダメージ層Wdが除去された際の保護膜P2の高さは、被処理ウェハWの裏面Wbの高さよりも低くてもよい。 In this embodiment, the protective film P2 is made of a material having low chemical resistance, and the protective film P2 is dissolved by the etchant E as shown in FIG. At this time, if the protective film P2 remains so as to cover at least the side wall portion Ds at the end of the wet etching, it is possible to prevent the device layer D from being damaged by the etchant. Similar effects can be obtained. For example, the height of the protective film P2 when the damaged layer Wd is removed may be lower than the height of the back surface Wb of the processing target wafer W.
ダメージ層Wdの除去が終了すると、被処理ウェハW上に残留するエッチング液Eがノズル64からウェハ上に供給される洗浄液により除去され(ステップS11)、ウェットエッチングが終了する。その後、重合ウェハTはウェハ搬送装置32により保護膜除去装置70に搬送され、図10(g)に示すように保護膜P2が除去される(ステップS12)。保護膜P2が除去された重合ウェハTは、トランジション装置34を介してカセット載置台10のカセットCtに搬送される。こうして、本実施形態にかかるウェハ処理システム1における一連のウェハ処理が終了する。
When the removal of the damaged layer Wd is completed, the etching solution E remaining on the processing target wafer W is removed by the cleaning liquid supplied onto the wafer from the nozzle 64 (step S11), and the wet etching is completed. Thereafter, the overlapped wafer T is transferred to the protective
本実施形態のように、保護膜P2を形成する保護材B2の材料は、ステップS10のウェットエッチングの終了時に少なくとも側壁部Ds上に保護膜P2を残存させることができれば、任意に選択することができる。なお、このように当該保護材B2の材料を適切に選択することにより、ウェットエッチングにおける保護膜のエッチング速度、及びエッチング時間を制御することができる。 As in the present embodiment, the material of the protective material B2 forming the protective film P2 can be arbitrarily selected as long as the protective film P2 can be left at least on the side wall portion Ds at the end of the wet etching in Step S10. it can. Incidentally, by appropriately selecting the material of the protective material B2, the etching rate and the etching time of the protective film in the wet etching can be controlled.
また、選択する保護材B2の材料の種類により保護膜P2が有する耐薬液性を選択することができるため、例えば形成される保護膜P2によるデバイス層Dの保護対象となる処理はウェットエッチングに限られない。例えば適切な保護材B2の材料を選択することにより、CVDやPVDによる成膜処理においても、デバイス層Dを保護することができる。 Further, the chemical resistance of the protective film P2 can be selected depending on the type of the material of the protective material B2 to be selected. Therefore, for example, the process of protecting the device layer D by the formed protective film P2 is limited to wet etching. I can't. For example, by selecting an appropriate material for the protective material B2, the device layer D can be protected even in a film forming process by CVD or PVD.
なお、以上の実施形態においては重合ウェハTの形成、すなわち、被処理ウェハWと支持ウェハSの接合はウェハ処理システム1の外部に設けられた接合装置(図示せず)により行われたが、当該接合装置はウェハ処理システム1の内部に設けられていてもよい。 In the above-described embodiment, the formation of the overlapped wafer T, that is, the bonding of the processing target wafer W and the support wafer S is performed by a bonding apparatus (not shown) provided outside the wafer processing system 1. The bonding device may be provided inside the wafer processing system 1.
図11は、第3の実施形態にかかるウェハ処理システム300の構成の概略を模式的に示す平面図である。本実施形態においては、接合装置がウェハ処理システム300の内部に設けられている。
FIG. 11 is a plan view schematically showing the outline of the configuration of the
ウェハ処理システム300は、第1の実施形態及び第2の実施形態のウェハ処理システム1の構成における処理ステーション3において、接合装置310がさらに設けられている。接合装置310は、ウェハ搬送領域30において、保護材塗布装置40に隣接して設けられている。なお、かかる場合、搬入出ステーション2には、複数の被処理ウェハW、複数の支持ウェハS、複数の重合ウェハTをそれぞれ収容可能なカセットCw、Cs、Ctが搬入出される。そして、カセット載置台10には、これらカセットCw、Cs、CtがY軸方向に一列に載置自在になっている。
The
接合装置310は、被処理ウェハWの表面Waと支持ウェハSの表面Saをファンデルワールス力及び水素結合(分子間力)によって接合する。この接合の際、表面Waと表面Saは、それぞれ改質され親水化されているのが好ましい。具体的に表面Waと表面Saを改質する際には、例えば減圧雰囲気下において、酸素ガス又は窒素ガスが励起されてプラズマ化され、イオン化される。この酸素イオン又は窒素イオンが表面Waと表面Saに照射されて、表面Waと表面Saがプラズマ処理され、活性化される。また、このように改質された表面Waと表面Saに純水を供給し、表面Waと表面Saを親水化する。なお、接合装置310の構成は任意であり、公知の接合装置を用いることができる。
The
次に、以上のように構成されたウェハ処理システム300を用いて行われるウェハ処理について説明する。図11は、本第3の実施形態にかかるウェハ処理のプロセスを表したフロー図である。なお、本実施形態において、上述の第1の実施形態及び第2の実施形態と同様の処理(ステップS2〜S13)については詳細な説明を省略する。
Next, wafer processing performed using the
先ず、複数の被処理ウェハWを収容したカセットCw、複数の支持ウェハSを収容したカセットCsが、搬入出ステーション2のカセット載置台10に載置される。
First, a cassette Cw accommodating a plurality of wafers W to be processed and a cassette Cs accommodating a plurality of support wafers S are mounted on the cassette mounting table 10 of the loading /
次に、ウェハ搬送装置22によりカセットCw内の被処理ウェハWが取り出され、トランジション装置34を介して接合装置310に搬送される(図12のステップS14)。この際、被処理ウェハWはウェハ搬送装置22又は反転装置(図示せず)によって表裏面が反転される(図12のステップS15)。
Next, the wafer W to be processed in the cassette Cw is taken out by the
また、被処理ウェハWの搬送に続いて、又は、被処理ウェハWの搬送と並行して、ウェハ搬送装置22によりカセットCs内の支持ウェハSが取り出され、トランジション装置34を介して接合装置310に搬送される(図12のステップS16)。
Further, following the transfer of the processing target wafer W or in parallel with the transfer of the processing target wafer W, the support wafer S in the cassette Cs is taken out by the
接合装置310では、例えば被処理ウェハW及び支持ウェハSの中心が当接されることにより、ファンデルワールス力及び水素結合により被処理ウェハWの表面Waと支持ウェハSの表面Saが接合され、重合ウェハTが形成される(図12のステップS17)。
In the
接合装置310により形成された重合ウェハTは、ウェハ搬送装置32により加工装置100、保護材塗布装置40、熱処理装置50、ウェットエッチング装置60、保護膜除去装置70に順次搬送され、ステップS2〜S12が行われる。
The overlapped wafer T formed by the
その後、重合ウェハTは、トランジション装置34を介してカセット載置台10のカセットCtに搬送される(図12のステップS13)。こうして、本実施形態にかかるウェハ処理システム300における一連のウェハ処理が終了する。
Thereafter, the overlapped wafer T is transferred to the cassette Ct of the cassette mounting table 10 via the transition device 34 (Step S13 in FIG. 12). Thus, a series of wafer processing in the
以上の第3の実施形態においても、上述の第1の実施形態及び第2の実施形態と同様の効果を享受することができる。しかも、本実施形態では、同一のウェハ処理システム300内において被処理ウェハW及び支持ウェハSの接合を行うことができ、ウェハ処理のスループットを向上させることができる。
Also in the third embodiment, the same effects as those in the first and second embodiments can be obtained. Moreover, in the present embodiment, the processing target wafer W and the supporting wafer S can be joined in the same
なお、本実施形態では、ステップS17において重合ウェハTを形成した後に、ステップS3において改質層Mを形成し、その後、ステップS4〜S6において裏面Wbの研削及び周縁部Weの除去を行ったが、これら工程の順序は限定されない。例えばエッジトリムを行うための周縁除去装置(図示せず)が別途設けられている場合、当該周縁除去装置において周縁部Weの除去を行った後、接合装置310において重合ウェハTを形成し、その後、加工装置100において裏面Wbの研削を行ってもよい。あるいは例えば、接合装置310において重合ウェハTを形成した後、周縁除去装置において周縁部Weの除去を行い、さらにその後、加工装置100において裏面Wbの研削を行うようにしてもよい。
In the present embodiment, after forming the overlapped wafer T in step S17, the modified layer M is formed in step S3, and then grinding of the back surface Wb and removal of the peripheral edge We are performed in steps S4 to S6. The order of these steps is not limited. For example, when a peripheral edge removing device (not shown) for performing the edge trim is separately provided, the peripheral edge portion We is removed by the peripheral edge removing device, and then the overlapped wafer T is formed by the joining
なお、本実施形態において被処理ウェハWと支持ウェハSを接合する際、周縁部Weにおいて酸化膜Fw、Fsも接合されてしまう場合には、接合処理の前に、当該酸化膜Fw、Fsに対して前処理を行ってもよい。前処理としては、例えば周縁部Weにおける酸化膜Fwの表層を除去してもよいし、あるいは酸化膜Fwを突出させてもよい。あるいは、酸化膜Fwの表面を荒らして粗面化してもよい。このような前処理を行うことで、周縁部Weにおいて酸化膜Fw、Fsが接合されるのを抑制することができ、周縁部Weを適切に除去することができる。 In the present embodiment, when bonding the processing target wafer W and the supporting wafer S, if the oxide films Fw and Fs are also bonded at the peripheral edge portion We, before the bonding processing, the oxide films Fw and Fs are bonded to the oxide films Fw and Fs. On the other hand, pre-processing may be performed. As the pretreatment, for example, the surface layer of the oxide film Fw at the peripheral edge We may be removed, or the oxide film Fw may be made to protrude. Alternatively, the surface of oxide film Fw may be roughened to be rough. By performing such a pretreatment, it is possible to suppress the bonding of the oxide films Fw and Fs at the peripheral edge We, and it is possible to appropriately remove the peripheral edge We.
なお、以上の第1の実施形態〜第3の実施形態においては保護層としての保護膜Pを、エッチング液に対して不溶又は可溶な材料から成る液体状の保護材Bを塗布することにより生成したが、保護層の材料はこれに限られるものではない。 In the first to third embodiments, the protective film P as a protective layer is formed by applying a liquid protective material B made of a material insoluble or soluble in an etching solution. Although produced, the material of the protective layer is not limited to this.
なお、上述の第1の実施形態〜第3の実施形態においては、少なくともデバイス層Dの側壁部Dsに供給した保護材Bを熱処理することにより硬化させて保護膜Pを形成し、この保護膜Pによりエッチング液Eによるデバイス層Dのエッチングを抑制していた。しかしながら、デバイス層Dの保護方法はかかる保護膜の形成には限られない。例えば、重合ウェハT上にエッチング液Eを供給している際に、少なくとも側壁部Dsを覆うように、エッチング液Eによるエッチングを阻害する阻害液の供給を行ってもよい。 In the first to third embodiments described above, at least the protective material B supplied to the side wall portion Ds of the device layer D is cured by heat treatment to form a protective film P, and the protective film P is formed. P suppressed etching of the device layer D by the etching solution E. However, the method for protecting the device layer D is not limited to the formation of such a protective film. For example, when the etchant E is supplied onto the overlapped wafer T, an inhibitory liquid that inhibits etching by the etchant E may be supplied so as to cover at least the side wall portion Ds.
図13は、第4の実施形態にかかるウェハ処理システム400の構成の概略を模式的に示す平面図である。本実施形態においては、側壁部Ds上に保護膜Pを形成することなく、代わりにエッチングを阻害する阻害液の供給を行う。
FIG. 13 is a plan view schematically showing the outline of the configuration of a
ウェハ処理システム400は、第1〜第3の実施形態におけるウェハ処理システムに設けられた、保護層形成装置としての保護材塗布装置40及び熱処理装置50を有さず、ウェットエッチング装置60に代えてウェットエッチング装置600を有している。
The
図14は、ウェットエッチング装置600の構成の概略を模式的に示した側面図である。なお、ウェットエッチング装置600において、ウェットエッチング装置60と同様の機能構成を有する要素においては、同様の符号を付することにより詳細な説明を省略する。
FIG. 14 is a side view schematically showing the outline of the configuration of the
ウェットエッチング装置600は、チャック61、回転機構62、被処理ウェハWにエッチング液Eを供給するノズル63、被処理ウェハWに洗浄液を供給するノズル64を有している。また更に、ウェットエッチング装置600は、チャック61に保持された重合ウェハTの下方且つ周縁部近傍に、エッチング液Eによるデバイス層Dのエッチングを阻害する阻害液Cを供給するための、阻害液供給部としてのノズル605を有している。阻害液Cとしては、例えば、阻害液Cにより覆われた部分を適切に保護し、当該覆われた部分におけるエッチングを進行させない任意の材料、例えば純水が用いられる。
The
次に、以上のように構成されたウェハ処理システム400を用いて行われるウェハ処理について説明する。なお以下の説明において、第1の実施形態と同様の処理については詳細な説明を省略する。
Next, wafer processing performed using the
先ず、複数の重合ウェハTを収容したカセットCtが、搬入出ステーション2のカセット載置台10に載置される。
First, a cassette Ct containing a plurality of overlapped wafers T is mounted on the cassette mounting table 10 of the loading /
次に、ウェハ搬送装置22によりカセットCt内の重合ウェハTが取り出され、トランジション装置34を介して加工装置100に搬送される。加工装置100では、被処理ウェハWの内部に改質層Mが形成され(ステップS3)、裏面Wbが研削され、周縁部Weが除去される(ステップS4〜S6)。そして、被処理ウェハWの裏面Wbにはダメージ層Wdが形成される。
Next, the overlapped wafer T in the cassette Ct is taken out by the
次に、重合ウェハTはウェットエッチング装置600に搬入される。ウェットエッチング装置600においては、重合ウェハTをチャック61により回転させながら、エッチング液Eを重合ウェハT上に供給する。そして、エッチング液Eにより裏面Wb上に形成されたダメージ層Wdが、エッチングされて除去される(ステップS10)。
Next, the overlapped wafer T is carried into the
また、本実施形態にかかるウェットエッチング装置600においては、図14に示すようにエッチング液Eの供給と同時、又はエッチング液Eの供給に先んじて、ノズル605より、少なくともエッジトリムにより露出したデバイス層Dの側壁部Dsを覆うように、阻害液Cの供給が開始される。なお、阻害液Cは、例えばチャック61の回転数、阻害液Cの供給量、阻害液Cの供給流速等を制御することにより、支持ウェハSの外周部を下方から側壁部Dsまで回り込ませるようにして供給される。
Further, in the
ダメージ層Wdの除去が終了するとエッチング液Eの供給が停止され、被処理ウェハW上に残留するエッチング液Eがノズル64からウェハ上に供給される洗浄液により除去され(ステップS11)、ウェットエッチングが終了する。その後、重合ウェハTは、トランジション装置34を介してカセット載置台10のカセットCtに搬送される。こうして、本実施形態にかかるウェハ処理システム400における一連のウェハ処理が終了する。
When the removal of the damaged layer Wd is completed, the supply of the etching solution E is stopped, the etching solution E remaining on the processing target wafer W is removed by the cleaning solution supplied from the
本実施形態によれば、上述のようにエッチング液Eが供給される際に、阻害液Cをデバイス層Dの側壁部Dsを覆って供給する。これにより、阻害液Cにより保護層が形成されるため、エッチング液Eによりデバイス層Dがエッチングされるのを抑制することができる。 According to this embodiment, when the etchant E is supplied as described above, the inhibitor C is supplied so as to cover the side wall Ds of the device layer D. Thereby, since the protective layer is formed by the inhibitor solution C, the etching of the device layer D by the etchant E can be suppressed.
なお、ステップS11において洗浄液を供給する際にも、阻害液Cのデバイス層Dの側壁部Dsへの供給を継続してもよい。これにより、エッチング液Eが被処理ウェハW上から完全に除去されるまでのデバイス層Dの保護を、より適切に行うことができる。 In addition, even when supplying the cleaning liquid in step S11, the supply of the inhibitory liquid C to the side wall Ds of the device layer D may be continued. This makes it possible to more appropriately protect the device layer D until the etching liquid E is completely removed from the wafer W to be processed.
なお、本実施形態において阻害液Cを供給するノズル605は、チャック61に保持された重合ウェハTの下方であって、当該重合ウェハTの周縁部近傍に設けられたが、ノズル605の設置位置はこれに限られない。例えばノズル605は、少なくともデバイス層Dの側壁部Dsに阻害液Cを供給することができれば、例えば重合ウェハTの上方に設けられていてもよい。あるいは、例えばノズル605は、重合ウェハTを保持するチャックの中央部下方に設けられていてもよい。さらに、例えばノズル605は、重合ウェハTの周縁部側方に設けられていてもよい。
In the present embodiment, the
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
例えば、以上の説明ではウェットエッチング装置においてエッチング液からデバイス層を保護するために保護層を形成したが、CVD装置やPVD装置における成膜材料からデバイス層を保護するために保護層を形成してもよい。また例えば、CMP装置等で用いられるスラリーからデバイス層を保護するために用いられてもよい。
The embodiments disclosed this time are to be considered in all respects as illustrative and not restrictive. The above embodiments may be omitted, replaced, or modified in various forms without departing from the scope and spirit of the appended claims.
For example, in the above description, a protective layer was formed to protect the device layer from an etchant in a wet etching apparatus, but a protective layer was formed to protect the device layer from a film forming material in a CVD apparatus or a PVD apparatus. Is also good. Further, for example, it may be used to protect a device layer from a slurry used in a CMP apparatus or the like.
1、300、400 ウェハ処理システム
40 保護材供給装置
50 熱処理装置
D デバイス層
P 保護膜
Ds 側壁部
S 支持ウェハ
T 重合ウェハ
W 被処理ウェハ
1, 300, 400
Claims (20)
第1の基板の表面と第2の基板の表面が接合された重合基板に対し、前記第1の基板の表面に形成されたデバイス層を保護する保護層を形成する保護層形成装置を有し、
前記保護層形成装置は、少なくとも前記第1の基板の周縁部の除去により露出した前記デバイス層の側壁部を保護するように前記保護層を形成する、基板処理システム。 A substrate processing system for processing a substrate,
A protective layer forming apparatus for forming a protective layer for protecting a device layer formed on the surface of the first substrate, on a superposed substrate having a surface of the first substrate and a surface of the second substrate joined to each other; ,
The substrate processing system, wherein the protective layer forming apparatus forms the protective layer so as to protect at least a side wall of the device layer exposed by removing a peripheral portion of the first substrate.
前記保護膜はエッチング液に対して不溶である、請求項2又は3に記載の基板処理システム。 A damage layer removing device that supplies an etchant to the back surface of the first substrate and removes a damaged layer formed on the back surface of the first substrate;
The substrate processing system according to claim 2, wherein the protective film is insoluble in an etchant.
前記基板処理システムの動作を制御する制御装置と、を有し、
前記保護膜はエッチング液に対して可溶であり、
前記制御装置は、
前記保護膜が前記エッチング液によるエッチングの終了時において、前記デバイス層の側壁部に残存して前記デバイス層を保護するように制御する、請求項2又は3に記載の基板処理システム。 A damage layer removing device that supplies an etchant to the back surface of the first substrate and removes a damage layer formed on the back surface of the first substrate;
A control device for controlling the operation of the substrate processing system,
The protective film is soluble in an etching solution,
The control device includes:
4. The substrate processing system according to claim 2, wherein when the etching with the etchant is completed, the protection film is controlled to remain on a side wall of the device layer to protect the device layer. 5.
前記ダメージ層除去装置は、前記エッチング液によるエッチングを阻害する阻害液を供給する阻害液供給部を有し、
前記阻害液供給部は、前記エッチング液が前記第1の基板に供給される際に、少なくとも前記デバイス層の側壁部に前記阻害液を供給する、請求項1に記載の基板処理システム。 A damage layer removing device that supplies an etchant to the back surface of the first substrate and removes a damaged layer formed on the back surface of the first substrate;
The damaged layer removing device has an inhibitory solution supply unit that supplies an inhibitory solution that inhibits etching by the etchant,
The substrate processing system according to claim 1, wherein the inhibitor supply unit supplies the inhibitor to at least a side wall of the device layer when the etchant is supplied to the first substrate.
第1の基板の表面と第2の基板の表面が接合された重合基板に対し、周縁部が除去された前記第1の基板の表面に形成されたデバイス層を保護する保護層を形成する保護層形成工程を有し、
前記保護層形成工程において、少なくとも前記第1の基板の周縁部の除去により露出した前記デバイス層の側壁部を保護するように前記保護層を形成する、基板処理方法。 A substrate processing method for processing a substrate, comprising:
Protection for forming a protective layer for protecting a device layer formed on the surface of the first substrate from which the peripheral edge has been removed, with respect to the superposed substrate having the surface of the first substrate and the surface of the second substrate joined to each other. Having a layer forming step,
The substrate processing method, wherein in the protective layer forming step, the protective layer is formed so as to protect at least a sidewall portion of the device layer exposed by removing a peripheral portion of the first substrate.
前記保護膜はエッチング液に対して不溶である、請求項11に記載の基板処理方法。 A damage layer removing step of supplying an etchant to the back surface of the first substrate and removing a damaged layer formed on the back surface of the first substrate;
The substrate processing method according to claim 11, wherein the protective film is insoluble in an etchant.
前記保護膜はエッチング液に対して可溶であり、
前記ダメージ層除去工程は、前記エッチング液による前記保護層の溶解により、前記デバイス層の側壁部が露出するよりも前に終了する、請求項11に記載の基板処理方法。 A damage layer removing step of supplying an etchant to the back surface of the first substrate and removing a damaged layer formed on the back surface of the first substrate;
The protective film is soluble in an etching solution,
The substrate processing method according to claim 11, wherein the damage layer removing step is completed before a sidewall of the device layer is exposed due to dissolution of the protective layer by the etching solution.
前記ダメージ層除去工程において、少なくとも前記デバイス層の側壁部に対して、前記エッチング液によるエッチングを阻害する阻害液の供給する、請求項11に記載の基板処理方法。 A damage layer removing step of supplying an etchant to the back surface of the first substrate and removing a damaged layer formed on the back surface of the first substrate;
12. The substrate processing method according to claim 11, wherein, in the damaged layer removing step, an inhibitory liquid that inhibits etching by the etching liquid is supplied to at least a side wall of the device layer.
前記洗浄工程において、少なくとも前記デバイス層の側壁部に前記阻害液を供給する、請求項16に記載の基板処理方法。 A cleaning step of removing and cleaning the etchant supplied in the damaged layer removing step,
17. The substrate processing method according to claim 16, wherein in the cleaning step, the inhibitor is supplied to at least a side wall of the device layer.
前記第1の基板の裏面を研削する研削工程と、を有し、
前記接合工程は、前記周縁除去工程よりも後に行われ、
前記研削工程は、前記接合工程よりも後に行われる、請求項11〜17のいずれか一項に記載の基板処理方法。 A bonding step of bonding the surface of the first substrate and the surface of the second substrate,
A grinding step of grinding the back surface of the first substrate,
The joining step is performed after the peripheral edge removing step,
The substrate processing method according to any one of claims 11 to 17, wherein the grinding step is performed after the bonding step.
前記第1の基板の裏面を研削する研削工程と、を有し、
前記周縁除去工程は、前記接合工程よりも後に行われ、
前記研削工程は、前記周縁除去工程よりも後に行われる、請求項11〜17のいずれか一項に記載の基板処理方法。 A bonding step of bonding the surface of the first substrate and the surface of the second substrate,
A grinding step of grinding the back surface of the first substrate,
The peripheral edge removing step is performed after the joining step,
The substrate processing method according to any one of claims 11 to 17, wherein the grinding step is performed after the peripheral edge removing step.
前記第1の基板の裏面を研削する研削工程と、
前記第1の基板の周縁部に沿って当該第1の基板の内部に改質層を形成する改質層形成工程と、を有し、
前記改質層形成工程は、前記接合工程よりも後に行われ、
前記研削工程は、前記改質層形成工程よりも後に行われ、
前記周縁除去工程は、前記研削工程と同時に行われる、請求項11〜17のいずれか一項に記載の基板処理方法。 A bonding step of bonding the surface of the first substrate and the surface of the second substrate,
A grinding step of grinding the back surface of the first substrate;
A modified layer forming step of forming a modified layer inside the first substrate along a peripheral portion of the first substrate,
The modified layer forming step is performed after the bonding step,
The grinding step is performed after the modified layer forming step,
The substrate processing method according to any one of claims 11 to 17, wherein the peripheral edge removing step is performed simultaneously with the grinding step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018135434A JP2020013911A (en) | 2018-07-19 | 2018-07-19 | Substrate processing system and substrate processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018135434A JP2020013911A (en) | 2018-07-19 | 2018-07-19 | Substrate processing system and substrate processing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020013911A true JP2020013911A (en) | 2020-01-23 |
Family
ID=69170748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018135434A Pending JP2020013911A (en) | 2018-07-19 | 2018-07-19 | Substrate processing system and substrate processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020013911A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111564362A (en) * | 2020-06-12 | 2020-08-21 | 武汉新芯集成电路制造有限公司 | Wafer edge processing method |
WO2021153267A1 (en) * | 2020-01-28 | 2021-08-05 | 東京エレクトロン株式会社 | Recovery mechanism, substrate processing device, and recovery method |
WO2023047723A1 (en) * | 2021-09-24 | 2023-03-30 | 株式会社Screenホールディングス | Substrate processing method and substrate processing device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06252109A (en) * | 1993-02-26 | 1994-09-09 | Fujitsu Ltd | Manufacture of semiconductor device |
JP2004111606A (en) * | 2002-09-18 | 2004-04-08 | Tokyo Seimitsu Co Ltd | Method of processing wafer |
JP2006019429A (en) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | Semiconductor device and semiconductor wafer, and manufacturing method thereof |
JP2012009725A (en) * | 2010-06-28 | 2012-01-12 | Toshiba Corp | Method of manufacturing semiconductor device, semiconductor device, and camera module |
JP2013105909A (en) * | 2011-11-14 | 2013-05-30 | Toshiba Corp | Method for manufacturing semiconductor device |
JP2014022678A (en) * | 2012-07-23 | 2014-02-03 | Disco Abrasive Syst Ltd | Wafer etching method |
JP2014167966A (en) * | 2013-02-28 | 2014-09-11 | Toshiba Corp | Method and apparatus for manufacturing semiconductor device |
JP2016066787A (en) * | 2014-09-16 | 2016-04-28 | 株式会社東芝 | Method for manufacturing electronic device |
-
2018
- 2018-07-19 JP JP2018135434A patent/JP2020013911A/en active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06252109A (en) * | 1993-02-26 | 1994-09-09 | Fujitsu Ltd | Manufacture of semiconductor device |
JP2004111606A (en) * | 2002-09-18 | 2004-04-08 | Tokyo Seimitsu Co Ltd | Method of processing wafer |
JP2006019429A (en) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | Semiconductor device and semiconductor wafer, and manufacturing method thereof |
JP2012009725A (en) * | 2010-06-28 | 2012-01-12 | Toshiba Corp | Method of manufacturing semiconductor device, semiconductor device, and camera module |
JP2013105909A (en) * | 2011-11-14 | 2013-05-30 | Toshiba Corp | Method for manufacturing semiconductor device |
JP2014022678A (en) * | 2012-07-23 | 2014-02-03 | Disco Abrasive Syst Ltd | Wafer etching method |
JP2014167966A (en) * | 2013-02-28 | 2014-09-11 | Toshiba Corp | Method and apparatus for manufacturing semiconductor device |
JP2016066787A (en) * | 2014-09-16 | 2016-04-28 | 株式会社東芝 | Method for manufacturing electronic device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021153267A1 (en) * | 2020-01-28 | 2021-08-05 | 東京エレクトロン株式会社 | Recovery mechanism, substrate processing device, and recovery method |
JP7349513B2 (en) | 2020-01-28 | 2023-09-22 | 東京エレクトロン株式会社 | Collection mechanism, substrate processing equipment and collection method |
CN111564362A (en) * | 2020-06-12 | 2020-08-21 | 武汉新芯集成电路制造有限公司 | Wafer edge processing method |
CN111564362B (en) * | 2020-06-12 | 2023-06-09 | 武汉新芯集成电路制造有限公司 | Wafer edge processing method |
WO2023047723A1 (en) * | 2021-09-24 | 2023-03-30 | 株式会社Screenホールディングス | Substrate processing method and substrate processing device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7357101B2 (en) | Substrate processing system, substrate processing method, and computer storage medium | |
JP7109537B2 (en) | Substrate processing system and substrate processing method | |
JP6934563B2 (en) | Board processing system and board processing method | |
JP2020013911A (en) | Substrate processing system and substrate processing method | |
WO2020012986A1 (en) | Substrate processing system and substrate processing method | |
JP7412131B2 (en) | Substrate processing method and substrate processing system | |
WO2020066492A1 (en) | Substrate processing system and substrate processing method | |
JP2021100071A (en) | Substrate processing apparatus and method for processing substrate | |
KR102656400B1 (en) | Substrate processing system and substrate processing method | |
TWI836786B (en) | Substrate processing system, substrate processing method, and computer storage medium | |
US20220406602A1 (en) | Substrate processing method and substrate processing system | |
WO2022054605A1 (en) | Thickness measurement device and thickness measurement method | |
JP2021040075A (en) | Substrate processing apparatus and substrate processing method | |
KR20240045348A (en) | Substrate processing system and substrate processing method | |
JP2021190512A (en) | Substrate processing method and substrate processing apparatus | |
WO2019216314A1 (en) | Substrate treatment system and substrate treatment method | |
JP2021040077A (en) | Substrate processing apparatus and substrate processing method | |
JP2023068558A (en) | Substrate processing system and substrate processing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220322 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220927 |