JP2020010895A - 超音波診断装置及び超音波プローブ - Google Patents

Abstract

【課題】超音波プローブにおいて、回路規模の増大を抑制しつつ、送信遅延精度の向上を図る。【解決手段】複数の振動素子に対して複数の送受信回路３２が接続されている。各送受信回路３２は基本遅延回路１１０と精細遅延回路１１４とを有する。基本遅延回路１１０はサブビームフォーミングのために送信信号及び受信信号を遅延させる。精細遅延回路１１４は、基本遅延回路１１０よりも精細な遅延を行える構成を有する。送信時において、精細遅延回路１１４によって量子化遅延誤差が補償される。【選択図】図７

Description

本発明は超音波診断装置及び超音波プローブに関し、特に、送信用のサブビームフォーミング技術に関する。

三次元超音波診断においては、超音波ビームの二次元走査によって生体内からボリュームデータが取得され、そのボリュームデータに基づいて三次元超音波画像や二次元超音波画像等が形成される。一般に、三次元超音波画像は生体内の組織を立体的に表現した画像であり、二次元超音波画像は生体内の組織の断面を表した画像である。生体内の血流が三次元超音波画像又は二次元超音波画像として表示されることもある。

三次元超音波診断では、通常、二次元振動素子アレイを備えた超音波プローブ（３Ｄプローブ）が利用される。二次元振動素子アレイは、例えば、二次元配列された数千個、数万個又は数十万個の振動素子により構成される。各振動素子に対して送信信号を供給し、各振動素子からの受信信号を処理するために、超音波プローブ内には、チャンネルリダクションのためのサブビームフォーミング用の電子回路が設けられる。

特許文献１には、超音波プローブ内に設けられた素子回路アレイが開示されている。素子回路アレイに対して行単位遅延制御及び列単位遅延制御が適用されている。特許文献２には、超音波プローブ内において段階的にサブビームフォーミングを行う技術が開示されている。特許文献３には、超音波プローブ内に設けられた複数のアナログ遅延回路が開示されている。各アナログ遅延回路は複数の遅延セル（キャパシタ）によって構成されている。

国際公開２０１７／０２６２７８号公報 国際公開２０１７／０４７３２９号公報 特許第６２０５４８１号公報

超音波プローブ内で送信サブビームフォーミングを行う場合、超音波プローブ内に複数の遅延回路を含む電子回路を設ける必要がある。電子回路の動作速度を高めれば、遅延精度を向上できるが、一定の遅延量を確保する必要から回路規模が増大してしまい、それに伴って制御量も増大してしまう。よって、電子回路の動作速度を安易に高くすることはできない。しかし、電子回路の動作速度を制限すると、個々の送信信号について十分な遅延精度が得られなくなる。

本発明の目的は、超音波プローブにおいて、回路規模増大の抑制と送信遅延精度の向上とを両立させることにある。あるいは、本発明の目的は、超音波プローブにおいて振動素子ごとに遅延誤差を補償できるようにすることにある。

本発明に係る超音波診断装置は、超音波プローブ内に設けられ、二次元配列された複数の振動素子からなる振動素子アレイと、前記超音波プローブ内に設けられ、前記複数の振動素子に接続された複数の素子回路からなり、サブビームフォーミング機能を有する素子回路アレイと、を含み、前記各素子回路は、送信信号を遅延させる基本遅延回路と、前記基本遅延回路よりも精細な遅延を行える構成を有し、前記基本遅延回路から出力された送信信号を遅延させる精細遅延回路と、を含むことを特徴とする。

本発明に係る超音波プローブは、複数の振動素子からなる振動素子アレイと、前記複数の振動素子に接続された複数の素子回路からなる素子回路アレイと、を含み、前記各素子回路は、送信信号を遅延させる基本遅延回路と、前記基本遅延回路よりも精細な遅延を行える構成を有し、前記基本遅延回路から出力された送信信号を遅延させる精細遅延回路と、を含むことを特徴とする。

本発明によれば、超音波プローブにおいて、回路規模増大の抑制と送信遅延精度の向上とを両立させることができる。あるいは、本発明によれば、超音波プローブにおいて振動素子ごとに遅延誤差を補償できる。

実施形態に係る超音波診断装置の構成を示すブロック図である。 超音波プローブの一例を示す斜視図である。 送信ビーム形成のための第１の構成例を示すブロック図である。 送信ビーム形成のための第２の構成例を示すブロック図である。 遅延誤差及び遅延誤差補償を説明するための図である。 送受信回路の基本構成を示すブロック図である。 送受信回路の第１実施例を示す回路図である。 精細遅延回路の動作を示すタイミングチャートである。 第１実施例による補償制御を説明するための図である。 送受信回路の第２実施例を示す回路図である。 第２実施例による補償制御を説明するための図である。 送受信回路の第３実施例を示す回路図である。 第３実施例による補償制御を説明するための図である。 精細遅延回路の他の構成例を示す図である。 遅延誤差補償の効果を説明するための図である。

以下、実施形態を図面に基づいて説明する。

（１）実施形態の概要
実施形態に係る超音波診断装置は超音波プローブを有する。超音波プローブは振動素子アレイ及び素子回路アレイを有する。振動素子アレイは、二次元配列された複数の振動素子からなるものである。素子回路アレイは、複数の振動素子に接続された複数の素子回路からなり、サブビームフォーミング機能を有する。各素子回路は、送信信号を遅延させる基本遅延回路と、基本遅延回路よりも精細な遅延を行える構成を有し、基本遅延回路から出力された送信信号を遅延させる精細遅延回路と、を含む。

上記構成によれば、各素子回路において、基本遅延回路での遅延（基本遅延）後の送信信号に対して、精細遅延回路での遅延（精細遅延）を適用することが可能となる。また、各素子回路において、遅延精度向上のために物量が増えてしまう部分を局所的に制限することが可能となる。よって、上記構成によれば、遅延精度の向上と回路規模増大の抑制とを両立させることが可能となる。各素子回路は後述する送受信回路に相当する。精細遅延回路が基本遅延回路よりも精細な遅延を行えるということは、精細遅延回路の単位遅延時間（最小遅延時間）が基本遅延回路の単位遅延時間よりも短いことを意味する。精細遅延回路がそれ全体として見て基本遅延回路よりも高速で動作すると理解することも可能である。

実施形態において、基本遅延回路は、基本クロックに従って動作し、精細遅延回路は、基本クロックから生成された互いに位相の異なる複数のクロックに従って、又は、基本クロックから生成されたそれよりも高速のクロックに従って、動作する。例えば、基本クロックに基づいてそれと同一の周波数を有する互いに位相の異なる複数のクロックが生成され、それらが精細遅延回路に与えられてもよい。あるいは、基本クロックに基づいてそれよりも高い周波数を有する高速クロックが生成され、それが精細遅延回路に与えられてもよい。そのような高速クロックとして、互いに位相の異なる複数の高速クロックが生成され、それらが精細遅延回路に与えられてもよい。個々の素子回路内において精細遅延で必要なクロックが個別的に生成されてもよいし、素子回路アレイ以外の回路によって、精細遅延で必要なクロックが生成された上で、それが複数の素子回路において共用されてもよい。実施形態において、精細遅延回路の単位遅延時間は基本遅延回路の単位遅延時間の１／ｎ倍である。例えばｎは２以上の整数である。

実施形態において、精細遅延回路は、基本遅延回路から出力された送信信号が入力され、直列接続された複数の遅延器からなる遅延器列と、遅延器列から出力される段階的に遅延された複数の候補信号の中から、制御信号に従っていずれかの候補信号を精細遅延後の送信信号として選択する選択器と、を含む。この構成は、並列的に生成された複数の候補信号の中から実際に使用する信号を選択するものである。上記構成によれば、比較的に簡易な構成で精細遅延回路を実現できる。

実施形態に係る超音波診断装置は、素子回路アレイに対して、行単位遅延制御及び列単位遅延制御の組み合わせであるマトリックス制御を適用する制御回路を含み、各素子回路に対して、行単位遅延制御で生じる遅延誤差を補償するための行制御信号及び列単位遅延制御で生じる遅延誤差を補償するための列制御信号が与えられ、各精細遅延回路は行制御信号及び列制御信号に従って送信信号を遅延させる。

マトリックス制御（行列制御）によれば、個々の振動素子に対して個別的に信号線を接続した上で個々の振動素子に対して個別的に遅延データを与える場合に比べて、信号線本数及び制御量を大幅に削減できる。一方、そのようなマトリックス制御によると、行単位遅延制御による遅延誤差（例えば量子化誤差）及び列単位遅延制御による遅延誤差（例えば量子化誤差）が生じる。上記構成はそのような２つの遅延誤差を振動素子ごとに一括して補償するものである。

実施形態においては、各素子回路に対して、遅延誤差を補償するための第１の制御信号及び第２の制御信号が与えられ、第１の制御信号に基づいて基本遅延回路の遅延量が補正され、第２の制御信号に基づいて精細遅延回路の遅延量が選択される。この構成は、遅延誤差を２つの補償方法の組み合わせにより補償するものである。例えば、補償遅延量の整数部が基本遅延回路において補償され、補正遅延量の小数部が精細遅延回路において補償されてもよい。その場合に整数部の一部が基本遅延回路において補償されてもよい。整数部の全部の補償を精細遅延回路で担う場合、精細遅延回路の回路規模が大きくなってしまうが、上記構成によれば、精細遅延回路の回路規模を小さくできる。例えば、数万の振動素子に対応して数万の素子回路が設けられる場合、個々の素子回路の一部の構成の削減は、素子回路アレイ全体として見て、その数万倍の削減効果をもたらすものである。

実施形態に係る超音波診断装置は、素子回路アレイに対して、行単位遅延制御及び列単位遅延制御の組み合わせであるマトリックス制御を適用する制御回路を含み、各素子回路に対して、第１の制御信号として、行単位遅延制御で生じる遅延誤差を補償するための第１の行制御信号及び列単位遅延制御で生じる遅延誤差を補償するための第１の列制御信号が与えられ、且つ、第２の制御信号として、行単位遅延制御で生じる遅延誤差を補償するための第２の行制御信号及び列単位遅延制御で生じる遅延誤差を補償するための第２の列制御信号が与えられ、第１の行制御信号及び第１の列制御信号に従って基本遅延回路の遅延量を補正する基本遅延制御器が設けられ、第２の行制御信号及び第２の列制御信号に従って精細遅延回路の遅延量を選択する精細遅延制御器が設けられる。

上記構成は、マトリックス制御において生じる行単位の遅延誤差及び列単位の遅延誤差を２つの補償方法の組み合わせにより一括して補償するものである。

実施形態に係る超音波診断装置は、送信メインビームフォーマーと、送信メインビームフォーマーと前記振動素子アレイとの間に設けられた送信サブビームフォーマー群と、を含み、素子回路アレイにより送信サブビームフォーマー群が構成される。あるいは、実施形態に係る超音波診断装置は、送信メインビームフォーマーと、送信メインビームフォーマーと振動素子アレイとの間に段階的に設けられた複数の送信サブビームフォーマー群と、を含み、素子回路アレイにより、複数の送信サブビームフォーマー群の内で最も振動素子アレイに近い送信サブビームフォーマー群が構成される。上記のように、各素子回路内には基本遅延回路及び精細遅延回路が設けられ、それらの内で基本遅延回路は送信サブビームフォーミングのための遅延回路であり、それらの内で精細遅延回路は送信遅延誤差を補償するための回路である。実施形態において、１又は複数の送信サブビームフォーマー群は超音波プローブ内に設けられる。送信メインビームフォーマーは、超音波プローブ内に設けられ、あるいは、超音波診断装置本体内に設けられる。段階的なサブビームフォーミングにおいて遅延誤差が累積し、加えて、行単位制御及び列単位制御で遅延誤差が累積しても、上記構成によれば、振動素子ごとに、累積遅延誤差を一括して補償することが可能となる。

実施形態において、基本遅延回路は送信用及び受信用の遅延回路であり、精細遅延回路は送信用の遅延回路である。精細遅延回路を受信時において機能させることも可能である。しかし、受信時には一般に受信ダイナミックフォーカスが適用されるので、それに対応するためには精細遅延回路の構成及び制御がかなり複雑となる。よって、実施形態においては、精細遅延回路を送信時に機能させるようにしている。

実施形態に係る超音波プローブは、複数の振動素子からなる振動素子アレイと、前記複数の振動素子に接続された複数の素子回路からなる素子回路アレイと、を含む。各素子回路は、送信信号を遅延させる基本遅延回路と、基本遅延回路よりも精細な遅延を行える構成を有し、基本遅延回路から出力された送信信号を遅延させる精細遅延回路と、を含む。

上記構成は、超音波プローブ内において振動素子ごとに精細遅延を実行し、これによって回路規模増大を抑制しつつ遅延精度の向上を図るものである。振動素子アレイとして、実施形態においては二次元振動素子アレイが設けられているが、一次元振動素子アレイが設けられてもよい。

（２）実施形態の詳細
図１には、実施形態に係る超音波診断装置の構成がブロック図として示されている。超音波診断装置は、病院等の医療機関に設けられ、生体（被検体）に対する超音波の送受波により得られた受信信号に基づいて超音波画像を形成する医療用の装置である。実施形態に係る超音波診断装置は、生体内の三次元空間から取得されたボリュームデータに基づいて三次元超音波画像等を形成する機能を備えている。診断対象となる組織は、例えば、肝臓、心臓、胎児等である。超音波診断装置は、超音波プローブ１０及び装置本体１２によって構成されている。

超音波プローブ１０は３Ｄプローブである。すなわち、超音波ビームの電子的な二次元走査によって、生体内に三次元エコーデータ取込空間を形成するものである。その三次元エコーデータ取込空間からボリュームデータが取得される。超音波プローブ１０は、振動素子アレイ１４及び電子回路１６を備えている。実際には、超音波プローブ１０は、プローブヘッド、ケーブル及びコネクタを有しており、プローブヘッド内に振動素子アレイ１４及び電子回路１６が配置されている。超音波プローブ１０が有する送受波面（音響レンズ表面）が生体の表面上に当接され、その状態で超音波が送受波される。体表当接型プローブに代えて、体腔内挿入型プローブが利用されてもよい。

振動素子アレイ１４は、二次元配列された複数の振動素子２０により構成される。図１において、Ｘ方向が第１の素子配列方向であり、Ｙ方向が第２の素子配列方向である。複数の振動素子２０が平面上に配列されてもよいし、それらが曲面上に配列されてもよい。振動素子アレイ１４は、例えば、数千個、数万個又は数十万個の振動素子２０によって構成される。振動素子アレイ１４には、複数のサブアレイ２２が設定される。サブアレイ２２を処理単位（遅延処理単位）として送信メインビームフォーミング（及び受信メインビームフォーミング）が実行され、個々のサブアレイ２２内において振動素子２０を処理単位として送信サブビームフォーミング（及び受信サブビームフォーミング）が実行される。後述するように、各サブアレイ２２が更に複数の区画に区分されてもよい。その場合、各サブアレイ２２内において区画を処理単位として第１段階の送信サブビームフォーミング（及び受信サブビームフォーミング）が実行され、各区画内において振動素子２０を処理単位として第２段階の送信サブビームフォーミング（及び受信サブビームフォーミング）が実行される。なお、後述するように、送信メインビームフォーマーは、超音波プローブ１０内に設けられてもよいし、装置本体１２内に設けられてもよい。受信メインビームフォーマーは、通常、装置本体１２内に設けられる。

電子回路１６は、実施形態において、１又は複数の半導体集積回路によって構成される。電子回路１６は、デジタル信号処理機能及びアナログ信号処理機能を有する。具体的には、図示されるように、電子回路１６は、送受信回路アレイ（素子回路アレイ）３０及び制御回路２４を有している。送受信回路アレイ３０は、複数の振動素子２０に接続された複数の送受信回路（素子回路、送受信セル）３２により構成される。複数の振動素子２０に対して、１対１の対応関係をもって、複数の送受信回路３２が接続されている。各送受信回路３２は、実施形態において、送信時及び受信時に機能する基本遅延回路と、送信時に機能する精細遅延回路と、を有している。それらについては後に詳述する。各送受信回路３２において送信メインビームフォーマーとしての機能が発揮されてもよい。

送受信回路アレイ３０は、複数のサブアレイ２２に対応する複数のグループ３６からなる。個々のグループ３６を構成する複数の送受信回路３２がサブビームフォーマーとして機能する。上述したように、また後に詳述するように、複数のサブビームフォーマー群が階層的に設けられる場合、図示された送受信回路アレイ３０は、複数のサブビームフォーマー群の内で最も振動素子アレイ１４に近いサブビームフォーマー群に相当する。

制御回路２４は、電子回路１６に含まれる各回路の動作を制御する回路である。制御回路２４は、実施形態において、マトリックス制御（行列制御）を実行するための行制御回路（行単位遅延制御回路）２６及び列制御回路（列単位遅延制御回路）２６を有している。送受信回路アレイ３０に対して送受信回路単位で個別的にサブビームフォーミング用遅延データを与えるならば制御量が著しく増大してしまう。これに対し、実施形態においては、送受信回路アレイ３０に対して、行単位で行制御信号（行単位遅延制御信号）が与えられており、且つ、列単位で列制御信号（列単位遅延制御信号）が与えられている。個々の送受信回路３２には、特定の行制御信号及び特定の列制御信号が入力される。それらは行単位の代表遅延時間及び列単位の代表遅延時間を示すものである。個々の送受信回路３２において、２つの代表遅延時間の加算又はそれに相当する方法によって、遅延時間（サブビームフォーミング用の基本遅延時間）が定められ、それに従って基本遅延回路が動作する。このようなマトリックス制御によっても一定の遅延精度を得ることが可能である。なお、一般に、サブビームフォーミングのための遅延時間は、メインビームフォーミングのための遅延時間よりもかなり小さく、それは微小遅延時間であると言いうる。但し、それは遅延補償用の精細遅延時間とは区別されるべきものである。基本遅延回路での単位遅延時間（最小遅延時間）は、実施形態において、精細遅延回路での単位遅延時間の２倍である。逆に言えば、後者の単位遅延時間は前者の単位遅延時間の１／２である。

行単位の代表遅延時間及び列単位の代表遅延時間は、具体的には、行単位の平均遅延時間及び列単位の平均遅延時間である。行単位の平均遅延時間及び列単位の平均遅延時間にそれぞれ上限値を設けるようにしてもよい。上記加算値に代えて、重み付け加算値、平均値等を利用してもよい。行単位の平均遅延時間及び列単位の平均遅延時間を加算せずに、それらをそれぞれ独立した遅延制御パラメータとして機能させてもよい。

マトリックス制御によると、量子化遅延誤差（基本クロックの周波数に由来する時間軸上の誤差）が行及び列の両方向において生じる。しかも２段以上の段階的なサブビームフォーミングを適用する場合、各段で生じる量子化遅延誤差も累積してしまう。そのような量子化遅延誤差を補償することが望まれる。このため、実施形態においては、各送受信回路３２内に、振動素子単位で量子化遅延誤差（及びその他の遅延誤差）を補償するための精細遅延回路が設けられている。

図示されるように、行制御回路２６から複数の行制御信号が出力されており、具体的には、行制御回路２６は複数の行信号線３８を介して送受信回路アレイ３０に接続されている。１つの行は、行方向に並ぶ複数の送受信回路３２からなり、それらに対して共通の行信号線が並列接続されている。一方、列制御回路２８から複数の列制御信号が出力されており、具体的には、列制御回路２８は複数の列信号線４０を介して送受信回路アレイ３０に接続されている。１つの列は、列方向に並ぶ複数の送受信回路３２からなり、それらに対して共通の列信号線が並列接続されている。

続いて、装置本体１２について説明する。図２においては、装置本体１２が有する主要な構成が図示されている。受信メインビームフォーマー４２は受信回路であり、それによって受信メインビームフォーミングが実行される。すなわち、入力される複数の受信信号（サブビームフォーミング後の受信信号）に対して整相加算（遅延加算）が適用される。これによって超音波ビームごとにビームデータが生成される。例えば、１つのボリュームデータは、複数のフレームデータにより構成され、１つのフレームデータは複数のビームデータにより構成され、１つのビームデータは複数のエコーデータにより構成される。

画像形成部４４は、ボリュームデータに基づいて三次元超音波画像を形成するものである。二次元超音波画像が形成されてもよい。三次元又は二次元の血流画像が形成されてもよい。画像形成部４４は１又は複数のプロセッサによって構成される。ＣＰＵにおいて実行されるプログラムの機能として画像形成部４４が構成されてもよい。表示器４６には超音波画像が表示される。表示器４６はＬＣＤ、有機ＥＬ表示デバイス等によって構成される。操作パネル４８は入力デバイスとして機能し、それは複数のスイッチ、複数のボタン、トラックボール、キーボード等を有している。

システム制御部５０は、超音波診断装置内の各構成の動作を制御するものである。システム制御部５０はＣＰＵ及びプログラムによって構成される。システム制御部５０は、送受信制御機能を有しており、その機能が送受信制御部５２として表現されている。送受信制御部５２は、装置本体１２内の受信メインビームフォーマー４２等を制御し、また、超音波プローブ１０内の電子回路１６を制御する。送信時及び受信時において、送受信制御部５２により、個々の行平均遅延時間及び個々の列平均遅延時間が計算され、その計算結果を示すデータが送受信制御部５２から電子回路１６内の制御回路２４へ送られる。また、送信時において、送受信制御部５２により、振動素子ごとに精細遅延を行う場合において必要となる行補償遅延時間及び列補償遅延時間が計算され、その計算結果を示すデータが送受信制御部５２から電子回路１６内の制御回路２４へ送られる。

図２には、コンベックス型の超音波プローブ５４が模式的に示されている。超音波プローブ５４は、図１に示した振動素子アレイ１４を有している。振動素子アレイ１４は円筒面又は凸面に沿って湾曲している。振動素子アレイ１４に対しては複数のサブアレイ２２が設定されている。振動素子アレイ１４における一部が送信開口５６を構成し、送信開口５６を利用して送信ビーム５８が形成される。符号６０は送信ビーム５８の中心軸を示している。例えば、送信開口５６をθ方向に電子リニア走査すれば、送信ビーム５８がθ方向に運動する（符号６２を参照）。送信開口５６を固定しつつθ方向に直交する方向へ電子セクタ走査を適用すれば、送信ビーム５８がθ方向に直交する方向へ運動する（符号６４を参照）。θ方向に電子セクタ走査が適用されてもよい。超音波ビームの二次元走査に際して様々な電子走査方式が適用されうる。図示された超音波プローブ５４は一例であり、他の超音波プローブを使用することが可能である。

以下、送信に関する構成及び制御を詳しく説明する。

図３には、第１構成例が示されている。振動素子アレイ１４は複数の振動素子によって構成される。振動素子アレイ１４には複数のサブアレイ２２が設定されている。送信メインビームフォーマー（送信ＭＢＦ）９４と振動素子アレイ１４との間に、複数の送信サブビームフォーマー（送信ＳＢＦ）９０が並列的に設けられている。各送信ＳＢＦ９０は複数の遅延回路９２により構成される（説明の便宜上、１つのサブアレイ２２に対応する複数の遅延回路９２を送信ＳＢＦ９０と称している）。それらの遅延回路９２はサブアレイ２２内の複数の振動素子に対して１対１の関係をもって接続されている。送信ＭＢＦ９４において、遅延処理された複数の送信信号が生成され、それらが複数の送信ＳＢＦ９０に供給される。各送信ＳＢＦ９０においては、入力された送信信号に対して遅延処理を適用し、各サブアレイを構成する複数の振動素子へ供給する複数の送信信号を生成する。個々の遅延回路９２は上記の送受信回路（図１において符号３２を参照）に相当するものである。換言すれば、送受信回路アレイが複数の送信ＳＢＦ９０として機能する。複数の送信ＳＢＦ９０は、電子回路１６内に設けられるものである。符号１６Ａで示すように、複数の送信ＳＢＦ９０に加えて、送信ＭＢＦ９４が電子回路内に設けられてもよい。

電子回路１６内の各回路は、基本的に、基本周波数を有する基本クロックに同期して動作する。もっとも、電子回路１６内における個々の送受信回路の最終段に設けられた精細遅延回路は、後述するように、基本クロックから生成された精細遅延用の一対のクロックに同期して高速で動作する。電子回路１６内において基本クロックに従って規定速度で動作する部分が符号３０８で示されており、電子回路１６内において規定速度よりも高速で動作する部分（基本遅延回路よりも高精細な遅延を行える部分）が符号３０６で示されている。電子回路１６内において、高速動作させる部分あるいは構成が複雑化してしまう部分を局所的に限定すれば、回路規模の増大ひいては制御の複雑化という問題を軽減することが可能となる。その一方で、遅延誤差補償によりそれまで実現できなかった遅延精度を得ることが可能となる。電子回路１６内に送信ＭＢＦ９４を設けられる場合、符号３０８Ａで示す部分が規定速度で動作する部分となる。

図４には、第２構成例が示されている。図３に示した構成と同様の構成には同一符号を付しその説明を省略する。

振動素子アレイ１４には複数のサブアレイ２２が設定されており、個々のサブアレイ２２は複数の区画９５に区分されている。個々のサブアレイ２２内において区間を処理単位として第１段階の送信サブビームフォーミングが実行され、個々の区画９５内において振動素子を処理単位として第２段階の送信サブビームフォーミングが実行される。具体的には、送信ＭＢＦ９４と振動素子アレイ１４との間には２つの送信サブビームフォーマー群が設けられている。第１の送信サブビームフォーマー群は、複数の送信ＳＢＦ１（９６）によって構成され、第２の送信サブビームフォーマー群は、複数の送信ＳＢＦ２（９８）によって構成される。各送信ＳＢＦ１（９６）は複数の遅延回路１００によって構成され、各送信ＳＢＦ２（９８）は複数の遅延回路１０２によって構成される。個々の遅延回路１０２が上記の送受信回路（図１において符号３２を参照）に相当する。一般に、送信ＭＢＦ９４と振動素子アレイ１４との間に、ｋ段の送信ＳＢＦ群を設けることが可能である。ここでｋは１以上の整数である。いずれの場合においても、振動素子アレイ１４にもっとも近いところに、振動素子単位で精細遅延回路を設けるのが望ましい。

図５に基づいて、量子化遅延誤差及びその補償について説明する。図５の上段には振動素子アレイに設定される送信開口５６が例示されている。送信開口５６は矩形の形状を有するが、その形状を楕円その他の形状としてもよい。ここでは、送信開口５６内の特定の行７０及び特定の列７２に着目する。行７０と列７２の交点に振動素子７４が存在している。

図５の下段に示されるように、行単位の平均遅延時間７６は、行７０に対して与える理想的な（量子化誤差を有しない）平均遅延時間である。これに対して、実際には、行７０に対して、量子化遅延誤差を含む行単位の平均遅延時間（量子化された行単位の平均遅延時間）７８が与えられる。例えば、基本クロックの周波数が４０ＭＨｚの場合、量子化誤差は最大２５ｎｓとなり、基本クロックの周波数が５０ＭＨｚの場合、量子化誤差は最大２０ｎｓとなる。行単位の平均遅延時間７６と量子化された行単位の平均遅延時間７８との差が行単位の量子化遅延誤差８０となる。

同じく、列単位の平均遅延時間８２は、列７２に対して与える理想的な（量子化誤差を有しない）平均遅延時間である。これに対して、実際には、列７２に対して、量子化遅延誤差を含む列単位の平均遅延時間（量子化された列単位の平均遅延時間）８４が与えられる。行単位の平均遅延時間８２と量子化された列単位の平均遅延時間８４との差が列単位の量子化遅延誤差８６となる。

マトリックス制御では、振動素子ごとに、２つの量子化遅延誤差８０，８６を加算した量子化遅延誤差が生じる。そこで、符号８８で示されるように、振動素子単位で量子化遅延誤差が補償される。それを行うのが振動素子ごとに設けられた精細遅延回路である。

図６には、送受信回路３２の基本構成がブロック図として示されている。基本遅延回路１１０は、図３に示した遅延回路９２に相当し、それは送信時及び受信時に機能する遅延回路である。実施形態では、基本遅延回路１１０は、アナログランダムアクセスメモリ（ARAM）によって構成される。それは基本クロック１３２に従って動作する。例えば、基本遅延回路１１０は、複数の遅延セル（キャパシタ）及びスイッチング回路を含むものである。必要な最大遅延量を実現可能な個数分の遅延セルが設けられる。送信時において、送信信号１２０が基本遅延回路１１０で遅延され、遅延後の送信信号が選択器１１２のＴＸ側に出力される（符号１２４を参照）。送信信号１２０は、送信メインビームフォーマーにおいて生成された信号である。受信時において、受信信号１２２が基本遅延回路１１０で遅延され、遅延後の受信信号１２６が選択器１１２のＲＸ側に出力される。受信信号１２６は、受信メインビームフォーマーへ出力される。このように基本遅延回路１１０は送信時及び受信時に機能する。

精細遅延回路１１４は、送信時に機能するものであり、後に詳述するように、遅延器列及びセレクタを有する。遅延器列は、後に図７に示す一対のクロックに従って高速で動作する。精細遅延回路１１４は、量子化遅延誤差を補償するものである。これによれば送信ビームの形態を改善することが可能となる。パルサー１１６は、入力された送信信号１２８をトリガとして、送信駆動信号としての送信パルス１３０を生成する回路である。その送信パルス１３０が振動素子へ出力される。パルサー１１６に代えてリニアアンプが設けられてもよい。

振動素子からの受信信号１２２は、送受切替スイッチ（ＴＲＳＷ）１１８を介して、基本遅延回路１１０に入力される。送受信回路３２には、基本クロック１３２、行制御信号１３４Ａ及び列制御信号１３４Ｂが与えられている。行制御信号１３４Ａ及び列制御信号１３４Ｂには、それぞれ、基本遅延時間（平均遅延時間）を規定する信号及び量子化遅延誤差を補償するための信号が含まれる。

図７には、送受信回路３２における送信に関する構成が具体的に示されている。図示された送受信回路３２は第１実施例に係る送受信回路である。

基本遅延回路１１０には、行単位の平均遅延時間を示す行制御信号１４２Ａが入力されており、また、列単位の平均遅延時間を示す列制御信号１４２Ｂが入力されている。基本遅延回路１１０は、２つの平均遅延時間に基づいて遅延を実行する。その場合、２つの平均遅延時間を加算することにより、基本遅延時間を算出し、それに基づいて入力信号が遅延されてもよいし、２つの平均遅延時間をそれぞれ独立のパラメータとして利用し、それらに従って入力信号が遅延されてもよい。それら以外の方法が採用されてもよい。いずれにしても、送信信号１２０は基本遅延回路１１０において遅延される。遅延された送信信号１２４が精細遅延回路１１４に入力される。

精細遅延回路１１４は、遅延器列１５０と、セレクタ１５２と、により構成される。遅延器列１５０は、直列接続された複数の遅延器１５０ａ〜１５０ｅによって構成される。個々の遅延器１５０ａ〜１５０ｅは、遅延セル、レジスタ、サンプル＆ホールド回路等によって構成され、入力されたアナログ電圧値を保持してそれを出力する回路である。遅延器列１５０それ全体としてアナログシフトレジスタが構成されている。個々の遅延器１５０ａ〜１５０ｅは、一対のクロック１５４，１５６に同期して動作する。

図示の構成例では、送受信回路３２内に位相反転回路１３８が設けられている。位相反転回路１３８は、制御回路から供給された基本クロック１３２に基づいて、互いに１８０度位相の異なる一対のクロック１５４，１５６を構成するために用いる。各クロック１５４，１５６が有する周波数は、基本クロック１３２が有する周波数と同一であるが、それらの位相は１８０度ずれており、そのような一対のクロック１５４，１５６が複数の遅延器１５０ａ〜１５０ｅに対して交互に供給されるため、精細遅延回路１１４の単位遅延時間は基本遅延回路１１０の単位遅延時間の１／２となる。それは、精細遅延回路１１４の遅延精度が基本遅延回路１１０の遅延精度の２倍であることを意味し、また、遅延器列１５０がそれ全体として見て基本遅延回路１１０に比べて２倍の速度で動作することを意味する。各遅延器１５０ａ〜１５０ｅにおいては、入力されるクロック１５４又は１５６に同期して、入力された信号のサンプル＆ホールドを行う。一対のクロック１５４，１５６が外部において生成されてもよい。あるいは、送受信回路３２内に逓倍回路を設け、基本クロックの周波数に対して２倍の周波数を有するクロックを生成し、それを用いて遅延器列１５０を動作させてもよい。あるいは、基本クロックの周波数に対して２倍の周波数を有し且つ互いに１８０度位相の異なる一対のクロックを用いて、遅延器列１５０を動作させてもよい。その場合には、遅延器列１５０は、それ全体として、４倍の速度で動作する。あるいは、個々の遅延器１５０ａ〜１５０ｅが基本クロック１３２に基づいてその２倍の速度で動作するように構成してもよい。遅延器列１５０の動作速度を基本遅延回路１１０の動作速度の３倍以上としてもよい。遅延器列１５０に供給するクロックの態様に応じて、遅延器列１５０の構成及び動作を変更し得る。

遅延器１５０ａ〜１５０ｅの内で、先頭の遅延器１５０ａはタイミングを揃えるためのバッファとして機能しており、残りの４つの遅延器１５０ｂ〜１５０ｅが精細遅延を担っている。遅延器列１５０における５つの取り出し点から５つの信号が候補信号として取り出され、それがセレクタ１５２の０番から４番までの入力端子へ与えられている。セレクタ１５２は、それらの中から特定の信号を選択する回路である。

精細遅延制御器１３６は、選択制御器として機能するものであり、２つの制御信号１４４Ａ，１４４Ｂが示す２つの制御値に従ってセレクタ１５２の動作を制御する回路である。２つの制御信号１４４Ａ，１４４Ｂは、行制御信号及び列制御信号に相当し、具体的には、それらは行制御値Ｒａ及び列制御値Ｒｂを有する。それらの組み合わせによって、選択する候補信号が特定される。実際には、送信開始前に精細遅延制御器１３６がセレクタ１５２の動作を設定する。

図８には、遅延器列の動作が示されている。横軸は時間軸である。符号１２４は精細遅延前の送信信号つまり入力信号を示している。図示の例においてその入力信号は正弦波であるが、それがパルス状の信号であってもよい。正弦波を振動素子に供給したい場合、図６に示したパルサーに代えてリニアアンプを設けるのが望ましい。

＃０〜＃４は段階的に遅延された複数の候補信号を示している。例えば、＃０は先頭の遅延器から出力された候補信号であり、それは精細遅延量０に相当する信号である。＃４は最後の遅延器から出力された候補信号である。符号１６０は基本遅延回路での単位遅延量を示している。符号１６２は精細遅延回路での単位遅延量を示している。例えば、基本クロックの周波数が４０ＭＨｚの場合、単位遅延量１６０は２５ｎｓとなり、単位遅延量１６２は１２．５ｎｓとなる。基本クロックの周波数が５０ＭＨｚの場合、単位遅延量１６０は２０ｍｓとなり、単位遅延量１６２は１０ｎｓとなる。量子化遅延誤差が補償されるように、振動素子ごとに、精細遅延量が選択される。

図９を用いて、第１実施例の動作条件について説明する。テーブル１６４は、行単位／列単位での量子化遅延誤差１６８、補償遅延時間１７０、及び、行制御コード／列制御コード（Ｒａ／Ｒｂ）１７２の関係を示すものである。行単位又は列単位で−０．５〜＋０．５の間の量子化遅延誤差が生じうる。ここでは、１．０が基本遅延回路での単位遅延量に相当する。精細遅延回路ではマイナスの時間を取り扱えないので、それを考慮したものが補償遅延時間である。

個々の補償遅延時間を特定するものが制御コードである。行制御コード（行制御値）がＲａで示されており、列制御コード（列制御値）がＲｂで示されている。前者は行ごとに生じる量子化遅延誤差を補償するためのコードであり、後者は列ごとに生じる量子化遅延誤差を補償するためのコードである。テーブル１６６は、２つの制御コードＲａ，Ｒｂと候補信号番号との関係を示すものである。各セル１７４に記載された数値は候補信号番号を示している。例えば、０が特定された場合、セレクタにおける＃０の入力端子が選択され、４が特定された場合、セレクタにおける＃４の入力端子が選択される。例えば、制御コードＲａ，Ｒｂは、装置本体内の送受信制御部の指示に基づいて、電子回路内の制御回路において生成される。

このように実施形態においては、行単位の量子化遅延誤差及び列単位の量子化遅延誤差が区別して取り扱われ、それらを一括して補償するために、２つの制御信号の組み合わせに従って精細遅延時間が決定されている。

図１０には、第２実施例に係る送受信回路３２Ａが示されている。図７に示した構成と同様の構成には同一符号を付しその説明を省略する。

第２実施例においては、基本遅延回路１１０及び精細遅延回路１１４Ａの両方を利用して量子化遅延誤差が補償される。具体的には、行単位の補償遅延量の内の整数部（の全部又は一部）を示す行制御値Ｓａ及び列単位の補償遅延量の内の整数部（の全部又は一部）を示す列制御値Ｓｂが、基本遅延制御器１９０に与えられている。基本遅延制御器１９０は、行制御値Ｓａが１の場合に基本遅延時間に１単位分の遅延時間を加え、同じく、列制御値Ｓｂが１の場合に基本遅延時間に１単位分の遅延時間を加える制御を実行する。すなわち、基本遅延時間を加算補正する制御を実行する。

このような加算補正によれば、精細遅延回路１１４Ａに含まれる遅延器列１５０Ａの規模を縮小することが可能となる。第２実施例では、遅延器列１５０Ａが３つの遅延器１５０ａ〜１５０ｃで構成されている。遅延器列１５０Ａから取り出された３つの候補信号がセレクタ１５２Ａにおける３つの入力端子に与えられている。遅延器列１５０Ａは、一対のクロックに従って高速で動作するものである。

精細遅延制御器１３６Ａは、入力される行制御値Ｔａ及び列制御値Ｔｂに基づいて、セレクタ１５２Ａの動作を制御するものである。行制御値Ｔａは、行単位の補償遅延量の内の小数部を示すものであり、列制御値Ｔｂは列単位の補償遅延量の内の小数部を示すものである。整数部の一部が精細遅延において補償されてもよい。

図１１を用いて、第２実施例の動作条件について説明する。テーブル１９２は、行単位／列単位での量子化遅延誤差、補償遅延時間、及び、行単位／列単位での制御値（Ｓａ，Ｓｂ／Ｔａ，Ｔｂ）の関係を示すものである。テーブル１９４の内容に従って、図１０に示した基本遅延制御器が動作する。すなわち、行制御値Ｓａ及び列制御値Ｓｂの組み合わせに従って加算値が決定され、その加算値に相当する単位遅延量が基本遅延時間に加算される。もっとも、結果として基本遅延時間に対して必要な補償が行われればよく、例えば、行制御値Ｓａに基づく補償及び列制御値Ｓｂに基づく補償がそれぞれ独立して実行されてもよい。テーブル１９６の内容に従って、図１０に示した精細遅延制御器１３６Ａが動作する。すなわち、行制御値Ｔａ及び列制御値Ｔｂの組み合わせによってセレクタにおいて選択する候補信号が決定される。

このように第２実施例によれば、基本遅延回路と精細遅延回路とを併用して量子化遅延誤差補償を行えるので、第１実施形態に比べて、回路規模を小さくできるという利点が得られる。

図１２には、第３実施例に係る送受信回路３２Ｂが示されている。図７及び図１０に示した構成と同様の構成には同一符号を付しその説明を省略する。

送受信回路３２Ｂは、基本的に図１０に示した送受信回路３２Ａと同様の構成を有する。もっとも、後に図１３を用いて説明するように動作条件は第２実施形態の動作条件と部分的に異なっている。

第３実施例は、図４に示した２段階のサブビームフォーミングを前提とするものである。１段目のＳＢＦ１が符号２０６で示されている。それは図４に示したＳＢＦ１（９６）に相当するものである。２段目のＳＢＦ２が符号２０８で示されている。それは図４に示したＳＢＦ２（９８）に相当するものである。図１２には、ＳＢＦ１（２０６）に含まれる遅延回路２１０が示されている。それは図４に示した遅延回路１００に相当するものである。送受信回路３２Ｂは図４に示した遅延回路１０２に相当する。

図１３には第３実施例の動作条件が示されている。テーブル２１２は、行単位／列単位での量子化遅延誤差、補償遅延時間、及び、行単位／列単位での制御値（Ｓａ，Ｓｂ／Ｔａ，Ｔｂ）の関係を示すものである。各階でのサブビームフォーミングにおいてマトリックス制御が適用されるため、２段階のサブビームフォーミング全体として見て、行ごとに及び列ごとに、−１．００〜＋１．００の量子化遅延誤差が生じうる。そのような量子化遅延誤差を補償するために、制御値Ｓａ，Ｓｂが０から２まで変化する。制御値Ｔａ，Ｔｂは第２実施例と同様に０又は１の値をとる。

基本遅延制御器は、テーブル２１４の内容に従って動作する。すなわち、行制御値Ｓａ及び列制御値Ｓｂの組み合わせに従って加算値を決定し、その加算値に相当する遅延量を基本遅延時間に加算する。加算値が４の場合には単位遅延量の４倍が加算されることになる。もっとも、上記同様に、結果として基本遅延時間に対して必要な補償が行われればよく、例えば、行制御値Ｓａに基づく補償及び列制御値Ｓｂに基づく補償がそれぞれ独立して実行されてもよい。符号２１６で示すように、加算値の全範囲（補償遅延量の全範囲）にわたって制御を行うようにしてもよいが、遅延補償量が２になりそうな場合には、その遅延補償量を１．５に抑えるようにしてもよい。これは遅延補償量の上限を１．５とするものである（その場合、加算値の上限は２となる）。そのような上限が適用される部分的な範囲が符号２１８で示されている。例えば、部分的な範囲２１８に該当するケースが希である場合にはそのような変形例を採用するのが特に望ましい。変形例によれば、行制御値Ｓａ及び列制御値Ｓｂのそれぞれを１ビットで表現することが可能であり、制御情報を少なくすることが可能となる。図１３に示されるテーブル１９６の内容に従って、精細遅延制御器が動作する。テーブル１９６の内容は図１０に示したテーブル１９６と同一である。

このように第３実施例によれば、段階的に送信サブビームフォーミングが実行される場合において、複数段階にわたる送信サブビームフォーミングで生じる量子化遅延誤差、並びに、行単位及び列単位での遅延制御により生じる量子化遅延誤差、を一括して補償することが可能となる。

図１４には、精細遅延回路の変形例が示されている。精細遅延回路は、セレクタ２２０及び遅延器列２２２によって構成される。遅延器列２２２は直列接続された複数の遅延器により構成される。それらは高速クロック２２８に同期して動作する。セレクタ２２０は、遅延器列２２２が有する入力端子を選択することによって精細遅延時間を選択する。送信開始前にセレクタ２２０が動作する。送信信号２２４は、セレクタ２２０によって選択された入力端子を経由して、高速動作している遅延器列２２２に入力される。遅延器列２２２はシフトレジスタとして機能し、その出力から精細遅延後の送信信号２２６が出力される。

図１５には、実施形態の効果が示されている。横軸は図２に示したθ方向を示している。縦軸は送信パワーを示している。符号３００は量子化遅延誤差がない場合における理想的なプロファイルを示している。符号３０２は量子化遅延誤差に対する補償を行わない場合のプロファイルを示している。符号３０４は量子化遅延誤差に対する補償を行った場合のプロファイルを示している。量子化遅延誤差の補償を行わない場合、サイドローブがかなり大きくなる。これに対して、量子化遅延誤差の補償を行う場合、すなわち実施形態によれば、ビームプロファイル３０４はビームプロファイル３００に近くなっており、サイドローブを効果的に抑圧することが可能となる。実施形態によれば送信ビームの歪みを改善できるので、特に高調波イメージングを行う場合に画質を高められる。

以上のように、実施形態によれば、回路規模の増大の抑制と送信遅延精度の向上とを両立させることができる。また、振動素子ごとに遅延誤差を補償して良好な送信ビームを形成することが可能となる。

上記実施形態においては、各送受信回路に対して遅延誤差補償用の行制御信号及び列制御信号が与えられていたが、それらを統合した制御信号が与えられてもよい。実施形態に開示された基本遅延回路及び精細遅延回路の組み合わせをマトリックス制御以外の制御が適用されている送信ビームフォーマーに設けることも可能である。上記実施形態においては専ら量子化遅延誤差が補償されていたが、他の遅延誤差が精細遅延回路において補償されてもよい。

１０ 超音波プローブ、１２ 装置本体、１４ 振動素子アレイ、１６ 電子回路、２４ 制御回路、２６ 行制御回路、２８ 列制御回路、３０ 送受信回路アレイ。

Claims (10)

1. 超音波プローブ内に設けられ、二次元配列された複数の振動素子からなる振動素子アレイと、
   前記超音波プローブ内に設けられ、前記複数の振動素子に接続された複数の素子回路からなり、サブビームフォーミング機能を有する素子回路アレイと、
   を含み、
   前記各素子回路は、
   送信信号を遅延させる基本遅延回路と、
   前記基本遅延回路よりも精細な遅延を行える構成を有し、前記基本遅延回路から出力された送信信号を遅延させる精細遅延回路と、
   を含むことを特徴とする超音波診断装置。
2. 請求項１記載の超音波診断装置において、
   前記基本遅延回路は、基本クロックに従って動作し、
   前記精細遅延回路は、前記基本クロックから生成された互いに位相の異なる複数のクロック、又は、前記基本クロックから生成されたそれよりも高速のクロックに従って動作する、
   ことを特徴とする超音波診断装置。
3. 請求項１記載の超音波診断装置において、
   前記精細遅延回路は、
   前記基本遅延回路から出力された送信信号が入力され、直列接続された複数の遅延器からなる遅延器列と、
   前記遅延器列から出力される段階的に遅延された複数の候補信号の中から、制御信号に従っていずれかの候補信号を精細遅延後の送信信号として選択する選択器と、
   を含むことを特徴とする超音波診断装置。
4. 請求項１記載の超音波診断装置において、
   前記素子回路アレイに対して、行単位遅延制御及び列単位遅延制御の組み合わせであるマトリックス制御を適用する制御回路を含み、
   前記各素子回路に対して、前記行単位遅延制御で生じる遅延誤差を補償するための行制御信号及び前記列単位遅延制御で生じる遅延誤差を補償するための列制御信号が与えられ、
   前記各精細遅延回路は前記行制御信号及び前記列制御信号に従って前記送信信号を遅延させる、
   ことを特徴とする超音波診断装置。
5. 請求項１記載の超音波診断装置において、
   前記各素子回路に対して、遅延誤差を補償するための第１の制御信号及び第２の制御信号が与えられ、
   前記第１の制御信号に基づいて前記基本遅延回路の遅延量が補正され、
   前記第２の制御信号に基づいて前記精細遅延回路の遅延量が選択される、
   ことを特徴とする超音波診断装置。
6. 請求項５記載の超音波診断装置において、
   前記素子回路アレイに対して、行単位遅延制御及び列単位遅延制御の組み合わせであるマトリックス制御を適用する制御回路を含み、
   前記各素子回路に対して、前記第１の制御信号として、前記行単位遅延制御で生じる遅延誤差を補償するための第１の行制御信号及び前記列単位遅延制御で生じる遅延誤差を補償するための第１の列制御信号が与えられ、且つ、前記第２の制御信号として、前記行単位遅延制御で生じる遅延誤差を補償するための第２の行制御信号及び前記列単位遅延制御で生じる遅延誤差を補償するための第２の列制御信号が与えられ、
   前記第１の行制御信号及び前記第１の列制御信号に従って前記基本遅延回路の遅延量を補正する基本遅延制御器が設けられ、
   前記第２の行制御信号及び前記第２の列制御信号に従って前記精細遅延回路の遅延量を選択する精細遅延制御器が設けられた、
   ことを特徴とする超音波診断装置。
7. 請求項１記載の超音波診断装置において、
   送信メインビームフォーマーと、
   前記送信メインビームフォーマーと前記振動素子アレイとの間に設けられた送信サブビームフォーマー群と、
   を含み、
   前記素子回路アレイが前記送信サブビームフォーマー群を構成している、
   ことを特徴とする超音波診断装置。
8. 請求項１記載の超音波診断装置において、
   送信メインビームフォーマーと、
   前記送信メインビームフォーマーと前記振動素子アレイとの間に段階的に設けられた複数の送信サブビームフォーマー群と、
   を含み、
   前記素子回路アレイが、前記複数の送信サブビームフォーマーの内で最も前記振動素子アレイに近い送信サブビームフォーマー群を構成している、
   ことを特徴とする超音波診断装置。
9. 請求項１記載の超音波診断装置において、
   前記基本遅延回路は送信用及び受信用の遅延回路であり、
   前記精細遅延回路は送信用の遅延回路である、
   ことを特徴とする超音波診断装置。
10. 複数の振動素子からなる振動素子アレイと、
    前記複数の振動素子に接続された複数の素子回路からなる素子回路アレイと、
    を含み、
    前記各素子回路は、
    送信信号を遅延させる基本遅延回路と、
    前記基本遅延回路よりもよりも精細な遅延を行える構成を有し、前記基本遅延回路から出力された送信信号を遅延させる精細遅延回路と、
    を含むことを特徴とする超音波プローブ。