JP2019537831A - 複数の周波数で発生器と負荷との間のインピーダンス整合をとるための回路、そのような回路を含むアセンブリ、および関連する使用 - Google Patents

Abstract

本発明は、少なくとも２つの異なる周波数を有する電源信号について、発生器（Ｇ）と負荷（ＣＨ）との間で同時にインピーダンス整合を実行することができる回路（１００）に関し、この回路（１００）は、第１の周波数についてのインピーダンス整合ステージ（Ｓ１）であって、発生器（Ｇ）と負荷（ＣＨ）との間に直列に取り付けられるように意図された少なくとも１つの同調インピーダンス（ＺＴＵＮＥ）と、発生器（Ｇ）とアースとの間取り付けられるように意図された負荷インピーダンス（ＺＬＯＡＤ）とを備えた回路（Ｃ１）を含む、ステージ（Ｓ１）と、第２の周波数について発生器と負荷との間で同時にインピーダンス整合を実行することができる少なくとも１対の追加ステージ（Ｓ２，Ｓ’２）と、を含み、前記対は、負荷インピーダンス（ＺＬＯＡＤ）と並列に取り付けられ、かつ直列に取り付けられた少なくとも１つのインダクタンス（Ｌｌｏａｄ２）および１つのコンデンサ（Ｃｌｏａｄ２）を備える負荷回路（Ｃ２）を含む第１の追加ステージ（Ｓ２）と、同調インピーダンス（ＺＴＵＮＥ）と直列に取り付けられ、かつ並列に取り付けられた少なくとも１つのインダクタンス（Ｌ’ｔｕｎｅ２）および１つのコンデンサ（Ｃ’ｔｕｎｅ２）を備える同調回路（Ｃ’２）を含む第２の追加ステージ（Ｓ’２）と、を含み、インピーダンス整合ステージ（Ｓ１）は２つの追加ステージの間に取り付けられる。

Description

本発明は、複数の周波数で発生器と負荷との間のインピーダンス整合をとるための回路に関する。

本発明はまた、発生器、負荷、および発生器と負荷との間に配置されたインピーダンス整合をとるための回路を含むアセンブリに関する。

本発明はまた、そのようなアセンブリの使用にも関する。

本発明は、様々な分野、より具体的には容量結合プラズマ反応器によって形成される負荷に適用することができる。

この場合、通常、容量結合プラズマ反応器に正弦波信号（電圧）、典型的には無線周波数範囲（ＲＦ）、すなわち１ＭＨｚ〜９００ＭＨｚの間で電力を供給する発生器が使用される。容量結合プラズマ反応器のインピーダンス特性は可変であり、一般に発生器のインピーダンス特性とは異なるので、（電気的）インピーダンス整合の目的のために発生器とプラズマ反応器との間に負荷および同調ステージが使用される。

このインピーダンス整合の目的は、発生器によって容量結合プラズマ反応器に伝達される電力を最大にすることである。

図１は、図１（ａ）〜図１（ｃ）を含み、そのようなインピーダンス整合を（単一周波数で）達成するための３つの可能な構成を示している。

図１（ａ）において、インピーダンス整合ステージは、発生器Ｇとプラズマ反応器ＣＨとの間に直列に配置された同調インピーダンスＺ_ＴＵＮＥと、発生器Ｇとアース（三角形で表される）との間に配置された負荷インピーダンスＺ_ＬＯＡＤとを備えるＬ字型回路を含む。

図１（ｂ）では、回路はπ型であり、図１（ａ）のＬ字型構成に対して、負荷ＣＨとアース（三角形で表される）との間に並列に配置された別の負荷インピーダンスＺ’_ＬＯＡＤを追加することによって得られ、その結果、同調インピーダンスＺ_ＴＵＮＥは２つの負荷インピーダンスＺ_ＬＯＡＤとＺ’_ＬＯＡＤとの間に配置される。

図１（ｃ）では、回路はＴ字型であり、図１（ａ）のＬ字型の構成に対して、図１（ａ）の発生器Ｇと回路との間に直列に配置された別の同調インピーダンスＺ’_ＴＵＮＥを追加することによって得られる。換言すれば、回路は、したがって、発生器Ｇと負荷ＣＨとの間に直列に配置された別の同調インピーダンスＺ’_ＴＵＮＥを含み、その結果、負荷インピーダンスＺ_ＬＯＡＤは、２つの同調インピーダンスＺ_ＴＵＮＥとＺ’_ＴＵＮＥとの間に配置される。

図１（ａ）〜図１（ｃ）は例として提供されており、他の構成も考えられる。

考慮される構成にかかわらず、これらの異なる可能な構成間の共通点は、回路が少なくとも同調インピーダンスＺ_ＴＵＮＥおよび負荷インピーダンスＺ_ＬＯＡＤを備えることである。これらのインピーダンスＺ_ＴＵＮＥ，Ｚ_ＬＯＡＤは、発生器（正弦波信号）の動作周波数ｆ（ｆ＝（２π）／ω）で、その目的のために使用されるコンデンサ（Ｚ_Ｃ＝１／（ｊωＣ））またはインダクタ（Ｚ_Ｌ＝ｊωＬ）のインピーダンスを表す。

その結果として、そしてプラズマ反応器の電源信号は所与の周波数ｆ（正弦波信号のもの）を特徴とするので、いかなる特定の問題にも遭遇することなくインピーダンス整合を達成することが可能である。

多くの結合されたプラズマ反応器は、発生器と反応器との間のインピーダンス整合を達成するためにこの解決策を実施し続けている。

しかしながら、そのようなプラズマ反応器が複数の周波数の電源信号で動作することができる解決策が求められてきた。

確かに、そのようなプラズマ反応器のために複数の周波数で電源信号を使用することは反応器の性能と制御を改善するのに役立つことが既に示されている。例えば、国際公開第２０１２／００７４８３号パンフレットは、周期的な台形の電源信号（基本周波数とその高調波に分解することができる）を提供する発生器を備えた容量結合プラズマ反応器用の電源を開示している。したがって、電源信号の波形（台形波形および周期性）を制御することにより、イオン衝撃と注入電力とを独立して制御することができる。

これは非常に興味深いことである。

しかしながら、実用的な（工業的な）観点からは、発生器によって注入された電力はプラズマ反応器に効率的に伝達される必要がある。

したがって、既知の解決策は、信号内で管理されるべき（複数の）周波数と同じ数の発生器ならびに図１に示されるものと同様の回路を含む負荷および同調ステージとのインピーダンス整合を達成することである。この場合、図１に示されるような回路に関連する各発生器は、所与の周波数で動作するアセンブリを形成し、それによって形成された異なるアセンブリは、並列に配置され、プラズマ反応器に接続される。したがって、プラズマ反応器を通る、および他のアセンブリから来る所与の周波数信号の戻りを防ぐために、上で定義したような各アセンブリにフィルタを設けることも必要である。したがって、Ｎ（Ｎ＞１）の周波数を処理することを意図する場合、アセンブリごとにＮ−１個のフィルタ、すなわちＮ（Ｎ−１）個のフィルタを有する、上で定義されたようなＮ個のアセンブリが提供されなければならない。さらに、この解決策は各周波数に対して独立した発生器／増幅器を必要とする。

この解決策はうまくいくかもしれないが、実装には煩雑でコストがかかり得る。

したがって、複数の周波数でインピーダンス整合を達成することができるだけでなく、上述の解決策とは反対に、単一の発生器を実装し、発生器とプラズマ反応器との間のインピーダンス整合を達成するために構成要素の数を減らすこともできる他の解決策が現在求められている。

この方向への第一段階は、国際公開第２０１３／１８６３８１号パンフレットに開示された発明により完成した。

この文献では、開示された解決策は、単一の発生器とプラズマ反応器との間のインピーダンス整合のための回路を提供することからなり、その回路は少なくとも１つの構成要素（例えばコンデンサ）が調整可能な値を有する特定の設計である。この解決策で遭遇する困難は、インピーダンス整合が（この例によれば、コンデンサの容量値を設定することによって）行われるとき、所与の周波数（例えば、高調波）に対して、それが別の周波数（例えば、基本周波数）におけるインピーダンス変化を引き起こすことである。

この解決策は、発生器とプラズマ反応器との間の許容可能な電力伝送を用いてインピーダンス整合を達成するが、制御することは依然として困難である。

これは、容量結合プラズマ発生器を用いる用途、より一般的にはあらゆる負荷にも当てはまる。

国際公開第２０１２／００７４８３号パンフレット 国際公開第２０１３／１８６３８１号パンフレット

したがって、本発明の目的は、複数の周波数で発生器と負荷との間でインピーダンス整合をとるための、改善された性能を特徴とする回路を提供することである。

この目的のために、本発明は、互いに異なる少なくとも第１の周波数と第２の周波数とを含む電源信号に対して発生器と負荷との間で同時にインピーダンス整合を実行することができるインピーダンス整合のための回路に関し、前記回路は、第１の周波数について発生器と負荷との間のインピーダンス整合を達成することができるインピーダンス整合ステージを含み、このステージは、発生器と負荷との間に直列に配置されるように意図された少なくとも１つの同調インピーダンスと、発生器とアースとの間に配置されるように意図された負荷インピーダンスとを備えた回路を含み、インピーダンス整合のための前記回路は、第２の周波数について発生器と負荷との間で同時にインピーダンス整合を達成することができる少なくとも１対の追加ステージをさらに含み、前記１対の追加ステージは：
インピーダンス整合ステージの負荷インピーダンスに関して並列に配置された負荷回路を含む第１の追加ステージであって、前記負荷回路は少なくとも直列に配置されたインダクタおよびコンデンサを備える、第１の追加ステージと、
インピーダンス整合ステージの同調インピーダンスに関して直列に配置された同調回路を備える第２の追加ステージであって、前記同調回路は少なくとも並列に配置されたインダクタおよびコンデンサを備える、第２の追加ステージと、
を含み、
インピーダンス整合ステージはさらに、第１の追加ステージと第２の追加ステージとの間に配置されていることを特徴としている。

この回路は、以下の特性のうち少なくとも１つを有することができる：
前記第１および第２の周波数とは異なる第３の周波数について、発生器と負荷との間で同時にインピーダンス整合を達成することができる少なくとも１対の補助の追加ステージであって、前記少なくとも１対の補助の追加ステージは：
インピーダンス整合ステージの負荷インピーダンスに関して並列に配置された負荷回路を含む第１の補助の追加ステージであって、前記負荷回路は少なくとも１つの直列に配置されたインダクタおよびコンデンサを備える、第１の補助の追加ステージと、
インピーダンス整合ステージの同調インピーダンスに関して直列に配置された同調回路を含む第２の補助の追加ステージであって、前記同調回路は少なくとも並列に配置されたインダクタおよびコンデンサを備える、第２の補助の追加ステージと、
を含み、
インピーダンス整合ステージおよび１対の追加ステージによって形成されたアセンブリはさらに、第１の補助の追加ステージと第２の補助の追加ステージとの間に配置される；
少なくとも１つの追加ステージのインダクタまたはコンデンサの少なくともいずれかの値は調整可能である；
インピーダンス整合ステージの回路は、発生器と負荷との間に直列に配置されるように意図された同調インピーダンスと、発生器と前記アースとの間に配置されるように意図された負荷インピーダンスとを含む；
同調インピーダンスはコンデンサと直列に配置されたインダクタを含み、負荷インピーダンスはコンデンサを含む；
同調インピーダンスはコンデンサと直列に配置されたインダクタからなり、負荷インピーダンスはコンデンサからなる；
回路は、同調インピーダンスが２つの負荷インピーダンスの間に配置されるように、前記負荷と前記アースとの間に配置されるように意図された別の負荷インピーダンスをさらに含む；
回路は、負荷インピーダンスが２つの同調インピーダンスの間に配置されるように、発生器と負荷との間に直列に配置されるように意図された別の同調インピーダンスをさらに含む。

本発明はまた、
負荷と、
少なくとも第１の周波数および第２の周波数を含む電源信号を負荷に送信することができる発生器であって、周波数は互いに異なる、発生器と、
を備えたアセンブリを提案し、
前記アセンブリは、発生器と負荷との間に配置された本発明によるインピーダンス整合のための回路をさらに備え、一方では、前記インピーダンス整合のための回路の最も外側の負荷回路を含む第１の追加ステージが発生器に接続され、他方では、前記インピーダンス整合のための回路の最も外側の同調回路を含む第２の追加ステージが負荷に接続されていることを特徴としている。

アセンブリはまた、個別にまたは組み合わせて採用される、以下の特性のうちの少なくとも１つを特徴とし得る：
第１の周波数は前記電源信号の基本周波数であり、第２の周波数、必要に応じて任意の追加の周波数は、その高調波のうちの１つである；
周波数センサが、発生器と前記インピーダンス整合のための回路との間に配置される；
負荷は容量結合プラズマ発生器である。

最後に、本発明は、前記周波数センサを備え、負荷が容量結合プラズマ発生器である、本発明によるアセンブリの使用を提案し、その使用において、発生器は単一周波数を含む電源信号を容量結合プラズマ発生器に向けて送信し、容量結合プラズマ反応器から戻ってきたときに、プラズマ反応器内で進行中のエッチングプロセスが完了したかどうかを判断するために、周波数センサからの周波数データが分析される。

本発明の他の特徴、目的および利点は、例として提供される添付の図面を参照してなされる以下の説明を読むことによって明らかとされよう。

発生器、負荷、および発生器と負荷との間に配置されたインピーダンス整合のための回路を含む、本発明によるアセンブリの概略図である。 インピーダンス整合のための回路の構成要素が称されている、本発明による図２に示された実施形態のより正確な図である。 本発明を実施しない実施形態の動作原理をスミスチャートで示す図である。 図３の実施形態の動作原理をスミスチャートで示す図である。 本発明による別の実施形態を示す図である。 図５の実施形態の挙動の理論的シミュレーションの結果を示す図である。 図５の実施形態の挙動の理論的シミュレーションの結果を示す別の図である。 図５の実施形態の挙動の理論的シミュレーションの結果を示すさらに別の図である。 図５の実施形態を用いて行われた実験的試験の結果を示す図である。 図５の実施形態を用いて行われた別の実験的試験の結果を示す図である。 周波数センサが発生器の出力に設けられている場合の図２の再現図である。

本発明の一実施形態を図２および図３に示す。

これらの図は、発生器Ｇ、負荷ＣＨ、および発生器Ｇと負荷ＣＨとの間に配置されたインピーダンス整合のための回路１００を含むアセンブリ２００を示している。

インピーダンス整合のための回路１００は、少なくとも互いに異なる第１の周波数および第２の周波数を含む電源信号について、発生器Ｇと負荷ＣＨとの間で同時にインピーダンス整合を達成することができる。

このインピーダンス整合のための回路１００は、第１の周波数について発生器と負荷との間のインピーダンス整合を達成することができるインピーダンス整合ステージＳ１を備える。

このステージＳ１は、図１（ａ）に示すものと同様の回路Ｃ１を含む。ここで、例として、同調インピーダンスＺ_ＴＵＮＥは、直列のインダクタンスＬ_ｔｕｎｅとコンデンサＣ_ｔｕｎｅとの関連付けに対応し、さらに、負荷インピーダンスＺ_ＬＯＡＤは、負荷コンデンサＣ_ｌｏａｄに対応する。

インピーダンス整合のためのこの回路１００は、第２の周波数について発生器と負荷との間で同時にインピーダンス整合を達成することができる少なくとも１対の追加ステージＳ２，Ｓ’２をさらに含む。

より具体的には、一対の追加ステージＳ２，Ｓ’２は：
インピーダンス整合ステージＳ１の負荷インピーダンスＺ_ＬＯＡＤに関して並列に配置された負荷回路Ｃ２（例えば、コンデンサＣ_ｌｏａｄ）を備える第１の追加ステージＳ２であって、前記負荷回路Ｃ２は、少なくとも直列に配置されたインダクタＬ_{ｌｏａｄ２}およびコンデンサＣ_{ｌｏａｄ２}を備える、第１の追加ステージＳ２と、
インピーダンス整合ステージＳ１の負荷インピーダンスＺ_ＴＵＮＥに関して直列に配置された同調回路Ｃ’２（例えば、コンデンサＣ_ｔｕｎｅと直列のインダクタＬ_ｔｕｎｅ）を備える第２の追加ステージＳ’２であって、前記負荷同調Ｃ’２は、少なくとも並列に配置されたインダクタＬ’_{ｔｕｎｅ２}およびコンデンサＣ’_{ｔｕｎｅ２}を備える、第２の追加ステージＳ’２と、
を含み、
負荷および同調ステージＳ１はさらに、第１の追加ステージＳ２と第２の追加ステージＳ’２との間に配置されている。

実際には、次のステップは、各回路Ｃ１，Ｃ２，Ｃ’２で使用するコンデンサとインピーダンスの値を選択することである。これは特に負荷ＣＨの性質および特性に依存する。

図４（ａ）および図４（ｂ）を含む図４は、インピーダンス整合がどのように機能するかを説明するスミスチャートを特徴とする。

より具体的には、図４（ａ）は、本発明を実施していないスミスチャートである。この理由のために、整合は図３のＳ１タイプの単一ステージで達成され、したがって、発生器Ｇおよび負荷ＣＨに直接接続された図１（ａ）で定義された枠組みに含まれる。

そして、図４（ｂ）は、例えば図３に従って本発明を実施するスミスチャートである。

スミスチャート（アバカス）は、インピーダンス（Ｚ）またはアドミタンス（Ｙ＝１／Ｚ）の実数部および虚数部の値を示す。この表現は、インピーダンス整合に関する問題で主に使用される。実際、この表現は複素領域、より具体的には複素反射係数の平面（２Ｄ）で行われ、それらを区別するためにしばしばインピーダンス、アドミタンス、またはその両方を用いて正規化される。

ここで検討しているアプリケーションでは、５０オーム（最も一般的に使用されている）の値で、正規化インピーダンスを考慮に入れることができる。これは、図４（ａ）および４（ｂ）において、図の中央の小さな円に対応する。

図４（ａ）において、第１の周波数（基本）について、ステージＳ１の効果が注目される。例えば、インピーダンスについて、開始点は「周波数ｆでの初期インピーダンス」であり（ステージＳ１の前、したがって発生器の出力の位置）、矢印は従うべき方向を示す。これはあらゆる意味で従来型である。同様に図４（ｂ）において、「周波数２ｆでの初期インピーダンス」（ステージＳ１の前、したがって発生器の出力の位置）の点から開始して矢印に従って、周波数２ｆ（第１の高調波）で発生するすべてのものに注目する。

インピーダンス整合は、周波数２ｆに対して低品質である。

図４（ｂ）では、第１の周波数（基本）について、ステージＳ１（インピーダンスまたはアドミタンス）のみの効果、すなわちステージＳ２およびＳ’２を除いたものに注目する。例えば、インピーダンスについては、開始点は「周波数ｆにおける初期インピーダンス」であり、矢印は従うべき方向を示している。これは、図４（ａ）のこれらの条件下で起こることと同じである。同様に図４（ｂ）において、次に、１つの従来のステージＳ１のみで、すなわちステージＳ２およびＳ’２なしで（図２および図３）、周波数２ｆ（第１の高調波）で発生するすべてのものに注目する。例えば、インピーダンスについては、開始点は「周波数２ｆにおける初期インピーダンス」であり、矢印は従うべき方向を示している。この挙動は、図４（ａ）で前述した挙動と似ている。

そのため、周波数２ｆ（図４（ｂ）の一番上の小さい円）のインピーダンス整合は低品質である。

図４（ｂ）が図４（ａ）と著しく異なるのはここからである。

実際、同じ図４（ｂ）において、本発明によって提案されるように、周波数２ｆに対するステージＳ２およびＳ’２の実施の技術的効果が注目される。

動作点（アドミタンス、インピーダンス）は、この周波数２ｆに対して、ステージＳ１によって管理される周波数ｆのそれにもたらされる。したがって、周波数２ｆでのインピーダンス整合は、非常に高品質であり、単一周波数の場合（従来の構成）で達成されるのと同様の品質でさえある。

最後に、この図４（ｂ）において、周波数２ｆに対して達成されたインピーダンス整合は、周波数ｆにおけるインピーダンス整合に影響を及ぼさないことに留意されたい。これら２つの周波数でのインピーダンス整合の管理には独立性がある。この独立性は必ずしも絶対的なものではないが、ステージＳ２およびＳ’２における回路の周波数応答（品質係数「Ｑ」）の正確さによって決定され得る。

２つの異なる周波数を管理するように適合された図２および図３で提案された設計を、Ｎ（Ｎ＞２）個の異なる周波数に一般化することができる。

図５は、２つの第１の周波数とは異なる、第３の周波数（Ｎ＝３の場合）を管理する方法を実際に示す別の実施形態を示している。

この他の実施形態は、図３の実施形態に基づいており、２つの第１の周波数とは異なる、第３の周波数を処理するための構成要素をどこでどのように追加するかを示している。

したがって、上述のインピーダンス整合のための回路１００の構成要素に加えて、この場合に提供されるインピーダンス整合のための回路１００’は、前記第１および第２の周波数とは異なる第３の周波数について、発生器Ｇと負荷ＣＨとの間で同時にインピーダンス整合を達成することができる少なくとも１対の補助の追加ステージＳ３，Ｓ’３を備える。

より具体的には、前記少なくとも１対の補助の追加ステージＳ３，Ｓ’３が：
インピーダンス整合ステージＳ１の負荷インピーダンスＺ_ＬＯＡＤに関して並列に配置された負荷回路Ｃ３（例えば、コンデンサＣ_ｌｏａｄ）を備える第１の補助の追加ステージＳ３であって、前記負荷回路Ｃ３は、少なくとも直列に配置されたインダクタＬ_{ｌｏａｄ３}およびコンデンサＣ_{ｌｏａｄ３}を備える、第１の補助の追加ステージＳ３と、
インピーダンス整合ステージＳ１の負荷インピーダンスＺ_ＴＵＮＥに関して直列に配置された同調回路Ｃ’３（例えば、コンデンサＣ_ｔｕｎｅと直列のインダクタＬ_ｔｕｎｅ）を備える第２の補助の追加ステージＳ’３であって、前記負荷同調Ｃ’３は、少なくとも並列に配置されたインダクタＬ’_{ｔｕｎｅ３}およびコンデンサＣ’_{ｔｕｎｅ３}を備える、第２の補助の追加ステージＳ’３と、
を含み、
インピーダンス整合ステージＳ１および対になった補助の追加ステージＳ２，Ｓ’２によって形成されたアセンブリはさらに、第１の補助の追加ステージＳ３と第２の補助の追加ステージＳ’３との間に配置される。

実際には、回路Ｃ３とＣ’３のインダクタとコンデンサの値は、第３の周波数（例えば、３ｆ）に対して高品質のインピーダンス整合を保証するように選択される。

前述のように、これを他の周波数に一般化することができる（Ｎ＞３）。

その都度、その設計上、ステージＳ２に類似したステージを発生器Ｇの出力に追加しなければならず、また、その設計上、ステージＳ’２に類似したステージを負荷ＣＨの入力の前に追加しなければならない。

上述のインピーダンス整合のための回路１００，１００’を用いて、アセンブリ２００，２００’を構成することができ、前記アセンブリは：
負荷ＣＨと、
少なくとも第１の周波数および第２の周波数を含む電源信号を負荷に送信することができる発生器Ｇであって、周波数は互いに異なる、発生器Ｇと、
を備え、
前記アセンブリ２００，２００’は、発生器Ｇと負荷ＣＨとの間に配置された前述の請求項のいずれかによるインピーダンス整合のための回路１００，１００’をさらに備え、一方では、前記インピーダンス整合のための回路１００，１００’の最も外側の負荷回路Ｃ２，Ｃ３を含む第１の追加ステージＳ２，Ｓ３が発生器Ｇに接続され、他方では、前記インピーダンス整合のための回路１００，１００’の最も外側の同調回路Ｃ’２，Ｃ’３を含む第２の追加ステージＳ’２，Ｓ’３が負荷ＣＨに接続されている。

このアセンブリ２００，２００’では、第１の周波数を前記電源信号の基本周波数とすることができ、第２の周波数、および／または必要に応じて任意の追加の周波数はその高調波のうちの１つである。

負荷ＣＨは、容量結合プラズマ発生器でもあってもよい。あるいは、負荷ＣＨは、発生器Ｇのものとは異なる特性インピーダンス値を有する別の電気負荷、例えばアンテナ、ケーブル、および増幅器または絶縁回路、トランスデューサ、コイル、または誘導結合プラズマ反応器でもあってもよい。

図６は、図５に示されるインピーダンス整合のための回路１００’を用いて行われたデジタルシミュレーションの結果を示している。

図６は、図６（ａ）、図６（ｂ）、および図６（ｃ）からなり、図６（ｂ）および図６（ｃ）はそれぞれ周波数２ｆおよび３ｆに着目した図である。

このシミュレーションでは、以下の条件が考慮された。

図５の実施形態が基礎として使用される。

発生器Ｇは、５０オームの特性インピーダンスを有するようにモデル化されている。

負荷ＣＨに関する限り、それは容量結合プラズマ反応器の形態であり得る。そのため、周波数に応じてインピーダンスが可変になると考えられる。負荷ＣＨは、次の値でモデル化されている：
負荷の容量Ｃ_ＣＨ＝７００．１０^−１２（ファラド）；
負荷の抵抗Ｒ_ＣＨ＝５（オーム）；
負荷のインダクタンスＬ_ＣＨ＝１４．１０^−９（ヘンリー）。

電力の最適な伝送を可能にするために、５オームの負荷抵抗が提供されることに留意されたい。

回路Ｃ１（”ｍａｔｃｈｂｏｘ”）に関する限り、次の値でモデル化されている：
容量Ｃ_ｌｏａｄ＝７．１０^−１０（ファラド）；
容量Ｃ_ｔｕｎｅ＝３．３．１０^−９（ファラド）；
インダクタンスＬ_ｔｕｎｅ＝４．１０^−７（ヘンリー）。

回路Ｃ２に関する限り、次の値でモデル化されている：
容量Ｃ_{ｌｏａｄ２}＝５．３．１０^−１２（ファラド）；
インダクタンスＬ_{ｌｏａｄ２}＝６．７．１０^−６（ヘンリー）。

回路Ｃ’２に関する限り、次の値が使用される：
容量Ｃ’_{ｌｏａｄ２}＝１．３．１０^−８（ファラド）；
インダクタンスＬ’_{ｌｏａｄ２}＝２．７．１０^−９（ヘンリー）。

回路Ｃ３に関する限り、以下の値でモデル化されている：
容量Ｃ_{ｌｏａｄ３}＝１．９．１０^−１２（ファラド）；
インダクタンスＬ_{ｌｏａｄ３}＝７．９．１０^−６（ヘンリー）。

回路Ｃ’３に関する限り、次の値が使用される：
容量Ｃ’_{ｌｏａｄ３}＝１０^−８（ファラド）；
インダクタンスＬ’_{ｌｏａｄ３}＝１．５．１０^−９（ヘンリー）。

これらの値を確立するために、このアプローチはまず周波数ｆ（１３．５６ＭＨｚ）でインピーダンス整合を達成することからなる。この目的のために、図５の回路Ｃ１（ｍａｔｃｈｂｏｘ）のインダクタンスＬ_ｔｕｎｅおよびコンデンサＣ_ｌｏａｄ，Ｃ_ｔｕｎｅの値は、容易に達成可能なインダクタンス値を選択し、次いで各コンデンサの正確な容量値を計算することによって設定される。

次に、続いて、図５のインピーダンス整合のための回路１００’の回路Ｃ２，Ｃ’２，Ｃ３，Ｃ’３のコンデンサおよびインダクタの値は、周波数２ｆ（２７．１２ＭＨｚ）と３ｆ（４０．６８ＭＨｚ）で発生器Ｇのインピーダンス値は５０オームであるように設定され、これは、周波数ｆ（１３．５６ＭＨｚ）のインピーダンス整合条件にほとんどまたはまったく影響を与えない。回路Ｃ２，Ｃ’２，Ｃ３，Ｃ’３を追加した後、回路Ｃ１に対して調整は行われない。

図６は、信号の周波数（Ｈｚ）に基づいて発生器Ｇから見たインピーダンスの位相（ＰＨＡ，度）および振幅（ＡＭＰ，オーム）の変化を示している。周波数ｆ（１３．５６ＭＨｚ）、２ｆおよび３ｆにおいて、振幅ＡＭＰおよび位相ＰＨＡは、それぞれ５０オームおよび０°（点線を参照）に近い値を特徴とし、これにより、完全またはほぼ完全なインピーダンス整合が得られることに留意されたい。これは、これら３つの周波数ｆ、２ｆ、および３ｆについて同様のインピーダンス整合が達成され、このインピーダンス整合が高品質であることを意味する。

続いて、図５の実施形態を実施する実験設備を製造した。

実験設備には、図５（実際）のものと同様のインピーダンス整合のための回路１００’が設けられ、その負荷は、その抵抗、容量、およびインダクタンスを定義することによってモデル化された。次に、反射電力は、５０オームの特性インピーダンスを有する発生器の存在を仮定して、実験設備の入力（発生器が接続されている図５のアセンブリ２００’の入力）で測定された。

シミュレーションの結果が、インピーダンス整合のために実際の回路１００’の異なる回路Ｃ１，Ｃ２，Ｃ’２，Ｃ３，Ｃ’３の構成要素に対して使用可能な値を提供したことに留意されたい。

さらに、図７は、（Ｘ軸上の）周波数の関数として（Ｙ軸上に、注入電力の％で）この測定値を示している。

この場合およびデジタルシミュレーションでは、３つの谷の存在は、１５．２ＭＨｚ、２８．９ＭＨｚ、および４４．２ＭＨｚの周波数で注目されるべきであり、３つの周波数について同様の低い反射率値（約２２％の反射率）を有する。これは、実験的に、複数の周波数でのインピーダンス整合について本発明によって与えられる可能性を裏付けるものである。

これらの実験結果に関連して、周波数は正確には１３．５６ＭＨｚ、２７．１２ＭＨｚ、および４０．６８ＭＨｚではないが、それらはすべてより高い周波数に向かってわずかにオフセットされていることに留意されたい。これは、実装された実験設備内に寄生インダクタンスが存在するためである。これは、行われた実験的試験がデジタルシミュレーションの結果を確認するという事実に疑問を投げかけるものではない。

最後に、別の実験設備が実装された。

この他の実験設備は、今度は実際のプラズマ反応器を負荷として使用して、上記の実験設備を実装する。したがって、インピーダンス整合のための回路１００’は、図５に示されるものであることを理解されたい。

プラズマ反応器の特徴は以下の通りである。プラズマ反応器は、電極を備えた容量結合プラズマ（ＣＣＰ）反応器である。各電極は直径１０ｃｍのシリンダの形態である。一方の電極はアースに接続され、円筒形アースシールドで囲まれている。２つの電極間の距離は３ｃｍである。考えられる媒体はアルゴンで、圧力は２００ｍＴｏｒｒである。

図８は周波数（Ｘ軸）の関数としてプラズマ反応器の入力における電圧波形のフーリエ変換（相対振幅ｄＢ、Ｙ軸上）を示している。実験条件に適したセンサが利用できないため、反射電力は測定されなかった。

したがって、図８において、ＣＢ３曲線は、３つの周波数１ｆ、２ｆおよび３ｆについて高品質のインピーダンス整合が達成され得ることを示している。この図７はまた、インピーダンス整合が２つの周波数１ｆと２ｆ（曲線ＣＢ１）または１ｆと３ｆ（曲線ＣＢ２）に対してのみ達成され得ることを示している。

しかしながら、図８では、周波数ｆが約１０ＭＨｚであることに留意されたい。上記で説明したように、これは寄生インダクタンスの存在、および負荷として実際のプラズマ反応器を含むこの実験設備の実装のための不適切なケーブル接続に関する実際的な問題によるものである。

それにもかかわらず、これらの追加の実験結果は、デジタルシミュレーションによって、そして負荷がモデル化された実験設備を用いて得られたものを確認する。

本発明の目的のために、そして図１（ａ）の状況においては、負荷インピーダンスＺ_ＬＯＡＤおよび同調インピーダンスＺ_ＴＵＮＥをインピーダンス整合ステージＳ１のために提供することができ、これは、図３および図５でより具体的に提案されているものとは異なることにも留意されたい。例えば、Ｃ_ｔｕｎｅの後に、Ｌ_ｔｕｎｅおよびＣ_ｔｕｎｅと直列に補助インダクタンスを設けることができる（図３、図５、または図９）。別の例によれば、Ｌ_ｔｕｎｅを除去してＣ_ｔｕｎｅだけを残すことが可能である。この場合、複数の周波数での完全なインピーダンス整合を保証できないが、従来技術に関して複数の周波数での改善された同調は達成可能である。

本発明の目的のために、インピーダンス整合ステージＳ１に対して、図１（ｂ）または図１（ｃ）のものと同様の構成を実施することができることにも留意されたい。これらの場合、複数の周波数での完全なインピーダンス整合を保証できないが、従来技術に関して複数の周波数での改善された同調もまた達成可能である。

上記の説明は、周波数２ｆ、３ｆおよびそれ以降を処理することを可能にする回路に実装されたインダクタまたはコンデンサ値が一定である回路に関する。

しかしながら、回路Ｃ２，Ｃ’２，Ｃ３，Ｃ’３のうちの少なくとも１つに対して、これらの回路の、または調整可能な追加ステージＳ２，Ｓ’２；Ｓ３，Ｓ’３（違いはない）のうちの少なくとも１つのインダクタもしくはコンデンサのいずれかの値を実装することは特に興味深いことであり得る。これにより、回路１００，１００’は、特性インピーダンスが知られている（最も一般的な場合）かそうでないかを問わず、様々な種類の負荷ＣＨ（特に様々な種類のプラズマ反応器）に対してより用途が広くなる。

実際には、そして概して言えば、発生器Ｇの特性インピーダンスは固定されている（設計により知られている）。したがって、本発明は、関連する特性インピーダンス値を有する所与の負荷ＣＨについて、発生器Ｇのインピーダンスを考慮に入れた負荷ＣＨのインピーダンス整合を達成することにある。このため、上記の例では、発生器Ｇは５０オームのインピーダンス（最も一般的な場合）を有し、負荷は任意の値であり得るが、考慮される例では、その特性インピーダンスは容量Ｃ_ＣＨ＝７００．１０^−１２ファラドおよび抵抗Ｒ_ＣＨ＝５オームによってモデル化され得るようなものである。

しかし、本発明は、負荷ＣＨのインピーダンスが固定されている（設計によって知られている）場合にも適用され、負荷ＣＨのインピーダンスを考慮に入れた発生器Ｇのインピーダンス整合が必要とされる。したがって、上記の例を使用すると、負荷は容量Ｃ_ＣＨ＝７００．１０^−１２ファラドおよび抵抗Ｒ_ＣＨ＝５オームに対応する特性インピーダンスによって定義され、発生器Ｇは５０オームの抵抗でモデル化されることになる。これは、図１（ａ）、図１（ｂ）および図１（ｃ）のすべての図に当てはまる。この場合も、様々な容量およびインダクタンスに対して調整可能な値を有することの利点は、そのインピーダンスは知られている（最も一般的な場合、しかし決して珍しい場合ではなく、従来の場合は５０オームである）か否かにかかわらず、既知の特性インピーダンスを有する負荷ＣＨに対して発生器Ｇに適応することを可能にするので、明らかに実証されている。

最後に、本発明はいくつかの利点を有する。

本発明に従って提案された解決策は単一の発生器を実装し、効率的に動作するためには構成要素の数を少なくする必要がある。言い換えれば、Ｎ（Ｎ＞１）個の複数の周波数に対して、Ｎ個の発生器と、同じ数のインピーダンス整合のための回路と、Ｎ（Ｎ−１）個のフィルタとを設けることからなる解決策に関して、構成要素の数は大幅に削減され、コストも削減される。

さらに、本発明に従って提案された解決策は、インピーダンス整合のために既存の回路上に実装することができることに留意されたい。実際、例えば図３に示された基本設計を考慮すると、インピーダンス整合のための従来の回路（ステージＳ１のみ）に関して、その両側にステージＳ２およびステージＳ’２または他のステージを追加することが単に重要である。これは、国際公開第２０１３／１８６３８１号パンフレットに開示されている設計では考慮することができなかった。

最後に、発生器と負荷との間のインピーダンス整合のための回路１００，１００’の設計は、所与の周波数（例えば、高調波）に対する同調が他の周波数（例えば基本周波数）に対する同調から独立していることを意味する。国際公開第２０１３／１８６３８１号パンフレットに開示されている解決策に関して、インピーダンス整合性能は改善されている。

最後に、発生器Ｇとインピーダンス整合のための回路１００，１００’との間に、周波数センサＣＦを追加するように各アセンブリ２００、２００’を変更することができることを付け加えるべきである。アセンブリ２００への適用の場合、これは図９に示されている。

実際に、周波数センサを用いて、また容量結合プラズマ反応器を含む用途のために、前記アセンブリ２００，２００’を特定の方法で使用することができる。この実装形態では、単一周波数を含む電源信号が容量結合プラズマ発生器に向けて送信され、容量結合プラズマ反応器から戻ってきたときに周波数センサＣＦからの周波数データが分析されて、プラズマ反応器内で進行中のエッチングプロセスが完了したかどうかが決定される。

プラズマ反応器内で進行中のエッチングプロセスが完了したかどうかを決定するために既に様々な技術がある。これらの技術のうちの１つは、プラズマ不安定性に関連する高調波を検出するために周波数センサに依存している。しかしながら、インピーダンス整合のための従来の回路は単一の周波数しか受け入れないので、センサはインピーダンス整合のための回路とプラズマ反応器との間に配置され、それは測定を非常に複雑にする。

本発明によれば、周波数センサを発生器の出力に配置することができる。さらに、センサは基本モデルであり得る。

Claims (13)

1. 互いに異なる少なくとも１つの第１の周波数と１つの第２の周波数とを含む電源信号に対して発生器（Ｇ）と負荷（ＣＨ）との間で同時にインピーダンス整合を達成することができるインピーダンス整合のための回路（１００，１００’）において、前記回路（１００）は、前記第１の周波数について前記発生器と前記負荷との間でインピーダンス整合を達成することができるインピーダンス整合ステージ（Ｓ１）を含み、このステージ（Ｓ１）は、前記発生器（Ｇ）と前記負荷（ＣＨ）との間に直列に配置されるように意図された少なくとも１つの同調インピーダンス（Ｚ_ＴＵＮＥ）と、前記発生器（Ｇ）とアースとの間に配置されるように意図された負荷インピーダンス（Ｚ_ＬＯＡＤ）とを備えた回路（Ｃ１）を含み、
   インピーダンス整合のための前記回路（１００，１００’）は、前記第２の周波数について前記発生器と前記負荷との間で同時にインピーダンス整合を達成することができる少なくとも１対の追加ステージ（Ｓ２，Ｓ’２）をさらに含み、前記１対の追加ステージ（Ｓ２，Ｓ’２）は、
   前記インピーダンス整合ステージ（Ｓ１）の前記負荷インピーダンス（Ｚ_ＬＯＡＤ）に関して並列に配置された負荷回路（Ｃ２）を含む第１の追加ステージ（Ｓ２）であって、前記負荷回路（Ｃ２）は少なくとも直列に配置されたインダクタンス（Ｌ_{ｌｏａｄ２}）およびコンデンサ（Ｃ_{ｌｏａｄ２}）を備える、第１の追加ステージ（Ｓ２）と、
   前記インピーダンス整合ステージ（Ｓ１）の前記同調インピーダンス（Ｚ_ＴＵＮＥ）に関して直列に配置された同調回路（Ｃ’２）を含む第２の追加ステージ（Ｓ’２）であって、前記負荷回路（Ｃ’２）は少なくとも並列に配置されたインダクタンス（Ｌ’_{ｔｕｎｅ２}）およびコンデンサ（Ｃ’_{ｔｕｎｅ２}）を備える、第２の追加ステージ（Ｓ’２）と、
   を含み、
   前記インピーダンス整合ステージ（Ｓ１）はさらに、前記第１の追加ステージ（Ｓ２）と前記第２の追加ステージ（Ｓ’２）との間に配置されている
   ことを特徴とする、回路（１００，１００’）。
2. 前記回路が、前記第１および第２の周波数とは異なる第３の周波数について、前記発生器と前記負荷との間で同時にインピーダンス整合を達成することができる少なくとも１対の補助の追加ステージ（Ｓ３，Ｓ’３）を含み、前記少なくとも１対の補助の追加ステージ（Ｓ３，Ｓ’３）は、
   前記インピーダンス整合ステージ（Ｓ１）の前記負荷インピーダンス（Ｚ_ＴＵＮＥ）に関して並列に配置された負荷回路（Ｃ３）を備える第１の補助の追加ステージ（Ｓ３）であって、前記負荷回路（Ｃ３）は、少なくとも直列に配置されたインダクタンス（Ｌ_{ｌｏａｄ３}）およびコンデンサ（Ｃ_{ｌｏａｄ３}）を備える、第１の補助の追加ステージ（Ｓ３）と、
   前記インピーダンス整合ステージ（Ｓ１）の前記同調インピーダンス（Ｚ_ＴＵＮＥ）に関して直列に配置された同調回路（Ｃ’３）を備える第２の補助の追加ステージ（Ｓ’３）であって、前記負荷回路（Ｃ’３）は、少なくとも並列に配置されたインダクタンス（Ｌ’_{ｔｕｎｅ３}）およびコンデンサ（Ｃ’_{ｔｕｎｅ３}）を備える、第２の補助の追加ステージ（Ｓ’３）と、
   を含み、
   前記インピーダンス整合ステージ（Ｓ１）および前記１対の追加ステージ（Ｓ２，Ｓ’２）によって形成されたアセンブリはさらに、前記第１の補助の追加ステージ（Ｓ３）と前記第２の補助の追加（Ｓ’３）ステージとの間に配置される
   ことを特徴とする、請求項１に記載の回路（１００’）。
3. 前記追加ステージ（Ｓ２，Ｓ’２；Ｓ３，Ｓ’３）の少なくとも１つの前記インダクタンスまたは前記コンデンサの少なくともいずれかの値を調整することができることを特徴とする、請求項１または２に記載の回路（１００，１００’）。
4. 前記インピーダンス整合ステージ（Ｓ１）の前記回路（Ｃ１）が、前記発生器（Ｇ）と前記負荷（ＣＨ）との間に直列に配置されるように意図された同調インピーダンス（Ｚ_ＴＵＮＥ）と、前記発生器（Ｇ）と前記アースとの間に配置されるように意図された負荷インピーダンス（Ｚ_ＬＯＡＤ）とを含むことを特徴とする、請求項１から３のいずれか一項に記載の回路（１００，１００’）。
5. 前記同調インピーダンス（Ｚ_ＴＵＮＥ）が、コンデンサ（Ｃ_ｔｕｎｅ）と直列に配置されたインダクタンス（Ｌ_ｔｕｎｅ）を含み、前記負荷インピーダンス（Ｚ_ｌｏａｄ）がコンデンサ（Ｃ_ｌｏａｄ）を含むことを特徴とする、請求項４に記載の回路（１００，１００’）。
6. 前記同調インピーダンス（Ｚ_ＴＵＮＥ）が、コンデンサ（Ｃ_ｔｕｎｅ）と直列に配置されたインダクタ（Ｌ_ｔｕｎｅ）からなり、前記負荷インピーダンス（Ｚ_ｌｏａｄ）がコンデンサ（Ｃ_ｌｏａｄ）からなることを特徴とする、請求項５に記載の回路（１００，１００’）。
7. 前記回路（Ｃ１）が、前記負荷（ＣＨ）と前記アースとの間に配置されるように意図された別の負荷インピーダンス（Ｚ’_ＬＯＡＤ）をさらに含み、前記同調インピーダンス（Ｚ_ＴＵＮＥ）が前記２つの負荷インピーダンス（Ｚ_{ＬＯＡＤ，}Ｚ’_ＬＯＡＤ）の間に配置されるようにすることを特徴とする、請求項１から３のいずれか一項に記載の回路（１００，１００’）。
8. 前記回路（Ｃ１）が、前記発生器（Ｇ）と前記負荷（ＣＨ）との間に直列に配置されるように意図された別の同調インピーダンス（Ｚ’_ＴＵＮＥ）をさらに含み、前記負荷インピーダンス（Ｚ_ＬＯＡＤ）が前記２つの同調インピーダンス（Ｚ_ＴＵＮＥ，Ｚ’_ＴＵＮＥ）の間に配置されるようにすることを特徴とする、請求項１から３のいずれか一項に記載の回路（１００，１００’）。
9. 負荷（ＣＨ）と、
   少なくとも互いに異なる第１の周波数および第２の周波数を含む電源信号を前記負荷に送信することができる発生器（Ｇ）と、
   を備えた、アセンブリ（２００，２００’）において、
   前記アセンブリ（２００，２００’）は、前記発生器（Ｇ）と前記負荷（ＣＨ）との間に配置された請求項１から８のいずれかによるインピーダンス整合のための回路（１００，１００’）をさらに備え、一方では、前記インピーダンス整合のための回路（１００，１００’）の最も外側の負荷回路（Ｃ２，Ｃ３）を含む第１の追加ステージ（Ｓ２，Ｓ３）が前記発生器（Ｇ）に接続され、他方では、前記インピーダンス整合のための回路（１００，１００’）の最も外側の同調回路（Ｃ’２，Ｃ’３）を含む第２の追加ステージ（Ｓ’２，Ｓ’３）が前記負荷（ＣＨ）に接続されている
   ことを特徴とする、アセンブリ（２００，２００’）。
10. 前記第１の周波数が前記電源信号の基本周波数であり、前記第２の周波数、および必要に応じて任意の追加の周波数はその高調波のうちの１つであることを特徴とする、請求項９に記載のアセンブリ（２００，２００’）。
11. 前記発生器（Ｇ）と前記インピーダンス整合のための回路（１００、１００’）との間に配置された周波数センサ（ＣＦ）を含むことを特徴とする、請求項９または１０に記載のアセンブリ（２００，２００’）。
12. 前記負荷（ＣＨ）が容量結合プラズマ反応器であることを特徴とする、請求項９から１１のいずれか一項に記載のアセンブリ（２００，２００’）。
13. 前記発生器（Ｇ）が、単一周波数を含む電源信号を前記容量結合プラズマ発生器に向けて送信し、前記容量結合プラズマ反応器から戻ってきたときに前記周波数センサ（ＣＦ）からの周波数データが分析されて、前記プラズマ反応器内で進行中のエッチングプロセスが完了したかどうかが決定される、請求項１１または１２に記載のアセンブリ（２００，２００’）の使用。