JP2004242269A - 2周波整合回路 - Google Patents
2周波整合回路 Download PDFInfo
- Publication number
- JP2004242269A JP2004242269A JP2003153135A JP2003153135A JP2004242269A JP 2004242269 A JP2004242269 A JP 2004242269A JP 2003153135 A JP2003153135 A JP 2003153135A JP 2003153135 A JP2003153135 A JP 2003153135A JP 2004242269 A JP2004242269 A JP 2004242269A
- Authority
- JP
- Japan
- Prior art keywords
- matching
- frequency
- matching circuit
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】直列共振回路で表現される負荷1に対して、直列共振回路と並列共振回路を併用して整合回路3,4,5を形成するように構成した。これにより、第1及び第2の周波数のそれぞれの帯域内における反射係数の大きさが等リップル特性になるように定めることができるようになり、その結果、それぞれの周波数の帯域全体に渡り、反射波の発生を抑制することができる。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は、共振回路で表現される負荷と電源とのインピーダンス整合を図る2周波整合回路に関するものである。
【0002】
【従来の技術】
従来の2周波整合回路は、調整回路用インダクタL1と、補償回路用キャパシタC1と、整合回路用インダクタL2と、整合回路用キャパシタC2とを用いて構成され、第1及び第2の共振周波数において反射することなく、高周波信号を負荷であるアンテナに供給することができるように、上記インダクタやキャパシタの素子値が選定される(例えば、特許文献1参照)。
【0003】
一方、上記アンテナのようにリアクタンス成分を有する負荷に対して、無損失のインダクタやキャパシタなどの受動素子を接続して、ある純抵抗値に変換するインピーダンス整合は、所定の周波数の帯域全体に渡り実現させるのが理論的に不可能であることが知られている。また、所定の周波数帯域内の1つの周波数において、高周波信号の反射が零となるように完全な整合を図ると、所定の周波数帯域内のいずれかで反射が増大して伝送損失が増加してしまうことも知られている(例えば、非特許文献1,2参照)。
【0004】
【特許文献1】
特開平6−252791号公報(段落番号[0011]から[0013]、図1)
【非特許文献1】
R.M.Fano,“Theoretical limitations onthe broadband matching of arbitraryimpedances,”Journal of Franklin Institute,vol.249,pp.57−84 and 139−154,Jan.−Feb,1950.
【非特許文献2】
G.Matthaei,L.Young,E.M.T.Jones,“Microwave filters,impedance−matching networks,and coupling structures,”Artech House,New York,1980.
【0005】
【発明が解決しようとする課題】
従来の2周波整合回路は以上のように構成されており、所定の周波数帯域内の1つの周波数において、高周波信号の反射が零となるように完全な整合を図るため、所定の周波数帯域内のいずれかで反射が増大して伝送損失が増加してしまうなどの課題があった。
【0006】
この発明は上記のような課題を解決するためになされたもので、整合を図る2つの周波数のそれぞれの帯域全体に渡り、反射波の発生を抑制することができる2周波整合回路を得ることを目的とする。
【0007】
【課題を解決するための手段】
この発明に係る2周波整合回路は、共振回路で表現される負荷に対して、直列共振回路と並列共振回路を併用して整合手段を形成するようにしたものである。
【0008】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1による2周波整合回路を示す構成図であり、図において、負荷1はインダクタL及びキャパシタCから為る直列共振回路1aと抵抗R1bから構成され、負荷1は例えばアンテナとして用いられる。
第1の整合回路3はインダクタL1 b及びキャパシタC1 bから為る並列共振回路3aから構成され、負荷1の出力端子2と接続されている。第2の整合回路4は一端が接地されている直列共振回路4aと一端が接地されている並列共振回路4bの並列回路から為り、一端が第1の整合回路3と接続されている。なお、直列共振回路4aはインダクタL2 a及びキャパシタC2 aから為り、並列共振回路4bはインダクタL2 b及びキャパシタC2 bから為る。第3の整合回路5は直列共振回路5aと並列共振回路5bの直列回路から為り、一端が第2の整合回路4と接続されている。なお、直列共振回路5aはインダクタL3 a及びキャパシタC3 aから為り、並列共振回路5bはインダクタL3 b及びキャパシタC3 bから為る。
【0009】
電源7は理想電圧源7aと内部抵抗Rg7bから構成され、入力端子6と接続されている。
なお、図1の例では、第1の整合回路3、第2の整合回路4及び第3の整合回路5から整合手段が構成されている。
また、図1の例では、第1の整合回路3と入力端子6の間に、第2の整合回路4と第3の整合回路5が交互に複数個縦続されているものとし、出力端子2から入力端子6にかけて接続される整合回路の総数をN個(N≧1)とする。ただし、第2の整合回路4と第3の整合回路5の個数は必ずしも一致していなくてもよい。
【0010】
次に動作について説明する。
まず、インダクタLとキャパシタCによって決まる負荷1の共振周波数をf0とする。また、整合を図る2つの周波数のうち、低い方の周波数(以下、第1の整合周波数という)の帯域の下限の周波数をf1 L、上限の周波数をf2 L、下限周波数f1 Lと上限周波数をf2 Lの間の周波数をf0 Lとする。さらに、高い方の周波数(以下、第2の整合周波数という)の帯域の下限の周波数をf1 H、上限の周波数をf2 H、下限周波数f1 Hと上限周波数をf2 Hの間の周波数をf0 Hとする。
【0011】
このとき、上記の周波数が下記の関係式を満足するように設定する。
【数1】
【0012】
次に、第1の整合回路3、第2の整合回路4及び第3の整合回路5を構成するインダクタとキャパシタの値と、電源7の内部抵抗Rgの値とが下式を満足するように設定する。ただし、下記の数式群において、係数gi(i=2,3,・・・,N)、係数gN+1の値は、第1及び第2の整合周波数のそれぞれの帯域内における反射係数の大きさが等リップル特性になるように選定する。
【数2】
【0013】
このような伝送特性を与えるべく係数gi(i=2,3,・・・,N)と係数gN+1の値は、非特許文献2において示されている方法を利用して得ることができる。要約すると以下の通りである。
【0014】
まず、所定の周波数帯域内における最大の反射係数|Γ|maxは、負荷と周波数帯域幅から定まる係数δ(decrement)と、整合回路の総数N及びチェビシェフリップルHとを下記の数式群に代入することにより求めることができる。
【数3】
【0015】
次に、係数gi(i=2,3,・・・,N)と係数gN+1は、係数δと上記の数式群(3)に示された係数d,θとを下記の数式群に代入することにより求めることができる。
【数4】
【0016】
上記の数式群(3)において、係数δと整合回路の総数Nの各値が固定された場合、所定の周波数帯域内における最大の反射係数|Γ|maxは、チェビシェフリップルHのみに依存する。
この実施の形態1では、所定の周波数帯域内における最大の反射係数の大きさ|Γ|maxが最小になるチェビシェフリップルHを選択する。なお、係数δは下記の数式群から求める。
【数5】
【0017】
これにより、第1の整合回路3、第2の整合回路4及び第3の整合回路5を構成するインダクタとキャパシタの値と、電源7の内部抵抗Rgの値とが求められる。
【0018】
以上で明らかなように、この実施の形態1によれば、直列共振回路で表現される負荷1に対して、直列共振回路と並列共振回路を併用して整合回路3,4,5を形成するように構成したので、第1及び第2の整合周波数のそれぞれの帯域内における反射係数の大きさが等リップル特性になるように定めることができるようになり、その結果、それぞれの周波数の帯域全体に渡り、反射波の発生を抑制することができる効果を奏する。
【0019】
また、この実施の形態1によれば、整合回路の総数Nを多くすることにより、所定の周波数帯域内における最大の反射係数|Γ|maxを小さくすることができるため、反射量をより小さくすることができる効果を奏する。ただし、その限界値はe−πδとなる。
また、この実施の形態1によれば、インダクタとキャパシタを用いて、直列共振回路及び並列共振回路を形成するので、構成の複雑化を招くことなく、直列共振回路と並列共振回路を形成することができる効果を奏する。
さらに、共振回路により整合回路を構成したので、整合を図る2つの周波数の帯域全体に渡り、反射波の発生を抑制することができる効果を奏する。
【0020】
実施の形態2.
図2はこの発明の実施の形態2による2周波整合回路を示す構成図である。図3は図2の2周波整合回路における反射振幅の周波数特性を示す説明図であり、図4は図2の2周波整合回路の入力端子6における反射係数のスミスチャート上の軌跡を表す説明図である。図2において、図1と同一符号は同一または相当部分を示すので説明を省略する。
【0021】
次に動作について説明する。
この実施の形態2では、上記実施の形態1における2周波整合回路の伝送特性を具体的に説明する。
ここでは、説明の便宜上、整合を図る2つの周波数のうち、低い方の周波数を810−960MHz、高い方の周波数を1429−1522MHzとする。
上記の関係式(1)は、7つの周波数f1 L、f0 L、f2 L、f0、f1 H、f0 H、f2 Hをパラメータとして4つの式からなる。従って、7つの周波数のうち、3つの周波数を与えれば、残りの4つの周波数は関係式(1)から求められる。
【0022】
例えば、f1 Lを810MHz、f2 Lを960MHz、f0 Hを1429MHzと1522MHzの相乗平均値(1475MHz)とすると、関係式(1)より、残りの周波数は、f0 L=894MHz、f0=1148MHz、f1 H=1373MHz、f2 H=1627MHzとなる。
この実施の形態2における負荷1のインダクタL及びキャパシタCの値は、共振周波数が周波数f0=1148MHzと一致するように選択し、L=12.8nH、C=1.5pFとする。また、抵抗R=20Ωとする。
従って、上記の数式群(5)より、負荷1のQ値は4.64、係数δは0.61となる。
【0023】
係数δと整合回路の総数N(図2の場合、整合回路の総数Nは1)を上記の数式群(3)に代入し、上記の周波数範囲(810−960MHz、1373−1627MHz)において、最大の反射係数の大きさ|Γ|maxが最小となるチェビシェフリップルHを求めると1.18となる。従って、上記の数式群(4)から、g2=0.52と求められる。
【0024】
そして、上記の数式群(2)にしたがって整合回路を構成するインダクタ及びキャパシタの値と、電源7の内部抵抗Rgの値とを求めると、L1 b=3.29nH、C1 b=5.84pF、Rg=38.4Ωとなる。なお、所定の周波数帯域内における最大の反射係数の大きさ|Γ|maxは−5dBと計算される。
【0025】
以上により得られた2周波整合回路の反射係数の大きさ、即ち、反射振幅の周波数特性は図3に示すようになる。図3において、破線は設定した周波数帯域(810−960MHz、1429−1522MHz)の下限及び上限の周波数を表し、一点鎖線は−5dBの反射振幅を表している。図3に示すように、810−960MHz、1429−1522MHzにおいて、反射振幅が−5dB以下になっている。
【0026】
また、図4は入力端子6における反射係数のスミスチャート上の軌跡を示しており、図4において、太線は設定した周波数帯域における反射係数の軌跡を表し、破線は−5dBの反射振幅となる範囲を表している。図4に示すように、810−960MHz、1429−1522MHzの両周波数帯域における反射係数の軌跡は、破線で示した範囲内に位置している。
【0027】
この実施の形態2では、整合回路の総数Nが1であるものについて示したが、さらに整合回路を付加することで、さらに反射係数を小さくすることができる。
また、この実施の形態2では、周波数f1 L、f2 L、f0 Hを与えて、残りの周波数を関係式(1)を用いて求めるものについて示したが、周波数f1 L、f0 L、f2 L、f0、f1 H、f0 H、f2 Hは、関係式(1)を満たす範囲で自由に設定することができる。
【0028】
実施の形態3.
図5はこの発明の実施の形態3による2周波整合回路を示す構成図である。図6は図5の2周波整合回路における反射振幅の周波数特性を示す説明図であり、図7は図5の2周波整合回路の入力端子6における反射係数のスミスチャート上の軌跡を表す説明図である。図5において、図1と同一符号は同一または相当部分を示すので説明を省略する。
【0029】
次に動作について説明する。
この実施の形態3では、上記実施の形態1における2周波整合回路の伝送特性を具体的に説明する。
ここでは、説明の便宜上、整合を図る2つの周波数のうち、低い方の周波数を810−960MHz、高い方の周波数を1429−1522MHzとする。
上記の関係式(1)は、7つの周波数f1 L、f0 L、f2 L、f0、f1 H、f0 H、f2 Hをパラメータとして4つの式からなる。従って、7つの周波数のうち、3つの周波数を与えれば、残りの4つの周波数は関係式(1)から求められる。
【0030】
例えば、f1 Lを810MHz、f2 Lを960MHz、f0 Hを1429MHzと1522MHzの相乗平均値(1475MHz)とすると、関係式(1)より、残りの周波数は、f0 L=894MHz、f0=1148MHz、f1 H=1373MHz、f2 H=1627MHzとなる。
この実施の形態3における負荷1のインダクタL及びキャパシタCの値は、共振周波数が周波数f0=1148MHzと一致するように選択し、L=12.8nH、C=1.5pFとする。また、抵抗R=20Ωとする。
従って、上記の数式群(5)より、負荷1のQ値は4.64、係数δは0.61となる。
【0031】
係数δと整合回路の総数N(図5の場合、整合回路の総数Nは2)を上記の数式群(3)に代入し、上記の周波数範囲(810−960MHz、1373−1627MHz)において、最大の反射係数の大きさ|Γ|maxが最小となるチェビシェフリップルHを求めると0.26となる。従って、上記の数式群(4)から、g2=0.45、g3=1.91と求められる。
【0032】
そして、上記の数式群(2)にしたがって整合回路を構成するインダクタ及びキャパシタの値と、電源7の内部抵抗Rgの値とを求めると、L1 b=3.29nH、C1 b=5.84pF、L2 a=8.56nH、C2 a=2.25pF、L2 b=2.19nH、C2 b=8.77pF、Rg=38.3Ωとなる。なお、所定の周波数帯域内における最大の反射係数の大きさ|Γ|maxは−10dBと計算される。
【0033】
以上により得られた2周波整合回路の反射係数の大きさ、即ち、反射振幅の周波数特性は図6に示すようになる。図6において、破線は設定した周波数帯域(810−960MHz、1429−1522MHz)の下限及び上限の周波数を表し、一点鎖線は−10dBの反射振幅を表している。図6に示すように、810−960MHz、1429−1522MHzにおいて、反射振幅が−10dB以下になっている。
【0034】
また、図7は入力端子6における反射係数のスミスチャート上の軌跡を示しており、図7において、太線は設定した周波数帯域における反射係数の軌跡を表し、破線は−10dBの反射振幅となる範囲を表している。図7に示すように、810−960MHz、1429−1522MHzの両周波数帯域における反射係数の軌跡は、破線で示した範囲内に位置している。
【0035】
この実施の形態3では、整合回路の総数Nが2であるものについて示したが、さらに整合回路を付加することで、さらに反射係数を小さくすることができる。
また、この実施の形態3では、周波数f1 L、f2 L、f0 Hを与えて、残りの周波数を関係式(1)を用いて求めるものについて示したが、周波数f1 L、f0 L、f2 L、f0、f1 H、f0 H、f2 Hは、関係式(1)を満たす範囲で自由に設定することができる。
【0036】
実施の形態4.
図8はこの発明の実施の形態4による2周波整合回路を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
電源8は理想電圧源8aと内部抵抗Rg08bから構成され、インピーダンス変成器9は電源8の内部抵抗8bをインピーダンス変成させる機能を有している。
【0037】
次に動作について説明する。
VHF帯、UHF帯、マイクロ波帯などの高周波数帯において用いられる電源の内部抵抗は、75Ωや50Ωといったある特定の抵抗値とされている。
一方、上記実施の形態1〜3における2周波整合回路の電源7の内部抵抗Rgは負荷1の抵抗Rと係数gN+1により与えられる。係数gN+1は特定の負荷と所定の周波数帯域において、より小さな反射係数を得るための1つのパラメータとなっているため、上記の関係式(1)と数式群(2)から数式群(5)により得られる抵抗Rgの値は、必ずしも特定の内部抵抗Rg0の値と同一にならない。
そのため、理想トランスにより構成されるインピーダンス変成器9を用いて、電源8の内部抵抗Rg0の値を抵抗Rgの値へインピーダンス変成している。
【0038】
ここでは、内部抵抗Rg0を50Ωとし、上記実施の形態3において示した抵抗値Rg=38.3Ωへインピーダンス変成させるために、理想トランスの巻線比を1:√(Rg/Rg0)、即ち、1:0.88としている。
理想トランスは、周波数に依存せず、ある抵抗値からある抵抗値へインピーダンス変成させることができる特徴を有する。そのため、上記の巻線比を有するインピーダンス変成器9を電源8に接続することにより、電源7と等価の電源が得られ、図6及び図7に示した伝送特性が維持される。
【0039】
この実施の形態4によれば、特定の内部抵抗Rg0を有する電源8にインピーダンス変成器9を接続して内部抵抗Rg0をインピーダンス変成させるため、整合を図る2つの周波数の帯域全体に渡り、反射波の発生を抑制することができる効果を奏する。
【0040】
なお、この実施の形態4では、インピーダンス変成器9として理想トランスを用いるものについて示したが、1/4波長インピーダンス変成器や、それを複数個縦続接続させた多段インピーダンス変成器、または、インダクタとキャパシタによる低域通過形もしくは高域通過形のインピーダンス変成器とすることで、同等の伝送特性が得られる。
【0041】
実施の形態5.
図9はこの発明の実施の形態5による2周波整合回路を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
負荷11は一端が接地されている並列共振回路11aと一端が接地されているコンダクタG11bから構成され、並列共振回路11aはキャパシタC及びインダクタLから構成されている。負荷11は例えばアンテナとして用いられる。
【0042】
第4の整合回路13は一端が接地されている直列共振回路13aから為り、一端が負荷11の出力端子2と接続されている。直列共振回路13aはキャパシタC1 b及びインダクタL1 bから構成されている。第5の整合回路14は並列共振回路14aと直列共振回路14bの直列回路から為り、一端が第4の整合回路13と接続されている。並列共振回路14aはキャパシタC2 a及びインダクタL2 aから為り、直列共振回路14bはキャパシタC2 b及びインダクタL2 bから為る。第6の整合回路15は一端が接地されている並列共振回路15aと一端が接地されている直列共振回路15bの並列回路から為り、一端が第5の整合回路14と接続されている。並列共振回路15aはキャパシタC3 a及びインダクタL3 aから為り、直列共振回路15bはキャパシタC3 b及びインダクタL3 bから為る。
【0043】
なお、図9の例では、第4の整合回路13、第5の整合回路14及び第6の整合回路15から整合手段が構成されている。
また、図9の例では、第4の整合回路13と入力端子6の間に、第5の整合回路14と第6の整合回路15が交互に複数個縦続されているものとし、出力端子2から入力端子6にかけて接続される整合回路の総数をN個(N≧1)とする。ただし、第5の整合回路14と第6の整合回路15の個数は必ずしも一致していなくてもよい。
【0044】
次に動作について説明する。
まず、キャパシタCとインダクタLによって決まる負荷11の共振周波数をf0とする。また、整合を図る2つの周波数のうち、低い方の周波数(以下、第1の整合周波数という)の帯域の下限の周波数をf1 L、上限の周波数をf2 L、下限周波数f1 Lと上限周波数をf2 Lの間の周波数をf0 Lとする。さらに、高い方の周波数(以下、第2の整合周波数という)の帯域の下限の周波数をf1 H、上限の周波数をf2 H、下限周波数f1 Hと上限周波数をf2 Hの間の周波数をf0 Hとする。
このとき、上記の周波数が上記の関係式(1)を満足するように設定する。
【0045】
次に、第4の整合回路13、第5の整合回路14及び第6の整合回路15を構成するキャパシタとインダクタの値と、電源7の内部抵抗Rgの値とが下式を満足するように設定する。ただし、下記の数式群において、係数gi(i=2,3,・・・,N)、係数gN+1の値は、第1及び第2の整合周波数のそれぞれの帯域内における反射係数の大きさが等リップル特性になるように選定する。
【数6】
【0046】
このような伝送特性を与えるべく係数gi(i=2,3,・・・,N)と係数gN+1の値は、上記実施の形態1において示したのと同様の方法により得ることができる。
ただし、係数δは下記の数式群から求める。
【数7】
【0047】
これにより、第4の整合回路13、第5の整合回路14及び第6の整合回路15を構成するキャパシタとインダクタの値と、電源7の内部抵抗Rgの値とが求められる。
【0048】
以上で明らかなように、この実施の形態5によれば、並列共振回路で表現される負荷11に対して、並列共振回路と直列共振回路を併用して整合回路13,14,15を形成するように構成したので、第1及び第2の整合周波数のそれぞれの帯域内における反射係数の大きさが等リップル特性になるように定めることができるようになり、その結果、それぞれの周波数の帯域全体に渡り、反射波の発生を抑制することができる効果を奏する。
【0049】
また、この実施の形態5によれば、整合回路の総数Nを多くすることにより、所定の周波数帯域内における最大の反射係数|Γ|maxを小さくすることができるため、反射量をより小さくすることができる効果を奏する。ただし、その限界値はe−πδとなる。
また、この実施の形態5によれば、キャパシタとインダクタを用いて、並列共振回路及び直列共振回路を形成するので、構成の複雑化を招くことなく、並列共振回路と直列共振回路を形成することができる効果を奏する。
さらに、共振回路により整合回路を構成したので、整合を図る2つの周波数の帯域全体に渡り、反射波の発生を抑制することができる効果を奏する。
【0050】
実施の形態6.
図10はこの発明の実施の形態6による2周波整合回路を示す構成図である。図11は図10の2周波整合回路における反射振幅の周波数特性を示す説明図であり、図12は図10の2周波整合回路の入力端子6における反射係数のスミスチャート上の軌跡を表す説明図である。図10において、図9と同一符号は同一または相当部分を示すので説明を省略する。
【0051】
次に動作について説明する。
この実施の形態6では、上記実施の形態5における2周波整合回路の伝送特性を具体的に説明する。
ここでは、説明の便宜上、整合を図る2つの周波数のうち、低い方の周波数を810−960MHz、高い方の周波数を1429−1522MHzとする。
上記の関係式(1)は、7つの周波数f1 L、f0 L、f2 L、f0、f1 H、f0 H、f2 Hをパラメータとして4つの式からなる。従って、7つの周波数のうち、3つの周波数を与えれば、残りの4つの周波数は関係式(1)から求められる。
【0052】
例えば、f1 Lを810MHz、f2 Lを960MHz、f0 Hを1429MHzと1522MHzの相乗平均値(1475MHz)とすると、関係式(1)より、残りの周波数は、f0 L=894MHz、f0=1148MHz、f1 H=1373MHz、f2 H=1627MHzとなる。
この実施の形態6における負荷11のキャパシタC及びインダクタLの値は、共振周波数が周波数f0=1148MHzと一致するように選択し、C=6.4pF、L=3.0nHとする。また、コンダクタG=0.01Sとする。
従って、上記の数式群(7)より、負荷11のQ値は4.64、係数δは0.61となる。
【0053】
係数δと整合回路の総数N(図10の場合、整合回路の総数Nは1)を上記の数式群(3)に代入し、上記の周波数範囲(810−960MHz、1373−1627MHz)において、最大の反射係数の大きさ|Γ|maxが最小となるチェビシェフリップルHを求めると1.18となる。従って、上記の数式群(4)から、g2=0.52と求められる。
【0054】
そして、上記の数式群(6)にしたがって整合回路を構成するキャパシタ及びインダクタの値と、電源7の内部抵抗Rgの値とを求めると、C1 b=1.65pF、L1 b=11.68nH、Rg=52.1Ωとなる。なお、所定の周波数帯域内における最大の反射係数の大きさ|Γ|maxは−5dBと計算される。
【0055】
以上により得られた2周波整合回路の反射係数の大きさ、即ち、反射振幅の周波数特性は図11に示すようになる。図11において、破線は設定した周波数帯域(810−960MHz、1429−1522MHz)の下限及び上限の周波数を表し、一点鎖線は−5dBの反射振幅を表している。図11に示すように、810−960MHz、1429−1522MHzにおいて、反射振幅が−5dB以下になっている。
【0056】
また、図12は入力端子6における反射係数のスミスチャート上の軌跡を示しており、図12において、太線は設定した周波数帯域における反射係数の軌跡を表し、破線は−5dBの反射振幅となる範囲を表している。図12に示すように、810−960MHz、1429−1522MHzの両周波数帯域における反射係数の軌跡は、破線で示した範囲内に位置している。
【0057】
この実施の形態6では、整合回路の総数Nが1であるものについて示したが、さらに整合回路を付加することで、さらに反射係数を小さくすることができる。
また、この実施の形態6では、周波数f1 L、f2 L、f0 Hを与えて、残りの周波数を関係式(1)を用いて求めるものについて示したが、周波数f1 L、f0 L、f2 L、f0、f1 H、f0 H、f2 Hは、関係式(1)を満たす範囲で自由に設定することができる。
【0058】
実施の形態7.
図13はこの発明の実施の形態7による2周波整合回路を示す構成図である。図14は図13の2周波整合回路における反射振幅の周波数特性を示す説明図であり、図15は図13の2周波整合回路の入力端子6における反射係数のスミスチャート上の軌跡を表す説明図である。図13において、図9と同一符号は同一または相当部分を示すので説明を省略する。
【0059】
次に動作について説明する。
この実施の形態7では、上記実施の形態5における2周波整合回路の伝送特性を具体的に説明する。
ここでは、説明の便宜上、整合を図る2つの周波数のうち、低い方の周波数を810−960MHz、高い方の周波数を1429−1522MHzとする。
上記の関係式(1)は、7つの周波数f1 L、f0 L、f2 L、f0、f1 H、f0 H、f2 Hをパラメータとして4つの式からなる。従って、7つの周波数のうち、3つの周波数を与えれば、残りの4つの周波数は関係式(1)から求められる。
【0060】
例えば、f1 Lを810MHz、f2 Lを960MHz、f0 Hを1429MHzと1522MHzの相乗平均値(1475MHz)とすると、関係式(1)より、残りの周波数は、f0 L=894MHz、f0=1148MHz、f1 H=1373MHz、f2 H=1627MHzとなる。
この実施の形態7における負荷11のキャパシタC及びインダクタLの値は、共振周波数が周波数f0=1148MHzと一致するように選択し、C=6.4pF、L=3.0nHとする。また、コンダクタG=0.01Sとする。
従って、上記の数式群(7)より、負荷11のQ値は4.64、係数δは0.61となる。
【0061】
係数δと整合回路の総数N(図13の場合、整合回路の総数Nは2)を上記の数式群(3)に代入し、上記の周波数範囲(810−960MHz、1373−1627MHz)において、最大の反射係数の大きさ|Γ|maxが最小となるチェビシェフリップルHを求めると0.26となる。従って、上記の数式群(4)から、g2=0.45、g3=1.91と求められる。
【0062】
そして、上記の数式群(6)にしたがって整合回路を構成するキャパシタ及びインダクタの値と、電源7の内部抵抗Rgの値とを求めると、C1 b=1.65pF、L1 b=11.68nH、C2 a=4.23pF、L2 a=4.49nH、C2 b=1.10pF、L2 b=17.54nH、Rg=52.3Ωとなる。なお、所定の周波数帯域内における最大の反射係数の大きさ|Γ|maxは−10dBと計算される。
【0063】
以上により得られた2周波整合回路の反射係数の大きさ、即ち、反射振幅の周波数特性は図14に示すようになる。図14において、破線は設定した周波数帯域(810−960MHz、1429−1522MHz)の下限及び上限の周波数を表し、一点鎖線は−10dBの反射振幅を表している。図14に示すように、810−960MHz、1429−1522MHzにおいて、反射振幅が−10dB以下になっている。
【0064】
また、図15は入力端子6における反射係数のスミスチャート上の軌跡を示しており、図15において、太線は設定した周波数帯域における反射係数の軌跡を表し、破線は−10dBの反射振幅となる範囲を表している。図15に示すように、810−960MHz、1429−1522MHzの両周波数帯域における反射係数の軌跡は、破線で示した範囲内に位置している。
【0065】
この実施の形態7では、整合回路の総数Nが2であるものについて示したが、さらに整合回路を付加することで、さらに反射係数を小さくすることができる。
また、この実施の形態7では、周波数f1 L、f2 L、f0 Hを与えて、残りの周波数を関係式(1)を用いて求めるものについて示したが、周波数f1 L、f0 L、f2 L、f0、f1 H、f0 H、f2 Hは、関係式(1)を満たす範囲で自由に設定することができる。
【0066】
実施の形態8.
図16はこの発明の実施の形態8による2周波整合回路を示す構成図であり、図において、図8及び図9と同一符号は同一または相当部分を示すので説明を省略する。
【0067】
次に動作について説明する。
VHF帯、UHF帯、マイクロ波帯などの高周波数帯において用いられる電源の内部抵抗は、75Ωや50Ωといったある特定の抵抗値とされている。
一方、上記実施の形態5〜7における2周波整合回路の電源7の内部抵抗Rgは負荷11のコンダクタGと係数gN+1により与えられる。係数gN+1は特定の負荷と所定の周波数帯域において、より小さな反射係数を得るための1つのパラメータとなっているため、上記の関係式(1)と数式群(3)、(4)、(6)、(7)により得られる抵抗Rgの値は、必ずしも特定の内部抵抗Rg0の値と同一にならない。
そのため、理想トランスにより構成されるインピーダンス変成器9を用いて、電源8の内部抵抗Rg0の値を抵抗Rgの値へインピーダンス変成している。
【0068】
ここでは、内部抵抗Rg0を50Ωとし、上記実施の形態7において示した抵抗値Rg=52.3Ωへインピーダンス変成させるために、理想トランスの巻線比を1:√(Rg/Rg0)、即ち、1:1.02としている。
理想トランスは、周波数に依存せず、ある抵抗値からある抵抗値へインピーダンス変成させることができる特徴を有する。そのため、上記の巻線比を有するインピーダンス変成器9を電源8に接続することにより、電源7と等価の電源が得られ、図14及び図15に示した伝送特性が維持される。
【0069】
この実施の形態8によれば、特定の内部抵抗Rg0を有する電源8にインピーダンス変成器9を接続して内部抵抗Rg0をインピーダンス変成させるため、整合を図る2つの周波数の帯域全体に渡り、反射波の発生を抑制することができる効果を奏する。
【0070】
なお、この実施の形態8では、インピーダンス変成器9として理想トランスを用いるものについて示したが、1/4波長インピーダンス変成器や、それを複数個縦続接続させた多段インピーダンス変成器、または、インダクタとキャパシタによる低域通過形もしくは高域通過形のインピーダンス変成器とすることで、同等の伝送特性が得られる。
【0071】
【発明の効果】
以上のように、この発明によれば、共振回路で表現される負荷に対して、直列共振回路と並列共振回路を併用して整合手段を形成するように構成したので、整合を図る2つの周波数のそれぞれの帯域内における反射係数の大きさが等リップル特性になるように定めることができるようになり、その結果、それぞれの周波数の帯域全体に渡り、反射波の発生を抑制することができる効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1による2周波整合回路を示す構成図である。
【図2】この発明の実施の形態2による2周波整合回路を示す構成図である。
【図3】図2の2周波整合回路における反射振幅の周波数特性を示す説明図である。
【図4】図2の2周波整合回路の入力端子における反射係数のスミスチャート上の軌跡を表す説明図である。
【図5】この発明の実施の形態3による2周波整合回路を示す構成図である。
【図6】図5の2周波整合回路における反射振幅の周波数特性を示す説明図である。
【図7】図5の2周波整合回路の入力端子における反射係数のスミスチャート上の軌跡を表す説明図である。
【図8】この発明の実施の形態4による2周波整合回路を示す構成図である。
【図9】この発明の実施の形態5による2周波整合回路を示す構成図である。
【図10】この発明の実施の形態6による2周波整合回路を示す構成図である。
【図11】図10の2周波整合回路における反射振幅の周波数特性を示す説明図である。
【図12】図10の2周波整合回路の入力端子における反射係数のスミスチャート上の軌跡を表す説明図である。
【図13】この発明の実施の形態7による2周波整合回路を示す構成図である。
【図14】図13の2周波整合回路における反射振幅の周波数特性を示す説明図である。
【図15】図13の2周波整合回路の入力端子における反射係数のスミスチャート上の軌跡を表す説明図である。
【図16】この発明の実施の形態8による2周波整合回路を示す構成図である。
【符号の説明】
1 負荷、1a 直列共振回路、1b 抵抗、2 出力端子、3 第1の整合回路(整合手段)、3a 並列共振回路、4 第2の整合回路(整合手段)、4a 直列共振回路、4b 並列共振回路、5 第3の整合回路(整合手段)、5a 直列共振回路、5b 並列共振回路、6 入力端子、7 電源、7a 理想電圧源、7b 内部抵抗、8 電源、8a 理想電圧源、8b 内部抵抗、9 インピーダンス変成器、11 負荷、11a 並列共振回路、11b コンダクタ、13 第4の整合回路(整合手段)、13a 直列共振回路、14 第5の整合回路(整合手段)、14a 並列共振回路、14b 直列共振回路、15 第6の整合回路(整合手段)、15a 並列共振回路、15b 直列共振回路。
Claims (12)
- 共振回路で表現される負荷と電源間のインピーダンス整合を図る2周波整合回路において、上記負荷と電源の間に共振回路から為る整合手段を挿入して、上記負荷と電源間のインピーダンス整合を図ることを特徴とする2周波整合回路。
- 直列共振回路と抵抗が直列に接続された負荷と、内部抵抗を有する電源とのインピーダンス整合を図る場合、並列共振回路から為る第1の整合回路を用いて、整合手段を構成することを特徴とする請求項1記載の2周波整合回路。
- 直列共振回路と抵抗が直列に接続された負荷と、内部抵抗を有する電源とのインピーダンス整合を図る場合、並列共振回路から為り、上記負荷と接続された第1の整合回路と、一端が接地されている直列共振回路と一端が接地されている並列共振回路の並列回路から為り、一端が上記第1の整合回路と接続され、他端が上記電源と接続された第2の整合回路とを用いて、整合手段を構成することを特徴とする請求項1記載の2周波整合回路。
- 直列共振回路と抵抗が直列に接続された負荷と、内部抵抗を有する電源とのインピーダンス整合を図る場合、並列共振回路から為り、上記負荷と接続された第1の整合回路と、一端が接地されている直列共振回路と一端が接地されている並列共振回路の並列回路から為り、一端が上記第1の整合回路と接続された第2の整合回路と、直列共振回路と並列共振回路の直列回路から為り、一端が上記第2の整合回路と接続され、他端が上記電源と接続された第3の整合回路とを用いて、整合手段を構成することを特徴とする請求項1記載の2周波整合回路。
- 第1の整合回路と電源の間に、第2及び第3の整合回路を交互に複数個挿入したことを特徴とする請求項4記載の2周波整合回路。
- 一端が接地されている並列共振回路と抵抗が並列に接続された負荷と、内部抵抗を有する電源とのインピーダンス整合を図る場合、一端が接地されている直列共振回路から為る第4の整合回路を用いて、整合手段を構成することを特徴とする請求項1記載の2周波整合回路。
- 一端が接地されている並列共振回路と抵抗が並列に接続された負荷と、内部抵抗を有する電源とのインピーダンス整合を図る場合、一端が接地されている直列共振回路から為る第4の整合回路と、並列共振回路と直列共振回路の直列回路から為り、一端が上記第4の整合回路と接続され、他端が上記電源と接続された第5の整合回路とを用いて、整合手段を構成することを特徴とする請求項1記載の2周波整合回路。
- 一端が接地されている並列共振回路と抵抗が並列に接続された負荷と、内部抵抗を有する電源とのインピーダンス整合を図る場合、一端が接地されている直列共振回路から為る第4の整合回路と、並列共振回路と直列共振回路の直列回路から為り、一端が上記第4の整合回路と接続された第5の整合回路と、一端が接地されている並列共振回路と一端が接地されている直列共振回路の並列回路から為り、一端が上記第5の整合回路と接続され、他端が上記電源と接続された第6の整合回路とを用いて、整合手段を構成することを特徴とする請求項1記載の2周波整合回路。
- 第4の整合回路と電源の間に、第5及び第6の整合回路を交互に複数個挿入したことを特徴とする請求項8記載の2周波整合回路。
- インダクタとキャパシタを用いて直列共振回路及び並列共振回路を形成し、所定の周波数帯域内における反射係数の大きさが等リップル特性を有するように、上記インダクタ及びキャパシタの値と、電源の内部抵抗の値とを設定したことを特徴とする請求項1から請求項9のうちのいずれか1項記載の2周波整合回路。
- 電源の内部抵抗をインピーダンス変成させるインピーダンス変成器を設けたことを特徴とする請求項1から請求項10のうちのいずれか1項記載の2周波整合回路。
- 負荷がアンテナであることを特徴とする請求項1から請求項11のうちのいずれか1項記載の2周波整合回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003153135A JP4216124B2 (ja) | 2002-12-12 | 2003-05-29 | 2周波整合回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002361215 | 2002-12-12 | ||
JP2003153135A JP4216124B2 (ja) | 2002-12-12 | 2003-05-29 | 2周波整合回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004242269A true JP2004242269A (ja) | 2004-08-26 |
JP4216124B2 JP4216124B2 (ja) | 2009-01-28 |
Family
ID=32964520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003153135A Expired - Fee Related JP4216124B2 (ja) | 2002-12-12 | 2003-05-29 | 2周波整合回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4216124B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7564321B2 (en) | 2007-04-09 | 2009-07-21 | Panasonic Corporation | Dual-frequency matching circuit |
US7564322B1 (en) | 2007-08-29 | 2009-07-21 | Panasonic Corporation | Dual-frequency matching circuit |
US7570131B2 (en) | 2007-04-09 | 2009-08-04 | Panasonic Corporation | Dual-frequency matching circuit |
US7573352B2 (en) | 2007-08-29 | 2009-08-11 | Panasonic Corporation | Dual-frequency matching circuit |
JP2011055258A (ja) * | 2009-09-02 | 2011-03-17 | Murata Mfg Co Ltd | アンテナ装置 |
JP2012505580A (ja) * | 2008-10-08 | 2012-03-01 | エプコス アーゲー | 平面アンテナ用のインピーダンス整合回路 |
EP2418772A3 (en) * | 2010-08-09 | 2014-10-01 | NTT DoCoMo, Inc. | Variable impedance matching circuit |
JP2014239486A (ja) * | 2008-05-21 | 2014-12-18 | クゥアルコム・テクノロジーズ・インコーポレイテッド | インピーダンス整合回路 |
TWI478492B (zh) * | 2012-01-17 | 2015-03-21 | Richwave Technology Corp | 匹配電路系統 |
CN104577359A (zh) * | 2013-10-28 | 2015-04-29 | 希迪普公司 | 天线装置 |
KR20190086679A (ko) * | 2016-11-08 | 2019-07-23 | 쌩뜨레 나티오날 데 라 르세르쉬 생띠끄 (씨. 엔. 알. 에스) | 다중 주파수에서의 제너레이터와 부하 사이의 임피던스 정합을 위한 회로, 이러한 회로를 포함하는 어셈블리 및 관련 용도 |
JPWO2020208813A1 (ja) * | 2019-04-12 | 2021-04-30 | 三菱電機株式会社 | ドハティ増幅回路 |
-
2003
- 2003-05-29 JP JP2003153135A patent/JP4216124B2/ja not_active Expired - Fee Related
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7564321B2 (en) | 2007-04-09 | 2009-07-21 | Panasonic Corporation | Dual-frequency matching circuit |
US7570131B2 (en) | 2007-04-09 | 2009-08-04 | Panasonic Corporation | Dual-frequency matching circuit |
US7564322B1 (en) | 2007-08-29 | 2009-07-21 | Panasonic Corporation | Dual-frequency matching circuit |
US7567144B2 (en) | 2007-08-29 | 2009-07-28 | Panasonic Corporation | Dual-frequency matching circuit |
US7573352B2 (en) | 2007-08-29 | 2009-08-11 | Panasonic Corporation | Dual-frequency matching circuit |
US7573351B1 (en) | 2007-08-29 | 2009-08-11 | Panasonic Corporation | Dual-frequency matching circuit |
US7579924B2 (en) | 2007-08-29 | 2009-08-25 | Panasonic Corporation | Dual-frequency matching circuit |
US7639099B2 (en) | 2007-08-29 | 2009-12-29 | Panasonic Corporation | Dual-frequency matching circuit |
JP2014239486A (ja) * | 2008-05-21 | 2014-12-18 | クゥアルコム・テクノロジーズ・インコーポレイテッド | インピーダンス整合回路 |
JP2012505580A (ja) * | 2008-10-08 | 2012-03-01 | エプコス アーゲー | 平面アンテナ用のインピーダンス整合回路 |
US8760239B2 (en) | 2008-10-08 | 2014-06-24 | Qualcomm Technologies, Inc. | Impedance matching circuit for matching planar antennas |
JP2011055258A (ja) * | 2009-09-02 | 2011-03-17 | Murata Mfg Co Ltd | アンテナ装置 |
EP2418772A3 (en) * | 2010-08-09 | 2014-10-01 | NTT DoCoMo, Inc. | Variable impedance matching circuit |
TWI478492B (zh) * | 2012-01-17 | 2015-03-21 | Richwave Technology Corp | 匹配電路系統 |
US9148112B2 (en) | 2012-01-17 | 2015-09-29 | Richwave Technology Corp. | Matching circuit system |
JP2015089129A (ja) * | 2013-10-28 | 2015-05-07 | 株式会社 ハイヂィープ | アンテナ装置 |
CN104577359A (zh) * | 2013-10-28 | 2015-04-29 | 希迪普公司 | 天线装置 |
JP2017046360A (ja) * | 2013-10-28 | 2017-03-02 | 株式会社 ハイディープHiDeep Inc. | アンテナ装置 |
US10074903B2 (en) | 2013-10-28 | 2018-09-11 | Hideep Inc. | Antenna apparatus |
KR20190086679A (ko) * | 2016-11-08 | 2019-07-23 | 쌩뜨레 나티오날 데 라 르세르쉬 생띠끄 (씨. 엔. 알. 에스) | 다중 주파수에서의 제너레이터와 부하 사이의 임피던스 정합을 위한 회로, 이러한 회로를 포함하는 어셈블리 및 관련 용도 |
JP2019537831A (ja) * | 2016-11-08 | 2019-12-26 | サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィック | 複数の周波数で発生器と負荷との間のインピーダンス整合をとるための回路、そのような回路を含むアセンブリ、および関連する使用 |
JP7097376B2 (ja) | 2016-11-08 | 2022-07-07 | サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィック | 複数の周波数で発生器と負荷との間のインピーダンス整合をとるための回路、そのような回路を含むアセンブリ、および関連する使用 |
KR102494085B1 (ko) * | 2016-11-08 | 2023-01-30 | 쌩뜨레 나티오날 데 라 르세르쉬 생띠끄 | 다중 주파수에서의 제너레이터와 부하 사이의 임피던스 정합을 위한 회로, 이러한 회로를 포함하는 어셈블리 및 관련 용도 |
JPWO2020208813A1 (ja) * | 2019-04-12 | 2021-04-30 | 三菱電機株式会社 | ドハティ増幅回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4216124B2 (ja) | 2009-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101263630B (zh) | 滤波器和使用该滤波器的无线电通信设备 | |
US7839232B2 (en) | Broadband transmission line transformer | |
US6828881B2 (en) | Stacked dielectric filter | |
US5515015A (en) | Transceiver duplex filter utilizing saw filter | |
US8115572B2 (en) | Tunable matching network circuit topology selection | |
US6300849B1 (en) | Distributed element filter | |
JP4216124B2 (ja) | 2周波整合回路 | |
JP6052616B2 (ja) | レクテナ装置及び受電整流方法 | |
CN111030639A (zh) | 一种椭圆型声表面波滤波器 | |
US7495531B2 (en) | Filter and radio communication apparatus using the same | |
US20070236305A1 (en) | Compact RF circuit with high common mode attenuation | |
US8018305B2 (en) | Electronic component | |
JP2008054174A (ja) | 90度ハイブリッド回路 | |
JP3964078B2 (ja) | 分布定数フィルタ | |
CN115208441B (zh) | 天线网络及相关电子装置 | |
JP2018186372A (ja) | インピーダンス変成回路 | |
Guo et al. | Dual-band impedance transformer based on general coupled-resonator filter theory | |
Rhea | The yin-yang of matching: Part 2—Practical matching techniques | |
Kittiwittayapong et al. | Design of miniaturized impedance transformers using quarter-wave-like transformers implemented by asymmetric compact microstrip resonant cells | |
Kittiwittayapong et al. | Wideband Impedance Matching Using Quarter-Wave-Like-Transformers Implemented by Asymmetric Compact Microstrip Resonant Cells | |
JPH04233815A (ja) | 可変特性インピーダンス伝送線路変成器および特性インピーダンスを変更する方法 | |
RU2805010C1 (ru) | Делитель высокочастотных сигналов | |
JP2000341071A (ja) | 分布定数フィルタ | |
JP2021164076A (ja) | 電磁界結合型フィルタ | |
JP6524486B2 (ja) | 電力分配合成回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071022 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071022 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071022 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081105 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |