JP2018186372A - インピーダンス変成回路 - Google Patents

Abstract

【課題】インピーダンス変成回路の段数を増やさずに、信号源と負荷とのインピーダンス不整合に起因する電力損失を軽減する。
【解決手段】インピーダンス変成回路１００は、第１コイル１１１ａと第２コイル１１１ｂと第１キャパシタ１１２ａと第２キャパシタ１１２ｂとを備える。第１キャパシタ１１２ａは、第１コイル１１１ａに対してシャント接続されている。第２コイル１１１ｂは、第１コイル１１１ａに直列に接続されている。また、第２コイル１１１ｂは、第１コイル１１１ａが巻かれている向きとは逆向きに巻かれている。第２キャパシタ１１２ｂは、第２コイル１１１ｂに対してシャント接続されている。
【選択図】図１

Description

本発明は、信号源と負荷とのインピーダンス不整合に起因する電力損失を軽減するためのインピーダンス変成回路に関するものである。

インピーダンス変成回路として、低域通過型の多段回路が広く用いられてきた。
低域通過型の多段回路は、直列インダクタとシャントキャパシタとが繰り返し縦続に接続されることで構成される。
直列インダクタは、信号線に対して直列に接続されたインダクタである。
シャントキャパシタは、信号線と地板との間にいわゆるシャントに接続されたキャパシタである。シャントは、信号線と地板との間に素子を接続することである。

非特許文献１は、信号源のインピーダンスＺ_０と負荷のインピーダンスＲ_ＬとがＺ_０≠Ｒ_Ｌという関係になる場合の不整合損を低減するためのインピーダンス変成回路として、はしご型回路を開示している。このはしご型回路は、直列インダクタとシャントキャパシタとが繰り返し縦続に接続されることで構成される。
非特許文献１には、直列インダクタのインダクタンスおよびシャントキャパシタのキャパシタンスが、インピーダンス変成比Ｚ_０／Ｒ_Ｌと、整合帯域幅と、所望の不整合損と、回路の伝達関数と、回路の段数とによって一意的に定まることが記載されている。
不整合損は、インピーダンス不整合に起因する電力損失である。インピーダンス不整合に起因する電力損失は、信号源から伝送された電力のうち負荷に伝送されずに負荷側から反射して戻ってくる電力の量（反射量）である。

非特許文献１に開示されたインピーダンス変成回路は、インダクタとキャパシタとから成る集中定数回路である。
集中定数回路においてインダクタを伝送線路に置き換えてキャパシタを先端開放スタブに置き換えることにより、分布定数回路を近似的に実現することができる。

Ｙ． Ｓ． Ｚｈｕ， ａｎｄ Ｗ． Ｋ． Ｃｈｅｎ， "Ｌｏｗ−ｐａｓｓ ｉｍｐｅｄａｎｃｅ ｔｒａｎｓｆｏｒｍａｔｉｏｎ ｎｅｔｗｏｒｋｓ，" ＩＥＥ Ｐｒｏｃｅｅｄｉｎｇｓ−Ｃｉｒｃｕｉｔｓ， Ｄｅｖｉｃｅｓ ａｎｄ Ｓｙｓｔｅｍｓ， ｖｏｌ． １４４， ｐｐ． ２８４−２８８， １９９７．

非特許文献１に開示されたインピーダンス変成回路において、インピーダンス変成比Ｚ_０／Ｒ_Ｌあるいは整合帯域幅が大きくなるにつれて、不整合損が大きくなる。不整合損を所望の値以下に低減するためには、回路の段数を増やす必要がある。しかし、回路の段数を増やすと、回路が複雑化してしまい、また、回路の寸法が大きくなってしまう。

本発明は、インピーダンス変成回路の段数を増やさずに、信号源と負荷とのインピーダンス不整合に起因する電力損失を軽減できるようにすることを目的とする。

本発明のインピーダンス変成回路は、
第１コイルと、
前記第１コイルに対してシャント接続された第１キャパシタと、
前記第１コイルに直列に接続されたコイルであって前記第１コイルが巻かれている向きとは逆向きに巻かれているコイルである第２コイルと、
前記第２コイルに対してシャント接続された第２キャパシタとを備える。

本発明によれば、インピーダンス変成回路の段数を増やさずに、信号源と負荷とのインピーダンス不整合に起因する電力損失を軽減することができる。

実施の形態１におけるインピーダンス変成回路１００の構成図。 実施の形態１におけるインピーダンス変成回路１００の等価回路１２０を示す図。 実施の形態１におけるインピーダンス変成回路１００の等価回路１３０を示す図。 従来のインピーダンス変成回路を示す図。 実施の形態１における等価回路１２０の反射特性を示す図。 従来のインピーダンス変成回路の具体例を示す図。 実施の形態１における等価回路１２０の反射特性を示す図。 実施の形態２におけるインピーダンス変成回路２００の構成図。 実施の形態２におけるインピーダンス変成回路２００の等価回路２２０を示す図。 実施の形態２における等価回路２２０の反射特性を示す図。

実施の形態および図面において、同じ要素および対応する要素には同じ符号を付している。同じ符号が付された要素の説明は適宜に省略または簡略化する。図中の矢印はデータの流れ又は処理の流れを主に示している。

実施の形態１．
インピーダンス変成回路の段数を増やさずに、信号源と負荷とのインピーダンス不整合に起因する電力損失を軽減するための形態について、図１から図７に基づいて説明する。

＊＊＊構成の説明＊＊＊
図１に基づいて、インピーダンス変成回路１００の構成を説明する。
インピーダンス変成回路１００は、信号源１０１と負荷１０２との間に接続されるインピーダンス変成回路である。
信号源１０１は、純抵抗の内部インピーダンスを有する信号源である。
負荷１０２は、純抵抗とみなせる負荷である。
例えば、インピーダンス変成回路１００が無線送信装置に使用される場合、信号源１０１は増幅器およびフィルタなどを有する送信機であり、負荷１０２はアンテナである。この場合、送信機およびアンテナのインピーダンスは、そのリアクタンス成分が十分小さく、純抵抗とみなせるものとする。

インピーダンス変成回路１００は、第１端子１１４ａと第２端子１１４ｂとを備える。
さらに、インピーダンス変成回路１００は、第１コイル１１１ａと第２コイル１１１ｂと第１キャパシタ１１２ａと第２キャパシタ１１２ｂとを備える。
コイルはインダクタとも呼ばれる。キャパシタはコンデンサとも呼ばれる。

第１端子１１４ａは、信号源１０１に接続される端子である。
第２端子１１４ｂは、負荷１０２に接続される端子である。

第１コイル１１１ａは、第２コイル１１１ｂに直列に接続されている。また、第１コイル１１１ａは、第２コイル１１１ｂが巻かれている向きとは逆向きに巻かれている。
第２コイル１１１ｂは、第１コイル１１１ａに直列に接続されている。また、第２コイル１１１ｂは、第１コイル１１１ａが巻かれている向きとは逆向きに巻かれている。
第１コイル１１１ａと第２コイル１１１ｂとは、互いに電磁結合するように同一軸線上に配置されている。つまり、第１コイル１１１ａの軸と第２コイル１１１ｂの軸とを揃えて、第１コイル１１１ａと第２コイル１１１ｂとが配置されている。
第１コイル１１１ａと第２コイル１１１ｂとは、互いに近接している。

第１キャパシタ１１２ａは、第１コイル１１１ａに対してシャント接続されている。具体的には、第１キャパシタ１１２ａは、端部１１３ａと地板との間に配置されている。つまり、第１キャパシタ１１２ａは接地されている。
第２キャパシタ１１２ｂは、第２コイル１１１ｂに対してシャント接続されている。具体的には、第２キャパシタ１１２ｂは、端部１１３ｂと地板との間に配置されている。つまり、第２キャパシタ１１２ｂは接地されている。

端部１１３ａは、第１コイル１１１ａの両端のうちの第１端子１１４ａに接続される方の端部である。
端部１１３ｂは、第１コイル１１１ａの両端のうちの第２コイル１１１ｂに接続される方の端部、または、第２コイル１１１ｂの両端のうちの第１コイル１１１ａに接続される方の端部である。
端部１１３ｃは、第２コイル１１１ｂの両端のうちの第２端子１１４ｂに接続される方の端部である。

インピーダンスＺ_０は、信号源１０１のインピーダンスである。
インピーダンスＲ_Ｌは、負荷１０２のインピーダンスである。

電流ｉ_ａは、信号源１０１から流れる電流である。
電流ｉ_ｂは、負荷１０２に流れる電流である。
電流ｉ_ａの向きおよび電流ｉ_ｂの向きは破線の矢印で示している。

磁界Ｈ_ａは、電流ｉ_ａが第１コイル１１１ａに流れたときに第１コイル１１１ａに発生する磁界である。
磁界Ｈ_ｂは、電流ｉ_ｂが第２コイル１１１ｂに流れたときに第２コイル１１１ｂに発生する磁界である。
磁界Ｈ_ａの向きおよび磁界Ｈ_ｂの向きは一点鎖線の矢印で示している。

第１コイル１１１ａと第２コイル１１１ｂとは互いに逆向きに巻かれているため、磁界Ｈ_ａと磁界Ｈ_ｂとが互いに相殺する。
その結果、インピーダンス変成回路１０は、負の相互インダクタンスを含むことになる。

インピーダンス変成回路１００の段数は４である。
回路の段数は、コイルおよびキャパシタの総数である。

＊＊＊動作の説明＊＊＊
図２に基づいて、等価回路１２０を説明する。
等価回路１２０は、インピーダンス変成回路１００の等価回路である。
等価回路１２０は、キャパシタ１２１とインダクタ１２２とキャパシタ１２３とインダクタ１２４とを備える。等価回路１２０の段数は４である。
キャパシタ１２１は、容量Ｃ_１を有するキャパシタであり、インダクタ１２２に対してシャント接続されている。キャパシタ１２１は、インピーダンス変成回路１００における第１キャパシタ１１２ａに相当する。
インダクタ１２２は、インダクタンスＬ_２を有するインダクタである。インダクタ１２２は、インピーダンス変成回路１００における第１コイル１１１ａに相当する。
キャパシタ１２３は、容量Ｃ_３を有するキャパシタであり、インダクタ１２４に対してシャント接続されている。キャパシタ１２３は、インピーダンス変成回路１００における第２キャパシタ１１２ｂに相当する。
インダクタ１２４は、インダクタンスＬ_４を有するインダクタであり、インダクタ１２２に直列に接続されている。インダクタ１２４は、インピーダンス変成回路１００における第２コイル１１１ｂに相当する。

等価回路１２０は、インダクタ１２２とインダクタ１２４とによって負の相互インダクタンス（−Ｍ）を生じる。

図３に基づいて、等価回路１３０を説明する。
等価回路１３０は、等価回路１２０の相互インダクタンス（−Ｍ）に対して回路理論に基づく等価変換を施すことによって得られる回路である。
キャパシタ１３１は、容量Ｃ_１を有するキャパシタであり、インダクタ１３２に対してシャント接続されている。
インダクタ１３２は、インダクタンス（Ｌ_２＋Ｍ）を有するインダクタである。
キャパシタ１３３は、容量Ｃ_３を有するキャパシタであり、インダクタ１３５に直列に接続されている。
インダクタ１３４は、インダクタンス（Ｌ４＋Ｍ）を有するインダクタであり、インダクタ１３２に直列に接続されている。
インダクタ１３５は、インダクタンス（−Ｍ）を有するインダクタである。
インダクタ１３５およびキャパシタ１３３は、インダクタ１３４に対してシャント接続されている。

等価回路１３０において、インダクタ１３５によって、負のインダクタンス（−Ｍ）が等価的に実現されている。
一般的に単一のインダクタが受動素子を構成する場合、そのインダクタンスは常に正の値であり、負のインダクタンスを実現することはできない。しかし、インダクタ間の相互インダクタンスを負にすることは可能である。その結果として、別の正のインダクタンスを必ず含みはするが負のインダクタンスを等価的に実現することができる。

＊＊＊実施の形態１の効果＊＊＊
インピーダンス変成回路１００のように負のインダクタンスが追加されることにより、従来のインピーダンス変成回路よりも優れた整合特性が得られる。

図４に基づいて、従来のインピーダンス変成回路を説明する。
従来のインピーダンス変成回路は、ｎ個のインダクタとｎ個のキャパシタとを備える。
ｎ個のインダクタは、直列に接続されている。ｎ個のインダクタにおける巻き線の向きは全て同じである。
第ｘ段のキャパシタは、第ｘ＋１段のインダクタに対してシャント接続されている。
従来のインピーダンス変成回路は、正のインダクタンスを含むが負のインダクタンスを含まない。

図５に基づいて、インピーダンス変成回路１００の等価回路１２０と従来のインピーダンス変成回路とのそれぞれの反射特性を比較する。
図５の（Ａ）は、インピーダンス変成回路１００の等価回路１２０と従来のインピーダンス変成回路とのそれぞれの反射特性を示すグラフである。実線が等価回路１２０の反射特性を示しており、破線が従来のインピーダンス変成回路の反射特性を示している。等価回路１２０と従来のインピーダンス変成回路とのそれぞれの段数は共に４である。信号源のインピーダンスＺ_０は５０オームであり、負荷のインピーダンスＲ_Ｌは５オームである。整合帯域は０．５ギガヘルツから１．５ギガヘルツまでの帯域である。
図５の（Ｂ）は、インピーダンス変成回路１００の等価回路１２０と従来のインピーダンス変成回路とのそれぞれの素子の特性値を示す表である。「実施の形態」の行はインピーダンス変成回路１００の等価回路１２０における素子の特性値を示しており、「従来」の行は従来のインピーダンス変成回路における素子の特性値を示している。容量Ｃ_ｘは第ｘ段のキャパシタの容量であり、インダクタンスＬ_ｘ＋１は第ｘ＋１段のインダクタのインダクタンスである。相互インダクタンスＭは、第２段のインダクタと第４段のインダクタとの相互インダクタンスである。
インダクタ結合係数は、Ｍ／（Ｌ_２Ｌ_４）^１／２で求まる値である。

インピーダンス変成回路においては、インピーダンス変成比Ｚ_０／Ｒ_Ｌと整合帯域幅と反射量（不整合損）との間にトレードオフの関係があり、インピーダンス変成比あるいは整合帯域幅を大きくすると大きな反射量を許容しなければならない。
０．５ギガヘルツから１．５ギガヘルツまでの整合帯域において等リップル特性が得られるように、インピーダンス変成回路１００の等価回路１２０と従来のインピーダンス変成回路とを最適設計したと仮定する。この場合、インピーダンス変成回路１００の等価回路１２０と従来のインピーダンス変成回路とのそれぞれのリップル量は、図５の（Ａ）に示す通りである。リップル量は帯域内における最大の反射量である。
図５の（Ａ）において、従来のインピーダンス変成回路における最大反射量は０．５６［ｍａｇ］であり、インピーダンス変成回路１００の等価回路１２０における最大反射量は０．１［ｍａｇ］である。つまり、インピーダンス変成回路１００の等価回路１２０における最大反射量は、従来のインピーダンス変成回路における最大反射量と比べて格段に小さい。したがって、インピーダンス変成回路１００は、より優れた整合特性を呈している。

図６に基づいて、従来のインピーダンス変成回路を説明する。
図６の（Ａ）は、インピーダンス変成回路１００と同等の反射特性を有する従来のインピーダンス変成回路、すなわち、最大反射量が０．１［ｍａｇ］になる従来のインピーダンス変成回路を示している。
図６の（Ｂ）は、図６の（Ａ）に示す従来のインピーダンス変成回路の反射特性を示している。
従来のインピーダンス変成回路において、最大反射量を０．１［ｍａｇ］に抑えるためには、段数を１０段にする必要がある。そのため、従来のインピーダンス変成回路には、回路の大型化および素子数の増加に伴って製造費用が増加してしまう、という課題があった。
一方、インピーダンス変成回路１００においては、回路の大型化および素子数の増加が生じないため、製造費用が増加しない。

図７に基づいて、インピーダンス変成回路１００の反射特性を説明する。
図７の（Ａ）は、インピーダンス変成回路１００の反射特性を示している。整合帯域におけるインピーダンス変成回路１００の最大反射量は０．０３［ｍａｇ］である。
図７の（Ｂ）は、インピーダンス変成回路１００のそれぞれの素子の特性値である。
図７の（Ｂ）に示す特性値を有する素子をインピーダンス変成回路１００に用いることにより、インピーダンス変成回路１００の最大反射量を０．０３［ｍａｇ］に抑えることができる。インピーダンス変成回路１００の段数は４段のままである。
つまり、インダクタ結合係数の負の値を大きくすることによって、段数を４段に固定したまま、インピーダンス変成回路１００の整合特性を改善することができる。

上述において、インピーダンス変成回路１００による整合特性の改善効果について、具体例を用いて定量的に説明した。
インピーダンス変成回路１００を定性的に説明すると、負値のインダクタを追加することで回路の自由度が増し、その結果としてより高性能な回路特性が得られた、ということができる。
さらに、負値のインダクタによって優れた整合特性が得られることの一つの説明としては、正値のインダクタと純抵抗から成る負荷とに対する整合問題を想定すればよい。このとき、正の負荷インダクタンスと同量の負のインダクタンスがあれば、負荷のリアクタンスを無限に広い周波数帯域にて相殺でき、信号源と負荷とのインピーダンス整合が可能となる。一方、負のインダクタンスが無い場合には正のキャパシタを用いるしかない。この場合、負荷のリアクタンスを特定の周波数でしか相殺できず、広帯域な整合が困難となる。

実施の形態１によれば、インピーダンス変成回路１００を構成する直列インダクタの間に負の相互インダクタンス（−Ｍ）が新たに導入されるため、より優れたインピーダンス変成特性を得ることが可能となる。

実施の形態２．
一対のコイルを用いずにインピーダンス変成回路を構成するための形態について、主に実施の形態１と異なる点を図８から図１０に基づいて説明する。

＊＊＊構成の説明＊＊＊
図８に基づいて、インピーダンス変成回路２００の構成を説明する。
インピーダンス変成回路２００は、信号源と負荷との間に接続されるインピーダンス変成回路である。
インピーダンス変成回路２００に接続される信号源は、純抵抗とみなせる信号源である。信号源における純抵抗は、信号源の抵抗と同じ大きさの抵抗を意味する。
インピーダンス変成回路２００に接続される負荷は、純抵抗とみなせる負荷である。負荷における純抵抗は、負荷の抵抗と同じ大きさの抵抗を意味する。
例えば、インピーダンス変成回路２００が無線送信装置に使用される場合、信号源は増幅器およびフィルタなどを有する送信機であり、負荷はアンテナである。この場合、送信機およびアンテナは純抵抗とみなせる。

インピーダンス変成回路２００は、基板２１０の上に構成される。
具体的な基板２１０は、誘電体基板である。

インピーダンス変成回路２００は、第１端子２１４ａと第２端子２１４ｂとを備える。
さらに、インピーダンス変成回路２００は、第１伝送線路２１１ａと第２伝送線路２１１ｂと第１キャパシタ２１２ａと第２キャパシタ２１２ｂとを備える。インピーダンス変成回路２００の段数は４である。
さらに、インピーダンス変成回路２００は、第１スルーホール２１３ａと第２スルーホール２１３ｂとエアブリッジ２１５とを備える。

第１端子２１４ａは、信号源に接続される端子である。
第２端子２１４ｂは、負荷に接続される端子である。

第１伝送線路２１１ａは、第２伝送線路２１１ｂに接続されている。第１伝送線路２１１ａは、第２伝送線路２１１ｂの端部に結線されて第２伝送線路２１１ｂの端部と同電位になる端部を有する。
第２伝送線路２１１ｂは、第１伝送線路２１１ａに接続されている。第２伝送線路２１１ｂは、第１伝送線路２１１ａの端部に対して結線されて第１伝送線路２１１ａの端部と同電位になる端部を有する。
第１伝送線路２１１ａと第２伝送線路２１１ｂとは、互いに近接に配置されている。
第１伝送線路２１１ａと第２伝送線路２１１ｂとは、互いに並列に配置されている。
第１伝送線路２１１ａと第２伝送線路２１１ｂとは、互いに電磁結合して結合線路を構成する。結合線路は電磁結合した伝送線路である。
第１伝送線路２１１ａと第２伝送線路２１１ｂとは、エアブリッジ２１５を介して互いに交差する。

第１キャパシタ２１２ａは、第１伝送線路２１１ａに対してシャント接続されている。具体的には、第１キャパシタ２１２ａは、第１伝送線路２１１ａと第１スルーホール２１３ａとの間に配置されている。また、第１キャパシタ２１２ａは、第１スルーホール２１３ａを介して接地されている。具体的な第１キャパシタ２１２ａは、チップキャパシタである。
第２キャパシタ２１２ｂは、第２伝送線路２１１ｂに対してシャント接続されている。具体的には、第２キャパシタ２１２ｂは、第２伝送線路２１１ｂと第２スルーホール２１３ｂとの間に配置されている。また、第２キャパシタ２１２ｂは、第２スルーホール２１３ｂを介して接地されている。具体的な第２キャパシタ２１２ｂは、チップキャパシタである。

第１スルーホール２１３ａおよび第２スルーホール２１３ｂは、接地されている

エアブリッジ２１５は、第１伝送線路２１１ａの端部と第２伝送線路２１１ｂの端部とを同電位にするために、第１伝送線路２１１ａの端部と第２伝送線路２１１ｂの端部とを結線している。

インピーダンス変成回路２００は、実施の形態１におけるインピーダンス変成回路１００の一対のコイルに変えて互いに電磁結合する結合線路を用いた回路に相当する。

＊＊＊動作の説明＊＊＊
図９に基づいて、等価回路２２０を説明する。
等価回路２２０は、インピーダンス変成回路２００の等価回路である。
等価回路２２０は、キャパシタ２２１と伝送線路２２２とキャパシタ２２３と伝送線路２２４とを備える。等価回路２２０の段数は４である。
キャパシタ２２１は、容量Ｃ_１を有するキャパシタであり、伝送線路２２２に対してシャント接続されている。キャパシタ２２１は、インピーダンス変成回路２００における第１キャパシタ２１２ａに相当する。
伝送線路２２２は、電気長θを有する伝送線路である。伝送線路２２２は、インピーダンス変成回路２００における第１伝送線路２１１ａに相当する。伝送線路２２２の端点Ａはインピーダンス変成回路２００の点Ａに相当し、伝送線路２２２の端点Ｂはインピーダンス変成回路２００の点Ｂに相当する。
キャパシタ２２３は、容量Ｃ_３を有するキャパシタであり、伝送線路２２４に対してシャント接続されている。キャパシタ２２３は、インピーダンス変成回路２００における第２キャパシタ２１２ｂに相当する。
伝送線路２２４は、電気長θを有する伝送線路である。伝送線路２２４は、インピーダンス変成回路２００における第２伝送線路２１１ｂに相当する。伝送線路２２４の端点Ｂ’はインピーダンス変成回路２００の点Ｂに相当し、伝送線路２２２の端点Ａ’はインピーダンス変成回路２００の点Ａ’に相当する。

伝送線路２２２の端点Ｂと伝送線路２２４の端点Ｂ’は、インピーダンス変成回路２００のエアブリッジ２１５によって結線された２点に相当する。

伝送線路２２２が生成する磁界と伝送線路２２４が生成する磁界は、電流と磁界とに関する右ねじの法則により、伝送線路間の領域において互いに相殺される向きとなる。そのため、伝送線路２２２と伝送線路２２４とによって負のインダクタンス（−Ｍ）が実現される。

等価回路２２０は、実施の形態１における等価回路１２０の一対のコイルに変えて互いに電磁結合する結合線路を用いた回路に相当する。

＊＊＊実施の形態２の効果＊＊＊
インピーダンス変成回路２００は、実施の形態１におけるインピーダンス変成回路１００と同様に、高性能なインピーダンス変成回路として動作する。
特に、インピーダンス変成回路２００は、コイルの実現が難しい高周波帯において有効である。

図１０に基づいて、インピーダンス変成回路２００の等価回路２２０と従来のインピーダンス変成回路とのそれぞれの反射特性を比較する。従来のインピーダンス変成回路は、等価回路２２０から線路間結合を無くした回路である。
図１０の（Ａ）は、インピーダンス変成回路２００の等価回路２２０と従来のインピーダンス変成回路とのそれぞれの反射特性を示すグラフである。実線が等価回路２２０の反射特性を示しており、破線が従来のインピーダンス変成回路の反射特性を示している。等価回路２２０と従来のインピーダンス変成回路とのそれぞれの段数は共に４である。信号源のインピーダンスＺ_０は５０オームであり、負荷のインピーダンスＲ_Ｌは５オームである。整合帯域は１ギガヘルツから２ギガヘルツまでの帯域である。
図１０の（Ｂ）は、インピーダンス変成回路２００の等価回路２２０と従来のインピーダンス変成回路とのそれぞれの素子の特性値を示す表である。「実施の形態」の行はインピーダンス変成回路２００の等価回路２２０における素子の特性値を示しており、「従来」の行は従来のインピーダンス変成回路における素子の特性値を示している。容量Ｃ_ｘは第ｘ段のキャパシタの容量である。アドミタンスＹ_１１は伝送線路２２２の自己特性アドミタンスであり、アドミタンスＹ_２２は伝送線路２２４の自己特性アドミタンスである。アドミタンスＹ_１２は、伝送線路間の結合特性アドミタンスである。電気長θは、伝送線路２２２と伝送線路２２４とのそれぞれの電気長である。「１０ ＠１ＧＨｚ」は１ギガヘルツで１０［ｄｅｇ］であることを意味し、「２０ ＠２ＧＨｚ」は２ギガヘルツで２０［ｄｅｇ］であることを意味する。

インピーダンス変成回路２００の等価回路２２０における最大反射量は、従来のインピーダンス変成回路における最大反射量と比べて格段に小さい。
つまり、インピーダンス変成回路２００のように線路間結合を導入することにより、より優れたインピーダンス変成特性が得られる。

インピーダンス変成回路２００において、２つの伝送線路の互いの端点が結線されて、等価的に負のインダクタンスが形成されている。
そのため、インピーダンス変成回路２００は、従来のインピーダンス変成回路に比べて、より優れたインピーダンス変成特性を得ることができる。

＊＊＊他の構成＊＊＊
インピーダンス変成回路２００において、エアブリッジ２１５を用いた構造に代えて、多層基板のような複層構造を導入してもよい。
インピーダンス変成回路２００において、第１キャパシタ２１２ａと第２キャパシタ２１２ｂとのそれぞれに代えて先端開放スタブを用いてもよい。この場合、分布定数回路となるインピーダンス変成回路２００が実現される。

＊＊＊実施の形態の補足＊＊＊
実施の形態は、好ましい形態の例示であり、本発明の技術的範囲を制限することを意図するものではない。実施の形態は、部分的に実施してもよいし、他の形態と組み合わせて実施してもよい。

１００ インピーダンス変成回路、１０１ 信号源、１０２ 負荷、１１１ａ 第１コイル、１１１ｂ 第２コイル、１１２ａ 第１キャパシタ、１１２ｂ 第２キャパシタ、１１３ 端部、１１４ａ 第１端子、１１４ｂ 第２端子、１２０ 等価回路、１２１ キャパシタ、１２２ インダクタ、１２３ キャパシタ、１２４ インダクタ、１３０ 等価回路、１３１ キャパシタ、１３２ インダクタ、１３３ キャパシタ、１３４ インダクタ、１３５ インダクタ、２００ インピーダンス変成回路、２１０ 基板、２１１ａ 第１伝送線路、２１１ｂ 第２伝送線路、２１２ａ 第１キャパシタ、２１２ｂ 第２キャパシタ、２１３ａ 第１スルーホール、２１３ｂ 第２スルーホール、２１４ａ 第１端子、２１４ｂ 第２端子、２１５ エアブリッジ、２２０ 等価回路、２２１ キャパシタ、２２２ 伝送線路、２２３ キャパシタ、２２４ 伝送線路。

Claims (9)

1. 第１コイルと、
   前記第１コイルに対してシャント接続された第１キャパシタと、
   前記第１コイルに直列に接続されたコイルであって前記第１コイルが巻かれている向きとは逆向きに巻かれているコイルである第２コイルと、
   前記第２コイルに対してシャント接続された第２キャパシタと
   を備えるインピーダンス変成回路。
2. 前記第１コイルの軸と前記第２コイルの軸とを揃えて前記第１コイルと前記第２コイルとが配置された
   請求項１に記載のインピーダンス変成回路。
3. 純抵抗とみなせる信号源と純抵抗とみなせる負荷との間に接続される
   請求項１または請求項２に記載のインピーダンス変成回路。
4. 回路段数が４である請求項１から請求項３のいずれか１項に記載のインピーダンス変成回路。
5. 第１伝送線路と、
   前記第１伝送線路に対してシャント接続された第１キャパシタと、
   前記第１伝送線路に接続された伝送線路であって前記第１伝送線路の端部に結線されて前記第１伝送線路の前記端部と同電位になる端部を有する伝送線路である第２伝送線路と、
   前記第２伝送線路に対してシャント接続された第２キャパシタと
   を備えるインピーダンス変成回路。
6. 前記第１伝送線路と前記第２伝送線路とが互いに並列に配置された
   請求項５に記載のインピーダンス変成回路。
7. 前記第１伝送線路と前記第２伝送線路とが結合線路を構成する
   請求項５または請求項６に記載のインピーダンス変成回路。
8. 純抵抗とみなせる信号源と純抵抗とみなせる負荷との間に接続される
   請求項５から請求項７のいずれか１項に記載のインピーダンス変成回路。
9. 回路段数が４である請求項５から請求項８のいずれか１項に記載のインピーダンス変成回路。

Images