JP2019530211A - 静電チャック、及びその製造方法 - Google Patents

静電チャック、及びその製造方法 Download PDF

Info

Publication number
JP2019530211A
JP2019530211A JP2019510454A JP2019510454A JP2019530211A JP 2019530211 A JP2019530211 A JP 2019530211A JP 2019510454 A JP2019510454 A JP 2019510454A JP 2019510454 A JP2019510454 A JP 2019510454A JP 2019530211 A JP2019530211 A JP 2019530211A
Authority
JP
Japan
Prior art keywords
dielectric layer
substrate
electrostatic chuck
mask
protrusions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2019510454A
Other languages
English (en)
Inventor
セン ヒョン チョ，
セン ヒョン チョ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2019530211A publication Critical patent/JP2019530211A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本発明は、金属材料から作られたベース部材（３３０）と、ベース部材（３３０）の上面に形成され、且つＤＣ電力が印加される電極層（３４０）が内部に形成される誘電体層（２００）とを備えており、基板（Ｓ）の端部の底面を支持するダム部（３１０）が、誘電体層（２００）の上面に形成され、それにより、誘電体層の多孔性を低下させて、寿命を延ばし、且つ、誘電率を高めることにより、基板の接着の改善が可能になる。【選択図】図７

Description

本開示は、基板処理装置に関し、より具体的には、基板処理装置の静電力を使用して基板を固定するための静電チャック、及び当該静電チャックを製造する方法に関する。
静電チャックは、エッチング、ＣＶＤ、スパッタリング、イオン注入、アッシング、又は気相堆積などの基板処理を実行するように構成された処理チャンバ内で、半導体基板、ＬＣＤ基板、又はＯＬＥＤ基板などの処理対象基板を誘引して保持するための手段として利用される。
図１に示したように、特許文献１及び２に開示された従来の静電チャックの構造では、内部に電極１０２を保持する誘電体層１０３は、シリコーン樹脂などの有機接着剤１０１によって、金属プレート１００に結合され一体化される。
電極１０２を誘電体層１０３に埋め込む方法として、セラミックグリーンシートの表面に電極（タングステン）を印刷する方法が用いられる。このグリーンシートは、焼成によって誘電体層に変化するが、焼成（ホットプレス）は、別のセラミックグリーンシートを上部にさらに積層した後に行われる。
一方、大面積基板を処理する基板処理装置で使用される静電チャックの場合、面積の増大によるコスト及び技術的な問題により、静電チャックを製造する別の方法として、特許文献６で開示されているプラズマ溶射法を用いて、誘電体１０３及び電極１０２が形成されることがある。
しかしながら、誘電体１０３及び電極１０２がプラズマ溶射法によって形成されるときには、ボイドなどの形成により耐電圧特性が劣る、寿命が短い、誘引力が弱いといった問題がある。
加えて、マスクが基板に接近した状態で基板処理が実行される場合には、基板処理の精度は、マスクと基板との間の接近状態によって影響される。
特に、気相堆積法で基板がキャリアの底面に接近しているときには、基板とマスクとの接着度は、マスクのたるみによって低下し、これにより、基板を正確に処理することを困難になる。
特許文献１：実開平４−１３３４４３号
特許文献２：特開平１０−２２３７４２号
特許文献３：特開２００３−１５２０６５号
特許文献４：特開２００１−３３８９７０号
特許文献５：韓国特許第１０−０９６８０１９号
特許文献６：韓国特許第１０−０９８２６４９号
技術的な問題点
本開示の第１の態様は、静電チャックの誘電体層をゾルゲル法で形成することにより、静電チャックの寿命を延長できるように誘電体層の多孔性を低下させ、基板に対する誘引力を改善できるように誘電率を改善する静電チャック、及び静電チャックの製造方法を提供することである。
本開示の第２の態様は、静電チャックの誘電体層をゾルゲル法によって誘電体層を形成した後、ゾルゲル法によって形成された誘電体層の上面の端部領域において上方に突出する複数の突出部３１０及び２４０（基板の端部の底面に対応する）をプラズマ溶射法により形成することにより、基板の底面と繰り返し接触する突出部３１０及び２４０の機械的剛性を高め、静電チャックの寿命を最大化し得る静電チャック、及び静電チャックの製造方法を提供することである。
技術的解決法
本開示の一態様によると、上記の問題を解決するために、本開示に係る静電チャックを製造する方法は、金属から作られたベース部材３３０と、ベース部材３３０の上面に形成され、且つＤＣ電力が印加される電極層３４０が内部に形成される誘電体層２００とを含む静電チャックの製造方法である。当該方法は、セラミック材料からゾルゲル法により誘電体層２００の少なくとも一部を形成する誘電体層形成ステップと、誘電体層形成ステップで形成された誘電体層２００の上面の端部領域Ｅ（基板Ｓの端部の底面に対応する）において複数の突出部３１０及び２４０をプラズマ溶射法により形成する突出部形成ステップを含む。
セラミック材料は、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＺｒＯ２、ＭｇＯ、ＳｉＣ、ＡｌＮ、Ｓｉ３Ｎ４、及びＳｉＯ２のうちの任意の１つを有し得る。
突出部３１０及び２４０は、誘電体層２００の上面における基板Ｓの端部に沿って配置された少なくとも１つのダム部（堤部）３１０、及びダム部３１０の上面より小さく、基板Ｓの底面と平面接触又は点接触する複数の垂直隆起部を含み得る。複数の垂直隆起部が、ダム部３１０を基準として、誘電体層２００の中心に向かって内側に配置されている。
ダム部３１０の高さは、複数の垂直隆起部２４０の高さより低い場合がある。
ダム部３１０の高さが複数の垂直隆起部２４０の高さより低くなると、基板Ｓが、垂直隆起部２４０を基準として、下方に屈曲する。これにより、基板Ｓの底面に粒子などの異物が流入することを防止することが可能である。
気体の放出の度合いに応じて、ダム部３１０と基板Ｓの底面との平面接触の状態を検出するために、ダム部３１０には、基板Ｓの底面と平面接触する上面から気体が放出される気体放出チャネル３１２が設けられ得る。
誘電体層形成ステップは、ベース部材３３０の上面にプラズマ溶射法により第１の誘電体層２１０を形成する第１の誘電体層形成ステップ、及び第１の誘電体層２１０に電極層３４０を形成した後、ゾルゲル法により第２の誘電体層２２０を形成する第２の誘電体層形成ステップを含み得る。
第２の誘電体層形成ステップは、第１の誘電体層２１０の端部領域Ｅを除いた第１の誘電体層２１０の中央領域Ｃに、第２の誘電体層２２０を形成することを含み得る。
誘電体層形成ステップは、プラズマ溶射法により第１の誘電体層２１０の上面の端部領域Ｅに第４の誘電体層２６０を形成することを含み得る。
本開示の別の態様によると、本開示に係る静電チャックは、上述の静電チャックの製造方法によって製造される。
本開示の別の態様によると、静電チャックは、金属から作られたベース部材３３０、ベース部材３３０の上面に形成され、ＤＣ電力が印加される電極層３４０が内部に形成され、誘電体層の少なくとも一部がゾルゲル法によりセラミック材料から形成される誘電体層２００、及び誘電体層２００の上面の端部領域Ｅ（基板Ｓの端部の底面に対応する）で上方に突出するように形成された複数の突出部３１０及び２４０を含み得る。
本開示の一態様によると、基板の中心領域と端部領域において、基板の静電チャックへの接着力が高まり、粒子などの異物が基板と静電チャックとの間の間隙に入ることが防止される。つまり、不具合を最小限に抑えて、静電チャックのメンテナンス周期を大幅に延長（約１０倍以上）することが可能である。
特に、基板の端部を支持する突出部は、基板の端部における接近状態を確実なものにするために形成される。これにより、基板と静電チャックと間の間隙に粒子などの異物が流入することを防止することが可能である。
本開示の別の態様によると、ゾルゲル法で静電チャックの誘電体層を形成することによって、寿命を延ばすように誘電体層の多孔性を低下させ、基板に対する誘引力を改善するように誘電率を高めることが可能である。
より好ましくは、プラズマ溶射法によって形成された層と、ゾルゲル法によって形成された層とを誘電体層上に組み合わせることで、ゾルゲル法により多孔性が高い層が形成され、プラズマ溶射法により誘電体層の機械的剛性が高まり且つ多孔性が下がり、それにより、寿命が高まる一方で、機械的剛性を確保することが可能である。
特に、ゾルゲル法によって形成された誘電体層の端部に配置される複数の突起部は、プラズマ溶射法によって形成される。したがって、中心領域での誘引力を改善する一方で、端部に形成された突出部の機械的剛性を確保することが可能であり、それにより、寿命が延びる。
本開示の別の態様によると、マスクが基板と接近している状態で基板処理を行う際に、マスクは、静電チャックの磁力によって基板に接近させられる。したがって、マスクと基板への接着を改善することが可能であり、処理の均一度とマスクの端部のシャドウ効果（Ｓｈａｄｏｗ ｅｆｆｅｃｔ）が改善され得る。
特に、マスクが基板に接近していないときは、マスクの開口を通過した堆積材料の形成時に発生する誤差によって、堆積の精度が低下する。しかしながら、本開示では、マスクと基板との間で良好な接着状態を維持することが可能である。
本開示の別の態様によると、端部に形成された突出部において基板に向かう方向に気体が放出される気体流路が形成される。したがって、接触面からの気体の漏れの量に基づいて、基板又はマスクとの接触状態を検出することが可能である。
従来技術に係る静電チャックを示す断面図である。 本開示の一実施形態に係る静電チャックが実装され、マスクが連結されたキャリアを示す部分断面図である。 図２Ａの改良例として、マスクの外側フレームが突出部に接近する実施形態を示す部分断面図である。 図２Ａ又は図２Ｂのダム部と垂直隆起部との間の高さの差を示す部分断面図である。 本開示の一実施形態に係る静電チャックを示す部分断面図である。 本開示の実施形態に係る静電チャックを示す部分平面図である。 本開示の一実施形態に係る静電チャックを製造する方法の実施形態を示す断面図である。 本開示の一実施形態に係る静電チャックを製造する方法の実施形態を示す断面図である。 本開示の一実施形態に係る静電チャックを製造する方法の実施形態を示す断面図である。 本開示の一実施形態に係る静電チャックを製造する方法の実施形態を示す断面図である。 本開示の一実施形態に係る静電チャックを製造する方法の実施形態を示す断面図である。 本開示の一実施形態に係る静電チャックを製造する方法の実施形態を示す断面図である。 本開示の別の実施形態に係る静電チャックを示す部分断面図である。 図７に示す静電チャックを示す部分平面図である。 図７に示す静電チャックの改良例を示す部分断面図である。 本開示のさらに別の実施形態に係る静電チャックを示す部分断面図である。
以下では、本開示の実施形態が添付の図面を参照して説明される。図１は、従来の技術に係る静電チャックを示す断面図であり、図２Ａは、本開示の一実施形態に係る静電チャックが実装され、マスクが連結されたキャリアを示す部分断面図であり、図２Ｂは、図２Ａの改良例として、マスクの外側フレームが突出部に接近する実施形態を示す部分断面図であり、図３は、図２Ａ又は図２Ｂのダム部と垂直隆起部との間の高さの差を示す部分断面図であり、図４は、本開示の一実施形態に係る静電チャックを示す部分断面図であり、図５は、本開示の実施形態に係る静電チャックを示す部分平面図であり、図６Ａから図６Ｆは、本開示の一実施形態に係る静電チャックを製造する方法の実施形態を示す断面図であり、図７は、本開示の別の実施形態に係る静電チャックを示す部分断面図であり、図８は、図７に示す静電チャックを示す部分平面図であり、図９は、図７に示す静電チャックの改良例を示す部分断面図であり、図１０は、本開示のさらに別の実施形態に係る静電チャックを示す部分断面図である。
本開示の実施形態による静電チャック１０は、静電チャック１０に吸着固定される基板Ｓの上面にマスクＭが接近した状態で基板処理を実行する、基板処理装置の静電チャック１０である。
本開示の実施形態に係る静電チャックが使用される基板処理装置は、化学気相堆積（ＣＶＤ）装置、スパッタリング装置、イオン注入装置、エッチング装置、気相堆積装置などの基板の処理を実行する任意の装置であってよい。
特に、本開示の一実施形態に係る静電チャック１０は、大気圧より遙かに低い圧力雰囲気下で工程を実行する装置で使用される。
本開示の一実施形態に係る静電チャック１０は、好ましくは、ＯＬＥＤ基板のような基板を製造する装置において使用され、具体的には、蒸発源から蒸発した蒸着材料から堆積層が基板上に形成される気相堆積装置において使用される。
本開示の一実施形態に係る静電チャック１０は、基板Ｓを吸着固定する静電力を発生させる構成要素であり、様々な構成が可能である。
一実施形態によると、静電チャック１０は、金属から作られたベース部材３３０、ベース部材３３０の上面に形成され、且つＤＣ電力が印加される電極層３４０を有する誘電体層２００を含み得る。
ベース部材３３０は、機械的剛性を保証するようにアルミニウム又はステンレス鋼などの金属から作られた構成要素であり、その使用条件に応じて様々な材料と構造を有し得る。
誘電体層２００は、ベース部材３３０の上面に配置され、且つＤＣ電源が印加される電極層３４０を内部に有する構成要素である。
電極層３４０は、誘電体層２００の内部でタングステンなどの材料から形成され、ＤＣ電源と電気的に接続された構成要素である。ＤＣ電源は、ＤＣ電力が電極層３４０に印加されると、誘電体層３４０と共に静電力を発生させる。
電極層３４０は、プラズマ溶射法、及びシルクスクリーンなどを利用した導電性ペースト印刷方法などの様々な方法により形成され得る。
１つ又は複数の電極層３４０は、基板Ｓの誘引方法に応じて形成されてよく、二極構造や一極構造などの様々な構造を有してもよい。
誘電体層２００は、ＤＣ電力が電極層３４０に印加されると、静電力を生成するような誘電率を有する構成要素である。誘電体層２００は、プラズマ溶射法とゾルゲル法のうちの少なくとも１つによって、セラミック材料から形成され得る。
ここで、セラミック材料は、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＺｒＯ２、ＭｇＯ、ＳｉＣ、ＡｌＮ、Ｓｉ３Ｎ４、ＳｉＯ２などの材料を含み得る。
基板処理工程の間に基板Ｓが静電チャック１０に接近していないと、粒子が基板Ｓと静電チャック１０の上面との間の間隙に流れ込み、基板Ｓの裏面を汚染することがあり、基板処理の不良を引き起こし得る。
したがって、基板Ｓが静電チャック１０に接近していることが望ましい。そのために、静電チャック１０は、図２に示すように、基板Ｓの端部の底面を支持するために上方に突出した突出部３１０及び２４０を含み得る。
例えば、突出部３１０及び２４０は、少なくとも１つのダム部３１０、及びダム部３１０の第１の高さＨ１よりも低い第２の高さＨ１を有する複数の垂直隆起部２４０を含み得る。ダム部及び垂直隆起部２４０は、誘電体層２００の上面に形成され得る。
ダム部３１０は、基板Ｓの端部の底面を支持する構成要素であり、誘電体層２００が形成されるときに、プラズマ溶射法等によりその上面に形成され得る。
ダム部３１０は、図５に示すように、長方形などの形で閉曲線として静電チャック１０の上面に形成され、基板Ｓの端部に対応する。
現時点では、ダム部３１０の第１の高さＨ１は、ダム部３１０の内側に形成された垂直隆起部２４０の第２の高さＨ１よりも高く形成され、基板Ｓの底面を支持するようになる。
図２Ａに示すように、ダム部３１０の形成により、基板Ｓの端部が、湾曲して、ダム部３１０上で支持されることにより、ダム部３１０を境として粒子が流入出することを防止することができる。
具体的には、粒子が、ダム部３１０の外側から基板Ｓに向かって流れることを防止することが可能になる一方で、基板Ｓの側からダム部３１０の外側に粒子が流出することを防止して、粒子が、ダム部３１０の外側のキャリアフレーム１１に漏れることを防止することができる。
一方、複数の垂直隆起部２４０は、静電チャック１０の上面から基板が離隔されるように静電チャック１０の上面に選択的に形成された構成要素であり、基板の処理の種類に応じて選択的に形成され得る。
静電チャック１０に複数の垂直隆起部２４０が形成されていない場合、端部のダム部３１０の第１の高さＨ１は、基板Ｓが破損されない範囲内の適切な高さで形成され得る。
一方、図２Ａの実施形態では、ダム部３１０は、一例として、基板Ｓの底面を支持するように説明されている。しかしながら、ダム部３１０は、図２Ｂに示すように、マスクＭの底面を支持するように形成され得る。
図２Ｂに示す実施形態は、マスクＭの底面が支持されている点を除くと、図２Ｂに示された実施形態と同じであるため、その詳細な説明は省略されている。
図２Ｂに示す実施形態では、基板Ｓの縁の端部は、ダム部３１０の内側に位置し得る。
したがって、粒子が、ダム部３１０の外側から基板Ｓに向かって流れることを防止することが可能になる一方で、基板Ｓの側からダム部３１０の外側に粒子が流出することを防止して、粒子が、ダム部３１０の外側のキャリアフレーム１１に漏れることを防止することができる。
一方、誘電体層２００は、大型基板を処理するために、プラズマ溶射法よって形成されるのが一般的である。具体的には、誘電体層２００は、プラズマ溶射法によって形成されると、その中にボイドが形成されるので、多孔性が高い。したがって、誘電体層２００は、耐電圧特性が弱く、寿命が短く、それにより、メンテナンス周期が短い。さらに、誘電体層は、誘電率が低く、基板Ｓに対する誘引力が弱い。
これを踏まえて、本開示の実施形態によれば、誘電体層２００は、ゾルゲル法によりセラミック材料から形成されてよく、或いは、プラズマ溶射法とゾルゲル法の組み合わせにより形成されてもよい。
特に、誘電体層２００がゾルゲル法によって形成された場合、多孔性を抑えて誘電率を高めることで、耐電圧特性を改善して寿命を延ばすことが可能であり、それにより、基板Ｓに対する誘引力が改善される。
周知のゾルゲル法は、例えば、以下のステップによって誘電体層２００を形成するゾルゲル法として用いられ得る。
１）加水分解反応又はアルコールとの反応（加水分解）
Ｍ（ＯＲ）Ｘ＋ｍＨ２Ｏ→Ｍ（ＯＲ）Ｘ−ｍ（ＯＨ）ｍ＋ｍＲＯＨ，
２）水分凝縮（凝縮）
２Ｍ（ＯＲ）ｘ−ｍ（ＯＨ）ｍ→（ＯＨ）ｍ−１（ＯＲ）ｘ−ｍ−−−（ＯＲ）ｘ−ｍ（ＯＨ）ｍ−１＋Ｈ２Ｏ
２’）アルコール凝縮
２Ｍ（ＯＲ）ｘ−ｍ（ＯＨ）ｍ→（ＯＨ）ｍ−１（ＯＲ）ｘ−ｍ−−−（ＯＲ）ｘ−ｍ−１＋Ｒ（ＯＨ）
一方、静電チャック１０の誘電体層２００を形成する方法では、ゾルゲル法は、硬度、透明度、化学的安定性、制御された多孔性、熱伝導率などについて室温で良好な特性を有する、均質な無機酸化物材料を作ることが可能である。
上述のゾルゲル法を適用して、ゲル状態にある様々な形状を成形することで、単一のモノリス、薄膜、及び単一粒径の粉末を得ることを可能にする、特別な方法が適用された。
この方法により、保護膜、多孔性膜、ウインドウ絶縁体、誘電体材料、及び電磁材料被覆を作ることが可能になり、静電チャック１０で顕著な性能向上を実現することが可能になった。
ゾルゲル法を用いた合成では、ゲルは、アルミナ合成過程でのｐＨ（ペーハー）変化に応じた粒径分布を測定することと、粒径が最小時のｐＨを選択することとによって合成され得る。
一方、ゾルゲル法によって成形した後、焼結は、１５０℃などの比較的低い温度で実行され得る。
特定の実施形態によれば、誘電体層２００は、プラズマ溶射法によりベース部材３３０の上面に形成された第１の誘電体層２１０、及び第１の誘電体層２１０に電極層３４０が形成された後にゾルゲル法により形成された第２の誘電体層２２０を含み得、ダム部３１０及び垂直隆起部２４０は、第２の誘電体層２２０が形成された後に、プラズマ溶射法によって形成され得る。
ここで、第１の誘電体層２１０は、プラズマ溶射法の代わりに、ゾルゲル法によっても形成され得る。
一方、第２の誘電体層２２０の形成後、第３の誘電体層２３０が、プラズマ溶射法によって第２の誘電体層２２０の上面にさらに形成され得る。
第３の誘電体層２３０を形成することで、ゾルゲル法によって形成された第２の誘電体層２２０に加えて、機械的剛性を確実なものとすることができる。
一実施形態によれば、本開示の実施形態に係る静電チャック１０は、基板Ｓを吸着固定する構成要素であり、気相堆積装置などの基板処理装置内で動くキャリアそのものとして、或いは、その構成要素の一部として使用され得る。
キャリアは、静電チャックを含む構成要素であり、基板Ｓが吸着固定された状態で移動する。
キャリアは、基板処理装置内での移動方法などに応じて、様々な構造を有し得る。
キャリアは、様々な方法で移動させられてもよい。例えば、気相堆積装置の場合、キャリアは、面が下を向くように、基板Ｓが底面に固定された状態で、或いは、キャリアが垂直になった状態、すなわち、基板Ｓが横を向くように傾けられた状態で移動させられ得る。
この実施形態に関しては、静電チャック１０には、端部に連結されるキャリアフレーム１１がさらに設けられ、基板Ｓが吸着固定された状態で、基板処理を実行する基板処理システム内へ基板Ｓを運ぶキャリアが形成される。
一方、基板ＳがマスクＭに接近した状態で基板処理工程が実行され得る。
マスクＭは、基板Ｓに接近した構成要素であり、あらかじめ設計されたパターンで基板Ｓ上に堆積膜を形成し、１つ又は複数の開口３３が設けられたシート３１を含む、様々な構成を有し得る。
一実施形態によれば、マスクＭは、あらかじめ設定されたパターンで形成された少なくとも１つの開口３３を有するマスクシート３１、及びマスクシート３１の端部を支持する外側フレーム３２を含み得る。
処理に応じて、マスクＭは、ピクセル単位の開口を有するファインメタルマスク（ＦＭＭ）、基板Ｓに接近した状態で維持される開放マスクなどの様々な構成であり得る。
マスクＭが可能な限り基板Ｓに接近した状態で維持されることが望ましい実施形態では、静電チャック１０には磁石１２がさらに設けられ得る。磁石１２は、磁力によってマスクＭを基板Ｓの上面に接近させ、マスクＭの基板Ｓへの接着をさらに改善する。
磁石１２は、永久磁石などによって構成された構成要素であり、磁力によってマスクＭを基板Ｓの上面に接近させるように静電チャック１０に設けられ、適切な位置に実装され得る。
基板Ｓの端部における、マスクＭの基板Ｓへの接着は、磁石１２によって改善可能であり、これにより、処理の均一性及び基板Ｓの端部でのシャドウ効果が改善され得る。
一実施形態によれば、磁石１２は、静電チャック１０を構成するベース部材３３０の底面に実装されてもよい。
マスクＭが外側フレーム３２を含む場合、磁石１２は、磁力によって、外側フレームを静電チャック１０の上面に接近させることができる。
ここでは、マスクＭのマスクシート３１は、基板Ｓに接近していることが望ましく、したがって、磁石１２が、マスクシート３１を静電チャック１０の上面に接近させるように位置付けされることが望ましい。
一方、本開示の別の特徴は、上述のように、ゾルゲル法によって、或いは、プラズマ溶射法とゾルゲル法との組み合わせによって、静電チャックの誘電体層を形成することである。
つまり、本開示の別の態様によれば、上述の構造を有する、本開示に係る静電チャックを製造する方法は、誘電体層２００の少なくとも一部が、ゾルゲル法によってセラミック材料から形成されることを特徴とする。
特に、誘電体層２００は、プラズマ溶射法とゾルゲル法との組み合わせによって、セラミック材料から形成され得る。
具体的には、誘電体層２００が、ゾルゲル法によってセラミック材料から形成されることが望ましく、また、誘電体層２００が、プラズマ溶射法とゾルゲル法との組み合わせによって形成されることがさらに望ましい。
誘電体層２００がゾルゲル法によって形成された場合、多孔性を抑えて誘電率を高めることで、耐電圧特性を改善して寿命を延ばすことが可能であり、それにより、基板Ｓに対する誘引力が改善される。
特定の実施形態によれば、本開示に係る静電チャックを製造する方法は、プラズマ溶射法によりベース部材３３０の上面に第１の誘電体層２１０を形成する第１の誘電体層形成ステップ、第１の誘電体層２１０に電極層３４０を形成した後に、ゾルゲル法によって第２の誘電体層２２０を形成する第２の誘電体層形成ステップ、及び第２の誘電体層２２０を形成した後に、プラズマ溶射により突出部３１０及び２４０を形成する突出部形成ステップを含み得る。
加えて、プラズマ溶射法により第２の誘電体層２２０の上面に第３の誘電体層２３０を形成する第３の誘電体形成ステップは、第２の誘電体層２２０形成ステップと突出部形成ステップとの間に含まれる。
一方、誘電体層２００の少なくとも一部が、ゾルゲル法によりセラミック材料から形成される静電チャックの製造の方法では、静電チャック１０の構造に応じて、様々な変形例が可能である。
具体的には、図２Ａから図６Ｆに示された実施形態のように、静電チャック１０の上面に複数の垂直隆起部２４０が均一に形成された実施形態と異なり、突出部３１０及び２４０は、図７から図９に示す実施形態のように、基板Ｓの端部の底面に対応する端部領域Ｅのみにおいて形成され得、基板Ｓの中央の底面に対応する領域に形成されないことがある。
この場合、基板Ｓの中央の底面領域を除く端部領域Ｅに形成された複数の突出部３１０及び２４０）は、処理によっては、基板Ｓの底面と繰り返し接触するので、耐久性が高くなければならない。
しかしながら、複数の突出部３１０及び２４０が、ゾルゲル法により形成されると、多孔性は高くなるが、耐性は低くなる。したがって、端部領域Ｅに配置され且つプラズマ溶射法により形成された複数の突出部３１０及び２４０の耐性を向上させることが望ましい。
したがって、本開示の別の実施形態では、本開示に係る静電チャックの製造方法は、ゾルゲル法によりセラミック材料から誘電体層２００の少なくとも一部を形成する誘電体形成ステップ、及びプラズマ溶射法により誘電体層形成ステップで形成された誘電体層２００の上面の端部領域Ｅ（基板Ｓの端部の底面に対応する）において複数の突出部３１０及び２４０を形成する突出部形成ステップを含む。
誘電体形成ステップは、ゾルゲル法によりセラミック材料から誘電体層２００の少なくとも一部を形成するステップであり、これは、図２Ａから図６Ｅを参照して説明された静電チャックの製造方法と実質的に同一又は類似であり得、その詳細は省略する。
言い換えると、誘電体形成ステップは、突出部形成ステップを除いて、図２Ａから図６Ｅを参照して説明された静電チャックの製造方法と実質的に同一又は類似し得、その詳細な説明が省略される。
例えば、誘電体形成ステップは、プラズマ溶射によりベース部材３３０の上面に第１の誘電体層２１０を形成する第１の誘電体層形成ステップ、及び第１の誘電体層２１０に電極層３４０を形成した後、ゾルゲル法により第２の誘電体層２２０を形成する第２の誘電体層形成ステップを含み得る。
突起形成ステップは、誘電体層形成ステップで形成された誘電体層２００の上面の端部領域Ｅ（基板Ｓの端部の底面に対応する）においてプラズマ溶射法により複数の突出部３１０及び２４０を形成するステップである。
突起部の３１０及び２４０は、誘電体層２００の上面の端部領域Ｅに沿って配置された少なくとも１つのダム部３１０、及びダム部３１０を基準として、誘電体層２００の中心に向かって内側に端部領域Ｅに沿って配置された複数の垂直隆起部２４０を含み得る。
耐久性を改善するために、突出部３１０及び２４０を構成するダム部３１０及び垂直隆起部２４０は、好ましくは、プラズマ溶射法によって形成される。
プラズマ溶射法を通してダム部３１０及び垂直隆起部２４０を形成することにより、突出部３１０及び２４０の機械的剛性、特に耐性が保証され得る。
上述の実施形態とは異なり、突出部３１０及び２４０は、誘電体層２００の上面の中央領域Ｃを除いた端部領域Ｅにおいてのみ形成される。
言い換えると、複数のダム部３１０は、端部領域Ｅの最外郭に沿って形成され得、複数の垂直隆起部２４０は、ダム部３１０を基準にして、端部領域Ｅに沿って誘電体層２００の中心に向かって内側に配置され得る。
したがって、垂直隆起部２４０が誘電体層２００の上面の中央領域Ｃに形成されないので、誘電体層２００と基板Ｓの底面とが互いに完全に接触し得る。
基板Ｓが誘電体層２００の上面の中央領域Ｃで誘電体層２００と完全に接触するので、基板Ｓの底面が処理環境に曝されたり、又は、粒子が処理環境内に流入したりすることを防止するために、ダム部３１０は、垂直隆起部２４０よりも低いように形成されることが望ましい。
一方、基板の処理は、静電チャック１０に吸着固定された基板Ｓの上面にマスクＭが接近した状態で行われるので、静電チャック１０が、静電チャック又はマスクＭに誘引された基板Ｓと接触しているかどうかを判断する必要がある。
気体の放出の度合いに応じて、ダム部３１０と基板Ｓの底面との間の平面接触の状態を検出するために、ダム部３１０には、基板Ｓの底面と平面接触する上面から気体が放出される気体放出チャネル３１２が設けられ得る。
気体流路３１２は、基板Ｓに向かって不活性ガス（例えば、ヘリウム）などの気体が流れる流路であり、静電チャック１０又は静電チャック１０に連結されたキャリアフレーム１１に実装される気体供給装置（図示せず）から微量の気体を放出することを可能にする。
ここで、気体の放出量は、基板Ｓ又はマスクＭのダム部３１０への接近度に応じて微細に変化するので、気体の放出量の微細な変化を測定して、基板Ｓ又はマスクＭの接近度を測定することになる。
しかしながら、気体流路３１２が形成されて、微量の気体が流出すると、基板Ｓのチャッキングが不安定になる恐れがある。
したがって、ゾルゲル法によって形成され、基板Ｓの底面と完全に接触している誘電体層２００の上面の中央領域Ｃは、その中心線平均粗さＲａが１．５ａから３．５ａの範囲内に含まれるように形成されることが望ましい。
一方、突出部３１０及び２４０は、例えば、基板Ｓの底面と繰り返し接触することによって生じる摩耗に起因して、静電チャック１０のメンテナンスを行う必要性を生じさせる。
特に、突出部３１０及び２４０が摩耗しているだけにも関わらず、静電チャック１０全体を交換すると、基板の生産コスト増加を引き起こす。
したがって、本開示の別の態様によると、図９に示すように、静電チャック１０の突出部３１０及び２４０のうちの少なくとも一部をシート部材２５０上で形成し、次いで、シート部材を対応する位置に取り付けることにより、突出部３１０及び２４０の摩耗した部分を少なくとも１つの新しいシート部材２５０で構成することができる。
突出部形成ステップは、突出部３１０及び２４０のうちの少なくとも一部をシート部材２５０上に形成する突出部シート形成ステップ、並びに突出部３１０及び２４０のうちの少なくとも一部が形成されたシート部材２５０を誘電体層２００の上面に付着させる付着ステップを含み得る。
当然ながら、突出部シート形成ステップは、突出部３１０及び２４０のうちの少なくとも一部をシート部材２５０上に形成するステップであり、突出部３１０、２４０は、プラズマ溶射法によって形成される。
シート部材２５０は、好ましくは、セラミック材料を含む。シート部材２５０は、底面上の接着剤で付着させられたり、又はコーティングされたりしてもよく、或いは、それ自体が粘着テープから構成されてもよい。これにより、セラミック材料から作られた誘電体層２００にシート部材２５０を容易に付着させることができる。
上述のシート部材２５０によって、突出部３１０及び２４０は、上述のシート部材２５０上に形成され、誘電体層２００の上面に付着する。したがって、突出部３１０及び２４０のメンテナンスが必要な場合、突出部３１０及び２４０が形成されたシート部材２５０のみを交換すれば十分であるので、静電チャック１０のメンテナンスが容易となる。
一方、本開示の別の態様によると、図１０に示すように、誘電体層２００の最上部に形成された誘電体層は、ゾルゲル法によって、基板Ｓの端部領域Ｅを除いた中心領域Ｃに形成される。
ここでは、誘電体層２００は、プラズマ溶射によって形成された第４の誘電体層２６０を含んでもよく、これは、誘電体層２００の最上部に誘電体層が形成されていない端部の領域Ｅに対応する。
第４の誘電体層２６０の上面には、突出部３１０及び２４０がプラズマ溶射によって形成され得る。
第４の誘電体層２６０は、好ましくは、誘電体層２００の最上部に形成された誘電体層と同じ高さに形成される。
誘電体層２００の最上部に形成された誘電体層は、図１０の第３の誘電体層２３０に対応し得るが、これに限定されるものではない。
つまり、第３の誘電体層２３０が形成されていない場合には、第２の誘電体層２２０が、基板Ｓの最上部に形成される誘電体層であり、基板Ｓの端部領域Ｅを除いた中心領域Ｃに形成される。
このとき、第３の誘電体層２３０は、ゾルゲル法及びプラズマ溶射法のいずれかの方法によって形成されてもよい。

Claims (6)

  1. 静電チャックであって、
    ベース部材、
    前記ベース部材の上面に配置された複数の誘電体層であって、前記複数の誘電体層のうちの少なくとも１つが、セラミック材料からゾルゲル法により形成される、複数の誘電体層、及び
    プラズマ溶射法により前記誘電体層の上面に形成された複数の突出部であって、基板の底面又はマスクの底面を支持するように構成された複数の突出部
    を備え、前記誘電体層が、
    前記ベース部材の上面に形成された第１の誘電体層、
    前記ゾルゲル法により前記第１の誘電体層の上面の中央領域に形成された第２の誘電体層、及び
    前記プラズマ溶射法により前記第１の誘電体層の前記上面の端部領域に形成された第３の誘電体層であって、前記第２の誘電体層の高さに等しい高さを有する、第３の誘電体層
    を含む、静電チャック。
  2. 前記複数の突出部が、前記基板又は前記マスクの端部に沿って、前記誘電体層の前記上面に配置されたダム部を含む、請求項１に記載の静電チャック。
  3. 前記複数の突出部が、前記ダム部を基準として、内側で前記基板の前記底面と平面接触又は点接触するように構成された垂直隆起部をさらに含み、
    前記垂直隆起部は、前記基板から離間されるように、前記誘電体層の前記上面に配置され、前記垂直隆起部が、前記ダム部より低くなるように形成される、請求項２に記載の静電チャック。
  4. 前記複数の突出部が、前記ダム部を基準として、内側で前記基板の前記底面と平面接触又は点接触するように構成された垂直隆起部をさらに含み、
    前記垂直隆起部が、前記基板の縁に沿って配置され、前記垂直隆起部が、前記ダム部より高くなるように形成される、請求項２に記載の静電チャック。
  5. 前記誘電体層の前記上面に着脱可能に配置されたシート部材をさらに備え、
    前記複数の突出部のうちの少なくとも幾つかが、前記シート部材上に形成される、請求項１から４のいずれか一項に記載の静電チャック。
  6. 前記ダム部は、気体の放出の程度に応じて、前記ダム部と前記基板の前記底面又は前記マスクの前記底面との間の平面接触の状態を検出するために、前記基板の前記底面又は前記マスクの前記底面と平面接触するその上面に、前記気体が放出される気体放出チャネルが形成されるように、形成される、請求項２から４のいずれか一項に記載の静電チャック。
JP2019510454A 2016-09-08 2017-09-08 静電チャック、及びその製造方法 Withdrawn JP2019530211A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160115780A KR101694754B1 (ko) 2016-09-08 2016-09-08 정전척 및 그 제조방법
KR10-2016-0115780 2016-09-08
PCT/KR2017/009890 WO2018048254A1 (ko) 2016-09-08 2017-09-08 정전척 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2019530211A true JP2019530211A (ja) 2019-10-17

Family

ID=57832836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019510454A Withdrawn JP2019530211A (ja) 2016-09-08 2017-09-08 静電チャック、及びその製造方法

Country Status (5)

Country Link
JP (1) JP2019530211A (ja)
KR (1) KR101694754B1 (ja)
CN (1) CN109891570A (ja)
TW (1) TW201812987A (ja)
WO (1) WO2018048254A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190106119A (ko) * 2018-03-07 2019-09-18 어플라이드 머티어리얼스, 인코포레이티드 부분적으로 전극이 형성된 바이폴라 정전척
JP7441403B2 (ja) * 2019-03-05 2024-03-01 Toto株式会社 静電チャック、および処理装置
KR102214333B1 (ko) 2019-06-27 2021-02-10 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
KR20210044074A (ko) * 2019-10-14 2021-04-22 세메스 주식회사 정전 척과 이를 구비하는 기판 처리 시스템 및 정전 척의 제조 방법
TWI765518B (zh) * 2021-01-07 2022-05-21 財團法人工業技術研究院 靜電吸盤及其製備方法
CN114649252A (zh) * 2022-03-17 2022-06-21 苏州众芯联电子材料有限公司 一种用于lcd/oled面板设备的双电极静电卡盘的制作工艺

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033221A (ja) * 2001-02-08 2005-02-03 Tokyo Electron Ltd 基板載置台および処理装置
TW567177B (en) * 2001-07-19 2003-12-21 Ibiden Co Ltd Ceramic connection body, method of connecting the ceramic bodies, and ceramic structural body
KR100772740B1 (ko) * 2002-11-28 2007-11-01 동경 엘렉트론 주식회사 플라즈마 처리 용기 내부재
KR100752800B1 (ko) * 2003-03-12 2007-08-29 동경 엘렉트론 주식회사 반도체처리용의 기판유지구조 및 플라즈마 처리장치
JP4654153B2 (ja) * 2006-04-13 2011-03-16 信越化学工業株式会社 加熱素子
JP2008016795A (ja) * 2006-07-06 2008-01-24 Momentive Performance Materials Inc 耐腐食性ウェーハプロセス装置およびその作製方法
US20080029032A1 (en) * 2006-08-01 2008-02-07 Sun Jennifer Y Substrate support with protective layer for plasma resistance
JP2008160093A (ja) * 2006-11-29 2008-07-10 Toto Ltd 静電チャック、静電チャックの製造方法および基板処理装置
JP4753888B2 (ja) * 2007-01-15 2011-08-24 東京エレクトロン株式会社 基板保持機構及びプラズマ処理装置
KR101448817B1 (ko) * 2008-05-02 2014-10-13 주식회사 원익아이피에스 진공처리장치
KR100997374B1 (ko) * 2009-08-21 2010-11-30 주식회사 코미코 정전척 및 이의 제조 방법
KR101974386B1 (ko) * 2012-03-21 2019-05-03 주식회사 미코 정전척
US10008404B2 (en) * 2014-10-17 2018-06-26 Applied Materials, Inc. Electrostatic chuck assembly for high temperature processes

Also Published As

Publication number Publication date
CN109891570A (zh) 2019-06-14
TW201812987A (zh) 2018-04-01
WO2018048254A1 (ko) 2018-03-15
KR101694754B1 (ko) 2017-01-11

Similar Documents

Publication Publication Date Title
JP2019530211A (ja) 静電チャック、及びその製造方法
US7068489B2 (en) Electrostatic chuck for holding wafer
JP6001675B2 (ja) 載置用部材およびその製造方法
JP6139698B2 (ja) 静電チャック
JP4890421B2 (ja) 静電チャック
JP5361119B2 (ja) サセプタの粗面化による静電荷の削減
TWI682073B (zh) 具有適用於凹槽的接觸環密封及竊流電極的電鍍設備
JP2001517872A (ja) ハイブリッド型ヨンセン−ラーベク静電チャック及びその製造方法
US20210140030A1 (en) Frame-integrated mask
JP5578762B2 (ja) 表面テクスチャリングを組み込んだプラズマリアクタ基板
US11823940B2 (en) Electrostatic chuck and manufacturing method therefor
KR101797927B1 (ko) 정전척
CN112514046B (zh) 静电卡盘装置及静电卡盘装置的制造方法
KR101753658B1 (ko) 정전척
CN111557040A (zh) 部分阳极化的喷头
KR20100090559A (ko) 에어로졸 코팅층을 갖는 정전척 및 그 제조방법
KR20180028355A (ko) 정전척 및 그 제조방법
KR101775135B1 (ko) 정전척의 제조방법
JP5279455B2 (ja) 静電チャック
KR20200018265A (ko) 마스크와 기판 사이의 분위기를 제어하기 위한 가요성 마스크 조정 및 그 사용 방법들
KR102294545B1 (ko) 정전척 및 그 수리방법
KR101235151B1 (ko) 반도체 제조설비의 정전척
KR20170136459A (ko) 정전척의 제조방법
WO2018230232A1 (ja) ウエハ加熱ヒータ及び半導体製造装置
KR20130095873A (ko) 반도체 제조설비의 대구경 정전척

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190422

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20191223