JP2019527937A - Use of an electric field to peel a piezoelectric layer from a donor substrate - Google Patents

Use of an electric field to peel a piezoelectric layer from a donor substrate Download PDF

Info

Publication number
JP2019527937A
JP2019527937A JP2019504705A JP2019504705A JP2019527937A JP 2019527937 A JP2019527937 A JP 2019527937A JP 2019504705 A JP2019504705 A JP 2019504705A JP 2019504705 A JP2019504705 A JP 2019504705A JP 2019527937 A JP2019527937 A JP 2019527937A
Authority
JP
Japan
Prior art keywords
piezoelectric
donor substrate
substrate
electric field
chuck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019504705A
Other languages
Japanese (ja)
Other versions
JP6773274B2 (en
Inventor
セドリック シャルル−アルフレッド,
セドリック シャルル−アルフレッド,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2019527937A publication Critical patent/JP2019527937A/en
Application granted granted Critical
Publication of JP6773274B2 publication Critical patent/JP6773274B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/06Forming electrodes or interconnections, e.g. leads or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8536Alkaline earth metal based oxides, e.g. barium titanates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8542Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8548Lead-based oxides
    • H10N30/8554Lead-zirconium titanate [PZT] based
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/04Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Reciprocating Pumps (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本発明は、支持基板上に圧電層を転写する方法に関する。また、本発明は、本方法の少なくとも一部を実行するための剥離チャンバに関する。支持基板上にドナー基板から圧電層を剥離する本発明の方法は、a)圧電ドナー基板内に所定の分割領域を設けるステップと、b)圧電ドナー基板を支持基板に取り付けて複合体を形成するステップと、c)電界を印加することを含む、圧電ドナー基板から圧電層を剥離するステップと、を含む。電界を用いることによって、剥離ステップを従来技術と比較して低温で行なうことができる。【選択図】 図2The present invention relates to a method for transferring a piezoelectric layer onto a support substrate. The invention also relates to a stripping chamber for performing at least part of the method. The method of the present invention for peeling a piezoelectric layer from a donor substrate on a support substrate comprises: a) providing a predetermined segmented region in the piezoelectric donor substrate; and b) attaching the piezoelectric donor substrate to the support substrate to form a composite. And c) peeling the piezoelectric layer from the piezoelectric donor substrate comprising applying an electric field. By using an electric field, the peeling step can be performed at a lower temperature compared to the prior art. [Selection] Figure 2

Description

本発明は、支持基板上に圧電層を転写する方法に関する。また、本発明は、本方法の少なくとも一部を実行するための剥離チャンバに関する。   The present invention relates to a method for transferring a piezoelectric layer onto a support substrate. The invention also relates to a stripping chamber for performing at least part of the method.

薄い圧電層が取り付けられたシリコン又はサファイアのような支持基板を備える複合構造体への関心が高まっている。そのような複合構造体を得るために、シリコンオンインシュレータ基板から知られている、スマートカット(SmartCut)(商標)タイプのプロセスを使用することが提案されている。   There is a growing interest in composite structures comprising a support substrate such as silicon or sapphire with a thin piezoelectric layer attached. In order to obtain such a composite structure, it has been proposed to use a SmartCut (TM) type process known from silicon on insulator substrates.

本プロセスは、ドナー基板内部に所定の分割領域を有する圧電ドナー基板を利用することができる。所定の分割領域は、ドナー基板にイオンを注入することによって得ることができる。その後、ドナー基板は、支持基板に取り付けられ、ドナーと支持基板との間の接合を強化するために、及び所定の分割領域においてドナー基板の残りの部分を剥離するために熱処理にかけられ、以て支持基板上に圧電ドナー基板の層を転写する。   This process can utilize a piezoelectric donor substrate having a predetermined segmented region inside the donor substrate. The predetermined divided region can be obtained by implanting ions into the donor substrate. Thereafter, the donor substrate is attached to the support substrate and subjected to a heat treatment to strengthen the bond between the donor and the support substrate and to peel off the remaining portion of the donor substrate in a predetermined segmented region, thereby The layer of the piezoelectric donor substrate is transferred onto the support substrate.

熱処理中のより高い温度の影響下で、注入されたイオンによって所定の分割領域に生成されたデフォルトが成長し、局部的なひずみをもたらし、このひずみが所与の熱収支において剥離をもたらし、以て支持基板上への層転写をもたらす。   Under the influence of the higher temperature during heat treatment, the default generated by the implanted ions in a given split region grows, resulting in local strain, which results in delamination at a given heat balance, and so on. Layer transfer onto the support substrate.

しかしながら、圧電ドナー基板の場合は、層を破損させずに転写することは困難である。これは、圧電ドナー基板と支持基板との間の熱膨張係数の大きな差(CTE不整合)に起因する。したがって、熱処理中にドナーと支持基板の界面にひずみが現われ、このひずみが剥離の瞬間に突然緩和され、転写された層の破損につながる。   However, in the case of a piezoelectric donor substrate, it is difficult to transfer without damaging the layer. This is due to a large difference in coefficient of thermal expansion (CTE mismatch) between the piezoelectric donor substrate and the support substrate. Therefore, a strain appears at the interface between the donor and the supporting substrate during the heat treatment, and this strain is suddenly relaxed at the moment of peeling, leading to damage of the transferred layer.

したがって、本発明の目的は、CTE不整合に起因する転写された圧電層の破損を低減させるために特に重要である代替の層転写方法を提供することである。   Accordingly, it is an object of the present invention to provide an alternative layer transfer method that is particularly important for reducing the failure of the transferred piezoelectric layer due to CTE mismatch.

本目的は、本発明による支持基板上に圧電層を転写する方法によって達成され、本方法は、a)圧電ドナー基板内に所定の分割領域を設けるステップと、b)圧電ドナー基板を支持基板に取り付けて複合体を形成するステップと、c)電界を印加することを含む、圧電ドナー基板から圧電層を剥離するステップと、を含む。電界を印加することによって、電界が圧電ドナー基板内に変形をもたらし、補完的なひずみを構築することに起因して所定の分割領域のデフォルトの領域をさらに脆弱化するため、ドナー基板の圧電特性を用いて所定の分割領域を脆弱化する。結果として、剥離される圧電層を完全に剥離するのに必要な熱収支を下げることができる。   This object is achieved by a method for transferring a piezoelectric layer onto a support substrate according to the present invention, the method comprising: a) providing a predetermined divided region in the piezoelectric donor substrate; and b) the piezoelectric donor substrate on the support substrate. Attaching to form a composite; and c) peeling the piezoelectric layer from the piezoelectric donor substrate comprising applying an electric field. By applying an electric field, the electric field causes deformation in the piezoelectric donor substrate, which further weakens the default region of a given split region due to the construction of complementary strains, so that the piezoelectric properties of the donor substrate To weaken a predetermined segmented area. As a result, it is possible to reduce the heat balance necessary for completely peeling the peeled piezoelectric layer.

ある特定の実施形態によると、圧電ドナー基板は、単一の圧電材料、いわゆるバルク圧電基板から作られてもよい。他の実施形態によると、圧電ドナー基板は、ハンドル基板上に設けられた圧電材料の層から作られてもよい。第2の場合は、支持基板と同様のCTEを有するハンドル基板を選択することができる。ハンドル基板と支持基板との間のCTEの差が10%未満であることは、2つのCTEのうちの大きい方に対して、より大きなCTE差と比較して、及び/又は支持基板よりも大きなCTE差を有するバルク圧電基板の使用と比較して、上述の方法を支援する熱処理のための熱収支をより大きくすることを可能にする。   According to certain embodiments, the piezoelectric donor substrate may be made from a single piezoelectric material, a so-called bulk piezoelectric substrate. According to other embodiments, the piezoelectric donor substrate may be made from a layer of piezoelectric material provided on a handle substrate. In the second case, a handle substrate having a CTE similar to that of the support substrate can be selected. A CTE difference between the handle substrate and the support substrate of less than 10% is greater for the larger of the two CTEs compared to the larger CTE difference and / or larger than the support substrate. Compared to the use of a bulk piezoelectric substrate with a CTE difference, it is possible to increase the heat balance for the heat treatment supporting the method described above.

一実施形態によると、本方法は、所定の分割領域を形成するためのイオン注入ステップと、イオン注入された圧電ドナー基板の熱処理ステップと、をさらに含むことができ、熱処理ステップは、0℃〜200℃の温度範囲で1時間〜24時間の間行うことができる。熱処理ステップは、以て、所定の分割領域の欠陥を成長させることができる。   According to an embodiment, the method may further include an ion implantation step for forming a predetermined divided region, and a heat treatment step for the ion-implanted piezoelectric donor substrate, the heat treatment step being performed at 0 ° C. to It can be carried out in the temperature range of 200 ° C. for 1 hour to 24 hours. In the heat treatment step, defects in a predetermined divided region can be grown.

好ましい変形形態によると、ステップb)は、最大100℃若しくは最大50℃の温度での熱処理を含むことができ、又は一変形形態では、15℃〜25℃の室温で行うことができる。剥離が熱処理のみによって達成される製造プロセスでは、剥離ステップの前に接合界面を安定化させて、剥離の瞬間の望ましくない接合欠陥を防止する必要がある。従来技術では、接合の強化は、剥離前に複合体を加熱することによって得られる。既に上述したように、そのような熱処理は、圧電ドナー基板の場合は熱膨張係数の差に関連する問題を引き起こす。剥離中に電界を用いることによって、ドナー基板と支持基板との間の接合エネルギーを、熱誘起剥離のみに必要な接合エネルギーと比較して低くすることができる。これは、電界の存在に起因する機械的ひずみの影響が圧電ドナー基板に非常に限定されており、支持基板との界面への影響が少ないという事実による。   According to a preferred variant, step b) can comprise a heat treatment at a temperature of up to 100 ° C. or up to 50 ° C., or in one variant can be carried out at a room temperature of 15 ° C. to 25 ° C. In manufacturing processes where delamination is achieved only by heat treatment, it is necessary to stabilize the bonding interface prior to the delamination step to prevent undesirable bonding defects at the moment of delamination. In the prior art, enhanced bonding is obtained by heating the composite prior to peeling. As already mentioned above, such a heat treatment causes problems associated with differences in thermal expansion coefficients in the case of piezoelectric donor substrates. By using an electric field during peeling, the bonding energy between the donor substrate and the support substrate can be lowered compared to the bonding energy required only for thermally induced peeling. This is due to the fact that the influence of mechanical strain due to the presence of the electric field is very limited to the piezoelectric donor substrate and has little influence on the interface with the support substrate.

好ましい変形形態によると、ステップb)は、10−2mbar未満の圧力で行なうことができる。 According to a preferred variant, step b) can be carried out at a pressure of less than 10 −2 mbar.

ステップc)は、100℃未満、より特に50℃未満の温度で、さらにより特に15℃〜25℃の室温で行うことができるのが好ましい。したがって、電界によって支援されない剥離プロセスと比較して、剥離を低温で得ることができる。   Step c) can preferably be carried out at temperatures below 100 ° C., more particularly below 50 ° C., even more particularly at room temperature between 15 ° C. and 25 ° C. Thus, exfoliation can be obtained at lower temperatures compared to exfoliation processes that are not assisted by an electric field.

好ましい実施形態によると、電界は、少なくとも1つの電極を備えるチャックを使用して印加することができる。そのようなチャックを使用することによって、電界を簡単なやり方で利用可能にすることができる。チャックは、そのような電極から独立した、例えば、真空又は静電特性によって実施される保持手段を備えてもよい。   According to a preferred embodiment, the electric field can be applied using a chuck comprising at least one electrode. By using such a chuck, the electric field can be made available in a simple manner. The chuck may comprise holding means independent of such electrodes, for example implemented by vacuum or electrostatic properties.

複合体の圧電ドナー基板の表面は、チャック上に配置することができるのが有利である。この構成では、プロセスを支持基板の電気的特性と無関係に行うことができる。   Advantageously, the surface of the composite piezoelectric donor substrate can be placed on a chuck. In this configuration, the process can be performed independently of the electrical characteristics of the support substrate.

一変形形態によると、チャックは、電気的絶縁体、特にセラミックによって分離された互いにかみ合わされた複数の電極を備えることができる。この形状では、1つの電極のみを使用して適切な電界を生成することが可能である。これにより、処理チャンバの設計が簡単になる。   According to one variant, the chuck can comprise a plurality of interdigitated electrodes separated by an electrical insulator, in particular a ceramic. With this shape, it is possible to generate an appropriate electric field using only one electrode. This simplifies the processing chamber design.

一実施形態によると、チャックに印加される電圧は、最大10kV、特に1kV〜5kVの範囲にある。この電圧範囲では、圧電ドナー基板を変形させるのに十分に強力な電界が形成され、これにより剥離がより低い熱収支で起こり得る。   According to one embodiment, the voltage applied to the chuck is up to 10 kV, in particular in the range of 1 kV to 5 kV. In this voltage range, an electric field strong enough to deform the piezoelectric donor substrate is created, so that delamination can occur with a lower heat balance.

一変形形態によると、ドナー基板−支持基板複合体は、チャックと、特に第2のチャックに含まれている第2の電極との間に挟まれていてもよい。複合体の両側に電極を使用する設計では、第1及び第2の電極に印加される電圧は、1つの電極のみの場合よりも低くすることができる。   According to one variant, the donor substrate-support substrate complex may be sandwiched between a chuck and in particular a second electrode comprised in the second chuck. In designs that use electrodes on both sides of the composite, the voltage applied to the first and second electrodes can be lower than with only one electrode.

本発明のこの変形形態では、静電チャックに印加される電圧は、最大5kV、特に200V〜1kVの範囲とすることができるのが好ましい。   In this variant of the invention, the voltage applied to the electrostatic chuck can preferably be up to 5 kV, in particular in the range from 200 V to 1 kV.

一実施形態によると、電界線は、圧電ドナー基板の分極方向と本質的に平行にすることができる。電界を圧電ドナー基板の分極方向に整列させることによって、結果として生じるひずみの大きさを高めることができ、剥離ステップを容易にする。   According to one embodiment, the electric field lines can be essentially parallel to the polarization direction of the piezoelectric donor substrate. By aligning the electric field with the polarization direction of the piezoelectric donor substrate, the magnitude of the resulting strain can be increased, facilitating the stripping step.

圧電ドナー基板は、LiTaO(LTO)、AlN、ZnO、Pb[ZrTi1−x]O(0≦x≦1)(PZT)、及びLiNbO(LNO)のうちの1つとすることができるのが好ましい。支持基板は、半導体基板、特にSiウェーハ、絶縁体、特にサファイアウェーハ、又は金属、特にMoウェーハとすることができるのが好ましい。 The piezoelectric donor substrate may be one of LiTaO 3 (LTO), AlN, ZnO, Pb [Zr x Ti 1-x ] O 3 (0 ≦ x ≦ 1) (PZT), and LiNbO 3 (LNO). It is preferable that The support substrate can preferably be a semiconductor substrate, in particular a Si wafer, an insulator, in particular a sapphire wafer, or a metal, in particular a Mo wafer.

また、本発明の目的は、上述したようなステップc)を実行するための、圧電層に電界を印加するための1つ又は2つのチャックを備える剥離チャンバによって達成される。剥離チャンバは、一変形形態によると、ステップb)を実行するためにも使用することができる。チャックの使用により、圧電基板の変形をもたらす電界を生成することができ、以て所定の分割領域を脆弱化することができる。結果として、剥離ステップに熱エネルギーのみを使用するプロセスと比較して、ドナー基板の残りの部分からの圧電層の剥離を実行するのに必要な熱収支を下げることができる。したがって、ドナー基板と支持基板との間の熱膨張係数の大きな差の悪影響を低減させることができる。   The object of the invention is also achieved by a peeling chamber comprising one or two chucks for applying an electric field to the piezoelectric layer for performing step c) as described above. The stripping chamber can also be used for performing step b), according to one variant. By using the chuck, an electric field that causes deformation of the piezoelectric substrate can be generated, so that a predetermined divided region can be weakened. As a result, the thermal budget required to perform the stripping of the piezoelectric layer from the rest of the donor substrate can be reduced compared to a process that uses only thermal energy for the stripping step. Therefore, the adverse effect of a large difference in thermal expansion coefficient between the donor substrate and the support substrate can be reduced.

また、本発明の目的は、複合体を保持するための保持手段、特に真空及び/又は静電保持手段を備えるチャックと、複合体内部の所定の分割領域を脆弱化するために電界を印加するための電極とによって達成される。一変形形態によると、静電保持手段と電界を印加するための電極とは、互いに独立していてもよい。このようにして、本方法に関して上述したような保持作用及び脆弱化作用を互いに対して最適化することができる。   Another object of the present invention is to apply an electric field in order to weaken a predetermined divided area inside the composite, and a holding means for holding the composite, in particular a vacuum and / or electrostatic holding means. For the electrode to achieve. According to one variant, the electrostatic holding means and the electrode for applying the electric field may be independent of each other. In this way, the holding action and the weakening action as described above with respect to the method can be optimized with respect to each other.

本発明は、添付の図面と併せて有利な例示的な実施形態を使用して、以下でより詳細に説明される。   The present invention will be described in more detail below using advantageous exemplary embodiments in conjunction with the accompanying drawings.

支持基板上に圧電層を転写する方法の実施形態を示す概略図である。It is the schematic which shows embodiment of the method of transferring a piezoelectric layer on a support substrate. 支持基板上に圧電層を転写する方法の実施形態を示す概略図である。It is the schematic which shows embodiment of the method of transferring a piezoelectric layer on a support substrate. 支持基板上に圧電層を転写する方法の実施形態を示す概略図である。It is the schematic which shows embodiment of the method of transferring a piezoelectric layer on a support substrate. 支持基板上に圧電層を転写する方法の実施形態を示す概略図である。It is the schematic which shows embodiment of the method of transferring a piezoelectric layer on a support substrate. 支持基板上に圧電層を転写する方法の実施形態を示す概略図である。It is the schematic which shows embodiment of the method of transferring a piezoelectric layer on a support substrate. 本発明の第2の実施形態による構成を示す概略図である。It is the schematic which shows the structure by the 2nd Embodiment of this invention. 本発明の第3の実施形態による構成を示す概略図である。It is the schematic which shows the structure by the 3rd Embodiment of this invention.

図1a〜図1eは、支持基板上に圧電層を転写する方法の実施形態を示す。   1a to 1e show an embodiment of a method for transferring a piezoelectric layer onto a support substrate.

本発明による方法のステップa)に対応する図1aに示すプロセスステップでは、イオン5を注入することによって圧電ドナー基板3内に所定の分割領域1が生成される。   In the process step shown in FIG. 1 a corresponding to step a) of the method according to the invention, a predetermined segmented region 1 is produced in the piezoelectric donor substrate 3 by implanting ions 5.

圧電ドナー基板3は、例えば、LiTaO(LTO)、AlN、ZnO、Pb[ZrTi1−x]O(0≦x≦1)(PZT)、及びLiNbO(LNO)とすることができる。以下では、単に本発明による一例として、圧電ドナー基板は、LTOから作られたバルク圧電基板である。一変形形態によると、ドナー基板は、上部に圧電層を有するハンドル基板を備えることができる。 The piezoelectric donor substrate 3 may be, for example, LiTaO 3 (LTO), AlN, ZnO, Pb [Zr x Ti 1-x ] O 3 (0 ≦ x ≦ 1) (PZT), and LiNbO 3 (LNO). it can. In the following, by way of example only according to the present invention, the piezoelectric donor substrate is a bulk piezoelectric substrate made from LTO. According to a variant, the donor substrate can comprise a handle substrate with a piezoelectric layer on top.

圧電ドナー基板3内部に所定の分割領域1を得るために、5*1016〜2*1017のH若しくはHe又はH/Heの混合物のイオン/cmが、所定の分割領域1の所望の深さdに応じて約10keV〜1MeVのエネルギーで注入される。上述した注入条件下では、深さdは、60nm〜6μm程度である。 In order to obtain a predetermined divided region 1 inside the piezoelectric donor substrate 3, ions / cm 2 of a mixture of H + or He + or H + / He + of 5 * 10 16 to 2 * 10 17 Implanted with an energy of about 10 keV to 1 MeV depending on the desired depth d of 1. Under the implantation conditions described above, the depth d is about 60 nm to 6 μm.

図1bに示す次のステップは、イオン注入によって生成された所定の分割領域1を形成する欠陥7を成長させる第1の熱処理ステップである。表面9の粗さは、5nmRMS未満である。本発明によると、この第1の熱処理ステップは、0℃〜200℃の温度で約1〜24時間の間行われる。   The next step shown in FIG. 1b is a first heat treatment step for growing a defect 7 forming a predetermined divided region 1 generated by ion implantation. The roughness of the surface 9 is less than 5 nm RMS. According to the present invention, this first heat treatment step is performed at a temperature of 0 ° C. to 200 ° C. for about 1 to 24 hours.

本発明によるステップb)を図1cに示す。このステップは、圧電ドナー基板3を支持基板11に、特に接合によって取り付け、以て複合体13を形成することからなる。支持基板11は、Siウェーハのような半導体基板、又はサファイアのような絶縁体、或いはMoのような金属とすることができる。   Step b) according to the invention is shown in FIG. This step consists in attaching the piezoelectric donor substrate 3 to the support substrate 11, in particular by bonding, thereby forming a composite 13. The support substrate 11 can be a semiconductor substrate such as a Si wafer, an insulator such as sapphire, or a metal such as Mo.

接合ステップは、大気圧又は真空下で、典型的には、10−2mbar未満、特に10−3〜10−4mbar程度の一次真空下で行われる。2つの基板3と11との間の接合を強化するために、接合は、最大100℃の温度で行われる。 The joining step is performed under atmospheric pressure or vacuum, typically under a primary vacuum of less than 10 −2 mbar, in particular on the order of 10 −3 to 10 −4 mbar. In order to strengthen the bond between the two substrates 3 and 11, the bonding is performed at a temperature of up to 100 ° C.

図1dは、製造プロセスの次のステップを示す。このステップは、本発明によるステップc)に対応する。電界が複合体13に印加され、電界線15は、所定の分割領域1に対して本質的に垂直である。本発明の一態様によると、電界線15は、圧電効果を最適化するために圧電ドナー基板3の分極軸17(又はポーリング軸(poling axis))と本質的に平行である。圧電特性のために、電界15の存在は、圧電支持基板3内部でz方向に機械的変形をもたらす。この変形は、所定の分割領域1をさらに脆弱化する。所望の電界を得るために、最大10kVの電圧が印加される(図2及び図3に関する以下の記載をさらに参照)。   FIG. 1d shows the next step in the manufacturing process. This step corresponds to step c) according to the invention. An electric field is applied to the composite 13 and the electric field lines 15 are essentially perpendicular to the predetermined segmented region 1. According to one aspect of the present invention, the electric field lines 15 are essentially parallel to the polarization axis 17 (or poling axis) of the piezoelectric donor substrate 3 to optimize the piezoelectric effect. Due to the piezoelectric properties, the presence of the electric field 15 causes a mechanical deformation in the z direction inside the piezoelectric support substrate 3. This deformation further weakens the predetermined divided region 1. In order to obtain the desired electric field, a voltage of up to 10 kV is applied (see further below with respect to FIGS. 2 and 3).

電界の強度に応じて、支持基板11及び転写された圧電層21を含む改質された複合体13’からの圧電ドナー基板の残りの部分19の完全な剥離が、図1eに示すように所定の分割領域で起こり得る。   Depending on the strength of the electric field, complete delamination of the remaining portion 19 of the piezoelectric donor substrate from the modified composite 13 ′ comprising the support substrate 11 and the transferred piezoelectric layer 21 is predetermined as shown in FIG. 1e. Can occur in any of the divided regions.

一変形形態によると、図1eに示すような剥離は、電界15の印加中又は印加後に、複合体13を加熱することによっても得ることができる。この第2の熱処理ステップでは、最大100℃の温度が最終的な剥離に使用される。温度の選択は、第1の熱処理ステップの条件及び電界15の強度に依存する。   According to one variant, delamination as shown in FIG. 1 e can also be obtained by heating the composite 13 during or after application of the electric field 15. In this second heat treatment step, temperatures up to 100 ° C. are used for final stripping. The selection of temperature depends on the conditions of the first heat treatment step and the strength of the electric field 15.

本発明による方法を用いて、圧電層材料21と支持基板11との間の熱膨張係数の既存の大きな差にわずらわされることなく、薄い圧電層21を支持基板11上に転写することが可能になる。   Using the method according to the invention, the thin piezoelectric layer 21 is transferred onto the support substrate 11 without being disturbed by the existing large differences in the coefficient of thermal expansion between the piezoelectric layer material 21 and the support substrate 11. Is possible.

次いで、圧電ドナー基板の残りの部分19をドナー基板3として再利用して、図1a〜図1eに関して記載したようなプロセスを再開することができる。   The remaining portion 19 of the piezoelectric donor substrate can then be reused as the donor substrate 3 to resume the process as described with respect to FIGS.

図2は、本発明の第2の実施形態による構成を概略的に示す。図2は、図1dに示すような本発明による方法の少なくともステップc)を実行するために使用される剥離チャンバ31を示す。   FIG. 2 schematically shows a configuration according to a second embodiment of the present invention. FIG. 2 shows a stripping chamber 31 used to perform at least step c) of the method according to the invention as shown in FIG. 1d.

剥離チャンバは、第1の実施形態に関して詳細に記載したような圧電ドナー基板3及び支持基板11を含む複合体13に電界39を印加することができるように、正極35及び負極37を含むチャック33を備える。第1の実施形態の特徴の記載は、再び繰り返されないが、参照によりここに組み込まれる。チャックは、複合体13を保持するためのさらなる手段、例えば、真空又は静電手段を備えることができる。本実施形態では、これらの手段は、電極35及び37から独立している。   The stripping chamber comprises a chuck 33 including a positive electrode 35 and a negative electrode 37 so that an electric field 39 can be applied to the composite 13 including the piezoelectric donor substrate 3 and the support substrate 11 as described in detail with respect to the first embodiment. Is provided. The description of the features of the first embodiment is not repeated again, but is hereby incorporated by reference. The chuck can comprise further means for holding the composite 13, for example vacuum or electrostatic means. In this embodiment, these means are independent from the electrodes 35 and 37.

複合体13は、複合体13の圧電ドナー基板3がチャック33上に配置されるように、チャック33上に位置決めされる。   The composite 13 is positioned on the chuck 33 such that the piezoelectric donor substrate 3 of the composite 13 is disposed on the chuck 33.

正極35及び負極37は、電界39が少なくとも圧電ドナー基板3の厚さd’内でチャック33の表面に対して本質的に垂直になるように配置される。圧電ドナー基板の分極軸17もチャック33に対して垂直であることにより、圧電効果を最適化することができ、以て所定の分割領域1に機械的ひずみを生成し、さらに脆弱化をもたらすことができる。   The positive electrode 35 and the negative electrode 37 are arranged so that the electric field 39 is essentially perpendicular to the surface of the chuck 33 at least within the thickness d ′ of the piezoelectric donor substrate 3. Since the polarization axis 17 of the piezoelectric donor substrate is also perpendicular to the chuck 33, the piezoelectric effect can be optimized, thereby generating mechanical strain in a predetermined divided region 1 and further weakening. Can do.

一変形形態によると、特に電界が十分に強い場合は、チャック33上に配置されるのは、支持基板とすることもできる。しかしながら、絶縁性支持基板11については、圧電ドナー基板3をチャック33上に配置することが好ましい。   According to one variant, it may be the support substrate that is arranged on the chuck 33, especially when the electric field is sufficiently strong. However, for the insulating support substrate 11, the piezoelectric donor substrate 3 is preferably disposed on the chuck 33.

一変形形態では、正極35及び負極37は、互いにかみ合わされ、電気的絶縁体(図示せず)、例えば、薄いセラミック層が間に配置される。   In one variation, the positive electrode 35 and the negative electrode 37 are interdigitated and an electrical insulator (not shown), eg, a thin ceramic layer, is disposed therebetween.

分割チャンバ31の制御ユニットは、最大10kV、好ましくは1kV〜5kVの電圧を電極に印加することができるように構成されている。本実施形態では、1つの静電チャックのみが必要であり、これによって剥離チャンバ31の設計が簡略化される。   The control unit of the divided chamber 31 is configured to be able to apply a voltage of 10 kV at maximum, preferably 1 kV to 5 kV to the electrodes. In the present embodiment, only one electrostatic chuck is required, which simplifies the design of the peeling chamber 31.

図3は、本発明の第3の実施形態による構成を概略的に示す。図3は、図1dに示すような本発明による方法の少なくともステップc)を実行するために使用される剥離チャンバ51の第2の実施形態を示す。第1及び第2の実施形態の特徴の記載は、再び繰り返されないが、参照によりここに組み込まれる。   FIG. 3 schematically shows a configuration according to a third embodiment of the present invention. FIG. 3 shows a second embodiment of a stripping chamber 51 used for performing at least step c) of the method according to the invention as shown in FIG. 1d. The description of the features of the first and second embodiments is not repeated again, but is hereby incorporated by reference.

本実施形態では、2つのチャック53及び55が使用されている。下部チャック53は、正極57を含み、上部チャック55は、負極59を含む。一変形形態によると、分極は、互いに入れ替えることができる。複合体13は、2つのチャック53と55との間に挟まれている。   In this embodiment, two chucks 53 and 55 are used. The lower chuck 53 includes a positive electrode 57, and the upper chuck 55 includes a negative electrode 59. According to one variant, the polarizations can be interchanged with each other. The composite 13 is sandwiched between two chucks 53 and 55.

また、本構成では、電界線61は、圧電効果を最適化するために圧電ドナー基板の分極方向17と平行であり、所定の分割領域1において最適化された脆弱化をもたらす。   Further, in this configuration, the electric field line 61 is parallel to the polarization direction 17 of the piezoelectric donor substrate in order to optimize the piezoelectric effect, resulting in an optimized weakening in the predetermined divided region 1.

この電極構成では、最大5kV、特に200V〜1kVの電圧を電極53及び55に印加して、圧電ドナー基板3と支持基板11の界面における剥離を観察することなく、所定の分割領域1において所望の効果を得ることができる。   In this electrode configuration, a maximum voltage of 5 kV, in particular 200 V to 1 kV, is applied to the electrodes 53 and 55, and a desired division region 1 is obtained without observing peeling at the interface between the piezoelectric donor substrate 3 and the support substrate 11. An effect can be obtained.

第2及び第3の実施形態の剥離チャンバ31及び51は、さらなる変形形態によると、本発明による方法のステップb)に使用され、図1cに示すような取付けステップを実現することができる。さらに、剥離チャンバは、さらなる変形形態によると、熱処理を行うこと及び/又は真空下でのプロセスステップを行うことができるように加熱手段及び/又は真空ポンプを備えることもできる。   The stripping chambers 31 and 51 of the second and third embodiments can, according to a further variant, be used for step b) of the method according to the invention to realize the mounting step as shown in FIG. 1c. Furthermore, the stripping chamber can, according to a further variant, comprise heating means and / or a vacuum pump so that heat treatment can be performed and / or process steps under vacuum can be performed.

第1〜第3の実施形態のいずれか1つの特徴は、個々に、又は他の実施形態のいずれか1つとグループで組み合わされて、本発明による方法及び/又は分割チャンバのさらなる変形形態を形成することができる。   The features of any one of the first to third embodiments can be combined individually or in groups with any one of the other embodiments to form further variants of the method and / or the dividing chamber according to the invention. can do.

Claims (18)

支持基板上に圧電層を転写する方法であって、
a)圧電ドナー基板(3)内に所定の分割領域(1)を設けるステップと、
b)前記圧電ドナー基板(3)を支持基板(11)に取り付けて複合体(13)を形成するステップと、
c)電界(15)を印加することを含む、前記圧電ドナー基板(3)から前記圧電層(21)を剥離するステップと、
を含む、方法。
A method of transferring a piezoelectric layer onto a support substrate,
a) providing a predetermined segmented region (1) in the piezoelectric donor substrate (3);
b) attaching the piezoelectric donor substrate (3) to a support substrate (11) to form a composite (13);
c) peeling the piezoelectric layer (21) from the piezoelectric donor substrate (3) comprising applying an electric field (15);
Including the method.
前記圧電ドナー基板がバルク圧電基板から作られている、請求項1に記載の方法。   The method of claim 1, wherein the piezoelectric donor substrate is made from a bulk piezoelectric substrate. 前記圧電ドナー基板がハンドル基板上に設けられた圧電材料の層から作られている、請求項1に記載の方法。   The method of claim 1, wherein the piezoelectric donor substrate is made from a layer of piezoelectric material provided on a handle substrate. ステップb)が最大100℃、特に最大50℃の温度での熱処理を含む、又は15℃〜25℃の室温で行われる、請求項1〜3のいずれか一項に記載の方法。   The process according to any one of claims 1 to 3, wherein step b) comprises a heat treatment at a temperature of at most 100 ° C, in particular at most 50 ° C, or is carried out at room temperature of from 15 ° C to 25 ° C. ステップb)が10−2mbar未満の圧力で行なわれる、請求項1〜4のいずれか一項に記載の方法。 Step b) is carried out at a pressure of less than 10 -2 mbar, A method according to any one of claims 1 to 4. ステップc)が100℃未満、より特に50℃未満の温度で、さらにより特に15℃〜25℃の室温で行なわれる、請求項1〜5のいずれか一項に記載の方法。   6. A process according to any one of the preceding claims, wherein step c) is performed at a temperature below 100 <0> C, more particularly below 50 <0> C, even more particularly at a room temperature between 15 <0> C and 25 <0> C. 前記電界(15)が少なくとも1つの電極を備えるチャックを使用して印加される、請求項1〜6のいずれか一項に記載の方法。   The method according to any of the preceding claims, wherein the electric field (15) is applied using a chuck comprising at least one electrode. 前記複合体の前記圧電ドナー基板の表面が前記チャック上に配置されている、請求項7に記載の方法。   The method of claim 7, wherein a surface of the piezoelectric donor substrate of the composite is disposed on the chuck. 前記チャックが電気的絶縁体、特にセラミックによって分離された互いにかみ合わされた複数の電極を備える、請求項8に記載の方法。   9. Method according to claim 8, wherein the chuck comprises a plurality of interdigitated electrodes separated by an electrical insulator, in particular a ceramic. 前記チャックに印加される電圧が最大10kV、特に1kV〜5kVの範囲にある、請求項9に記載の方法。   The method according to claim 9, wherein the voltage applied to the chuck is at most 10 kV, in particular in the range of 1 kV to 5 kV. 前記複合体が前記チャックと、特に第2のチャックに含まれている第2の電極との間に挟まれている、請求項7又は8に記載の方法。   9. A method according to claim 7 or 8, wherein the composite is sandwiched between the chuck and in particular a second electrode contained in a second chuck. 前記静電チャックに印加される電圧が最大5kV、特に200V〜1kVの範囲にある、請求項11に記載の方法。   The method according to claim 11, wherein the voltage applied to the electrostatic chuck is at most 5 kV, in particular in the range from 200 V to 1 kV. 前記電界線(15)が前記圧電ドナー基板(3)の分極方向(17)と本質的に平行である、請求項1〜12のいずれか一項に記載の方法。   The method according to any of the preceding claims, wherein the electric field lines (15) are essentially parallel to the polarization direction (17) of the piezoelectric donor substrate (3). 前記圧電ドナー基板(3)がLiTaO(LTO)、AlN、ZnO、Pb[ZrTi1−x]O(0≦x≦1)(PZT)、及びLiNbO(LNO)のうちの1つである、請求項1〜13のいずれか一項に記載の方法。 The piezoelectric donor substrate (3) is LiTaO 3 (LTO), AlN, ZnO, Pb [Zr x Ti 1-x ] O 3 (0 ≦ x ≦ 1) (PZT), and LiNbO 3 (LNO). The method according to claim 1, wherein the method is one. 前記支持基板(11)が半導体基板、特にSiウェーハ、又は絶縁体、特にサファイアウェーハ、又は金属、特にMoウェーハである、請求項1〜14のいずれか一項に記載の方法。   15. A method according to any one of the preceding claims, wherein the support substrate (11) is a semiconductor substrate, in particular a Si wafer, or an insulator, in particular a sapphire wafer, or a metal, in particular a Mo wafer. 圧電層に電界を印加するための第1及び/又は第2の電極を含む1つ或いは2つのチャックを備える、請求項1〜15のいずれか一項に記載のステップc)を行うための剥離チャンバ。   16. Stripping for performing step c) according to any one of the preceding claims, comprising one or two chucks comprising first and / or second electrodes for applying an electric field to the piezoelectric layer. Chamber. 前記チャックのうちの少なくとも1つが保持手段、特に真空及び/又は静電保持手段を備える、請求項16に記載の剥離チャンバ。   17. A peeling chamber according to claim 16, wherein at least one of the chucks comprises holding means, in particular vacuum and / or electrostatic holding means. 前記第1及び/又は第2の電極が前記静電保持手段から独立している、請求項17に記載の剥離チャンバ。   18. A stripping chamber according to claim 17, wherein the first and / or second electrode is independent of the electrostatic holding means.
JP2019504705A 2016-08-02 2017-08-01 Use of an electric field to separate the piezoelectric layer from the donor substrate Active JP6773274B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1657494 2016-08-02
FR1657494A FR3054930B1 (en) 2016-08-02 2016-08-02 USE OF AN ELECTRIC FIELD FOR DETACHING A PIEZOELECTRIC LAYER FROM A DONOR SUBSTRATE
PCT/EP2017/069470 WO2018024743A1 (en) 2016-08-02 2017-08-01 Use of an electric field for detaching a piezoelectric layer from a donor substrate

Publications (2)

Publication Number Publication Date
JP2019527937A true JP2019527937A (en) 2019-10-03
JP6773274B2 JP6773274B2 (en) 2020-10-21

Family

ID=57960500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019504705A Active JP6773274B2 (en) 2016-08-02 2017-08-01 Use of an electric field to separate the piezoelectric layer from the donor substrate

Country Status (8)

Country Link
US (2) US11744154B2 (en)
EP (2) EP3494604B1 (en)
JP (1) JP6773274B2 (en)
KR (1) KR102200791B1 (en)
CN (1) CN109564967B (en)
FR (1) FR3054930B1 (en)
SG (1) SG11201900762QA (en)
WO (1) WO2018024743A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3054930B1 (en) 2016-08-02 2018-07-13 Soitec USE OF AN ELECTRIC FIELD FOR DETACHING A PIEZOELECTRIC LAYER FROM A DONOR SUBSTRATE
CN111834519B (en) * 2020-06-29 2021-12-03 中国科学院上海微系统与信息技术研究所 Method for improving thickness uniformity of single crystal piezoelectric film
FR3125383A1 (en) * 2021-07-19 2023-01-20 Soitec Method for implanting atomic species in a piezoelectric substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001511608A (en) * 1997-07-29 2001-08-14 シリコン ジェネシス コーポレイション Cluster tool method and apparatus using plasma penetrating ion implantation
JP2010109909A (en) * 2008-10-31 2010-05-13 Murata Mfg Co Ltd Method of manufacturing piezoelectric composite substrate
JP2012213244A (en) * 2007-12-25 2012-11-01 Murata Mfg Co Ltd Manufacturing method of composite piezoelectric substrate
JP2015529978A (en) * 2012-09-04 2015-10-08 ソイテックSoitec Pseudo substrate with improved utilization efficiency of single crystal material

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737178A (en) 1997-03-06 1998-04-07 Applied Materials, Inc. Monocrystalline ceramic coating having integral bonding interconnects for electrostatic chucks
JP2001035907A (en) 1999-07-26 2001-02-09 Ulvac Japan Ltd Chuck device
TWI290342B (en) * 2003-11-18 2007-11-21 United Soi Corp A method to fabricate a thin film on a substrate
CN100342486C (en) 2003-12-24 2007-10-10 联合晶圆公司 Method for making thin film by transferring on base plate
CN101233531B (en) * 2005-07-29 2012-05-30 株式会社半导体能源研究所 Manufacturing method of semiconductor device
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
FR2914492A1 (en) * 2007-03-27 2008-10-03 Soitec Silicon On Insulator Substrate's thin ferroelectric layer manufacturing method for manufacturing e.g. piezoelectric sensor, involves subjecting resulting structure having transferred thin layer to electrical field to improve ferroelectric properties of layer
CN101620983B (en) * 2008-06-20 2011-05-25 李天锡 Thin film production method
JP5359615B2 (en) * 2009-07-02 2013-12-04 株式会社村田製作所 Manufacturing method of composite substrate
JP5934424B2 (en) * 2013-02-19 2016-06-15 日本碍子株式会社 Manufacturing method of acoustic wave device
WO2015031444A1 (en) * 2013-08-29 2015-03-05 The Board Of Trustees Of The Leland Stanford Junior University Method of controlled crack propagation for material cleavage using electromagnetic forces
KR101664090B1 (en) * 2014-12-08 2016-10-10 (주)다인스 Vacuum laminator and method for laminating using the same
FR3054930B1 (en) 2016-08-02 2018-07-13 Soitec USE OF AN ELECTRIC FIELD FOR DETACHING A PIEZOELECTRIC LAYER FROM A DONOR SUBSTRATE

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001511608A (en) * 1997-07-29 2001-08-14 シリコン ジェネシス コーポレイション Cluster tool method and apparatus using plasma penetrating ion implantation
JP2012213244A (en) * 2007-12-25 2012-11-01 Murata Mfg Co Ltd Manufacturing method of composite piezoelectric substrate
JP2010109909A (en) * 2008-10-31 2010-05-13 Murata Mfg Co Ltd Method of manufacturing piezoelectric composite substrate
JP2015529978A (en) * 2012-09-04 2015-10-08 ソイテックSoitec Pseudo substrate with improved utilization efficiency of single crystal material

Also Published As

Publication number Publication date
US11744154B2 (en) 2023-08-29
EP3731288A1 (en) 2020-10-28
EP3494604B1 (en) 2020-06-17
EP3494604A1 (en) 2019-06-12
FR3054930B1 (en) 2018-07-13
JP6773274B2 (en) 2020-10-21
KR20190030747A (en) 2019-03-22
EP3731288B1 (en) 2022-10-05
FR3054930A1 (en) 2018-02-09
CN109564967A (en) 2019-04-02
CN109564967B (en) 2022-12-02
WO2018024743A1 (en) 2018-02-08
US20230363279A1 (en) 2023-11-09
US20210376225A1 (en) 2021-12-02
KR102200791B1 (en) 2021-01-12
SG11201900762QA (en) 2019-02-27

Similar Documents

Publication Publication Date Title
US20230363279A1 (en) Use of an electric field for detaching a piezoelectric layer from a donor substrate
US11245377B2 (en) Composite substrate and method of manufacturing composite substrate
JP5258564B2 (en) Method for transferring a thin film onto a support
JP4674844B2 (en) Method for making relaxed silicon germanium on insulator via layer dislocations
TWI567780B (en) Method of manufacturing composite wafers
TWI430339B (en) Method for the preparation of a multi-layered crystalline structure
JP2013516767A5 (en)
CN113193109A (en) Preparation method of composite film and composite film
WO2016006641A1 (en) METHOD FOR PRODUCING SiC WAFER, METHOD FOR PRODUCING SiC SEMICONDUCTOR, AND GRAPHITE-SILICON CARBIDE COMPOSITE SUBSTRATE
WO2016006640A1 (en) METHOD FOR PRODUCING SiC WAFER, METHOD FOR PRODUCING SiC SEMICONDUCTOR, AND SILICON CARBIDE COMPOSITE SUBSTRATE
KR101302071B1 (en) A method for manufacturing a heterostructure aiming at reducing the tensile stress condition of the donor substrate
JP2009253184A (en) Manufacturing method for laminated substrate
JP5053252B2 (en) Method for manufacturing a heterostructure comprising at least one thick layer of semiconductor material
US7863156B2 (en) Method of producing a strained layer
WO2022176689A1 (en) Composite wafer and method for producing same
CN116065127A (en) Composite film and preparation method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190319

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200915

R150 Certificate of patent or registration of utility model

Ref document number: 6773274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250