JP2019525248A

JP2019525248A - 再構成可能なディスプレイおよび再構成可能なディスプレイのための方法

Info

Publication number: JP2019525248A
Application number: JP2019505223A
Authority: JP
Inventors: イーホリ・ワチク; ハリソン・クォン; ラッセル・ドレイパー; デイヴィッド・フェローズ
Original assignee: イマジン・コーポレイション; ユナイテッド・ステーツ・オブ・アメリカ・アズ・レプリゼンテッド・バイ・ザ・セクレタリー・オブ・ジ・アーミー
Priority date: 2016-08-01
Filing date: 2017-08-01
Publication date: 2019-09-05
Also published as: US10741129B2; US20180075811A1; WO2018026809A3; WO2018026809A2

Abstract

画素アレイならびに可変密度列スキャナ回路および可変密度行スキャナ回路を備える画像レンダリングシステムが開示される。可変密度列スキャナ回路および可変密度行スキャナ回路は、ディスプレイの利用可能なスクリーンエリア内のアクティブな表示エリアのソフトウェアに基づく再構成を可能にする。加えて、所望の画像領域の外側の画素がそれらの必要とする画像データまたは励起なしに黒色に駆動されることを可能にする、ハードウェア黒色回復機能が提供される。結果として、ディスプレイの機能性は、フレームごとに所望の画像領域に合致するように再構成され得る。したがって、本発明によるディスプレイは、従来技術のディスプレイよりも高いフレームレートで、かつ、少ない電力消費で動作することができる。

Description

連邦政府による資金提供を受けた研究の記載
本発明は、米国陸軍契約CMD-APG; Night Vision and Electronic Sensors Directorate (NVESD) Imaging Technology Branchによって与えられた助成金番号W909MY-12-D-0005の下で政府の支援を受けてなされた。米国政府は、本発明において一定の権利を有する。

本発明は、一般に、ディスプレイなどの画像レンダリングデバイスに関し、より詳細には、画像レンダリングデバイスを駆動するためのバックプレーン電子機器に関する。

テレビ受像機、ディスプレイ、マイクロディスプレイ等などの画像レンダリングデバイスは、典型的には、画素要素の二次元アレイと、画像をレンダリングするためにアレイ内の各画素の発光を制御するバックプレーン駆動回路とを含む。

従来技術のディスプレイは、典型的には、特定の機能性および表示形式のために設計されており、それは、そのバックプレーン駆動回路内でハードウェアにより実現される。しかしながら、非ネイティブ形式で画像を表示するために使用されるときに、効率的に動作可能である柔軟な表示アーキテクチャから恩恵を受けるであろう多数の適用例がある。例えば、エネルギー効率は、野外にいる間に異なる種類のセンサ入力またはビデオストリーム形式が見られなければならない多くの携帯機器適用例において最優先となる。残念ながら、多くのディスプレイは、そのネイティブ形式よりも小さい画像を表示するときに、全電力消費のわずかな減少によって特徴付けられるが、表示効率が、典型的には、そのような状況では著しく低下するので、エネルギー節約量は小さい。

加えて、従来技術のディスプレイのあらゆる画素は、各フレーム周期中に書き込まれ、エネルギーを与えられなければならない。これは、ディスプレイのより小さいサブ領域に形成される画像の外側にある未使用画素が、各フレーム周期中に依然として黒色として書き込まれなければならないので、これらの画素についてさえ当てはまる。結果として、従来技術のディスプレイは、その最大達成可能フレームレートを決定する所定の固定フレーム周期を有する。

例えば、没入型仮想現実ヘッドセットなどの、いくつかの適用例は、高い画素数および高速運動応答を必要とし、それらは、従来の表示技術を使用して実現できないデータ処理および通信帯域幅需要を引き起こす。

高画素数は、現実的なVR体験のために視力制限(eye-limited)角度分解能を有する広い視野を達成するために必要である。他方では、高フレームレートは、画像ぶれおよびジャダなどの、モーションアーチファクトを回避するために必要とされ、それらは、特にニアアイシステムにおいて見られ、多くのユーザにとって頭痛および乗り物酔いにつながっている。まとめると、これらの要件は、毎秒何十ギガビットもの生ビデオデータレートにつながり、それらは、今日の最速グラフィックプロセッサおよびビデオインターフェースドライバチップの限界を越えている。

高速で、柔軟な画像レンダリングを可能にする表示技術の必要性は、今までのところ、従来技術において満たされていないままである。

本発明は、ソフトウェア再構成可能である表示形式を有するディスプレイを可能にする。本発明は、ディスプレイの形式がオンザフライで変えられること、およびフレームごとに全表示エリア内のどこにでも表示画像の位置決めをすることを可能にする。さらに、本発明は、その形式が全表示エリアよりも小さいディスプレイが、著しくより高いフレームリフレッシュレートにおいておよび/またはより良いエネルギー効率を有して動作することを可能にし、表示されている、より小さい表示形式のために最適化された専用ディスプレイのエネルギー効率に近づき、またはそれを達成する。

本発明の実施形態は、その始点および終点が制御可能である行および列走査回路構成を備え、アクティブにされる列および行の密度は、制御可能であり、それは、それらの画素が各フレーム周期中に書き込まれ、エネルギーを与えられることを必要とすることなく所望の表示領域の外側の画素を黒色に設定することができる。本発明の実施形態は、特に、アクティブマトリクス有機発光ダイオード(AMOLED)ディスプレイ、仮想現実(VR)および拡張現実(AR)ヘッドセット、ならびに同様のものによく適している。

従来技術において、ディスプレイは、典型的には、そのバックプレーン駆動回路内でハードウェアにより実現される機能性(すなわち、表示形式)のために設計される。画像は、左から右へかつ上から下へのラスタ走査パターンでデータを走査し、ディスプレイの各画素にエネルギーを与えることによってディスプレイ上に形成される。ディスプレイは典型的には、ディスプレイのネイティブ形式において(すなわち、すべての画素が駆動されるとき)最も効率良く動作するように最適化される。画像が、ディスプレイの下位部分に表示されるとき、データはなお、ディスプレイ全体の各画素すべてに書き込まれなければならず、そのすべてはなお、各フレーム周期中にエネルギーを与えられ、下位部分の外側であるそれらの画素でさえ、画像を形成するために使用される。結果として、従来技術のディスプレイ上に画像を表示するために必要とされるフレーム周期およびエネルギーの両方は、ディスプレイのどのくらいが使用されるかにかかわらず、固定される。

従来技術とは際立って対照的に、本開示によるディスプレイは、その機能性がソフトウェア制御を通じて再構成可能であるバックプレーンアーキテクチャを用いる。結果として、本発明の実施形態は、非常に小さいネイティブ形式から全ネイティブ形式に至るまで、より広い組の表示形式について、向上した効率および性能を有して動作することができる。本発明の実施形態は、したがって、携帯用ヘッドセット(例えば、VRおよびARヘッドセット、その他)についてより長い電池寿命、ゲームおよび防御適用例におけるより高速の運動応答、高解像度マイクロディスプレイについてのより良い接続性および画素レンダリング解決策を可能にする。本発明はまた、複数製品を単一デバイスに置き換えることをも可能にする。

本発明の例示的実施形態は、可変密度行および列スキャナロジックを含むバックプレーンアーキテクチャを備えるAMOLEDディスプレイである。加えて、ディスプレイ内の各画素は、画素における黒色回復(RST:restore-to-black)機能性を可能にする回路要素を含み、その機能性によって画素は、それが行および列スキャナによって対処されることを必要とすることなく黒色にされる。

可変密度行および列スキャナの各々は、行および列スキャナによって使用される開始および停止位置を規定する開始/停止ポインタロジックを含む。結果として、列スキャナ内のポインタロジックは、ビデオデータが、ディスプレイの各行に書き込まれるとき、データメモリブロック内のどのメモリセルが、更新されるかを制御し、行スキャナのポインタロジックは、ディスプレイのどの行が、アクティブであるかを制御する。開始および停止位置の境界の外側の行および列は、ビデオデータを更新されず、代わりに、この目的に専用の別個の信号ラインを介してそれらのRST状態に駆動される。

いくつかの実施形態では、RST機能は、行および列スキャナの1つだけに提供される。

本開示による実施形態は、画像を表示するためのディスプレイであり、本ディスプレイは、第1の複数の行および第1の複数の列に配置される複数の画素を有する画素アレイであって、第1の複数の行は、N個の行を含み、第1の複数の列は、M個の列を含む、画素アレイと、画像の横方向の広がりを規定する第1および第2のポインタを提供するように動作するドライバアーキテクチャであって、ドライバアーキテクチャは、第1の駆動信号を第2の複数の列の各列に提供するように寸法を決められかつ配置される列スキャナ回路を備え、第2の複数の列の列は、第1および第2のポインタに基づいており、第2の複数の列内の列の数は、1からMの範囲内で制御可能である、ドライバアーキテクチャとを備え、第1の複数の列は、第2の複数の列を含む。

本開示による別の実施形態は、画像を表示するためのディスプレイであり、本ディスプレイは、第1の複数の行および第1の複数の列に配置される複数の画素であって、複数の画素の各画素は、有機発光ダイオード(OLED)を含み、第1の複数の行は、N個の行を含み、第1の複数の列は、M個の列を含む、複数の画素と、複数の画素の各画素を駆動するためのドライバアーキテクチャであって、1からMの範囲内で制御可能である列の数を有する第2の複数の列を選択的に駆動することができるように再構成可能である、ドライバアーキテクチャとを備え、第1の複数の列は、第2の複数の列を含む。

本開示によるさらに別の実施形態は、画像をディスプレイ上に表示するための方法であり、本方法は、(1)ディスプレイを提供するステップであって、ディスプレイが、(i)第1の複数の行および第1の複数の列に配置される第1の複数の画素であって、第1の複数の画素の各画素は、有機発光ダイオード(OLED)を含み、第1の複数の行は、N個の行を含み、第1の複数の列は、M個の列を含む、第1の複数の画素と、(ii)第1の複数の画素の各画素を駆動するように動作する表示アーキテクチャとを含むように、ディスプレイを提供するステップと、(2)画像の横方向の広がりを規定する第1および第2のポインタを提供するステップと、(3)第1および第2のポインタに基づいて第2の複数の列を規定するステップであって、第2の複数の列は、1からMの範囲内で制御可能である列の数を有し、第1の複数の列は、第2の複数の列を含む、ステップと、(4)第2の複数の列の画素にデータを選択的に書き込むステップと、(5)第2の複数の列の画素に選択的にエネルギーを与えるステップと、(6)第2の複数の列に含まれない各画素のOLEDを無効にするステップとを含む。

従来技術による画像レンダリングシステムの概略図である。従来技術による表示フレームについてのタイミング図である。従来技術のディスプレイ上に表示されるフルスクリーン画像についてのラスタ走査パターンを示す図である。従来技術のディスプレイ上に表示される部分スクリーン画像についてのラスタ走査パターンを示す図である。本発明の例示的実施形態による画像レンダリングシステムの概略図である。例示的実施形態による可変密度列スキャナ回路のロジックの一部を示す図である。例示的実施形態による行-RST機能性を有する画素を備える画素アレイの領域を示す図である。例示的実施形態によるディスプレイの下位部分に表示される画像を示す図である。例示的実施形態によるディスプレイの下位部分に画像を表示するための方法の動作を示す図である。例示的実施形態による異なる表示モードにおいて動作する可変密度列スキャナの動作を示す図である。例示的実施形態による異なる表示モードにおいて動作する可変密度列スキャナの動作を示す図である。例示的実施形態による異なる表示モードにおいて動作する可変密度列スキャナの動作を示す図である。例示的実施形態による異なる表示モードにおいて動作する可変密度行スキャナの動作を示す図である。例示的実施形態による異なる表示モードにおいて動作する可変密度行スキャナの動作を示す図である。例示的実施形態による異なる表示モードにおいて動作する可変密度行スキャナの動作を示す図である。例示的実施形態による表示フレームについてのタイミング図である。

図1は、従来技術による画像レンダリングシステムの概略図を示す。ディスプレイ100は、画素アレイ102、列スキャナ回路104、および行スキャナ回路106を備える。示される例では、ディスプレイ100は、有機発光ダイオード(OLED)マイクロディスプレイであるが、しかしながら、本開示の教示が、無数の画像レンダリングシステムに適用可能であることは、この明細書を読んだ後では、当業者には明らかであろう。

画素アレイ102は、N個の行およびM個の列を有する画素108の二次元アレイを含み、ただし、NおよびMの各々は、任意の実数(practical number)である。画素108の各々は、以下で述べられるように、画素が、アクティブにされるとき、その光出力が、それに提供されるデータ信号に基づいている(図1に示されない)、OLEDを含む。

列スキャナ104は、異なる駆動信号を画素アレイ102の各列jに一度に一つずつ提供する、従来の列走査ロジック回路であり、ただしj = 1からMである。列スキャナ104は、データメモリ110および列ドライバ112を含み、その場合データメモリは、従来の画像プロセッサ114によって提供されるシリアルビデオデータを記憶するための複数のシフトレジスタを含む。ビデオデータは次いで、列ドライバによって電圧に変換され、列Col-1からCol-Mに提供される。

同様の仕方で、行スキャナ106は、異なる駆動信号を画素アレイ102の各行iに一度に一つずつ提供し、ただしi = 1からNである。

列スキャナ回路104が、列jを駆動し、行スキャナ回路106が、行iを駆動するとき、画素108-i-jのOLEDは、有効にされ、印加されるデータ信号に応答して光を放出することができる(すなわち、画素は、アクティブにされる)。

図2は、従来技術による表示フレームについてのタイミング図を示す。従来のディスプレイでは、画素108-1、1から108-N、Mは、典型的には左から右へかつ上から下へのラスタパターンで一度に一つずつ更新される。

タイミング図200は、主クロックと行駆動信号との間のタイミング関係を示す。フレーム周期202は、垂直同期クロックVSYNCの連続するVSYNCパルス204間の時間によって規定される。各VSYNCパルス204は、フレーム周期202を開始し、それは、次のVSYNCパルスの初めに終わる。各フレーム周期202中、ディスプレイ100のすべてのN個の行は、逐次的仕方で一度に一つずつ更新される。

各ライン周期206の継続時間は、水平同期クロックHSYNCの連続するHSYNCパルス208間の時間によって規定される。各ライン周期中、1つの行が、選択され、その行に沿った画素は、列スキャナ機能によって一度に一つずつ更新される。

ディスプレイ100内の画素のアレイ全体を更新するために必要とされるリフレッシュ時間は、それが動作可能な最大フレームレートを決定する。加えて、その画素への情報が、変えられまたは関係があろうとなかろうと、ある設定量のエネルギーが、各画素に対処するために費やされなければならないので、ディスプレイ100は常に、少なくも最小レベルの電力消費を放散することになる。典型的には、ディスプレイ100およびその画素駆動回路構成は、ディスプレイが、フルスクリーン画像を提示しているとき(すなわち、アレイ内のすべての画素が、アクティブに駆動されるとき)、実質的に最大効率のために最適化される。

図3Aは、従来技術のディスプレイ上に表示されるフルスクリーン画像についてのラスタ走査パターンを示す。画像300は、それがディスプレイ100の全体にわたって広がるように表示されるフルスクリーン画像である。

残念ながら、従来の画像レンダリングシステムの下位部分上に画像を表示するとき、未使用画素さえ、あらゆるフレーム周期中に黒色に設定されなければならないので、必要とされる時間およびエネルギーの量は、フルスクリーン画像についてのそれと同じままである。

図3Bは、従来技術のディスプレイ上に表示される部分スクリーン画像についてのラスタ走査パターンを示す。画像302は、ディスプレイ100の下位部分だけに表示される画像である。画像302は、画像領域304および休眠領域306を含む。

情報は、休眠領域306内に表示されないという事実にもかかわらず、データはなお、この未使用領域内にあるすべての画素を各フレーム周期すべての間も黒色に設定するために、それらの画素に書き込まれなければならない。結果として、電力消費は、不必要に高く、達成可能なフレームレートは、全体の表示画素数によって制限されたままである。

図4は、本発明の例示的実施形態による画像レンダリングシステムの概略図を示す。ディスプレイ400は、画素アレイ402、列スキャナ回路404、行スキャナ回路406、および開始/停止レジスタ408を備える。列スキャナ回路404、行スキャナ回路406、および開始/停止レジスタ408は、集合的にドライバアーキテクチャ418を規定する。ディスプレイ400は、ソフトウェア制御可能である表示機能性によって特徴付けられる。

画素アレイ402は、画素アレイ102に類似しているが、しかしながら、画素410-1、1から410-N、Mの各々は、それが、どんなデータ入力も必要とすることなく黒色に設定されることを可能にする、回復機能を含む。代表的画素410は、以下で図6に関して述べられる。

列スキャナ回路404は、開始/停止ポインタロジック412-1、データメモリ112、および列ドライバ414を含む、可変密度列スキャナである。

図5は、例示的実施形態による可変密度列スキャナ回路のロジックの一部を示す。列スキャナ回路404は、列スキャナ回路104に類似しているが、しかしながら、列スキャナ回路404は、開始/停止ポインタロジック412-1を含み、それは、列スキャナ回路の密度が変えられることを可能にする。

開始/停止ポインタロジック412-1は、シリアルビデオデータが、ディスプレイ400に書き込まれるとき、データメモリ112内のどのメモリセルが、更新されるかを制御するために、ソフトウェアコマンド(例えば、開始/停止レジスタ408に提供される)を介して再構成可能であるロジック回路構成を含む。示される例では、開始/停止ポインタロジック412-1は、一対のnビットデコーダ(すなわち、デコーダ502および504)を含み、ただしnは、列ドライバ414に含まれる列ドライバの数に等しい。デコーダ502および504は、回路404内のデータメモリシフトレジスタ506に開始および停止ビットを確立する。

加えて、いくつかの実施形態では、開始/停止ポインタロジック412-1および列ドライバ414の少なくとも1つは、開始/停止レジスタ408によって規定される範囲の外側の列がそれらにデータを書き込むことなく固定黒色レベルに駆動されることを可能にするように変更される。示される例では、ディスプレイ400のアクティブ窓領域の外側のすべての列ラインは、タイミングオーバヘッドが少ししかまたは全く必要とされないように、実質的に同時に黒色に駆動される。

行スキャナ回路406は、開始/停止ポインタロジック412-2および行選択ロジック416を含む。開始/停止ポインタロジック412-2は、開始/停止ポインタロジック412-1に対して、上で述べられたように動作する。いくつかの実施形態では、開始/停止ポインタロジック412-2および行選択ロジック416の少なくとも1つは、開始/停止レジスタ408によって規定される範囲の外側の行がそれらにデータを書き込むことなく固定黒色レベルに駆動されることを可能にするように変更される。

開始/停止レジスタ408は、ポインタc1およびc2を開始/停止ポインタロジック412-1に提供し、ポインタr1およびr2を412-2に提供するロジック回路であり、ただしポインタc1およびc2は、フレーム周期中に書き込むべき表示領域の列の開始および停止位置を規定し、ポインタr1およびr2は、行の開始および停止位置を規定する。いくつかの実施形態では、開始/停止レジスタ408の機能性は、列スキャナ回路404および行スキャナ回路406の1つまたは両方に組み込まれる。

列ドライバ414は、従来の列ドライバ110に類似しているが、しかしながら、列ドライバ414は、ディスプレイ400によって表示される画像領域の外側の各画素に黒色回復(RST)信号を提供するための信号ラインを含む。

行選択ロジック416は、従来の行スキャナ回路106に類似しているが、しかしながら、行選択ロジック416はまた、ディスプレイ400によって表示される画像領域の外側の各行における画素にRST信号を提供するための信号ラインも含む。ディスプレイ400のアクティブ窓領域の外側の行は、フレーム周期の初めに1つのHSYNCサイクル内に実質的に同時の仕方で黒色に駆動される。結果として、タイミングオーバヘッドは、少ししかまたは全く必要とされない。

図6は、例示的実施形態による行-RST機能性を有する画素を備える画素アレイの領域を示す。画素410-i-jは、画素108-1、1から108-N、Mの各々を代表する。画素410-i-jは、トランジスタQ1、Q2、およびQ3、OLED D、ならびにキャパシタCを含む。

画素410-i-jは、従来のOLEDドライバに類似している。しかしながら、画素410-i-jは、行RST機能性を提供するための追加のスイッチ、すなわち、トランジスタQ3を含む。示される例では、Q3のゲートは、RSTラインRST-iと電気的に接続され、それは、行選択ロジック416と電気的に結合される。スイッチが、信号RST-iをQ3のゲートに適用することによってアクティブにされるとき、トランジスタQ2のゲートは、ローに駆動され、それによってOLED Dを通る電流の流れを無効にする。

トランジスタQ3の追加は、キャパシタCがすぐに放電されることを可能にし、それによってOLED Dをリフレッシュレートに何の影響も及ぼさず、電力消費が非常に少ない、非発光(すなわち、黒色)状態に置く。結果として、ディスプレイ400内に形成される仮想窓は、各フレーム周期中に各未使用画素についてデータをリフレッシュする必要なく、更新でき、表示エリア内で移転することができる。結果として、各フレーム周期中に対応しなければならない画素の数は、より少なく、それは、より小さい形式サイズで動作するとき、ディスプレイ400が著しくより高いフレームリフレッシュレートで動作することを可能にし、それによって従来技術のディスプレイを悩ますモーションアーチファクト(例えば、ぶれ、ジャダ、その他)などの問題を軽減する。トランジスタQ3の追加はまた、ディスプレイ400がフレームごとに高解像度の縮小形式とより低い解像度のフルスクリーン形式との間で切り替わることを可能にする。これは、例えば、高解像度仮想窓が高リフレッシュ周波数および低入力ビデオ帯域幅においてより低い解像度の背景画像内に表示されることを可能にする。

情報が表示される領域だけが、各フレーム周期中に書き込まれ、アクティブにされる、再構成可能なディスプレイが、従来技術において達成できるよりも低い電力消費および/または高いフレームレートを可能にするということは、本発明の態様である。本発明によるディスプレイは、画像が、その所望の解像度において画像のサイズに合致するディスプレイのサブ領域に表示される、「仮想窓モード」を可能にする。仮想窓モードは、利用できるスキャナのサブセットだけが、動作可能にされるように、行および列スキャナロジックを再構成することによって達成される。表示される画像の外側の領域は、すべて黒色に駆動される。全アレイの左上角から仮想窓の左上角に延びるベクトルは、レジスタ設定値のグループによって規定され、仮想窓の位置を設定するために使用される。本発明によると、ベクトル座標は、仮想窓が、非常に速いレートでディスプレイの利用可能なスクリーンエリア内で移動できるように、あらゆるフレーム周期において更新することができる。

図7は、例示的実施形態によるディスプレイの下位部分に表示される画像を示す。画像702は、領域704内に表示される高解像度画像であり、それは、ディスプレイ400のサブ領域である。画像702は、ディスプレイの左上角からベクトル706だけオフセットを有して表示される。図7に示されるように、ラスタ走査は、領域704内で起こるだけである。

図8は、例示的実施形態によるディスプレイの下位部分に画像を表示するための方法の動作を示す。方法800は、動作801から始め、そこでディスプレイ400が、提供される。方法800は、図4〜図7の参照、ならびに図9〜図11の参照を続けて、本明細書で述べられる。

動作802において、画像プロセッサ114は、画像702のフレームについてのビデオデータストリームをディスプレイ400のバックプレーンアーキテクチャに提供する。

動作803において、開始/停止レジスタ408は、開始および停止ポインタ、c1およびc2を列スキャナ回路404に提供する。ポインタc1は、画像フレームのフレーム周期中にエネルギーを与えるべき第1の列(すなわち、Col-A)の表示内の位置を表し、一方ポインタc2は、フレーム周期中にエネルギーを与えるべき最後の列(すなわち、Col-B)の表示内の位置を表す。示される例では、ポインタc1およびc2は、それぞれ0よりも大きく、Mよりも小さい。

動作804において、Col-AからCol-Bの範囲の外側のすべての列(すなわち、すべての非アクティブな列)は、上で図6を参照して述べられたように、RSTをハイに駆動することによってRST機能を介して黒色に駆動される。

動作805において、開始/停止レジスタ408は、開始および停止ポインタ、r1およびr2を行スキャナ回路406に提供する。ポインタr1は、画像フレームのフレーム周期中にエネルギーを与えるべき第1の行(すなわち、Row-A)の表示内の位置を表し、一方ポインタr2は、フレーム周期中にエネルギーを与えるべき最後の行(すなわち、Row-B)の表示内の位置を表す。示される例では、ポインタr1およびr2は、それぞれ0よりも大きく、Nよりも小さい。

動作806において、Row-AからRow-Bの範囲の外側のすべての行(すなわち、すべての非アクティブな行)は、RSTをハイに駆動することによってRST機能を介して黒色に駆動される。

r1およびc1の値は、図7に示されるように、ベクトル706を規定することに留意すべきである。示される例では、ベクトル706は、領域704およびディスプレイ400の左上部角間のオフセットである。結果として、画像702は、単にr1およびc1の1つまたは両方の値を更新することによって、フレームごとにディスプレイ400の全エリア内で素早く動かすことができる。

動作807において、画像702は、領域704内に形成される。画像702は典型的には、ラスタ走査を介して形成され、その場合アクティブな画素は、領域704において上から下へ一度に一つずつ各行にわたって逐次的に書き込まれ、エネルギーを与えられる。

図9A〜図9Cは、例示的実施形態による異なる表示モードにおいて動作する可変密度列スキャナの動作を示す。

表示モード900では、列スキャナ回路404は、フルスクリーンの高密度モードで動作し、それは、従来技術のディスプレイの正常動作モードに類似している。このモードでは、c1は、Col-0に設定され、c2は、Col-Mに設定され、したがって、ディスプレイの各行内のすべての画素は、各ライン周期中にアクティブであり、更新される。

表示モード902では、列スキャナ回路404は、c1が、Col-Aに設定され、c2が、Col-Bに設定されるところの、縮小形式の高密度モードで動作する。これは、開始/停止ポインタロジック412-1によって指示されるように、Col-AからCol-Bの範囲内に位置する列のサブセットだけが、アクティブであるという結果になる。上で述べられたように、この範囲の外側のすべての列ラインは、RST機能を介して連続的に黒色に駆動される。

表示モード904では、列スキャナ回路404は、フルスクリーンの低密度モードで動作する。このモードでは、データメモリ112および列ドライバ414は、ビデオデータが、2つおきのレジスタだけに書き込まれ、3つの列ラインのグループが、各メモリセルによって駆動されるように、再構成される。動作804と対照的に、表示モード904では、ポインタロジックは、RST機能を介して黒色に駆動される列ラインの範囲を規定するために使用され、その列ラインは、Col. AからCol. Bの範囲内の列であることに留意すべきである。また、3xの密度変化は、単に例となるものであり、密度のどんな実際的変化も、3つ以外のレジスタおよび列ラインの組み合わせを使用することによって確立することができることにも留意すべきである。

図10A〜図10Cは、例示的実施形態による異なる表示モードにおいて動作する可変密度行スキャナの動作を示す。

表示モード1000では、行スキャナ回路406は、フルスクリーンの高密度モードで動作し、それは、上で述べられた表示モード900と同様に、従来技術のディスプレイの正常動作モードに類似している。このモードでは、r1は、Row-0に設定され、r2は、Row-Nに設定され、したがって、ディスプレイのすべての行は、各フレーム周期中にアクティブであり、更新される。

表示モード1002では、行スキャナ回路406は、r1が、Row-Aに設定され、r2が、Row-Bに設定されるところの、縮小形式の高密度モードで動作する。これは、開始/停止ポインタロジック412-2によって指示されるように、Row-AからRow-Bの範囲内のそれらの行だけが、アクティブにされ、この範囲の外側の列が、RST状態に置かれるという結果になる。

表示モード1004では、行スキャナ回路406は、フルスクリーンの低密度構成で動作する。動作モード904に関して上で述べられたのと同様の仕方で、このモードでは、行スキャナ回路406は、一度に3つの行のグループを駆動し、行ポインタロジックは、Row-AからRow-Bの行範囲のサブセットが、RST状態に駆動されることを指示する。

いくつかの実施形態では、多重解像度画像が、中心窩で捉えた(foveated)レンダリングを達成するためにディスプレイ400上に形成される。そのような実施形態では、小さい関心領域だけが、非常に高い解像度で表示され、一方この領域の外側の背景画像は、より低い解像度でレンダリングされる。

当業者は、図9A〜図9Cおよび図10A〜図10Cに示される3つの動作モードが例にすぎず、多くの他の動作のモードが、本発明の範囲から逸脱することなく、可変密度列および/または行スキャナを使用して達成され得ることを認識するであろう。

図11は、例示的実施形態による表示フレームについてのタイミング図を示す。タイミング図1100は、図7に示される縮小形式の仮想窓についての主クロックと行駆動信号との間のタイミング関係を示す。当業者は、タイミング図1100が、主クロックと列駆動信号との間のタイミング関係を同様に実質的に代表することを認識するであろう。

領域704は、Row-AからRow-Bの範囲内の行を含む。この範囲の外側の行Row-0からRow-Nのすべては、上で図6に関して述べられたように、RSTをハイに駆動することによってRST機能を介して黒色に設定される。

Row-AからRow-Bの範囲内の行は、フレーム周期中に正常な逐次的仕方で更新される。より少ない行が、縮小形式モードで駆動されているので、フレーム周期1102は、フレーム周期202よりも短くすることができ、フレームレートの増加を可能にする。列スキャナ回路404もまた、縮小形式モードで動作する、実施形態では、ライン周期1104もまた、短縮することができ、フレームレートの追加の増加を可能にする。

本開示は、例示的実施形態のいくつかの例だけを教示し、本発明の多くの変形がこの開示を読んだ後に当業者によって容易に考案されてもよく、本発明の範囲は、以下の請求項によって決定されるべきであるということを理解すべきである。

100 ディスプレイ
102 画素アレイ
104 列スキャナ回路、列スキャナ
106 行スキャナ回路、行スキャナ
108 画素
110 データメモリ
112 列ドライバ、データメモリ
114 画像プロセッサ
200 タイミング図
202 フレーム周期
204 VSYNCパルス
206 ライン周期
208 HSYNCパルス
300 画像
302 画像
304 画像領域
306 休眠領域
400 ディスプレイ
402 画素アレイ
404 列スキャナ回路
406 行スキャナ回路
408 開始/停止レジスタ
410 画素
412-1 開始/停止ポインタロジック
412-2 開始/停止ポインタロジック
414 列ドライバ
416 行選択ロジック
418 ドライバアーキテクチャ
502 デコーダ
504 デコーダ
506 データメモリシフトレジスタ
702 画像
704 領域
706 ベクトル
800 方法
900 表示モード
902 表示モード
904 表示モード
1000 表示モード
1002 表示モード
1004 表示モード
1100 タイミング図
1102 フレーム周期
1104 ライン周期
C キャパシタ
D OLED
Q1 トランジスタ
Q2 トランジスタ
Q3 トランジスタ
c1 開始ポインタ
c2 停止ポインタ
r1 開始ポインタ
r2 停止ポインタ

Claims

画像を表示するためのディスプレイであって、
第1の複数の行および第1の複数の列に配置される複数の画素を有する画素アレイであって、前記第1の複数の行は、N個の行を含み、前記第1の複数の列は、M個の列を含む、画素アレイと、
前記画像の横方向の広がりを規定する第1および第2のポインタを提供するように動作するドライバアーキテクチャであって、第1の駆動信号を第2の複数の列の各列に提供するように寸法を決められかつ配置される列スキャナ回路を備え、前記第2の複数の列の列は、前記第1および第2のポインタに基づいており、前記第2の複数の列内の列の数は、1からMの範囲内で制御可能である、ドライバアーキテクチャとを備え、
前記第1の複数の列は、前記第2の複数の列を含む、ディスプレイ。
前記ドライバアーキテクチャは、前記第1および第2のポインタを提供するための開始/停止ポインタロジックをさらに含む、請求項1に記載のディスプレイ。
前記ドライバアーキテクチャは、前記画像の垂直方向の広がりを規定する第3および第4のポインタを提供するように動作し、前記ドライバアーキテクチャは、第2の駆動信号を第2の複数の行の各行に提供するように寸法を決められかつ配置される行スキャナ回路をさらに含み、前記第2の複数の行の行は、前記第3および第4のポインタに基づいており、前記第2の複数の行内の行の数は、1からNの範囲内で制御可能であり、前記第1の複数の行は、前記第2の複数の行を含む、請求項1に記載のディスプレイ。
前記第1のポインタおよび第3のポインタは、前記ディスプレイ内の前記画像の位置を規定する、請求項3に記載のディスプレイ。
前記ドライバアーキテクチャは、前記第2の複数の列内の第3の複数の列に少なくとも1つの画像データを書き込むように動作する、請求項3に記載のディスプレイ。
前記ドライバアーキテクチャは、前記第2の複数の行内の第3の複数の行に少なくとも1つの画像データを書き込むように動作する、請求項5に記載のディスプレイ。
前記複数の画素の各画素は、発光デバイスと、第1の信号によってアクティブにされるとき、前記発光デバイスを無効にするためのスイッチとを含み、前記ドライバアーキテクチャは、前記第2の複数の列に含まれない前記第1の複数の列の各列に前記第1の信号を提供するように動作する、請求項1に記載のディスプレイ。
前記ドライバアーキテクチャは、前記第2の複数の行に含まれない前記第1の複数の行の各行に前記第1の信号を提供するように動作する、請求項7に記載のディスプレイ。
前記発光デバイスは、有機発光ダイオードである、請求項7に記載のディスプレイ。
画像を表示するためのディスプレイであって、
第1の複数の行および第1の複数の列に配置される複数の画素であって、前記複数の画素の各画素は、有機発光ダイオード(OLED)を含み、前記第1の複数の行は、N個の行を含み、前記第1の複数の列は、M個の列を含む、複数の画素と、
前記複数の画素の各画素を駆動するためのドライバアーキテクチャであって、1からMの範囲内で制御可能である列を有する第2の複数の列を選択的に駆動することができるように再構成可能であるドライバアーキテクチャとを備え、
前記第1の複数の列は、前記第2の複数の列を含む、ディスプレイ。
前記ドライバアーキテクチャは、前記第2の複数の列に含まれない前記複数の画素の各々内の前記OLEDを無効にするように動作する、請求項10に記載のディスプレイ。
前記複数の画素の各画素は、第1の信号によってアクティブにされるとき、前記OLEDを無効にするためのスイッチを含み、前記ドライバアーキテクチャは、前記第2の複数の列に含まれない前記複数の画素の各画素に前記第1の信号を提供するように動作する、請求項11に記載のディスプレイ。
前記ドライバアーキテクチャは、1からNの範囲内で制御可能である行を有する第2の複数の行を選択的に駆動することができるように再構成可能であり、前記第1の複数の行は、前記第2の複数の行を含む、請求項10に記載のディスプレイ。
前記ドライバアーキテクチャは、前記第2の複数の列および前記第2の複数の行の両方に含まれない前記複数の画素の各々内の前記OLEDを無効にするようにさらに動作する、請求項13に記載のディスプレイ。
前記ドライバアーキテクチャは、
第1のポインタおよび第2のポインタを提供するように動作する第1の開始/停止ポインタロジックであって、前記第2の複数の列に含まれる列は、前記第1および第2のポインタに基づいている、第1の開始/停止ポインタロジックと、
前記第2の複数の列の各々を選択的に駆動するように寸法を決められかつ配置される列スキャナ回路と、
前記第2の複数の列に含まれない前記複数の画素の各画素の前記OLEDを無効にするための第1のロジックとを含む、請求項10に記載のディスプレイ。
前記ドライバアーキテクチャは、1からNの範囲内で制御可能である行を有する第2の複数の行を選択的に駆動することができるように再構成可能であり、前記ドライバアーキテクチャは、
第3のポインタおよび第4のポインタを提供するように動作する第2の開始/停止ポインタロジックであって、前記第2の複数の行に含まれる行は、前記第3および第4のポインタに基づいている、第2の開始/停止ポインタロジックと、
前記第2の複数の行の各々を選択的に駆動するように寸法を決められかつ配置される行スキャナ回路と、
前記第2の複数の行に含まれない前記複数の画素の各画素の前記OLEDを無効にするための第2のロジックとを含む、請求項15に記載のディスプレイ。
画像をディスプレイ上に表示するための方法であって、
(1)前記ディスプレイを提供するステップであって、前記ディスプレイが、
(i)第1の複数の行および第1の複数の列に配置される第1の複数の画素であって、前記第1の複数の画素の各画素は、有機発光ダイオード(OLED)を含み、前記第1の複数の行は、N個の行を含み、前記第1の複数の列は、M個の列を含む、第1の複数の画素と、
(ii)前記第1の複数の画素の各画素を駆動するように動作する表示アーキテクチャとを含むように、前記ディスプレイを提供するステップと、
(2)前記画像の横方向の広がりを規定する第1のおよび第2のポインタを提供するステップと、
(3)前記第1および第2のポインタに基づいて第2の複数の列を規定するステップであって、前記第2の複数の列は、1からMの範囲内で制御可能である列の数を有し、前記第1の複数の列は、前記第2の複数の列を含む、規定するステップと、
(4)前記第2の複数の列の前記画素にデータを選択的に書き込むステップと、
(5)前記第2の複数の列の前記画素に選択的にエネルギーを与えるステップと、
(6)前記第2の複数の列に含まれない各画素の前記OLEDを無効にするステップとを含む、方法。
(7)前記画像の垂直方向の広がりを規定する第3および第4のポインタを提供するステップと、
(8)前記第3および第4のポインタに基づいて第2の複数の行を規定するステップであって、前記第2の複数の行は、1からNの範囲内で制御可能である行の数を有し、前記第1の複数の行は、前記第2の複数の行を含む、ステップと、
(9)前記第2の複数の行に含まれない各画素の前記OLEDを無効にするステップとをさらに含む、請求項17に記載の方法。
前記第2の複数の列に含まれない各画素の前記OLEDは、前記OLEDを通る駆動電流の流れを無効にするスイッチをアクティブにすることによって無効にされる、請求項17に記載の方法。
(7)前記第2の複数の列の複数の列の画素に少なくとも1つの画像データを書き込むことによって前記画像の解像度を低減するステップをさらに含む、請求項17に記載の方法。