JP2019519106A - グラフォエピタキシー方法のための機能化されたガイドパターンを形成する方法 - Google Patents

グラフォエピタキシー方法のための機能化されたガイドパターンを形成する方法 Download PDF

Info

Publication number
JP2019519106A
JP2019519106A JP2018562093A JP2018562093A JP2019519106A JP 2019519106 A JP2019519106 A JP 2019519106A JP 2018562093 A JP2018562093 A JP 2018562093A JP 2018562093 A JP2018562093 A JP 2018562093A JP 2019519106 A JP2019519106 A JP 2019519106A
Authority
JP
Japan
Prior art keywords
layer
etching
protective layer
functionalization
functionalization layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018562093A
Other languages
English (en)
Inventor
ティロン，ラルカ
ポセム，ニコラ
シュバリエ，グザビエ
Original Assignee
コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ filed Critical コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ
Publication of JP2019519106A publication Critical patent/JP2019519106A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0041—Photosensitive materials providing an etching agent upon exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0048—Photosensitive materials characterised by the solvents or agents facilitating spreading, e.g. tensio-active agents
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/075—Silicon-containing compounds
    • G03F7/0752—Silicon-containing compounds in non photosensitive layers or as additives, e.g. for dry lithography
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

ブロック共重合体の自己集合のために機能化されたガイドパターン（４）を、グラフォエピタキシーによって形成する方法であって、以下のステップを備える：基板（１）上に、ブロック共重合体に対して第１の化学的親和性を有する第１の材料からなるガイドパターン（４）を形成し、ガイドパターン（４）は、底部（６）および側壁（５）を備えるキャビティ（７）を有すること。ブロック共重合体に対して第２の化学的親和性を有する第２のポリマー材料からなる機能化層をグラフトし、機能化層は、キャビティ（７）の底部（６）にグラフトされた第１の部分（１１）と、キャビティ（７）の側壁（５）にグラフトされた第２の部分とを備えること。機能化層の第１の部分（１１）に対して選択的に、機能化層の第２の部分をエッチングし、前記エッチングは、イオンビームが機能化層の第１の部分に到達しないように、機能化層の第２の部分を横切る方向にしたがってイオンビームへ露出するステップを備えること。

Description

本発明は、グラフォエピタキシー方法のために意図された機能化されたガイドパターンを形成する方法に関する。本発明はまた、このような方法によって得られた機能化されたガイドパターンを使用するグラフォエピタキシー方法にも関する。
より小さい寸法を有する物体を製造することを可能にする方法のニーズは絶えず増加している。これは電子部品の小型化への傾向のためである。
最も有望な代替リソグラフィー技術の中には、ブロック共重合体の自己集合を使用するリソグラフィー技術が挙げられる。
ブロック共重合体は、いくつかのモノマーのブロック、たとえば、共有結合によってともに結合された異なる化学的性質のモノマーＡおよびＢからなる２つのブロックから構成されるポリマーである。鎖に十分な移動度が、たとえば、加熱によって与えられる場合、鎖Ａおよび鎖Ｂは、相分離し、たとえば、Ｂのマトリクス中におけるＡの球体、Ｂのマトリクス中におけるＡの円柱、または、その代わりに、間に挿入されたＡのラメラおよびＢのラメラを備える二次元ネットワークのように、再組織化されて完全に組織化された構造を形成する傾向を有する。
したがって、ブロック共重合体は、モノマーの比率のために制御され得るパターンを形成する特性を有する。さらに、ブロック共重合体によって形成されるパターンの周期性は、ブロック共重合体のモル質量に直接リンクされ、このモル質量を制御することによって、それらが形成するパターンの解像度を制御することが可能である。
これらのブロック共重合体の特性は、グラフォエピタキシー方法の範囲内で使用される。グラフォエピタキシー方法は、一般に、基板の表面上にガイドパターンを生成することからなり、これらガイドパターンは、ブロック共重合体がより良好な解像度の二次パターンを形成するために堆積されるキャビティを画定する。
しかしながら、ガイドパターンに対する二次パターンの配向を制御することは困難である。
実際、ガイドパターンに対する二次パターンの配向は、ブロック共重合体のモノマーブロックと、ガイドパターンの表面、基板の表面、および空気との相互作用に依存する。
ガイドが、ガイドキャビティの底部および壁面上のブロック共重合体の２つの相のうちの１つと同じ優先的な親和性を有する場合、この相はガイドとの界面で自己組織化するであろう。このように、暴露ステップ中に優先的に除去されねばならない領域は、ガイドパターンの最大高さを横切らず、ポリマーの他の相の残留層が、基板との界面で形成されることになる。これは、その後のブロック共重合体のエッチングによる転写の制限となる。
最も有利な場合は、中性のキャビティ底部（基板と２つのブロックの同等な相互作用）を有するガイドパターンを生成することであり、キャビティの縁部は、ポリマーの２つの相のうちの一方に優先的に結合される。この場合、暴露ステップ中に選択的に除去される犠牲ポリマーの領域は、厚み全体を、基板との界面まで横切る。これはエッチングによって基板にパターンを転写するステップに非常に有利である（参考文献、Ｒ．Ｔｉｒｏｎら、ＳＰＩＥ ２０１５）。
さらに、Ａ−ｂ−Ｂ型ブロック共重合体の場合、表面との相互作用エネルギーの制御は、たとえば、賢明に選択された組成のＡ−ｒ−Ｂ型ランダム共重合体をグラフトすることによって生じ得る（参考文献、Ｘ．Ｃｈｅｖａｌｉｅｒら、ＳＰＩＥ ２０１１）。
先行技術の方法は、ランダムポリマーをキャビティの底部にグラフトすることによってこれら相互作用を制御することを提案しているが、キャビティの壁はむき出しのままである。これを行うために、ランダムポリマーが希釈され、その後、スピンコーティングによって堆積される。グラフト焼き鈍し中、薄い厚さのランダムポリマーが、キャビティの底部に固定されるが、キャビティの壁は、むき出しのままである。しかしながら、同一の珪素基板上に密度の異なるガイドパターンが存在する場合、この方法が、所与のパターンに対して機能するとしても、ランダムポリマーの層もキャビティの壁上に堆積されるので、この技術は高密度のガイドでは機能しない。
Ｒ．Ｔｉｒｏｎら、ＳＰＩＥ ２０１５ Ｘ．Ｃｈｅｖａｌｉｅｒら、ＳＰＩＥ ２０１１
本発明は、グラフォエピタキシー方法のためのガイドパターンを形成することを可能にする方法を提案することによって、先行技術の欠点を克服することを目的としており、ガイドパターンのキャビティの底部および壁は、ガイドパターンの密度に関わらず、異なる手法で機能化される。
これを行うために、本発明の第１の態様によれば、ブロック共重合体の自己集合のために意図された機能化されたガイドパターンを、グラフォエピタキシーによって形成する方法が提案され、この方法は、以下のステップを備える：
− 基板上に、ブロック共重合体に対して第１の化学的親和性を有する第１の材料からなるガイドパターンを形成し、ガイドパターンは、底部および側壁を備えるキャビティを備えること。
− ブロック共重合体に対して第２の化学的親和性を有する第２のポリマー材料からなる機能化層をグラフトし、機能化層は、キャビティの底部にグラフトされた第１の部分と、キャビティの側壁にグラフトされた第２の部分とを備えること。
− 機能化層の第１の部分に対して選択的に、機能化層の第２の部分をエッチングし、機能化層の第２の部分のエッチングは、イオンビームが機能化層の第１の部分に達しないように、機能化層の第２の部分に対して交差する方向に沿って向けられたイオンビームへの露出のステップを備えること。
したがって、この方法は、キャビティ内に堆積されたブロック共重合体が、その側壁およびその底部と、同じ親和性を有さないように、側壁がむき出しのまま、機能化層によって底部が機能化されたキャビティを備えられたガイドパターンを形成することを可能にする。これにより、ブロック共重合体によってキャビティ内に形成された二次パターンの配向を制御することが可能となる。この方法は、ガイドパターン内のキャビティの密度に関わらず、効率的である。
本発明の第１の態様による方法は、個別に、または、技術的に可能なすべての組合せにしたがって採用された以下の特徴のうちの１つまたは複数をも有することができる。
有利には、この方法はさらに、機能化層をグラフトするステップの前に、ガイドパターン上に保護層を堆積させるステップを備え、保護層は、キャビティの底部上に堆積された第１の部分と、キャビティの側壁上に堆積された第２の部分とを備える。この場合、保護層は、ガイドパターンと機能化層との間に挿入される。このように、保護層の第１の部分は、キャビティの底部と機能化層の第１の部分との間に挿入される一方、保護層の第２の部分は、キャビティの側壁と機能化層の第２の部分との間に挿入される。
保護層は、機能化層の第２の部分を選択的にエッチングしている間、攻撃されないようにガイドパターンを保護することを可能にする。機能化層の形成前に、保護層を堆積させるという事実は、保護層が機能化層の形成後に堆積された場合よりも高い温度で保護層を堆積させることを可能にする。
さらに、保護層は、エッチング停止層として作用する。
保護層および機能化層の第２の部分のエッチングは、異なる選択的なエッチング技術を使用して実行され得る。
したがって、第１の実施形態によれば、機能化層の第２の部分の選択的なエッチングは、イオンビームエッチングであり得る。この場合、機能化層の第２の部分は、イオンビームによって物理的にエッチングされる。イオンビームは、指向性があり、傾斜している。イオンビームの方向は、このステップ中、機能化層の第１の部分がエッチングされないように選択される。
保護層の第２の部分は、存在する場合、たとえば、保護層および機能化層の第１の部分に対する選択的な湿式エッチングのように、さほど侵略的ではない方法によって脱離され得る。その後、保護層は、特に、無機材料からなり、一方機能化層が有機材料からなる場合、（２つの族の材料間の機械的な攻撃における相違によって、）物理的なエッチングに対する停止層として作用し、そして下層（特に、ガイドパターン）の保護層として作用する。
第２の実施形態によれば、機能化層の第２の部分の選択的なエッチングは、以下のサブステップを備え得る：
− 保護層の第２の部分と、機能化層の第２の部分とが、保護層の第１の部分と、機能化層の第１の部分とに対してそれぞれ選択的にエッチングされ得るように、保護層の第２の部分に、および機能化層の第２の部分に、１０未満の原子番号を有するイオンを、イオンビームへの露出によって注入すること。
− 機能化層の第２の部分を、有機溶媒と接触させることによって、エッチングすること。
この方法はさらに、保護層の第２の部分を、保護層および機能化層の第１の部分に対して選択的にエッチングするステップをさらに備える。
この実施形態では、機能化層の第２の部分は、軽イオンを注入することによって（傾斜した入射下における注入により到達していないので）改質されていない機能化層の第１の部分に対して、この第２の部分が次に選択的にエッチングされ得るように、軽イオンを注入することによって改質される。したがって、このイオン注入中、機能化層は物理的にエッチングされないが、その後局所的にエッチングされることができるように、局部的に化学的に一意に改質される。
機能化層の第２の部分がエッチングされると、イオン注入によって改質された保護層の第２の部分が、選択的なエッチング技術によって今度はエッチングされる。これを行うために、異なる選択的エッチング技術が使用され得る。
このように、第１の代替実施形態によれば、保護層の第２の部分の選択的なエッチングは、フッ化水素酸系またはリン酸系のエッチング溶液を使用した湿式エッチングであり得る。このエッチング技術は、改質されていない部分およびキャビティに対して、改質された領域を選択的にエッチングするという利点を有する。
第２の代替実施形態によれば、保護層の第２の部分の選択的なエッチングは、リモートプラズマを使用して実行される乾式エッチングであり得、乾式エッチングは、以下のサブステップを備える：
− プラズマから塩を形成する第１のサブステップ。
− 塩の昇華の第２のサブステップ。
乾式エッチングは、改質されていない部分およびキャビティに対して、改質された領域を選択的にエッチングするという利点を有する。
有利には、塩は、フッ素および水素系のプラズマから形成される。
有利には、塩は、焼き鈍しによって昇華される。
第３の代替実施形態によれば、保護層の第２の部分の選択的なエッチングは、気相エッチングであり得る。気相エッチングは、保護層の第１の部分に対して非常に良好な選択性を有するという利点を有する。
異なる代替実施形態によれば：
− 気相エッチングは、エッチングされるべき層の上に、溶媒中に希釈された気相のフッ化水素酸を注入するステップを備え得る。
− 気相エッチングは、以下のサブステップを備え得る：
〇エッチングされるべき層が配置された反応チャンバ内にフッ化水素酸のガスを注入すること。
〇反応チャンバ内に不活性ガスを注入すること。
有利には、この方法は、エッチングされるべき層の表面から湿気を除去するために、気相エッチングステップの前に、予備焼き鈍しステップを備え得る。これは、エッチング選択性を高めることを可能にする。
気相エッチングが不揮発性反応生成物を形成する場合、この方法は、気相エッチング中に形成される不揮発性反応生成物を除去するステップをさらに備え得る。
不揮発性反応生成物を除去するステップは：
− 前記生成物を、好適には水である脱離溶液に可溶化するステップと、および／または、
− １００℃から３００℃の間からなる温度で焼き鈍しするステップとを備え得る。
第３の実施形態によれば、機能化層の第２の部分のエッチングは、以下のサブステップを備え得る：
− 保護層の第２の部分が、保護層の第１の部分に対して選択的にエッチングされ得るように、保護層の第２の部分に、１０未満の原子番号を有するイオンを、イオンビームへの露出によって注入すること。
− 保護層の第２の部分を、保護層の第１の部分に対して選択的に湿式エッチングし、保護層の第２の部分に配置された機能化層の第２の部分の脱離をもたらすこと。
この第３のモードは、下層にある保護層の第２の部分のエッチング中、リフトオフ効果によって除去される機能化層の第２の部分を前もって脱離させる必要はないので、ステップの数を制限する。
有利には、この場合、エッチング溶液の接近を容易にするために、機能化層のレベルで、非常に高い訳でもない密度のグラフト（より短い温度および焼き鈍し持続時間）が選択されるであろう。
有利には、ガイドパターンを形成するステップは、以下のサブステップを備え得る：
− 保護層上に少なくとも１つのベース層を堆積させること。
− リソグラフィーによってベース層をエッチングすること。
有利には、ベース層は、炭素を備えており、それによって形成されたガイドパターンが、本方法の後のステップによって改質されない。
有利には、保護層は、珪素を備えた誘電性無機材料の層であり、これは、炭素ガイドパターンに関して保護層を選択的にエッチングすることを可能とする。
有利には、保護層は、５ｎｍから１５ｎｍの間、好適には５ｎｍから１０ｎｍの間からなる厚さを有する。
有利には、機能化層を形成するステップは、以下のサブステップを備える：
− 好適には、スピンコーティングによって、ポリマーの層を堆積させること。
− 好適には熱焼き鈍しまたは光架橋によって、基板上にポリマーの層をグラフトすること。
− 溶媒を使用してリンスすること。
本発明の第２の態様は、本発明の第１の態様にしたがって、機能化されたガイドパターンを形成する方法と、ブロック共重合体をキャビティ内に堆積させるステップとを備えたグラフォエピタキシー方法に関する。
有利には、ブロック共重合体は、少なくとも２つのモノマーブロックを備え、機能化層は、すべてのモノマーブロックと同等の親和性を有する。
したがって、ブロック共重合体によって、基板に垂直な配向を有する二次パターンを生成することが可能である。
本発明の他の特徴および利点は、本発明の１つの実施形態による方法の異なるステップを例示する添付図面１ａから図１ｄを参照して、以下の詳細説明を読むことで明らかになるであろう。
本発明の１つの実施形態による方法の異なるステップを例示する図である。 本発明の１つの実施形態による方法の異なるステップを例示する図である。 本発明の１つの実施形態による方法の異なるステップを例示する図である。 本発明の１つの実施形態による方法の異なるステップを例示する図である。 図１ａから図１ｄの方法によって得られた機能化されたガイドパターンを概略的に表す図である。
より明確にするために、すべての図において、同一または類似の要素には、同一の参照符号が付される。
少なくとも１つの実施形態の詳細説明
図１ａから図１ｄは、本発明の１つの実施形態によるグラフォエピタキシーのための機能化されたガイドパターンを製造する方法のステップを表す。
図２を参照して示すように、この方法は、少なくとも１つのキャビティ７を備えたグラフォエピタキシーのためのガイドパターン４を得ることを可能にし、キャビティの底部１６は、このキャビティ７内に堆積されるブロック共重合体との第１の親和性を有するように機能化される一方、側壁５は、キャビティ７内に堆積される共重合体との第２の親和性を有するようにむき出しのままである。
これを行うために、図１ａを参照して示すように、この方法は、基板１上にガイドパターン４を形成する第１のステップ１０１を備える。ガイドパターン４は、少なくとも１つのキャビティ７を備える。キャビティ７は、底面６と、基板の表面に交差する方向に沿って延在する側壁５とを含む。より具体的には、側壁５は、好適には、基板の表面に垂直な方向に沿って延在する。キャビティは、異なる幾何学的形状を有し得る。したがって、円柱井戸形状、溝形、矩形断面の井戸等の形状をとり得る。ガイドパターン４は、好適には、たとえば、フッ化水素酸（ＨＦ）および／またはリン酸（Ｈ３ＰＯ４）に対して不活性な材料のように、この方法の後のステップ中に使用されるエッチング技術に耐性のある材料からなる。このために、第１の実施形態によれば、ガイドパターンは、炭素を備え得る。このように、ガイドパターンは、遠心分離によって堆積された炭素（スピンオンカーボンの場合、ＳＯＣとも称される）からなり得るか、または、他の反射防止炭素層からなり得る。第１の実施形態と組み合わせても、組み合わせなくてもよい第２の実施形態によれば、ガイドパターンは、たとえばＳｉＮ層のように、フッ化水素酸（ＨＦ）および／またはリン酸（Ｈ３ＰＯ４）に耐性のある層で覆われ得る。このＳｉＮ層は、コンフォーマル堆積技術によって堆積され得る。この第２の実施形態は、たとえば珪素酸化物のような任意のタイプの材料からなるガイドパターンを作製し、その後、この方法の後のステップ中に使用されるエッチング技術に耐性のある層の上に堆積させることによってガイドバターンを保護することを可能にする。ガイドパターンはまた、無機材料またはＴｉＮからなり得る。各キャビティ７は、好適には、５０ｎｍから３００ｎｍの間からなる深さＰを有する。各キャビティ７は、好適には、３０ｎｍから２００ｎｍの間からなる幅Ｌを有する。ガイドパターン４を形成するステップ１０３は、以下のサブステップを備え得る：
− 基板上に１つまたは複数の層を堆積させること。
− 少なくとも１つのキャビティ７を、好適にはリソグラフィーによって、たとえばフォトリソグラフィーによって、この層またはこれらの層を介して製造すること。
図１ｂを参照して示すように、この方法は、次に、ガイドパターン４上に保護層３を堆積させるステップ１０２を備え得る。この保護層３は、ガイドパターンが炭素からなる場合に特に有利である。保護層は、エッチング停止層として作用する。保護層３は、好適には、珪素を備えた誘電性無機層である。したがって、保護層３は、以下の材料：ＳｉＮ、ＳｉＯＣ、ＳｉＯ２、ＳｉＣＢＮのうちの１つの層であり得る。保護層３は、好適には、５ｎｍから１５ｎｍの間、より好適な手法では５ｎｍから１０ｎｍの間からなる厚さを有する。保護層３は、キャビティの底部６上に堆積された第１のいわゆる「水平」部分８と、キャビティの側壁上に堆積された第２のいわゆる「垂直」部分９とを備える。保護層３は、好適には、保護層の垂直部分９の厚さが、保護層の水平部分８の厚さと実質的に等しくなるように、実質的に一定の厚さを備える。保護層３は、一定の厚さを有するように、コンフォーマル堆積技術によって堆積される。
図１ｃを参照して示すように、この方法は、保護層３上に、または直接キャビティ内に、機能化層２を形成するステップ１０３を備える。機能化層２は実質的に一定の厚さを有する。機能化層２は、好適には、２ｎｍから１５ｎｍの間、より優先的な手法では、５ｎｍから１２ｎｍの間からなる厚さを有する。機能化層２は、保護層の水平部分に堆積された第１のいわゆる「水平」部分１１と、保護層の垂直部分９上に堆積された第２のいわゆる「垂直」部分１２とを備える。機能化層２は、好適には、機能化層２の垂直部分１２の厚さが、機能化層２の水平部分１１の厚さと実質的に等しくなるように、実質的に一定の厚さを備える。機能化層２は、いわゆるグラフトされた「機能化」ポリマーの層である。この機能化ポリマーの組成は、キャビティ７の底部１６と、このキャビティ内に堆積されるブロック共重合体のモノマーブロックとの間で得ることが望まれている親和性に応じて選択される。異なる実施形態によれば、機能化ポリマーは、たとえば自己組織化単分子膜（ＳＡＭ）などの表面エネルギーを制御するために使用されることができるランダム共重合体、ホモポリマー、または他の任意のタイプのグラフト可能なポリマーであり得る。優先的な実施形態によれば、機能化ポリマーは、ブロック共重合体のモノマーブロックの各々と、機能化層との間の引力が同等であるように選択され得る。この場合、キャビティ内に堆積されるブロック共重合体がＰＳ−ｂ−ＰＭＭＡである場合、第１の機能化層は、７０質量％のポリスチレン（ＰＳ）と、３０質量％のポリメチルメタクリレート（ＰＭＭＡ）とを備えたＰＳ−ｒ−ＰＭＭＡの層であり得る。別の実施形態によれば、キャビティ内に堆積されるブロック共重合体が、ラメラ形態のＰＳ−ｂ−ＰＭＭＡである場合、第１の機能化層は、５０質量％のポリスチレン（ＰＳ）と５０質量％のポリメチルメタクリレート（ＰＭＭＡ）とを備えたＰＳ−ｒ−ＰＭＭＡの層であり得る。
機能化層２を形成するステップ１０３は、好適には、たとえばスピンコーティングによって、機能化ポリマーの層を堆積させるサブステップを備える。スピンコーティングは、機能化ポリマーを有機溶媒中で希釈することによって実行される。機能化ポリマーが、ＰＳ−ｒ−ＰＭＭＡである場合、有機溶媒は、プロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）であり得る。この堆積させる第１のサブステップは、好適には、堆積された機能化ポリマーの厚さが、ガイドパターン４を完全に覆うのに十分に影響力のあるように実行される。したがって、第２のポリマーの溶液濃度および堆積速度は、機能化ポリマーを堆積させるステップの終わりに、ポリマー層が、ガイドパターン４を完全に覆うように、ガイドパターン４の高さに応じて選択されるであろう。有機溶媒中で希釈された機能化ポリマーの溶液はまた、実質的に１．５％に等しい機能化ポリマーの質量濃度を有し得る。機能化層２を形成するステップ１０３は、次に、機能化ポリマーの層を保護層３上に固定する、グラフトとも呼ばれるサブステップを備え得る。グラフトは、熱焼き鈍しまたは光架橋によって実行され得る。熱焼き鈍しは、好適には、実質的に２５０℃、典型的には２３０℃から２６０℃の間の温度で、実質的に１０分間、典型的には５分から１５分の間に等しい持続時間、実行される。熱焼き鈍しは、ホットプレート上または炉内で実行され得る。機能化層２を形成するステップ１０３は、次に、溶媒を使用して機能化ポリマーの余剰分が除去されるリンスすることのサブステップを備え得る。機能化ポリマーがＰＳ−ｒ−ＰＭＭＡである場合、使用される溶媒は、プロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）であり得る。
図１ｄを参照して示すように、この方法は、次に、機能化層の垂直部分１２の選択的なエッチングのステップ１０４と、存在する場合には、保護層３の垂直部分９の選択的なエッチングのステップとを備える。このステップの終わりに、機能化層２の水平部分８と保護層３の水平部分９のみが保存される一方、キャビティ７の側壁５はむき出しのままである。
これを行うために、異なる選択的なエッチング技術が使用され得る。
したがって、第１の実施形態によれば、この選択的なエッチングは、イオンビームエッチング（ＩＢＥ）であり得る。この場合、エッチングは、物理的なエッチングである。イオンビームによるエッチングは指向性があり、キャビティ７の底部に配置されたこの層の水平部分１１を維持しながら、機能化層２の垂直部分１２のみをエッチングするようにビームの方向が選択され得る。イオンビームは、キャビティの底部がビームによって到達されないように、機能化層の垂直部分に対して傾斜される。
キャビティ７の水平底部６（すなわち、基板の平面に平行）に対して測定されたイオンビームの傾斜角度Θは、好適には、以下の式によって与えられる。
Figure 2019519106
 ここで、Ｐは（図１ａを参照して示すように、底部６に対して垂直に測定された）キャビティ深さであり、Ｌは（図１ａ−図１ｄの断面において底部６に平行に測定された）キャビティ幅である。
使用されるイオンは、たとえば、水素またはヘリウムであり得る。エッチング条件は、エッチングされるべき層の構成およびその厚さに依存する。
保護層は、存在する場合、物理的なエッチングに対する停止層として作用し、衝撃中、下層を保護する。保護層は、次に、たとえば、保護層および機能化層の水平部分に対して選択的な湿式エッチングによって、さほど侵略的ではない手法で脱離され得る。有利には、エッチング溶液が保護層の水平部分に接近するのを阻止するために、機能化層のレベルで（典型的には上記のグラフト条件で）高密度グラフトが実行されるであろう。
第２の実施形態によれば、選択的なエッチングのステップ１０４は、保護層の水平部分８と、機能化層２の水平部分１１に対して、選択的にエッチングされ得るように、保護層３の垂直部分９（および、場合によっては、機能化層２の垂直部分１１）に軽イオンを注入する第１のサブステップを備え得る。保護層３の垂直部分９の注入中、機能化層２の垂直部分１２は、イオンビームによって表面上で物理的にエッチングされ得る。しかしながら、注入中の機能化層２の、この部分的なエッチングは、系統的ではない。「軽イオン」は、原子番号が１０未満のイオンを示す。軽イオンの注入は、指向性のあるイオン衝撃によって実行される。イオン衝撃は、保護層３の垂直部分９に交差する方向に沿って向けられる。
このように、この第２の実施形態では、イオン衝撃は、保護層および潜在的には機能化層にイオンを注入するように一意に構成され、その後、保護層および機能化層を選択的にエッチングすることが可能となる。指向性のあるイオン衝撃は、イオンビーム注入装置またはイオンビームエッチャー（ＩＢＥ）で実行され得る。指向性のある衝撃が、イオンビーム注入装置で実行される場合、原子番号が１０未満の任意のイオン、たとえば：Ａｒ、Ｈ、Ｈｅ、Ｎ２を注入することが可能である。注入条件は、所与の材料における所与の種の注入プロファイルおよび深さをシミュレートすることを可能にするソフトウェア（たとえば、モンテカルロ型シミュレーションに基づくＳＲＩＭソフトウェア）を使用して決定され得る。
第２の実施形態によれば、選択的なエッチングのステップ１０４は、次に、機能化層の垂直部分１２を、有機溶媒と接触させることによって、選択的にエッチングするサブステップを備え得る。このステップ中、機能化層２の全体が、有機溶媒と接触して配置されるが、軽イオンが注入された機能化層２の垂直部分１２のみがエッチングされる。したがって、この実施形態は、機能化層の垂直部分をエッチングしている間だけ、等方的なエッチング技術を使用することを可能にする。有機溶媒は、機能化層２に依存する。したがって、機能化層がＰＳ−ｒ−ＰＭＭＡの層である場合、使用される溶媒は、プロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）であり得る。機能化層の溶媒への露出の持続時間は、エッチングされるべき厚さに依存する。この持続時間は、機能化層の水平部分１１を消耗しすぎないように、長すぎてはいけない。
第２の実施形態によれば、選択的なエッチングのステップ１０４は、次に、保護層３の垂直部分９を、保護層３の水平部分８に対して、機能化層２の水平部分１１に対して（および、好適にはガイドパターン４に対して）、選択的にエッチングするサブステップを備え得る。保護層３の垂直部分９のこの選択的なエッチングは、異なるエッチング技術を使用して実行され得る。これらエッチング技術は、等方的であり得る。
したがって、第１の代替実施形態によれば、保護層３の垂直部分９の選択的なエッチングは、湿式エッチングであり得る。フッ酸系またはリン酸系のエッチング溶液を使用して湿式エッチングが実行され得る。保護層３の全体は、エッチング溶液と接触するように配置されるが、このステップ中に軽イオンが注入された保護層３の垂直部分９のみがエッチングされる。フッ酸系溶液の場合には、エッチング溶液は、好適には、１％に希釈される。保護層のエッチング溶液への露出の持続時間は、エッチングされる層の厚さと、エッチング溶液の濃度とに依存する。それは一般に、１秒から１０分の間で変動する。この露出の持続時間は、保護層３の垂直部分９がエッチングされ、保護層の水平部分８が保存されるように選択される。
たとえば、保護層が１０ｎｍのＳｉＮ層である場合、フッ酸系またはリン酸系のエッチング溶液の場合、露出の持続時間は、３０秒程度である。
第２の代替実施形態によれば、保護層の垂直部分の選択的なエッチングは乾式エッチングであり得る。この目的のために、リモートプラズマが使用される。エッチングステップは、その後、好適には、２つのサブステップを備える：
− プラズマから塩を形成する第１のサブステップ。
− 塩の昇華からなる第２のサブステップ。
塩は、好適には、フッ素および水素系のプラズマから形成される。このために、一方で、三フッ化窒素が使用され得、他方で、二水素またはアンモニアが使用され得る。塩は、１００℃未満の温度で、２トールにおいて、１秒から５秒の間からなる持続時間、プラズマを当てることによって形成され得る。
塩は、好適には、焼き鈍しによって昇華される。焼き鈍しは、好適には、１００℃を超える温度、好適には、１５０℃から２００℃の間からなる温度で実行される。
たとえば、保護層３が１０ｎｍの厚さのＳｉＮ層である場合、乾式エッチングは、以下のサブステップを備え得る：
− ３０℃において４５秒間、５０ｃｍ３／分から３００ｃｍ３／分の間からなるＮＨ３の流量で実行されるプラズマによって塩を形成するサブステップ。
− １８０℃において１分間の焼き鈍しによって塩を昇華させるステップ。
第３の代替実施形態によれば、保護層３の垂直部分９の選択的なエッチングは、気相エッチングであり得る。
これを行うために、第１の代替実施形態によれば、溶媒中に希釈された気相のフッ化水素酸を使用し得る。このアプローチは、保護層の非露出部分に対して、より良い選択を可能にする。その後、エッチングステップの後に形成された塩を除去するために、洗浄工程が必要である。
第２の代替実施形態によれば、フッ化水素酸のガスが、エッチングされるべき層が配置される反応チャンバへ注入され得る。不活性ガスが、反応チャンバへ同時に注入される。この不活性ガスにより、反応チャンバ内に注入されるフッ化水素酸の割合、したがって、エッチング速度を調節することが可能となる。反応チャンバ内に注入されるフッ化水素酸の割合は、好適には１０％から９０％の間からなる。２つのガスの各々の流量は、独立して制御され得る。このエッチングは、周囲圧力および温度、または周囲圧力より低い圧力および周囲温度より高い温度で実行され得る。優先的な実施形態によれば、温度は１５℃から８０℃の間からなり、圧力は４０トールから７６０トールの間からなる。エッチング持続時間は、エッチングされるべき厚さに依存する。それは、好適には、１秒から１０分の間からなる。
例として、保護層が厚さ１０ｎｍのＳｉＮ層である場合には、３１％のフッ化水素酸ガスと６９％の二窒素ガスを周囲圧力および温度で２分間注入することによって、気相エッチングが実行され得る。
オプションで、湿気を脱離させるために、気相エッチングの前に予備焼き鈍しが実行され得る。この予備焼き鈍しは、好適には１００℃よりも高い温度で実行され得る。予備焼き鈍しと気相エッチングとの間の持続時間は、水の取り込みを制限するために、好適には、１時間未満である。このために、予備焼き鈍しと気相エッチングは、好適には、同じ装置内で実行され得る。
さらに、気相エッチングに続いて、好適には、後処理が実行され、気相エッチング中に生成されたすべての不揮発性反応生成物を除去することが可能になる。
これを行うために、たとえば、反応生成物は、反応生成物を可溶化することによって脱離され得る。この目的のために、たとえば１０分間、基板は、水、好適には脱イオン化された、を使用してリンスされ得る。水は、ガイドパターン上を循環し得るか、またはガイドパターン上で気化され得る。
あるいは、反応生成物は、反応生成物を揮発化することによっても脱離され得る。これを行うために、低圧での焼き鈍しが実行され得る。例として、この焼き鈍しは、２００℃の温度、１．５トールの圧力において、二窒素と４％の二水素とを備えるガスを、２０００ｃｍ３／分の流量で、１８０秒間注入することによって実行され得る。
第２の実施形態によれば、選択的なエッチングのステップ１０４は、注入直後に、湿式エッチングによる保護層３の垂直部分９の選択的なエッチングを代替的に備え得る。このエッチングは、機能化層２の垂直部分１２のリフトオフ効果による脱離をもたらす。湿式エッチングは、前述したようにフッ酸系またはリン酸系のエッチング溶液を使用して実行され得る。
機能化層を介したエッチング溶液の接近を容易にするために、機能化層の、より低密度のグラフトへ手段を変えることが可能である。これを行うために、機能化層は、たとえば、より低い温度および／またはより短い持続時間中、（スピンコーティング後に）焼き鈍しされる。典型的には、機能化ポリマーは、グラフト種の密度がより低くなるように、１５０℃と１７０℃との間からなる温度で、および／または、３分未満の時間または２分未満の時間でさえも、グラフトされ得る。
したがって、この方法は、底部が機能化層で機能化される一方、側壁がむき出しのままであるキャビティを備えたガイドパターンを製造することを可能にする。
このガイドパターンは、次に、非常に高い解像度および密度のパターンを生成するために、グラフォエピタキシー方法において、および、特に、ブロック共重合体の（誘導自己組織化ＤＳＡ）のための方法において使用され得る。
グラフォエピタキシー方法は、次に、ガイドパターン４のキャビティ７内にブロック共重合体を堆積させるステップを備え得る。
このブロック共重合体は、特に、以下のうちの１つであり得る：
− ＰＳ−ｂ−ＰＭＭＡ：ポリスチレン−ブロック−ポリメチルメタクリレート。
− ＰＳ−ｂ−ＰＬＡ：ポリスチレン−ブロック−ポリ乳酸。
− ＰＳ−ｂ−ＰＥＯ：ポリスチレン−ブロック−ポリエチレンオキシド。
− ＰＳ−ｂ−ＰＤＭＳ：ポリスチレン−ブロック−ポリジメチルシロキサン。
− ＰＳ−ｂ−ＰＭＭＡ−ｂ−ＰＥＯ：ポリスチレン−ブロック−ポリメチルメタクリレート−ブロック−ポリエチレンオキシド。
− ＰＳ−ｂ−Ｐ２ＶＰ：ポリスチレン−ブロック−ポリ（２−ビニルピリジン）。
ブロック共重合体は、機能化層で覆われたキャビティの底部およびその側壁と同じ親和性を有さないので、キャビティの機能化により、ブロック共重合体によって生成される二次パターンのキャビティ内における配向を制御することを可能にする。
もちろん、本発明は、図面を参照して説明された実施形態に限定されず、本発明の範囲を逸脱することなく代替案が想到され得る。したがって、機能化層は既に説明されたものとは異なる他の組成を有することができる。同様に、他のブロック共重合体が使用され得る。本発明は、詳細説明において例として与えられた溶媒へのいずれにも限定されない。さらに、本発明は、ガイドパターンが単一のキャビティを備える場合において説明された。しかしながら、それはガイドパターンにおけるキャビティの数に関係なく適用可能である。

Claims (17)

  1. ブロック共重合体の自己集合のために意図された機能化されたガイドパターン（４）を、グラフォエピタキシーによって形成する方法であって、以下のステップ、
    − ブロック共重合体に対して第１の化学的親和性を有する第１の材料からなるガイドパターン（４）を基板（１）上に形成し（１０１）、ガイドパターン（４）は、底部（６）および側壁（５）を備えた、キャビティ（７）を備えることと、
    − ブロック共重合体に対して第２の化学的親和性を有する第２のポリマー材料からなる機能化層（２）をグラフトし（１０３）、機能化層（２）は、キャビティ（７）の底部（６）にグラフトされた第１の部分（１１）と、キャビティ（７）の側壁（５）にグラフトされた第２の部分（１２）とを備えることと、
    − 機能化層の第１の部分（１１）に対して、機能化層（２）の第２の部分（１２）を選択的にエッチングすること（１０４）であって、機能化層の第２の部分（１２）のエッチングは、イオンビームが機能化層の第１の部分（１１）に到達しないように、機能化層（２）の第２の部分（１２）に交差する方向に沿って向けられたイオンビームへ露出するステップを備える、エッチングすること（１０４）とを備える、方法。
  2. 機能化層（２）をグラフトするステップの前に、ガイドパターン（４）上に保護層（３）を堆積させるステップ（１０２）をさらに備え、保護層（３）は、キャビティ（７）の底部（６）上に堆積された第１の部分（８）と、キャビティ（７）の側壁（５）上に堆積された第２の部分（９）とを備える、請求項１に記載の方法。
  3. 機能化層（２）の第２の部分（１２）のエッチングが、イオンビームエッチング（ＩＢＥ）である、請求項１または２に記載の方法。
  4. 機能化層（２）の第２の部分（１２）のエッチングが、以下のサブステップ、
    − 保護層（３）の第２の部分（９）と、機能化層（２）の第２の部分（１２）とが、保護層（３）の第１の部分（８）に対して、および、機能化層（２）の第１の部分（１１）に対して、それぞれ選択的にエッチングされ得るように、保護層（３）の第２の部分（９）に、および、機能化層（２）の第２の部分（１２）に、１０未満の原子番号を有するイオンを、イオンビームへの露出によって注入することと、
    − 機能化層（２）の第２の部分（１２）を、有機溶媒と接触させることによって、エッチングすることとを備え、
    方法はさらに、保護層（３）の第２の部分（９）を、保護層（３）および機能化層（２）の第１の部分（８、１１）に対して選択的にエッチングするステップを備える、請求項２に記載の方法。
  5. 機能化層（２）の第２の部分（１２）のエッチングが、以下のサブステップ、
    − 保護層の第２の部分が、保護層の第１の部分に対して選択的にエッチングされ得るように、保護層の第２の部分に、１０未満の原子番号を有するイオンを、イオンビームへの露出によって注入することと、
    − 保護層の第２の部分を、保護層の第１の部分に対して選択的に湿式エッチングし、保護層の第２の部分に配置された機能化層の第２の部分の脱離をもたらすこととを備える、請求項２に記載の方法。
  6. 保護層（３）の第２の部分（９）のエッチングが、フッ化水素酸系またはリン酸系のエッチング溶液を使用した湿式エッチングである、請求項４および５のいずれか一項に記載の方法。
  7. 保護層（３）の第２の部分（９）のエッチングが、リモートプラズマを使用して実行される乾式エッチングであり、乾式エッチングが、以下のサブステップ、
    − プラズマから塩を形成する第１のサブステップと、
    − 塩の昇華の第２のサブステップとを備える、請求項４に記載の方法。
  8. 塩が、フッ素および水素系のプラズマから形成される、請求項７に記載の方法。
  9. 塩が、焼き鈍しによって昇華される、請求項７または８に記載の方法。
  10. 保護層（３）の第２の部分（９）のエッチングは、気相エッチングである、請求項４に記載の方法。
  11. 気相エッチングが、エッチングされるべき層の上に、溶媒中に希釈された気相のフッ化水素酸を注入するステップを備える、請求項１０に記載の方法。
  12. 気相エッチングが、以下のサブステップ、
    − エッチングされるべき層が配置された反応チャンバ内にフッ化水素酸のガスを注入することと、
    − 反応チャンバ内に不活性ガスを注入することとを備える、請求項１０に記載の方法。
  13. 気相エッチングステップの前に、予備焼き鈍しステップをさらに備える、請求項１０から１２のいずれか一項に記載の方法。
  14. 気相エッチングが、不揮発性反応生成物を形成し、方法はさらに、気相エッチング中に形成される不揮発性反応生成物を除去するステップを備え、不揮発性反応生成物を除去するステップは、
    − 前記生成物を、好適には水である脱離溶液に可溶化するステップと、および／または、
    − １００℃から３００℃の間からなる温度で焼き鈍しするステップとを備える、請求項１０から１３のいずれか一項に記載の方法。
  15. 保護層（３）が、珪素を備えた誘電性無機材料の層である、請求項１から１４のいずれか一項に記載の方法。
  16. 請求項１から１５のいずれか一項にしたがって機能化されたガイドパターンを形成する方法と、ブロック共重合体をキャビティ（７）内に堆積させるステップとを備える、グラフォエピタキシー方法。
  17. ブロック共重合体が、少なくとも２つのモノマーブロックを備え、機能化層（２）は、すべてのモノマーブロックと同等の親和性を有する、請求項１６に記載のグラフォエピタキシー方法。
JP2018562093A 2016-05-27 2017-05-23 グラフォエピタキシー方法のための機能化されたガイドパターンを形成する方法 Pending JP2019519106A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1654791 2016-05-27
FR1654791A FR3051965A1 (fr) 2016-05-27 2016-05-27 Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie
PCT/EP2017/062455 WO2017202860A1 (fr) 2016-05-27 2017-05-23 Procédé de formation d'un motif de guidage fonctionnalisé pour un procédé de grapho-épitaxie

Publications (1)

Publication Number Publication Date
JP2019519106A true JP2019519106A (ja) 2019-07-04

Family

ID=56557789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018562093A Pending JP2019519106A (ja) 2016-05-27 2017-05-23 グラフォエピタキシー方法のための機能化されたガイドパターンを形成する方法

Country Status (6)

Country Link
US (1) US10795257B2 (ja)
EP (1) EP3465740A1 (ja)
JP (1) JP2019519106A (ja)
KR (1) KR20190013808A (ja)
FR (1) FR3051965A1 (ja)
WO (1) WO2017202860A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3051964B1 (fr) * 2016-05-27 2018-11-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022274A (ja) * 1996-07-08 1998-01-23 Fujitsu Ltd エッチング方法及び半導体装置の製造方法
US20140374843A1 (en) * 2013-06-19 2014-12-25 Varian Semiconductor Equipment Associates, Inc. Replacement metal gate transistor
US20150076108A1 (en) * 2012-11-13 2015-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography Process Using Directed Self Assembly
US20160077439A1 (en) * 2014-09-16 2016-03-17 Commissariat à l'énergie atomique et aux énergies alternatives Grapho-epitaxy method for making patterns on the surface of a substrate

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1129118A (en) 1978-07-19 1982-08-03 Tetsushi Sakai Semiconductor devices and method of manufacturing the same
US5202272A (en) * 1991-03-25 1993-04-13 International Business Machines Corporation Field effect transistor formed with deep-submicron gate
US6649928B2 (en) * 2000-12-13 2003-11-18 Intel Corporation Method to selectively remove one side of a conductive bottom electrode of a phase-change memory cell and structure obtained thereby
US6750116B1 (en) * 2003-07-14 2004-06-15 Nanya Technology Corp. Method for fabricating asymmetric inner structure in contacts or trenches
TWI235426B (en) * 2004-01-28 2005-07-01 Nanya Technology Corp Method for manufacturing single-sided buried strap
JP4867171B2 (ja) * 2005-01-21 2012-02-01 富士電機株式会社 半導体装置の製造方法
US8080615B2 (en) * 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
FR2950044B1 (fr) * 2009-09-11 2011-12-09 Commissariat Energie Atomique Procede de preparation d'une surface structuree fonctionnelle et surface obtenue par le procede
US8481389B2 (en) * 2011-04-05 2013-07-09 International Business Machines Corporation Method of removing high-K dielectric layer on sidewalls of gate structure
FR2975823B1 (fr) 2011-05-27 2014-11-21 Commissariat Energie Atomique Procede de realisation d'un motif a la surface d'un bloc d'un substrat utilisant des copolymeres a bloc
FR3000601B1 (fr) 2012-12-28 2016-12-09 Commissariat Energie Atomique Procede de formation des espaceurs d'une grille d'un transistor
FR3000600B1 (fr) * 2012-12-28 2018-04-20 Commissariat Energie Atomique Procede microelectronique de gravure d'une couche
US8859433B2 (en) 2013-03-11 2014-10-14 International Business Machines Corporation DSA grapho-epitaxy process with etch stop material
US8853085B1 (en) 2013-04-23 2014-10-07 International Business Machines Corporation Grapho-epitaxy DSA process with dimension control of template pattern
US9059234B2 (en) * 2013-10-22 2015-06-16 International Business Machines Corporation Formation of a high aspect ratio trench in a semiconductor substrate and a bipolar semiconductor device having a high aspect ratio trench isolation region
US9362338B2 (en) 2014-03-03 2016-06-07 Sandisk Technologies Inc. Vertical thin film transistors in non-volatile storage systems
KR102241758B1 (ko) * 2014-09-16 2021-04-20 삼성디스플레이 주식회사 패턴 형성 방법 및 이를 이용한 와이어 그리드 편광 소자의 제조방법
FR3037715B1 (fr) 2015-06-19 2017-06-09 Commissariat Energie Atomique Procede de formation des espaceurs d'une grille d'un transistor
US9884978B2 (en) * 2015-06-29 2018-02-06 International Business Machines Corporation Directed self-assembly
FR3041471B1 (fr) 2015-09-18 2018-07-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation des espaceurs d'une grille d'un transistor
FR3051966B1 (fr) * 2016-05-27 2018-11-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie
US9632408B1 (en) * 2016-10-12 2017-04-25 International Business Machines Corporation Graphoepitaxy directed self assembly
FR3075774B1 (fr) * 2017-12-21 2021-07-30 Commissariat Energie Atomique Procede de formation d’une structure de guidage chimique sur un substrat et procede de chemo-epitaxie

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022274A (ja) * 1996-07-08 1998-01-23 Fujitsu Ltd エッチング方法及び半導体装置の製造方法
US20150076108A1 (en) * 2012-11-13 2015-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography Process Using Directed Self Assembly
US20140374843A1 (en) * 2013-06-19 2014-12-25 Varian Semiconductor Equipment Associates, Inc. Replacement metal gate transistor
US20160077439A1 (en) * 2014-09-16 2016-03-17 Commissariat à l'énergie atomique et aux énergies alternatives Grapho-epitaxy method for making patterns on the surface of a substrate

Also Published As

Publication number Publication date
US10795257B2 (en) 2020-10-06
WO2017202860A1 (fr) 2017-11-30
KR20190013808A (ko) 2019-02-11
FR3051965A1 (fr) 2017-12-01
US20190278171A1 (en) 2019-09-12
EP3465740A1 (fr) 2019-04-10

Similar Documents

Publication Publication Date Title
US7622394B2 (en) Method of fabricating semiconductor device including forming a protective layer and removing after etching a trench
JP5973557B2 (ja) ブロック共重合体を用いて基板の表面にパターンを作製する方法
JP7168741B2 (ja) 選択的表面改質を利用する構造の充填技術
JP6139011B2 (ja) 誘導自己組織化用途における中立層オーバーコートのトポグラフィの最小化
KR102394994B1 (ko) 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
JP6987793B2 (ja) グラフォエピタキシー方法のための機能化されたガイドパターンを形成する方法
JP6735544B2 (ja) 基板表面上にパターンを作製するためのグラフォエピタキシー法
US11289332B2 (en) Directional processing to remove a layer or a material formed over a substrate
US10081740B2 (en) Directed self-assembly
JP2019114792A (ja) 化学的ガイディング構造を基板上に形成するための方法及び化学的エピタキシー方法
US20160068430A1 (en) Patterning method
JP2019519106A (ja) グラフォエピタキシー方法のための機能化されたガイドパターンを形成する方法
US10928725B2 (en) Method for the directed self-assembly of a block copolymer by graphoepitaxy
KR102310841B1 (ko) 레지스트 리플로우 온도 향상을 위한 직류 중첩 경화
US20210088897A1 (en) Method for forming a chemical guiding structure on a substrate and chemoepitaxy method
JPH0677176A (ja) 珪素樹脂のパターン形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220222