JP2019519105A - グラフォエピタキシーによるブロック共重合体の誘導自己組織化のための方法 - Google Patents

グラフォエピタキシーによるブロック共重合体の誘導自己組織化のための方法 Download PDF

Info

Publication number
JP2019519105A
JP2019519105A JP2018562084A JP2018562084A JP2019519105A JP 2019519105 A JP2019519105 A JP 2019519105A JP 2018562084 A JP2018562084 A JP 2018562084A JP 2018562084 A JP2018562084 A JP 2018562084A JP 2019519105 A JP2019519105 A JP 2019519105A
Authority
JP
Japan
Prior art keywords
layer
protective layer
cavity
etching
functionalization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018562084A
Other languages
English (en)
Inventor
ティロン，ラルカ
ポセム，ニコラ
シュバリエ，グザビエ
ナバロ，クリストフ
Original Assignee
コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ filed Critical コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ
Publication of JP2019519105A publication Critical patent/JP2019519105A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031—Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Nanotechnology (AREA)
  • Micromachines (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本発明は、グラフォエピタキシーによるブロック共重合体の誘導自己組織化のための方法に関する。この方法は、以下のステップを備える：基板（１）上にガイドパターン（４）を形成し、ガイドパターン（４）は、底部（６）および側壁（５）を備えるキャビティ（７）を有すること。第１の機能化層（２）を、ガイドパターン（４）上に形成し、第１の機能化層（２）は、キャビティ（７）の底部（６）上に配置された第１の部分（１１）と、キャビティ（７）の側壁（５）上に配置された第２の部分（１２）とを備えること。第１の機能化層の第１および第２の部分上に保護層（３）を形成すること（１０３）。保護層の一部分（８）が維持され、キャビティ（７）の側壁（５）が露出されるように、保護層（３）および第１の機能化層（２）の第２の部分（１２）をエッチングし、保護層の前記一部分（８）は、キャビティ（７）の底部（６）上に配置され、１５ｎｍ未満の厚さを有すること。第１の機能化層（２）の第１の部分（１１）に対して、および、ガイドパターン（４）に対して、選択的に保護層の前記一部分（８）をエッチングすること。キャビティ（７）内にブロック共重合体を堆積させること。

Description

本発明は、機能化されたガイドパターンを使用した、グラフォエピタキシーによるブロック共重合体の誘導自己組織化（ＤＳＡ）のための方法に関する。
より小さい寸法を有する物体を製造することを可能にする方法のニーズは絶えず増加している。これは電子部品の小型化への傾向のためである。
最も有望な代替リソグラフィー技術の中には、ブロック共重合体の自己集合を使用するリソグラフィー技術が挙げられる。
ブロック共重合体は、いくつかのモノマーのブロック、たとえば、共有結合によってともに結合された異なる化学的性質のモノマーＡおよびＢからなる２つのブロックから構成されるポリマーである。鎖に十分な移動度が、たとえば、加熱によって与えられる場合、鎖Ａおよび鎖Ｂは、相分離し、たとえば、Ｂのマトリクス中におけるＡの球体、Ｂのマトリクス中におけるＡの円柱、または、その代わりに、間に挿入されたＡのラメラおよびＢのラメラを備える二次元ネットワークのように、再組織化されて完全に組織化された構造を形成する傾向を有する。
したがって、ブロック共重合体は、モノマーの比率のために制御され得るパターンを形成する特性を有する。さらに、ブロック共重合体によって形成されるパターンの周期性は、ブロック共重合体のモル質量に直接リンクされ、このモル質量を制御することによって、それらが形成するパターンの解像度を制御することが可能である。
これらのブロック共重合体の特性は、グラフォエピタキシー方法の範囲内で使用される。グラフォエピタキシー方法は、一般に、基板の表面上にガイドパターンを生成することからなり、これらガイドパターンは、ブロック共重合体がより良好な解像度の二次パターンを形成するために堆積されるキャビティを画定する。
しかしながら、ガイドパターンに対する二次パターンの配向を制御することは困難である。
実際、ガイドパターンに対する二次パターンの配向は、ブロック共重合体のモノマーブロックと、ガイドパターンの表面、基板の表面、および空気との相互作用に依存する。
ガイドが、ガイドキャビティの底部および壁面上のブロック共重合体の２つの相のうちの１つと同じ優先的な親和性を有する場合、この相はガイドとの界面で自己組織化するであろう。このように、暴露ステップ中に優先的に除去されねばならない領域は、ガイドパターンの最大高さを横切らず、ポリマーの他の相の残留層が、基板との界面で形成されることになる。これは、その後のブロック共重合体のエッチングによる転写の制限となる。
最も有利な場合は、中性のキャビティ底部（基板と２つのブロックの同等な相互作用）を有するガイドパターンを生成することであり、キャビティの縁部は、ポリマーの２つの相のうちの一方に優先的に結合される。この場合、暴露ステップ中に選択的に除去される犠牲ポリマーの領域は、厚み全体を、基板との界面まで横切る。これはエッチングによって基板にパターンを転写するステップに非常に有利である（参考文献、Ｒ．Ｔｉｒｏｎら、ＳＰＩＥ ２０１５）。
さらに、Ａ−ｂ−Ｂ型ブロック共重合体の場合、表面との相互作用エネルギーの制御は、たとえば、賢明に選択された組成のＡ−ｒ−Ｂ型ランダム共重合体をグラフトすることによって生じ得る（参考文献、Ｘ．Ｃｈｅｖａｌｉｅｒら、ＳＰＩＥ ２０１１）。
先行技術の方法は、ランダムポリマーをキャビティの底部にグラフトすることによってこれら相互作用を制御することを提案しているが、キャビティの壁はむき出しのままである。これを行うために、ランダムポリマーが希釈され、その後、スピンコーティングによって堆積される。グラフト焼き鈍し中、薄い厚さのランダムポリマーが、キャビティの底部に固定されるが、キャビティの壁は、むき出しのままである。しかしながら、同一の珪素基板上に密度の異なるガイドパターンが存在する場合、この方法が、所与のパターンに対して機能するとしても、ランダムポリマーの層もキャビティの壁上に堆積されるので、この技術は高密度のガイドでは機能しない。
Ｒ．Ｔｉｒｏｎら、ＳＰＩＥ ２０１５ Ｘ．Ｃｈｅｖａｌｉｅｒら、ＳＰＩＥ ２０１１
本発明は、グラフォエピタキシー方法のためのガイドパターンを形成することを可能にする方法を提案することによって、先行技術の欠点を克服することを目的としており、ガイドパターンのキャビティの底部および壁は、ガイドパターンの密度に関わらず、異なる手法で機能化される。
これを行うために、本発明によれば、グラフォエピタキシーによるブロック共重合体の誘導自己組織化（ＤＳＡ）のための方法が提案され、この方法は以下のステップを備える：
− ガイドパターンを基板上に形成し、ガイドパターンは、底面および側壁を備えるキャビティを備えること。
− ブロック共重合体に対して第１の化学的親和性を有する第１の材料からなる第１の機能化層を、ガイドパターン上に形成し、第１の機能化層は、キャビティの底部上に配置された第１の部分と、キャビティの側壁上に配置された第２の部分とを備えること。
− 第１の機能化層の第１の部分および第２の部分上に、保護層を形成すること。
− 保護層の一部分を保存し、キャビティの側壁を露出させるように、保護層および第１の機能化層の第２の部分をエッチングし、保護層の前記一部分は、キャビティの底部上に配置され、１５ｎｍ未満の厚さを有すること。
− 保護層の前記一部分を、第１の機能化層の第１の部分に対して、およびガイドパターンに対して、選択的にエッチングすること。
− キャビティ内にブロック共重合体を堆積させること。
したがって、この方法は、底部が側壁とは異なるように機能化された少なくとも１つのキャビティを備えるガイドパターンを形成することを可能にする。この方法は、ガイドパターン内のキャビティの密度に関わらず、効率的である。
この方法は、保護層の第１の部分が、この方法の後のステップ、および、その品質を変化させ得る特に侵略的なステップ（たとえば、プラズマエッチングステップ）から、第１の機能化層の第１の部分を保護することを可能にするので、特に有利である。また、本発明の第１の態様による方法は、個々に、または、これらの技術的に可能なすべての組合せにしたがって得られる以下の特性のうちの１つまたは複数を有し得る。
１つの実施形態によれば、この方法はさらに、保護層の前記一部分のエッチングの後に、キャビティの側壁上に、第２の機能化層を形成するステップを備え、第２の機能化層は、ブロック共重合体に対する第２の化学的親和性と、第１の材料のモル質量よりも大きなモル質量とを有する第２の材料から形成される。
別の実施形態によれば、保護層および第１の機能化層の第２の部分のエッチングは、２つの連続するサブステップで実行される：
− 第１の機能化層の第２の部分を露出させ、保護層の前記一部分を形成するように、保護層をエッチングすること。
− 保護層の前記一部分に対して、および、ガイドパターンに対して、選択的に第１の機能化層の第２の部分をエッチングすること。
後者の実施形態の発展によれば、この方法はさらに、保護層の前記一部分のエッチングの前に、以下のステップを備える：
− ブロック共重合体に対して第２の化学的親和性を有する第２の材料からなる第２の機能化層を形成し、第２の機能化層は、保護層（３）の前記一部分上に配置された第１の部分と、キャビティの側壁上に配置された第２の部分とを備えること。
− 第２の機能化層の第２の部分に対して、および、保護層の前記一部分に対して、選択的に第２の機能化層の第１の部分をエッチングすること。
保護層の第１の部分は、第１および第２の機能化層の性質に関わらず、第２の機能化層の形成中に、２つの機能化層が接触することを回避することによって、第１の機能化層の代わりに、第２の機能化層をグラフトしないようにすることを可能にする。
１つの実施形態によれば、保護層は、第１の機能化層の第１の部分上に堆積された第１の部分と、第１の機能化層の第２の部分上に堆積された第２の部分とを備えるように堆積され得る。
この場合、保護層の第１の部分は、第２の部分よりも厚くてもよく、これは、保護層の第２の部分が、等方性エッチング技術によってエッチングされる場合でさえも、保護層の第１の部分の厚さの一部を保存することを可能にする。あるいは、一定の厚さの保護層を生成するが、異方性エッチング技術によって保護層の第２の部分を一意にエッチングすることが考えられ得る。
可変厚さの保護層は、非コンフォーマル堆積技術によって取得され得る。
別の実施形態によれば、保護層は、キャビティを完全に満たすように堆積され得る。この場合、保護層の厚さは、厚さが１５ｎｍ未満であるキャビティの底部の一部分のみが保存されるまで、減少される。有利には、保護層は蒸着によって堆積され、これは、周囲温度で堆積させることを可能にする。保護層は、気相スパッタリングによっても堆積され得る。
異なる実施形態によれば：
− 保護層は、フッ化水素酸またはリン酸の溶液を使用した湿式エッチング技術によってエッチングされ得る。またはの場合、
− 保護層は、等方性プラズマエッチング技術によってエッチングされ得る。
有利には、第１の機能化層の第２の部分は、等方性プラズマエッチング技術によってエッチングされる。実際、第１の機能化層の第１の部分は、キャビティの底部に位置する保護層の一部分によって保護されているので、等方性プラズマエッチング技術を使用して、第１の機能化層の第２の部分を選択的な方式で一意にエッチングすることが可能である。使用される等方性プラズマエッチングは、酸化または還元プラズマエッチングであり得る。
有利には、第２の機能化層の第１の部分は、異方性プラズマエッチング技術によってエッチングされ、これは、この機能化層の第２の部分が保護されていなくても、この機能化層の第２の部分を保存することを可能にする。
有利には、保護層の第１の部分は、フッ化水素酸またはリン酸の溶液を使用した湿式エッチングによってエッチングされる。したがって、保護層を一意にエッチングすることが可能であり、ガイドパターンおよび機能化層はエッチングされない。
有利には、ブロック共重合体は、少なくとも２つのモノマーブロックを備え、第１の機能化層は、すべてのモノマーブロックと同等の親和性を有する。
有利には、第２の機能化層は、モノマーブロックのうちの１つと優先的な親和性を有する。
したがって、基板に対して垂直な配向を有するブロック共重合体によって二次パターンを生成することが可能である。
本発明の他の特徴および利点は、本発明の１つの実施形態による方法の異なるステップを例示する添付図面１ａから図１ｈを参照して、以下の詳細説明を読むことで明らかになるであろう。
本発明の１つの実施形態による方法の異なるステップを例示する図である。 本発明の１つの実施形態による方法の異なるステップを例示する図である。 本発明の１つの実施形態による方法の異なるステップを例示する図である。 本発明の１つの実施形態による方法の異なるステップを例示する図である。 本発明の１つの実施形態による方法の異なるステップを例示する図である。 本発明の１つの実施形態による方法の異なるステップを例示する図である。 本発明の１つの実施形態による方法の異なるステップを例示する図である。 本発明の１つの実施形態による方法の異なるステップを例示する図である。 本発明の他の実施形態にしたがう方法のステップを表す。 本発明の他の実施形態にしたがう方法のステップを表す。 本発明の他の実施形態にしたがう方法のステップを表す。 本発明の他の実施形態にしたがう方法のステップを表す。 本発明の他の実施形態にしたがう方法のステップを表す。 本発明の他の実施形態にしたがう方法のステップを表す。 本発明の他の実施形態にしたがう方法のステップを表す。 本発明の他の実施形態にしたがう方法のステップを表す。 本発明の他の実施形態にしたがう方法のステップを表す。
より明確にするために、すべての図において、同一または類似の要素には、同一の参照符号が付される。
少なくとも１つの実施形態の詳細説明
図１ａから図１ｈは、本発明の１つの実施形態によるグラフォエピタキシーのためのガイドパターンを製造する方法のステップを表す。
図１ｈを参照して示すように、この方法は、少なくとも１つのキャビティ７を備えたグラフォエピタキシーのためのガイドパターン４を得ることを可能にし、キャビティの底部６は、このキャビティ内に堆積されるブロック共重合体との第１の親和性を有するように機能化される一方、側壁５は、キャビティ内に堆積される共重合体との第２の親和性を有するように機能化されている。
これを行うために、図１ａを参照して示すように、この方法は、基板１上にガイドパターン４を形成する第１のステップ１０１を備える。ガイドパターン４は、少なくとも１つのキャビティ７を備える。キャビティ７は、底面６と、基板の表面に交差する方向に沿って延在する側壁５とを備える。より具体的には、側壁５は、好適には、基板の表面に垂直な方向に沿って延在する。キャビティ７は、異なる幾何学的形状を有し得る。したがって、キャビティ７は、円柱井戸、溝、矩形断面の井戸などの形状を採り得る。ガイドパターン４は、好適には、たとえば、フッ化水素酸（ＨＦ）および／またはリン酸（Ｈ３ＰＯ４）に対して不活性な材料のように、この方法の後のステップ中に使用されるエッチング技術に耐性のある材料からなる。このために、第１の実施形態によれば、ガイドパターンは、炭素を備え得る。したがって、ガイドパターンは、遠心分離によって堆積された炭素（スピンオンカーボンについてＳＯＣとも呼ばれる）からなり得るか、または他の任意の反射防止炭素層からなり得る。第１の実施形態と組み合わせてもよいし、組み合わせなくてもよい第２の実施形態によれば、ガイドパターンは、フッ化水素酸（ＨＦ）に対して、および／または、リン酸（Ｈ３ＰＯ４）に対して、耐性のある層で覆われ得る。この第２の実施形態は、たとえば珪素酸化物のような任意の種類の材料のガイドパターンを作製し、その後、この方法の後のステップ中に使用されるエッチング技術に耐性のある層の上に堆積させることによって、ガイドパターンを保護することを可能にする。各キャビティ７は、好適には、５０ｎｍから３００ｎｍの間からなる深さＰを有する。各キャビティ７は、好適には、３０ｎｍから２００ｎｍの間からなる幅Ｌを有する。ガイドパターン４を形成するステップ１０３は、以下のサブステップを備え得る：
− 基板上に１つまたは複数の層を堆積させること。
− 少なくとも１つのキャビティ７を、好適にはリソグラフィーによって、たとえばフォトリソグラフィーによって、この層またはこれらの層を介して生成すること。
図１ｂを参照して示すように、この方法は、次に、ガイドパターン４上に第１の機能化層２を形成するステップ１０２を備える。第１の機能化層２は、キャビティの底部６上に堆積された第１のいわゆる「水平」部分１１と、キャビティの側壁５上に堆積された第２のいわゆる「垂直」部分１２とを備える。第１の機能化層２は、実質的に一定の厚さを有する。第１の機能化層２は、好適には、２ｎｍから１５ｎｍの間、より優先的な方式では、５ｎｍから１２ｎｍの間からなる厚さを有する。第１の機能化層２は、第１のポリマーの層である。この第１のポリマーの組成は、キャビティ７の底部６と、このキャビティ内に堆積されるブロック共重合体のモノマーブロックとの間で得られることが望まれている親和性に応じて選択される。異なる実施形態によれば、第１のポリマーは、たとえば自己組織化単分子膜（ＳＡＭ）などの、表面エネルギーを制御するために使用できるランダム共重合体、ホモポリマー、または他の任意のタイプのグラフト可能なポリマーであり得る。第１のポリマーは、架橋性ポリマーであり得る。好適な実施形態によれば、第１のポリマーは、ブロック共重合体のモノマーブロックの各々と、第１の機能化層との間の引力が同等であるように選択され得る。この場合、キャビティ内に堆積されるブロック共重合体が、ＰＳ−ｂ−ＰＭＭＡである場合、第１の機能化層は、７０質量％のポリスチレン（ＰＳ）と、３０質量％のポリメチルメタクリレート（ＰＭＭＡ）とを備えたＰＳ−ｒ−ＰＭＭＡの層であり得る。別の実施形態によれば、キャビティ内に堆積されるブロック共重合体が、ラメラ形態のＰＳ−ｂ−ＰＭＭＡである場合、第１の機能化層は、５０質量％のポリスチレン（ＰＳ）と５０質量％のポリメチルメタクリレート（ＰＭＭＡ）とを備えたＰＳ−ｒ−ＰＭＭＡの層であり得る。
第１の機能化層２を形成するステップ１０２は、好適には、たとえばスピンコーティングによって、ガイドパターン４上に第１のポリマーの層を堆積させるサブステップを備える。スピンコーティングは、第１のポリマーを有機溶媒中で希釈することによって実行され得る。第１のポリマーがＰＳ−ｒ−ＰＭＭＡである場合、有機溶媒は、プロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）であり得る。このサブステップ中、第１のポリマーの層は、好適には、ガイドパターンを完全に覆う。結果として、初期溶液の濃度および堆積の速度が選択される。したがって、キャビティが、１５０ｎｍの深さを有する場合、有機溶媒で希釈された第１のポリマーの溶液は、実質的に５％に等しい第１のポリマーの質量濃度を有し得る。第１の機能化層２を形成するステップ１０２は、次に、グラフトとも呼ばれ、ガイドパターン４上に第１のポリマーの層を固定するサブステップを備え得る。グラフトは、熱焼き鈍しまたは光架橋によって実行され得る。熱焼き鈍しは、好適には、実質的に２５０℃、典型的には２３０℃から２６０℃の間の温度で、実質的に１０分間、典型的には５分から１５分の間に等しい持続時間、実行される。熱焼き鈍しは、ホットプレート上または炉内で実行され得る。第１の機能化層２を形成するステップ１０２は、次に、溶媒を使用して第１のポリマーの余剰分が除去されるリンスすることのサブステップを備え得る。第１のポリマーがＰＳ−ｒ−ＰＭＭＡである場合、使用される溶媒は、プロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）であり得る。
この方法は、次に、キャビティ内に保護層３を堆積させるステップを備える。
示されていない別の実施形態によれば、この保護層３は、キャビティ７を完全に満たすように堆積され得る。
図１ｃに示される実施形態によれば、保護層３は、第１の機能化層の水平部分１１上に堆積された第１のいわゆる「水平」部分８と、第１の機能化層２の垂直部分１２上に堆積された第２のいわゆる「垂直」部分９とを備えるように堆積され得る。
１つの実施形態によれば、保護層３は、その堆積中に第１の機能化層を損傷しないように、３００℃未満の温度、好適には、２５０℃未満の温度で堆積され得る珪素を備えた誘電性無機層であり得る。したがって、保護層は、以下の材料：ＳｉＮ、ＳｉＯＣ、ＳｉＯ２、ＳｉＣＢＮのうちの１つの層であり得る。保護層３は、たとえば、珪素含有反射防止膜（ＳｉＡＲＣ）、ＨＳＱ（超高密度水素シルセスキオキサン）層、または、代わりにポリ（ジメチルシロキサン）層（ＰＤＭＳとも呼ばれる）のような珪素充填ポリマーの層であり得る。別の実施形態によれば、保護層は、ＨＦＯ２またはＴｉＮの層であり得る。
保護層が水平部分８および垂直部分９を備える場合、保護層の水平部分８は、好適には、５ｎｍから１５ｎｍの間、より優先的には１０ｎｍから１５ｎｍの間からなる厚みでさえも有する。保護層３の垂直部分９は、有利には、保護層の水平部分の少なくとも一部を保存しながら、保護層３の垂直部分を等方性エッチング技術によってエッチングするために、保護層の水平部分の厚さ未満の厚さを有する。
これを行うために、保護層３は、非コンフォーマル堆積技術によって堆積される。この非コンフォーマル堆積技術は、気相スパッタリング、または蒸着による堆積であり得る。
図１ｄを参照して示すように、この方法は、次に、キャビティの底部に堆積された保護層の水平部分８のみを保存するように、保護層３をエッチングするステップ１０４を備える。このステップの終わりに、保護層３の水平部分８は、１５ｎｍ未満の厚さを有する。
エッチングは、好適には、等方性エッチングである。このエッチングステップは、第１の機能化層、またはガイドパターン、または基板を攻撃しない。水平部分および垂直部分を備えるように保護層が堆積された場合、このエッチングステップは、保護層３の垂直部分９を除去することを可能とし、また、保護層３の水平部分８の厚さを減少させることも可能とする。保護層がキャビティを完全に満たすように堆積された場合、このエッチングステップは、キャビティの底部で１５ｎｍ未満の厚さの水平部分のみが保存されるまで、保護層の厚さを減少させることを可能とする。
異なるエッチング技術が使用され得る。
したがって、第１の実施形態によれば、保護層３は、湿式エッチング技術によってエッチングされ得る。保護層３がＳｉＯＣ、ＳｉＯ２、ＳｉＣＢＮ、ＨＦＯ２の層である場合、フッ化水素酸を備えたエッチング溶液を使用して湿式エッチングが実行され得る。
保護層３がＳｉＮ層である場合、フッ化水素酸系またはリン酸系のエッチング溶液を使用して湿式エッチングが実行され得る。
保護層がＴｉＮ層である場合、保護層の露出部分は、アルカリ性溶液（ＳＣ１）によってエッチングされ得る。
保護層のエッチング溶液への露出の持続時間は、保護層の組成と、エッチングされるべき厚さに依存する。たとえば、１質量％に希釈されたフッ化水素酸溶液によるＳｉＮ層の攻撃の速度は、５オングストローム／分である。１質量％に希釈されたリン酸の溶液によるＳｉＮ層の攻撃の速度は、４０オングストローム／分である。１質量％に希釈されたフッ化水素酸の溶液によるＳｉＯ２層の攻撃の速度は、５０オングストローム／分である。
第２の実施形態によれば、プラズマエッチング技術によって保護層３がエッチングされ得る。このために、ＣｘＨｙＦｚタイプのガスを備えるプラズマが、好適に使用される。エッチングは、容量結合または誘導結合、好適には、誘導結合されたプラズマエッチング反応器で実行され得る。
したがって、例として、エッチングは、反応器に以下を注入することによって実行され得る：
− ２００ｃｍ３／分のＣＨ３Ｆガスのフラックス。
− ２００ｃｍ３／分のジオキシゲンガスのフラックス。
− １２０ｃｍ３／分のヘリウムガスのフラックス。
− ５ｃｍ３／分のＳｉＣｌ４ガスのフラックス。
エッチングは、５０ミリトールから８０ミリトールの間からなる圧力、６０℃の温度、４００Ｗのパワー、および２５０Ｖのバイアス電圧で実行され得る。
さらに、エッチングをより等方的にするために、バイアス電圧または電源の電力をパルス化することも可能である。パルス化されたパラメータは、好適には、５０％の動作サイクルにしたがって５００Ｈｚの周波数でパルス化される。
図１ｅを参照して示すように、この方法は、次に、第１の機能化層２の垂直部分１２を選択的にエッチングするステップを備える。第１の機能化層２の垂直部分１２のエッチングは等方的である。第１の機能化層２の垂直部分１２のエッチングは、保護層３、またはガイドパターン、または基板を攻撃しない。このステップ中、明らかに、第１の機能化層の垂直部分１２のみがエッチングされる。これを行うために、第１の機能化層２の垂直部分１２は、酸化または還元プラズマエッチング技術によってエッチングされ得る。このエッチングは、容量結合または誘導結合されたプラズマエッチング反応器内で実行され得る。
例として、第１の機能化層が１０ｎｍの厚さの炭素層である場合、第１の機能化層は、プラズマ反応器に以下を注入することによってエッチングされ得る：
− ２００ｃｍ３／分のＳＯ２ガスのフラックス。
− ３０ｃｍ３／分のジオキシゲンガスのフラックス。
− ５０ｃｍ３／分のヘリウムガスのフラックス。
エッチングは、１０ミリトールの圧力、６０℃の温度、９００Ｗのパワー、２００Ｖのバイアス電圧で実行され得る。
図１ｆを参照して示すように、この方法は、次に、キャビティ７内に第２の機能化層１３を形成するステップ１０６を備え得る。第２の機能化層１３は、保護層３の水平部分８上に堆積された第１のいわゆる「水平」部分１４と、キャビティの側壁５上に堆積された第２のいわゆる「垂直」部分１５とを備える。第２の機能化層１３は、実質的に、一定の厚さを有する。第２の機能化層１３は、好適には２ｎｍから１５ｎｍの間、より好適な手法では５ｎｍから１２ｎｍの間からなる厚さを有する。第２の機能化層１３は、第１のポリマーとは異なる第２のポリマーの層である。この第２のポリマーの組成は、キャビティ７の側壁と、このキャビティ内に堆積されるブロック共重合体との間の所望の相互作用に応じて選択される。異なる実施形態によれば、第２のポリマーは、たとえば自己組織化単分子膜（ＳＡＭ）などの表面エネルギーを制御するために使用できるランダム共重合体、ホモポリマー、または他の任意のタイプのグラフト可能なポリマーであり得る。好適な実施形態によれば、第２のポリマーは、ブロック共重合体の相Ａまたは相Ｂのうちの一方と優先的な相互作用を有するように選択され得る。このために、第２のポリマーは、キャビティ内に堆積されるブロック共重合体の相のうちの１つのホモポリマーであり得る。たとえば、ブロック共重合体がＰＳ−ｂ−ＰＭＭＡである場合、第２の機能化層は、たとえば、ＰＳホモポリマーまたはＰＭＭＡホモポリマーの層であり得る。
第２の機能化層１３を形成するステップ１０６は、好適には、たとえばスピンコーティングによって、第２のポリマーの層を堆積させるサブステップを備える。スピンコーティングは、第２のポリマーを有機溶媒中で希釈することによって実行される。この有機溶媒は、好適には、プロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）である。堆積させるこの第１のサブステップは、堆積された第２のポリマーの厚さが、ガイドパターンを完全に覆うために十分影響力のあるように実行される。したがって、第２のポリマーの溶液濃度および堆積速度は、第２のポリマーを堆積させるステップの終わりに、第２のポリマーの層が、ガイドパターン４を完全に覆うように、ガイドパターン４の高さに応じて選択されるであろう。
たとえば、キャビティ７が、１５０ｎｍの深さＰを有する場合、５％である第２のポリマーの質量濃度を有する第２のポリマーの溶液を使用することが可能となる。
第２の機能化層１３を形成するステップ１０６は、次に、好適には、第２のポリマーの層をガイドパターン上に固定する、グラフトとも呼ばれるサブステップを備える。このグラフトは、熱焼き鈍しまたは光架橋によって実行され得る。熱焼き鈍しは、ホットプレート上または炉内で実行され得る。第２の機能化層１３を形成するステップ１０６は、次に、第１のポリマーの余剰分を、溶媒を使用して除去するリンスすることのサブステップを備え得る。第２のポリマーがＰＳまたはＰＭＭＡである場合、使用される溶媒は、プロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）であり得る。
図１ｇを参照して示すように、この方法は、次に、第２の機能化層１３の水平部分１４を選択的にエッチングするステップ１０７を備える。第２の機能化層１３の水平部分１４のエッチングは、この層の水平部分１４のみがエッチングされ、垂直部分は保存されるように、異方的である。さらに、第２の機能化層１３の水平部分１４のエッチングは、このステップ中に、保護層３、ガイドパターン４、基板がエッチングされないように、選択的である。このために、反応性イオンエッチング技術、酸化または還元またはフルオロカーボン（ＦＣ）プラズマエッチング技術を使用することが可能である。エッチングは、衝突される種が基板に対して垂直に、したがって、第２の機能化層１３の垂直部分に接線方向に到着するように、垂直入射下で実行される。プラズマを指向性にするために、プラズマは高くバイアスされる。
図１ｈを参照して示すように、この方法は、次に、保護層３の水平部分８をエッチングするステップ１０８を備える。このエッチングは、保護層のみがエッチングされ、機能化層２、１３、ガイドパターンまたは基板がエッチングされないように、選択的である。これを行うために、湿式エッチング技術が使用され得る。湿式エッチングは、フッ化水素酸系またはリン酸系のエッチング溶液を使用して実行され得る。
したがって、この方法は、底部が第１の機能化層で機能化される一方、側壁が第２の機能化層で機能化されるキャビティを備えたガイドパターンを製造することを可能にする。
このガイドパターンは、次に、非常に高い解像度および密度のパターンを生成するために、グラフォエピタキシー方法において、および、特に、ブロック共重合体の誘導自己組織化（ＤＳＡ）のための方法において使用され得る。
グラフォエピタキシー方法は、次に、ガイドパターンのキャビティ内にブロック共重合体を堆積させるステップを備え得る。
このブロック共重合体は、特に、以下のうちの１つであり得る：
− ＰＳ−ｂ−ＰＭＭＡ：ポリスチレン−ブロック−ポリメチルメタクリレート。
− ＰＳ−ｂ−ＰＬＡ：ポリスチレン−ブロック−ポリ乳酸。
− ＰＳ−ｂ−ＰＥＯ：ポリスチレン−ブロック−ポリエチレンオキシド。
− ＰＳ−ｂ−ＰＤＭＳ：ポリスチレン−ブロック−ポリジメチルシロキサン。
− ＰＳ−ｂ−ＰＭＭＡ−ｂ−ＰＥＯ：ポリスチレン−ブロック−ポリメチルメタクリレート−ブロック−ポリエチレンオキシド。
− ＰＳ−ｂ−Ｐ２ＶＰ：ポリスチレン−ブロック−ポリ（２−ビニルピリジン）。
ブロック共重合体は、第１の機能化層および第２の機能化層と同じ親和性を有さないので、これらの機能化層の存在により、ブロック共重合体によって生成される２次パターンのキャビティ内における配向を制御することを可能にする。
図２ａから図２ｉは、本発明の他の実施形態にしたがう方法のステップを表す。
この実施形態によれば、図２ａを参照して示すように、この方法は、図１ａを参照して説明されたように、基板１上にガイドパターン４を形成するステップ１０１を備える。
図２ｂおよび図２ｃを参照して示すように、この方法は、次に、ガイドパターン４上に第１の機能化層２を形成するステップ１０２を備える。このステップは、図１ｂを参照して説明したものと同一である。したがって、図２ｂを参照して示すように、ステップ１０２は、ガイドパターン４上に第１のポリマー２１の層を堆積させるサブステップを備える。図２ｃを参照して示すように、第１の機能化層２を形成するステップ１０２は、次に、グラフトとも呼ばれ、ガイドパターン４上に第１のポリマー２１の層を固定するサブステップを備える。
この実施形態では、第１の機能化層２を得るために、ステップ１０２で使用される第１のポリマー２１の層によって保護層３が形成される。この場合、図１ｂを参照して説明したようにグラフトされていない第１のポリマー２１の層の一部分を完全に脱離する代わりに、第１のポリマーの層の残りの水平部分２０を残すように、第１のポリマー２１の層が部分的にのみ脱離される。第１の機能化層２上に残る第１のポリマー２０の層のこの水平部分は、エッチング後に保護層３を形成する。保護層は、好適には、１０ｎｍから１５ｎｍの間からなる厚さを有する。保護層を形成する第１のポリマーの層の一部分２０のみを保存するように第１のポリマーの層を部分的に脱離するステップは、潜在的には、化学機械的研磨ＣＭＰのステップが先に実行される可能性もある、プラズマエッチングによって実行される。この脱離ステップはまた、機能化層２の垂直部分１２を除去することを可能にする。例として、ガイドパターン４がＳｉＯ２またはＳＯＧ（スピンオングラス、たとえばシロキサン）で作製され、第１のポリマー２１の層が、たとえばＰＳ−ｒ−ＰＭＭＡのような有機樹脂である場合、使用されるプラズマは、Ｏ２系の、またはＡｒ／Ｏ２混合系のプラズマであり得る。
この方法は、次に、図１ｆから図１ｈを参照して説明したものと同一のステップを備え得る。
あるいは、図２ｅから図２ｇを参照して示すように、この方法は、以下に説明されるステップのうちの１つまたは複数を備え得る。
したがって、図２ｅを参照して示すように、第２の機能化層の堆積前に、保護層３を脱離することが可能である。この場合、第２の機能化層が、第１の機能化層上ではなく、ガイドパターン４のキャビティ７の側壁５上に一意にグラフトするように、第１および第２の機能化層が選択される。これを行うために、たとえば、第２の機能化層を形成するポリマーが、第１の機能化層を形成するポリマーのモル質量よりも大きいモル質量を有するように、第１および第２の機能化層のために２つのポリマーを選択することが可能である。
図２ｆおよび図２ｇを参照して示すように、この方法は、次に、第２の機能化層１３を形成するステップを備え得る。したがって、第２の機能化層は、第１の機能化層のモル質量よりも大きいモル質量を有する。第２の機能化層は、図１ｆを参照して説明したものと類似の方法によって堆積され得る。
図２ｈを参照して示すように、この方法はまた、キャビティ７内にブロック共重合体２２からなるパターンを形成するステップを備え得る。
もちろん、本発明は、図面を参照して説明された実施形態に限定されず、本発明の範囲を逸脱することなく代替案が想到され得る。したがって、機能化層は既に説明されたものとは異なる他の組成を有することができる。同様に、他のブロック共重合体が使用され得る。本発明は、詳細説明において例として与えられた溶媒へのいずれにも限定されない。さらに、本発明は、ガイドパターンが単一のキャビティを備える場合において説明された。しかしながら、それはガイドパターンにおけるキャビティの数に関係なく適用可能である。
さらに、第２の機能化層は、ガイドパターンの側壁がすでに望まれた特性（中性またはブロック共重合体との所望の親和性を有する）を有する場合には必要ではない。この場合、この方法は、図２ｉに示されるように、キャビティの底部に第１の機能化層の水平部分を形成するステップ（図２ｅ）の直後に、キャビティ７内に、ブロック共重合体２２からなるパターンを形成するステップを備え得る。

Claims (11)

  1. グラフォエピタキシーによるブロック共重合体の誘導自己組織化のための方法であって、以下のステップ、
    − ガイドパターン（４）を基板（１）上に形成し（１０１）、ガイドパターン（４）は、底部（６）および側壁（５）を備えるキャビティ（７）を備えることと、
    − ブロック共重合体に対して第１の化学的親和性を有する第１の材料からなる第１の機能化層（２）を、ガイドパターン（４）上に形成し（１０２）、第１の機能化層（２）は、キャビティ（７）の底部（６）上に配置された第１の部分（１１）と、キャビティ（７）の側壁（５）上に配置された第２の部分（１２）とを備えることと、
    − 第１の機能化層（２）の第１および第２の部分上に保護層（３）を形成すること（１０３）と、
    − 保護層の一部分（８、２０）を保存し、キャビティ（７）の側壁（５）を露出させるように、保護層（３）および第１の機能化層（２）の第２の部分（１２）をエッチングし（１０４−１０５）、保護層の前記一部分（８、２０）は、キャビティ（７）の底部（６）上に配置され、１５ｎｍ未満の厚さを有することと、
    − 第１の機能化層（２）の第１の部分（１１）に対して、および、ガイドパターン（４）に対して、選択的に保護層の前記一部分（８、２０）をエッチングすること（１０８）と、
    − キャビティ（７）内にブロック共重合体を堆積させることとを備える、方法。
  2. 保護層（３）の前記一部分（２０）をエッチングした後、キャビティ（７）の側壁（５）上に第２の機能化層（１３）を形成し、第２の機能化層（１３）は、ブロック共重合体に対する第２の化学的親和性と、第１の材料のモル質量よりも大きなモル質量とを有する第２の材料から形成されるステップをさらに備える、請求項１に記載の方法。
  3. 保護層（３）および第１の機能化層（２）の第２の部分（１２）のエッチングが、２つの連続するサブステップ、
    − 第１の機能化層（２）の第２の部分（１２）を露出させ、保護層の前記一部分（８）を形成するように、保護層（３）をエッチングすること（１０４）と、
    − 保護層の前記一部分（８）に対して、および前記ガイドパターン（４）に対して、選択的に第１の機能化層（２）の第２の部分（１２）をエッチングすること（１０５）とにおいて実行される、請求項１に記載の方法。
  4. 保護層（３）の前記一部分（８）をエッチングする前に、以下のステップ、
    − ブロック共重合体に対して第２の化学的親和性を有する第２の材料からなる第２の機能化層（１３）を形成し（１０６）、第２の機能化層（１３）は、保護層（３）の前記一部分（８）上に配置された第１の部分（１４）と、キャビティ（７）の側壁（５）上に配置された第２の部分（１５）とを備えることと、
    − 第２の機能化層（１３）の第２の部分（１５）に対して、および保護層（３）の前記一部分（８）に対して、選択的に第２の機能化層（１３）の第１の部分（１４）をエッチングすること（１０７）とをさらに備える、請求項３に記載の方法。
  5. 保護層（３）が蒸着によって堆積される、請求項３または４に記載の方法。
  6. 保護層（３）が、フッ化水素酸またはリン酸の溶液を使用した湿式エッチング技術によってエッチングされる、請求項３から５のいずれか一項に記載の方法。
  7. 保護層（３）が、等方性プラズマエッチング技術によってエッチングされる、請求項３から５のいずれか一項に記載の方法。
  8. 第１の機能化層（２）の第２の部分（１２）が、等方性プラズマエッチング技術によってエッチングされる、請求項３から７のいずれか一項に記載の方法。
  9. 第２の機能化層（１３）の第１の部分（１４）が、異方性プラズマエッチング技術によってエッチングされる、請求項４に従属する場合の請求項１から８のいずれか一項に記載の方法。
  10. 保護層（３）の前記一部分（８）が、フッ化水素酸またはリン酸の溶液を用いた湿式エッチングによってエッチングされる、請求項１から９のいずれか一項に記載の方法。
  11. ブロック共重合体が少なくとも２つのモノマーブロックを備え、第１の機能化層が、すべてのモノマーブロックと同等な親和性を有し、第２の機能化層が、モノマーブロックのうちの１つとの優先的な親和性を有する、請求項２または４に従属する場合の請求項１から１０のいずれか一項に記載の方法。
JP2018562084A 2016-05-27 2017-05-23 グラフォエピタキシーによるブロック共重合体の誘導自己組織化のための方法 Pending JP2019519105A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1654793 2016-05-27
FR1654793A FR3051966B1 (fr) 2016-05-27 2016-05-27 Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie
PCT/EP2017/062456 WO2017202861A1 (fr) 2016-05-27 2017-05-23 Procédé d'auto-assemblage dirigé d'un copolymère à blocs par grapho-épitaxie

Publications (1)

Publication Number Publication Date
JP2019519105A true JP2019519105A (ja) 2019-07-04

Family

ID=56557790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018562084A Pending JP2019519105A (ja) 2016-05-27 2017-05-23 グラフォエピタキシーによるブロック共重合体の誘導自己組織化のための方法

Country Status (6)

Country Link
US (1) US10928725B2 (ja)
EP (1) EP3465741A1 (ja)
JP (1) JP2019519105A (ja)
KR (1) KR20190013836A (ja)
FR (1) FR3051966B1 (ja)
WO (1) WO2017202861A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3051965A1 (fr) * 2016-05-27 2017-12-01 Commissariat Energie Atomique Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie
FR3051964B1 (fr) * 2016-05-27 2018-11-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’un motif de guidage fonctionnalise pour un procede de grapho-epitaxie

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2276690A2 (en) * 2008-05-02 2011-01-26 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of half-cylinders formed on a substrate
US20110147984A1 (en) * 2009-12-18 2011-06-23 Joy Cheng Methods of directed self-assembly, and layered structures formed therefrom
US8853085B1 (en) * 2013-04-23 2014-10-07 International Business Machines Corporation Grapho-epitaxy DSA process with dimension control of template pattern
US20150076108A1 (en) * 2012-11-13 2015-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography Process Using Directed Self Assembly
US20150249112A1 (en) * 2014-03-03 2015-09-03 Sandisk 3D Llc Vertical Thin Film Transistors In Non-Volatile Storage Systems
US20160077264A1 (en) * 2014-09-16 2016-03-17 Samsung Display Co. Ltd. Patterning method and method of manufacturing wire grid polarizer using the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1129118A (en) 1978-07-19 1982-08-03 Tetsushi Sakai Semiconductor devices and method of manufacturing the same
FR2975823B1 (fr) 2011-05-27 2014-11-21 Commissariat Energie Atomique Procede de realisation d'un motif a la surface d'un bloc d'un substrat utilisant des copolymeres a bloc
FR3000600B1 (fr) 2012-12-28 2018-04-20 Commissariat Energie Atomique Procede microelectronique de gravure d'une couche
FR3000601B1 (fr) 2012-12-28 2016-12-09 Commissariat Energie Atomique Procede de formation des espaceurs d'une grille d'un transistor
US8859433B2 (en) 2013-03-11 2014-10-14 International Business Machines Corporation DSA grapho-epitaxy process with etch stop material
US9690192B2 (en) * 2014-04-21 2017-06-27 Jsr Corporation Composition for base, and directed self-assembly lithography method
FR3025937B1 (fr) 2014-09-16 2017-11-24 Commissariat Energie Atomique Procede de grapho-epitaxie pour realiser des motifs a la surface d'un substrat
FR3037715B1 (fr) 2015-06-19 2017-06-09 Commissariat Energie Atomique Procede de formation des espaceurs d'une grille d'un transistor
FR3041471B1 (fr) 2015-09-18 2018-07-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation des espaceurs d'une grille d'un transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2276690A2 (en) * 2008-05-02 2011-01-26 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of half-cylinders formed on a substrate
US20110147984A1 (en) * 2009-12-18 2011-06-23 Joy Cheng Methods of directed self-assembly, and layered structures formed therefrom
US20150076108A1 (en) * 2012-11-13 2015-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography Process Using Directed Self Assembly
US8853085B1 (en) * 2013-04-23 2014-10-07 International Business Machines Corporation Grapho-epitaxy DSA process with dimension control of template pattern
US20150249112A1 (en) * 2014-03-03 2015-09-03 Sandisk 3D Llc Vertical Thin Film Transistors In Non-Volatile Storage Systems
US20160077264A1 (en) * 2014-09-16 2016-03-17 Samsung Display Co. Ltd. Patterning method and method of manufacturing wire grid polarizer using the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHOI, JONATHAN, KIM: "A facile route for fabricating graphene nanoribbon array transistors using graphoepitaxy of a symmet", PROCEEDINGS OF SPIE, vol. 9428, JPN7021000517, 17 March 2015 (2015-03-17), pages 94280 - 1, ISSN: 0004630925 *
TIRON, R.: "Template affinity role in CH shrink by DSA planarization", PROCEEDINGS OF SPIE, vol. 9423, JPN7021000516, 19 March 2015 (2015-03-19), pages 942317 - 1, XP060051606, ISSN: 0004630924, DOI: 10.1117/12.2085819 *

Also Published As

Publication number Publication date
US10928725B2 (en) 2021-02-23
US20190278170A1 (en) 2019-09-12
KR20190013836A (ko) 2019-02-11
FR3051966A1 (fr) 2017-12-01
EP3465741A1 (fr) 2019-04-10
FR3051966B1 (fr) 2018-11-09
WO2017202861A1 (fr) 2017-11-30

Similar Documents

Publication Publication Date Title
JP6735544B2 (ja) 基板表面上にパターンを作製するためのグラフォエピタキシー法
JP6139011B2 (ja) 誘導自己組織化用途における中立層オーバーコートのトポグラフィの最小化
KR102038653B1 (ko) 자기 조직화 가능한 블록 코폴리머를 이용하여 주기 패턴을 형성하는 방법 및 장치
US9810980B1 (en) Graphoepitaxy directed self assembly
JP5973557B2 (ja) ブロック共重合体を用いて基板の表面にパターンを作製する方法
US10845705B2 (en) Method for forming a chemical guiding structure on a substrate and chemoepitaxy method
JP2016532311A (ja) 誘導自己組織化用の化学テンプレートを形成するための硬化フォトレジストのｕｖ支援剥離
KR102407808B1 (ko) 그래포에피택시 방법을 위한 기능화된 가이드 패턴 형성방법
JP2019519105A (ja) グラフォエピタキシーによるブロック共重合体の誘導自己組織化のための方法
US10784108B2 (en) Method for forming a functionalised assembly guide
US20210088897A1 (en) Method for forming a chemical guiding structure on a substrate and chemoepitaxy method
JP2015015425A (ja) パターン形成方法
KR20190013808A (ko) 그래포에피택시 방법을 위한 기능화된 가이드 패턴의 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220531