JP2019514307A - 撮像センサおよび画像情報を読み出すための方法 - Google Patents

撮像センサおよび画像情報を読み出すための方法 Download PDF

Info

Publication number
JP2019514307A
JP2019514307A JP2018554738A JP2018554738A JP2019514307A JP 2019514307 A JP2019514307 A JP 2019514307A JP 2018554738 A JP2018554738 A JP 2018554738A JP 2018554738 A JP2018554738 A JP 2018554738A JP 2019514307 A JP2019514307 A JP 2019514307A
Authority
JP
Japan
Prior art keywords
sub
arrays
readout
pixels
ccd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018554738A
Other languages
English (en)
Inventor
ヨナタン・ボレマンス
パウル・フーツハルクス
ピート・デ・ムール
マールテン・ロスムーレン
ニコラース・タック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2019514307A publication Critical patent/JP2019514307A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/711Time delay and integration [TDI] registers; TDI shift registers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

撮像センサが開示され、これは、少なくとも2つの電荷結合素子CCDサブアレイのセットであって、各サブアレイは、複数列および複数行に配置された画素を含み、各画素は、画素に入射する光の強度に比例する電荷を蓄積するように構成される、CCDサブアレイのセットと、列方向に画素の行間で、蓄積された電荷の転送を制御してタイミングを合わせ、蓄積された電荷を画素の各列において積分するための時間遅延積分TDIクロック回路とを備え、各CCDサブアレイはさらに、画素の各列の積分電荷を、電圧または電流に変換するための読み出し行を備え、読み出し行は、読み出しブロックによる信号の読み出しを可能にするトランジスタを含み、そして、選択された読み出し行から入力を受信し、該入力をデジタルドメインに変換するか、または、該入力を、CCDサブアレイのセットに基づいて画素値の組合せ表現に変換するように構成された読み出しブロックを備える。

Description

本発明は、撮像センサに関し、特に時間遅延積分のために用いられる撮像センサに関する。
時間遅延積分(TDI)とスペクトルフィルタリングの組合せは、フィルタリングによってスペクトルの一部にある関心事との組合せにより、TDIの機能が必要である場合(センサに対する場面(scene)の直線運動、および複数回積分によってSNRを改善する要望)に有用である。しかしながら、従来のCCD TDI撮像センサは、1つのCCD TDIアレイを積分するだけである。よって、マルチスペクトルのカラーフィルタの組合せは、複数のCCD TDIセンサ(大型、高価、煩雑、拡大縮小がうまくいかない)または、フィルタホイール(煩雑で、フィルタが同時に使用できない)を必要とする。埋め込みCCD(eCCD)が、文献(2014 IEEE International Electron Devices Meeting, 15-17 Dec. 2014, pages: 4.6.1-4.6.4)に示されており、CMOSとCMOSプロセス技術を組み合わせて、CMOS読み出しおよび制御を用いてCCDゲートを処理することを可能にする。
本発明の目的は、改善されたTDI検出を可能にする撮像センサを提供することである。本発明の特定の目的は、TDI検出の動的制御を可能にする撮像センサを提供することである。
本発明の第1態様によれば、撮像センサが提供され、これは、少なくとも2つの電荷結合素子CCDサブアレイのセットであって、各サブアレイは、複数列(columns)および複数行(rows)に配置された画素を含み、各画素は、画素に入射する光の強度に比例する電荷を蓄積するように構成される、CCDサブアレイのセットと、
列方向に画素の行間で、蓄積された電荷の転送を制御してタイミングを合わせ、蓄積された電荷を画素の各列において積分するための時間遅延積分TDIクロック回路とを備え、
各CCDサブアレイはさらに、画素の各列の積分電荷を、電圧または電流に変換するための読み出し行を備え、読み出し行は、読み出しブロックによる信号の読み出しを可能にするトランジスタを含み、そして、
選択された読み出し行から入力を受信し、該入力をデジタルドメインに変換するか、または、該入力を、CCDサブアレイのセットに基づいて画素値の組合せ表現に変換するように構成された読み出しブロックを備える。
電荷の積分に含まれる多数の行を用いると、得られる信号対ノイズ比が高い。しかしながら、CCDサブアレイが飽和し、即ち、フルウェルキャパシティ(FWC)に到達するというリスクがある。こうして低い光強度では、積分のために多数の行を使用することが望ましいことがある。他方、高い光強度では、積分のために少ない数の行を使用することが望ましいことがある。
アイメック(imec)のモノリシック集積フィルタ技術を用いたeCCD(例えば、文献(Lambrechts et al, A CMOS-compatible, integrated approach to hyper- and multispectral imaging, 2014 IEEE International Electron Devices Meeting, 15-17 Dec. 2014, pages 10.5.1-10.5.4)に概説される)は、同じダイ上にある多数のフィルタとTDIを組合せて読み出すことを上手に実現している。本発明に係る構造により、TDIにおける画像取得特性の動的選択を提供することが可能である。行の数は、異なるCCDサブアレイにおいて異なってもよく、これは、例えば、光条件が異なる波長帯域で異なる場合に使用できる。各波長帯域では、撮像センサは、飽和していないCCDサブアレイを使用してもよい。また、同じ波長帯域について複数のCCDサブアレイからの入力を組み合わせて、波長帯域についての信号対ノイズ比をさらに増加できる。こうして各波長帯域に対して良好な信号対ノイズ比が得られる。
読み出しブロックは、選択された読み出し行からの入力を受信し、該入力をデジタルドメインに変換する(例えば、列ごとのアナログ−デジタル(ADC)変換器を使用することによって)か、または該入力を、CCDサブアレイのセットに基づいて画素値の組合せ表現に変換するように構成され、読み出しブロックは、同じ波長帯域について複数のCCDサブアレイからの入力を加算したり、または読み出しブロックは、複数のCCDサブアレイから単一の入力を選択するようにでき、選択された単一の入力は良好な信号対ノイズ比に対応することができる(一方、非選択入力は、例えば、飽和してもよい)。こうして読み出しブロックは、光強度のダイナミックレンジを提供するように構成できる。代替として、異なるサブアレイからのデータは、それ自体、オフチップ(off-chip)で送信してもよく、オフチップ読み出しシステムで組み合わせてもよい。
また、読み出しブロックまたは読み出しシステムは、複数の組合せ画素値が提供できるように、異なる波長帯域に関連付けられたCCDサブアレイから入力を取り込むことができ、各画素値は、単一の波長帯域に対応することができる。
複数のCCDサブアレイが同じ波長帯域について使用でき、複数のサブアレイが同じ波長帯域について選択できる。複数のCCDサブアレイからの信号は、読み出しブロックまたは読み出しシステムにおいて組合せ可能であり、(組合せCCDサブアレイの)フルウェルキャパシティ(FWC)の倍数となり、従って撮像センサのダイナミックレンジが増加する。
各CCDサブアレイは、CCDサブアレイが特定のフィルタによって定義される波長帯域内の光を取り込むように、特定のフィルタに関連付けできる。
フィルタは狭い通過帯域フィルタでもよく、ハイパースペクトル撮像を可能にするために、種々のフィルタを備えた多数のCCDサブアレイが設けられてもよい。
代替として、CCDサブアレイ内の各行は特定のフィルタに関連付けてもよく、CCDサブアレイ内の異なる行について異なるフィルタが設けられる。こうしてCCDサブアレイは、CCDサブアレイに関連付けられたフィルタによって定義される波長の組合せについて電荷を積分できる。
CCDサブアレイのセットが、多数のCCDサブアレイを備えてもよいことは理解すべきである。セット内のCCDサブアレイは、各波長帯域について信号対ノイズ比を最適化する可能性を提供するために、異なる波長帯域に関連付けられた複数のCCDサブアレイ、および各波長帯域についての複数のCCDサブアレイを提供できる。読み出しブロックまたは読み出しシステムは、各波長帯域について選択された(例えば、非飽和の)CCDサブアレイからの入力を組み合わせて、各波長帯域についての光強度の表現を提供できる。
複数の読み出しブロックを設けてもよいことも理解すべきである。こうして撮像センサは、CCDサブアレイの複数のセットを備えてもよく、各セットは、個々の読み出しブロックに接続できる。こうして例えば、各読み出しブロックは、特定の波長帯域についてCCDサブアレイを扱うことができる。
実施形態によれば、各CCDサブアレイは、CCDサブアレイ内の画素に照射される波長の予め定めた部分を選択するために、集積フィルタ、例えば、カラーフィルタ、マルチスペクトルフィルタまたはハイパースペクトルフィルタなどによって覆われる。フィルタは、各CCDサブアレイについて異なってもよく、サブアレイ内でも異なってもよい(特定の波長組合せを生成するために)。当業者によって理解されるように、望ましくない特性を持つ光が画素に到達することを防止するために、多くの異なるタイプのフィルタリング技術を使用してフィルタを設けてもよい。例えば、フィルタは、光の吸収、拡散または鏡面反射、例えば、ダイクロイックフィルタまたはファブリペローフィルタなどのフィルタの多層内の干渉、あるいは入射光の偏光に基づいた異なる透過率特性を利用してもよい。
実施形態によれば、セット内のCCDサブアレイの少なくとも2つは、異なる数の行を有する。TDI行/ステージは異なってもよく、入射光、量子効率およびスペクトルフィルタ透過の結果として画素内に生成される光電子の数に一致するように最適化できる。このことは飽和状態になるのを防止し、よって信号対ノイズ比を最大化するのを可能にする
実施形態によれば、セット内のCCDサブアレイは、等しい数の行を有する。CCDサブアレイの数は、ある場合には同じスペクトル帯域について複数のサブアレイを選択することによって、ダイナミックレンジを増加させるように最適化できる。出力信号は、読み出しステージにおいて加算され、その結果、有効なフルウェルキャパシティの倍数が得られ(したがって、ダイナミックレンジが増加する)。
CCDサブアレイの数を変化させ、従って有効FWCを変化させることは、より小さなFWCおよびダイナミックレンジのペナルティなしに、画素サイズを、即ち、より小さいピッチおよび分解能に向けて最適化するために使用できる。
実施形態によれば、セット内の複数のCCDサブアレイは、同一のフィルタに関連付けられ、複数のCCDサブアレイの行の数は対数的に増加する。対数的に増加する数の行(例えば、1,3,10,30)で適用される同じスペクトルフィルタとCCDサブアレイを最終的に/任意に組み合わせることによって、広い入射信号に渡って最大信号対ノイズ比が得られる。
実施形態によれば、読み出し行は同じ読み出しブロックに接続され、読み出し行から読み出しブロックへの入力は、タイム・インターリーブ(time-interleaved)される。サブアレイの読み出しは、サブアレイ全てについて同じ読み出しを共有するためにタイム・インターリーブされてもよい。サブアレイ間の間隔は、読み出しの時間遅延を場面(scene)の有効な空間移動に一致させるように調整できる。全てのCCDサブアレイは、最適化された値の個々の位相遅延でクロック動作してもよい。
実施形態によれば、読み出し行は、選択されたCCDサブアレイに応じて、例えば、利得、分解能、入力レンジ、最下位ビットなどのパラメータを調整するように構成できる。読み出しパラメータの調整は、性能を最適化するために使用してもよい。
実施形態によれば、セット内のCCDサブアレイの少なくとも2つは、異なる画素ピッチを有する。CCDサブアレイは、使用される最大の画素の全く同じピッチまたはピッチの一部を備えた画素で構成できる。例えば、20μmピッチ画素は、上部にスペクトルフィルタを備えた画素について使用でき、一方、2つの10μm画素は、パンクロマティック(panchromatic)画素について使用できる。
実施形態によれば、セット内のCCDサブアレイの少なくとも2つは、同じ波長をカバーし、同時に高い分解能および高いフルウェルキャパシタンスを達成するために、異なる画素ピッチを有する。
実施形態によれば、セット内のCCDサブアレイの少なくとも2つは、増加したダイナミックレンジを達成するために、異なるフルウェルを備えた異なる画素タイプを有する。
実施形態によれば、撮像センサは、サブアレイの両側に読み出し行を備えてもよい。これは、CCDサブブロックの双方向読み出し用に使用でき、即ち、蓄積された電荷は、撮像センサに対して場面がどのように移動するかに応じて、画素の列に沿って両方向に移動できる。
実施形態によれば、撮像センサは、動的に選択可能な数の行を備えた1つ以上のサブアレイを備えてもよい。これは、アクティブ行の数の最適化を可能にする。異なるサブアレイからのデータの組合せの際、正確な結果を得るために、行の数の選択を考慮する必要がある。アクティブ行の数は、予想される場面について信号対ノイズ比を最大化するように、または撮像器の量子効率及び/又はフィルタ透過を補償するように設定できる。
本発明の第2態様によれば、第1態様に係る撮像センサを備えたカメラが提供される。こうして撮像センサは、カメラを用いて場面のTDI画像の取得を可能にするために、カメラの中に集積してもよい。
本発明の第3態様によれば、画像情報を読み出すための方法が提供され、前記方法は、
撮像センサの個々の画素に入射する光の強度を検出するステップであって、画素は、少なくとも2つのサブアレイに列および行に配置される、ステップと、
サブアレイ内の複数の画素から検出された光強度の情報を、複数の画素についての共通の光強度にビニング(binning)するステップと、
画像の読み出しのために少なくとも1つのサブアレイを選択するステップと、
少なくとも1つのサブアレイ内の画素からビニングされた情報を、共有読み出しブロックへの入力として読み出すステップと、
該入力を、デジタルドメインに、または2つ以上のサブアレイのセットについて画素値の組合せ表現に変換するステップと、を含む。
この第3態様の効果および特徴は、第1および第2態様に関連して上述したものと大部分は類似している。第1および第2態様に関して言及した実施形態は、第3態様と大部分は互換性がある。
該方法は、少なくとも2つのサブアレイが共通の読み出しブロックを共有できるようにし、該方法は、検出された光強度情報を読み出しブロックに提供することになる、どちらのサブアレイの選択を可能にする。
該方法によれば、画素の異なる設定で検出された光が、検出された光を画像に変換するために、共有読み出しブロックに引き渡される。こうして形成すべき画像は、どの画素情報が、共有読み出しブロックに引き渡されるかによって制御してもよい。
撮像センサの共有読み出しブロックを使用する方法は、異なるタイプの画素と共に使用でき、そのため撮像センサは、必ずしもCCDサブアレイを備えることなく、追加または代替として、CMOS技術をベースとしたアクティブ画素センサを備えてもよい。該方法を用いて、デジタルTDIをサポートできる(蓄積された電荷ではなく、数画素内に誘起された電圧がビニングされる)。
検出された光強度は、必ずしも列方向にビニング(または蓄積)される必要はない。むしろ、検出された光強度は、撮像センサによって設定された任意の他の構成においてビニングしてもよい。例えば、検出された光強度をビニングするために、2×2画素の設定を使用してもよい。上述のように、異なるサブアレイ内の異なる画素ピッチを使用する代わりに、アレイの行内の複数の画素からの情報のビニングを使用してもよい。
本発明概念の上記及び追加の目的、特徴および利点は、添付図面を参照して本発明の好ましい実施形態の下記の例示的および非限定的な詳細な説明を通じてより良く理解されよう。図面において、他に言及しない限り、類似の要素には類似の参照番号が使用される。
単一の行および複数の行を備えたサブアレイについての信号およびノイズ(図1)のシミュレーションを示すグラフである。横軸(bottom axis)には、フォトダイオードで発生した光電子の数が用いられる。 単一の行および複数の行を備えたサブアレイについての信号対ノイズ比(図2)のシミュレーションを示すグラフである。横軸には、フォトダイオードで発生した光電子の数が用いられる。 異なるスペクトル帯域についてCCDサブアレイの行数がどのように異なるかを示すグラフである。 本発明の実施形態に係る撮像センサの概略図である。 本発明の実施形態に係る方法のフローチャートである。
本発明の詳細な実施形態を図面を参照して説明する。
同じチップ上に複数のCCD TDIアレイを使用することが提案されており、単一の読み出し(readout)を共有(してもよく、またはしなくてもよい)。各CCDサブアレイは、カラーフィルタまたはスペクトルフィルタでもよい専用の集積フィルタ(またはその組合せ)で処理される。
CCDサブアレイは、2014年IEEE国際電子デバイス会議、2014年12月15〜17日、ページ4.6.1〜4.6.4に示されているように、埋め込みCCD(eCCD)に配置でき、これはCMOSとCCDプロセス技術を組み合わせて、CMOS読み出しおよび制御を備えたCCDゲートを処理することを可能にする。2014年IEEE国際電子デバイス会議、2014年12月15〜17日、ページ4.6.1〜4.6.4においてCMOSプロセス技術をCCDプロセス技術とどのように組み合わせるかの開示は、参照によりここに組み込まれる。
各CCDサブアレイの出力における電荷−電圧ステージまたは電荷−電流ステージの利用可用性は、所望のCCDサブアレイを選択し、それを共有読み出しブロックに接続することを可能にする。画素サイズ、アレイ間隔、画素数およびバンク数は、SNRおよびダイナミックレンジを最適化するように最適化できる。
下記の例では、上記パラメータが特定の光条件に整合するように最適化できることが判る。
第1スペクトル帯域内の画素に光が到来することによって生じる光電子の予想される数が、第2スペクトル帯域内の半分であると仮定する(例えば、撮像器の量子効率(QE)、充填率(fill factor)、フィルタ透過率、…のため)。そして、両方のTDIアレイの速度が構成で同じであるため(同じ場面が同じ速度で移動するため)、スペクトル帯域はより高速に充填するようになり、よって飽和(そのフルウェルキャパシティに到達する)が速くなる。これを回避するために、速度を増加させてもよいが、実際には第1帯域での画素で信号が少なくなる(従って信号対ノイズ比が少なくなる)。よって、第2帯域のTDI行/ステージの数を第1帯域の2倍にして、フルウェルキャパシティの同じ使用を確保することに意義がある。これは、同じ入力レンジを備えた同じ読み出しを使用することに関連している。代替として、読み出しパラメータは、どの帯域が選択されかに応じて調整できる。例えば、第1帯域を目標とする場合、類似の利得または分解能を達成するために、LSBサイズは50%減少してもよく、あるいは各サブアレイについて異なる利得を備えた利得増幅器を実装してもよい。
第1帯域のフォトダイオードで予想される入射光が第2帯域の半分であると仮定するが、第2帯域についてのステージの最大数は、応用または技術の限界に基づいて達成される。例えば、フルウェルキャパシティは、画素の面積によって制限される。そして、第2帯域のCCDサブアレイは、同じ等価フルウェルキャパシティを達成するために、2つのCCDサブアレイに分割できる。信号は、読み出しステージにおいて追加できる。多くの行を備えた1つのサブアレイを、より少ない行を備えた複数のサブアレイに分割することにより、最大検出可能信号、よってダイナミックレンジを増加させることが可能になる。これは、パンクロマティック(PAN)検出(かなり高い検出すべき強度を含む)に関して、マルチ(MS)/ハイパースペクトル(HSI)フィルタの両方について同じ画素(同じピッチで)を使用する場合に特に関心がある。1つのサブアレイを少数のサブアレイに分割することにより、読み出しで使用されるADCの分解能を増加させることなく(これは高速において関連する)、得られる有効ビット数を増加させることも可能になる。それはまた、達成可能な最大信号対ノイズ比(SNRmax)を最大化するのに役立つ。これは、最大SNRがフルウェルで得られるためである(該ポイントでのノイズはショット雑音限界とされ、即ち、sqrt(FWC)(FWCの平方根)であるためである)。よって、FWCが大きいほど、SNRmaxは大きくなる。
低い光レベルでの信号対ノイズ(SNRlow)は、読み出しノイズによって支配されるため、(電荷/CCDタイプ)TDIは、ノイズレスの方法で異なる行において信号を蓄積し、電圧ドメインへの変換を行い、そしてサブアレイの端部で1回だけ(ノイズを追加する)ことによって、SNRlowを増加させるのに役立つ。これは、古典的なTDI動作であり、TDI行が多いほど、SNRlowがより良くなる。しかしながら、複数の行は、(飽和に入る前に)得られる有効FWCを制限する。よって、SNRlowが最大になると、SNRmaxは制限される。1つのオプションは、選択可能な数の行である。より良い解決策は、異なる(理想的には対数的)数の行(例えば、1および16)を備えた複数のサブアレイを有することである。SNRmaxは、単一行のサブアレイによってカバーされ、SNRlowは他のサブアレイによってカバーされる。実際、SNRは、入力光のより広いレンジに渡って最大化される(これは、最終的にパンクロマティック行との組合せでマルチ/ハイパースペクトル撮像器の場合に確かになる)。図1および図2のグラフは、典型的な例を示す。
異なる光強度が異なる波長において予想され(所定波長でのQE*フィルタ透過に起因して)、これは、所定波長について異なる数の行によって補償できる。100個のハイパースペクトルフィルタを仮定した場合の最適な解決策は、対数的に増加する数の行(および各々の幾つか)例えば、100x1行(PAN検出では、これらの幾つかが使用できる)、40x8行、20x16行、10x32行、5x64行、2x128行、1x256行を備えた多数(例えば、200個)のサブアレイでもよい。このタイプのeCCD TDIでは、予想される信号および波長性能(QE*伝送効率)に従ってPAN/MS/HSIフィルタをマッピングできる。
他の可能性は、1つのサブアレイに異なるHSIフィルタを適用することによって、サブアレイごとに異なる有効スペクトル応答を構築するためにTDI動作を使用することである。このことは、(1つのフィルタ技術を用いて)例えば、より広い(MS)タイプのフィルタ、またはフィルタの特別注文(custom)組合せ(異なる波長での信号の組合せが明確な弁別器(discriminator)である所定の応用の場合)を有することを可能にする。サブブロック当たりの行数で再生することにより、異なる重み付け係数(すなわち、サブブロック当たりの行数)を用いて異なる波長応答を混合することも可能になる。
上記の例の全てにおいて、最適な解決策は、読み出しすべき多くのサブアレイをもたらすことになる。これは、サブアレイごとにアナログ出力(および増幅/バッファ)を必要とするため、古典的なCCD技術を用いて実用的ではない。CMOS技術における埋め込みCCDでは、高速で多くのサブブロックを読み出し可能なCMOS読み出し電子回路の組合せで、TDI行におけるノイズレスTDI動作から利益を受ける。
ここで図3を参照して、これは、撮像センサが複数の波長帯域について良好なSNRで画像を取り込むように構成するために、CCDサブアレイの行の数が異なるスペクトル帯域についてどのように相違するかを示す。
ここで図4を参照して、撮像センサをより詳細に説明している。撮像センサは、複数の画素Pを備え、これらは、入射光を受光し、入射光を、画素Pでの入射光の強度に比例する電荷に変換するように構成される。
撮像センサは、複数のCCDサブアレイを備える。各サブアレイは、Nによって示されるように、多数の行を備え、全体として撮像センサはN個の行を備える。行の数は、異なるサブアレイ間で相違してもよい。
画素Pは、画素サイズPを有し、これも撮像センサ内の異なるサブアレイ間で相違してもよい。
各サブアレイは、サブアレイの両側にある読み出し行R,Rにそれぞれ関連付けられる。このことは、撮像センサが双方向読み出しのために作動でき、即ち、読み出しがサブアレイの両側で生ずることを意味する。
画素に蓄積された電荷は、サブアレイ内の隣接する行に転送され、行の各々に蓄積された電荷の積分が生ずる。電荷の転送は、TDIの実行を可能にするために、撮像センサに対する場面の移動と同期させることができる。
各サブアレイは、個々のフィルタFに関連付けできる。フィルタは、撮像センサとモノリシックに集積してもよい。しかしながら、別個のフィルタを使用してもよく、または特定波長の光をサブアレイに転換させるために光学部品を使用してもよいことも理解すべきである。
読み出し行は、読み出しブロックによる信号の読み出しを可能にするトランジスタを備えてもよい。読み出し行からの信号は、列ラインC上で読み出しブロックに転送できる。
サブアレイは、隣接する読み出し行の間の間隔Sで配置してもよい。間隔Sは、例えば、1/Nまたは他の最適化された値だけ、読み出しの時間遅延を場面の有効な空間移動に一致するように構成できる。全てのCCDサブアレイは、1/Nまたは他の最適化された値の個々の位相遅延でクロック動作する。
読み出しブロックまたは読み出しシステムの機能は、異なるサブアレイの信号を加算することであるが、信号が飽和(フルウェルキャパシティ)に到達していない場合だけである。サブアレイの1つまたは複数がフルウェルに到達している場合、この信号は追加すべきではなく、デジタルビット/フラグは、特定のブロック(または複数のブロック)が全体信号に寄与していない出力データとともに送信すべきである。このデジタルビット/フラグは、選択可能な数の行スキームにおいて選択された行の数を識別するためにも使用できる。
ここで図5を参照して、画像情報を読み出すための方法について説明する。該方法は、共有読み取りブロックを利用しており、これは画像情報を読み出すために撮像センサの複数のサブアレイによって使用される。該方法は、上述したような実施形態に係る撮像センサについて画像情報を読み出す際に使用できる。共有読み出しブロックの使用は、複数のサブアレイを有する撮像センサから画像情報を読み出すためにも使用でき、これは図3の撮像センサに関して上述したように必ずしも配置されていない。
こうして該方法は、撮像センサの個々の画素に入射する光の強度を検出するステップ102を含み、撮像センサは、少なくとも2つのサブアレイを備え、画素は、少なくとも2つのサブアレイの各々において複数列および複数行に配置される。
該方法はさらに、サブアレイ内の複数の画素から検出された光強度の情報を、複数の画素について共通の光強度にビニングするステップ104を含む。情報は、画素の任意の構成に従ってビニングできる。こうしてサブアレイ内の画素の列での光強度が蓄積でき、検出された光強度の情報のビニングが列方向に実行できる。しかしながら、特に画素が、CMOS技術をベースとしたアクティブ画素センサとして形成される場合、所望の構成における複数の画素が、浮遊拡散(floating diffusion)ノードを共有し、画素内で検出された光強度が浮遊拡散ノードにおいてビニングできる。こうして情報のビニングは、例えば、2×2画素構成について容易に行うことができ、サブアレイは、複数のこうした2×2画素構成を備えてもよく、そこでは検出された光強度の情報がビニングされる。サブアレイは、列の数で個別に構成でき、情報がサブアレイ内の画素間でどのようにビニングされるか。こうして2つのサブアレイは、同じ構成を有してもよく、異なる構成を有してもよい。
該方法はさらに、画像の読み出しのためにサブアレイの少なくとも1つを選択するステップ106を含む。あるサブアレイが選択された場合、選択されたサブアレイ内の画素からのビニングされた情報が、共有読み出しブロックへの入力として読み出される(ステップ108)。こうして読み出しブロックは、撮像センサでの1つまたは複数のサブアレイから情報を選択的に受信できる。
サブアレイは、例えば、上述したようにサブアレイの信号が飽和(フルウェルキャパシティ)に到達していないか否かに基づいて選択できる。しかしながら、サブアレイはまた、他の基準、例えば、サブアレイ内で検出される波長で選択してもよい。
該方法はさらに、該入力を、デジタルドメインに、または複数のサブアレイのセットについて画素値の組合せ表現に変換するステップ110をさらに含む。こうして読み出しブロックは、入力のアナログ−デジタル変換を実施でき、少なくとも1つの選択されたサブアレイからの画像情報がデジタル画像に変換されるようになる。しかしながら、読み出しブロックはまた、または代替として、アナログ−デジタル変換を実施する前に、検出された光強度を組合せ表現に最初に組み合わせるために、複数のサブアレイからの画素値を組み合わせてもよい(例えば、複数のサブアレイが共通の光波長を検出している場合)。
上記において、本発明は、限定された数の実施形態を参照して主に説明した。しかしながら、当業者に容易に理解されるように、上記開示したもの以外の他の実施形態も等しく、添付の請求項によって定義されるように、本発明の範囲内に入る可能性がある。

Claims (12)

  1. 少なくとも2つの電荷結合素子CCDサブアレイのセットであって、各サブアレイは、複数列および複数行に配置された画素を含み、各画素は、画素に入射する光の強度に比例する電荷を蓄積するように構成される、CCDサブアレイのセットと、
    列方向に画素の行間で、蓄積された電荷の転送を制御してタイミングを合わせ、蓄積された電荷を画素の各列において積分するための時間遅延積分TDIクロック回路とを備え、
    各CCDサブアレイはさらに、画素の各列の積分電荷を、電圧または電流に変換するための読み出し行を備え、読み出し行は、読み出しブロックによる信号の読み出しを可能にするトランジスタを含み、そして、
    選択された読み出し行から入力を受信し、該入力をデジタルドメインに変換するか、または、該入力を、CCDサブアレイのセットに基づいて画素値の組合せ表現に変換するように構成された読み出しブロックを備える、撮像センサ。
  2. 各CCDサブアレイは、CCDサブアレイ内の画素に照射される波長の予め定めた部分を選択するために、集積フィルタ(F)、例えば、カラーフィルタ、マルチスペクトルフィルタまたはハイパースペクトルフィルタなどによって覆われる請求項1記載の撮像センサ。
  3. セット内のCCDサブアレイの少なくとも2つは、異なる数の行を有する請求項1または2記載の撮像センサ。
  4. セット内のCCDサブアレイは、等しい数の行を有する請求項1または2記載の撮像センサ。
  5. セット内の複数のCCDサブアレイは、同一のフィルタに関連付けられる請求項1〜4のいずれかに記載の撮像センサ。
  6. 読み出し行は、同じ読み出しブロックに接続され、読み出し行から読み出しブロックへの入力は、タイム・インターリーブされる請求項1〜5のいずれかに記載の撮像センサ。
  7. 読み出し行は、選択されたCCDサブアレイに応じて、例えば、利得、分解能、入力レンジ、最下位ビットなどのパラメータを調整するように構成できる請求項1〜6のいずれかに記載の撮像センサ。
  8. セット内のCCDサブアレイの少なくとも2つは、異なる画素ピッチを有する請求項1〜7のいずれかに記載の撮像センサ。
  9. サブアレイは、双方向読み出し用に構成される請求項1〜8のいずれかに記載の撮像センサ。
  10. 動的に選択可能な数の行を備えた1つ以上のサブアレイを備える請求項1〜9のいずれかに記載の撮像センサ。
  11. 請求項1〜10のいずれかに記載の撮像センサを備えるカメラ。
  12. 画像情報を読み出すための方法であって、
    撮像センサの個々の画素に入射する光の強度を検出するステップであって、画素は、少なくとも2つのサブアレイに列および行に配置される、ステップと、
    サブアレイ内の複数の画素から検出された光強度の情報を、複数の画素についての共通の光強度にビニングするステップと、
    画像の読み出しのために少なくとも1つのサブアレイを選択するステップと、
    少なくとも1つのサブアレイ内の画素からビニングされた情報を、共有読み出しブロックへの入力として読み出すステップと、
    該入力を、デジタルドメインに、または2つ以上のサブアレイのセットについて画素値の組合せ表現に変換するステップと、を含む方法。
JP2018554738A 2016-04-19 2017-04-06 撮像センサおよび画像情報を読み出すための方法 Pending JP2019514307A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16165970.1 2016-04-19
EP16165970 2016-04-19
PCT/EP2017/058265 WO2017182287A1 (en) 2016-04-19 2017-04-06 Imaging sensor and method for reading out image information

Publications (1)

Publication Number Publication Date
JP2019514307A true JP2019514307A (ja) 2019-05-30

Family

ID=55910741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018554738A Pending JP2019514307A (ja) 2016-04-19 2017-04-06 撮像センサおよび画像情報を読み出すための方法

Country Status (4)

Country Link
US (1) US10742916B2 (ja)
EP (1) EP3446476B1 (ja)
JP (1) JP2019514307A (ja)
WO (1) WO2017182287A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10616516B2 (en) * 2016-09-30 2020-04-07 Planet Labs Inc. Systems and methods for implementing time delay integration imaging techniques in conjunction with distinct imaging regions on a monolithic charge-coupled device image sensor
US10779582B2 (en) * 2017-09-19 2020-09-22 Lululemon Athletica Canada Inc. Pressure-distributing undergarment with fastening system
DE102019211805B3 (de) * 2019-08-06 2020-09-17 Deutsches Zentrum für Luft- und Raumfahrt e.V. Optisches System und TDI-Sensor
US11863885B2 (en) * 2020-06-30 2024-01-02 Pixart Imaging Inc. Time delay integration sensor with multiple sensor arrays

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09218942A (ja) * 1995-09-29 1997-08-19 He Holdings Inc Dba Hughes Electron 熱映像システムにおけるライン合計、ライン捕捉およびヒストグラム用ヒストグラムチップ
JP2008536422A (ja) * 2005-04-12 2008-09-04 プランメカ オイ Ccdセンサ及びccdセンサのダイナミックレンジを拡大する方法
US20100177224A1 (en) * 2009-01-15 2010-07-15 Raytheon Company Image Device Having a Plurality of Detectors in a Time Delay and Integration (TDI) Configuration and Associated Method
JP2012060411A (ja) * 2010-09-09 2012-03-22 Hamamatsu Metrix Kk マルチバンド1次元ラインセンサカメラ
JP2013530597A (ja) * 2010-05-04 2013-07-25 ウードゥヴェ セミコンダクターズ アナログおよびデジタル総和機能を備えたスワイプ式線形画像センサおよび対応する方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4280141A (en) 1978-09-22 1981-07-21 Mccann David H Time delay and integration detectors using charge transfer devices
US4242700A (en) 1979-01-22 1980-12-30 Rca Corporation Line transfer CCD imagers
US5379065A (en) 1992-06-22 1995-01-03 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Programmable hyperspectral image mapper with on-array processing
US5760899A (en) 1996-09-04 1998-06-02 Erim International, Inc. High-sensitivity multispectral sensor
US5926215A (en) 1996-10-17 1999-07-20 Eastman Kodak Company Fast readout of a color image sensor
US6678048B1 (en) 1998-07-20 2004-01-13 Sandia Corporation Information-efficient spectral imaging sensor with TDI
US6831688B2 (en) * 2002-04-08 2004-12-14 Recon/Optical, Inc. Multispectral or hyperspectral imaging system and method for tactical reconnaissance
US7130041B2 (en) 2005-03-02 2006-10-31 Li-Cor, Inc. On-chip spectral filtering using CCD array for imaging and spectroscopy
US7235773B1 (en) * 2005-04-12 2007-06-26 Itt Manufacturing Enterprises, Inc. Method and apparatus for image signal compensation of dark current, focal plane temperature, and electronics temperature
GB0802478D0 (en) 2008-02-11 2008-03-19 Cmosis Nv Tiem delay integration in imaging device
KR101495895B1 (ko) 2008-07-08 2015-02-25 삼성전자주식회사 넓은 동적 범위를 갖는 광전 변환장치 및 광전 변환방법
EP2702375A2 (en) * 2011-04-25 2014-03-05 Skybox Imaging, Inc. Systems and methods for overhead imaging and video
JP5787848B2 (ja) 2012-08-29 2015-09-30 株式会社東芝 固体撮像装置
US9746376B2 (en) * 2013-11-12 2017-08-29 EO Vista, LLC Apparatus and methods for hyperspectral imaging with parallax measurement
US9426397B2 (en) 2013-11-12 2016-08-23 EO Vista, LLC Apparatus and methods for hyperspectral imaging with on-chip digital time delay and integration
US9686478B2 (en) * 2015-11-19 2017-06-20 Google Inc. Generating high-dynamic range images using multiple filters
JP6758859B2 (ja) * 2016-03-01 2020-09-23 キヤノン株式会社 撮像装置、撮像システム、および画像処理方法
US10616516B2 (en) * 2016-09-30 2020-04-07 Planet Labs Inc. Systems and methods for implementing time delay integration imaging techniques in conjunction with distinct imaging regions on a monolithic charge-coupled device image sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09218942A (ja) * 1995-09-29 1997-08-19 He Holdings Inc Dba Hughes Electron 熱映像システムにおけるライン合計、ライン捕捉およびヒストグラム用ヒストグラムチップ
JP2008536422A (ja) * 2005-04-12 2008-09-04 プランメカ オイ Ccdセンサ及びccdセンサのダイナミックレンジを拡大する方法
US20100177224A1 (en) * 2009-01-15 2010-07-15 Raytheon Company Image Device Having a Plurality of Detectors in a Time Delay and Integration (TDI) Configuration and Associated Method
JP2013530597A (ja) * 2010-05-04 2013-07-25 ウードゥヴェ セミコンダクターズ アナログおよびデジタル総和機能を備えたスワイプ式線形画像センサおよび対応する方法
JP2012060411A (ja) * 2010-09-09 2012-03-22 Hamamatsu Metrix Kk マルチバンド1次元ラインセンサカメラ

Also Published As

Publication number Publication date
US20190132541A1 (en) 2019-05-02
WO2017182287A1 (en) 2017-10-26
US10742916B2 (en) 2020-08-11
EP3446476B1 (en) 2024-03-06
EP3446476A1 (en) 2019-02-27

Similar Documents

Publication Publication Date Title
JP4611296B2 (ja) 電荷ビニング型イメージセンサ
JP6528974B2 (ja) 撮像素子、撮像方法、並びにプログラム
JP4630901B2 (ja) 杆体および錐体応答センサ
US11678075B2 (en) Image sensor that includes sensing pixels sharing a floating diffusion node and operation method thereof
US11381768B2 (en) Image sensor with pixels including photodiodes sharing floating diffusion region
JP2019514307A (ja) 撮像センサおよび画像情報を読み出すための方法
WO2015038569A2 (en) Oversampled image sensor with conditional pixel readout
CN102291543A (zh) 固态图像拾取元件及相机系统
US9374540B1 (en) Multi-register bank enhanced digital time delay integration using CMOS ROIC
JP2005269471A (ja) 固体撮像装置および固体撮像装置の駆動方法
JP2016213740A (ja) 撮像装置及び撮像システム
JP2014175832A (ja) 固体撮像装置
JP2006197338A (ja) 固体撮像装置
US10827139B2 (en) Multiple window, multiple mode image sensor
US10218944B2 (en) Methods and devices for increasing the spectral response of an image sensor
US11336845B2 (en) Image sensor and driving method thereof
JP2015008343A (ja) 撮像装置および撮像画像の形成方法
US10880500B2 (en) Pixel apparatus and CMOS image sensor using the same
US10868987B2 (en) Light-sensor module, method for operating a light-sensor module and method for producing a light-sensor module
JP7175051B2 (ja) 時間的および空間的コントラストを画像化するための画像センサおよびセンサデバイス
US20230112586A1 (en) Dynamic pixel-wise multi-gain readout for high dynamic range imaging
KR20240089613A (ko) 높은 동적 범위 이미징을 위한 동적 픽셀 단위 다중-이득 판독
JP4322562B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210810