JP2019212026A - 情報処理装置及びその制御方法、並びにプログラム - Google Patents
情報処理装置及びその制御方法、並びにプログラム Download PDFInfo
- Publication number
- JP2019212026A JP2019212026A JP2018107832A JP2018107832A JP2019212026A JP 2019212026 A JP2019212026 A JP 2019212026A JP 2018107832 A JP2018107832 A JP 2018107832A JP 2018107832 A JP2018107832 A JP 2018107832A JP 2019212026 A JP2019212026 A JP 2019212026A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- mirroring
- area
- data
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
【課題】複数の記憶装置を用いてミラーリングを行う情報処理装置において、非ミラーリング領域が設けられた記憶装置が故障した場合にもシステムの動作を継続することを可能にする技術を提供する。【解決手段】MFP(情報処理装置)において、ミラーリング装置100は、ミラーリング対象のデータを記憶装置101,102の両方に書き込み、ミラーリング対象ではないデータを優先記憶装置(記憶装置101)に書き込むように、記憶装置101,102へのアクセスを行う。ミラーリング装置100は、記憶装置101,102のうち、優先記憶装置に設定された一方の記憶装置101の故障を検出すると、他方の記憶装置102の記憶領域におけるミラーリング領域以外の一部の領域のフォーマットを行う。これにより、当該一部の領域を非ミラーリング領域として使用可能にする。【選択図】図6
Description
本発明は、画像形成装置等の情報処理装置及びその制御方法、並びにプログラムに関するものである。
近年、SSD(ソリッドステートドライブ)の普及に伴い、画像形成装置等の情報処理装置に搭載される二次記憶装置(補助記憶装置)として、SSDを使用することが検討されている。また、記憶装置のアクセス性能及び耐障害性の向上のため、複数の記憶装置を搭載し、記憶装置間でデータのミラーリングを行う場合がある。この場合、コストの観点から、HDDとSSDとを組み合わせて使用する構成が採用される可能性がある。
特許文献1には、種類が異なる記憶装置を組み合わせる場合に、ミラーリング対象のデータを格納するためのミラーリング領域を複数の記憶装置の記憶領域に設け、いずれかの記憶装置の記憶装置に非ミラーリング領域を設ける構成が提案されている。この構成では、一時的なデータ等の重要度が低いデータを、ミラーリング領域ではなく非ミラーリング領域に書き込みことで、記憶装置へのデータの書き込み回数及び書き込み時間を減らすことができる。
しかし、上述の従来技術では、非ミラーリング領域が設けられた記憶装置が故障すると、非ミラーリング領域へのアクセス(データの書き込み又は読み出し)を行うことができなくなり、情報処理装置上のシステムの動作を継続できなくなる。
本発明は、上述の問題に鑑みてなされたものである。本発明は、複数の記憶装置を用いてミラーリングを行う情報処理装置において、非ミラーリング領域が設けられた記憶装置が故障した場合にもシステムの動作を継続することを可能にする技術を提供することを目的とする。
本発明の一態様に係る情報処理装置は、ミラーリング対象のデータを格納するためのミラーリング領域が設けられた第1及び第2記憶装置であって、前記第1及び第2記憶装置のうち、優先記憶装置に設定された一方の記憶装置に、ミラーリング対象ではないデータを格納するための非ミラーリング領域が設けられる、前記第1及び第2記憶装置と、ミラーリング対象のデータを前記第1及び第2記憶装置の両方に書き込み、ミラーリング対象ではないデータを前記優先記憶装置に書き込むように、前記第1及び第2記憶装置へのアクセスを行うアクセス手段と、を備え、前記アクセス手段は、前記第1及び第2記憶装置のうち、前記優先記憶装置に設定された一方の記憶装置の故障を検出すると、他方の記憶装置の記憶領域におけるミラーリング領域以外の一部の領域の初期化を行うことで、当該一部の領域を非ミラーリング領域として使用可能にすることを特徴とする。
本発明によれば、複数の記憶装置を用いてミラーリングを行う情報処理装置において、非ミラーリング領域が設けられた記憶装置が故障した場合にもシステムの動作を継続することが可能になる。
以下、本発明を実施するための形態について図面を用いて説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものでなく、また実施形態で説明されている特徴の組み合わせの全てが発明の解決手段に必須のものとは限らない。
<画像形成装置(MFP)の構成>
図1は、本発明の実施形態に係る画像形成装置の一例である複合機(MFP)のハードウェア構成例を示すブロック図である。なお、本発明は、複数の記憶装置を搭載可能な情報処理装置であれば適用可能であり、例えば、印刷装置、複写機、複合機(MFP)及びファクシミリ装置等にも適用可能である。
図1は、本発明の実施形態に係る画像形成装置の一例である複合機(MFP)のハードウェア構成例を示すブロック図である。なお、本発明は、複数の記憶装置を搭載可能な情報処理装置であれば適用可能であり、例えば、印刷装置、複写機、複合機(MFP)及びファクシミリ装置等にも適用可能である。
MFP1は、コントローラ2と、コントローラ2に接続された操作部3、プリンタ部4、及びスキャナ部5とを備える。コントローラ2は、システムバス10に接続されたデバイスとして、ホストCPU11、EEPROM12、RAM13、NIC14、モデム15、操作部I/F16、電源制御部17、及びミラーリング装置100を備える。コントローラ2は、更に、ミラーリング装置100に接続された記憶装置として、記憶装置101(記憶装置A)及び記憶装置102(記憶装置B)を備える。
操作部3は、タッチパネル機能を有するディスプレイと操作キーとを有し、MFP1に対するユーザの操作を受け付けるために用いられるとともに、及び各種情報及び操作画面の表示のために用いられる。プリンタ部4は、画像データに基づいてシート(記録紙等)に画像を印刷する。スキャナ部5は、原稿から光学的に画像を読み取って当該画像をデジタル画像に変換し、画像データとして出力する。
ホストCPU11は、EEPROM12、又はミラーリング装置100を介してアクセス可能な記憶装置に格納されたプログラムをRAM13に読み出して実行することで、MFP1全体を制御する。EEPROM12は、書き換え可能な不揮発性メモリである。EEPROM12には、MFP1の起動プログラム、制御プログラム、各種設定情報等のデータが格納されている。RAM13は、ホストCPU11によって実行されるプログラム、又はホストCPU11よって使用されるデータの一時的な格納等に使用される。
NIC14(ネットワークインタフェースカード)は、LAN等のネットワークに接続されており、ネットワークを介してPC等の外部装置と通信する通信I/F(インタフェース)である。ホストCPU11は、例えば、NIC14を介して外部装置からプリントデータ等の各種データを受信できる。なお、MFP1は、外部装置と無線通信(無線LAN通信等)を行うための無線通信I/Fを備えていてもよい。MFP1が省電力状態である場合にも、外部装置との通信が可能になるよう、省電力状態においてNIC14への電力の供給が維持される。モデム15は、電話回線に接続されており、電話回線を介して外部装置とFAX(ファクシミリ)通信を行う。
操作部I/F16は、ホストCPU11からの指示に従って操作部3に操作画面を表示し、また、操作部3においてユーザから受け付けた指示をホストCPU11へ通知する。電源制御部17は、電源部(図示せず)から各デバイスへの電力の供給及び停止を制御することで、MFP1の電力制御を行う。例えば、電源制御部17は、MFP1が省電力状態に移行するように、電源部から各デバイスへの電力の供給を制御する。
MFP1には、二次記憶装置(補助記憶装置)として1つ以上の記憶装置(ストレージ)を搭載可能である。本実施形態では、図1に示すように、記憶装置101,102の2つの記憶装置がMFP1に搭載され、記憶装置101,102は、ミラーリング装置100に対して着脱可能に接続される。なお、記憶装置101,102は、図1に示すようにミラーリング装置100の外部に設けられるのではなく、ミラーリング装置100内に包含されていてもよい。
ミラーリング装置100は、接続された記憶装置101,102を制御する。記憶装置101,102は、不揮発性の記憶装置であり、それぞれHDD(ハードディスクドライブ)又はSSD(ソリッドステートドライブ)のいずれでもよい。例えば、記憶装置101,102の両方がHDDであってもよいし、あるいは、一方がHDDで他方がSSDであってもよい。即ち、HDD及びSSDが二次記憶装置として併用されてもよい。
本実施形態では、記憶装置101がSSD、記憶装置102がHDDで構成される場合について説明する。なお、HDDは、磁気ディスクで構成されたタイプの記憶装置の一例である。また、SSDは、半導体メモリ(例えば、NAND型フラッシュメモリ)で構成されたタイプの記憶装置の一例であり、データを格納可能な記憶容量はHDDよりも小さいものの、HDDよりも高速なランダムアクセスが可能である。
<ミラーリング装置の構成>
図2は、本実施形態に係るミラーリング装置100の構成例を示すブロック図である。ミラーリング装置100は、システムバス120に接続されたデバイスとして、CPU121、ROM122、RAM123、DISKC(ディスクコントローラ)124〜126、及びデータ転送部127を備える。DISKC124〜126には、それぞれ、コントローラ2のホストCPU11、記憶装置101、及び記憶装置102が接続される。
図2は、本実施形態に係るミラーリング装置100の構成例を示すブロック図である。ミラーリング装置100は、システムバス120に接続されたデバイスとして、CPU121、ROM122、RAM123、DISKC(ディスクコントローラ)124〜126、及びデータ転送部127を備える。DISKC124〜126には、それぞれ、コントローラ2のホストCPU11、記憶装置101、及び記憶装置102が接続される。
CPU121は、ROM122、記憶装置101又は記憶装置102に格納されたプログラムをRAM123に読み出して実行することで、システムバス120に接続されている各デバイスを制御する。ROM122には、CPU121によって実行される制御プログラムが格納される。RAM123は、CPU121のワークメモリとして使用される。DISKC125,126は、それぞれ、CPU121からの指示に従って、接続されている記憶装置へのデータの書き込み及び当該記憶装置からのデータの読み出しを制御する。データ転送部127は、CPU121からの指示に従って、DISKC124〜126の間でデータ転送を行う。
ミラーリング装置100は、DISKC124を介して、ホストCPU11と接続される。CPU121は、記憶装置101,102への書き込み対象のデータ及び記憶装置101,102から読み出したデータを、DISKC124を介してホストCPU11との間で送受信する。CPU121は、ホストCPU11からの命令により、記憶装置101,102に対するデータの書き込み又は読み出しを行う。ミラーリング装置100が介在することで、ホストCPU11は記憶装置101,102を1つの記憶装置として認識して記憶装置に対するアクセスを行うことが可能である。本実施形態では、ホストCPU11は、ミラーリング装置100(アクセス手段)に対して、記憶装置へのデータの書き込み命令又は記憶装置からのデータの読み出し命令を行う制御手段の一例として機能する。
ミラーリング装置100(CPU121)は、複数の記憶装置が接続された場合、接続された記憶装置間(記憶装置101と記憶装置102との間)でデータのミラーリングを行うことが可能である。ミラーリングは、2台の記憶装置に同じデータを保存する(書き込む)ことによって、1台の記憶装置が故障したとしても、もう1台の記憶装置を用いて装置(システム)の動作を継続可能にする技術である。
記憶装置101,102は、一方がマスター(優先記憶装置)に設定され、他方がスレーブに設定されている。マスター及びスレーブの設定は、ストレージの故障又は着脱等によって適宜入れ替えられる。CPU121は、ミラーリング対象のデータを記憶装置に書き込む際には、マスターの記憶装置及びスレーブの記憶装置の両方にデータを書き込むことで、データのミラーリングを行う。一方、CPU121は、ミラーリング対象ではないデータを記憶装置に書き込む際には、マスターの記憶装置(優先記憶装置)にのみデータを書き込む。また、CPU121は、データの読み出しはマスターの記憶装置からのみ行う。
本実施形態では、図3を用いて後述するように、記憶装置101,102の両方に、ミラーリング対象のデータを格納するためのミラーリング領域が設けられている。また、優先記憶装置に設定された記憶装置101には、ミラーリング対象ではないデータを格納するための非ミラーリング領域が、予めフォーマット(初期化)されて使用可能な状態で設けられている。
CPU121は、ホストCPU11からの書き込み命令に従って、書き込み命令で指定されたデータを記憶装置101,102のミラーリング領域にそれぞれ格納することで、上述のミラーリングを実現する。また、CPU121は、ミラーリング対象ではないデータ(一時的なデータ等)については、優先記憶装置に設定された記憶装置101の非ミラーリング領域のみに格納する。本実施形態では、CPU121は、ホストCPU11からの書き込み命令で指定される、データの書き込み先を示すアドレスに従って、記憶装置101,102の両方にデータを書き込むか、優先記憶装置(記憶装置101)にデータを書き込むかを決定する。これにより、ホストCPU11が、データの書き込み先の記憶装置を指定せずに、アドレスのみを用いてデータの書き込みを命令することが可能になる。
<記憶装置の記憶領域の構成>
図3は、記憶装置101,102の記憶領域の構成例を示す図である。ミラーリング装置100は、各記憶装置の記憶領域において予め定められたサイズの領域を、システム使用領域300として使用し、当該サイズを超えるサイズ分の領域を、使用せずに未使用領域として扱う。
図3は、記憶装置101,102の記憶領域の構成例を示す図である。ミラーリング装置100は、各記憶装置の記憶領域において予め定められたサイズの領域を、システム使用領域300として使用し、当該サイズを超えるサイズ分の領域を、使用せずに未使用領域として扱う。
システム使用領域300は、先頭アドレス320から終端アドレス330までのアドレス範囲に対応する領域である。システム使用領域300のサイズは、先頭アドレス320から終端アドレス330を減算して得られるサイズに相当する。システム使用領域300は、ミラーリング対象のデータを格納するためのミラーリング領域と、ミラーリング対象ではないデータを格納するための非ミラーリング領域とに分けられる。ミラーリング領域と非ミラーリング領域とは、境界アドレス340によって区切られる。
本実施形態では、記憶装置101,102のうち、記憶装置101が予め優先記憶装置に設定されている。記憶装置101,102には、それぞれ、ミラーリング領域301,311が、予めフォーマットされて使用可能な状態で設けられている。優先記憶装置に設定された記憶装置101には、更に、非ミラーリング領域302が、予めフォーマットされて使用可能な状態で設けられている。
記憶装置102については、その記憶領域におけるミラーリング領域以外の一部の領域に非ミラーリング領域312が確保されているが、当該領域のフォーマットは予め行われていない。このため、非ミラーリング領域312は、フォーマットが行われることで使用可能になる。このように、記憶装置101,102のうち、優先記憶装置として設定されていない記憶装置(即ち、記憶装置102)については、当該記憶装置の記憶領域においてミラーリング領域311のみが予め初期化されている。
ミラーリング領域301,311には、先頭アドレス320から境界アドレス340までのアドレス範囲が割り当てられる。このアドレス範囲は、ミラーリング領域の設定情報としてROM122に保存される。また、非ミラーリング領域302,312には、境界アドレス340から終端アドレス330までのアドレス範囲が割り当てられる。なお、ROM122には、ミラーリング領域の設定情報に加えて、記憶装置101,102のいずれが優先記憶装置に設定されているかを示す、優先記憶装置の設定情報も保存される。
このように、本実施形態では、記憶装置101においてミラーリング領域301として使用される記憶領域と、記憶装置102においてミラーリング領域311として使用される記憶領域には、同じアドレス範囲341が割り当てられる。また、記憶装置101において非ミラーリング領域302として使用される記憶領域と、記憶装置102において非ミラーリング領域312として使用される記憶領域には、同じアドレス範囲341が割り当てられる。
ミラーリング装置100のCPU121は、上述のアドレス割り当てを利用して、ホストCPU11からの書き込み命令に従って記憶装置101,102に対するデータの書き込み又は読み出しを行う。CPU121は、ホストCPU11からの書き込み命令で指定される、データの書き込み先を示すアドレスに従って、記憶装置101,102の両方にデータを書き込むか、優先記憶装置(記憶装置101)にデータを書き込むかを決定する。
具体的には、CPU121は、書き込み命令で指定されたアドレスが、ミラーリング領域に対応するアドレス範囲341に含まれる場合には、記憶装置101,102にデータを書き込む。この場合、ミラーリング領域301,311のそれぞれに、書き込み命令で指定されたデータが格納される。また、CPU121は、書き込み命令で指定されたアドレスが、非ミラーリング領域に対応するアドレス範囲342に含まれる場合には、優先記憶装置(記憶装置101)にデータを書き込む。この場合、非ミラーリング領域302のみに、書き込み命令で指定されたデータが格納される。
これにより、ホストCPU11は、記憶装置に対するデータの書き込み又は読み出しをミラーリング装置100に命令する際に、記憶装置を指定せずに、アドレスのみを用いて命令を行うことが可能になる。また、一時的なデータ等の、ミラーリング対象ではないデータについては、非ミラーリング領域302に格納することにより、データのミラーリングを省くことが可能になる。
なお、図3の例では、記憶装置101,102の記憶領域においてミラーリング領域301,311より後方に非ミラーリング領域302,312が配置されているが、これに限定されず、非ミラーリング領域302,312は任意の位置に配置可能である。例えば、非ミラーリング領域302,312は、ミラーリング領域より前方に配置されてもよいし、ミラーリング領域とミラーリング領域との間に配置されてもよい。
<データの書き込み処理>
図4は、ホストCPU11から書き込み指示を受信した際の、ミラーリング装置100による記憶装置へのデータの書き込み処理の手順を示すフローチャートである。図4の各ステップの処理は、ミラーリング装置100のCPU121が、ROM122に格納された制御プログラムを読み出して実行することによって実現されうる。
図4は、ホストCPU11から書き込み指示を受信した際の、ミラーリング装置100による記憶装置へのデータの書き込み処理の手順を示すフローチャートである。図4の各ステップの処理は、ミラーリング装置100のCPU121が、ROM122に格納された制御プログラムを読み出して実行することによって実現されうる。
まずS401で、CPU121は、記憶装置へのデータの書き込み命令(コマンド)をホストCPU11から受信する。書き込み命令を受信すると、CPU121は、S402で、書き込み命令で指定された書き込み先アドレスが、システム使用領域300に対応する有効範囲(先頭アドレス320から終端アドレス330までの範囲)内のアドレスであるか否かを判定する。即ち、CPU121は、データの書き込み先がシステム使用領域300であるか否かを判定する。
CPU121は、データの書き込み先がシステム使用領域300である場合にはS402からS404へ処理を進め、システム使用領域300ではない場合にはS402からS403へ処理を進める。S403では、CPU121は、書き込み命令で指定された書き込み先アドレスが有効ではないことを示すエラーをホストCPU11に通知し、処理を終了する。
一方、S404で、CPU121は、ミラーリング領域の設定情報及び優先記憶装置の設定情報を、ROM122から読み出すことで取得する。なお、CPU121は、ROM122から読み出した設定情報をRAM123にキャッシュしておくことで、ROM122からの設定情報の読み出しを繰り返さないように(S404の処理を繰り返さないように)動作してもよい。
その後S405で、CPU121は、書き込み命令で指定された書き込み先アドレスが、ミラーリング領域301,311に対応するアドレス範囲341に含まれるか否かを判定する。即ち、CPU121は、データの書き込み先がミラーリング領域301,311であるか否かを判定する。CPU121は、データの書き込み先がミラーリング領域である場合には、S406へ処理を進め、データの書き込み先がミラーリング領域ではない場合には、S407へ処理を進める。
S406で、CPU121は、記憶装置101,102の両方における、書き込み命令で指定された書き込み先アドレス(対象アドレス)へ、当該書き込み命令で指定されたデータを書き込む。一方、S407で、CPU121は、優先記憶装置に設定された記憶装置101のみに対してデータの書き込みを行う。具体的には、CPU121は、記憶装置101における、書き込み命令で指定された書き込み先アドレスへ、当該書き込み命令で指定されたデータを書き込む。
その後S408で、CPU121は、S406又はS407におけるデータの書き込み処理が正常に終了したか否かを判定する。CPU121は、データの書き込み処理が正常に終了した場合には、処理を終了し、正常に終了しなかった場合には、S409へ処理を進める。S409で、CPU121は、図5及び図6を用いて説明するエラーリカバリ処理を実行する。
<エラーリカバリ処理>
図5は、S409のエラーリカバリ処理の具体的な手順を示すフローチャートである。また、図6は、図4及び図5に示す手順に対応するシーケンス図であり、優先記憶装置(記憶装置101)に故障が発生する場合のシーケンスの例を示している。
図5は、S409のエラーリカバリ処理の具体的な手順を示すフローチャートである。また、図6は、図4及び図5に示す手順に対応するシーケンス図であり、優先記憶装置(記憶装置101)に故障が発生する場合のシーケンスの例を示している。
図6のS601はS401に対応する。S602で、ミラーリング装置100のCPU121は、ホストCPU11からデータの書き込み命令を受信する。ここでは、非ミラーリング領域に対応するアドレス範囲342に含まれるアドレスを書き込み先アドレスとして指定した書き込み命令(即ち、ミラーリング対象ではないデータの書き込み命令)を受信した場合(S405で「NO」)について説明する。この場合、S602はS407に対応する。S602で、CPU121は、優先記憶装置である記憶装置101に対して書き込みコマンドを発行することで、記憶装置101の書き込み先アドレスへのデータの書き込みを行う。
S603で、CPU121は、記憶装置101からの応答を待ち受ける。CPU121は、当該応答を受信できなかったか、又は記憶装置101からエラーの発生を示す応答を受信したことで、記憶装置101の故障(エラー)を検出すると(S408で「NO」)、エラーリカバリ処理を開始する。
まずS501で、CPU121は、ミラーリング装置100の動作状態を、記憶装置101,102の両方を用いてミラーリング動作を行うミラーリング状態から、一方の記憶装置のみを用いて動作するデグレード状態に変更する。本例では、CPU121は、記憶装置101に故障が発生したため、記憶装置102のみを用いて動作するデグレード状態へ移行し、記憶装置101の交換が完了するまでの間、記憶装置101にはアクセスを行わないようにする。
次にS502で、CPU121は、優先記憶装置の再設定を行う。具体的には、優先記憶装置の設定を、記憶装置101から、デグレード状態で使用する記憶装置102に切り替えて、当該設定を示す設定情報をROM122に保存し、S503へ処理を進める。
S503で、CPU121は、ホストCPU11に対して、S601における、書き込み命令に対する応答として、当該書き込み命令に従った、優先記憶装置へのデータの書き込みにエラーが発生したことを示す通知を送信する。ホストCPU11は、CPU121(ミラーリング装置100)からのS503の通知に応じて、優先記憶装置の非ミラーリング領域を再び使用可能にするために、当該非ミラーリング領域のフォーマットをミラーリング装置100へ指示する。S504で、CPU121は、ホストCPU11からの当該指示を受信する。
S505で、CPU121は、S504におけるホストCPU11からの指示に従って、優先記憶装置において非ミラーリング領域として使用される一部の領域(本例では、図3の非ミラーリング領域312)のフォーマットを行う。これにより、当該一部の領域を、優先記憶装置において非ミラーリング領域として使用可能にする。このように、CPU121は、優先記憶装置に設定された一方の記憶装置101の故障を検出すると、当該優先記憶装置の設定を他方の記憶装置102に切り替えて、記憶装置102の一部の領域(非ミラーリング領域312)のフォーマットを行う。
CPU121は、非ミラーリング領域312のフォーマットが正常の終了したことが記憶装置102から通知されると、S506で、ホストCPU11に対して、フォーマット完了を通知し、処理を終了する。これ以降、ホストCPU11は、記憶装置101に故障が発生する前と同様に、記憶装置へのデータの書き込み命令を、アドレスの指定によりミラーリング装置100に対して行うことが可能である。即ち、一時的なデータ等の、非ミラーリング領域に格納すべきデータについても、それまでと同様に、アドレスを指定して書き込み命令を行うことが可能であり、システムの動作を継続することが可能である。
以上説明したように、本実施形態では、MFP1は、ミラーリング対象のデータを格納するためのミラーリング領域301,302が設けられた記憶装置101,102を備える。優先記憶装置に設定された記憶装置101には、ラーリング対象ではないデータを格納するための非ミラーリング領域が設けられる。ミラーリング装置100は、ミラーリング対象のデータを記憶装置101,102の両方に書き込み、ミラーリング対象ではないデータを優先記憶装置(記憶装置101)に書き込むように、記憶装置101,102へのアクセスを行う。ミラーリング装置100は、記憶装置101,102のうち、優先記憶装置に設定された一方の記憶装置101の故障を検出すると、他方の記憶装置102の記憶領域におけるミラーリング領域以外の一部の領域の初期化(フォーマット)を行う。これにより、当該一部の領域を非ミラーリング領域として使用可能にする。
このようにフォーマットが行われた非ミラーリング領域には、ホストCPU11からのデータの書き込み又は読み出し命令に従ってミラーリング装置100がアクセスを行うことが可能である。したがって、本実施形態によれば、複数の記憶装置を用いてミラーリングを行うMFP1において、非ミラーリング領域が設けられた記憶装置が故障した場合にもシステムの動作を継続することが可能になる。
[その他の実施形態]
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
1:画像形成装置(MFP)、2:コントローラ、3:操作部、4:プリンタ部、5:スキャナ部、11:ホストCPU、100:ミラーリング装置、101,102:記憶装置、121:CPU
Claims (10)
- ミラーリング対象のデータを格納するためのミラーリング領域が設けられた第1及び第2記憶装置であって、前記第1及び第2記憶装置のうち、優先記憶装置に設定された一方の記憶装置に、ミラーリング対象ではないデータを格納するための非ミラーリング領域が設けられる、前記第1及び第2記憶装置と、
ミラーリング対象のデータを前記第1及び第2記憶装置の両方に書き込み、ミラーリング対象ではないデータを前記優先記憶装置に書き込むように、前記第1及び第2記憶装置へのアクセスを行うアクセス手段と、を備え、
前記アクセス手段は、前記第1及び第2記憶装置のうち、前記優先記憶装置に設定された一方の記憶装置の故障を検出すると、他方の記憶装置の記憶領域におけるミラーリング領域以外の一部の領域の初期化を行うことで、当該一部の領域を非ミラーリング領域として使用可能にする
ことを特徴とする情報処理装置。 - 前記アクセス手段は、前記第1及び第2記憶装置のうち、前記優先記憶装置に設定された一方の記憶装置の故障を検出すると、前記優先記憶装置の設定を他方の記憶装置に切り替えて、前記初期化を行う
ことを特徴とする請求項1に記載の情報処理装置。 - 前記アクセス手段に対して、記憶装置へのデータの書き込み命令又は記憶装置からのデータの読み出し命令を行う制御手段を更に備え、
前記アクセス手段は、前記書き込み命令に従って前記非ミラーリング領域にデータを書き込む際に、前記優先記憶装置の故障を検出すると、前記優先記憶装置の設定の切り替え後に、エラーの発生を示す通知を前記制御手段へ出力する
ことを特徴とする請求項2に記載の情報処理装置。 - 前記制御手段は、前記アクセス手段からの前記通知に応じて、前記非ミラーリング領域の初期化を前記アクセス手段へ指示し、
前記アクセス手段は、前記制御手段からの指示に従って、前記優先記憶装置において前記非ミラーリング領域として使用される前記一部の領域の初期化を行う
ことを特徴とする請求項3に記載の情報処理装置。 - 前記アクセス手段は、記憶装置へのデータの書き込み命令で指定される、データの書き込み先を示すアドレスに従って、前記第1及び第2記憶装置の両方にデータを書き込むか、前記優先記憶装置にデータを書き込むかを決定する
ことを特徴とする請求項1から4のいずれか1項に記載の情報処理装置。 - 前記アクセス手段は、
前記書き込み命令で指定されたアドレスが、前記ミラーリング領域に対応するアドレス範囲に含まれる場合には、前記第1及び第2記憶装置にデータを書き込み、
前記書き込み命令で指定されたアドレスが、前記ミラーリング領域に対応するアドレス範囲に含まれない場合には、前記優先記憶装置にデータを書き込む
ことを特徴とする請求項5に記載の情報処理装置。 - 前記第1及び第2記憶装置のうち、前記優先記憶装置として設定されていない記憶装置については、当該記憶装置の記憶領域において前記ミラーリング領域のみが予め初期化されている
ことを特徴とする請求項1から6のいずれか1項に記載の情報処理装置。 - 前記第1記憶装置において前記ミラーリング領域として使用される記憶領域と、前記第2記憶装置において前記ミラーリング領域として使用される記憶領域には、同じアドレス範囲が割り当てられ、
前記第1記憶装置において前記非ミラーリング領域として使用される記憶領域と、前記第2記憶装置において前記非ミラーリング領域として使用される記憶領域には、同じアドレス範囲が割り当てられる
ことを特徴とする請求項1から7のいずれか1項に記載の情報処理装置。 - ミラーリング対象のデータを格納するためのミラーリング領域が設けられた第1及び第2記憶装置であって、前記第1及び第2記憶装置のうち、優先記憶装置に設定された一方の記憶装置に、ミラーリング対象ではないデータを格納するための非ミラーリング領域が設けられる、前記第1及び第2記憶装置を備える情報処理装置の制御方法であって、
ミラーリング対象のデータを前記第1及び第2記憶装置の両方に書き込み、ミラーリング対象ではないデータを前記優先記憶装置に書き込むように、前記第1及び第2記憶装置へのアクセスを行う工程と、
前記第1及び第2記憶装置のうち、前記優先記憶装置に設定された一方の記憶装置の故障を検出すると、他方の記憶装置の記憶領域におけるミラーリング領域以外の一部の領域の初期化を行うことで、当該一部の領域を非ミラーリング領域として使用可能にする工程と、
を含むことを特徴とする情報処理装置の制御方法。 - 請求項9に記載の情報処理装置の制御方法の各工程をコンピュータに実行させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018107832A JP2019212026A (ja) | 2018-06-05 | 2018-06-05 | 情報処理装置及びその制御方法、並びにプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018107832A JP2019212026A (ja) | 2018-06-05 | 2018-06-05 | 情報処理装置及びその制御方法、並びにプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019212026A true JP2019212026A (ja) | 2019-12-12 |
Family
ID=68846898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018107832A Pending JP2019212026A (ja) | 2018-06-05 | 2018-06-05 | 情報処理装置及びその制御方法、並びにプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019212026A (ja) |
-
2018
- 2018-06-05 JP JP2018107832A patent/JP2019212026A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6164938B2 (ja) | 画像形成装置及びその制御方法、並びにプログラム | |
JP6875808B2 (ja) | 情報処理装置 | |
JP5401872B2 (ja) | 画像形成装置 | |
JP2007001090A (ja) | 画像形成装置のデータバックアップシステム、画像形成装置及びデータバックアップ方法 | |
KR101859022B1 (ko) | 화상형성장치, 외부 장치와 연결 방법 및 컴퓨터 판독가능 기록매체 | |
US20140118779A1 (en) | Image forming apparatus and control method for image forming apparatus | |
JP2018063676A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
JP2019212026A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
JP7263067B2 (ja) | 情報処理装置および情報処理装置の制御方法 | |
JP6410055B2 (ja) | 画像形成装置およびデータ処理プログラム | |
JP6579324B2 (ja) | 画像形成装置およびデータ処理プログラム | |
JP2013125451A (ja) | 画像形成装置、プログラム | |
JP6000754B2 (ja) | 画像処理装置、画像処理装置の制御方法、及びプログラム | |
JP2013117910A (ja) | 情報処理装置、その制御方法、およびプログラム | |
JP6000655B2 (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
JP2021192491A (ja) | 情報処理システム、画像形成装置、情報処理システムの制御方法、画像形成装置の制御方法、及びプログラム | |
JP2014138265A (ja) | 画像形成装置 | |
JP2011068012A (ja) | 情報処理装置、その制御方法およびプログラム | |
JP2020107253A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP2020021246A (ja) | ファームウェアを更新する画像形成装置 | |
JP2021082198A (ja) | 情報処理装置、その制御方法、及びプログラム | |
JP2011192142A (ja) | 画像処理装置、休止方法および復帰方法 | |
JP5439338B2 (ja) | 画像形成装置 | |
JP2021179730A (ja) | 情報処理装置、その制御方法、およびプログラム | |
JP2020067717A (ja) | 情報処理装置および制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20210103 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210113 |