JP2021179730A - 情報処理装置、その制御方法、およびプログラム - Google Patents

Abstract

【課題】情報処理装置では、リビルド処理中での電源遮断などに起因する記憶装置でのデータの消失や破損を抑制する。【解決手段】複数の記憶装置１１３，１１４が接続可能であり、中央演算装置１０１からのデータを、接続されている記憶装置１１３，１１４に対して書き込むミラーリング制御部を有する情報処理装置は、接続されている複数の記憶装置１１３，１１４へのデータ書き込みを制御するために設けられ、接続されている複数の記憶装置１１３，１１４の間でのデータの書き込みを制御する制御部３０６と、中央演算装置１０１がデータを書き込む際にコマンドを発行した場合に、コマンドの直前のアドレスを記憶する記憶手段３０５と、を有する。制御部３０６は、接続されている複数の記憶装置１１３，１１４の中の１つの記憶装置１１３のデータを他の記憶装置１１４へ書き込む処理において、記憶手段３０５に記憶されているアドレスについての書き込みを実行した場合にはコマンドを発行する。【選択図】図３

Description

本発明は、情報処理装置、その制御方法、およびプログラムに関する。

ＭＦＰといった情報処理装置では、そのデータを記憶するためにハードディスク装置（ＨＤＤ）またはソリッドステートドライブ（ＳＳＤ）などの記憶装置を使用する（特許文献１）。

また、情報処理装置では、そのミラーリング制御部に複数の記憶装置を接続して、中央演算装置からのデータを、接続されている複数の記憶装置に対して書き込むものがある。ただし、情報処理装置で使用する記憶装置は、それを複数化したとしても故障することがある。この場合、情報処理装置のミラーリング制御部は、故障により交換された記憶装置に対して、故障していない記憶装置のデータを書き込むリビルド処理を実行する。データを冗長化して記録することにより、中央演算装置からのデータについての破損や消失が起き難くなる。

特許第５２７９６３４号広報

しかしながら、情報処理装置では、このようなリビルド処理中において電源遮断などが起きる可能性がある。リビルド処理中において電源遮断などが起きると、ミラーリング制御部は、交換された記憶装置に対して、故障していない記憶装置のデータを正しく書き込むことができなくなる可能性がある。たとえばＨＤＤやＳＳＤでは、中央演算装置からのデータを一時記憶するキャッシュメモリを使用する。この場合、交換されたＨＤＤやＳＳＤは、リビルド処理に係るデータをキャッシュメモリに一次記録し、その後にキャッシュメモリから不揮発性の磁気ディスクやＮＡＮＤフラッシュへ記録する。不揮発性の磁気ディスクやＮＡＮＤフラッシュへの記録が完了する前に電源遮断などが起きると、交換されたＨＤＤやＳＳＤへ書き込んだはずのリビルド処理に係るデータが消失してしまうことになる。特に、ＳＳＤのキャッシュメモリの記憶容量は、ＨＤＤのキャッシュメモリの記憶容量よりも大容量となる傾向にあり、データが消失が甚大となり易いと考えられる。

このように情報処理装置では、リビルド処理中での電源遮断などに起因する記憶装置でのデータの消失や破損を抑制することが望まれる。

本発明に係る情報処理装置は、複数の記憶装置が接続可能であり、中央演算装置からのデータを、接続されている前記記憶装置に対して書き込むミラーリング制御部を有する情報処理装置であって、接続されている複数の前記記憶装置へのデータ書き込みを制御するために設けられ、接続されている複数の前記記憶装置の間でのデータの書き込みを制御する制御部と、前記中央演算装置がデータを書き込む際にコマンドを発行した場合に、前記コマンドの直前のアドレスを記憶する記憶手段と、を有し、前記制御部は、接続されている複数の前記記憶装置の中の１つの記憶装置のデータを他の記憶装置へ書き込む処理において、前記記憶手段に記憶されているアドレスについての書き込みを実行した場合には前記コマンドを発行する。

本発明では、情報処理装置のミラーリング制御部に接続されている複数の記憶装置の中の１つの記憶装置のデータを他の記憶装置へ書き込むリビルド処理中において電源遮断などが生じても、記憶装置でのデータ消失や破損を抑制し得る。

本発明の実施形態に係る情報処理装置としての画像形成装置を含む情報処理システムの模式的なブロック図である。 図１の記憶装置の一例を示す模式的なブロック図である。 図１のミラーリング制御部の模式的なブロック図である。 図１の中央処理装置としてのメインＣＰＵが記憶装置へアクセスする通常時におけるコマンド処理を示すフローチャートである。 図１のＭＦＰのミラーリング制御部に新たな記憶装置が接続されている情報処理システムの模式的なブロック図である。 新たな記憶装置が接続された場合においてミラーリング制御部が実行するリビルド処理を示すフローチャートである。 メインＣＰＵが記憶装置に書込みをする通常時の場合での書込処理と、それに対応するミラーリング制御部によるリビルド処理とを説明するタイミングチャートである。 図７（Ａ）の処理に対応してミラーリング制御部の記憶部に記録されるコマンド履歴リストの一例の説明図である。

以下、本発明の実施形態について図面を参照しながら詳細に説明する。しかしながら、以下の実施形態に記載されている構成はあくまで例示に過ぎず、本発明の範囲は実施形態に記載されている構成によって限定されることはない。

図１は、本発明の実施形態に係る情報処理装置としての画像形成装置を含む情報処理システム１の模式的なブロック図である。図１の情報処理システム１は、画像形成装置してのＭＦＰ１００、コンピュータ端末によるホストコンピュータ１０７、および、これらが接続されるローカル・エリア・ネットワーク１０６、を有する。ＭＦＰ１００は、メインコントローラ１２０、を有する。メインコントローラ１２０は、メインＣＰＵ１０１、メインＲＡＭ１０２、メインＲＯＭ１０３、および、メインバス１１９、を有する。メインバス１１９には、さらに、ＬＡＮ−Ｉ／Ｆ制御部１０５、Ｒｅａｄｅｒ‐Ｉ／Ｆ制御部１０８、画像処理部１１０、ミラーリング制御部１１１、操作部ＩＦ部１１５、ビデオ出力Ｉ／Ｆ部１１７、が接続される。メインバス１１９は、バスコントローラを含み、制御バス、データバス及び任意ブロック間のローカルバスを便宜的にまとめて表現したものである。メインバス１１９は、たとえば、ＰＣＩ Ｅｘｐｒｅｓｓ、ＡＳＩＣによる内部バス、がある。

ＬＡＮ−Ｉ／Ｆ制御部１０５は、ローカル・エリア・ネットワーク１０６が接続される。ＬＡＮ−Ｉ／Ｆ制御部１０５は、ローカル・エリア・ネットワーク１０６を通じて、ローカル・エリア・ネットワーク１０６に接続される他の装置、たとえば図１のホストコンピュータ１０７との間で、データを送受する。このような通信のプロトコルには、たとえばＴＣＰ／ＩＰ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｃｏｎｔｒｏｌ Ｐｒｏｔｏｃｏｌ／Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）プロトコルがある。ホストコンピュータ１０７は、プリント用の画像データをネットワーク１０６経由でＭＦＰ１００へ送信する。Ｒｅａｄｅｒ‐Ｉ／Ｆ制御部１０８には、ＭＦＰ１００のスキャナ装置１０９に接続される。Ｒｅａｄｅｒ‐Ｉ／Ｆ制御部１０８は、スキャナ装置１０９によるスキャン動作を制御する。スキャナ装置１０９は、原稿をスキャンする。Ｒｅａｄｅｒ‐Ｉ／Ｆ制御部１０８は、スキャンデータを読取画像データへ変換する。画像処理部１１０は、画像データを処理する。画像処理部１１０は、たとえばＬＡＮ−Ｉ／Ｆ制御部１０５またはＲｅａｄｅｒ‐Ｉ／Ｆ制御部１０８が取得する画像データを処理して、印刷用の画像データを生成する。ビデオ出力Ｉ／Ｆ部１１７は、印字部１１８に接続される。印字部１１８は、ここでは図示しないが印刷装置本体と給紙系及び排紙系から構成され、印刷用の画像データに基づく画像を用紙に印刷する。ビデオ出力Ｉ／Ｆ部１１７は、印刷のためのコマンド／ステータスの通信を制御し、印刷用の画像データを転送する。操作部ＩＦ部１１５は、ＭＦＰ１００の操作部１１６が接続される。操作部１１６は、たとえば液晶デバイス、タッチパネル、ボタン、を有する。タッチパネルは、液晶デバイスの上に重ねられる。操作部１１６は、たとえばＭＦＰ１００の上部に設けられ、ＭＦＰ１００のユーザ・インターフェイスとして機能する。ユーザが、液晶デバイスに表示される操作画面に対応する操作をタッチパネルに対して実行する。操作部ＩＦ部１１５は、ユーザ操作を検出する。

ミラーリング制御部１１１は、ＭＦＰ１００の記憶装置１１３が接続される。記憶装置１１３には、たとえばハードディスク装置（ＨＤＤ）、ソリッドステートドライブ（ＳＳＤ）がある。ミラーリング制御部１１１は、ＭＦＰ１００で用いる画像データ、その他のデータを、接続されている記憶装置１１３に書込む。また、ミラーリング制御部１１１は、記憶装置１１３からデータを読み出す。ミラーリング制御部１１１は、記憶装置１１３とのデータ入出力を制御する。ミラーリング制御部１１１には、複数の記憶装置１１３を接続可能である。複数の記憶装置１１３が接続されている場合、ミラーリング制御部１１１は、複数の記憶装置１１３に対して同じデータを書込むミラーリング処理を実行する。また、新たな記憶装置１１３が接続された場合、ミラーリング制御部１１１は、前から接続されている記憶装置１１３のデータを、新たな記憶装置１１３に書込むリビルド処理を実行する。これにより、ミラーリング制御部１１１は、接続されている複数の記憶装置１１３に同じデータを書込んだ状態にすることができる。ここで、ミラーリング制御部１１１と記憶装置１１３とは、たとえばＳＡＴＡ（Ｓｅｒｉａｌ Ａｄｖａｎｃｅｄ Ｔｅｃｈｎｏｌｏｇｙ Ａｔｔａｃｈｍｅｎｔ）規格に準拠したＩ／Ｆ用のバスで接続されてよい。Ｉ／Ｆ用のバスには、この他にもたとえばＳＡＳ、ＳＡＴＡ Ｅｘｐｒｅｓｓ、ＰＣＩ Ｅｘｐｒｅｓｓ、ＮＶＭ Ｅｘｐｒｅｓｓ、Ｍ．２、ｅＭＭＣ、ＵＳＢなどがある。

メインＲＡＭ１０２は、揮発性の書き換え可能なメモリである。メインＲＡＭ１０２は、たとえばＤＤＲ（Ｄｏｕｂｌｅ−Ｄａｔａ−Ｒａｔｅ）メモリによるランダム・アクセス・メモリでよい。メインＲＡＭ１０２は、作業領域、印刷データの格納領域、各種テーブル、などが割り当てられ、それらのデータを記憶する。メインＲＯＭ１０３は、不揮発性メモリである。メインＲＯＭ１０３は、Ｆｌａｓｈメモリなど書き換え可能なものでも、マスクＲＯＭのように書き換え不可能なものでもよい。メインＲＯＭ１０３は、制御プログラム、制御パラメータを記憶する。メインＣＰＵ１０１は、中央処理装置である。メインＣＰＵ１０１は、メインＲＯＭ１０３に記憶されているプログラムをメインＲＡＭ１０２に展開して実行する。これにより、メインＣＰＵ１０１は、ＭＦＰ１００の全体を制御する制御部として機能する。メインＣＰＵ１０１は、また、各種の演算処理を実行する。これにより、メインＣＰＵ１０１は、ＭＦＰ１００を制御するための制御装置として機能する。メインＣＰＵ１０１は、ＭＦＰ１００全体の制御を行う。

図２は、図１の記憶装置１１３の一例を示す模式的なブロック図である。図２の記憶装置１１３は、記憶媒体２３１、記憶装置キャッシュメモリ２３２、および、これらが接続される記憶装置コントローラ２３０、を有する。記憶媒体２３１は、不揮発性のメモリである。記憶装置１１３がＨＤＤである場合、記憶媒体２３１は磁気ディスクである。記憶装置１１３がＳＳＤである場合、記憶媒体２３１は、半導体メモリである。記憶装置キャッシュメモリ２３２は、記憶装置コントローラ２３０が制御する揮発性の記憶素子である。記憶装置キャッシュメモリ２３２は、たとえば、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）、ＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）である。記憶装置キャッシュメモリ２３２は、記憶媒体２３１と比べて書込み速度が速い。記憶装置コントローラ２３０は、接続されるミラーリング制御部１１１と通信し、記憶媒体２３１および記憶装置キャッシュメモリ２３２のデータアクセスを制御する。たとえばミラーリング制御部１１１による記憶装置１１３への書込データを取得すると、記憶装置コントローラ２３０は、そのデータを一時的に記憶装置キャッシュメモリ２３２へ記憶する。その後、記憶装置コントローラ２３０は、記憶装置キャッシュメモリ２３２に一時的に記憶させているデータを、記憶媒体２３１へ書込む。これにより、ミラーリング制御部１１１による記憶装置１１３への書込データは、記憶装置１１３の記憶媒体２３１に不揮発的に記憶される。記憶装置１１３を含むＭＦＰ１００の電源が切られても、ミラーリング制御部１１１が記憶装置１１３へ書込んだデータは消失しない。ただし、リビルド処理中に記憶装置１１３を含むＭＦＰ１００の電源が切られると、ミラーリング制御部１１１による記憶装置１１３への書込データは消失する可能性がある。

図３は、図１のミラーリング制御部１１１の模式的なブロック図である。図３のミラーリング制御部１１１は、複数の記憶装置１１３を接続可能なインターフェースであり、メインバス１１９に接続される。図３のミラーリング制御部１１１は、メインバスＩ／Ｆ３０１、第一インターフェース３０３、第二インターフェース３０４、コマンド選択部３０２、レイド記憶部３０５、レイドＲＡＭ３０７、レイドＣＰＵ３０６、を有する。メインバスＩ／Ｆ３０１は、メインバス１１９に接続される。メインバスＩ／Ｆ３０１は、メインＣＰＵ１０１との通信インターフェイスである。第一インターフェース３０３には、記憶装置１１３が接続可能である。第一インターフェース３０３は、接続されている記憶装置１１３についてのホストインターフェースである。第二インターフェース３０４には、後述するように他の記憶装置１１４が接続可能である。第二インターフェース３０４は、接続されている他の記憶装置１１４についてのホストインターフェースである。コマンド選択部３０２は、メインバスＩ／Ｆ３０１、第一インターフェース３０３、第二インターフェース３０４、および、レイドＣＰＵ３０６、に接続される。コマンド選択部３０２は、レイドＣＰＵ３０６の制御下で、メインバスＩ／Ｆ３０１、第一インターフェース３０３、第二インターフェース３０４の間でのデータフローを制御する。コマンド選択部３０２は、たとえばメインバスＩ／Ｆ３０１と第一インターフェース３０３または第二インターフェース３０４との間で入出力する通信データについて、コマンド変換やプロトコル変換を実行する。

レイド記憶部３０５は、たとえばＥＥＰＲＯＭ、ＦｌａｓｈＲＯＭといった不揮発性の記憶素子である。レイド記憶部３０５は、ＳＲＡＭ、ＤＲＡＭなど揮発性の記憶素子に不図示のバッテリ給電を接続したものでもよい。レイド記憶部３０５は、レイドＣＰＵ３０６により実行されるたとえばミラーリング処理やリビルド処理のためのプログラム、およびそれに使用するデータを記憶する。レイドＲＡＭ３０７は、揮発性の書き換え可能なメモリである。レイドＲＡＭ３０７には、レイドＣＰＵ３０６がプログラム実行の際に使用する作業領域、コマンドやデータの一時格納領域、などが割り当てられる。レイドＣＰＵ３０６は、レイド記憶部３０５に記憶されているプログラムを読み込んでレイドＲＡＭ３０７に展開して実行する。これにより、レイドＣＰＵ３０６は、ミラーリング処理やリビルド処理を実行するレイド制御部として機能する。レイド制御部としてのレイドＣＰＵ３０６は、コマンド選択部３０２によるルーティング制御を実行する。

たとえば、レイドＣＰＵ３０６は、コマンド選択部３０２が取得したコマンドなどを判別し、コマンドなどの経路を選択してコマンド選択部３０２に指示する。メインバス１１９からミラーリング制御部１１１へＷｒｉｔｅコマンドを発行すると、レイドＣＰＵ３０６は、そのコマンドを変換して第一インターフェース３０３および第二インターフェース３０４から出力することを、コマンド選択部３０２へ指示する。メインバス１１９からミラーリング制御部１１１へＲｅａｄコマンドを発行すると、レイドＣＰＵ３０６は、そのコマンドを変換して第一インターフェース３０３または第二インターフェース３０４へ出力することを、コマンド選択部３０２へ指示する。その後、コマンド選択部３０２がたとえば第一インターフェース３０３からＲｅａｄデータを取得すると、レイドＣＰＵ３０６は、そのデータを変換してメインバス１１９へ出力することを、コマンド選択部３０２へ指示する。この他にもたとえば、レイドＣＰＵ３０６は、コマンド記憶手段として、通常時に、コマンド選択部３０２がメインバスＩ／Ｆ３０１から取得したＦｌｕｓｈ Ｃａｃｈｅコマンドについてコマンド履歴リストを生成し、レイド記憶部３０５に記録する。レイドＣＰＵ３０６は、リビルド処理時には、記憶手段としてのレイド記憶部３０５に記憶させたコマンド履歴リストを参照してリビルド処理を実行する。

図４は、図１のメインＣＰＵ１０１が記憶装置１１３へアクセスする通常時におけるコマンド処理を示すフローチャートである。レイドＣＰＵ３０６は、メインＣＰＵ１０１が記憶装置１１３へアクセスする場合に、図４の処理を繰り返し実行する。図４では、一般的なコマンド処理について省略している。ステップＳ４０１において、レイドＣＰＵ３０６は、メインＣＰＵ１０１からのコマンドを待つ。たとえば、メインＣＰＵ１０１は、記憶装置１１３にアクセスを開始する際にコマンドを発行する。ミラーリング制御部１１１のメインバスＩ／Ｆ３０１は、このコマンドを受信する。レイドＣＰＵ３０６は、コマンド選択部３０２を通じて、メインバスＩ／Ｆ３０１が受信したコマンドを取得する。コマンド選択部３０２を通じて取得したデータがコマンドでない場合、レイドＣＰＵ３０６は、本処理を繰り返す。コマンド選択部３０２を通じて取得したデータがコマンドである場合、レイドＣＰＵ３０６は、処理をステップＳ４０２へ進める。ステップＳ４０２において、レイドＣＰＵ３０６は、取得したコマンドがＷｒｉｔｅコマンドであるか否かを判断する。Ｗｒｉｔｅコマンドである場合、レイドＣＰＵ３０６は、処理をステップＳ４０３へ進める。Ｗｒｉｔｅコマンドでない場合、レイドＣＰＵ３０６は、ステップＳ４０３からステップＳ４０６を処理することなく、処理をステップＳ４０７へ進める。ステップＳ４０３において、レイドＣＰＵ３０６は、ＷｒｉｔｅコマンドのＬＢＡ（論理ブロック・アドレス）を、一時記憶する。レイドＣＰＵ３０６は、ＷｒｉｔｅコマンドのＬＢＡ（論理ブロック・アドレス）を、レイドＣＰＵ３０６の非図示のレジスタ記憶する。レイドＣＰＵ３０６は、ＷｒｉｔｅコマンドのＬＢＡ（論理ブロック・アドレス）を、レイド記憶部３０５に記憶してよい。ステップＳ４０４において、レイドＣＰＵ３０６は、再び、メインＣＰＵ１０１からのコマンドを待つ。ここでは、ライトアクセス中のコマンドを待つことになる。コマンド選択部３０２を通じて取得したデータがコマンドでない場合、レイドＣＰＵ３０６は、本処理を繰り返す。コマンド選択部３０２を通じて取得したデータがコマンドである場合、レイドＣＰＵ３０６は、処理をステップＳ４０５へ進める。ステップＳ４０５において、レイドＣＰＵ３０６は、取得したコマンドがＦｌｕｓｈ Ｃａｃｈｅコマンドであるか否かを判断する。Ｆｌｕｓｈ Ｃａｃｈｅコマンドである場合、レイドＣＰＵ３０６は、処理をステップＳ４０６へ進める。Ｆｌｕｓｈ Ｃａｃｈｅコマンドでない場合、レイドＣＰＵ３０６は、処理をステップＳ４０２へ戻す。ステップＳ４０６において、レイドＣＰＵ３０６は、ステップＳ４０３で一時記憶したＬＢＡを、レイド記憶部３０５に記憶する。ステップＳ４０７において、レイドＣＰＵ３０６は、記憶装置１１３を含むミラーリング制御部１１１のシャットダウンを判断する。メインＣＰＵ１０１は、たとえばＭＦＰ１００をアイドル状態にしたり停止したりする場合に、その通知をミラーリング制御部１１１へ送信する。具体的にはたとえば、メインＣＰＵ１０１は、Ｆｌｕｓｈ Ｃａｃｈｅコマンドと、Ｓｔａｎｄｂｙ Ｉｍｍｅｄｉａｔｅコマンドとをミラーリング制御部１１１へ送信することにより、ミラーリング制御部１１１にシャットダウンを通知する。シャットダウンをしない場合、メインＣＰＵ１０１は、処理をステップＳ４０１へ戻す。シャットダウンをする場合、メインＣＰＵ１０１は、本処理を終了する。

この通常時のコマンド処理により、レイド記憶部３０５には、Ｆｌｕｓｈ Ｃａｃｈｅコマンドが発行される直前のＷｒｉｔｅコマンドの複数のＬＢＡが蓄積して記憶される。レイド記憶部３０５は、メインＣＰＵ１０１がデータを書込む際にコマンドを発行した場合に、コマンドの直前のアドレスを、記憶手段としてのレイド記憶部３０５に記憶する。レイド記憶部３０５には、複数のＬＢＡのリストによるコマンド履歴リストが生成される。レイド記憶部３０５は、記憶手段として、メインＣＰＵ１０１がデータを書込む際にＦｌｕｓｈ Ｃａｃｈｅコマンドを発行した場合に、コマンドの直前のアドレスを記憶する。レイドＣＰＵ３０６は、図４と同様の処理により、Ｆｌｕｓｈ Ｃａｃｈｅコマンド以外のコマンドが発行される直前のＷｒｉｔｅコマンドのＬＢＡを記録してよい。このようなコマンドには、たとえば、Ｗｒｉｔｅ ＤＭＡ ＦＵＡ ＥＸＴコマンド、Ｗｒｉｔｅ ＤＭＡ Ｑｕｅｕｅｄ ＦＵＡ ＥＸＴコマンド、Ｗｒｉｔｅ Ｍｕｌｔｉｐｌｅ ＦＵＡ ＥＸＴコマンド、がある。

図５は、図１のＭＦＰ１００のミラーリング制御部１１１に新たな記憶装置１１３が接続されている情報処理システム１の模式的なブロック図である。図５のミラーリング制御部１１１には、図１の際に接続されている記憶装置１１３と、新たに接続された他の記憶装置１１４との、複数の記憶装置１１３が接続されている。複数の記憶装置１１３，１１４は、ミラーリングなどのレイド機能に利用できる。データを複数の記憶装置１１３，１１４に冗長化して記録することにより、１つの記憶装置１１３が故障しても、他の記憶装置１１４に記録されているデータを使用してＭＦＰ１００は動作することができる。この場合、レイドＣＰＵ３０６は、たとえばメインＣＰＵ１０１からデータを取得した場合、取得したデータを、ミラーリング処理により、接続されている複数の記憶装置１１３，１１４に対して書込む。また、レイドＣＰＵ３０６は、図１において接続されている一方の記憶装置１１３のデータを、新たに接続された他の記憶装置１１４へコピーするためのリビルド処理を実行する。レイドＣＰＵ３０６は、接続されている複数の記憶装置１１３，１１４の間でのデータの書込みを制御する。

図６は、新たな記憶装置１１３が接続された場合においてミラーリング制御部１１１が実行するリビルド処理を示すフローチャートである。レイドＣＰＵ３０６は、リビルド処理のために、図６の処理を実行する。ステップＳ６０１において、レイドＣＰＵ３０６は、リビルド処理のための初期化処理を実行する。ここでは、レイドＣＰＵ３０６は、リビルド処理のＬＢＡを管理する変数ｎを０に初期化する。ステップＳ６０２において、レイドＣＰＵ３０６は、ＬＢＡ ｎをリビルドする。レイドＣＰＵ３０６は、コマンド選択部３０２を通じて第一インターフェース３０３から一方の記憶装置１１３へＲｅａｄコマンドを送る。一方の記憶装置１１３は、Ｒｅａｄコマンドに係るＬＢＡのデータを返す。レイドＣＰＵ３０６は、第一インターフェース３０３およびコマンド選択部３０２を通じて、一方の記憶装置１１３のデータを取得する。レイドＣＰＵ３０６は、コマンド選択部３０２を通じて第二インターフェース３０４から他方の記憶装置１１３へＷｒｉｔｅコマンドを送る。他方の記憶装置１１３は、Ｗｒｉｔｅコマンドのデータを、一時的に記憶装置キャッシュメモリ２３２へ記憶する。ＬＢＡ ｎのデータは、一方の記憶装置１１３から読み出されて、他方の記憶装置１１４の記憶装置キャッシュメモリ２３２に一時的に記録された状態となる。ステップＳ６０３において、レイドＣＰＵ３０６は、ステップＳ６０２の処理に係るＬＢＡ ｎが、ファイルシステムからのアクセス時においてＦｌｕｓｈ Ｃａｃｈｅコマンドが発行されたＬＢＡかどうかを判断する。レイドＣＰＵ３０６は、コマンド履歴リストを参照して、Ｆｌｕｓｈ Ｃａｃｈｅコマンドが発行されたＬＢＡかどうかを判断する。Ｆｌｕｓｈ Ｃａｃｈｅコマンドが発行されたＬＢＡである場合、レイドＣＰＵ３０６は、処理をステップＳ６０４へ進める。Ｆｌｕｓｈ Ｃａｃｈｅコマンドが発行されたＬＢＡでない場合、レイドＣＰＵ３０６は、ステップＳ６０４を飛ばして、処理をステップＳ６０５へ進める。ステップＳ６０４において、レイドＣＰＵ３０６は、Ｆｌｕｓｈ Ｃａｃｈｅコマンドを発行する。レイドＣＰＵ３０６は、第二インターフェース３０４から他方の記憶装置１１３へＦｌｕｓｈ Ｃａｃｈｅコマンドを送る。他方の記憶装置１１３の記憶装置コントローラ２３０は、記憶装置キャッシュメモリ２３２に一時的に記憶させているデータを、記憶媒体２３１へ書込む。これにより、ＬＢＡ ｎのデータは、双方の記憶装置１１３に不揮発的に記録される。ステップＳ６０５において、レイドＣＰＵ３０６は、変数ｎをカウントアップする。レイドＣＰＵ３０６は、ステップＳ６０２でリビルドしたセクタ数で、変数ｎを増やす。たとえば、ステップＳ６０２において１セクタをリビルドしている場合、レイドＣＰＵ３０６は、変数ｎを１つインクリメントする。ステップＳ６０６において、レイドＣＰＵ３０６は、一方の記憶装置１１３すべてのＬＢＡについてのリビルドが完了したかどうかを判断する。リビルドが完了していない場合、レイドＣＰＵ３０６は、処理をステップＳ６０２へ戻す。レイドＣＰＵ３０６は、インクリメントされた新たなＬＢＡ ｎについてのコピー処理を実行する。レイドＣＰＵ３０６は、一方の記憶装置１１３のデータを他方の記憶装置１１３へ書込み終えるまで、上述した処理を繰り返す。リビルドが完了している場合、レイドＣＰＵ３０６は、本処理を終了する。本処理の終了時点では、一方の記憶装置１１３のデータは、他方の記憶装置１１３へ書込まれる。新たに接続された他の記憶装置１１４には、図１において接続されている一方の記憶装置１１３のデータがコピーされる。

このように、レイドＣＰＵ３０６は、リビルド処理において、メインＣＰＵ１０１が制御するファイルシステムがＦｌｕｓｈ Ｃａｃｈｅコマンドを発行するタイミングと同じＬＢＡについてＦｌｕｓｈ Ｃａｃｈｅコマンドを発行する。記憶装置１１３は、Ｆｌｕｓｈ Ｃａｃｈｅコマンドを受けると、記憶装置キャッシュメモリ２３２のすべてのデータを記憶媒体２３１へ書込む。これにより、電源が突然にＯＦＦしてもデータが消失し難くなる。レイドＣＰＵ３０６は、制御部として、リビルド処理において、記憶手段に記憶されているアドレスについての書込みを実行した場合にはコマンドを発行する。レイドＣＰＵ３０６は、複数の記憶装置の中の１つの記憶装置１１３のデータを他の記憶装置１１４へ書込むレイド処理中に記憶手段を参照して、コマンドを発行する。なお、本実施形態では、レイドＣＰＵ３０６は、コマンド履歴リストに記憶しているＬＢＡと一致する場合にのみ、Ｆｌｕｓｈ Ｃａｃｈｅコマンドを発行している。レイドＣＰＵ３０６は、これ以外のＬＢＡについても、Ｆｌｕｓｈ Ｃａｃｈｅコマンドを発行してよい。たとえばレイドＣＰＵ３０６は、リビルド処理中にＷｒｉｔｅコマンドの直後に常にＦｌｕｓｈ Ｃａｃｈｅコマンドを発行してもよい。

図７は、メインＣＰＵ１０１が記憶装置１１３に書込をする通常時の場合での書込処理と、それに対応するミラーリング制御部１１１によるリビルド処理とを説明するタイミングチャートである。図７（Ａ）は、メインＣＰＵ１０１が記憶装置１１３に書込をする通常時の場合での書込処理のタイミングチャートである。横軸は時間である。縦軸はＷｒｉｔｅコマンドに係るＬＢＡである。図７（Ａ）において、レイドＣＰＵ３０６は、メインＣＰＵ１０１のデータを書込む。レイドＣＰＵ３０６は、まずタイミング７０１において、ＬＢＡ ０ｘ１２３４＿５６７８＿９ＡＢＣにデータを書込む。次に、レイドＣＰＵ３０６は、タイミング７０２において、ＬＢＡ ０ｘ１２３４＿５６７８＿９ＡＢＥに付加情報を書込む。付加情報は、ＬＢＡ ０ｘ１２３４＿５６７８＿９ＡＢＣなどに書込んだデータについての管理情報を含む。ファイルシステムは、通常、メインＣＰＵ１０１のデータを書込んでから数秒から数十秒の後に付加情報を書込む。その後、レイドＣＰＵ３０６は、タイミング７０３において、メインＣＰＵ１０１からのＦｌｕｓｈ Ｃａｃｈｅコマンドを取得して、Ｆｌｕｓｈ Ｃａｃｈｅコマンドを発行する。また、レイドＣＰＵ３０６は、Ｆｌｕｓｈ Ｃａｃｈｅコマンドを発行した直前のＬＢＡ ０ｘ１２３４＿５６７８＿９ＡＢＥを、コマンド履歴リストに記録する。

図７（Ｂ）は、図７（Ａ）に対応するリビルド処理のタイミングチャートである。図７（Ｂ）のリビルト処理において、レイドＣＰＵ３０６は、一方の記憶装置１１３のデータを他方の記憶装置１１３へ書込む。レイドＣＰＵ３０６は、タイミング７１１において、一方の記憶装置１１３のＬＢＡ ０ｘ１２３４＿５６７８＿９ＡＢＣのデータを他方の記憶装置１１３へ書込む。次に、タイミング７１３において、レイドＣＰＵ３０６は、一方の記憶装置１１３のＬＢＡ ０ｘ１２３４＿５６７８＿９ＡＢＣのデータを他方の記憶装置１１３へ書込む。これらの書込みのたびに、レイドＣＰＵ３０６は、図６の処理によりコマンド履歴リストを参照する。ＬＢＡ ０ｘ１２３４＿５６７８＿９ＡＢＥは、コマンド履歴リストに記憶されている。このため、タイミング７１４において、レイドＣＰＵ３０６は、Ｆｌｕｓｈ Ｃａｃｈｅコマンドを発行する。他方の記憶装置１１３では、これまで書込まれたデータを記憶媒体２３１に不揮発的に記憶する。引き続き、タイミング７１５において、レイドＣＰＵ３０６は、一方の記憶装置１１３のＬＢＡ ０ｘ１２３４＿５６７８＿９ＡＢＦのデータを他方の記憶装置１１３へ書込む。このように、レイドＣＰＵ３０６は、リビルト処理において、メインＣＰＵ１０１のデータを書込む場合と同様のデータ書込みを実現できる。レイドＣＰＵ３０６は、制御部としてリビルド処理において、記憶手段に記憶されているＬＢＡについての書込みを実行した場合にはＦｌｕｓｈ Ｃａｃｈｅコマンドを発行することができる。リビルト処理中に電源が突然ＯＦＦになっても、データが消失しない。特に、メインＣＰＵ１０１が付加情報を書込んだタイミングでＦｌｕｓｈ Ｃａｃｈｅコマンドを発行することができ、データとその付加情報とをまとめて書込むことができる。

図８は、図７（Ａ）の処理に対応してミラーリング制御部１１１の記憶部に記録されるコマンド履歴リストの一例の説明図である。図８のコマンド履歴リストには、メインＣＰＵ１０１が通常時に記憶装置１１３へ書込みをしたＬＢＡごとのレコードを有する。各レコードには、ＬＢＡの値と、Ｆｌｕｓｈ Ｃａｃｈｅコマンドの発行の有無を示すフラグとが含まれる。なお、ステップＳ４０６の処理によるコマンド履歴リストでは、Ｆｌｕｓｈ Ｃａｃｈｅコマンドが発行されたＬＢＡのみがコマンド履歴リストに含まれる。レイドＣＰＵ３０６は、メインＣＰＵ１０１が記憶装置１１３に書込をする通常時において、メインＣＰＵ１０１からＦｌｕｓｈ Ｃａｃｈｅコマンドを取得すると、そのＬＢＡの値を有するレコードのフラグを立てる。レイドＣＰＵ３０６は、メインＣＰＵ１０１からＦｌｕｓｈ Ｃａｃｈｅコマンドを取得していない場合には、そのＬＢＡの値を有するレコードのフラグを立てない。これにより、レイドＣＰＵ３０６は、図８のコマンド履歴リストを生成する。図８では、ＬＢＡ ０ｘ１２３４＿５６７８＿９ＡＢＥのレコードにおいて、フラグが立っている。また、レイドＣＰＵ３０６は、リビルド処理においてデータを書込むたびに、図８のコマンド履歴リストを参照する。そして、書込みに係るＬＢＡのレコードにおいてフラグが立っている場合、レイドＣＰＵ３０６は、Ｆｌｕｓｈ Ｃａｃｈｅコマンドを発行する。書込みに係るＬＢＡのレコードにおいてフラグが立っていない場合、レイドＣＰＵ３０６は、Ｆｌｕｓｈ Ｃａｃｈｅコマンドを発行しない。レイドＣＰＵ３０６は、次のデータの書込みを実行する。

以上のように、本実施形態では、メインＣＰＵ１０１が発行したＦｌｕｓｈ Ｃａｃｈｅコマンドを発行する直前にＷｒｉｔｅコマンドを発行したＬＢＡをミラーリング制御部１１１が記憶し、リビルド処理時に記憶内容を参照する。そして、本実施形態では、ＬＢＡでＦｌｕｓｈ Ｃａｃｈｅコマンドを発行する。そして、リビルド処理時においても、記録装置のキャッシュメモリの内容を不揮発性メディアにすぐに書込むことで、情報処理システム１の電源が突然ＯＦＦしてもデータ消失しにくくなる。本実施形態では、リビルド処理中において電源遮断などが生じても、記憶装置１１３でのデータ消失や破損を抑制し得る。このように情報処理装置では、複数の記憶装置の中の１つの記憶装置１１３のデータを他の記憶装置１１４へ書込むリビルド処理中での電源遮断などに起因する、記憶装置１１３でのリビルド処理に係るデータの消失や破損を抑制することができる。

１ 情報処理システム
１００ ＭＦＰ（情報処理装置）
１０１ メインＣＰＵ
１０２ メインＲＡＭ
１０３ メインＲＯＭ
１１１ ミラーリング制御部
１１３，１１４ 記憶装置
２３０ 記憶装置コントローラ
２３１ 記憶媒体
２３２ 記憶装置キャッシュメモリ
３０２ コマンド選択部
３０５ レイド記憶部（コマンド記憶手段）
３０６ レイドＣＰＵ
３０７ レイドＲＡＭ

Claims (6)

1. 複数の記憶装置が接続可能であり、中央演算装置からのデータを、接続されている前記記憶装置に対して書き込むミラーリング制御部を有する情報処理装置であって、
   接続されている複数の前記記憶装置へのデータ書き込みを制御するために設けられ、接続されている複数の前記記憶装置の間でのデータの書き込みを制御する制御部と、
   前記中央演算装置がデータを書き込む際にコマンドを発行した場合に、前記コマンドの直前のアドレスを記憶する記憶手段と、
   を有し、
   前記制御部は、接続されている複数の前記記憶装置の中の１つの記憶装置のデータを他の記憶装置へ書き込む処理において、前記記憶手段に記憶されているアドレスについての書き込みを実行した場合には前記コマンドを発行する、
   情報処理装置。
2. 前記制御部は、前記中央演算装置がデータを書き込んだ後にコマンドを発行したか否かを判断し、前記コマンドを発行している場合には直前のアドレスを前記記憶手段に記憶する、
   請求項１記載の情報処理装置。
3. 前記記憶手段は、中央演算装置がデータを書き込む際にＦｌｕｓｈ Ｃａｃｈｅコマンドを発行した場合に、前記コマンドの直前のアドレスを記憶し、
   前記制御部は、複数の前記記憶装置の中の１つの記憶装置のデータを他の記憶装置へ書き込む処理において、前記記憶手段に記憶されているアドレスについての書き込みを実行した場合には前記Ｆｌｕｓｈ Ｃａｃｈｅコマンドを発行する、
   請求項１または２記載の情報処理装置。
4. 前記制御部は、
   複数の前記記憶装置の中の１つの記憶装置のデータを他の記憶装置へ書き込む処理中に前記記憶手段を参照し、
   前記記憶手段に記憶されているアドレスについての書き込みを実行した場合には前記Ｆｌｕｓｈ Ｃａｃｈｅコマンドを発行する、
   請求項３記載の情報処理装置。
5. 複数の記憶装置が接続可能であり、中央演算装置からのデータを、接続されている前記記憶装置に対して書き込むミラーリング制御部を有する情報処理装置の制御方法であって、
   前記中央演算装置がデータを書き込んだ後においてコマンドの発行の有無を判断する判断工程と、
   前記中央演算装置が前記コマンドを発行している場合には直前のアドレスを前記記憶手段に記憶させるコマンド記憶工程と、
   接続されている複数の前記記憶装置の中の１つの記憶装置のデータを他の記憶装置へ書き込む処理において、前記記憶手段に記憶されているアドレスについての書き込みを実行した場合には前記コマンドを発行するリビルド工程と、
   を有する、情報処理装置の制御方法。
6. 複数の記憶装置が接続可能であり、中央演算装置からのデータを、接続されている前記記憶装置に対して書き込むミラーリング制御部を有する情報処理装置の制御方法をコンピュータに実行させるプログラムであって、
   前記情報処理装置の制御方法は、
   前記中央演算装置がデータを書き込んだ後においてコマンドの発行の有無を判断する判断工程と、
   前記中央演算装置が前記コマンドを発行している場合には直前のアドレスを前記記憶手段に記憶させるコマンド記憶工程と、
   接続されている複数の前記記憶装置の中の１つの記憶装置のデータを他の記憶装置へ書き込む処理において、前記記憶手段に記憶されているアドレスについての書き込みを実行した場合には前記コマンドを発行するリビルド工程と、
   を有する、プログラム。
   

Images