JP2019207966A - Semiconductor light-emitting element - Google Patents
Semiconductor light-emitting element Download PDFInfo
- Publication number
- JP2019207966A JP2019207966A JP2018103385A JP2018103385A JP2019207966A JP 2019207966 A JP2019207966 A JP 2019207966A JP 2018103385 A JP2018103385 A JP 2018103385A JP 2018103385 A JP2018103385 A JP 2018103385A JP 2019207966 A JP2019207966 A JP 2019207966A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- width
- electrode
- chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000005855 radiation Effects 0.000 abstract description 25
- 230000017525 heat dissipation Effects 0.000 description 27
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000005253 cladding Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910016525 CuMo Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910007637 SnAg Inorganic materials 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 1
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、複数の発光部を備える半導体発光素子に関する。 The present invention relates to a semiconductor light emitting device including a plurality of light emitting units.
従来、複数の発光部(エミッタ)を備える半導体チップにおいては、エミッタ間での熱的クロストーク(熱的干渉)に着目し、注入電流−光出力特性(I−L特性)の改善や放熱改善が図られている。例えば特許文献1、2には、複数のエミッタの間に放熱部を設けることで、隣接する複数の活性領域の熱的干渉を低減する技術が開示されている。
Conventionally, in a semiconductor chip having a plurality of light emitting portions (emitters), focusing on thermal crosstalk (thermal interference) between emitters, improvement of injection current-light output characteristics (IL characteristics) and improvement of heat dissipation Is planned. For example,
従来、半導体チップのI−L特性の改善や放熱改善のためには、上記のようにエミッタ間に放熱部材を設けたり、エミッタ間の距離を離したりするなどの対策が施されてきた。
しかしながら、半導体チップのI−L特性の改善や放熱改善のためには、エミッタの外側の放熱経路が重要であることが、新たな知見として得られた。エミッタの外側からの放熱経路が制限されると、半導体チップの放熱特性が悪化し光出力が低下してしまうという問題がある。
そこで、本発明は、エミッタから発せられる熱の放熱経路を適切に確保し、I−L特性(放熱特性)を改善することができる半導体発光素子を提供することを課題としている。
Conventionally, in order to improve the IL characteristics of a semiconductor chip and to improve heat dissipation, measures have been taken such as providing a heat dissipation member between the emitters and increasing the distance between the emitters as described above.
However, it has been found as a new finding that the heat dissipation path outside the emitter is important for improving the IL characteristics and heat dissipation of the semiconductor chip. If the heat radiation path from the outside of the emitter is restricted, there is a problem that the heat radiation characteristic of the semiconductor chip is deteriorated and the light output is lowered.
Therefore, an object of the present invention is to provide a semiconductor light emitting device that can appropriately secure a heat radiation path for heat generated from the emitter and improve the IL characteristics (heat radiation characteristics).
上記課題を解決するために、本発明に係る半導体発光素子の一態様は、第1面および第2面を有する半導体基板と、前記半導体基板の前記第1面上に形成された半導体層と、前記半導体層内に、それぞれ第1方向に離間して配置され、それぞれ電気的に接続された複数の発光部と、前記半導体層上に形成された第1電極と、前記半導体基板の前記第2面上に形成された第2電極と、を備え、前記第1電極は、前記第1方向において最も外側に配置された前記発光部の外端部よりも外側の第1部分と、前記最も外側に配置された前記発光部の内端部と、隣接する前記発光部の外端部との間の第2部分と、を有し、前記第1方向において、前記第1部分の幅は、前記第2部分の幅の半分以上の長さを有する。 In order to solve the above problems, an embodiment of a semiconductor light emitting device according to the present invention includes a semiconductor substrate having a first surface and a second surface, a semiconductor layer formed on the first surface of the semiconductor substrate, Within the semiconductor layer, a plurality of light emitting portions that are spaced apart from each other in the first direction and are electrically connected to each other, a first electrode formed on the semiconductor layer, and the second of the semiconductor substrate A second electrode formed on a surface, wherein the first electrode is a first portion outside the outer end portion of the light emitting unit disposed on the outermost side in the first direction, and the outermost side. A second portion between an inner end portion of the light emitting portion and an outer end portion of the adjacent light emitting portion, and in the first direction, the width of the first portion is The second portion has a length that is at least half the width of the second portion.
このように、第1電極の第1部分の幅を、第2部分の幅の半分以上の長さとすることで、最も外側に配置された発光部(エミッタ)の外側に、隣接する発光部(エミッタ)間の電極幅の半分に該当するエミッタ内側の放熱経路と同等以上の放熱経路を確保することができる。そのため、エミッタからの熱を効率的に放熱させることができる。複数のエミッタが電気的に接続され、非独立に駆動される半導体発光素子では、複数のエミッタ間での熱的クロストークが大きな問題となり得る。上記のような構成とすることにより、適切に放熱改善を図り、I−L特性を改善することができる。 In this way, by setting the width of the first portion of the first electrode to a length that is half or more of the width of the second portion, the light emitting portion adjacent to the outer side of the light emitting portion (emitter) disposed on the outermost side ( It is possible to secure a heat radiation path equivalent to or greater than the heat radiation path inside the emitter corresponding to half of the electrode width between the emitters). Therefore, the heat from the emitter can be radiated efficiently. In a semiconductor light emitting device in which a plurality of emitters are electrically connected and driven independently, thermal crosstalk between the plurality of emitters can be a serious problem. By setting it as the above structures, heat dissipation can be improved appropriately and the IL characteristic can be improved.
また、上記の半導体発光素子において、前記複数の発光部は、前記第1方向において最も外側に配置された、第1発光部と、第2発光部とを有し、前記第1部分は、前記第1発光部の外端部および前記第2発光部の外端部よりもそれぞれ外側に配置されていてもよい。
このように、半導体層の外周部の最も近くに配置される2つの発光部(第1発光部、第2発光部)における各々の外端部よりも外側に、それぞれ第2部分の幅の半分以上の長さを有する第1部分が配置されていてもよい。この場合、半導体層の両端にそれぞれ放熱経路を確保することできるので、エミッタからの熱を効率的に放熱させることができる。
また、上記の半導体発光素子は、前記第1方向において、前記第1部分の幅が、前記第2部分の幅以下の長さを有していてもよい。
このように、第1電極の第1部分の幅に上限を設けることで、チップ幅(面積)が広がりすぎることを抑制し、1枚のウェハ当たりのチップの取得数(チップ取得率)の低下を抑制することができる。また、チップにかかる応力が大きくなりすぎることを抑制し、チップの反りや複数の発光部の位置ずれが生じることを抑制することができる。
In the semiconductor light emitting device, the plurality of light emitting units include a first light emitting unit and a second light emitting unit arranged on the outermost side in the first direction. The outer end portion of the first light emitting unit and the outer end portion of the second light emitting unit may be arranged on the outer side.
In this way, half of the width of the second portion on the outer side of each outer end portion of the two light emitting portions (first light emitting portion, second light emitting portion) arranged closest to the outer peripheral portion of the semiconductor layer. The 1st part which has the above length may be arranged. In this case, since heat radiation paths can be secured at both ends of the semiconductor layer, heat from the emitter can be efficiently radiated.
In the semiconductor light emitting device, the first portion may have a width that is equal to or less than a width of the second portion in the first direction.
Thus, by providing an upper limit on the width of the first portion of the first electrode, it is possible to suppress the chip width (area) from being excessively widened, and to reduce the number of chips acquired per one wafer (chip acquisition rate). Can be suppressed. Moreover, it can suppress that the stress concerning a chip | tip becomes large too much, and can suppress that the curvature of a chip | tip and the position shift of several light emission part arise.
さらに、上記の半導体発光素子は、前記第1方向において、前記第2部分の半分の幅が、前記発光部の幅以上の長さを有していてもよい。
この場合、エミッタ内側に、エミッタ幅と同等以上の放熱経路を確保することができる。エミッタ幅が広いほど高出力となり、エミッタからの発熱は大きくなるので、上記のようにエミッタ幅に応じて適切に放熱経路を確保することで、適切にI−L特性の改善効果が得られる。
Further, in the semiconductor light emitting device, in the first direction, a half width of the second portion may be longer than a width of the light emitting portion.
In this case, a heat dissipation path equal to or greater than the emitter width can be secured inside the emitter. The wider the emitter width, the higher the output and the greater the heat generated from the emitter. Therefore, by appropriately securing the heat radiation path according to the emitter width as described above, the IL characteristic can be appropriately improved.
また、上記の半導体発光素子は、前記第1方向において、前記複数の発光部の幅の合計が、前記半導体層の前記第1面の幅の10%以上の長さを有していてもよい。
この場合、エミッタ幅の広い(ブロードエリアの)マルチモードの半導体発光素子において、適切に放熱改善を図り、I−L特性を向上させることができる。
Further, in the semiconductor light emitting element, in the first direction, the total width of the plurality of light emitting portions may have a length of 10% or more of the width of the first surface of the semiconductor layer. .
In this case, in a multimode semiconductor light emitting device having a wide emitter width (broad area), it is possible to appropriately improve heat dissipation and improve IL characteristics.
本発明の半導体発光素子によれば、エミッタの外側の電極幅を確保することで、エミッタから発せられる熱の放熱経路を適切に確保し、特性(放熱特性)を改善することができる。 According to the semiconductor light emitting device of the present invention, by securing the electrode width outside the emitter, it is possible to appropriately secure a heat radiation path for heat generated from the emitter and improve the characteristics (heat radiation characteristics).
以下、本発明の実施の形態を図面に基づいて説明する。
(第一の実施形態)
図1は、本実施形態における半導体発光素子を構成する半導体チップ(LDチップ)10の構成例を示す断面図である。
LDチップ10は、第1面および第2面を有する半導体基板11と、半導体基板11の第1面上に、エピタキシャル成長によって形成された多層の半導体層12と、を備える。本実施形態において、LDチップ10の第1面は、図1における上面である。また、LDチップ10の第2面は、第1面とは反対側の面、すなわち、図1における下面である。
半導体基板11は、例えばGaAs基板とすることができる。例えば、半導体基板11は、(100)面から<011>方向に所定の傾斜角度θ(例えば、10°)傾斜させた面を主面とするn−GaAs傾斜基板であってもよい。LDチップ10は、半導体レーザ装置に組み付けられて所定の注入電流が供給された場合に、600nm帯(例えば、赤色)のレーザ光を発振する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a cross-sectional view showing a configuration example of a semiconductor chip (LD chip) 10 constituting the semiconductor light emitting element in the present embodiment.
The
The
半導体層12は、不図示の活性層(例えば、GaInP)を含む。具体的には、半導体層は、半導体基板11上に、少なくとも第1導電型半導体層、活性層および第2導電型半導体層が、この順に積層された構成を有する。第1導電型半導体層は、n型クラッド層(例えば、n−AlGaInP)であり、第2導電型半導体層は、p型クラッド層(例えば、p−AlGaInP)である。
また、LDチップ10は、半導体層12上に後述する絶縁膜16を介して形成されたp側電極(第1電極)13と、半導体基板11の第2面上(半導体基板11における半導体層12とは反対側の面上)に形成されたn側電極(第2電極)14と、を備える。第1電極13および第2電極14は、例えば金(Au)により構成されている。なお、第1電極13および第2電極14は、多層電極層であってもよい。例えば、第1電極13および第2電極14は、Ti/Pt/Auからなる多層電極層であってよい。
The
Further, the
さらに、LDチップ10は、半導体層12内に、それぞれ第1方向(図1の左右方向)に離間して配置された2つの発光部(エミッタ)15a、15bを備える。これら2つの発光部15a、15bは、活性層の特定領域に対応する。当該特定領域は、絶縁膜16の開口部に対応しており、電流が集中して注入されてレーザ光が出射される領域である。
第1電極13は、2つの発光部15a、15bを跨いでつながっており、発光部15a、15bは、それぞれ電気的に接続されている。つまり、第1電極13は、エミッタの間で分断されておらず、複数のエミッタは、非独立に駆動される(同一駆動される)。
Furthermore, the
The
第1電極13は、第1方向において発光部15a、15bの外端部よりも外側に位置する第1部分13aと、隣接する2つの発光部15a、15bの間に位置する第2部分13bと、を有する。そして、第1方向において、第1部分13aの幅は、第2部分13bの幅の半分以上の長さを有する。ここで、電極の幅は、第1電極13における半導体層12に対向する側(発光部側)の幅であってもよいし、第1電極13における半導体層12とは反対側(後述するサブマウントと接合する側)の幅であってもよい。また、電極の幅は、LDチップの幅とそろっていてもよいし、LDチップの幅より内側であってもよい。LDチップの幅より内側である場合は、LDチップをサブマウントと接合した際に、はんだ等の接合材がチップ側面へ這い上がり、電気的にショートする不具合の発生を防ぐことができる。
The
つまり、発光部15a、15bの間に位置する第2部分13bの第1方向における幅をW1、発光部15aの外側に位置する第1部分13aの第1方向における幅をW2、発光部15bの外側に位置する第1部分13aの第1方向における幅をW2´とした場合、以下の関係式が成り立つ。
(W1)/2≦W2,
(W1)/2≦W2´ ………(1)
なお、図1は、第1部分13aの幅W2、W2´を下限値である(W1)/2とした場合のLDチップ10を示している。
That is, the width in the first direction of the
(W1) / 2 ≦ W2,
(W1) / 2 ≦ W2 ′ (1)
FIG. 1 shows the
また、第1方向において、第1部分13aの幅は、第2部分13bの幅以下の長さとすることができる。つまり、以下の関係式が成り立つ。
(W1)/2≦W2≦W1,
(W1)/2≦W2´≦W1 ………(2)
図2は、第1部分13aの幅W2、W2´を上限値であるW1とした場合のLDチップ10Aを示す断面図である。なお、図2において、発光部15a、15bの幅We、We´、および第2部分13bの幅W1は、図1に示すLDチップ10と同様である。
In the first direction, the width of the
(W1) / 2 ≦ W2 ≦ W1,
(W1) / 2 ≦ W2 ′ ≦ W1 (2)
FIG. 2 is a cross-sectional view showing the
さらに、第1方向において、第2部分13bの半分の幅は、発光部15a、15bの幅以上の長さとすることができる。つまり、発光部15a、15bの幅をWe、We´とした場合、以下の関係式が成り立つ。
We≦(W1)/2,
We´≦(W1)/2 ………(3)
Furthermore, in the first direction, the half width of the
We ≦ (W1) / 2
We ′ ≦ (W1) / 2 (3)
また、第1方向において、複数の発光部15a、15bの幅の合計は、半導体層12の第1面の幅の10%以上の長さとすることができる。つまり、複数の発光部15a、15bの幅の合計(We+We´)をWe−sum、半導体層12の第1面の幅をWcとした場合、以下の関係式が成り立つ。
We−sum≧Wc×0.1 ………(4)
なお、第1方向において、1つの発光部の幅は5μm以上とすることができる。
例えば、発光部15a、15bの幅We、We´は75μm、第2部分13bの幅W1は150μmとすることができる。この場合、図1において、第1部分13aの幅W2、W2´は75μmとなり、図2において、第1部分13aの幅W2、W2´は150μmとなる。また、第1電極13の厚みは、例えば3μmとすることができる。電極の厚みは、厚いほど放熱経路が拡がり放熱の効果が得られるが、電極の応力が大きくなってチップが反ってしまうおそれがある。この場合、複数の発光部が第1方向に一列に整列せずに歪んでしまい、製品として不具合が生じ得る。そのため、放熱経路を確保するという側面では、電極の厚みはできるだけ厚い方が好ましく、0.5μm以上の厚さが必要ではあるが、発光部のばらつきの抑制という観点では、電極の厚みは10μm以下であることが好ましい。
また、放熱経路を確保する観点で、複数の発光部の間は、電極でつながっていることが好ましく、また、電極は平坦であることがより好ましい。複数の発光部が電極でつながっている場合は、並列駆動となる。
In the first direction, the total width of the plurality of light emitting
We-sum ≧ Wc × 0.1 (4)
In the first direction, the width of one light emitting portion can be 5 μm or more.
For example, the widths We and We ′ of the
Further, from the viewpoint of securing a heat dissipation path, it is preferable that the plurality of light emitting units are connected by electrodes, and more preferably the electrodes are flat. When a plurality of light emitting units are connected by electrodes, parallel driving is performed.
図3に示すように、LDチップ10は、半導体レーザ装置を構成するサブマウント20に接合される。
サブマウント20の本体部は、例えば、窒化アルミニウム(AlN)によって構成することができる。なお、サブマウント20の本体部は、放熱性、絶縁性、LDチップ10との線膨張係数差およびコストなどを考慮して適宜選択することができる。例えば、放熱性のよい絶縁性材料では、炭化ケイ素(SiC)、ダイヤモンドなど、導電性材料では、Cu、CuW、CuMoなど、また比較的安価な材料ではSi、酸化アルミニウム(Al2O3)などがある。また、サブマウント20の本体部は、例えば、SiCなどの絶縁性材料とCuなどの導電性材料とを組み合わせた複層構造により構成されていてもよい。
As shown in FIG. 3, the
The main body of the
サブマウント20の表面には、金(Au)によって不図示の電極配線が形成されており、LDチップ10は、その電極配線上に、例えば、金スズ(AuSn)はんだを介してジャンクションダウン方式で接合される。すなわち、LDチップ10の発光部15a、15b側(半導体層12側)の表面である第1電極13の表面が接合面となって、サブマウント20に接合される。これにより、第1電極13とサブマウント20の電極配線とが電気的に導通される。なお、サブマウント20の表面の接合材は、スズ銀銅(SnAgCu)、スズ銀(SnAg)、スズ金(SnAu)などのはんだ材のほか、インジウム(In)、銀(Ag)ペーストなどの低融点金属材料でもよい。
An electrode wiring (not shown) is formed on the surface of the
LDチップ10に注入電流が供給されてLDチップ10が駆動されると、発光部15a、15bからレーザ光が出射される。このとき、発光部15a、15bは発熱し、発生した熱は、第1電極13を介してサブマウント20に伝達されて放熱される。具体的には、発光部15a、15bからの熱は、図3の矢印で示すように、第1電極13を通じて、半導体基板11の第1面の法線方向(図3のA1方向)と、チップ内側へ向かうA2方向およびチップ外側に向かうA3方向に伝わり、サブマウント20へ伝達される。このように、第1電極13が放熱経路(熱伝導経路)となる。
なお、図3では、図1に示すLDチップ10がサブマウント20に接合された場合について示しているが、図2に示すLDチップ10Aがサブマウント20に接合された場合についても同様である。
When an injection current is supplied to the
3 shows the case where the
従来、複数のエミッタ間の熱的クロストークを考慮し、エミッタ間の距離を離すといった対策が行われてきた。しかしながら、1枚のウェハ当たりのチップの取得数であるチップ取得率の向上のため、エミッタの外側の電極の幅は、できるだけ狭くなるよう設計することが一般的であった。
これに対して、本実施形態では、エミッタ外側への放熱経路の確保も重要であるとの新たな知見により、LDチップ10、10Aにおいて、第1電極13のエミッタ外側の部分である第1部分13aの電極幅を確保した構成とした。詳細には、各エミッタからの熱が左右均等に逃げていくと考え、隣接するエミッタ間の電極幅の半分に該当するエミッタ内側の放熱経路と同等以上に、エミッタ外側にも放熱経路を確保するようにした(上記(1)式)。これにより、本実施形態のLDチップ10、10Aは、エミッタ外側の放熱経路が制限された従来構成のLDチップと比較して、放熱改善とI−L特性の改善とを図ることができる。
Conventionally, measures such as increasing the distance between emitters have been taken in consideration of thermal crosstalk between a plurality of emitters. However, in order to improve the chip acquisition rate, which is the number of chips acquired per wafer, it has been common to design the width of the electrode outside the emitter as narrow as possible.
On the other hand, in the present embodiment, due to a new finding that it is important to secure a heat radiation path to the outside of the emitter, in the
図4は、比較例として、従来の半導体チップ(LDチップ)110の構成例を示す断面図である。
この図4に示すLDチップ110は、図1に示すLDチップ10に対して、エミッタ幅(We、We´)およびエミッタ間隔(W1)は同じで、エミッタ外側の電極幅(W2、W2´)が短い構成を有する。図4は、LDチップ110の第1部分13aの幅が、第2部分13bの幅の1/6である例を示している。つまり、W2、W2´=(W1)/6である。
FIG. 4 is a cross-sectional view showing a configuration example of a conventional semiconductor chip (LD chip) 110 as a comparative example.
The
図5に示すように、図4に示すLDチップ110が、半導体レーザ装置を構成するサブマウント20に接合されて駆動された場合、発光部15a、15bからの熱は、第1電極13を介してサブマウント20に伝達されて放熱される。しかしながら、LDチップ110においては、エミッタ外側の放熱経路が制限されているため、チップ外側への熱の逃げが不十分となる。そのため、LDチップ110においては、放熱特性が悪化し光出力が低下してしまうという問題がある。
As shown in FIG. 5, when the
図6は、本実施形態におけるLDチップ10、10Aと、比較例としてのLDチップ110とにおける、注入電流と光出力との関係を示すI−L特性(測定温度45℃)を示す図である。図6において、横軸は注入電流If、縦軸は光出力Poである。また、図6において、曲線Aは、図2に示すLDチップ10AのI−L特性線、曲線Bは、図1に示すLDチップ10のI−L特性線、曲線Cは、図4に示すLDチップ110のI−L特性線である。
この図6からも明らかなように、LDチップ10、10Aは、LDチップ110と比較して、光出力の飽和点が大幅に向上している。また、LDチップ10とLDチップ10Aとの比較からも明らかなように、エミッタ外側の電極幅(W2、W2´)が広いほど、光出力の飽和点が大きく向上していることがわかる。このように、エミッタ外側の電極幅(W2、W2´)を広げ、エミッタ外側の放熱経路を確保することで、LDチップの放熱特性を向上、改善し、光出力を高められることが確認できた。
FIG. 6 is a diagram showing IL characteristics (measurement temperature of 45 ° C.) showing the relationship between the injection current and the optical output in the LD chips 10 and 10A in the present embodiment and the
As apparent from FIG. 6, the
ところで、上述したように、エミッタ外側の放熱経路(電極幅)を広くとるほど、LDチップの放熱特性を向上させることができる。しかしながら、エミッタ外側の放熱経路(電極幅)を広くとりすぎるとチップ幅(面積)が大きくなり、1枚のウェハから取得できるチップ数(チップ取得率)が少なくなってしまうという問題がある。チップ取得率の低下は、チップ原価の高騰につながる。
また、エミッタ外側の電極幅を広くとりすぎると、電極の応力が大きくなってチップが反ってしまうおそれがある。この場合、複数の発光部が第1方向に一列に整列せずに歪んでしまい、製品として不具合が生じ得る。
そのため、放熱経路を確保するという側面では、エミッタ外側の電極幅(W2、W2´)は、できるだけ広い方が好ましく、最低限エミッタ間の幅(W1)の半分、つまり、((W1)/2)以上の長さが必要ではあるが、チップ取得率の向上(チップ原価の低減)や発光部のばらつきの抑制という観点では、エミッタ外側の電極幅はエミッタ間の幅(W1)以下であることが好ましい(上記(2)式)。
Incidentally, as described above, the heat radiation characteristics of the LD chip can be improved as the heat radiation path (electrode width) outside the emitter is increased. However, if the heat radiation path (electrode width) outside the emitter is made too wide, there is a problem that the chip width (area) increases and the number of chips (chip acquisition rate) that can be acquired from one wafer decreases. A decline in the chip acquisition rate leads to a rise in chip costs.
Further, if the electrode width outside the emitter is too wide, the stress of the electrode increases and the chip may be warped. In this case, the plurality of light emitting units may be distorted without being aligned in a line in the first direction, resulting in a defect as a product.
Therefore, in terms of securing a heat radiation path, the electrode width (W2, W2 ′) outside the emitter is preferably as wide as possible, and is at least half the width (W1) between the emitters, that is, ((W1) / 2. ) The above length is necessary, but from the viewpoint of improving the chip acquisition rate (reducing the chip cost) and suppressing variation in the light emitting part, the electrode width outside the emitter should be less than the width (W1) between the emitters. Is preferable (the above formula (2)).
以上説明したように、本実施形態におけるLDチップ10、10Aは、第1面および第2面を有する半導体基板11と、半導体基板11の第1面上に形成された半導体層12と、半導体層12内に、それぞれ第1方向に離間して配置され、それぞれ電気的に接続された複数の発光部15a、15bと、半導体層12上に形成された第1電極13と、半導体基板11の第2面上に形成された第2電極14と、を備える。また、第1電極13は、発光部15a、15bの外端部よりもそれぞれ外側に位置する第1部分13aと、発光部15a、15bの間に位置する第2部分13bと、を有する。
そして、第1方向において、第1部分13aの幅W2、W2´は、第2部分13bの幅W1の半分以上の長さを有する。また、第1方向において、第1部分13aの幅W2、W2´は、第2部分13bの幅W1以下の長さとすることができる。
As described above, the LD chips 10 and 10A in this embodiment include the
In the first direction, the widths W2 and W2 ′ of the
このように、発光部(エミッタ)15a、15bの外側の電極幅を確保することで、チップの外周部の領域に配置された電極から適切に熱を逃がすことができ、LDチップの放熱特性を改善することができる。その結果、LDチップのI−L特性を向上させることができる。さらに、発光部(エミッタ)15a、15bの外側の電極幅に上限(W1)を設けることで、チップ幅(面積)が大きくなりすぎることを抑制し、チップ取得率の低下を抑制することができる。また、チップにかかる応力を抑制し、発光部のばらつきを抑制することもできる。 Thus, by securing the electrode width outside the light emitting portions (emitters) 15a and 15b, heat can be appropriately released from the electrodes arranged in the outer peripheral portion of the chip, and the heat dissipation characteristics of the LD chip can be improved. Can be improved. As a result, the IL characteristic of the LD chip can be improved. Furthermore, by providing an upper limit (W1) to the electrode width outside the light emitting portions (emitters) 15a and 15b, it is possible to suppress the chip width (area) from becoming too large and to suppress a decrease in the chip acquisition rate. . In addition, the stress applied to the chip can be suppressed, and variations in the light emitting portion can be suppressed.
また、本実施形態において、第1電極13は、複数のエミッタを跨いでつながっており、複数のエミッタは非独立に駆動される(同一駆動される)。一方、複数のエミッタが独立駆動されるマルチビーム製品では、電極が分断されているため、当該電極側(放熱経路側)において熱的クロストークは発生しないが、本実施形態のように複数のエミッタが同一駆動される製品では、上記の熱的クロストークの抑制や、エミッタからの熱の放熱改善が重要になる。複数のエミッタの独立駆動が要求されない製品としては、例えばプロジェクタ用途のLDがある。一方、複数のエミッタの独立駆動を前提とする製品としては、例えばプリンタ用の光源として用いられるLDがある。
本実施形態のLDチップ10、10Aは、上述したようにエミッタ外側の放熱経路が確保された構成を有するので、エミッタからの熱を速やかに放熱することができ、同一駆動される複数のエミッタ間における熱的クロストークを適切に抑制することができる。
In the present embodiment, the
Since the LD chips 10 and 10A of the present embodiment have a configuration in which the heat radiation path outside the emitter is secured as described above, the heat from the emitter can be quickly dissipated, and a plurality of emitters that are driven in the same manner. The thermal crosstalk in can be appropriately suppressed.
さらに、本実施形態において、LDチップ10、10Aは、エミッタ間の電極幅の半分に該当するエミッタ内側の放熱経路は、エミッタ幅と同等以上の長さとすることができる(上記(3)式)。つまり、エミッタ間の電極幅(W1)は、エミッタ幅(We、We´)の2倍以上とすることができる。これにより、エミッタ間の距離を確保し、エミッタ内側の放熱経路を適切に確保することができる。したがって、同一駆動される複数のエミッタ間における熱的クロストークをより適切に抑制することができ、I−L特性を改善させることができる。 Further, in the present embodiment, in the LD chips 10 and 10A, the heat radiation path inside the emitter corresponding to half of the electrode width between the emitters can be equal to or longer than the emitter width (formula (3) above). . That is, the electrode width (W1) between the emitters can be made twice or more the emitter width (We, We ′). Thereby, the distance between emitters can be ensured and the heat radiation path inside an emitter can be ensured appropriately. Therefore, thermal crosstalk between a plurality of emitters that are driven in the same manner can be more appropriately suppressed, and the IL characteristic can be improved.
また、本実施形態において、LDチップ10、10Aは、発光部15a、15bの幅の合計が、半導体層12の第1面の幅の10%以上の長さを有する、エミッタ幅の広い(ブロードエリアの)マルチモードの製品とすることができる(上記(4)式)。
例えばプロジェクタ用途のLDでは、複数のエミッタの独立駆動は要求されず、より高い出力が要求される。そして、高出力であるほど、端面での光密度を下げるためにエミッタの幅は広く設定される。また、高出力であるほど投入電力は大きくなるため、エミッタからの発熱は大きくなる。したがって、このようなマルチモードの高出力の製品では、放熱経路を適切に確保することが重要となる。
In this embodiment, the LD chips 10 and 10A have a wide emitter width in which the total width of the
For example, in an LD for projector use, independent driving of a plurality of emitters is not required, and higher output is required. And the higher the output, the wider the emitter width is set to reduce the light density at the end face. Also, the higher the output, the higher the input power, and the greater the heat generated from the emitter. Therefore, in such a multi-mode high-power product, it is important to appropriately secure a heat dissipation path.
一方で、例えばプリンタ用の光源などに用いられるマルチビームLDは、小さなスポット径が要求される製品であるため、エミッタの幅は数μmと狭いシングルモードの製品である。シングルモードの製品では、エミッタ幅の合計は、半導体層の幅に対して最大でも5%程度である。このようなシングルモードの製品の場合、低出力であるため、発熱は小さく、電極での放熱経路の大小は特性に大きな影響を与えない。
本実施形態では、エミッタ幅が広い(ブロードエリアの)マルチモードの製品において、放熱経路を適切に確保し、より望ましいI−L特性の改善効果を得ることができる。
On the other hand, a multi-beam LD used for a light source for a printer, for example, is a product that requires a small spot diameter, and thus is a single-mode product with a narrow emitter width of several μm. In a single mode product, the total emitter width is about 5% at most with respect to the width of the semiconductor layer. In the case of such a single mode product, since the output is low, the heat generation is small, and the size of the heat radiation path at the electrode does not have a great influence on the characteristics.
In the present embodiment, in a multi-mode product having a wide emitter width (broad area), it is possible to appropriately secure a heat dissipation path and obtain a more desirable IL characteristic improvement effect.
(変形例)
上記実施形態においては、LDチップは、2つの発光部を備える場合について説明したが、発光部は3つ以上であってもよい。ただし、3つ以上の発光部は、それぞれ電気的に接続された構成であるものとする。
図7は、3エミッタのLDチップ10Bの構成例を示す断面図である。
LDチップ10Bは、3つの発光部15a〜15cを備える。この場合、第1方向において最も外側に配置された発光部15a、15cの外端部よりも外側の部分が、それぞれ上述した第1部分13aとなる。また、最も外側に配置された発光部15aの内端部と、隣接する発光部15bの外端部との間、および、最も外側に配置された発光部15cの内端部と、隣接する発光部15bの外端部との間が、それぞれ上述した第2部分13bとなる。この場合にも、図1および図2に示す2エミッタの場合と同様の効果が得られる。
(Modification)
In the embodiment described above, the LD chip is described as including two light emitting units, but the number of light emitting units may be three or more. However, the three or more light emitting units are configured to be electrically connected to each other.
FIG. 7 is a cross-sectional view showing a configuration example of a three-
The
また、上記実施形態においては、複数のエミッタの幅がすべて同一である場合について説明したが、各エミッタの幅は異なっていてもよい。つまり、図1および図2において、発光部15aの幅Weと、発光部15bの幅We´とは異なっていてもよい。さらに、図7において、発光部15aの幅Weと、発光部15bの幅We´と、発光部15cの幅We″とは、それぞれ異なっていてもよい。
また、エミッタの幅が広いほど、エミッタからの発熱は大きくなるため、エミッタの幅に応じてエミッタ外側の電極幅(W2、W2´)を設定してもよい。つまり、エミッタの幅が広いほどエミッタ外側の電極幅を広く設定してもよい。
Moreover, although the case where all the width | variety of several emitter was the same was demonstrated in the said embodiment, the width | variety of each emitter may differ. That is, in FIG. 1 and FIG. 2, the width We of the
Further, since the heat generated from the emitter increases as the width of the emitter increases, the electrode width (W2, W2 ′) outside the emitter may be set according to the width of the emitter. That is, the electrode width outside the emitter may be set wider as the emitter width is wider.
さらに、上記実施形態においては、LDチップは、発光部に電流を集中して注入するために、半導体層12にリッジ構造を有する電流狭窄部を備えていてもよい。
図8は、リッジ構造を有する電流狭窄部を備えるLDチップ10Cの構成例を示す断面図である。この図8に示すLDチップ10Cは、リッジ構造17を備える点を除いては、図1に示すLDチップ10と同様の構成を有する。リッジ構造を有する場合においても、電極が放熱経路となることから、図1に示すリッジ構造を有しない場合と同様の効果が得られる。
Further, in the above-described embodiment, the LD chip may include a current confinement portion having a ridge structure in the
FIG. 8 is a cross-sectional view illustrating a configuration example of an
さらにまた、上記実施形態においては、半導体基板11をGaAs基板とする場合について説明したが、これに限定されるものではない。例えば、半導体基板11は、InP基板であってもよいし、GaN基板であってもよいし、Si基板であってもよい。半導体基板11の材質は、発光波長に応じて適宜選択することができる。
また、本実施形態では、LDチップ10の第1面と第2面とが平行に配置している場合について説明したが、第1面と第2面とは、平行に配置していなくてもよい。例えば、第2面は、第1面に対して垂直な面であってもよい。
In the above embodiment, the
In the present embodiment, the case where the first surface and the second surface of the
10…LDチップ、11…半導体基板、12…半導体層、13…p側電極(第1電極)、13a…第1部分、13b…第2部分、14…n側電極(第2電極)、15a,15b…発光部、16…絶縁膜、17…リッジ構造、20…サブマウント
DESCRIPTION OF
Claims (5)
前記半導体基板の前記第1面上に形成された半導体層と、
前記半導体層内に、それぞれ第1方向に離間して配置され、それぞれ電気的に接続された複数の発光部と、
前記半導体層上に形成された第1電極と、
前記半導体基板の前記第2面上に形成された第2電極と、を備え、
前記第1電極は、
前記第1方向において最も外側に配置された前記発光部の外端部よりも外側の第1部分と、
前記最も外側に配置された前記発光部の内端部と、隣接する前記発光部の外端部との間の第2部分と、を有し、
前記第1方向において、前記第1部分の幅は、前記第2部分の幅の半分以上の長さを有することを特徴とする半導体発光素子。 A semiconductor substrate having a first surface and a second surface;
A semiconductor layer formed on the first surface of the semiconductor substrate;
A plurality of light emitting units disposed in the semiconductor layer and spaced apart from each other in the first direction, and electrically connected to each other;
A first electrode formed on the semiconductor layer;
A second electrode formed on the second surface of the semiconductor substrate,
The first electrode is
A first portion on the outer side of the outer end portion of the light emitting unit disposed on the outermost side in the first direction;
A second portion between an inner end portion of the light emitting portion disposed on the outermost side and an outer end portion of the adjacent light emitting portion;
In the first direction, the width of the first portion is not less than half the width of the second portion.
前記第1部分は、前記第1発光部の外端部および前記第2発光部の外端部よりもそれぞれ外側に配置されていることを特徴とする請求項1に記載の半導体発光素子。 The plurality of light emitting units include a first light emitting unit and a second light emitting unit, which are disposed on the outermost side in the first direction,
2. The semiconductor light emitting device according to claim 1, wherein the first portion is disposed outside an outer end portion of the first light emitting portion and an outer end portion of the second light emitting portion.
5. The device according to claim 1, wherein, in the first direction, a total width of the plurality of light emitting units has a length of 10% or more of a width of the first surface of the semiconductor layer. The semiconductor light emitting device according to item.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018103385A JP7286918B2 (en) | 2018-05-30 | 2018-05-30 | semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018103385A JP7286918B2 (en) | 2018-05-30 | 2018-05-30 | semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019207966A true JP2019207966A (en) | 2019-12-05 |
JP7286918B2 JP7286918B2 (en) | 2023-06-06 |
Family
ID=68766986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018103385A Active JP7286918B2 (en) | 2018-05-30 | 2018-05-30 | semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7286918B2 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4751711A (en) * | 1985-08-16 | 1988-06-14 | Spectra Diode Laboratories, Inc. | Asymmetric offset stripe laser for emission in a single lobe |
JPH02103987A (en) * | 1988-07-22 | 1990-04-17 | Nec Corp | Semiconductor laser-array device |
JPH11220208A (en) * | 1998-02-02 | 1999-08-10 | Mitsubishi Electric Corp | Semiconductor laser diode |
JP2001267690A (en) * | 2000-03-17 | 2001-09-28 | Fuji Photo Film Co Ltd | Semiconductor laser element and laser device |
JP2004172452A (en) * | 2002-11-21 | 2004-06-17 | Nichia Chem Ind Ltd | Monolithic semiconductor laser array and its manufacturing method |
JP2007173772A (en) * | 2005-11-28 | 2007-07-05 | Mitsubishi Electric Corp | Array type semiconductor laser device |
WO2011074262A1 (en) * | 2009-12-18 | 2011-06-23 | 三菱電機株式会社 | Laser module |
JP2017059620A (en) * | 2015-09-15 | 2017-03-23 | ウシオ電機株式会社 | Semiconductor laser element and manufacturing method for semiconductor laser device |
-
2018
- 2018-05-30 JP JP2018103385A patent/JP7286918B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4751711A (en) * | 1985-08-16 | 1988-06-14 | Spectra Diode Laboratories, Inc. | Asymmetric offset stripe laser for emission in a single lobe |
JPH02103987A (en) * | 1988-07-22 | 1990-04-17 | Nec Corp | Semiconductor laser-array device |
JPH11220208A (en) * | 1998-02-02 | 1999-08-10 | Mitsubishi Electric Corp | Semiconductor laser diode |
JP2001267690A (en) * | 2000-03-17 | 2001-09-28 | Fuji Photo Film Co Ltd | Semiconductor laser element and laser device |
JP2004172452A (en) * | 2002-11-21 | 2004-06-17 | Nichia Chem Ind Ltd | Monolithic semiconductor laser array and its manufacturing method |
JP2007173772A (en) * | 2005-11-28 | 2007-07-05 | Mitsubishi Electric Corp | Array type semiconductor laser device |
WO2011074262A1 (en) * | 2009-12-18 | 2011-06-23 | 三菱電機株式会社 | Laser module |
JP2017059620A (en) * | 2015-09-15 | 2017-03-23 | ウシオ電機株式会社 | Semiconductor laser element and manufacturing method for semiconductor laser device |
Also Published As
Publication number | Publication date |
---|---|
JP7286918B2 (en) | 2023-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8897328B2 (en) | Semiconductor laser apparatus and method for manufacturing same | |
JP7220751B2 (en) | Edge-emitting laser bar | |
JP2006313907A (en) | Heat dissipation structure and light emitting device assembly including the same | |
JP6160141B2 (en) | Semiconductor laser device | |
JP5259166B2 (en) | Semiconductor laser device | |
KR101517277B1 (en) | Multi-beam semiconductor laser apparatus | |
JP5103008B2 (en) | Semiconductor laser device and semiconductor laser device | |
JP4697488B2 (en) | Multi-beam semiconductor laser | |
US9692204B2 (en) | Semiconductor laser element and method of making semiconductor laser device | |
JP4342495B2 (en) | Semiconductor laser device | |
JP5380135B2 (en) | Multi-beam semiconductor laser device | |
JP2010010509A (en) | Semiconductor laser device | |
JP7286918B2 (en) | semiconductor light emitting device | |
JP2006303299A (en) | Semiconductor laser | |
JP2009004760A (en) | Semiconductor laser device | |
TW202118094A (en) | Semiconductor light-emitting element comprising a semiconductor substrate, a semiconductor layer formed on a first surface of the semiconductor substrate, light-emitting parts disposed in the semiconductor layer, and first and second electrodes | |
CN112701559A (en) | Semiconductor light emitting element | |
JP2013179210A (en) | Array type semiconductor laser device and manufacturing method thereof | |
JP2017079285A (en) | Laser light source device | |
JP2006013038A (en) | Semiconductor laser array device | |
JP2019129219A (en) | Semiconductor laser element and semiconductor laser device | |
JP2002232063A (en) | Semiconductor laser device and light pickup device | |
JP2004071808A (en) | Semiconductor laser equipment | |
JP2007013044A (en) | Light emitting device | |
JP2010129762A (en) | Semiconductor laser element and semiconductor laser device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20200915 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220926 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20221129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230228 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20230228 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20230307 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20230314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230508 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7286918 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |