JP2019129219A - Semiconductor laser element and semiconductor laser device - Google Patents

Semiconductor laser element and semiconductor laser device Download PDF

Info

Publication number
JP2019129219A
JP2019129219A JP2018009598A JP2018009598A JP2019129219A JP 2019129219 A JP2019129219 A JP 2019129219A JP 2018009598 A JP2018009598 A JP 2018009598A JP 2018009598 A JP2018009598 A JP 2018009598A JP 2019129219 A JP2019129219 A JP 2019129219A
Authority
JP
Japan
Prior art keywords
ridge
ridge portion
semiconductor laser
light emitting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018009598A
Other languages
Japanese (ja)
Inventor
瀧川 信一
Shinichi Takigawa
信一 瀧川
篤範 持田
Atsunori Mochida
篤範 持田
裕幸 萩野
Hiroyuki Hagino
裕幸 萩野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2018009598A priority Critical patent/JP2019129219A/en
Publication of JP2019129219A publication Critical patent/JP2019129219A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

To provide a semiconductor laser element, and the like, capable of restraining warpage incident to temperature change, while securing bond strength with a support substrate.SOLUTION: A semiconductor laser element 1 includes a board 10, and a laminate structure 20 consisting of a first conductivity type layer, an active layer and a second conductivity type layer, the second conductivity type layer includes multiple first ridges (light emission ridge R) becoming a current injection path to the active layer, and a second ridge (dummy ridge S) provided at a position adjacent to at least one first ridge out of the multiple first ridges, and does not become the current injection path to the active layer. A second metal layer (pad electrode 50) formed continuously above the multiple first ridge and the second ridge is thicker than a first metal layer formed on the underside of the board 10, and on the end side ridge located at the end out of the multiple second ridges, a first portion separated from the first ridge has an area smaller than that of a second portion close to the first ridge.SELECTED DRAWING: Figure 1

Description

本開示は、半導体レーザ素子及び半導体レーザ装置に関する。   The present disclosure relates to a semiconductor laser device and a semiconductor laser device.

半導体レーザ素子は、長寿命、高効率及び小型等のメリットがあるため、プロジェクタ又はディスプレイ等の画像表示装置をはじめとして様々な用途の光源として利用されている。近年、レーザ加工装置の光源として、光出力が1ワットを超えるワット級の大出力の半導体レーザ素子の研究開発が行われている。   Since semiconductor laser elements have advantages such as long life, high efficiency, and small size, they are used as light sources for various applications including image display devices such as projectors and displays. In recent years, research and development of a high-power semiconductor laser element of a watt class exceeding 1 watt as a light source of a laser processing apparatus has been performed.

半導体レーザ素子では、エミッタ(発光部)に電流を注入することによってレーザ光が生成されるが、電流分布の均一性及び光分布制御等の観点から、エミッタ幅の上限は、数十μm程度である。一方、1つのエミッタから大出力のレーザ光を出射させると、レーザ光が出射する前端面の光密度が高くなりすぎて、前端面にCOD(Catastrophic Optical Damage)が発生するおそれがある。そこで、大出力でレーザ光を出射させるために、複数のエミッタが集積されたレーザアレイ(マルチエミッタ)構造を有する半導体レーザ素子が提案されている。   In the semiconductor laser device, laser light is generated by injecting current into the emitter (light emitting portion), but the upper limit of the emitter width is about several tens of μm from the viewpoint of uniformity of current distribution and control of light distribution. is there. On the other hand, when high-power laser light is emitted from one emitter, the optical density of the front end surface from which the laser light is emitted becomes too high, and there is a possibility that COD (Catalytic Optical Damage) occurs on the front end surface. Therefore, a semiconductor laser device having a laser array (multi-emitter) structure in which a plurality of emitters are integrated has been proposed in order to emit laser light with high output.

このようなレーザアレイ構造を有する従来の半導体レーザ素子が特許文献1に開示されている。図13に、特許文献1に開示された従来の半導体レーザ素子100の断面構造を示す。   Patent Document 1 discloses a conventional semiconductor laser device having such a laser array structure. FIG. 13 shows a cross-sectional structure of a conventional semiconductor laser device 100 disclosed in Patent Document 1.

図13に示される従来の半導体レーザ素子100では、基板110上に、複数の半導体層からなる積層構造体120が形成されており、p側電極141とn側電極142とに電圧が印加さることで積層構造体120に電流が流れる。このとき、積層構造体120において、n型クラッド層121及びp型クラッド層126から供給された電子及び正孔は、活性層123で再結合し、誘導放出による光増幅と素子の両端面による反射(共振)とによってレーザ発振し、レーザ光となって出射する。半導体レーザ素子100はリッジ部Rを有するので、電子と正孔の供給は、リッジ部Rの直下で行われる。リッジ部Rを有するリッジストライプ型の半導体レーザ素子100では、電子及び正孔と光とがリッジ部Rの直下に閉じ込められるので、レーザ発振の低閾値化とレーザビームの横モード制御とを行うことができる。   In the conventional semiconductor laser device 100 shown in FIG. 13, a laminated structure 120 composed of a plurality of semiconductor layers is formed on a substrate 110, and a voltage is applied to the p-side electrode 141 and the n-side electrode 142. Current flows in the stacked structure 120. At this time, electrons and holes supplied from the n-type cladding layer 121 and the p-type cladding layer 126 in the stacked structure 120 are recombined in the active layer 123, and are amplified by stimulated emission and reflected by both end faces of the device. The laser is oscillated by (resonance) and emitted as laser light. Since the semiconductor laser device 100 has the ridge portion R, the supply of electrons and holes is performed directly below the ridge portion R. In the ridge stripe semiconductor laser device 100 having the ridge portion R, electrons, holes, and light are confined immediately below the ridge portion R, so that the threshold value of the laser oscillation is lowered and the transverse mode control of the laser beam is performed. Can.

レーザアレイ構造を有する半導体レーザ素子100では、複数のエミッタに対応して複数のリッジ部Rが並んでいる。図13に示される半導体レーザ素子100では、隣り合うリッジ部Rの間にダミーリッジ部Sが設けられている。ダミーリッジ部Sには絶縁膜130が存在するため、p側電極141からの電流が活性層123に注入されない。このため、ダミーリッジ部Sの直下の活性層123は発光しない。   In the semiconductor laser device 100 having the laser array structure, a plurality of ridge portions R are arranged corresponding to a plurality of emitters. In the semiconductor laser device 100 shown in FIG. 13, a dummy ridge portion S is provided between adjacent ridge portions R. Since the insulating film 130 exists in the dummy ridge portion S, the current from the p-side electrode 141 is not injected into the active layer 123. Therefore, the active layer 123 immediately below the dummy ridge portion S does not emit light.

このように、活性層123への電流注入機能を有する本来のリッジ部R(発光リッジ部R)の間に、活性層123への電流注入機能を有しないダミーリッジ部Sを設けることによって、発光リッジ部R及びダミーリッジ部Sを含めた全てのリッジ部についてリッジ間隔を狭めることができる。これにより、フェイスダウン方式によって半導体レーザ素子100をサブマウント等の支持基体に実装するときに、半導体レーザ素子100と支持基体との接触面積を大きくすることができる。この結果、サブマウントに実装した後に半導体レーザ素子100内に残留する歪みによって生じる応力を分散させることができる。   Thus, light emission is achieved by providing the dummy ridge portion S not having the current injection function to the active layer 123 between the original ridge portions R (light emission ridge portion R) having the current injection function to the active layer 123. The ridge spacing can be narrowed for all the ridges including the ridges R and the dummy ridges S. Thereby, when the semiconductor laser element 100 is mounted on a support base such as a submount by the face-down method, the contact area between the semiconductor laser element 100 and the support base can be increased. As a result, it is possible to disperse the stress caused by the distortion remaining in the semiconductor laser device 100 after mounting on the submount.

特開2007−073669号公報Japanese Patent Application Laid-Open No. 2007-073669

特許文献1に開示された半導体レーザ素子100のp側電極141は、発光リッジ部であるリッジ部Rとダミーリッジ部Sとに連続して形成されている。このため、フェイスダウン方式によって半導体レーザ素子100をサブマウントに実装したときに、このp側電極141は、サブマウントに接続されるパッド電極として機能する。   The p-side electrode 141 of the semiconductor laser device 100 disclosed in Patent Document 1 is formed continuously to the ridge portion R which is a light emitting ridge portion and the dummy ridge portion S. For this reason, when the semiconductor laser element 100 is mounted on the submount by the face-down method, the p-side electrode 141 functions as a pad electrode connected to the submount.

p側電極及びパッド電極は、金属材料で構成されるため、半導体材料で構成される半導体層とは線膨張係数が異なる。また、p側電極の厚さ、パッド電極の厚さ、又は、p側電極とパッド電極とを含めた電極の厚さは、n側電極の厚さと異なることが多く、具体的には、n側電極よりも厚くなっている。   Since the p-side electrode and the pad electrode are made of a metal material, the linear expansion coefficient is different from that of a semiconductor layer made of a semiconductor material. Further, the thickness of the p-side electrode, the thickness of the pad electrode, or the thickness of the electrode including the p-side electrode and the pad electrode is often different from the thickness of the n-side electrode, specifically, n It is thicker than the side electrode.

このため、温度上昇に伴ってp側電極及び/又はパッド電極と半導体層とが熱膨張すると、半導体レーザ素子全体が反ってしまう。半導体レーザ素子が反ってしまうと、その反り形状に従って、各発光リッジ部のエミッタ(発光点)が一直線上に並ばなくなる。この結果、レーザアレイ構造の半導体レーザ素子では、複数のレーザ光が一直線上に並ばなくなる。   For this reason, when the p-side electrode and / or the pad electrode and the semiconductor layer are thermally expanded as the temperature rises, the entire semiconductor laser element is warped. When the semiconductor laser element is warped, the emitters (light emitting points) of the respective light emitting ridge portions are not aligned on a straight line according to the warped shape. As a result, in the semiconductor laser element having the laser array structure, a plurality of laser beams are not aligned on a straight line.

ここで、レーザアレイ構造の半導体レーザ素子から出射する複数のレーザ光は、シリンドリカルレンズ等の光学素子を用いて集光等して結合される。このような光学素子は、一般的には、一直線上に並んだ複数のレーザ光を集光するように構成されている。   Here, the plurality of laser beams emitted from the semiconductor laser elements having the laser array structure are condensed and combined using an optical element such as a cylindrical lens. Such an optical element is generally configured to collect a plurality of laser beams arranged in a straight line.

したがって、半導体レーザ素子に反りが発生して複数のレーザ光が一直線上に並ばなくなると、複数のレーザ光と光学素子との結合効率が低下する。   Therefore, when the semiconductor laser element is warped and the plurality of laser beams are not aligned on a straight line, the coupling efficiency between the plurality of laser beams and the optical element is lowered.

一方、発光リッジ部であるリッジ部Rとダミーリッジ部Sとに連続して形成されるパッド電極(又はp側電極)を分離したり面積を小さくしすぎたりすると、半導体レーザ素子をサブマウントの支持基体に実装する際に、半導体レーザ素子のパッド電極と支持基体との接合強度が低下するおそれがある。   On the other hand, if the pad electrode (or p-side electrode) continuously formed on the ridge portion R and the dummy ridge portion S which are the light emitting ridge portion is separated or the area is made too small, the semiconductor laser device When mounted on the support base, the bonding strength between the pad electrode of the semiconductor laser element and the support base may be reduced.

本開示は、このような課題を解決するためになされたものであり、サブマウント等の支持基体との接合強度を確保しつつ、温度変化に伴う反りを抑制することができる半導体レーザ素子及び半導体レーザ装置を提供することを目的とする。   The present disclosure has been made to solve such a problem, and a semiconductor laser device and a semiconductor capable of suppressing warpage due to temperature change while securing the bonding strength with a support base such as a submount. It aims at providing a laser device.

上記目的を達成するために、本開示に係る半導体レーザ素子の一態様は、第1導電型基板と、前記第1導電型基板上に形成された第1導電型層と、前記第1導電型層上に形成された活性層と、前記活性層上に形成された第2導電型層と、を備え、前記第1導電型基板、前記第1導電型層、前記活性層及び前記第2導電型層からなる積層構造体は、共振器端面となる対向する一対の端面を備え、前記第2導電型層は、前記一対の端面と直交する方向に長手方向を有し、且つ前記活性層への電流注入路となる複数の第1リッジ部と、前記一対の端面と直交する方向に長手方向を有し、且つ前記活性層への電流注入路とはならない複数の第2リッジ部と、を備え、前記複数の第2リッジ部には、少なくとも前記複数の第1リッジ部の両端側に設けられた端側リッジ部が含まれており、前記第1導電型基板に下面には、第1金属層が形成され、前記複数の第1リッジ部と前記複数の第2リッジ部との上には、第2金属層が連続して形成され、前記第2金属層は、前記第1金属層よりも厚く、且つ前記端側リッジ部上において、前記第1リッジ部から離れている第1部分が、前記第1リッジ部に近い第2部分より、面積が小さい。   In order to achieve the above object, one aspect of a semiconductor laser device according to the present disclosure includes a first conductive type substrate, a first conductive type layer formed on the first conductive type substrate, and the first conductive type An active layer formed on the layer, and a second conductive type layer formed on the active layer, wherein the first conductive type substrate, the first conductive type layer, the active layer, and the second conductive type The laminated structure formed of the mold layer has a pair of opposing end faces to be resonator end faces, and the second conductivity type layer has a longitudinal direction in a direction orthogonal to the pair of end faces, and to the active layer A plurality of first ridges serving as a current injection path, and a plurality of second ridges having a longitudinal direction in a direction orthogonal to the pair of end faces and not serving as a current injection path to the active layer; The plurality of second ridge portions are provided at least at both ends of the plurality of first ridge portions. And a first metal layer is formed on the lower surface of the first conductive type substrate, and the plurality of first ridge portions and the plurality of second ridge portions are formed on the lower surface of the first conductivity type substrate. A second metal layer is continuously formed, and the second metal layer is thicker than the first metal layer, and on the end side ridge portion, a first portion separated from the first ridge portion is The area is smaller than that of the second portion close to the first ridge portion.

また、本開示に係る半導体レーザ装置の一態様は、上記の半導体レーザ素子と、サブマウントと、を備え、前記半導体レーザ素子は、前記第1リッジ部側及び前記第2リッジ部側が前記サブマウントに接合されている。   Further, one aspect of a semiconductor laser device according to the present disclosure includes the above-described semiconductor laser device and a submount, and the semiconductor laser device is configured such that the first ridge portion side and the second ridge portion side are the submount Bonded to.

サブマウント等の支持基体との接合強度を確保しつつ、温度変化に伴う反りを抑制することができる半導体レーザ素子及び半導体レーザ装置を実現することができる。   It is possible to realize a semiconductor laser element and a semiconductor laser device that can suppress warping due to a temperature change while securing a bonding strength with a support base such as a submount.

実施の形態に係る半導体レーザ素子の斜視図である。1 is a perspective view of a semiconductor laser device according to an embodiment. 図1において、パッド電極を省略した状態の半導体レーザ素子の斜視図である。FIG. 2 is a perspective view of the semiconductor laser device with the pad electrode omitted in FIG. 実施の形態に係る半導体レーザ素子の上面図である。It is a top view of the semiconductor laser device according to the embodiment. 図1のIV−IV線における実施の形態に係る半導体レーザ素子の断面図である。It is sectional drawing of the semiconductor laser element which concerns on embodiment in the IV-IV line of FIG. 図5の(a)は、実施の形態に係る半導体レーザ素子の拡大上面図であり、図5の(b)は、同半導体レーザ素子の拡大断面図である。(A) of FIG. 5 is an enlarged top view of the semiconductor laser device according to the embodiment, and (b) of FIG. 5 is an enlarged cross-sectional view of the same semiconductor laser device. 実施の形態に係る半導体レーザ装置の断面図である。FIG. 1 is a cross-sectional view of a semiconductor laser device according to an embodiment. 実施の形態における半導体レーザ素子の端側リッジ部周辺の拡大上面図である。It is an enlarged top view of the periphery of the end side ridge portion of the semiconductor laser device in the embodiment. 比較例の半導体レーザ素子の端側リッジ部周辺の拡大上面図である。It is an enlarged top view of the periphery of the end side ridge part of the semiconductor laser device of the comparative example. 変形例1に係る半導体レーザ素子の斜視図である。6 is a perspective view of a semiconductor laser device according to Modification 1. FIG. 変形例2に係る半導体レーザ素子の斜視図である。10 is a perspective view of a semiconductor laser device according to Modification 2. FIG. 変形例3に係る半導体レーザ素子の斜視図である。10 is a perspective view of a semiconductor laser element according to Modification 3. FIG. 変形例4に係る半導体レーザ素子の斜視図である。10 is a perspective view of a semiconductor laser device according to Modification 4. FIG. 特許文献1に開示された従来の半導体レーザ素子の断面図である。FIG. 1 is a cross-sectional view of a conventional semiconductor laser device disclosed in Patent Document 1;

以下、本開示の実施の形態について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、並びに、ステップ(工程)及びステップの順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。   Hereinafter, embodiments of the present disclosure will be described with reference to the drawings. Each embodiment described below shows one specific example of the present disclosure. Accordingly, the numerical values, shapes, materials, components, arrangement positions and connection forms of the components, steps (steps) and order of steps, etc. shown in the following embodiments are merely examples and limit the present disclosure. It is not the main point to do. Therefore, among the components in the following embodiments, components that are not described in the independent claims indicating the highest concept of the present disclosure are described as optional components.

また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺などは必ずしも一致していない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。   Each figure is a mimetic diagram and is not necessarily illustrated strictly. Therefore, the scale and the like do not necessarily match in each figure. In the drawings, substantially the same components are denoted by the same reference numerals, and redundant description will be omitted or simplified.

(実施の形態)
まず、実施の形態に係る半導体レーザ素子1の構成について、図1〜図4を用いて説明する。図1は、実施の形態に係る半導体レーザ素子1の斜視図である。図2は、図1において、パッド電極50を省略した状態の同半導体レーザ素子1の斜視図である。図3は、同半導体レーザ素子1の上面図である。図4は、図1のIV−IV線における同半導体レーザ素子の断面図である。
Embodiment
First, the configuration of the semiconductor laser device 1 according to the embodiment will be described with reference to FIGS. FIG. 1 is a perspective view of a semiconductor laser device 1 according to an embodiment. FIG. 2 is a perspective view of the semiconductor laser device 1 with the pad electrode 50 omitted in FIG. FIG. 3 is a top view of the semiconductor laser device 1. 4 is a cross-sectional view of the semiconductor laser device taken along line IV-IV in FIG.

図1〜図4に示すように、半導体レーザ素子1は、基板10と、基板10の上に形成された積層構造体20と、積層構造体20を覆う絶縁層30と、積層構造体20に電流を注入するための第1電極41及び第2電極42と、パッド電極50とを備える。本実施の形態において、半導体レーザ素子1は、窒化物半導体材料によって構成された窒化物半導体レーザ素子である。   As shown in FIGS. 1 to 4, the semiconductor laser device 1 includes a substrate 10, a stacked structure 20 formed on the substrate 10, an insulating layer 30 covering the stacked structure 20, and the stacked structure 20. A first electrode 41 and a second electrode 42 for injecting a current, and a pad electrode 50 are provided. In the present embodiment, the semiconductor laser element 1 is a nitride semiconductor laser element made of a nitride semiconductor material.

基板10は、例えば、GaNやSiC等の半導体基板又はサファイア基板である。基板10の厚さは、一例として、50μm〜120μmである。本実施の形態において、基板10は、第1導電型基板である。具体的には、基板10として、厚さが100μmの単結晶のn型GaN基板を用いている。   The substrate 10 is, for example, a semiconductor substrate such as GaN or SiC or a sapphire substrate. The thickness of the substrate 10 is, for example, 50 μm to 120 μm. In the present embodiment, the substrate 10 is a first conductivity type substrate. Specifically, a single crystal n-type GaN substrate with a thickness of 100 μm is used as the substrate 10.

積層構造体20は、半導体レーザ素子1の共振器長方向に対向する一対の第1端面20a及び第2端面20bを有する。一対の第1端面20a及び第2端面20bは、半導体レーザ素子1の素子端面である。一対の第1端面20a及び第2端面20bは、レーザ光の共振器端面であり、レーザ発振における反射面(鏡)の役割を担う。本実施の形態において、第1端面20aは、レーザ光が出射する前端面であり、第2端面20bは、第1端面20aとは反対側の素子端面である後端面である。第1端面20a及び第2端面20bは、例えば劈開により形成された劈開面である。積層構造体20の共振器長方向の長さ(つまり半導体レーザ素子1の長さ)は、例えば0.8〜4mmであり、本実施の形態では、2mmとしている。   The laminated structure 20 has a pair of first end face 20 a and second end face 20 b opposed in the cavity length direction of the semiconductor laser device 1. The pair of first end faces 20 a and the second end face 20 b are device end faces of the semiconductor laser device 1. The pair of first end faces 20a and the second end face 20b are resonator end faces of the laser light, and play a role of a reflection surface (mirror) in laser oscillation. In the present embodiment, the first end face 20a is a front end face from which laser light is emitted, and the second end face 20b is a rear end face which is an element end face on the opposite side to the first end face 20a. The first end surface 20a and the second end surface 20b are cleavage surfaces formed by cleavage, for example. The length in the cavity length direction of the multilayer structure 20 (that is, the length of the semiconductor laser 1) is, for example, 0.8 to 4 mm, and is 2 mm in the present embodiment.

なお、図示しないが、第1端面20a及び第2端面20bには、反射率を制御する端面コート膜として、誘電体多層膜で構成された反射膜が形成されている。具体的には、第1端面20aには、低反射率の反射膜が形成され、第2端面20bには、高反射率の反射膜が形成されている。   Although not shown, a reflective film made of a dielectric multilayer film is formed on the first end face 20a and the second end face 20b as an end face coat film for controlling the reflectance. Specifically, a reflective film having a low reflectivity is formed on the first end face 20a, and a reflective film having a high reflectivity is formed on the second end face 20b.

積層構造体20は、半導体材料によって構成された半導体積層体であり、第1導電型の第1クラッド層21と、第1クラッド層21上に形成された活性層23と、活性層23上に形成された第2導電型の第2クラッド層26とを備える。第1クラッド層21、活性層23及び第2クラッド層26は、例えば、窒化物半導体からなる。   The stacked structure 20 is a semiconductor stacked body made of a semiconductor material, and includes a first conductivity type first cladding layer 21, an active layer 23 formed on the first cladding layer 21, and an active layer 23. And a second cladding layer 26 of the second conductivity type formed. The first cladding layer 21, the active layer 23, and the second cladding layer 26 are made of, for example, a nitride semiconductor.

本実施の形態において、積層構造体20は、さらに、第1ガイド層22と、第2ガイド層24と、電子障壁層25と、コンタクト層27とを備える。具体的には、積層構造体20は、基板10の上に、第1クラッド層21と、第1ガイド層22と、活性層23と、第2ガイド層24と、電子障壁層25と、第2クラッド層26と、コンタクト層27とがこの順に積層された積層体である。なお、積層構造体20の層構造を構成する層は、上記の層に限定されるものではなく、上記の層に加えて、歪緩和層等が形成されていてもよい。   In the present embodiment, the laminated structure 20 further includes a first guide layer 22, a second guide layer 24, an electron barrier layer 25, and a contact layer 27. Specifically, the stacked structure 20 includes a first cladding layer 21, a first guide layer 22, an active layer 23, a second guide layer 24, an electron barrier layer 25, The second clad layer 26 and the contact layer 27 are stacked in this order. In addition, the layer which comprises the layer structure of the laminated structure 20 is not limited to said layer, In addition to said layer, the strain relief layer etc. may be formed.

第1クラッド層21は、基板10の上に形成されている。第1クラッド層21は、第1導電型の半導体材料によって構成された第1導電型層である。例えば、第1クラッド層21は、不純物がドープされたn型のAlGaN(0<x<1)等の窒化物半導体材料によって構成されたn型クラッド層である。本実施の形態において、第1クラッド層21は、n−AlGaNによって構成されている。なお、第1クラッド層21の厚さは、0.5μm以上であるとよい。 The first cladding layer 21 is formed on the substrate 10. The first cladding layer 21 is a first conductivity type layer made of a semiconductor material of a first conductivity type. For example, the first cladding layer 21 is an n-type cladding layer made of a nitride semiconductor material such as n-type Al x GaN (0 <x <1) doped with an impurity. In the present embodiment, the first cladding layer 21 is composed of n-AlGaN. The thickness of the first cladding layer 21 is preferably 0.5 μm or more.

第1ガイド層22は、第1クラッド層21の上に形成されている。第1ガイド層22は、n側に形成されたn側ガイド層である。例えば、第1ガイド層22は、不純物を意図的にドープしないアンドープ又は不純物がドープされたn型のInGaN(0≦x<1)等の窒化物半導体材料によって構成されている。本実施の形態において、第1ガイド層22は、n−GaNによって構成されている。第1ガイド層22は、単層及び複数層のいずれであってもよいが、第1ガイド層22のトータル厚さは、0.2μm以上であるとよい。 The first guide layer 22 is formed on the first cladding layer 21. The first guide layer 22 is an n-side guide layer formed on the n-side. For example, the first guide layer 22 is made of a nitride semiconductor material such as n-type In x GaN (0 ≦ x <1) or the like which is not intentionally doped with an impurity or undoped. In the present embodiment, the first guide layer 22 is made of n-GaN. The first guide layer 22 may be either a single layer or a plurality of layers, but the total thickness of the first guide layer 22 is preferably 0.2 μm or more.

活性層23(発光層)は、第1ガイド層22の上に形成されている。活性層23は、例えば、単層又は複数層の窒化物半導体材料によって構成されている。具体的には、活性層23は、InGaN(0<x<1)及び/又はAlInGaN(x,y≧1)によって構成された量子井戸構造である。本実施の形態において、活性層23は、InGaN量子井戸構造である。 The active layer 23 (light emitting layer) is formed on the first guide layer 22. The active layer 23 is made of, for example, a single layer or multiple layers of nitride semiconductor material. Specifically, the active layer 23 is a quantum well structure formed of In x GaN (0 <x <1) and / or Al x In y GaN (x, y 1 1). In the present embodiment, the active layer 23 is an InGaN quantum well structure.

第2ガイド層24は、活性層23の上に形成されている。第2ガイド層24は、p側に形成されたp側ガイド層である。例えば、第2ガイド層24は、アンドープ又はn型のInGaN(0≦x<1)等の窒化物半導体材料によって構成されている。本実施の形態において、第2ガイド層24は、u−GaNによって構成されている。第2ガイド層24は、単層及び複数層のいずれであってもよいが、第2ガイド層24のトータル厚さは、0.05μm以上であるとよい。 The second guide layer 24 is formed on the active layer 23. The second guide layer 24 is a p-side guide layer formed on the p side. For example, the second guide layer 24 is made of a nitride semiconductor material such as undoped or n-type In x GaN (0 ≦ x <1). In the present embodiment, the second guide layer 24 is made of u-GaN. The second guide layer 24 may be either a single layer or a plurality of layers, but the total thickness of the second guide layer 24 is preferably 0.05 μm or more.

電子障壁層25、第2クラッド層26及びコンタクト層27は、第1導電型とは異なる導電型である第2導電型の半導体材料からなる第2導電型層である。本実施の形態において、第2導電型はp型である。   The electron barrier layer 25, the second cladding layer 26, and the contact layer 27 are second conductivity type layers made of a second conductivity type semiconductor material having a conductivity type different from the first conductivity type. In the present embodiment, the second conductivity type is p-type.

電子障壁層25は、第2ガイド層24の上に形成されている。例えば、電子障壁層25は、不純物がドープされたp型のAlGaN(0≦x<1)等の窒化物半導体材料によって構成されたp型電子障壁層である。本実施の形態において、電子障壁層25は、p−AlGaNによって構成されている。なお、電子障壁層25の厚さは、1〜50μmであるとよい。 The electron barrier layer 25 is formed on the second guide layer 24. For example, the electron barrier layer 25 is a p-type electron barrier layer made of a nitride semiconductor material such as p-type Al x GaN (0 ≦ x <1) doped with an impurity. In the present embodiment, the electron barrier layer 25 is made of p-AlGaN. The thickness of the electron barrier layer 25 is preferably 1 to 50 μm.

第2クラッド層26は、電子障壁層25の上に形成されている。例えば、第2クラッド層26は、p型のAlGaN(0≦x<1)等の窒化物半導体材料によって構成されたp型クラッド層である。本実施の形態において、第2クラッド層26は、p−AlGaNによって構成されている。なお、第2クラッド層26の厚さは、0.3〜1μmであるとよい。 The second cladding layer 26 is formed on the electron barrier layer 25. For example, the second cladding layer 26 is a p-type cladding layer made of a nitride semiconductor material such as p-type Al x GaN (0 ≦ x <1). In the present embodiment, the second cladding layer 26 is made of p-AlGaN. The thickness of the second cladding layer 26 may be 0.3 to 1 μm.

コンタクト層27は、第2クラッド層26の上に形成されている。例えば、コンタクト層27は、p型の窒化物半導体材料によって構成されたp型コンタクト層である。本実施の形態において、コンタクト層27は、p型のGaNによって構成されている。   The contact layer 27 is formed on the second cladding layer 26. For example, the contact layer 27 is a p-type contact layer formed of a p-type nitride semiconductor material. In the present embodiment, the contact layer 27 is made of p-type GaN.

このように構成される積層構造体20は、リッジ部として発光リッジ部Rを有するリッジ導波路型構造を有する。本実施の形態において、積層構造体20は、複数の発光リッジ部Rによって構成されたレーザアレイ構造を有する。   The laminated structure 20 configured as described above has a ridge waveguide structure having a light emitting ridge portion R as a ridge portion. In the present embodiment, the multilayer structure 20 has a laser array structure constituted by a plurality of light emitting ridge portions R.

複数の発光リッジ部Rの各々は、活性層23への電流注入路となる本来のリッジ部となる第1リッジ部である。各発光リッジ部Rにより電流が活性層23に注入されることで活性層23が発光する。複数の発光リッジ部Rの各々は、一対の第1端面20a及び第2端面20bと直交する方向に長手方向を有する長尺形状である。具体的には、各発光リッジ部Rは、レーザ共振器長方向(レーザ光の発振方向)に沿って直線状に延在している。   Each of the plurality of light emitting ridge portions R is a first ridge portion serving as an original ridge portion serving as a current injection path to the active layer 23. The current is injected into the active layer 23 by each light emitting ridge portion R so that the active layer 23 emits light. Each of the plurality of light emitting ridge portions R has an elongated shape having a longitudinal direction in a direction orthogonal to the pair of first end surface 20a and second end surface 20b. Specifically, each light emitting ridge portion R extends linearly along the laser resonator length direction (laser light oscillation direction).

複数の発光リッジ部Rは、半導体レーザ素子1の幅方向(レーザ共振器長方向に直交する方向)の一方の端部側から他方の端部側に向かって、発光リッジ部R、発光リッジ部R、発光リッジ部R、・・・、発光リッジ部R、・・・、発光リッジ部Rn−2、発光リッジ部Rn−1、発光リッジ部Rの順で、n本形成されている(i=1〜n)。発光リッジ部Rの数は、例えば、2〜50本である。本実施の形態において、発光リッジ部Rは、等間隔に20本形成されている。 The plurality of light emitting ridges R is a light emitting ridge R 1 and a light emitting ridge from the one end side to the other end side in the width direction (the direction orthogonal to the laser resonator length direction) of the semiconductor laser device 1. part R 2, emitting ridges R 3, ···, emitting ridge R i, · · ·, emitting ridge R n-2, the light emitting ridge R n-1, in the order of the light emitting ridge R n, n This is formed (i = 1 to n). The number of light emitting ridges R is, for example, 2 to 50. In the present embodiment, 20 light emitting ridge portions R are formed at equal intervals.

さらに、積層構造体20は、他のリッジ部として複数のダミーリッジ部Sを有する。複数のダミーリッジ部Sの各々は、活性層23への電流注入路とはならない第2リッジ部である。つまり、ダミーリッジ部Sは、電流注入機能を有しない。複数のダミーリッジ部Sの各々は、発光リッジ部Rと同様に、一対の第1端面20a及び第2端面20bと直交する方向に長手方向を有する長尺形状である。具体的には、各ダミーリッジ部Sは、レーザ共振器長方向に沿って直線状に延在している。したがって、ダミーリッジ部Sは、発光リッジ部Rと平行に形成されている。   Furthermore, the stacked structure 20 has a plurality of dummy ridges S as another ridge. Each of the plurality of dummy ridge portions S is a second ridge portion which does not serve as a current injection path to the active layer 23. That is, the dummy ridge portion S has no current injection function. Like the light emitting ridge portion R, each of the plurality of dummy ridge portions S has a long shape having a longitudinal direction in a direction perpendicular to the pair of first end surfaces 20a and second end surfaces 20b. Specifically, each dummy ridge portion S extends linearly along the laser resonator length direction. Therefore, the dummy ridge portion S is formed in parallel with the light emitting ridge portion R.

また、ダミーリッジ部Sは、複数の発光リッジ部Rのうちの少なくとも一つの発光リッジ部Rに隣り合う位置に設けられている。半導体レーザ素子1の幅方向の両端に位置するダミーリッジ部Sを除いて、ダミーリッジ部Sは、複数の発光リッジ部Rのうちの少なくとも二つの発光リッジ部Rの間に設けられている。具体的には、両端以外のダミーリッジ部Sは、隣り合う2つの発光リッジ部Rの間に形成されている。本実施の形態において、両端以外のダミーリッジ部Sは、発光リッジ部Rに隣接して、かつ、隣り合う2つの発光リッジ部Rの間に1つずつ形成されている。   Further, the dummy ridge portion S is provided at a position adjacent to at least one light emitting ridge portion R of the plurality of light emitting ridge portions R. The dummy ridge portions S are provided between at least two light emitting ridge portions R of the plurality of light emitting ridge portions R, except for the dummy ridge portions S located at both ends in the width direction of the semiconductor laser element 1. Specifically, the dummy ridge portions S other than the both ends are formed between two adjacent light emitting ridge portions R. In the present embodiment, the dummy ridge portions S other than the both ends are formed one by one between the two adjacent light emitting ridge portions R adjacent to the light emitting ridge portion R.

複数のダミーリッジ部Sは、半導体レーザ素子1の幅方向の一方の端部から他方の端部に向かって、ダミーリッジ部S、ダミーリッジ部S、ダミーリッジ部S、・・・、ダミーリッジ部S、・・・、ダミーリッジ部Sn−2、ダミーリッジ部Sn−1、ダミーリッジ部Sの順で、(n+1)個形成されている(i=0〜n)。ダミーリッジ部Sは、積層構造体20の両端の各々に形成されており、発光リッジ部Rよりも1つ多く形成されている。本実施の形態において、発光リッジ部Rは、20本形成されているので、ダミーリッジ部Sは、21個形成されている。 The plurality of dummy ridges S are arranged from one end in the width direction of the semiconductor laser device 1 toward the other end, such as a dummy ridge S 0 , a dummy ridge S 1 , a dummy ridge S 2 ,. , Dummy ridges S i ,..., Dummy ridges S n−2 , dummy ridges S n−1 , and dummy ridges S n are formed in this order (i = 0 to n). ). The dummy ridge portion S is formed on each of both ends of the laminated structure 20, and is formed by one more than the light emitting ridge portion R. In the present embodiment, since 20 light emitting ridge portions R are formed, 21 dummy ridge portions S are formed.

なお、詳細は後述するが、半導体レーザ素子1の幅方向の両端に位置するダミーリッジ部Sは、複数に分割されている。本実施の形態では、両端に位置するダミーリッジ部Sは、それぞれ3つに分割されている。したがって、分割された3つのダミーリッジ部の各々を1本として数えると、ダミーリッジ部Sは、全体として、25本形成されている。   Although the details will be described later, the dummy ridge portions S located at both ends in the width direction of the semiconductor laser device 1 are divided into a plurality. In the present embodiment, the dummy ridge portions S located at both ends are each divided into three. Therefore, when each of the three divided dummy ridges is counted as one, 25 dummy ridges S are formed as a whole.

このように、発光リッジ部Rに加えてダミーリッジ部Sを設けることによって、半導体レーザ素子1をフェイスダウン方式によってサブマウント等の支持基体に実装するときに、半導体レーザ素子1と支持基体との接触面積を大きくすることができる。この結果、支持基体に実装した後に半導体レーザ素子1内に残留する歪みによって生じる応力を分散させることができる。これにより、発光リッジ部Rに応力が集中することを抑制することができる。また、ダミーリッジ部Sを設けることで、発光リッジ部Rで発生した熱をダミーリッジ部Sを介して支持基体に放熱させることもできる。   Thus, by providing the dummy ridge portion S in addition to the light emitting ridge portion R, when the semiconductor laser device 1 is mounted on a support base such as a submount by the face-down method, the semiconductor laser device 1 and the support base The contact area can be increased. As a result, it is possible to disperse the stress caused by the distortion remaining in the semiconductor laser device 1 after mounting on the support base. Thereby, concentration of stress on the light emitting ridge portion R can be suppressed. Further, by providing the dummy ridge portion S, the heat generated in the light emitting ridge portion R can be dissipated to the support base via the dummy ridge portion S.

発光リッジ部R及びダミーリッジ部Sは、積層構造体20の上部に形成されている。本実施の形態において、発光リッジ部R及びダミーリッジ部Sは、積層構造体20の第2導電型層に形成されている。   The light emitting ridge portion R and the dummy ridge portion S are formed on the top of the laminated structure 20. In the present embodiment, the light emitting ridge portion R and the dummy ridge portion S are formed in the second conductivity type layer of the laminated structure 20.

具体的には、発光リッジ部R及びダミーリッジ部Sは、第2クラッド層26とコンタクト層27とを掘り込んで積層構造体20に溝M及びM’を設けることで形成されている。溝M(第1溝)は、発光リッジ部Rと、当該発光リッジ部Rの一方側(図では左側)のダミーリッジ部Sとの間に形成されている。一方、溝M’(第2溝)は、発光リッジ部Rと当該発光リッジ部Rの他方側(図では右側)のダミーリッジ部Sとの間に形成されている。つまり、発光リッジ部Rと当該発光リッジ部Rに隣接する2つのダミーリッジ部Sとは、溝M及びM’により分離されている。本実施の形態において、発光リッジ部R及びダミーリッジ部Sは、第2クラッド層26の途中から形成されている。つまり、発光リッジ部Rとダミーリッジ部Sとの間に設けられた溝M及びM’の底は、コンタクト層27を超えて第2クラッド層26にまで到達しており、溝M及びM’の各々の底面は、第2クラッド層26に位置している。このように形成される発光リッジ部R及びダミーリッジ部Sの各々は、断面が凸形状に形成された第2クラッド層26の凸部と、この凸部の上に凸部と同じ幅で形成されたコンタクト層27とを有する。   Specifically, the light emitting ridge portion R and the dummy ridge portion S are formed by digging the second cladding layer 26 and the contact layer 27 to form the grooves M and M ′ in the laminated structure 20. The groove M (first groove) is formed between the light emitting ridge portion R and the dummy ridge portion S on one side (left side in the drawing) of the light emitting ridge portion R. On the other hand, the groove M ′ (second groove) is formed between the light emitting ridge portion R and the dummy ridge portion S on the other side (right side in the drawing) of the light emitting ridge portion R. That is, the light emitting ridge portion R and the two dummy ridge portions S adjacent to the light emitting ridge portion R are separated by the grooves M and M ′. In the present embodiment, the light emitting ridge portion R and the dummy ridge portion S are formed in the middle of the second cladding layer 26. That is, the bottoms of the grooves M and M ′ provided between the light emitting ridge portion R and the dummy ridge portion S exceed the contact layer 27 and reach the second cladding layer 26, and the grooves M and M ′ The bottom surface of each of the layers is located in the second cladding layer 26. Each of the light emitting ridge portion R and the dummy ridge portion S formed in this manner has a convex portion of the second cladding layer 26 whose cross section is formed in a convex shape, and is formed on the convex portion with the same width as the convex portion. Contact layer 27 formed.

本実施の形態では、発光リッジ部Rの高さとダミーリッジ部Sの高さとが等しい。つまり、活性層23の上面から発光リッジ部Rの上面までの距離と、活性層23の上面からダミーリッジ部Sの上面までの距離とが等しくなっており、発光リッジ部Rの上面とダミーリッジ部Sの上面とが同じ高さの位置にある。なお、溝Mの深さと溝M’の深さとは同じである。つまり、溝Mの底の位置と溝M’の底の位置とは同じである。   In the present embodiment, the height of the light emitting ridge portion R and the height of the dummy ridge portion S are equal. That is, the distance from the upper surface of the active layer 23 to the upper surface of the light emitting ridge portion R is equal to the distance from the upper surface of the active layer 23 to the upper surface of the dummy ridge portion S. The upper surface of the part S is at the same height. The depth of the groove M and the depth of the groove M 'are the same. That is, the position of the bottom of the groove M and the position of the bottom of the groove M ′ are the same.

このように構成される積層構造体20では、積層構造体20に電流が注入されると、図1に示すように、各発光リッジ部Rの下方のエミッタE(発光点)からレーザ光が出射する。本実施の形態では、複数のエミッタEの各々からレーザ光が出射する。つまり、本実施の形態における半導体レーザ素子1は、複数のエミッタEを含むマルチエミッタレーザである。複数のエミッタEは、横方向に一直線上に一列に並んでおり、積層構造体20からは横一列に一直線上に並んだ複数のレーザ光が出射する。   In the laminated structure 20 configured as described above, when a current is injected into the laminated structure 20, laser light is emitted from an emitter E (light emitting point) below each light emitting ridge portion R as shown in FIG. Do. In the present embodiment, laser light is emitted from each of the plurality of emitters E. That is, the semiconductor laser element 1 in the present embodiment is a multi-emitter laser including a plurality of emitters E. The plurality of emitters E are arranged in a line on the straight line in the lateral direction, and a plurality of laser beams arranged in a line on the line in the horizontal direction are emitted from the laminated structure 20.

複数のエミッタEの各々は、複数の発光リッジ部Rの各々に対応している。つまり、エミッタEと発光リッジ部Rとは、一対一に対応している。したがって、エミッタEの数は、発光リッジ部Rの数と同じである。   Each of the plurality of emitters E corresponds to each of the plurality of light emitting ridges R. That is, the emitter E and the light emitting ridge portion R correspond to each other in a one-to-one manner. Therefore, the number of emitters E is the same as the number of light emitting ridge portions R.

また、積層構造体20は、絶縁層30によって覆われている。本実施の形態において、絶縁層30は、全ての発光リッジ部Rと全てのダミーリッジ部Sとを含む積層構造体20の全てのリッジ部を覆うように形成されている。具体的には、発光リッジ部R及びダミーリッジ部Sの各々の側面と、発光リッジ部Rとダミーリッジ部Sとの間の平坦部(溝M及びM’の底面)とを覆うように、積層構造体20の表面に沿って形成されている。   In addition, the laminated structure 20 is covered by the insulating layer 30. In the present embodiment, the insulating layer 30 is formed so as to cover all the ridge portions of the multilayer structure 20 including all the light emitting ridge portions R and all the dummy ridge portions S. Specifically, so as to cover the side surfaces of the light emitting ridge portion R and the dummy ridge portion S and the flat portion (the bottom surfaces of the grooves M and M ′) between the light emitting ridge portion R and the dummy ridge portion S, It is formed along the surface of the laminated structure 20.

さらに、絶縁層30は、ダミーリッジ部Sについては、ダミーリッジ部Sの上面全面を覆っているが、発光リッジ部Rについては、発光リッジ部Rの上面の一部を覆っている。具体的には、発光リッジ部R上の絶縁層30の一部が開口されている。この絶縁層30の開口を通って積層構造体20に電流が注入される。なお、本実施の形態では、絶縁層30は、発光リッジ部Rの上面の一部を覆っているが、発光リッジ部Rの上面を全く覆わず、発光リッジ部Rの上面の全域を通って積層構造体20に電流が注入される構成でもよい。   Furthermore, the insulating layer 30 covers the entire upper surface of the dummy ridge portion S in the dummy ridge portion S, but covers a part of the upper surface of the light emitting ridge portion R in the light emitting ridge portion R. Specifically, a part of the insulating layer 30 on the light emitting ridge portion R is opened. A current is injected into the stacked structure 20 through the opening of the insulating layer 30. In this embodiment, the insulating layer 30 covers a part of the upper surface of the light emitting ridge portion R, but does not cover the upper surface of the light emitting ridge portion R at all, and passes through the entire upper surface of the light emitting ridge portion R. A configuration in which a current is injected into the laminated structure 20 may also be employed.

また、発光リッジ部Rの側面を絶縁層30で覆うことによって、絶縁層30の開口を通って第1電極41から注入される電流を狭窄することができる。つまり、発光リッジ部Rの側面を絶縁層30で覆うことによって、第1電極41から注入される電流が、隣り合う2つの発光リッジ部Rの間の領域に流れることを抑制できる。   Further, by covering the side surface of the light emitting ridge portion R with the insulating layer 30, the current injected from the first electrode 41 through the opening of the insulating layer 30 can be narrowed. That is, by covering the side surface of the light emitting ridge portion R with the insulating layer 30, it is possible to suppress the current injected from the first electrode 41 from flowing into the region between the two adjacent light emitting ridge portions R.

絶縁層30は、絶縁材料によって構成されている。例えば、絶縁層30は、SiO等の誘電体材料によって構成されている。本実施の形態において、絶縁層30は、SiO膜である。絶縁層30の厚さは、例えば、100〜500nmである。 The insulating layer 30 is made of an insulating material. For example, the insulating layer 30 is made of a dielectric material such as SiO 2 . In the present embodiment, the insulating layer 30 is a SiO 2 film. The thickness of the insulating layer 30 is, for example, 100 to 500 nm.

第1電極41は、p側電極であり、各発光リッジ部Rの上に形成されている。具体的には、第1電極41は、絶縁層30に設けられた開口を埋めるように形成されており、発光リッジ部Rの最上層であるコンタクト層27の上にコンタクト層27と接するように形成されている。第1電極41は、コンタクト層27にオーミック接触するオーミック電極である。なお、第1電極41は、絶縁層30の開口のみを埋めるように、絶縁層30と同じ高さで形成されているが、これに限らない。   The first electrode 41 is a p-side electrode, and is formed on each light emitting ridge portion R. Specifically, the first electrode 41 is formed so as to fill the opening provided in the insulating layer 30, and is in contact with the contact layer 27 on the contact layer 27 which is the uppermost layer of the light emitting ridge portion R. It is formed. The first electrode 41 is an ohmic electrode in ohmic contact with the contact layer 27. Although the first electrode 41 is formed at the same height as the insulating layer 30 so as to fill only the opening of the insulating layer 30, it is not limited thereto.

第1電極41は、Cr、Ti、Ni、Pd、Pt及びAu等の金属材料を少なくとも1つ以上用いて形成された単層又は複数層からなる。本実施の形態において、第1電極41は、Pd/Ptの2層構造である。なお、第1電極41の幅は、発光リッジ部Rの幅よりも狭くなっているが、発光リッジ部Rの幅と同じであってもよい。   The first electrode 41 is composed of a single layer or a plurality of layers formed using at least one metal material such as Cr, Ti, Ni, Pd, Pt, and Au. In the present embodiment, the first electrode 41 has a two-layer structure of Pd / Pt. The width of the first electrode 41 is narrower than the width of the light emitting ridge portion R, but may be the same as the width of the light emitting ridge portion R.

なお、図2に示すように、第1電極41は、発光リッジ部Rの上に形成されているが、ダミーリッジ部Sの上には形成されていない。つまり、第1電極41は、発光リッジ部Rごとに発光リッジ部Rの上のみに形成されている。したがって、第1電極41は、互いに平行に複数本形成されている。つまり、複数の第1電極41は、互いに接続されておらず、分離して形成されている。   As shown in FIG. 2, the first electrode 41 is formed on the light emitting ridge portion R, but is not formed on the dummy ridge portion S. That is, the first electrode 41 is formed only on the light emitting ridge portion R for each light emitting ridge portion R. Therefore, a plurality of first electrodes 41 are formed in parallel to one another. That is, the plurality of first electrodes 41 are not connected to each other but are formed separately.

第2電極42は、n側電極である。第2電極42は、基板10の下面(裏面)に形成された金属層(第1金属層)である。第2電極42は、半導体基板である基板10とオーミック接触するオーミック電極である。第2電極42は、複数の発光リッジ部Rに共通する1つの電極であり、基板10の下面のほぼ全面に形成されている。   The second electrode 42 is an n-side electrode. The second electrode 42 is a metal layer (first metal layer) formed on the lower surface (back surface) of the substrate 10. The second electrode 42 is an ohmic electrode that is in ohmic contact with the substrate 10 that is a semiconductor substrate. The second electrode 42 is one electrode common to the plurality of light emitting ridges R, and is formed on substantially the entire lower surface of the substrate 10.

第2電極42は、Cr、Ti、Ni、Pd、Pt及びAu等の金属材料を少なくとも1つ以上用いて形成された単層又は複数層からなる。第2電極42は、Auを含むAu系材料によって構成されているとよい。また、第2電極42は、Ti/Au、Ti/Pt/Au等の複数層によって構成されているとよい。本実施の形態において、第2電極42は、Ti(15nm)/Pt(40nm)/Au(200nm)の3層構造である。   The second electrode 42 is composed of a single layer or a plurality of layers formed using at least one metal material such as Cr, Ti, Ni, Pd, Pt, and Au. The second electrode 42 may be made of an Au-based material containing Au. The second electrode 42 may be composed of a plurality of layers such as Ti / Au and Ti / Pt / Au. In the present embodiment, the second electrode 42 has a three-layer structure of Ti (15 nm) / Pt (40 nm) / Au (200 nm).

パッド電極50は、複数の第1電極41と接するように各第1電極41上及び絶縁層30上に形成されている。パッド電極50は、金属材料によって構成された金属層(第2金属層)である。パッド電極50は、Auを含むAu系材料によって構成されているとよい。また、パッド電極50は、Ti/Au、Ti/Pt/Au等の複数層によって構成されているとよい。さらに、パッド電極50は、n側電極である第2電極42(第1金属層)よりも厚い。本実施の形態において、パッド電極50は、Ti(20nm)/Pt(50nm)/Au(1500nm)の3層構造であり、第2電極42の2倍以上の厚さとなっている。   The pad electrodes 50 are formed on the respective first electrodes 41 and the insulating layer 30 so as to be in contact with the plurality of first electrodes 41. The pad electrode 50 is a metal layer (second metal layer) made of a metal material. The pad electrode 50 may be made of an Au-based material containing Au. In addition, the pad electrode 50 may be configured of a plurality of layers such as Ti / Au, Ti / Pt / Au, and the like. Furthermore, the pad electrode 50 is thicker than the second electrode 42 (first metal layer) which is an n-side electrode. In the present embodiment, the pad electrode 50 has a three-layer structure of Ti (20 nm) / Pt (50 nm) / Au (1500 nm) and has a thickness twice or more that of the second electrode 42.

なお、本実施の形態において、パッド電極50は、第1電極41(p側電極)と異なる材料によって構成したが、第1電極41と同じ材料によって構成されていてもよい。この場合、パッド電極50と第1電極41とを合わせたものをp側電極又はパッド電極と呼んでもよい。また、パッド電極50は、第2電極42(n側電極)と同じ材料によって構成したが、第2電極42と異なる材料によって構成されていてもよい。   In the present embodiment, the pad electrode 50 is made of a material different from that of the first electrode 41 (p-side electrode), but may be made of the same material as the first electrode 41. In this case, a combination of the pad electrode 50 and the first electrode 41 may be called a p-side electrode or a pad electrode. The pad electrode 50 is made of the same material as the second electrode 42 (n-side electrode), but may be made of a material different from the second electrode 42.

パッド電極50は、複数の発光リッジ部Rと少なくとも1つのダミーリッジ部Sとの上に連続して形成されている。本実施の形態において、パッド電極50は、全ての発光リッジ部Rと全てのダミーリッジ部Sとの上に連続して形成されている。つまり、パッド電極50は、全ての発光リッジ部Rと全てのダミーリッジ部Sとを含む積層構造体20の全てのリッジ部を覆うように積層構造体20の上面の広い範囲に形成されている。   The pad electrode 50 is formed continuously on the plurality of light emitting ridges R and at least one dummy ridge S. In the present embodiment, the pad electrode 50 is continuously formed on all the light emitting ridge portions R and all the dummy ridge portions S. That is, the pad electrode 50 is formed in a wide range on the upper surface of the multilayer structure 20 so as to cover all the ridge portions of the multilayer structure 20 including all the light emitting ridge portions R and all the dummy ridge portions S. .

このように、パッド電極50を、発光リッジ部R及びダミーリッジ部Sごとに形成するのではなく、発光リッジ部R及びダミーリッジ部Sを含めたリッジ部全体にわたって形成することで、パッド電極50をリッジ部ごとに形成する場合と比べて、半導体レーザ素子1の構成が複雑化することを抑制できる。つまり、仮に発光リッジ部Rごと及びダミーリッジ部Sごとにパッド電極50を形成すると、複数のパッド電極50が存在することになってパッド電極50ごとにワイヤを接続したりする必要があるため、各パッド電極50への電気的接続が複雑になってしまう。   Thus, the pad electrode 50 is not formed for each of the light emitting ridge portion R and the dummy ridge portion S, but is formed over the entire ridge portion including the light emitting ridge portion R and the dummy ridge portion S. As compared with the case where each ridge portion is formed, the complexity of the configuration of the semiconductor laser device 1 can be suppressed. That is, if pad electrodes 50 are formed for each light emitting ridge portion R and each dummy ridge portion S, a plurality of pad electrodes 50 will be present, and wires need to be connected for each pad electrode 50, The electrical connection to each pad electrode 50 is complicated.

しかも、パッド電極50を、複数の発光リッジ部Rと複数のダミーリッジ部Sとの上に連続して形成することによって、半導体レーザ素子1をサブマウントに実装する際に、パッド電極50とサブマウントとの接触面積を稼ぐことができるので、半導体レーザ素子1とサブマウントとの接合強度を大きくすることができる。   Moreover, by forming the pad electrode 50 continuously on the plurality of light emitting ridge portions R and the plurality of dummy ridge portions S, the pad electrode 50 and the sub electrode are mounted when the semiconductor laser device 1 is mounted on the submount. Since the contact area with the mount can be gained, the bonding strength between the semiconductor laser device 1 and the submount can be increased.

このように構成された半導体レーザ素子1では、第1電極41と第2電極42とに電圧を印加すると、第1電極41と第2電極42との間に電流が流れる。つまり、積層構造体20に電流が注入される。積層構造体20に注入された電流は、狭窄されて発光リッジ部Rの下方のみに流れる。これにより、狭窄された電流が発光リッジ部Rの下方の活性層23に注入されて、活性層23内で電子及び正孔が再結合して発光する。   In the semiconductor laser device 1 configured as above, when a voltage is applied to the first electrode 41 and the second electrode 42, a current flows between the first electrode 41 and the second electrode 42. That is, current is injected into the laminated structure 20. The current injected into the stacked structure 20 is narrowed and flows only under the light emitting ridge portion R. As a result, the narrowed current is injected into the active layer 23 below the light emitting ridge portion R, and electrons and holes recombine in the active layer 23 to emit light.

活性層23で発生した光は、基板垂直方向(縦方向)においては、第1クラッド層21、第1ガイド層22、活性層23、第2ガイド層24、電子障壁層25、第2クラッド層26、及び、コンタクト層27の各層間の屈折率差によって閉じ込められ、基板水平方向(横方向)においては、発光リッジ部R内(第2クラッド層26、コンタクト層27)と発光リッジ部R外(絶縁層30)との屈折率差によって閉じ込められる。   The light generated in the active layer 23 is, in the substrate vertical direction (longitudinal direction), the first cladding layer 21, the first guide layer 22, the active layer 23, the second guide layer 24, the electron barrier layer 25, and the second cladding layer. 26 and the refractive index difference between the layers of the contact layer 27, and in the substrate horizontal direction (lateral direction), the inside of the light emitting ridge portion R (the second cladding layer 26, the contact layer 27) and the outside of the light emitting ridge portion R It is confined by the refractive index difference with (insulation layer 30).

そして、活性層23で発生した光は、第1端面20aと第2端面20bとの間を往復して共振して増幅し、注入電流によって利得を得ることで、位相がそろった高強度のレーザ光となってエミッタEの第1端面20aから出射する。本実施の形態では、20本の発光リッジ部Rが形成されているので、20個のエミッタEの各々からレーザ光が出射する。つまり、積層構造体20からは20本のレーザ光が出射する。   Then, the light generated in the active layer 23 reciprocates between the first end face 20a and the second end face 20b, resonates and amplifies it, and gain is obtained by the injection current to obtain a high-intensity laser whose phases are aligned. The light is emitted from the first end face 20 a of the emitter E. In the present embodiment, since 20 light emitting ridge portions R are formed, laser light is emitted from each of 20 emitters E. That is, twenty laser beams are emitted from the laminated structure 20.

次に、本実施の形態における半導体レーザ素子1の詳細な構成について、図1〜図4を参照しながら、以下説明する。   Next, a detailed configuration of the semiconductor laser element 1 in the present embodiment will be described below with reference to FIGS.

まず、パッド電極50の詳細な構成について、図5を用いて説明する。図5の(a)は、実施の形態に係る半導体レーザ素子1の拡大上面図であり、図5の(b)は、同半導体レーザ素子1の拡大断面図である。   First, the detailed configuration of the pad electrode 50 will be described with reference to FIG. FIG. 5A is an enlarged top view of the semiconductor laser device 1 according to the embodiment, and FIG. 5B is an enlarged cross-sectional view of the semiconductor laser device 1.

なお、図5では、複数の発光リッジ部R及び複数のダミーリッジ部Sのうち、ダミーリッジ部Sと、ダミーリッジ部Sの左側に隣接する発光リッジ部Rと、ダミーリッジ部Sの右側に隣接する発光リッジ部Ri+1と、発光リッジ部Rの左側に隣接するダミーリッジ部Si−1の一部と、発光リッジ部Ri+1の右側に隣接するダミーリッジ部Si−1の一部とが図示されている。 In FIG 5, among the plurality of light emitting ridges R and a plurality of dummy ridge portions S, and the dummy ridge portions S i, and the light emitting ridge R i adjacent to the left side of the dummy ridge portions S i, the dummy ridge portions S i and the light emitting ridge R i + 1 adjacent to the right side of the light-emitting ridge R and part of the dummy ridge portions S i-1 adjacent to the left side of i, the light emitting ridge R i + 1 of the dummy ridge portions S i adjacent to right -1 is shown in part.

図5の(a)に示すように、半導体レーザ素子1の上面視において、パッド電極50は、発光リッジ部R上では、一対の第1端面20a及び第2端面20bから第1距離d1だけ離間している部分を有する。また、半導体レーザ素子1の上面視において、パッド電極50は、ダミーリッジ部S上では、第1端面20a及び第2端面20bから第2距離d2だけ離間している部分を有する。そして、ダミーリッジ部Sにおける第2距離d2は、発光リッジ部Rにおける第1距離d1よりも大きくなっている。一例として、第1距離d1は、4〜8μmであり、第2距離d2は、15〜25μmである。   As shown in FIG. 5A, when the semiconductor laser device 1 is viewed from above, the pad electrode 50 is separated from the pair of first end surface 20a and second end surface 20b by a first distance d1 on the light emitting ridge portion R. It has a part that is. Further, in the top view of the semiconductor laser device 1, the pad electrode 50 has a portion separated from the first end face 20 a and the second end face 20 b by the second distance d 2 on the dummy ridge portion S. The second distance d2 in the dummy ridge portion S is larger than the first distance d1 in the light emitting ridge portion R. As an example, the first distance d1 is 4 to 8 μm, and the second distance d2 is 15 to 25 μm.

具体的には、半導体レーザ素子1の上面視において、パッド電極50は、ダミーリッジ部S上において、一対の第1端面20a側及び第2端面20b側の両方の辺に凹部51を有しており、このパッド電極50の凹部51が、ダミーリッジ部S上において一対の第1端面20a及び第2端面20bから第2距離d2だけ離間している部分となっている。なお、パッド電極50の凹部51は、発光リッジ部R上には形成されていない。   Specifically, in the top view of the semiconductor laser device 1, the pad electrode 50 has recesses 51 on both sides of the pair of the first end face 20 a and the second end face 20 b on the dummy ridge portion S. The recess 51 of the pad electrode 50 is a portion on the dummy ridge portion S that is separated from the pair of first end surface 20a and second end surface 20b by a second distance d2. The recessed portion 51 of the pad electrode 50 is not formed on the light emitting ridge portion R.

本実施の形態において、凹部51は、複数のダミーリッジ部Sの全てについて、ダミーリッジ部S上のパッド電極50に形成されている。このようにパッド電極50に凹部51を形成することで、ダミーリッジ部S上では、パッド電極50の第1端面20a側の辺の一部が第2端面20b側に後退しているともに、パッド電極50の第2端面20b側の辺の一部が第1端面20a側に後退している。   In the present embodiment, the recess 51 is formed in the pad electrode 50 on the dummy ridge portion S for all of the plurality of dummy ridge portions S. By forming the recess 51 in the pad electrode 50 in this manner, on the dummy ridge portion S, a part of the side on the first end face 20 a side of the pad electrode 50 is retracted toward the second end face 20 b, A part of the side of the electrode 50 on the second end face 20b side is set back to the first end face 20a side.

凹部51の上面視形状は、例えば矩形である。本実施の形態において、凹部51の上面視形状は、台形である。具体的には、凹部51の上面視形状は、凹部51の底部側の辺が凹部51の開口部側の辺よりも短い台形である。凹部51をなす台形の側辺の傾斜角は、例えば約45°であるが、これに限るものではない。   The top view shape of the recess 51 is, for example, a rectangle. In the present embodiment, the top view shape of the recess 51 is trapezoidal. Specifically, the top view shape of the recess 51 is a trapezoidal shape in which the side on the bottom of the recess 51 is shorter than the side on the opening of the recess 51. The inclination angle of the side of the trapezoid forming the recess 51 is, for example, about 45 °, but is not limited thereto.

また、図3に示すように、両端に位置するダミーリッジ部S上の最も外側に位置する凹部51(後述する第1分割リッジ部S0a及びSna上の凹部51)については、ダミーリッジ部S上では台形の2つの側辺のうちの外側の側辺が存在しておらず、凹部51がダミーリッジ部S上の外側端まで切り欠かれた形状になっている。 Further, as shown in FIG. 3, the recess 51 located outermost on the dummy ridge S positioned at both ends (first dividing ridge S 0a and recesses 51 on the S na described later), the dummy ridge portions On S, the outer side of the two sides of the trapezoid does not exist, and the recess 51 is cut out to the outer end on the dummy ridge S.

具体的には、パッド電極50は、複数のダミーリッジ部Sのうちの端部に位置するダミーリッジ部S上においては、発光リッジ部Rから離れている第1部分が、当該発光リッジ部Rに近い第2部分よりも面積が小さくなっている。つまり、端部に位置するダミーリッジ部S上のパッド電極50については、発光リッジ部Rから離れている第1部分が、発光リッジ部Rに近い第2部分よりも、第1端面20a及び第2端面20bからの距離が大きくなっている。   Specifically, on the dummy ridge portion S located at an end portion of the plurality of dummy ridge portions S, the pad electrode 50 has a first portion separated from the light emission ridge portion R in the light emission ridge portion R. The area is smaller than that of the second portion close to. That is, for the pad electrode 50 on the dummy ridge portion S located at the end portion, the first end surface separated from the light emitting ridge portion R is closer to the first end face 20a and the second end portion than the second portion closer to the light emitting ridge portion R. The distance from the 2 end surface 20b is large.

次に、ダミーリッジ部Sの詳細な構成について、図2及び図3を参照して説明する。   Next, a detailed configuration of the dummy ridge portion S will be described with reference to FIGS.

図2及び図3に示すように、積層構造体20に形成された複数のダミーリッジ部Sには、少なくとも複数の発光リッジ部Rの並び方向の両端側の各々に設けられたダミーリッジ部S(i=0、n)である端側リッジ部と、複数の発光リッジ部Rについて隣り合う2つの発光リッジ部Rの間ごとに設けられたダミーリッジ部S(i=1〜n−1)である中間リッジ部とが含まれている。 As shown in FIGS. 2 and 3, the plurality of dummy ridges S formed in the stacked structure 20 includes at least the dummy ridges S provided on both ends in the arrangement direction of the plurality of light emitting ridges R. i (i = 0, n) a is the end-side ridge, the dummy ridge portions provided between every two light-emitting ridge portion R adjacent the plurality of light emitting ridges R S i (i = 1~n- 1) and an intermediate ridge portion.

具体的には、端側リッジ部であるダミーリッジ部S(i=0、n)は、端側リッジ部S及びSである。また、中間リッジ部であるダミーリッジ部S(i=1〜n−1)は、端側リッジ部S及びS以外のダミーリッジ部Sであり、ダミーリッジ部S、S、S、・・・、Sn−3、Sn−2及びSn−1である。本実施の形態において、中間リッジ部であるダミーリッジ部Sは、いずれも同じ幅を有する同じ形状であり、等間隔に形成されている。なお、発光リッジ部R及びダミーリッジ部Sの幅とは、発光リッジ部R(ダミーリッジ部Sの長手方向と直交する方向の長さのことである。 Specifically, an end-side ridge dummy ridge portions S i (i = 0, n ) is an end-side ridge portion S 0 and S n. Further, an intermediate ridge dummy ridge portions S i (i = 1~n-1 ) is an end-side ridge portion S 0 and S n than the dummy ridge portions S, the dummy ridge portions S 1, S 2, S 3 ,..., S n-3 , S n-2 and S n−1 . In the present embodiment, the dummy ridge portions S that are intermediate ridge portions have the same shape and the same width, and are formed at equal intervals. The widths of the light emitting ridge portion R and the dummy ridge portion S are the lengths in the direction perpendicular to the longitudinal direction of the light emitting ridge portion R (the dummy ridge portion S).

端側リッジ部S及びSの各々は、全てのダミーリッジ部Sのうち、半導体レーザ素子1の左右方向(共振器長方向に直交する方向)の各々において最も外側に位置するダミーリッジ部Sである。図2及び図3では、端側リッジ部S(第1の端側リッジ部)は、積層構造体20の左側の端部に位置し、端側リッジ部S(第2の端側リッジ部)は、積層構造体20の右側の端部に位置する。したがって、中間リッジ部であるダミーリッジ部S(S、S、・・・、Sn−2、Sn−1)については、その両側に発光リッジ部Rが存在しているが、端側リッジ部S及びSについては、一方の側方のみにしか発光リッジ部Rが存在していない。 Among all the dummy ridge portions S, each of the end side ridge portions S 0 and S n is the dummy ridge portion located on the outermost side in each of the left and right direction (direction orthogonal to the cavity length direction) of the semiconductor laser device 1 S. 2 and 3, the end-side ridge portion S 0 (first end side ridge portion) is located at the left end of the laminated structure 20, the end-side ridge portion S n (second end side ridge Part) is located at the right end of the laminated structure 20. Therefore, for the dummy ridge portions S (S 1 , S 2 ,..., S n−2 , S n−1 ) that are intermediate ridge portions, the light emitting ridge portions R are present on both sides, but the end The light emitting ridges R are present only on one side of the side ridges S 0 and S n .

また、左側の端側リッジ部Sと右側の端側リッジ部Sとは、いずれも溝mにより複数の分割リッジ部に分離されている。つまり、端側リッジ部S及びSに溝mを形成することによって、端側リッジ部S及びSの各々が複数の分割リッジ部(サブダミーリッジ部)に分割されている。この結果、複数の分割リッジ部の各々を1つのダミーリッジ部Sとして数えると、積層構造体20の幅方向の両端部の各々には、分割リッジ部をダミーリッジ部として複数のダミーリッジ部が連続して形成されていることになる。本実施の形態において、端側リッジ部S及びSの各々は、3個以上の分割リッジ部に分離されており、3個以上の分割リッジ部が連続して並んでいる。 The left end ridge S 0 and the right end ridge S n are separated into a plurality of divided ridges by a groove m. In other words, by forming the groove m in the end side ridge portion S 0 and S n, each of the end-side ridge portion S 0 and S n are divided into a plurality of divided ridges (sub dummy ridge portions). As a result, when each of the plurality of divided ridge portions is counted as one dummy ridge portion S, each of the both end portions in the width direction of the stacked structure 20 has a plurality of dummy ridge portions with the divided ridge portion as a dummy ridge portion. It is formed continuously. In the present embodiment, each of the end side ridge portions S 0 and S n is separated into three or more divided ridge portions, and three or more divided ridge portions are continuously arranged.

具体的には、左側の端側リッジ部Sは、2つの溝mによって、第1分割リッジ部S0a、第2分割リッジ部S0b及び第3分割リッジ部S0cの3個に分離されている。このうち、第2分割リッジ部S0bは、中央に位置し、第1分割リッジ部S0aは、第2分割リッジ部S0bの左側に位置し、第3分割リッジ部S0cは、第2分割リッジ部S0bの右側に位置している。本実施の形態において、第1分割リッジ部S0a及び第3分割リッジ部S0cは、端部リッジ部Sの両端に位置している。なお、第1分割リッジ部S0aは、左側の端側リッジ部Sにおいて、最も左側の端部に位置している。 Specifically, the end-side ridge portion S 0 of the left, by two grooves m, the first dividing ridge S 0a, is separated into three second dividing ridge S 0b and third dividing ridge S 0c ing. Among these, the second divided ridge portion S0b is located at the center, the first divided ridge portion S0a is located on the left side of the second divided ridge portion S0b , and the third divided ridge portion S0c is the second divided ridge portion S0c . It is located on the right side of the split ridge portion S 0 b . In the present embodiment, the first divided ridge portion S 0 a and the third divided ridge portion S 0 c are located at both ends of the end ridge portion S 0 . The first divided ridge portion S 0 a is located at the leftmost end portion of the left end side ridge portion S 0 .

同様に、右側の端側リッジ部Sは、2つの溝mによって、第1分割リッジ部Sna、第2分割リッジ部Snb及び第3分割リッジ部Sncの3個に分離されている。具体的には、第2分割リッジ部Snbは、中央に位置し、第1分割リッジ部Snaは、第2分割リッジ部Snbの右側に位置し、第3分割リッジ部Sncは、第2分割リッジ部Snbの左側に位置している。右側の端側リッジ部Sでも、第1分割リッジ部Sna及び第3分割リッジ部Sncは、端部リッジ部Sの両端に位置している。なお、第1分割リッジ部S0aは、右側の端側リッジ部Sにおいて、最も右側の端部に位置している。 Similarly, the right end ridge portion Sn is separated by the two grooves m into a first divided ridge portion S na , a second divided ridge portion S nb, and a third divided ridge portion S nc . . Specifically, the second divided ridge portion S nb is located at the center, the first divided ridge portion S na is located on the right side of the second divided ridge portion S nb , and the third divided ridge portion S nc is It is located on the left side of the second divided ridge portion Snb . Right end side ridge portion even S n, first dividing ridge S na and third dividing ridge S nc is located at both ends of the end ridge portion S n. The first dividing ridge S 0a, in the right end side ridge portion S n, are positioned at the rightmost end.

本実施の形態において、端側リッジ部S及びSは、左右対称の形状に形成されている。つまり、端側リッジ部S及びSの各々を複数に分離する溝mは、左右対称の位置に形成されている。 In the present embodiment, the end side ridge portions S 0 and S n are formed in symmetrical shapes. That is, the grooves m for dividing each of the end side ridge portions S 0 and S n into a plurality are formed at symmetrical positions.

端側リッジ部S及びSの各々を複数に分離する溝mは、発光リッジ部Rとダミーリッジ部Sとを分離する溝M及びM’と同様に、積層構造体20の第2クラッド層26とコンタクト層27とを掘り込むことで形成されている。本実施の形態において、溝mの深さは、溝M及びM’の深さと同じである。つまり、溝mの底の位置と溝M及びM’の底の位置とは同じである。 Groove m to separate each of the end-side ridge portion S 0 and S n in plurality, like the grooves M and M 'for separating the light emitting ridge R and the dummy ridge portions S, the second cladding of the laminated structure 20 It is formed by digging the layer 26 and the contact layer 27. In the present embodiment, the depth of the groove m is the same as the depth of the grooves M and M ′. That is, the position of the bottom of the groove m and the position of the bottom of the grooves M and M ′ are the same.

なお、中間リッジ部であるダミーリッジ部Sは、溝mにより分割されていない否分割リッジ部となっている。   The dummy ridge portion S which is an intermediate ridge portion is a non-divided ridge portion which is not divided by the groove m.

次に、発光リッジ部R及びダミーリッジ部Sが形成された積層構造体20について、発光リッジ部R及びダミーリッジ部Sの幅、溝M及びM’の幅及び深さ、並びに、発光リッジ部Rのリッジ間の幅WA(間隔)の一例を表1に示す。   Next, regarding the stacked structure 20 in which the light emitting ridge portion R and the dummy ridge portion S are formed, the width of the light emitting ridge portion R and the dummy ridge portion S, the width and depth of the grooves M and M ′, and the light emitting ridge portion. An example of the width WA (interval) between R ridges is shown in Table 1.

Figure 2019129219
Figure 2019129219

表1に示すように、任意の発光リッジ部R(i=1〜n)において、発光リッジ部の幅(リッジ幅)WRは、例えば5μm以上35μm以下である。5μm≦WRにすることによって、レーザ光の出射端面である第1端面20aにCODが発生することを抑制できる。また、WR≦35μmにすることによって、レーザ発振させるための利得を容易に得ることができる。 As shown in Table 1, in any light emitting ridge portion R i (i = 1 to n), the width (ridge width) WR i of the light emitting ridge portion is, for example, 5 μm or more and 35 μm or less. By setting 5 μm ≦ WR i , it is possible to suppress the generation of COD on the first end face 20a that is the laser light emission end face. In addition, by setting WR i ≦ 35 μm, a gain for causing laser oscillation can be easily obtained.

本実施の形態において、全ての発光リッジ部Rの幅WRは等しい。つまり、全ての発光リッジ部Rの幅WRは均一である。このように、全ての発光リッジ部Rの幅WRを均一にすることで、全ての発光リッジ部Rに均一に電流を注入することができる。この結果、全てのエミッタEからはビーム径が均一なレーザ光が出力する。これにより、半導体レーザ素子1から出射する複数のレーザ光をレンズ又はファイバ等の光学部品に高効率で集光させることができる。なお、発光リッジ部Rの幅WRが均一でない場合には、エミッタE毎に光出力の差が生じて、積層構造体20内に部分的に劣化の差が発生する。特に、光出力が大きいエミッタEでは劣化が大きくなる。これに対して、全ての発光リッジ部Rの幅WRを均一にすることで、エミッタEの光出力差によって積層構造体20に劣化の差が生じることを抑制できる。なお、本実施の形態において、全ての発光リッジ部Rの幅WRを30μmにしている。 In the present embodiment, the widths WR i of all the light emitting ridge portions R are equal. That is, the width WR i of all the light emitting ridge portions R is uniform. Thus, by making the widths WR i of all the light emitting ridge portions R uniform, it is possible to inject current uniformly into all the light emitting ridge portions R. As a result, laser beams having a uniform beam diameter are output from all the emitters E. Thereby, a plurality of laser beams emitted from the semiconductor laser device 1 can be condensed on an optical component such as a lens or a fiber with high efficiency. The width WR i of the light emitting ridge R is if not uniform, with the difference in light output occurs for each emitter E, partially difference in degradation occurs in the laminated structure 20. In particular, the emitter E with a large light output is deteriorated more. On the other hand, by making the widths WR i of all the light emitting ridge portions R uniform, it is possible to suppress the occurrence of a difference in deterioration in the stacked structure 20 due to the light output difference of the emitter E. In the present embodiment, the width WR i of all the light emitting ridge portions R is set to 30 μm.

また、任意のダミーリッジ部S(i=0〜n)において、ダミーリッジ部Sの幅WSは、例えば25μm以上500μm以下である。 Further, in any dummy ridge portion S i (i = 0 to n), the width WS i of the dummy ridge portion S is, for example, not less than 25 μm and not more than 500 μm.

具体的には、発光リッジ部Rの間に存在する中間リッジ部であるダミーリッジ部S(i=1〜n−1)の幅WSは、例えば25μm以上500μm以下である。本実施の形態において、端側リッジ部S及びS以外の全ての中間リッジ部の幅WSを370μmにしている。 Specifically, the width WS i of an intermediate ridge existing between the light emitting ridge R dummy ridge portions S i (i = 1~n-1 ) is, for example, 25μm or more 500μm or less. In the present embodiment, it has a width WS i of all intermediate ridge portion other than the end-side ridge portion S 0 and S n to 370 .mu.m.

一方、複数に分割された端側リッジ部S及びSにおいて、第1分割リッジ部S0a及びSnaの幅は、例えば25μm以上300μm以下(本実施の形態では、180μm)であり、第2分割リッジ部S0b及びSnbの幅は、例えば5μm以上35μm以下(本実施の形態では、30μm)であり、第3分割リッジ部S0c及びSncの幅は、例えば25μm以上500μm以下(本実施の形態では、370μm)である。 On the other hand, in the end-side ridge portions S 0 and S n divided into a plurality, the widths of the first divided ridge portions S 0a and S na are, for example, 25 μm or more and 300 μm or less (in this embodiment, 180 μm), The widths of the two divided ridges S 0b and S nb are, for example, 5 μm or more and 35 μm or less (30 μm in the present embodiment), and the widths of the third divided ridges S 0c and S nc are, for example, 25 μm or more and 500 μm or less ( In this embodiment, it is 370 μm).

また、発光リッジ部Rとダミーリッジ部Sとを分離する任意の溝M及びM’については、溝Mの幅WM及び溝M’の幅WM’が、例えば5μm以上30μm以下(本実施の形態では、全て10μm)であり、溝Mの深さ及び溝M’の深さが、例えば0.1μm以上0.6μm以下(本実施の形態では、全て0.5μm)である。5μm≦WM、WM’にすることによって、フェイスダウン方式で半導体レーザ素子1をサブマウントに実装する際に半田がうまく濡れずにボイドが発生することを抑制できる。また、WM、WM’≦30μmにすることによって、発光リッジ部Rに対応するエミッタEで発生した熱をダミーリッジ部Sを通して効率良く排熱することができる。   In addition, the width WM of the groove M and the width WM ′ of the groove M ′ are, for example, 5 μm or more and 30 μm or less for the optional grooves M and M ′ separating the light emitting ridge portion R and the dummy ridge portion S. The depth of the groove M and the depth of the groove M ′ are, for example, 0.1 μm or more and 0.6 μm or less (all 0.5 μm in the present embodiment). By setting 5 μm ≦ WM and WM ′, it is possible to suppress the occurrence of voids without the solder getting wet when the semiconductor laser device 1 is mounted on the submount by the face-down method. Further, by setting WM and WM ′ ≦ 30 μm, the heat generated in the emitter E corresponding to the light emitting ridge portion R can be efficiently exhausted through the dummy ridge portion S.

また、端側リッジ部S及びSを複数に分離する溝mについては、溝mの幅が、例えば5μm以上15μm以下(本実施の形態では、全て10μm)であり、溝mの深さが、例えば0.1μm以上0.6μm以下(本実施の形態では、全て0.5μm)である。 For the groove m that separates the end-side ridge portions S 0 and Sn into a plurality, the width of the groove m is, for example, 5 μm or more and 15 μm or less (all 10 μm in this embodiment), and the depth of the groove m However, it is, for example, 0.1 μm or more and 0.6 μm or less (all 0.5 μm in this embodiment).

また、隣り合う2つの発光リッジ部Rのリッジ間の幅WA(=WS+WR)は、例えば35μm以上560μm以下である。本実施の形態において、発光リッジ部Rのリッジ間の幅WAは、全て390μmである。 Further, a width WA (= WS i + WR i ) between the ridges of two adjacent light emitting ridge portions R is, for example, 35 μm or more and 560 μm or less. In the present embodiment, the width WA between the ridges of the light emitting ridge portion R is all 390 μm.

なお、隣り合う2つの発光リッジ部Rの間の幅WAと発光リッジ部Rの幅WRとの比(WA/WR)は、WA/WR≧7であるとよい。WA/WR≧7の関係を満たすことによって、隣り合う2つの発光リッジ部Rにおける高出力動作時の熱干渉による熱飽和を抑制することができ、ワット級の高出力のレーザ発振に必要な光出力特性を容易に得ることができる。   The ratio (WA / WR) of the width WA between the two adjacent light emitting ridges R to the width WR of the light emitting ridges R preferably satisfies WA / WR ≧ 7. By satisfying the relationship of WA / WR ≧ 7, it is possible to suppress thermal saturation due to thermal interference in high power operation in two adjacent light emitting ridges R, and light necessary for high power laser oscillation of watt class Output characteristics can be easily obtained.

ここで、端側リッジ部S及びSについて、分割リッジ部の幅の組み合わせのパターン例を表2に示す。 Here, with respect to the end side ridge portions S 0 and S n , Table 2 shows a pattern example of the combination of the widths of the divided ridge portions.

Figure 2019129219
Figure 2019129219

表2に示すように、パターン1では、各々が3個以上に分割された端側リッジ部S及びSについて、中央側の分割リッジ部のリッジ幅が、両端側の分割リッジ部のリッジ幅よりも大きくなっている。つまり、端側リッジ部S及びSの各々において、複数の分割リッジ部のリッジ幅は、中央ほど幅広になっている。本実施の形態では、端側リッジ部S及びSにおける中央の第2分割リッジ部S0b(Snb)のリッジ幅が、端側リッジ部S及びSにおける外側の第1分割リッジ部S0a(Sna)のリッジ幅よりも大きくなっており、かつ、端側リッジ部S及びSにおける内側の第3分割リッジ部S0c(Snc)のリッジ幅よりも大きくなっている。なお、パターン1では、第1分割リッジ部S0a(Sna)のリッジ幅と第3分割リッジ部S0c(Snc)のリッジ幅とを同じにしているが、これに限らない。 As shown in Table 2, in the pattern 1, for each has been end-side ridge portion S 0 and S n divided three or more, a ridge width of the divided ridge of the center side, the ridge of the division ridge portion at both ends It is larger than the width. That is, in each of the end side ridge portions S 0 and S n , the ridge widths of the plurality of divided ridge portions are wider toward the center. In this embodiment, the ridge width of the end-side ridge portion S 0 and S the second dividing ridge portion of the center of n S 0b (S nb) is first divided ridge outer side in the end-side ridge portion S 0 and S n The ridge width of the portion S 0a (S na ) is larger than the ridge width of the third divided ridge portion S 0c (S nc ) at the end side ridge portions S 0 and S n . Yes. In the pattern 1, the ridge width of the first divided ridge portion S 0a (S na ) and the ridge width of the third divided ridge portion S 0c (S nc ) are the same, but the present invention is not limited thereto.

パターン2では、複数に分割された端側リッジ部S及びSについて、複数の分割リッジ部のリッジ幅が全て等しくなっている。具体的には、第1分割リッジ部S0a(Sna)、第2分割リッジ部S0b(Snb)及び第3分割リッジ部S0c(Snc)の幅が全て等しくなっている。 In pattern 2, the plurality of divided the end side ridge portion S 0 and S n, the ridge width of the plurality of divided ridges are equal all. Specifically, the widths of the first divided ridge portion S 0a (S na ), the second divided ridge portion S 0b (S nb ), and the third divided ridge portion S 0c (S nc ) are all equal.

パターン3では、各々が3個以上に分割された端側リッジ部S及びSについて、中央側の分割リッジ部のリッジ幅が、両端側の分割リッジ部のリッジ幅よりも小さくなっている。つまり、端側リッジ部S及びSの各々において、複数の分割リッジ部のリッジ幅は、中央ほど幅狭になっている。具体的には、端側リッジ部S及びSにおける中央の第2分割リッジ部S0b(Snb)のリッジ幅が、端側リッジ部S及びSにおける外側の第1分割リッジ部S0a(Sna)のリッジ幅よりも小さくなっており、かつ、端側リッジ部S及びSにおける内側の第3分割リッジ部S0c(Snc)のリッジ幅よりも小さくなっている。なお、パターン3では、さらに、内側の第3分割リッジ部S0c(Snc)のリッジ幅が外側の第1分割リッジ部S0a(Sna)のリッジ幅よりも大きくなっているが、これに限らない。 In pattern 3, the ridge width of the split ridge portion on the center side is smaller than the ridge width of the split ridge portions on both ends of the end ridge portions S 0 and S n divided into three or more. . That is, in each of the end side ridge portions S 0 and S n , the ridge widths of the plurality of divided ridge portions are narrower toward the center. Specifically, the ridge width of the end-side ridge portion S 0 and S the second dividing ridge portion of the center of n S 0b (S nb) is first divided ridge portion of the outer side in the end-side ridge portion S 0 and S n S 0a is smaller than the ridge width of the (S na), and is smaller than the ridge width of the third split ridge S 0c inside the end-side ridge portion S 0 and S n (S nc) . In the pattern 3, the ridge width of the third divided ridge portion S 0c (S nc ) on the inner side is larger than the ridge width of the first divided ridge portion S 0a (S na ) on the outer side. Not limited to.

また、パターン3では、端側リッジ部S及びSにおける内側の第3分割リッジ部S0c(Snc)のリッジ幅が、中間リッジ部S(i=1〜n)のリッジ幅と同じになっており、かつ、端側リッジ部S及びSにおける中央の第2分割リッジ部S0b(Snb)のリッジ幅が、発光リッジ部Rのリッジ幅と同じになっている。このように構成することで、発光リッジ部Rの数(エミッタの数)が異なる複数種類の半導体レーザ素子1を低コストで量産することができる。 Further, the pattern 3, the ridge width of the end-side ridge portion S 0 and S third dividing ridge portion of the inner side of n S 0c (S nc) comprises a ridge width of the intermediate ridge S i (i = 1~n) The ridge width of the second divided ridge portion S 0b (S nb ) at the center in the end side ridge portions S 0 and S n is the same as the ridge width of the light emitting ridge portion R. With this configuration, it is possible to mass-produce a plurality of types of semiconductor laser devices 1 having different numbers of light emitting ridges R (number of emitters) at low cost.

具体的には、第3分割リッジ部S0c(Snc)のリッジ幅と中間リッジ部S(i=1〜n)のリッジ幅とを同じにし、かつ、第2分割リッジ部S0b(Snb)のリッジ幅と発光リッジ部Rのリッジ幅とを同じにした場合、絶縁層30を形成する工程が完了した状態では、ウェハ上に同一幅の複数の発光リッジ部Rと同一幅の複数のダミーリッジ部Sとが周期的に交互に1つずつ並んだ構造となっているので、次の工程で、第1電極41(p側電極)をどの発光リッジ部Rに形成するかによって、第2分割リッジ部S0b(Snb)に対応するダミーリッジ部Sは発光リッジ部Rにもなりうる。これにより、ユーザの要望により、信頼性が多少劣ったとしてもエミッタ数を多くしてより高出力にしたい場合は、第2分割リッジ部S0b(Snb)に対応するリッジ部の上に第1電極41を形成することで、そのリッジ部をダミーリッジ部Sではなく発光リッジ部Rとして機能させることができるので、より高出力の半導体レーザ素子1を実現することができる。逆に、発光リッジ部Rに対応するリッジ部に第1電極41を形成しないことで、第1電極41が形成されていないリッジ部を第2分割リッジ部S0b(Snb)であるダミーリッジ部Sとして機能させることができる。例えば、発光リッジ部Rと同一幅のN個のリッジ部のうちM個(N>M)のリッジ部に第1電極を形成して発光リッジ部Rとして機能させ、(N−M)個のリッジ部をダミーリッジ部Sとして機能させることができる。これにより、隣接するダミーリッジ部Sの溝によって応力を緩和させることができるので、より信頼性の高い半導体レーザ素子1を実現することができる。このように、絶縁層30を形成する工程までを終えて同一幅の複数の発光リッジ部Rと同一幅の複数のダミーリッジ部Sとが周期的に交互に1つずつ並んだウェハを大量に作製しておくことによって、ユーザの要望等によって第1電極41の有無と割断位置とを調整することで、発光リッジ部Rの数(エミッタの数)及び実装時のサポート部となるダミーリッジ部Sの数を任意に変更することができる。これにより、工程共通化による生産性向上及びコストダウンが期待できる。 Specifically, the ridge width of the third divided ridge portion S 0c (S nc ) and the ridge width of the intermediate ridge portion S i (i = 1 to n) are made the same, and the second divided ridge portion S 0b ( When the ridge width of S nb ) and the ridge width of the light emitting ridge portion R are the same, in the state where the step of forming the insulating layer 30 is completed, the plurality of light emitting ridge portions R having the same width on the wafer have the same width. Since a plurality of dummy ridge portions S are periodically and alternately arranged one by one, depending on which light emitting ridge portion R the first electrode 41 (p-side electrode) is formed in the next step The dummy ridge portion S corresponding to the second divided ridge portion S 0b (S nb ) may also be a light emitting ridge portion R. As a result, even if the reliability is somewhat inferior due to the user's request, if it is desired to increase the number of emitters to achieve a higher output, the second ridge portion S 0b (S nb ) is placed on the ridge portion corresponding to the second divided ridge portion S 0b (S nb ). By forming the one electrode 41, the ridge portion can be made to function not as the dummy ridge portion S but as the light emitting ridge portion R, so that the semiconductor laser device 1 with higher output can be realized. Conversely, by not forming the first electrode 41 in the ridge corresponding to the light emitting ridge R, the ridge where the first electrode 41 is not formed becomes a dummy ridge that is the second divided ridge S 0b (S nb ). It can function as the part S. For example, a first electrode is formed on M (N> M) ridge portions out of N ridge portions having the same width as the light emission ridge portion R to function as the light emission ridge portion R, and (N−M) The ridge portion can function as the dummy ridge portion S. Thus, the stress can be relaxed by the groove of the adjacent dummy ridge portion S, so that the semiconductor laser device 1 with higher reliability can be realized. In this way, after the process of forming the insulating layer 30 is completed, a large number of wafers in which a plurality of light emitting ridge portions R having the same width and a plurality of dummy ridge portions S having the same width are arranged alternately one by one are arranged. The number of light emitting ridges R (the number of emitters) and the dummy ridges serving as support parts at the time of mounting are adjusted by adjusting the presence / absence of the first electrode 41 and the cleaving position according to the user's request. The number of S can be arbitrarily changed. Thereby, productivity improvement and cost reduction can be expected by process commonization.

パターン4では、複数に分割された端側リッジ部S及びSについて、複数の分割リッジ部のリッジ幅は、発光リッジ部Rから離れるに従い、大きくなっている。つまり、発光リッジ部Rから遠くなるほど(半導体レーザ素子1の端ほど)分割リッジ部のリッジ幅が大きくなっており、逆に、発光リッジ部Rに近くなるほど分割リッジ部のリッジ幅が小さくなっている。具体的には、端側リッジ部S及びSに隣接する発光リッジ部Rから離れるに従って、第3分割リッジ部S0c(Snc)、第2分割リッジ部S0b(Snb)及び第1分割リッジ部S0a(Sna)の順で、リッジ幅が徐々に広くなっている。 In the pattern 4, the ridge widths of the plurality of divided ridge portions increase with distance from the light emitting ridge portion R in the plurality of divided end side ridge portions S 0 and S n . That is, the ridge width of the divided ridge portion increases as it is farther from the light emitting ridge portion R (as the end of the semiconductor laser device 1), and conversely, the ridge width of the divided ridge portion decreases as it is closer to the light emitting ridge portion R. Yes. Specifically, the distance from the light emitting ridge R adjacent to the end side ridge portion S 0 and S n, third dividing ridge S 0c (S nc), second dividing ridge S 0b (S nb) and the The ridge width is gradually increased in the order of the one-part ridge portion S 0a (S na ).

パターン5では、複数に分割された端側リッジ部S及びSについて、複数の分割リッジ部のリッジ幅は、発光リッジ部Rから離れるに従い、小さくなっている。つまり、発光リッジ部Rから遠くなるほど(半導体レーザ素子1の端ほど)分割リッジ部のリッジ幅が小さくなっており、逆に、発光リッジ部Rに近くなるほど分割リッジ部のリッジ幅が大きくなっている。具体的には、端側リッジ部S及びSに隣接する発光リッジ部Rから離れるに従って、第3分割リッジ部S0c(Snc)、第2分割リッジ部S0b(Snb)及び第1分割リッジ部S0a(Sna)の順で、リッジ幅が徐々に狭くなっている。 In the pattern 5, the ridge widths of the plurality of divided ridge portions decrease with increasing distance from the light emitting ridge portion R with respect to the end side ridge portions S 0 and S n divided into a plurality. In other words, the ridge width of the divided ridge portion becomes smaller as it is farther from the light emitting ridge portion R (as the end of the semiconductor laser device 1), and conversely, the ridge width of the divided ridge portion becomes larger as it is closer to the light emitting ridge portion R. Yes. Specifically, the distance from the light emitting ridge R adjacent to the end side ridge portion S 0 and S n, third dividing ridge S 0c (S nc), second dividing ridge S 0b (S nb) and the The ridge width is gradually narrowed in the order of the one-divided ridge portion S 0a (S na ).

また、本実施の形態では、端側リッジ部S及びSの各々における複数の分割リッジ部のリッジ幅の合計は、否分割リッジ部である中間リッジ部S(i=1〜n)の幅より大きくなっている。具体的には、本実施の形態では、中間リッジ部S(i=1〜n)のリッジ幅が370μmとなっているので、パターン1〜3が該当する。この場合、端側リッジ部S及びSの各々における複数の分割リッジ部のリッジ幅の合計は、中間リッジ部のリッジ幅よりも210μm程度大きい。このように、端側リッジ部S及びSを中間リッジ部よりも幅広にすることで、フェイスダウン方式によって半導体レーザ素子1をサブマウントに実装する場合に半導体レーザ素子1とサブマウントとの接触面積(接合面積)を増やすことができるので、半導体レーザ素子1とサブマウントとの接合強度を大きくすることができる。なお、図1に示される半導体レーザ素子1は、パターン3の例で図示されている。 Further, in the present embodiment, the sum of the ridge widths of the plurality of divided ridge portions in each of the end side ridge portions S 0 and S n is an intermediate ridge portion S i (i = 1 to n) which is a non-divided ridge portion. It is larger than the width of. Specifically, in this embodiment, since the ridge width of the intermediate ridge portion S i (i = 1 to n) is 370 μm, the patterns 1 to 3 correspond to this. In this case, the sum of the ridge width of a plurality of divided ridges at each end-side ridge portion S 0 and S n is about 210μm larger than the ridge width of the intermediate ridge. Thus, by the end-side ridge portion S 0 and S n wider than the intermediate ridge portion, the semiconductor laser element 1 and the submount when mounting the semiconductor laser element 1 to the submount by the face-down method Since the contact area (junction area) can be increased, the junction strength between the semiconductor laser device 1 and the submount can be increased. The semiconductor laser device 1 shown in FIG. 1 is illustrated as an example of the pattern 3.

また、端側リッジ部S及びSの各々における複数の分割リッジ部のリッジ幅の合計は、否分割リッジ部である中間リッジ部の幅と等しくてもよい。この場合、本実施の形態では、中間リッジ部S(i=1〜n)のリッジ幅が370μmとなっているので、パターン4が該当する。 The total ridge width of a plurality of divided ridges at each end-side ridge portion S 0 and S n may be equal to the width of the intermediate ridge portions to be not dividing ridge. In this case, in the present embodiment, since the ridge width of the middle ridge portion S i (i = 1 to n) is 370 μm, the pattern 4 corresponds.

また、端側リッジ部S及びSの各々における複数の分割リッジ部のリッジ幅の合計は、否分割リッジ部である中間リッジ部の幅より小さくてもよい。この場合、本実施の形態では、中間リッジ部S(i=1〜n)のリッジ幅が370μmとなっているので、パターン5が該当する。 The total ridge width of a plurality of divided ridges at each end-side ridge portion S 0 and S n may be less than the width of the intermediate ridge is not divided ridge. In this case, in the present embodiment, since the ridge width of the intermediate ridge portion S i (i = 1 to n) is 370 μm, the pattern 5 corresponds.

このように構成される半導体レーザ素子1をレーザ加工装置等の機器に組み込むにあたっては、図6に示すように、半導体レーザ装置2としてモジュールの形態にする。図6は、実施の形態に係る半導体レーザ装置2の断面図である。   When the semiconductor laser device 1 configured as described above is incorporated into a device such as a laser processing apparatus, the semiconductor laser device 2 is in the form of a module as shown in FIG. FIG. 6 is a cross-sectional view of the semiconductor laser device 2 according to the embodiment.

図6に示すように、半導体レーザ装置2は、上記の半導体レーザ素子1と、サブマウント60とを備える。半導体レーザ素子1は、フェイスダウン方式(ジャンクションダウン方式)によってサブマウント60に実装されている。つまり、半導体レーザ素子1は、リッジ部側(発光リッジ部R側、ダミーリッジ部S)がサブマウント60に接合されている。具体的には、半導体レーザ素子1のパッド電極50がサブマウント60に積層された接合層(不図示)に接続される。   As shown in FIG. 6, the semiconductor laser device 2 includes the semiconductor laser element 1 described above and a submount 60. The semiconductor laser element 1 is mounted on the submount 60 by a face down method (junction down method). That is, in the semiconductor laser device 1, the ridge portion side (light emitting ridge portion R side, dummy ridge portion S) is joined to the submount 60. Specifically, the pad electrode 50 of the semiconductor laser device 1 is connected to a bonding layer (not shown) stacked on the submount 60.

サブマウント60は、例えば、SiC等の半導体材料、AlN等のセラミック材料、ダイヤモンド又はダイヤモンド複合材等の高熱伝導材料によって構成される基台と、基台の表面に形成された金属層とを含む。半導体レーザ素子1とサブマウント60の金属層とは、AuSn等の半田層からなる接合層を介して接合される。   Submount 60 includes a base made of, for example, a semiconductor material such as SiC, a ceramic material such as AlN, a high thermal conductive material such as diamond or a diamond composite material, and a metal layer formed on the surface of the base. . The semiconductor laser device 1 and the metal layer of the submount 60 are bonded via a bonding layer made of a solder layer such as AuSn.

なお、半導体レーザ素子1とサブマウント60との接合を強固にするには、つまりパッド電極50とサブマウント60との間の接触熱抵抗及び接触電気抵抗を下げるためには、パッド電極50をできるだけ大きくするとよい。   In order to strengthen the bonding between the semiconductor laser device 1 and the submount 60, that is, to reduce the contact thermal resistance and the contact electrical resistance between the pad electrode 50 and the submount 60, the pad electrode 50 can be made as close as possible. It is good to enlarge.

図6に示すように、本実施の形態における半導体レーザ装置2は、さらに、第1放熱部材71及び第2放熱部材72を備えており、半導体レーザ素子1とサブマウント60との接合体は、第1放熱部材71と第2放熱部材72とに挟まれている。第1放熱部材71及び第2放熱部材72は、半導体レーザ素子1で発生する熱を放熱するためのヒートシンクである。なお、第1放熱部材71及び第2放熱部材72は、半導体レーザ素子1に電流を供給するために導電体であってもよい。したがって、第1放熱部材71及び第2放熱部材72は、電気伝導性及び熱伝導性に優れた銅等の金属材料によって構成された金属ブロック等を用いるとよい。   As shown in FIG. 6, the semiconductor laser device 2 according to the present embodiment further includes a first heat radiating member 71 and a second heat radiating member 72, and a joined body of the semiconductor laser element 1 and the submount 60 is It is sandwiched between the first heat radiating member 71 and the second heat radiating member 72. The first heat radiating member 71 and the second heat radiating member 72 are heat sinks for radiating heat generated by the semiconductor laser device 1. The first heat radiation member 71 and the second heat radiation member 72 may be conductors for supplying a current to the semiconductor laser device 1. Therefore, as the first heat radiating member 71 and the second heat radiating member 72, it is preferable to use a metal block or the like made of a metal material such as copper which is excellent in electrical conductivity and thermal conductivity.

このように、半導体レーザ素子1とサブマウント60との接合体を第1放熱部材71と第2放熱部材72とに挟み込むことによって、発光リッジ部Rからパッド電極50に伝導した熱は、パッド電極50で広がってサブマウント60を経由して第1放熱部材71に伝わる。これにより、半導体レーザ素子1で発生する熱の放熱性を向上させることができ、信頼性の高い半導体レーザ装置2を実現できる。   Thus, by sandwiching the joined body of the semiconductor laser element 1 and the submount 60 between the first heat radiating member 71 and the second heat radiating member 72, the heat conducted from the light emitting ridge portion R to the pad electrode 50 is It spreads at 50 and is transmitted to the first heat dissipation member 71 via the submount 60. Thereby, the heat dissipation of the heat generated in the semiconductor laser device 1 can be improved, and the highly reliable semiconductor laser device 2 can be realized.

また、本実施の形態における半導体レーザ素子1では、発光リッジ部Rの高さとダミーリッジ部Sの高さとが等しくなっており、発光リッジ部Rの上面とダミーリッジ部Sの上面とが同じ高さの位置にある。   Further, in the semiconductor laser device 1 according to the present embodiment, the height of the light emitting ridge portion R and the height of the dummy ridge portion S are equal, and the upper surface of the light emitting ridge portion R and the upper surface of the dummy ridge portion S have the same height. Position.

この構成により、半導体レーザ素子1をフェイスダウン方式によってサブマウント60に実装する際に、半導体レーザ素子1の実装面が平面になっているので、半導体レーザ素子1をサブマウント60に容易に実装することができる。また、発光リッジ部Rの高さとダミーリッジ部Sの高さとが揃っているので、積層構造体20に発光リッジ部R及びダミーリッジ部Sを容易に形成することもできる。   With this configuration, when the semiconductor laser element 1 is mounted on the submount 60 by the face-down method, the mounting surface of the semiconductor laser element 1 is flat, so that the semiconductor laser element 1 can be easily mounted on the submount 60. be able to. Further, since the height of the light emitting ridge portion R and the height of the dummy ridge portion S are equal to each other, the light emitting ridge portion R and the dummy ridge portion S can be easily formed in the laminated structure 20.

次に、本実施の形態に係る半導体レーザ素子1の効果について、本開示に至った経緯も含めて説明する。   Next, the effects of the semiconductor laser device 1 according to the present embodiment will be described including the background to the present disclosure.

半導体レーザ素子1の反りSは、複数の発光リッジ部Rと複数のダミーリッジ部Sとの上に連続して形成されたパッド電極50を構成する金属材料と、積層構造体20の半導体材料との線膨張係数をΔkとし、パッド電極50と積層構造体20との被着距離をLとすると、S=α×Δκ×Lの関係式で表される。なお、αは、パッド電極50の形状等で決まる比例定数である。   The warp S of the semiconductor laser device 1 is determined by the metal material of the pad electrode 50 formed continuously on the plurality of light emitting ridges R and the plurality of dummy ridges S, and the semiconductor material of the laminated structure 20. Is a relational expression of S = α × Δκ × L, where Δk is a linear expansion coefficient and L is a deposition distance between the pad electrode 50 and the laminated structure 20. Α is a proportionality constant determined by the shape of the pad electrode 50 and the like.

ここで、パッド電極50は、(i)各発光リッジ部Rに電極を流す、(ii)隣り合う2つの発光リッジ部Rの間に電流を流す、(iii)半導体レーザ素子1をサブマウント等の支持基体に実装する場合に支持基体と半導体レーザ素子1とを接合する、等の役割を果たす。   Here, the pad electrode 50 (i) flows the electrode to each light emitting ridge R, (ii) flows a current between two adjacent light emitting ridges R, (iii) the semiconductor laser device 1 is submounted, etc. When mounted on the supporting substrate, the supporting substrate and the semiconductor laser element 1 are joined.

(i)、(ii)の観点では、複数のダミーリッジ部Sのうち最も外側に位置する端側リッジ部S及びSの上には、パッド電極50を形成する必要がない。したがって、端側リッジ部S及びSの上にパッド電極50を形成しないことで、パッド電極50と積層構造体20との被着距離Lを短くして、半導体レーザ素子1の反りSを小さくすることができる。 (I), in terms of (ii), the upper end side ridge portion S 0 and S n is the outermost of the plurality of dummy ridge portions S, there is no need to form a pad electrode 50. Accordingly, by not forming the pad electrode 50 on the end side ridge portion S 0 and S n, the deposition distance L between the pad electrode 50 and the layered structure 20 is shortened, the warping S of the semiconductor laser element 1 It can be made smaller.

一方、(iii)の観点では、半導体レーザ素子1とサブマウント60との接合強度を大きくするには、端側リッジ部S及びSの上にはパッド電極50は存在する方がよい。例えば、振動が大きい環境で使用される装置に半導体レーザ素子1が用いられる場合には、半導体レーザ素子1とサブマウント60との接合強度を高める必要があるので、端側リッジ部S及びSの上にはできるだけ広い面積のパッド電極50を形成するとよい。 On the other hand, from the viewpoint of (iii), in order to increase the bonding strength between the semiconductor laser element 1 and the submount 60, the pad electrode 50 is formed on the end side ridge portion S 0 and S n is better present. For example, when the semiconductor laser element 1 is used in the apparatus used in the vibration is large environment, it is necessary to improve the bonding strength between the semiconductor laser element 1 and the submount 60, an end-side ridge portion S 0 and S A pad electrode 50 having as large an area as possible may be formed on n .

本開示は、このような観点で着想されたものである。具体的には、本実施の形態における半導体レーザ素子1では、複数の発光リッジ部Rと複数のダミーリッジ部Sとの上に連続して形成されたパッド電極50(第2金属層)が、基板10の下面に形成された第2電極42(第1金属層)よりも厚く、且つ、複数のダミーリッジ部Sのうち端側リッジ部S及びS上において、発光リッジ部Rから離れている第1部分が、当該発光リッジ部Rに近い第2部分より、面積が小さくなっている。つまり、パッド電極50は、ダミーリッジ部Sの端側リッジ部S及びS上においては、パッド電極50と積層構造体20との被着面積が外側にいくほど小さくなっている。 The present disclosure has been conceived from such a viewpoint. Specifically, in the semiconductor laser device 1 in the present embodiment, the pad electrode 50 (second metal layer) continuously formed on the plurality of light emitting ridge portions R and the plurality of dummy ridge portions S includes: the second electrode 42 (first metal layer) thicker than that formed on the lower surface of the substrate 10, and, at the end side ridge portion S 0 and the S n among the plurality of dummy ridge portions S, away from the light emitting ridge R The first portion is smaller in area than the second portion close to the light emitting ridge portion R. That is to say, the pad electrode 50, the end side ridge portion S 0 and the S n of dummy ridge portions S are deposited area of the pad electrode 50 and the layered structure 20 is reduced as it goes outward.

例えば、図7に示すように、本実施の形態における半導体レーザ素子1では、端側リッジ部Sの第1分割リッジ部Sna上のパッド電極50における発光リッジ部Rから離れている第1部分(図7の第1分割リッジ部Sna上の右側部分)が、端側リッジ部Sの第1分割リッジ部Sna上のパッド電極50における発光リッジ部Rに近い第2部分(図7の第1分割リッジ部Sna上の左側部分)より、第1端面20a及び第2端面20bからの距離が大きくなっている。 For example, as shown in FIG. 7, in the semiconductor laser device 1 of the present embodiment, first away from the light emitting ridge R of the first dividing ridge pad electrode 50 on the S na end side ridge portion S n 1 portion (first right-side portion on the division ridge S na in FIG. 7), a second portion (Fig closer to the light-emitting ridge portion R of the first dividing ridge S pad electrode 50 on na end side ridge portion S n The distance from the first end face 20a and the second end face 20b is larger than the left side portion on the first divided ridge portion Sna .

図7は、実施の形態における半導体レーザ素子1の端側リッジ部S周辺の拡大上面図である。なお、図7では、端側リッジ部S及びSのうち端側リッジ部S周辺しか図示されていないが、反対側の端側リッジ部S周辺も同様の構成である。 Figure 7 is an enlarged top view of the end-side ridge portion S n around the semiconductor laser device 1 in the embodiment. In FIG. 7, only the end-side ridge portion S n periphery of the end-side ridge portion S 0 and S n is not shown, the opposite end side ridge portion S 0 around the same configuration of.

より具体的には、図7に示すように、パッド電極50は、第1分割リッジ部Sna上の外側(図7の右側)のリッジ端では、第1分割リッジ部Sna上の内側(図7の左側)のリッジ端よりも、第1端面20a及び第2端面20bからの距離が大きくなっている。本実施の形態では、第1分割リッジ部Sna上の凹部51が、第1分割リッジ部Sna上の外側端まで切り欠かれた形状になっている。 More specifically, as shown in FIG. 7, the pad electrode 50, the ridge end of the outer on first dividing ridge S na (right side in FIG. 7), the inner side of the first dividing ridge S na ( The distance from the first end surface 20a and the second end surface 20b is larger than the ridge end on the left side in FIG. In this embodiment, the recess 51 on the first divided ridge S na has become notched shape to the outer end of the first dividing ridge S na.

ここで、図7に示される本実施の形態における半導体レーザ素子1のパッド電極50と、図8に示される比較例の半導体レーザ素子200のパッド電極250とを比べると、パッド電極50とパッド電極150との面積差ΔSは、ΔS={(L2+3)×Z1/2+L4×Z1}×2=(L2+L3+2×L4)×Z1で表される。本実施の形態では、L2=10μm、L3=24μm、L2=50μm、Z1=14μmであるので、ΔS=2352μmとなる。つまり、本実施の形態における半導体レーザ素子1では、比較例の半導体レーザ素子100と比べて、パッド電極50と積層構造体20との被着面積を約2300μm程度小さくすることができる。 Here, when the pad electrode 50 of the semiconductor laser device 1 in the present embodiment shown in FIG. 7 and the pad electrode 250 of the semiconductor laser device 200 of the comparative example shown in FIG. 8 are compared, the pad electrode 50 and the pad electrode are compared. The area difference ΔS with respect to 150 is represented by ΔS = {(L2 + 3) × Z1 / 2 + L4 × Z1} × 2 = (L2 + L3 + 2 × L4) × Z1. In this embodiment, since L2 = 10 μm, L3 = 24 μm, L2 = 50 μm, and Z1 = 14 μm, ΔS = 2352 μm 2 . That is, in the semiconductor laser device 1 according to the present embodiment, the deposition area between the pad electrode 50 and the laminated structure 20 can be reduced by about 2300 μm 2 compared to the semiconductor laser device 100 of the comparative example.

なお、図8に示される比較例の半導体レーザ素子200では、端側リッジ部Sにおける第1分割リッジ部Sna上のパッド電極250の凹部251が第1分割リッジ部Sna上の外側端まで切り欠かれておらず、第1分割リッジ部Sna上のパッド電極250の第1端面20a側及び第2端面20b側の辺の一部のみが凹んだ構成となっている。また、図8でも、端側リッジ部S及びSのうち端側リッジ部S周辺しか図示されていないが、反対側の端側リッジ部S周辺も同様の構成である。 In the semiconductor laser device 200 of the comparative example shown in FIG. 8, the recess 251 of the first divided ridge S na on the pad electrode 250 at the end-side ridge portion S n is the outer end of the first dividing ridge S na The pad electrode 250 on the first divided ridge portion Sna is not cut out to the first end surface 20a side and the second end surface 20b side. Further, also in FIG. 8, only the end-side ridge portion S n periphery of the end-side ridge portion S 0 and S n is not shown, the opposite end side ridge portion S 0 around the same configuration of.

このように、端側リッジ部S及びS上において、パッド電極50における発光リッジ部Rから離れている第1部分が、パッド電極50における発光リッジ部Rに近い第2部分よりも面積が小さくなっていることで、端側リッジ部S及びSの上にパッド電極50を形成しつつも、パッド電極50の形状で決まる比例定数αを小さくしてパッド電極50が半導体レーザ素子1を反らす力を弱めることができる。これにより、サブマウント60等の支持基体と半導体レーザ素子1との接合強度を確保しつつ、温度変化に伴う半導体レーザ素子1の反りを抑制することができる。 Thus, on the end side ridge portion S 0 and S n, the first portion away from the light emitting ridge R of the pad electrode 50, the area than near the second portion to the light-emitting ridge R of the pad electrode 50 by being smaller, while still forming a pad electrode 50 on the end side ridge portion S 0 and S n, the proportional constant α for small and pad electrode 50 is a semiconductor laser element which is determined by the shape of the pad electrode 50 1 Can weaken the power of As a result, it is possible to suppress the warpage of the semiconductor laser device 1 caused by the temperature change while securing the bonding strength between the semiconductor laser device 1 and the support base such as the submount 60 and the like.

また、上記実施の形態では、端側リッジ部S及びSの上にパッド電極50を残したが、端側リッジ部S及びSの上にパッド電極50が存在しなくてもサブマウント60等の支持基体と半導体レーザ素子1との接合強度が確保できていれば、図9に示すように、パッド電極50は、端側リッジ部S及びSの上に形成されていなくてもよい。 In the above embodiment, although leaving the pad electrode 50 on the end side ridge portion S 0 and S n, sub without the presence of the pad electrode 50 on the end side ridge portion S 0 and S n if possible bonding strength to secure the support substrate and the semiconductor laser element 1 of the mount 60 such as shown in FIG. 9, the pad electrode 50 is not formed on the end side ridge portion S 0 and S n May be

この構成により、図1に示される半導体レーザ素子1と比べて、パッド電極50と積層構造体20との被着面積をさらに小さくすることができるので、半導体レーザ素子1の反りを一層抑制することができる。   With this configuration, the adhesion area of the pad electrode 50 and the laminated structure 20 can be further reduced as compared with the semiconductor laser device 1 shown in FIG. 1, so that warpage of the semiconductor laser device 1 can be further suppressed. Can.

なお、図9では、簡略化のため、発光リッジ部R及びダミーリッジ部Sの本数を少なくして図示している。また、図9では、端側リッジ部S及びSが分割されていない。このように、端側リッジ部S及びSは分割されていなくてもよい。 In FIG. 9, for simplification, the number of light emitting ridges R and dummy ridges S is reduced. Further, in FIG. 9, the end ridge portions S 0 and Sn are not divided. Thus, the end-side ridge portion S 0 and S n may not be divided.

また、端側リッジ部S及びSの上にパッド電極50を残す場合は、図10に示すように、端側リッジ部S及びS上におけるパッド電極50における発光リッジ部Rから離れている第1部分の隅部が、発光リッジ部Rから離れるに従い、第1端面20a及び第2端面20bからの距離が大きくなる方向に傾斜していてもよい。具体的には、図10では、パッド電極50は、端側リッジ部S及びS上における発光リッジ部Rから離れている第1部分の隅部に、発光リッジ部Rから離れるに従って第1端面20a及び第2端面20bからの距離が大きくなる方向に傾斜する傾斜部52を有する。 Also, when leaving the pad electrode 50 on the end side ridge portion S 0 and S n, as shown in FIG. 10, away from the light emitting ridge R of the pad electrode 50 at the end-side ridge portion S 0 and the S n The corner portion of the first portion may be inclined in a direction in which the distance from the first end surface 20a and the second end surface 20b increases as the distance from the light emitting ridge portion R increases. Specifically, in FIG. 10, the pad electrode 50, first according to the corner portion of the first portion away from the light emitting ridge R of the end-side ridge portion S 0 and the S n, away from the light-emitting ridge R It has the inclination part 52 which inclines in the direction where the distance from the end surface 20a and the 2nd end surface 20b becomes large.

図10に示される半導体レーザ素子は、図9に示される半導体レーザ素子と比べて、サブマウントとの接合強度を大きくすることができる。なお、図10において、傾斜部52は、第1端面20a側及び第2端面20b側のいずれか一方のみに形成されていてもよい。   The semiconductor laser element shown in FIG. 10 can increase the bonding strength with the submount as compared with the semiconductor laser element shown in FIG. In FIG. 10, the inclined portion 52 may be formed only on one of the first end surface 20a side and the second end surface 20b side.

また、端側リッジ部S及びSの上にパッド電極50を残す場合の他の例として、図11に示すように、パッド電極50は、端側リッジ部S及びS上において、発光リッジ部Rから離れている側の辺に、切欠部53を有していてもよい。切欠部53は、例えば、端側リッジ部S及びS上のパッド電極50の左右方向の辺の一部を内側に向かって切り欠くように形成されている。 Another example of when to leave the pad electrode 50 on the end side ridge portion S 0 and S n, as shown in FIG. 11, the pad electrode 50 at the end side ridge portion S 0 and the S n, On the side away from the light emitting ridge portion R, a cutout portion 53 may be provided. Notch 53 is, for example, is formed so as cutting away toward the portion in the lateral direction of the sides of the end-side ridge portion S 0 and the pad electrode 50 on the S n inward.

図11に示される半導体レーザ素子は、図9に示される半導体レーザ素子と比べて、サブマウントとの接合強度を大きくすることができる。また、図11に示される半導体レーザ素子では、端側リッジ部S及びS上のパッド電極50の被着部が端側リッジ部S及びS上の長手方向の端部(第1端面20a側及び第2端面20b側)の方が中央部よりも大きくなっている。これにより、図11に示される半導体レーザ素子は、図9及び図10に示される半導体レーザ素子と比べて、パッド電極50の隅部でのサブマウントとの接合強度を大きくできるとともに、熱が発生しやすい第1端面20a及び第2端面20bでの熱をより効率的に逃がすことができる。 The semiconductor laser element shown in FIG. 11 can increase the bonding strength with the submount as compared with the semiconductor laser element shown in FIG. Further, the semiconductor laser device, longitudinal ends on the end side ridge portion S 0 and S deposition portion of the pad electrode 50 on the n is the end-side ridge portion S 0 and S n (first shown in FIG. 11 The end surface 20a side and the second end surface 20b side) are larger than the center portion. As a result, the semiconductor laser device shown in FIG. 11 can increase the bonding strength with the submount at the corner of the pad electrode 50 and generate heat as compared with the semiconductor laser device shown in FIGS. The heat at the first end face 20a and the second end face 20b that can be easily released can be released more efficiently.

なお、図10及び図11において、傾斜部52及び切欠部53は、端側リッジ部S及びSのいずれか一方のみに形成されていてもよい。 In FIG. 10 and FIG. 11, the sloped portion 52 and the cutout portion 53 may be formed only in any one of the end side ridge portions S 0 and S n .

また、図9〜図11に示される半導体レーザ素子において、端側リッジ部S及びSが、溝mによって複数の分割リッジ部に分離されている場合には、図9〜図11の特徴は、どの分割リッジ部に適用してもよい。 In the semiconductor laser device shown in FIGS. 9-11, the end-side ridge portion S 0 and S n, when it is separated into a plurality of divided ridge by a groove m is characterized in FIGS. 9 to 11 May be applied to any split ridge portion.

また、本実施の形態における半導体レーザ素子1では、図5に示すように、複数の発光リッジ部Rとダミーリッジ部Sとの上に連続して形成されたパッド電極50が、発光リッジ部R上では、第1端面20a及び第2端面20bから第1距離d1だけ離間している部分を有し、ダミーリッジ部S上では、第1端面20a及び第2端面20bから第2距離d2だけ離間している部分を有しており、さらに、第2距離d2が第1距離d1よりも大きい。   Further, in the semiconductor laser device 1 according to the present embodiment, as shown in FIG. 5, the pad electrode 50 formed continuously on the plurality of light emitting ridges R and the dummy ridges S is a light emitting ridge R On the dummy ridge portion S, a portion separated from the first end face 20a and the second end face 20b by the first distance d1 is provided, and the dummy ridge portion S is separated from the first end face 20a and the second end face 20b by the second distance d2 In addition, the second distance d2 is larger than the first distance d1.

このように、ダミーリッジ部S上の第2距離d2を発光リッジ部R上の第1距離d1よりも大きくすることで、ダミーリッジ部Sにおける素子端面近傍(第1端面20a側及び第2端面20b側の近傍)のパッド電極50を、発光リッジ部Rにおける素子端面近傍のパッド電極50よりも凹ませることができる。つまり、平面視において、パッド電極50の第1端面20a側の辺の一部及びパッド電極50の第2端面20b側の辺の一部がそれぞれ反対側に後退している。   In this manner, by making the second distance d2 on the dummy ridge portion S larger than the first distance d1 on the light emitting ridge portion R, the vicinity of the element end surface (on the first end surface 20a side and the second end surface) in the dummy ridge portion S. The pad electrode 50 in the vicinity of the 20 b side can be recessed more than the pad electrode 50 in the vicinity of the element end face in the light emitting ridge portion R. That is, in plan view, part of the side on the first end face 20 a side of the pad electrode 50 and part of the side on the second end face 20 b side of the pad electrode 50 are respectively retracted to the opposite side.

これにより、発光リッジ部Rの素子端面近傍に存在するダングリングボンドによって発光リッジ部Rに対応するエミッタEの素子端面で熱が発生したとしても、隣り合う2つのエミッタEの素子端面同士で発生した熱が、パッド電極50を介して発光リッジ部Rに隣接するダミーリッジ部Sに伝播することを抑制ができる。したがって、隣り合う2つのエミッタEの素子端面同士で発生した熱がパッド電極50を介して干渉することを抑制することができる。   As a result, even if heat is generated at the element end face of the emitter E corresponding to the light emitting ridge part R due to dangling bonds existing in the vicinity of the element end face of the light emitting ridge part R, it is generated between the element end faces of two adjacent emitters E. It is possible to suppress the propagation of the generated heat to the dummy ridge portion S adjacent to the light emitting ridge portion R via the pad electrode 50. Therefore, it is possible to suppress that the heat generated at the element end faces of two adjacent emitters E interfere with each other through the pad electrode 50.

また、ダミーリッジ部S上の第2距離d2を発光リッジ部R上の第1距離d1よりも大きくしてダミーリッジ部Sにおける素子端面近傍のパッド電極50を発光リッジ部Rにおける素子端面近傍のパッド電極50よりも凹ませておくことで、発光リッジ部Rに対応するエミッタEの素子端面で発生した熱がダミーリッジ部Sに伝播したとしても、ダミーリッジ部Sにおける素子端面近傍でのパッド電極50の熱膨張を抑制することができる。つまり、ダミーリッジ部S上にパッド電極50が存在しない領域(凹部51)を設けておくことで、この領域でのパッド電極50の熱膨張をなくすことができる。この結果、ダミーリッジ部Sにおける素子端面近傍に存在するパッド電極50による熱膨張で発光リッジ部Rが両側から圧縮されることを抑制できる。したがって、発光リッジ部Rが圧縮応力を受けることで発光リッジ部Rに結晶欠陥が発生することを抑制することができる。   Further, the second distance d2 on the dummy ridge portion S is made larger than the first distance d1 on the light emitting ridge portion R so that the pad electrode 50 in the vicinity of the element end surface in the dummy ridge portion S is located in the vicinity of the element end surface in the light emitting ridge portion R. Even if heat generated at the element end face of the emitter E corresponding to the light emitting ridge portion R propagates to the dummy ridge portion S by being recessed from the pad electrode 50, the pad near the element end face in the dummy ridge portion S The thermal expansion of the electrode 50 can be suppressed. That is, by providing a region (concave portion 51) where the pad electrode 50 does not exist on the dummy ridge portion S, thermal expansion of the pad electrode 50 in this region can be eliminated. As a result, it is possible to suppress the light emitting ridge portion R from being compressed from both sides due to thermal expansion by the pad electrode 50 existing in the vicinity of the element end face in the dummy ridge portion S. Therefore, the generation of crystal defects in the light emitting ridge portion R can be suppressed by the compressive stress of the light emitting ridge portion R.

このように、本実施の形態における半導体レーザ素子1によれば、パッド電極50を介した隣り合う2つのエミッタEの熱干渉を抑制できるとともに、パッド電極50の熱膨張による発光リッジ部Rの結晶欠陥を抑制することができる。したがって、信頼性が高い半導体レーザ素子1を実現することができる。   As described above, according to the semiconductor laser device 1 of the present embodiment, it is possible to suppress the thermal interference between two adjacent emitters E via the pad electrode 50, and the crystal of the light emitting ridge portion R due to the thermal expansion of the pad electrode 50. Defects can be suppressed. Therefore, the semiconductor laser device 1 with high reliability can be realized.

なお、第1端面20a及び第2端面20bから離れたパッド電極50の内側(内部)の領域では、パッド電極50を通じて発光リッジ部Rから当該発光リッジ部Rに隣接するダミーリッジ部Sに伝播する熱もあるが、この熱は、発光リッジ部Rとダミーリッジ部Sとにまたがって広く形成されたパッド電極50の内側の領域によって広く拡散するので、熱密度が低く、温度上昇も少ない。このため、この拡散した熱によるパッド電極50の熱膨張は小さいので、発光リッジ部Rが受ける圧縮応力も小さくなる。また、パッド電極50の内部の領域における発光リッジ部R及びダミーリッジ部Sでは、そもそもダングリングボンドがあまり存在しない。このため、パッド電極50の内側の領域では、発光リッジ部Rに結晶欠陥はあまり発生しない。   In the region inside (inside) the pad electrode 50 that is separated from the first end surface 20a and the second end surface 20b, the light propagates from the light emitting ridge portion R to the dummy ridge portion S adjacent to the light emitting ridge portion R through the pad electrode 50. Although there is heat, this heat is diffused widely by a region inside the pad electrode 50 that is widely formed across the light emitting ridge portion R and the dummy ridge portion S, so that the heat density is low and the temperature rise is small. For this reason, since the thermal expansion of the pad electrode 50 due to the diffused heat is small, the compressive stress received by the light emitting ridge portion R is also small. Further, in the light emitting ridge portion R and the dummy ridge portion S in the region inside the pad electrode 50, there are not many dangling bonds in the first place. For this reason, in the region inside the pad electrode 50, crystal defects do not occur in the light emitting ridge portion R very much.

また、本実施の形態では、パッド電極50は、ダミーリッジ部S上において、第1端面20a側及び第2端面20b側の辺に凹部51を有しており、この凹部51が、第1端面20a及び第2端面20bから第2距離d2だけ離間している部分となっている。   Further, in the present embodiment, the pad electrode 50 has the recess 51 on the side of the first end face 20a and the second end face 20b on the dummy ridge portion S, and this recess 51 is the first end face. This is a portion that is separated from 20a and the second end face 20b by a second distance d2.

具体的には、図5の(a)に示すように、発光リッジ部R上のパッド電極50の第1端面20a側の辺は、発光リッジ部Rの左側の溝Mと右側の溝M’とを超えて水平方向に左側のダミーリッジ部Si−1及び右側のダミーリッジ部Sまで広がった後、ダミーリッジ部Si−1及びS上で約45°の傾斜をもって第1端面20aから離れる(凹む)ことで、ダミーリッジ部Si−1及びS上のパッド電極50に凹部51が形成されている。 Specifically, as shown in FIG. 5 (a), the first end face 20a side of the pad electrode 50 on the light emitting ridge R i sides, the left light emitting ridge R i groove M i and right After extending to the left dummy ridge portion S i-1 and the right dummy ridge portion S i in a horizontal direction beyond the groove M ′ i , the inclination is about 45 ° on the dummy ridge portions S i-1 and S i. The recess 51 is formed in the pad electrode 50 on the dummy ridges S i-1 and S i by moving away from the first end surface 20a.

このように、ダミーリッジ部S上におけるパッド電極50に凹部51を形成することで、ダミーリッジ部S上の第2距離d2を発光リッジ部R上の第1距離d1よりも簡単に大きくすることができる。そして、本実施の形態における半導体レーザ素子1では、この凹部51によって、パッド電極50を介した隣り合う2つのエミッタEの熱干渉とパッド電極50の熱膨張による発光リッジ部Rの結晶欠陥とを抑制することができる。   As described above, by forming the recess 51 in the pad electrode 50 on the dummy ridge portion S, the second distance d2 on the dummy ridge portion S can be easily made larger than the first distance d1 on the light emitting ridge portion R. Can. Then, in the semiconductor laser device 1 according to the present embodiment, the heat interference between two adjacent emitters E via the pad electrode 50 and the crystal defects of the light emitting ridge portion R due to the thermal expansion of the pad electrode 50 are caused by the recess 51. It can be suppressed.

なお、本実施の形態では、パッド電極50の凹部51は、発光リッジ部R上には形成されていない。したがって、パッド電極50に凹部51を形成したとしても、発光リッジ部Rに電流を注入することへの阻害にはならない。   In the present embodiment, the recess 51 of the pad electrode 50 is not formed on the light emitting ridge portion R. Therefore, even if the recess 51 is formed in the pad electrode 50, it does not hinder the injection of the current into the light emitting ridge portion R.

また、図1に示される本実施の形態における半導体レーザ素子1では、図2及び図3に示すように、複数のダミーリッジ部Sのうちの端側リッジ部S(S)が、溝mにより複数の分割リッジ部に分離されている。 Further, in the semiconductor laser device 1 according to the present embodiment shown in FIG. 1, as shown in FIGS. 2 and 3, the end ridge portion S 0 (S n ) of the plurality of dummy ridge portions S has a groove A plurality of divided ridges are separated by m.

このように、端側リッジ部S(S)が複数に分離されていることによって、この複数の分割リッジ部の間の溝mによって、応力に起因した歪を緩和させることができる。この構成により、実装時の温度差等による半導体レーザ素子1の積層構造体20とサブマウント60との線膨張係数差に伴って熱膨張差が生じて半導体レーザ素子1の積層構造体20の幅方向の端部に応力が発生したとしても、この複数の分割リッジ部の間の溝mによってこの応力を吸収することができる。これにより、この熱膨張差による応力によってダミーリッジ部Sに生じる歪を緩和させることができるので、この歪によってダミーリッジ部Sの内部に結晶欠陥が発生することを抑制できる。この結果、ダミーリッジ部Sの結晶欠陥が、当該ダミーリッジ部Sに隣接する発光リッジ部Rに伝播して発光リッジ部Rに結晶欠陥が生じることを抑制できる。したがって、信頼性が高い半導体レーザ素子1を実現することができる。 As described above, the end-side ridge portion S 0 (S n ) is separated into a plurality of pieces, whereby the strain m caused by the stress can be relieved by the grooves m between the plurality of divided ridge portions. With this configuration, a difference in thermal expansion occurs with a difference in linear expansion coefficient between the laminated structure 20 of the semiconductor laser device 1 and the submount 60 due to a temperature difference etc. during mounting, and the width of the laminated structure 20 of the semiconductor laser device 1 Even if stress is generated at the end of the direction, the stress can be absorbed by the groove m between the plurality of split ridges. As a result, the strain caused in the dummy ridge portion S due to the stress due to the thermal expansion difference can be alleviated, so that the generation of crystal defects in the dummy ridge portion S can be suppressed. As a result, it is possible to suppress the occurrence of crystal defects in the light emitting ridge portion R by propagating crystal defects in the dummy ridge portion S to the light emitting ridge portion R adjacent to the dummy ridge portion S. Therefore, the semiconductor laser device 1 with high reliability can be realized.

なお、本実施の形態では、端側リッジ部S及びSの両方が複数に分離されているが、端側リッジ部S及びSの一方のみが複数に分離されていてもよい。 In the present embodiment, both end-side ridge portion S 0 and S n is the plurality of separated, only one end side ridge portion S 0 and S n may be the plurality of separated.

(変形例)
以上、本開示に係る半導体レーザ素子1及び半導体レーザ装置2について、実施の形態に基づいて説明したが、本開示は、上記実施の形態に限定されるものではない。
(Modification)
As described above, the semiconductor laser element 1 and the semiconductor laser device 2 according to the present disclosure have been described based on the embodiments, but the present disclosure is not limited to the above embodiments.

例えば、上記実施の形態において、パッド電極50における発光リッジ部R上の素子端面(第1端面20a、第2端面20b)から第1距離d1だけ離間している部分は、第1端面20a側及び第2端面20b側の両方に形成したが、これに限らず、第1端面20a及び第2端面20bのうちの少なくとも一方の素子端面側に形成されていてもよい。   For example, in the above embodiment, the portion of the pad electrode 50 which is separated from the element end face (the first end face 20a and the second end face 20b) on the light emitting ridge R by the first distance d1 is the first end face 20a side and Although it formed in both the 2nd end surface 20b side, it is not restricted to this, You may form in the at least one element end surface side of the 1st end surface 20a and the 2nd end surface 20b.

同様に、パッド電極50におけるダミーリッジ部S上の素子端面(第1端面20a、第2端面20b)から第2距離d2だけ離間している部分は、第1端面20a側及び第2端面20b側の両方に形成したが、これに限らず、第1端面20a及び第2端面20bのうちの少なくとも一方側に形成されていてもよい。つまり、上記実施の形態において、ダミーリッジ部Sにおける第2距離d2であるパッド電極50の辺からの後退量(凹み量)を構成する凹部51は、第1端面20a側の辺及び第2端面20b側の辺の少なくともいずれか一方に形成されていればよい。   Similarly, the portions of the pad electrode 50 that are separated from the element end surfaces (first end surface 20a, second end surface 20b) on the dummy ridge portion S by the second distance d2 are the first end surface 20a side and the second end surface 20b side. However, the present invention is not limited to this, and may be formed on at least one of the first end surface 20a and the second end surface 20b. That is, in the above embodiment, the recessed portion 51 which constitutes the amount of retraction (the amount of recess) from the side of the pad electrode 50 which is the second distance d2 in the dummy ridge portion S is the side on the first end face 20a side and the second end face It may be formed on at least one of the sides on the 20b side.

具体的には、上記実施の形態では、パッド電極50の凹部51は、第1端面20a側及び第2端面20b側の両側に形成したが、第1端面20a側及び第2端面20b側のいずれか一方側のみに形成されていてもよい。このように、パッド電極50の凹部51を、第1端面20a側及び第2端面20b側のいずれか一方側のみに形成することで、上記実施の形態と比べて、パッド電極50の面積を大きくすることができる。これにより、サブマウント60との接触面積を大きくすることができるので、より信頼性が高い半導体レーザ装置を実現することができる。   Specifically, in the above embodiment, the recess 51 of the pad electrode 50 is formed on both sides of the first end face 20a and the second end face 20b, either of the first end face 20a and the second end face 20b. It may be formed only on one side. As described above, by forming the recess 51 of the pad electrode 50 only on one side of the first end surface 20a side and the second end surface 20b side, the area of the pad electrode 50 can be increased compared to the above embodiment. can do. Thus, the contact area with the submount 60 can be increased, so that a semiconductor laser device with higher reliability can be realized.

なお、凹部51の後退量を大きくする等してダミーリッジ部Sにおける第2距離d2を大きくすると、隣り合う発光リッジ部Rを接続するパッド電極50の共振器長方向の長さが短くなってしまい、パッド電極50の抵抗が部分的に上昇して無効な電力が発生して、無効電力によって熱が発生してしまう。このため、凹部51の後退量は、あまり大きくしすぎない方がよく、最適な値に設定されているとよい。   When the second distance d2 in the dummy ridge portion S is increased by, for example, increasing the amount of retraction of the recess 51, the length in the cavity length direction of the pad electrode 50 connecting adjacent light emitting ridge portions R is shortened. As a result, the resistance of the pad electrode 50 partially rises to generate ineffective power and heat is generated by the ineffective power. Therefore, the amount of retraction of the recess 51 should not be too large, and may be set to an optimum value.

また、上記実施の形態において、第1端面20a及び第2端面20bは、平坦面であったが、これに限らず、ダミーリッジ部Sは、パッド電極50が第2距離d2だけ離間している部分を有する側の端面に、ダミーリッジ部Sの上面から下方に延びる溝部20cを有していてもよい。例えば、図12に示すように、ダミーリッジ部Sにおける第1端面20a及び第2端面20bの両方に、ダミーリッジ部Sの上面から下方に延びる溝部20cを形成してもよい。このように、溝部20cを形成することによって、パッド電極50を介した隣り合う2つのエミッタEの熱干渉を一層抑制することができる。   In the above embodiment, the first end surface 20a and the second end surface 20b are flat surfaces. However, the present invention is not limited to this, and in the dummy ridge portion S, the pad electrode 50 is separated by the second distance d2. The end face on the side having the portion may have a groove 20 c extending downward from the upper surface of the dummy ridge portion S. For example, as shown in FIG. 12, grooves 20 c may be formed extending downward from the upper surface of the dummy ridge portion S on both the first end surface 20 a and the second end surface 20 b of the dummy ridge portion S. In this way, by forming the groove 20c, it is possible to further suppress the thermal interference between two adjacent emitters E via the pad electrode 50.

なお、この溝部20cの深さは、ダミーリッジ部Sの上面から基板10に向かって基板10にまで到達する長さとなっているが、溝部20cは、ダミーリッジ部Sの上面から基板10に到達することなく積層構造体20の途中の層(例えば第1クラッド層21)までしか形成されていなくてもよい。また、図12では、溝部20cの表面が露出しているが、溝部20cの表面は、絶縁層30で覆われていてもよい。   The depth of the groove 20c is a length that reaches the substrate 10 from the upper surface of the dummy ridge S toward the substrate 10, but the groove 20c reaches the substrate 10 from the upper surface of the dummy ridge S. It is possible to form only up to the middle layer (for example, the first cladding layer 21) of the stacked structure 20 without doing so. In FIG. 12, the surface of the groove 20 c is exposed, but the surface of the groove 20 c may be covered with the insulating layer 30.

また、上記実施の形態では、第1電極41(p側電極)は、発光リッジ部Rに形成され、ダミーリッジ部Sの上には形成されていなかったが、これに限らない。例えば、第1電極41は、発光リッジ部R及びダミーリッジ部Sの両方の上に形成されていてもよい。ただし、この場合、ダミーリッジ部Sと第1電極41との間に絶縁膜を形成したりダミーリッジ部S内に絶縁層を形成したりして、ダミーリッジ部Sの下方の活性層23に電流が注入されない電流注入阻止構造をダミーリッジ部Sに形成する必要がある。また、ダミーリッジ部Sの上にも第1電極41を形成する場合、各リッジ部Rごと及び各ダミーリッジ部Sごとに第1電極41を複数本形成してもよいし、全てのリッジ部Rと全てのダミーリッジ部Sとを覆うように1つの第1電極41を形成してもよい。後者の場合、パッド電極50を別途設けずに、1つの第1電極41をパッド電極として用いてもよい。   Further, in the above embodiment, the first electrode 41 (p-side electrode) is formed in the light emitting ridge portion R and not formed on the dummy ridge portion S, but the present invention is not limited to this. For example, the first electrode 41 may be formed on both the light emitting ridge portion R and the dummy ridge portion S. However, in this case, an insulating film is formed between the dummy ridge portion S and the first electrode 41 or an insulating layer is formed in the dummy ridge portion S, and the active layer 23 below the dummy ridge portion S is formed. It is necessary to form in the dummy ridge portion S a current injection blocking structure in which no current is injected. When the first electrode 41 is also formed on the dummy ridge portion S, a plurality of first electrodes 41 may be formed for each ridge portion R and each dummy ridge portion S, or all the ridge portions may be formed. One first electrode 41 may be formed so as to cover R and all the dummy ridge portions S. In the latter case, the first electrode 41 may be used as the pad electrode without providing the pad electrode 50 separately.

また、上記実施の形態では、発光リッジ部Rの幅WRとダミーリッジ部Sの幅WSとは異なっていたが、これに限らない。つまり、発光リッジ部Rの幅WRとダミーリッジ部Sの幅WSとは同じであってもよい。   In the above embodiment, the width WR of the light emitting ridge portion R and the width WS of the dummy ridge portion S are different from each other. However, the present invention is not limited to this. That is, the width WR of the light emitting ridge portion R and the width WS of the dummy ridge portion S may be the same.

また、上記実施の形態において、半導体レーザ素子1は、フェイスダウン方式によってサブマウント60に実装されていたが、これに限らない。例えば、半導体レーザ素子1は、フェイスアップ方式によってサブマウント60等の支持基体に実装されていてもよい。   Further, in the above embodiment, the semiconductor laser device 1 is mounted on the submount 60 by the face down method, but the present invention is not limited to this. For example, the semiconductor laser element 1 may be mounted on a support base such as the submount 60 by a face-up method.

なお、その他に、上記実施の形態及び変形例に対して当業者が思い付く各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で各実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。   In addition, modes obtained by applying various modifications that those skilled in the art may think on the above embodiment and modifications, and components and functions in the embodiments and modifications without departing from the spirit of the present disclosure. An embodiment realized by arbitrarily combining is also included in the present disclosure.

本開示に係る半導体レーザ素子及び半導体レーザ装置は、レーザ加工装置又は画像表示装置等の種々の機器の光源として利用することができ、特に、比較的に高い光出力を必要とする機器の光源として有用である。   The semiconductor laser device and the semiconductor laser device according to the present disclosure can be used as a light source of various devices such as a laser processing device or an image display device, and in particular, as a light source of a device requiring a relatively high light output. It is useful.

1 半導体レーザ素子
2 半導体レーザ装置
10 基板
20 積層構造体
20a 第1端面
20b 第2端面
20c 溝部
21 第1クラッド層
22 第1ガイド層
23 活性層
24 第2ガイド層
25 電子障壁層
26 第2クラッド層
27 コンタクト層
30 絶縁層
41 第1電極
42 第2電極
50 パッド電極
51 凹部
52 傾斜部
53 切欠部
60 サブマウント
71 第1放熱部材
72 第2放熱部材
R 発光リッジ部
S ダミーリッジ部
M、M’、m 溝
E エミッタ
DESCRIPTION OF SYMBOLS 1 Semiconductor laser element 2 Semiconductor laser apparatus 10 Substrate 20 Laminated structure 20a 1st end surface 20b 2nd end surface 20c Groove part 21 1st cladding layer 22 1st guide layer 23 Active layer 24 2nd guide layer 25 Electronic barrier layer 26 2nd cladding Layer 27 Contact layer 30 Insulating layer 41 First electrode 42 Second electrode 50 Pad electrode 51 Recessed portion 52 Inclined portion 53 Notched portion 60 Submount 71 First heat radiating member 72 Second heat radiating member R Light emitting ridge portion S Dummy ridge portion M, M ', M groove E emitter

Claims (8)

第1導電型基板と、
前記第1導電型基板上に形成された第1導電型層と、
前記第1導電型層上に形成された活性層と、
前記活性層上に形成された第2導電型層と、を備え、
前記第1導電型基板、前記第1導電型層、前記活性層及び前記第2導電型層からなる積層構造体は、共振器端面となる対向する一対の端面を備え、
前記第2導電型層は、
前記一対の端面と直交する方向に長手方向を有し、且つ前記活性層への電流注入路となる複数の第1リッジ部と、
前記一対の端面と直交する方向に長手方向を有し、且つ前記活性層への電流注入路とはならない複数の第2リッジ部と、を備え、
前記複数の第2リッジ部には、少なくとも前記複数の第1リッジ部の両端側に設けられた端側リッジ部が含まれており、
前記第1導電型基板に下面には、第1金属層が形成され、
前記複数の第1リッジ部と前記複数の第2リッジ部との上には、第2金属層が連続して形成され、
前記第2金属層は、前記第1金属層よりも厚く、且つ前記端側リッジ部上において、前記第1リッジ部から離れている第1部分が、前記第1リッジ部に近い第2部分より、面積が小さい
半導体レーザ素子。
A first conductive substrate,
A first conductivity type layer formed on the first conductivity type substrate;
An active layer formed on the first conductivity type layer;
A second conductivity type layer formed on the active layer,
The laminated structure including the first conductivity type substrate, the first conductivity type layer, the active layer, and the second conductivity type layer includes a pair of opposed end surfaces that serve as resonator end surfaces,
The second conductivity type layer is
A plurality of first ridge portions having a longitudinal direction in a direction orthogonal to the pair of end faces and serving as a current injection path to the active layer;
And a plurality of second ridges having a longitudinal direction in a direction orthogonal to the pair of end faces and not serving as a current injection path to the active layer,
The plurality of second ridges includes at least end ridges provided on both ends of the plurality of first ridges,
A first metal layer is formed on the lower surface of the first conductivity type substrate,
A second metal layer is continuously formed on the plurality of first ridges and the plurality of second ridges,
The second metal layer is thicker than the first metal layer, and on the end side ridge portion, a first portion separated from the first ridge portion is closer than the second portion closer to the first ridge portion. Semiconductor laser device with a small area.
前記第1リッジ部の高さと前記第2リッジ部の高さとが等しい
請求項1記載の半導体レーザ素子。
The semiconductor laser device according to claim 1, wherein a height of the first ridge portion is equal to a height of the second ridge portion.
前記端側リッジ部上における前記第2金属層の前記第1部分は、前記端側リッジ部上における前記第2金属層の前記第2部分より、前記一対の端面のうちの少なくとも一方の端面からの距離が大きい
請求項1または2記載の半導体レーザ素子。
The first portion of the second metal layer on the end ridge portion is at least one end surface of the pair of end surfaces from the second portion of the second metal layer on the end ridge portion. The semiconductor laser device according to claim 1, wherein the distance is large.
前記端側リッジ部上における前記第2金属層の前記第1部分の隅部が、前記第1リッジ部から離れるに従い、前記一対の端面のうちの一方の端面からの距離が大きくなる方向に傾斜している
請求項1または2記載の半導体レーザ素子。
The corner of the first portion of the second metal layer on the end-side ridge portion is inclined in a direction in which the distance from one end surface of the pair of end surfaces increases as the distance from the first ridge portion increases. The semiconductor laser device according to claim 1.
前記第2金属層は、前記端側リッジ部上において、前記第1リッジ部から離れている側の辺に、切欠部を有する
請求項1または2記載の半導体レーザ素子。
3. The semiconductor laser device according to claim 1, wherein the second metal layer has a cutout portion on a side of the end ridge portion that is away from the first ridge portion.
第1導電型基板と、
前記第1導電型基板上に形成された第1導電型層と、
前記第1導電型層上に形成された活性層と、
前記活性層上に形成された第2導電型層と、を備え、
前記第1導電型基板、前記第1導電型層、前記活性層及び前記第2導電型層からなる積層構造体は、共振器端面となる対向する一対の端面を備え、
前記第2導電型層は、
前記一対の端面と直交する方向に長手方向を有し、且つ前記活性層への電流注入路となる複数の第1リッジ部と、
前記一対の端面と直交する方向に長手方向を有し、且つ前記活性層への電流注入路とはならない複数の第2リッジ部と、を備え、
前記複数の第2リッジ部には、少なくとも前記複数の第1リッジ部の並び方向の両端側の各々に設けられた端側リッジ部が含まれており、
前記第1導電型基板に下面には、第1金属層が形成され、
前記複数の第1リッジ部と前記第2リッジ部との上には、第2金属層が連続して形成され、
前記第2金属層は、前記第1金属層よりも厚く、且つ前記端側リッジ部上には形成されていない
半導体レーザ素子。
A first conductive substrate,
A first conductivity type layer formed on the first conductivity type substrate;
An active layer formed on the first conductivity type layer;
A second conductivity type layer formed on the active layer,
The laminated structure including the first conductivity type substrate, the first conductivity type layer, the active layer, and the second conductivity type layer includes a pair of opposed end surfaces that serve as resonator end surfaces,
The second conductivity type layer is
A plurality of first ridge portions having a longitudinal direction in a direction orthogonal to the pair of end faces and serving as a current injection path to the active layer;
And a plurality of second ridges having a longitudinal direction in a direction orthogonal to the pair of end faces and not serving as a current injection path to the active layer,
Each of the plurality of second ridges includes an end-side ridge provided at each of both ends of the plurality of first ridges in the arrangement direction,
A first metal layer is formed on the lower surface of the first conductivity type substrate,
A second metal layer is continuously formed on the plurality of first ridge portions and the second ridge portion,
A semiconductor laser device, wherein the second metal layer is thicker than the first metal layer and is not formed on the end side ridge portion.
請求項1〜6の何れか1項に記載の半導体レーザ素子と、
サブマウントと、を備え、
前記半導体レーザ素子は、前記第1リッジ部側及び前記第2リッジ部側が前記サブマウントに接合されている
半導体レーザ装置。
The semiconductor laser device according to any one of claims 1 to 6,
A submount, and
The semiconductor laser device is such that the first ridge portion side and the second ridge portion side are joined to the submount.
さらに、第1放熱部材及び第2放熱部材を備え、
前記半導体レーザ素子と前記サブマウントとの接合体は、前記第1放熱部材と前記第2放熱部材とに挟まれている
請求項7記載の半導体レーザ装置。
And a first heat radiation member and a second heat radiation member,
The semiconductor laser device according to claim 7, wherein a bonded body of the semiconductor laser element and the submount is sandwiched between the first heat radiating member and the second heat radiating member.
JP2018009598A 2018-01-24 2018-01-24 Semiconductor laser element and semiconductor laser device Pending JP2019129219A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018009598A JP2019129219A (en) 2018-01-24 2018-01-24 Semiconductor laser element and semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018009598A JP2019129219A (en) 2018-01-24 2018-01-24 Semiconductor laser element and semiconductor laser device

Publications (1)

Publication Number Publication Date
JP2019129219A true JP2019129219A (en) 2019-08-01

Family

ID=67471359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018009598A Pending JP2019129219A (en) 2018-01-24 2018-01-24 Semiconductor laser element and semiconductor laser device

Country Status (1)

Country Link
JP (1) JP2019129219A (en)

Similar Documents

Publication Publication Date Title
US7869483B2 (en) Surface emitting laser
JP5368957B2 (en) Manufacturing method of semiconductor laser chip
US11437780B2 (en) Semiconductor laser device, semiconductor laser module, and welding laser light source system
US10985533B2 (en) Semiconductor laser device, semiconductor laser module, and laser light source system for welding
US20060176924A1 (en) Semiconductor light emitting device having effective cooling structure and method of manufacturing the same
US8767788B2 (en) Semiconductor laser device
JP4342495B2 (en) Semiconductor laser device
US20210384701A1 (en) Semiconductor laser apparatus and semiconductor laser device
US20060239318A1 (en) Semiconductor laser
JP2011124521A (en) Semiconductor laser and method of manufacturing the same
JP2019129217A (en) Semiconductor laser element and semiconductor laser device
JP2019129216A (en) Nitride semiconductor laser element and semiconductor laser device
JP4697488B2 (en) Multi-beam semiconductor laser
US20230155346A1 (en) Semiconductor light emitting device
JP2022520738A (en) Laser irradiation generator
JP2019129218A (en) Semiconductor laser element and semiconductor laser device
JP6024657B2 (en) Semiconductor laser element
JP2019129219A (en) Semiconductor laser element and semiconductor laser device
JP2013179210A (en) Array type semiconductor laser device and manufacturing method thereof
JP2007158008A (en) Semiconductor light emitting device
JP2020035774A (en) Semiconductor laser module
CN111435782B (en) Light emitting element
JP7286918B2 (en) semiconductor light emitting device
WO2021039479A1 (en) Semiconductor laser device
JP2004079833A (en) Vertical resonator type surface emission semiconductor laser