JP2019129216A - Nitride semiconductor laser element and semiconductor laser device - Google Patents
Nitride semiconductor laser element and semiconductor laser device Download PDFInfo
- Publication number
- JP2019129216A JP2019129216A JP2018009559A JP2018009559A JP2019129216A JP 2019129216 A JP2019129216 A JP 2019129216A JP 2018009559 A JP2018009559 A JP 2018009559A JP 2018009559 A JP2018009559 A JP 2018009559A JP 2019129216 A JP2019129216 A JP 2019129216A
- Authority
- JP
- Japan
- Prior art keywords
- ridge portion
- ridge
- semiconductor laser
- light emitting
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本開示は、窒化物半導体レーザ素子及び半導体レーザ装置に関する。 The present disclosure relates to a nitride semiconductor laser device and a semiconductor laser device.
半導体レーザ素子は、長寿命、高効率及び小型等のメリットがあるため、プロジェクタ又はディスプレイ等の画像表示装置をはじめとして様々な用途の光源として利用されている。近年、レーザ加工装置の光源として、光出力が1ワットを超えるワット級の大出力の半導体レーザ素子の研究開発が行われている。 Since semiconductor laser elements have advantages such as long life, high efficiency, and small size, they are used as light sources for various applications including image display devices such as projectors and displays. In recent years, research and development of a high-power semiconductor laser element of a watt class exceeding 1 watt as a light source of a laser processing apparatus has been performed.
半導体レーザ素子では、エミッタ(発光部)に電流を注入することによってレーザ光が生成されるが、電流分布の均一性及び光分布制御等の観点から、エミッタ幅の上限は、数十μm程度である。一方、1つのエミッタから大出力のレーザ光を出射させると、レーザ光が出射する前端面の光密度が高くなりすぎて、前端面にCOD(Catastrophic Optical Damage)が発生するおそれがある。そこで、大出力でレーザ光を出射させるために、複数のエミッタが集積されたレーザアレイ(マルチエミッタ)構造を有する半導体レーザ素子が提案されている。 In the semiconductor laser device, laser light is generated by injecting current into the emitter (light emitting portion), but the upper limit of the emitter width is about several tens of μm from the viewpoint of uniformity of current distribution and control of light distribution. is there. On the other hand, when high-power laser light is emitted from one emitter, the optical density of the front end surface from which the laser light is emitted becomes too high, and there is a possibility that COD (Catalytic Optical Damage) occurs on the front end surface. Therefore, a semiconductor laser device having a laser array (multi-emitter) structure in which a plurality of emitters are integrated has been proposed in order to emit laser light with high output.
このようなレーザアレイ構造を有する従来の半導体レーザ素子が特許文献1に開示されている。図19に、特許文献1に開示された従来の半導体レーザ素子100の断面構造を示す。
図19に示される従来の半導体レーザ素子100では、基板110上に、複数の半導体層からなる積層構造体120が形成されており、p側電極141とn側電極142とに電圧が印加さることで積層構造体120に電流が流れる。このとき、積層構造体120において、n型クラッド層121及びp型クラッド層126から供給された電子及び正孔は、活性層123で再結合し、誘導放出による光増幅と素子の両端面による反射(共振)とによってレーザ発振し、レーザ光となって出射する。半導体レーザ素子100はリッジ部Rを有するので、電子と正孔の供給は、リッジ部Rの直下で行われる。リッジ部Rを有するリッジストライプ型の半導体レーザ素子100では、電子及び正孔と光とがリッジ部Rの直下に閉じ込められるので、レーザ発振の低閾値化とレーザビームの横モード制御とを行うことができる。
In the conventional
レーザアレイ構造を有する半導体レーザ素子100では、複数のエミッタに対応して複数のリッジ部Rが並んでいる。図19に示される半導体レーザ素子100では、隣り合うリッジ部Rの間にダミーリッジ部Sが設けられている。ダミーリッジ部Sには絶縁膜130が存在するため、p側電極141からの電流が活性層123に注入されない。このため、ダミーリッジ部Sの直下の活性層123は発光しない。
In the
このように、活性層123への電流注入機能を有する本来のリッジ部R(発光リッジ部R)の間に、活性層123への電流注入機能を有しないダミーリッジ部Sを設けることによって、発光リッジ部R及びダミーリッジ部Sを含めた全てのリッジ部についてリッジ間隔を狭めることができる。これにより、フェイスダウン方式によって半導体レーザ素子100をサブマウント等の支持基体に実装するときに、半導体レーザ素子100と支持基体との接触面積を大きくすることができる。この結果、サブマウントに実装した後に半導体レーザ素子100内に残留する歪みによって生じる応力を分散させることができる。
Thus, light emission is achieved by providing the dummy ridge portion S not having the current injection function to the
上記のように、レーザアレイ構造を有する半導体レーザ素子においては、半導体レーザ素子をサブマウントに実装する際に生じる発光リッジ部の残留歪を低減するために、発光リッジ部Rの両隣りにダミーリッジ部Sが設けられている。 As described above, in the semiconductor laser device having the laser array structure, in order to reduce the residual distortion of the light emitting ridge portion that occurs when the semiconductor laser device is mounted on the submount, dummy ridges are provided on both sides of the light emitting ridge portion R. A part S is provided.
ここで、発光リッジ部Rの幅d1に対する、隣り合う2つの発光リッジ部Rのリッジ間距離d2が狭いと、隣り合う2つの発光リッジ部Rのレーザ発振により発生する熱干渉の影響により、レーザ光の光出力特性における高出力動作時の熱飽和の発生につながる。 Here, if the distance d2 between the two adjacent light emitting ridges R is smaller than the width d1 of the light emitting ridge R, the laser interference is caused by the laser oscillation of the two adjacent light emitting ridges R. This leads to the generation of thermal saturation during high power operation in the light output characteristics of light.
特に、発光リッジ部Rでレーザ発振時に発生した熱は、発光リッジ部Rの上部からダミーリッジ部Sを通って基板の裏面へと排熱されるが、発光リッジ部Rとダミーリッジ部Sとの間の距離d3が長いと、発光リッジ部Rからダミーリッジ部Sへの排熱経路が長くなってしまい、高出力動作時に十分な排熱を行うことができず、レーザ光の光出力特性における熱飽和の発生につながる。 In particular, heat generated at the time of laser oscillation in the light emitting ridge portion R is exhausted from the upper portion of the light emitting ridge portion R through the dummy ridge portion S to the back surface of the substrate. If the distance d3 is long, the heat exhaust path from the light emitting ridge portion R to the dummy ridge portion S becomes long, and sufficient heat cannot be exhausted at the time of high output operation. It leads to the occurrence of heat saturation.
また、ワット級の高い光出力を得るためには、発光リッジ部Rの幅d1と、隣り合う2つの発光リッジ部Rのリッジ間距離d2と、発光リッジ部Rとダミーリッジ部Sとの間の距離d3との関係が重要になるが、GaN系の窒化物半導体材料によって構成された半導体レーザ素子(窒化物半導体レーザ素子)は、閾値電流密度がGaAs系のヒ化物半導体材料によって構成された半導体レーザ素子(ヒ化物半導体レーザ素子)よりも高く、かつ、閾値電圧が高いことによる電力変換効率(発光効率)が低いため、GaAs系等の他の半導体材料によって構成された半導体レーザ素子よりも電力損失が多い。このため、窒化物半導体レーザ素子は、ヒ化物半導体レーザ素子と比べて発熱量が大きいので、特許文献1に開示された、d1、d2、d3の数値範囲を満たしてとしても、ワット級の光出力を実現することができない。
In order to obtain a high wattage light output, the width d1 of the light emitting ridge R, the distance d2 between the two adjacent light emitting ridges R, the distance between the light emitting ridge R and the dummy ridge S However, the semiconductor laser device (nitride semiconductor laser device) composed of a GaN-based nitride semiconductor material has a threshold current density composed of a GaAs-based arsenide semiconductor material. Since it is higher than a semiconductor laser element (arsenide semiconductor laser element) and has a low threshold voltage, the power conversion efficiency (light emission efficiency) is low, so that it is more than a semiconductor laser element composed of other semiconductor materials such as GaAs. There is a lot of power loss. Therefore, the nitride semiconductor laser device generates a large amount of heat as compared to the arsenide semiconductor laser device, so even if the numerical ranges of d1, d2 and d3 disclosed in
本開示は、このような課題を解決するためになされたものであり、高出力のレーザ光を出射することができる窒化物半導体レーザ素子及び半導体レーザ装置を提供することを目的とする。 The present disclosure has been made to solve such a problem, and an object thereof is to provide a nitride semiconductor laser element and a semiconductor laser device capable of emitting high-power laser light.
上記目的を達成するために、本開示に係る窒化物半導体レーザ素子の一態様は、第1導電型層と、前記第1導電型層上に形成された活性層と、前記活性層上に形成された第2導電型層と、を備え、前記第1導電型層、前記活性層及び前記第2導電型層は、窒化物半導体からなり、前記第1導電型層、前記活性層及び前記第2導電型層からなる積層構造体は、共振器端面となる対向する一対の端面を備え、前記第2導電型層は、前記一対の端面と直交する方向に長手方向を有し、且つ前記活性層への電流注入路となる複数の第1リッジ部と、前記一対の端面と直交する方向に長手方向を有し、且つ前記活性層への電流注入路とはならない第2リッジ部と、を備え、前記第2リッジ部は、前記複数の第1リッジ部のうちの少なくとも二つの前記第1リッジ部に間に設けられ、前記長手方向と直交する方向の長さが幅であり、前記第1リッジ部の上面の幅をWR、前記第1リッジ部の上面と前記第2リッジ部の上面との間の幅をWM、前記二つの第1リッジ部の上面の間の幅をWAとした場合、5μm≦WR≦35μm、5μm≦WM≦30μm、(WA/WR)≧7、である。 In order to achieve the above object, an aspect of a nitride semiconductor laser device according to the present disclosure includes a first conductivity type layer, an active layer formed on the first conductivity type layer, and an active layer formed on the active layer. A second conductive type layer, wherein the first conductive type layer, the active layer, and the second conductive type layer are made of a nitride semiconductor, and the first conductive type layer, the active layer, and the first conductive layer The laminated structure composed of two conductivity type layers includes a pair of opposed end surfaces serving as resonator end surfaces, and the second conductivity type layer has a longitudinal direction in a direction perpendicular to the pair of end surfaces, and the active layer A plurality of first ridge portions serving as current injection paths to the layer, and a second ridge portion having a longitudinal direction in a direction orthogonal to the pair of end faces and not serving as a current injection path to the active layer, The second ridge portion includes at least two of the plurality of first ridge portions. The width in the direction perpendicular to the longitudinal direction is a width provided between the ridge portions, the width of the upper surface of the first ridge portion is WR, the upper surface of the first ridge portion and the upper surface of the second ridge portion Where WM is the width between them and WA is the width between the upper surfaces of the two first ridges, 5 μm ≦ WR ≦ 35 μm, 5 μm ≦ WM ≦ 30 μm, (WA / WR)) 7.
また、本開示に係る半導体レーザ装置の一態様は、上記の窒化物半導体レーザ素子と、サブマウントと、を備え、前記窒化物半導体レーザ素子は、前記第1リッジ部側及び前記第2リッジ部側が前記サブマウントに接合されている。 An aspect of the semiconductor laser device according to the present disclosure includes the nitride semiconductor laser element and a submount, and the nitride semiconductor laser element includes the first ridge portion side and the second ridge portion. The side is joined to the submount.
高出力のレーザ光を出射することができる窒化物半導体レーザ素子及び半導体レーザ装置を実現することができる。 A nitride semiconductor laser device and a semiconductor laser device capable of emitting high-power laser light can be realized.
以下、本開示の実施の形態について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、並びに、ステップ(工程)及びステップの順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。 Hereinafter, embodiments of the present disclosure will be described with reference to the drawings. Each embodiment described below shows one specific example of the present disclosure. Accordingly, the numerical values, shapes, materials, components, arrangement positions and connection forms of the components, steps (steps) and order of steps, etc. shown in the following embodiments are merely examples and limit the present disclosure. It is not the main point to do. Therefore, among the components in the following embodiments, components that are not described in the independent claims indicating the highest concept of the present disclosure are described as optional components.
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺などは必ずしも一致していない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。 Each figure is a mimetic diagram and is not necessarily illustrated strictly. Therefore, the scale and the like do not necessarily match in each figure. In the drawings, substantially the same components are denoted by the same reference numerals, and redundant description will be omitted or simplified.
(実施の形態)
まず、実施の形態に係る半導体レーザ素子1の構成について、図1〜図4を用いて説明する。図1は、実施の形態に係る半導体レーザ素子1の斜視図である。図2は、図1において、パッド電極50を省略した状態の同半導体レーザ素子1の斜視図である。図3は、同半導体レーザ素子1の上面図である。図4は、図1のIV−IV線における同半導体レーザ素子の断面図である。
Embodiment
First, the configuration of the
図1〜図4に示すように、半導体レーザ素子1は、基板10と、基板10の上に形成された積層構造体20と、積層構造体20を覆う絶縁層30と、積層構造体20に電流を注入するための第1電極41及び第2電極42と、パッド電極50とを備える。本実施の形態において、半導体レーザ素子1は、窒化物半導体材料によって構成された窒化物半導体レーザ素子である。
As shown in FIGS. 1 to 4, the
基板10は、例えば、GaNやSiC等の半導体基板又はサファイア基板である。基板10の厚さは、一例として、50μm〜120μmである。本実施の形態において、基板10は、第1導電型基板である。具体的には、基板10として、厚さが100μmの単結晶のn型GaN基板を用いている。
The
積層構造体20は、半導体レーザ素子1の共振器長方向に対向する一対の第1端面20a及び第2端面20bを有する。一対の第1端面20a及び第2端面20bは、半導体レーザ素子1の素子端面である。一対の第1端面20a及び第2端面20bは、レーザ光の共振器端面であり、レーザ発振における反射面(鏡)の役割を担う。本実施の形態において、第1端面20aは、レーザ光が出射する前端面であり、第2端面20bは、第1端面20aとは反対側の素子端面である後端面である。第1端面20a及び第2端面20bは、例えば劈開により形成された劈開面である。積層構造体20の共振器長方向の長さ(つまり半導体レーザ素子1の長さ)は、例えば0.8〜4mmであり、本実施の形態では、2mmとしている。
The
なお、図示しないが、第1端面20a及び第2端面20bには、反射率を制御する端面コート膜として、誘電体多層膜で構成された反射膜が形成されている。具体的には、第1端面20aには、低反射率の反射膜が形成され、第2端面20bには、高反射率の反射膜が形成されている。
Although not shown, a reflective film made of a dielectric multilayer film is formed on the
積層構造体20は、半導体材料によって構成された半導体積層体であり、第1導電型の第1クラッド層21と、第1クラッド層21上に形成された活性層23と、活性層23上に形成された第2導電型の第2クラッド層26とを備える。第1クラッド層21、活性層23及び第2クラッド層26は、例えば、窒化物半導体からなる。
The stacked
本実施の形態において、積層構造体20は、さらに、第1ガイド層22と、第2ガイド層24と、電子障壁層25と、コンタクト層27とを備える。具体的には、積層構造体20は、基板10の上に、第1クラッド層21と、第1ガイド層22と、活性層23と、第2ガイド層24と、電子障壁層25と、第2クラッド層26と、コンタクト層27とがこの順に積層された積層体である。なお、積層構造体20の層構造を構成する層は、上記の層に限定されるものではなく、上記の層に加えて、歪緩和層等が形成されていてもよい。
In the present embodiment, the
第1クラッド層21は、基板10の上に形成されている。第1クラッド層21は、第1導電型の半導体材料によって構成された第1導電型層である。例えば、第1クラッド層21は、不純物がドープされたn型のAlxGaN(0<x<1)等の窒化物半導体材料によって構成されたn型クラッド層である。本実施の形態において、第1クラッド層21は、n−AlGaNによって構成されている。なお、第1クラッド層21の厚さは、0.5μm以上であるとよい。
The
第1ガイド層22は、第1クラッド層21の上に形成されている。第1ガイド層22は、n側に形成されたn側ガイド層である。例えば、第1ガイド層22は、不純物を意図的にドープしないアンドープ又は不純物がドープされたn型のInxGaN(0≦x<1)等の窒化物半導体材料によって構成されている。本実施の形態において、第1ガイド層22は、n−GaNによって構成されている。第1ガイド層22は、単層及び複数層のいずれであってもよいが、第1ガイド層22のトータル厚さは、0.2μm以上であるとよい。
The
活性層23(発光層)は、第1ガイド層22の上に形成されている。活性層23は、例えば、単層又は複数層の窒化物半導体材料によって構成されている。具体的には、活性層23は、InxGaN(0<x<1)及び/又はAlxInyGaN(x,y≧1)によって構成された量子井戸構造である。本実施の形態において、活性層23は、InGaN量子井戸構造である。
The active layer 23 (light emitting layer) is formed on the
第2ガイド層24は、活性層23の上に形成されている。第2ガイド層24は、p側に形成されたp側ガイド層である。例えば、第2ガイド層24は、アンドープ又はn型のInxGaN(0≦x<1)等の窒化物半導体材料によって構成されている。本実施の形態において、第2ガイド層24は、u−GaNによって構成されている。第2ガイド層24は、単層及び複数層のいずれであってもよいが、第2ガイド層24のトータル厚さは、0.05μm以上であるとよい。
The
電子障壁層25、第2クラッド層26及びコンタクト層27は、第1導電型とは異なる導電型である第2導電型の半導体材料からなる第2導電型層である。本実施の形態において、第2導電型はp型である。
The
電子障壁層25は、第2ガイド層24の上に形成されている。例えば、電子障壁層25は、不純物がドープされたp型のAlxGaN(0≦x<1)等の窒化物半導体材料によって構成されたp型電子障壁層である。本実施の形態において、電子障壁層25は、p−AlGaNによって構成されている。なお、電子障壁層25の厚さは、1〜50nmであるとよい。
The
第2クラッド層26は、電子障壁層25の上に形成されている。例えば、第2クラッド層26は、p型のAlxGaN(0≦x<1)等の窒化物半導体材料によって構成されたp型クラッド層である。本実施の形態において、第2クラッド層26は、p−AlGaNによって構成されている。なお、第2クラッド層26の厚さは、0.3〜1μmであるとよい。
The
コンタクト層27は、第2クラッド層26の上に形成されている。例えば、コンタクト層27は、p型の窒化物半導体材料によって構成されたp型コンタクト層である。本実施の形態において、コンタクト層27は、p型のGaNによって構成されている。
The
このように構成される積層構造体20は、リッジ部として発光リッジ部Rを有するリッジ導波路型構造を有する。本実施の形態において、積層構造体20は、複数の発光リッジ部Rによって構成されたレーザアレイ構造を有する。
The
複数の発光リッジ部Rの各々は、活性層23への電流注入路となる本来のリッジ部となる第1リッジ部である。各発光リッジ部Rにより電流が活性層23に注入されることで活性層23が発光する。複数の発光リッジ部Rの各々は、一対の第1端面20a及び第2端面20bと直交する方向に長手方向を有する長尺形状である。具体的には、各発光リッジ部Rは、レーザ共振器長方向(レーザ光の発振方向)に沿って直線状に延在している。
Each of the plurality of light emitting ridge portions R is a first ridge portion serving as an original ridge portion serving as a current injection path to the
複数の発光リッジ部Rは、半導体レーザ素子1の幅方向(レーザ共振器長方向に直交する方向)の一方の端部側から他方の端部側に向かって、発光リッジ部R1、発光リッジ部R2、発光リッジ部R3、・・・、発光リッジ部Ri、・・・、発光リッジ部Rn−2、発光リッジ部Rn−1、発光リッジ部Rnの順で、n本形成されている(i=1〜n)。発光リッジ部Rの数は、例えば、2〜50本である。本実施の形態において、発光リッジ部Rは、等間隔に20本形成されている。
The plurality of light emitting ridges R is a light emitting ridge R 1 and a light emitting ridge from the one end side to the other end side in the width direction (the direction orthogonal to the laser resonator length direction) of the
さらに、積層構造体20は、他のリッジ部として複数のダミーリッジ部Sを有する。複数のダミーリッジ部Sの各々は、活性層23への電流注入路とはならない第2リッジ部である。つまり、ダミーリッジ部Sは、電流注入機能を有しない。複数のダミーリッジ部Sの各々は、発光リッジ部Rと同様に、一対の第1端面20a及び第2端面20bと直交する方向に長手方向を有する長尺形状である。具体的には、各ダミーリッジ部Sは、レーザ共振器長方向に沿って直線状に延在している。したがって、ダミーリッジ部Sは、発光リッジ部Rと平行に形成されている。
Furthermore, the stacked
また、ダミーリッジ部Sは、複数の発光リッジ部Rのうちの少なくとも一つの発光リッジ部Rに隣り合う位置に設けられている。半導体レーザ素子1の幅方向の両端に位置するダミーリッジ部Sを除いて、ダミーリッジ部Sは、複数の発光リッジ部Rのうちの少なくとも二つの発光リッジ部Rの間に設けられている。具体的には、両端以外のダミーリッジ部Sは、隣り合う2つの発光リッジ部Rの間に形成されている。本実施の形態において、両端以外のダミーリッジ部Sは、発光リッジ部Rに隣接して、かつ、隣り合う2つの発光リッジ部Rの間に1つずつ形成されている。
Further, the dummy ridge portion S is provided at a position adjacent to at least one light emitting ridge portion R of the plurality of light emitting ridge portions R. The dummy ridge portions S are provided between at least two light emitting ridge portions R of the plurality of light emitting ridge portions R, except for the dummy ridge portions S located at both ends in the width direction of the
複数のダミーリッジ部Sは、半導体レーザ素子1の幅方向の一方の端部から他方の端部に向かって、ダミーリッジ部S0、ダミーリッジ部S1、ダミーリッジ部S2、・・・、ダミーリッジ部Si、・・・、ダミーリッジ部Sn−2、ダミーリッジ部Sn−1、ダミーリッジ部Snの順で、(n+1)個形成されている(i=0〜n)。ダミーリッジ部Sは、積層構造体20の両端の各々に形成されており、発光リッジ部Rよりも1つ多く形成されている。本実施の形態において、発光リッジ部Rは、20本形成されているので、ダミーリッジ部Sは、21個形成されている。
The plurality of dummy ridges S are arranged from one end in the width direction of the
なお、詳細は後述するが、半導体レーザ素子1の幅方向の両端に位置するダミーリッジ部Sは、複数に分割されている。本実施の形態では、両端に位置するダミーリッジ部Sは、それぞれ3つに分割されている。したがって、分割された3つのダミーリッジ部の各々を1本として数えると、ダミーリッジ部Sは、全体として、25本形成されている。
Although the details will be described later, the dummy ridge portions S located at both ends in the width direction of the
このように、発光リッジ部Rに加えてダミーリッジ部Sを設けることによって、半導体レーザ素子1をフェイスダウン方式によってサブマウント等の支持基体に実装するときに、半導体レーザ素子1と支持基体との接触面積を大きくすることができる。この結果、支持基体に実装した後に半導体レーザ素子1内に残留する歪みによって生じる応力を分散させることができる。これにより、発光リッジ部Rに応力が集中することを抑制することができる。また、ダミーリッジ部Sを設けることで、発光リッジ部Rで発生した熱をダミーリッジ部Sを介して支持基体に放熱させることもできる。
Thus, by providing the dummy ridge portion S in addition to the light emitting ridge portion R, when the
発光リッジ部R及びダミーリッジ部Sは、積層構造体20の上部に形成されている。本実施の形態において、発光リッジ部R及びダミーリッジ部Sは、積層構造体20の第2導電型層に形成されている。
The light emitting ridge portion R and the dummy ridge portion S are formed on the top of the
具体的には、発光リッジ部R及びダミーリッジ部Sは、第2クラッド層26とコンタクト層27とを掘り込んで積層構造体20に溝M及びM’を設けることで形成されている。溝M(第1溝)は、発光リッジ部Rと、当該発光リッジ部Rの一方側(図では左側)のダミーリッジ部Sとの間に形成されている。一方、溝M’(第2溝)は、発光リッジ部Rと当該発光リッジ部Rの他方側(図では右側)のダミーリッジ部Sとの間に形成されている。つまり、発光リッジ部Rと当該発光リッジ部Rに隣接する2つのダミーリッジ部Sとは、溝M及びM’により分離されている。本実施の形態において、発光リッジ部R及びダミーリッジ部Sは、第2クラッド層26の途中から形成されている。つまり、発光リッジ部Rとダミーリッジ部Sとの間に設けられた溝M及びM’の底は、コンタクト層27を超えて第2クラッド層26にまで到達しており、溝M及びM’の各々の底面は、第2クラッド層26に位置している。このように形成される発光リッジ部R及びダミーリッジ部Sの各々は、断面が凸形状に形成された第2クラッド層26の凸部と、この凸部の上に凸部と同じ幅で形成されたコンタクト層27とを有する。
Specifically, the light emitting ridge portion R and the dummy ridge portion S are formed by digging the
本実施の形態では、発光リッジ部Rの高さとダミーリッジ部Sの高さとが等しい。つまり、活性層23の上面から発光リッジ部Rの上面までの距離と、活性層23の上面からダミーリッジ部Sの上面までの距離とが等しくなっており、発光リッジ部Rの上面とダミーリッジ部Sの上面とが同じ高さの位置にある。なお、溝Mの深さと溝M’の深さとは同じである。つまり、溝Mの底の位置と溝M’の底の位置とは同じである。
In the present embodiment, the height of the light emitting ridge portion R and the height of the dummy ridge portion S are equal. That is, the distance from the upper surface of the
このように構成される積層構造体20では、積層構造体20に電流が注入されると、図1に示すように、各発光リッジ部Rの下方のエミッタE(発光点)からレーザ光が出射する。本実施の形態では、複数のエミッタEの各々からレーザ光が出射する。つまり、本実施の形態における半導体レーザ素子1は、複数のエミッタEを含むマルチエミッタレーザである。複数のエミッタEは、横方向に一直線上に一列に並んでおり、積層構造体20からは横一列に一直線上に並んだ複数のレーザ光が出射する。
In the
複数のエミッタEの各々は、複数の発光リッジ部Rの各々に対応している。つまり、エミッタEと発光リッジ部Rとは、一対一に対応している。したがって、エミッタEの数は、発光リッジ部Rの数と同じである。 Each of the plurality of emitters E corresponds to each of the plurality of light emitting ridges R. That is, the emitter E and the light emitting ridge portion R correspond to each other in a one-to-one manner. Therefore, the number of emitters E is the same as the number of light emitting ridge portions R.
また、積層構造体20は、絶縁層30によって覆われている。本実施の形態において、絶縁層30は、全ての発光リッジ部Rと全てのダミーリッジ部Sとを含む積層構造体20の全てのリッジ部を覆うように形成されている。具体的には、発光リッジ部R及びダミーリッジ部Sの各々の側面と、発光リッジ部Rとダミーリッジ部Sとの間の平坦部(溝M及びM’の底面)とを覆うように、積層構造体20の表面に沿って形成されている。
In addition, the
さらに、絶縁層30は、ダミーリッジ部Sについては、ダミーリッジ部Sの上面全面を覆っているが、発光リッジ部Rについては、発光リッジ部Rの上面の一部を覆っている。具体的には、発光リッジ部R上の絶縁層30の一部が開口されている。この絶縁層30の開口を通って積層構造体20に電流が注入される。なお、本実施の形態では、絶縁層30は、発光リッジ部Rの上面の一部を覆っているが、発光リッジ部Rの上面を全く覆わず、発光リッジ部Rの上面の全域を通って積層構造体20に電流が注入される構成でもよい。
Furthermore, the insulating
また、発光リッジ部Rの側面を絶縁層30で覆うことによって、絶縁層30の開口を通って第1電極41から注入される電流を狭窄することができる。つまり、発光リッジ部Rの側面を絶縁層30で覆うことによって、第1電極41から注入される電流が、隣り合う2つの発光リッジ部Rの間の領域に流れることを抑制できる。
Further, by covering the side surface of the light emitting ridge portion R with the insulating
絶縁層30は、絶縁材料によって構成されている。例えば、絶縁層30は、SiO2等の誘電体材料によって構成されている。本実施の形態において、絶縁層30は、SiO2膜である。絶縁層30の厚さは、例えば、100〜500nmである。
The insulating
第1電極41は、p側電極であり、各発光リッジ部Rの上に形成されている。具体的には、第1電極41は、絶縁層30に設けられた開口を埋めるように形成されており、発光リッジ部Rの最上層であるコンタクト層27の上にコンタクト層27と接するように形成されている。第1電極41は、コンタクト層27にオーミック接触するオーミック電極である。なお、第1電極41は、絶縁層30の開口のみを埋めるように、絶縁層30と同じ高さで形成されているが、これに限らない。
The
第1電極41は、Cr、Ti、Ni、Pd、Pt及びAu等の金属材料を少なくとも1つ以上用いて形成された単層又は複数層からなる。本実施の形態において、第1電極41は、Pd/Ptの2層構造である。なお、第1電極41の幅は、発光リッジ部Rの幅よりも狭くなっているが、発光リッジ部Rの幅と同じであってもよい。
The
なお、図2に示すように、第1電極41は、発光リッジ部Rの上に形成されているが、ダミーリッジ部Sの上には形成されていない。つまり、第1電極41は、発光リッジ部Rごとに発光リッジ部Rの上のみに形成されている。したがって、第1電極41は、互いに平行に複数本形成されている。つまり、複数の第1電極41は、互いに接続されておらず、分離して形成されている。
As shown in FIG. 2, the
第2電極42は、n側電極である。第2電極42は、基板10の下面(裏面)に形成された金属層(第1金属層)である。第2電極42は、半導体基板である基板10とオーミック接触するオーミック電極である。第2電極42は、複数の発光リッジ部Rに共通する1つの電極であり、基板10の下面のほぼ全面に形成されている。
The
第2電極42は、Cr、Ti、Ni、Pd、Pt及びAu等の金属材料を少なくとも1つ以上用いて形成された単層又は複数層からなる。第2電極42は、Auを含むAu系材料によって構成されているとよい。また、第2電極42は、Ti/Au、Ti/Pt/Au等の複数層によって構成されているとよい。本実施の形態において、第2電極42は、Ti/Pt/Auの3層構造である。
The
パッド電極50は、複数の第1電極41と接するように各第1電極41上及び絶縁層30上に形成されている。パッド電極50は、金属材料によって構成された金属層(第2金属層)である。パッド電極50は、Auを含むAu系材料によって構成されているとよい。また、パッド電極50は、Ti/Au、Ti/Pt/Au等の複数層によって構成されているとよい。本実施の形態において、パッド電極50は、Ti/Pt/Auの3層構造である。
The
なお、本実施の形態において、パッド電極50は、第1電極41(p側電極)と異なる材料によって構成したが、第1電極41と同じ材料によって構成されていてもよい。この場合、パッド電極50と第1電極41とを合わせたものをp側電極又はパッド電極と呼んでもよい。また、パッド電極50は、第2電極42(n側電極)と同じ材料によって構成したが、第2電極42と異なる材料によって構成されていてもよい。
In the present embodiment, the
パッド電極50は、複数の発光リッジ部Rと少なくとも1つのダミーリッジ部Sとの上に連続して形成されている。本実施の形態において、パッド電極50は、全ての発光リッジ部Rと全てのダミーリッジ部Sとの上に連続して形成されている。つまり、パッド電極50は、全ての発光リッジ部Rと全てのダミーリッジ部Sとを含む積層構造体20の全てのリッジ部を覆うように積層構造体20の上面の広い範囲に形成されている。
The
このように、パッド電極50を、発光リッジ部R及びダミーリッジ部Sごとに形成するのではなく、発光リッジ部R及びダミーリッジ部Sを含めたリッジ部全体にわたって形成することで、パッド電極50をリッジ部ごとに形成する場合と比べて、半導体レーザ素子1の構成が複雑化することを抑制できる。つまり、仮に発光リッジ部Rごと及びダミーリッジ部Sごとにパッド電極50を形成すると、複数のパッド電極50が存在することになってパッド電極50ごとにワイヤを接続したりする必要があるため、各パッド電極50への電気的接続が複雑になってしまう。
Thus, the
しかも、パッド電極50を、複数の発光リッジ部Rと複数のダミーリッジ部Sとの上に連続して形成することによって、半導体レーザ素子1をサブマウントに実装する際に、パッド電極50とサブマウントとの接触面積を稼ぐことができるので、半導体レーザ素子1とサブマウントとの接合強度を大きくすることができる。
Moreover, by forming the
このように構成された半導体レーザ素子1では、第1電極41と第2電極42とに電圧を印加すると、第1電極41と第2電極42との間に電流が流れる。つまり、積層構造体20に電流が注入される。積層構造体20に注入された電流は、狭窄されて発光リッジ部Rの下方のみに流れる。これにより、狭窄された電流が発光リッジ部Rの下方の活性層23に注入されて、活性層23内で電子及び正孔が再結合して発光する。
In the
活性層23で発生した光は、基板垂直方向(縦方向)においては、第1クラッド層21、第1ガイド層22、活性層23、第2ガイド層24、電子障壁層25、第2クラッド層26、及び、コンタクト層27の各層間の屈折率差によって閉じ込められ、基板水平方向(横方向)においては、発光リッジ部R内(第2クラッド層26、コンタクト層27)と発光リッジ部R外(絶縁層30)との屈折率差によって閉じ込められる。
The light generated in the
そして、活性層23で発生した光は、第1端面20aと第2端面20bとの間を往復して共振して増幅し、注入電流によって利得を得ることで、位相がそろった高強度のレーザ光となってエミッタEの第1端面20aから出射する。本実施の形態では、20本の発光リッジ部Rが形成されているので、20個のエミッタEの各々からレーザ光が出射する。つまり、積層構造体20からは20本のレーザ光が出射する。
Then, the light generated in the
次に、本実施の形態における半導体レーザ素子1の詳細な構成について、図1〜図4を参照しながら、以下説明する。
Next, a detailed configuration of the
まず、パッド電極50の詳細な構成について、図5を用いて説明する。図5の(a)は、実施の形態に係る半導体レーザ素子1の拡大上面図であり、図5の(b)は、同半導体レーザ素子1の拡大断面図である。
First, the detailed configuration of the
なお、図5では、複数の発光リッジ部R及び複数のダミーリッジ部Sのうち、ダミーリッジ部Siと、ダミーリッジ部Siの左側に隣接する発光リッジ部Riと、ダミーリッジ部Siの右側に隣接する発光リッジ部Ri+1と、発光リッジ部Riの左側に隣接するダミーリッジ部Si−1の一部と、発光リッジ部Ri+1の右側に隣接するダミーリッジ部Si−1の一部とが図示されている。 In FIG 5, among the plurality of light emitting ridges R and a plurality of dummy ridge portions S, and the dummy ridge portions S i, and the light emitting ridge R i adjacent to the left side of the dummy ridge portions S i, the dummy ridge portions S i and the light emitting ridge R i + 1 adjacent to the right side of the light-emitting ridge R and part of the dummy ridge portions S i-1 adjacent to the left side of i, the light emitting ridge R i + 1 of the dummy ridge portions S i adjacent to right -1 is shown in part.
図5の(a)に示すように、半導体レーザ素子1の上面視において、パッド電極50は、発光リッジ部R上では、一対の第1端面20a及び第2端面20bから第1距離d1だけ離間している部分を有する。また、半導体レーザ素子1の上面視において、パッド電極50は、ダミーリッジ部S上では、第1端面20a及び第2端面20bから第2距離d2だけ離間している部分を有する。そして、ダミーリッジ部Sにおける第2距離d2は、発光リッジ部Rにおける第1距離d1よりも大きくなっている。一例として、第1距離d1は、4〜8μmであり、第2距離d2は、15〜25μmである。
As shown in FIG. 5A, when the
具体的には、半導体レーザ素子1の上面視において、パッド電極50は、ダミーリッジ部S上において、一対の第1端面20a側及び第2端面20b側の両方の辺に凹部51を有しており、このパッド電極50の凹部51が、ダミーリッジ部S上において一対の第1端面20a及び第2端面20bから第2距離d2だけ離間している部分となっている。なお、パッド電極50の凹部51は、発光リッジ部R上には形成されていない。
Specifically, in the top view of the
本実施の形態において、凹部51は、複数のダミーリッジ部Sの全てについて、ダミーリッジ部S上のパッド電極50に形成されている。このようにパッド電極50に凹部51を形成することで、ダミーリッジ部S上では、パッド電極50の第1端面20a側の辺の一部が第2端面20b側に後退しているともに、パッド電極50の第2端面20b側の辺の一部が第1端面20a側に後退している。
In the present embodiment, the
凹部51の上面視形状は、例えば矩形である。本実施の形態において、凹部51の上面視形状は、台形である。具体的には、凹部51の上面視形状は、凹部51の底部側の辺が凹部51の開口部側の辺よりも短い台形である。凹部51をなす台形の側辺の傾斜角は、例えば約45°であるが、これに限るものではない。
The top view shape of the
なお、図3に示すように、両端に位置するダミーリッジ部S上の最も外側に位置する凹部51(後述する第1分割リッジ部S0a及びSna上の凹部51)については、ダミーリッジ部S上では台形の2つの側辺のうちの外側の側辺が存在しておらず、凹部51がダミーリッジ部S上の外側端まで切り欠かれた形状になっている。
Incidentally, as shown in FIG. 3, the
次に、ダミーリッジ部Sの詳細な構成について、図2及び図3を参照して説明する。 Next, a detailed configuration of the dummy ridge portion S will be described with reference to FIGS.
図2及び図3に示すように、積層構造体20に形成された複数のダミーリッジ部Sには、少なくとも複数の発光リッジ部Rの並び方向の両端側の各々に設けられたダミーリッジ部Si(i=0、n)である端側リッジ部と、複数の発光リッジ部Rについて隣り合う2つの発光リッジ部Rの間ごとに設けられたダミーリッジ部Si(i=1〜n−1)である中間リッジ部とが含まれている。
As shown in FIGS. 2 and 3, the plurality of dummy ridges S formed in the stacked
具体的には、端側リッジ部であるダミーリッジ部Si(i=0、n)は、端側リッジ部S0及びSnである。また、中間リッジ部であるダミーリッジ部Si(i=1〜n−1)は、端側リッジ部S0及びSn以外のダミーリッジ部Sであり、ダミーリッジ部S1、S2、S3、・・・、Sn−3、Sn−2及びSn−1である。本実施の形態において、中間リッジ部であるダミーリッジ部Sは、いずれも同じ幅を有する同じ形状であり、等間隔に形成されている。なお、発光リッジ部R及びダミーリッジ部Sの幅とは、発光リッジ部R(ダミーリッジ部Sの長手方向と直交する方向の長さのことである。
Specifically, an end-side ridge dummy ridge portions S i (i = 0, n ) is an end-side ridge portion S 0 and S n. Further, an intermediate ridge dummy ridge portions S i (i = 1~n-1 ) is an end-side ridge portion S 0 and S n than the dummy ridge portions S, the
端側リッジ部S0及びSnの各々は、全てのダミーリッジ部Sのうち、半導体レーザ素子1の左右方向(共振器長方向に直交する方向)の各々において最も外側に位置するダミーリッジ部Sである。図2及び図3では、端側リッジ部S0(第1の端側リッジ部)は、積層構造体20の左側の端部に位置し、端側リッジ部Sn(第2の端側リッジ部)は、積層構造体20の右側の端部に位置する。したがって、中間リッジ部であるダミーリッジ部S(S1、S2、・・・、Sn−2、Sn−1)については、その両側に発光リッジ部Rが存在しているが、端側リッジ部S0及びSnについては、一方の側方のみにしか発光リッジ部Rが存在していない。
Among all the dummy ridge portions S, each of the end side ridge portions S 0 and S n is the dummy ridge portion located on the outermost side in each of the left and right direction (direction orthogonal to the cavity length direction) of the
また、左側の端側リッジ部S0と右側の端側リッジ部Snとは、いずれも溝mにより複数の分割リッジ部に分離されている。つまり、端側リッジ部S0及びSnに溝mを形成することによって、端側リッジ部S0及びSnの各々が複数の分割リッジ部(サブダミーリッジ部)に分割されている。この結果、複数の分割リッジ部の各々を1つのダミーリッジ部Sとして数えると、積層構造体20の幅方向の両端部の各々には、分割リッジ部をダミーリッジ部として複数のダミーリッジ部が連続して形成されていることになる。本実施の形態において、端側リッジ部S0及びSnの各々は、3個以上の分割リッジ部に分離されており、3個以上の分割リッジ部が連続して並んでいる。
The left end ridge S 0 and the right end ridge S n are separated into a plurality of divided ridges by a groove m. In other words, by forming the groove m in the end side ridge portion S 0 and S n, each of the end-side ridge portion S 0 and S n are divided into a plurality of divided ridges (sub dummy ridge portions). As a result, when each of the plurality of divided ridge portions is counted as one dummy ridge portion S, each of the both end portions in the width direction of the stacked
具体的には、左側の端側リッジ部S0は、2つの溝mによって、第1分割リッジ部S0a、第2分割リッジ部S0b及び第3分割リッジ部S0cの3個に分離されている。このうち、第2分割リッジ部S0bは、中央に位置し、第1分割リッジ部S0aは、第2分割リッジ部S0bの左側に位置し、第3分割リッジ部S0cは、第2分割リッジ部S0bの右側に位置している。本実施の形態において、第1分割リッジ部S0a及び第3分割リッジ部S0cは、端部リッジ部S0の両端に位置している。なお、第1分割リッジ部S0aは、左側の端側リッジ部S0において、最も左側の端部に位置している。
Specifically, the end-side ridge portion S 0 of the left, by two grooves m, the first dividing ridge S 0a, is separated into three second dividing ridge S 0b and third dividing ridge S 0c ing. Among these, the second divided ridge portion S0b is located at the center, the first divided ridge portion S0a is located on the left side of the second divided ridge portion S0b , and the third divided ridge portion S0c is the second divided ridge portion S0c . It is located on the right side of the split
同様に、右側の端側リッジ部Snは、2つの溝mによって、第1分割リッジ部Sna、第2分割リッジ部Snb及び第3分割リッジ部Sncの3個に分離されている。具体的には、第2分割リッジ部Snbは、中央に位置し、第1分割リッジ部Snaは、第2分割リッジ部Snbの右側に位置し、第3分割リッジ部Sncは、第2分割リッジ部Snbの左側に位置している。右側の端側リッジ部Snでも、第1分割リッジ部Sna及び第3分割リッジ部Sncは、端部リッジ部Snの両端に位置している。なお、第1分割リッジ部S0aは、右側の端側リッジ部Snにおいて、最も右側の端部に位置している。 Similarly, the right end ridge portion Sn is separated by the two grooves m into a first divided ridge portion S na , a second divided ridge portion S nb, and a third divided ridge portion S nc . . Specifically, the second divided ridge portion S nb is located at the center, the first divided ridge portion S na is located on the right side of the second divided ridge portion S nb , and the third divided ridge portion S nc is It is located on the left side of the second divided ridge portion Snb . Right end side ridge portion even S n, first dividing ridge S na and third dividing ridge S nc is located at both ends of the end ridge portion S n. The first dividing ridge S 0a, in the right end side ridge portion S n, are positioned at the rightmost end.
本実施の形態において、端側リッジ部S0及びSnは、左右対称の形状に形成されている。つまり、端側リッジ部S0及びSnの各々を複数に分離する溝mは、左右対称の位置に形成されている。 In the present embodiment, the end side ridge portions S 0 and S n are formed in symmetrical shapes. That is, the grooves m for dividing each of the end side ridge portions S 0 and S n into a plurality are formed at symmetrical positions.
端側リッジ部S0及びSnの各々を複数に分離する溝mは、発光リッジ部Rとダミーリッジ部Sとを分離する溝M及びM’と同様に、積層構造体20の第2クラッド層26とコンタクト層27とを掘り込むことで形成されている。本実施の形態において、溝mの深さは、溝M及びM’の深さと同じである。つまり、溝mの底の位置と溝M及びM’の底の位置とは同じである。
Groove m to separate each of the end-side ridge portion S 0 and S n in plurality, like the grooves M and M 'for separating the light emitting ridge R and the dummy ridge portions S, the second cladding of the
なお、中間リッジ部であるダミーリッジ部Sは、溝mにより分割されていない否分割リッジ部となっている。 The dummy ridge portion S which is an intermediate ridge portion is a non-divided ridge portion which is not divided by the groove m.
次に、発光リッジ部R及びダミーリッジ部Sが形成された積層構造体20について、発光リッジ部R及びダミーリッジ部Sの幅、溝M及びM’の幅及び深さ、並びに、発光リッジ部Rのリッジ間の幅WA(間隔)の一例を表1に示す。
Next, regarding the stacked
表1に示すように、任意の発光リッジ部Ri(i=1〜n)において、発光リッジ部の幅(リッジ幅)WRiは、例えば5μm以上35μm以下である。5μm≦WRiにすることによって、レーザ光の出射端面である第1端面20aにCODが発生することを抑制できる。また、WRi≦35μmにすることによって、レーザ発振させるための利得を容易に得ることができる。
As shown in Table 1, in any light emitting ridge portion R i (i = 1 to n), the width (ridge width) WR i of the light emitting ridge portion is, for example, 5 μm or more and 35 μm or less. By setting 5 μm ≦ WR i , it is possible to suppress the generation of COD on the
本実施の形態において、全ての発光リッジ部Rの幅WRiは等しい。つまり、全ての発光リッジ部Rの幅WRiは均一である。このように、全ての発光リッジ部Rの幅WRiを均一にすることで、全ての発光リッジ部Rに均一に電流を注入することができる。この結果、全てのエミッタEからはビーム径が均一なレーザ光が出力する。これにより、半導体レーザ素子1から出射する複数のレーザ光をレンズ又はファイバ等の光学部品に高効率で集光させることができる。なお、発光リッジ部Rの幅WRiが均一でない場合には、エミッタE毎に光出力の差が生じて、積層構造体20内に部分的に劣化の差が発生する。特に、光出力が大きいエミッタEでは劣化が大きくなる。これに対して、全ての発光リッジ部Rの幅WRiを均一にすることで、エミッタEの光出力差によって積層構造体20に劣化の差が生じることを抑制できる。なお、本実施の形態において、全ての発光リッジ部Rの幅WRiを30μmにしている。
In the present embodiment, the widths WR i of all the light emitting ridge portions R are equal. That is, the width WR i of all the light emitting ridge portions R is uniform. Thus, by making the widths WR i of all the light emitting ridge portions R uniform, it is possible to inject current uniformly into all the light emitting ridge portions R. As a result, laser beams having a uniform beam diameter are output from all the emitters E. Thereby, a plurality of laser beams emitted from the
また、任意のダミーリッジ部Si(i=0〜n)において、ダミーリッジ部Sの幅WSiは、例えば25μm以上500μm以下である。 Further, in any dummy ridge portion S i (i = 0 to n), the width WS i of the dummy ridge portion S is, for example, not less than 25 μm and not more than 500 μm.
具体的には、発光リッジ部Rの間に存在する中間リッジ部であるダミーリッジ部Si(i=1〜n−1)の幅WSiは、例えば25μm以上500μm以下である。本実施の形態において、端側リッジ部S0及びSn以外の全ての中間リッジ部の幅WSiを370μmにしている。 Specifically, the width WS i of an intermediate ridge existing between the light emitting ridge R dummy ridge portions S i (i = 1~n-1 ) is, for example, 25μm or more 500μm or less. In the present embodiment, it has a width WS i of all intermediate ridge portion other than the end-side ridge portion S 0 and S n to 370 .mu.m.
一方、複数に分割された端側リッジ部S0及びSnにおいて、第1分割リッジ部S0a及びSnaの幅は、例えば25μm以上300μm以下(本実施の形態では、180μm)であり、第2分割リッジ部S0b及びSnbの幅は、例えば5μm以上35μm以下(本実施の形態では、30μm)であり、第3分割リッジ部S0c及びSncの幅は、例えば25μm以上500μm以下(本実施の形態では、370μm)である。 On the other hand, in the end-side ridge portions S 0 and S n divided into a plurality, the widths of the first divided ridge portions S 0a and S na are, for example, 25 μm or more and 300 μm or less (in this embodiment, 180 μm), The widths of the two divided ridges S 0b and S nb are, for example, 5 μm or more and 35 μm or less (30 μm in the present embodiment), and the widths of the third divided ridges S 0c and S nc are, for example, 25 μm or more and 500 μm or less ( In this embodiment, it is 370 μm).
また、発光リッジ部Rとダミーリッジ部Sとを分離する任意の溝M及びM’については、溝Mの幅WM及び溝M’の幅WM’が、例えば5μm以上30μm以下(本実施の形態では、全て10μm)であり、溝Mの深さ及び溝M’の深さが、例えば0.1μm以上0.6μm以下(本実施の形態では、全て0.5μm)である。5μm≦WM、WM’にすることによって、フェイスダウン方式で半導体レーザ素子1をサブマウントに実装する際に半田がうまく濡れずにボイドが発生することを抑制できる。また、WM、WM’≦30μmにすることによって、発光リッジ部Rに対応するエミッタEで発生した熱をダミーリッジ部Sを通して効率良く排熱することができる。
In addition, the width WM of the groove M and the width WM ′ of the groove M ′ are, for example, 5 μm or more and 30 μm or less for the optional grooves M and M ′ separating the light emitting ridge portion R and the dummy ridge portion S. The depth of the groove M and the depth of the groove M ′ are, for example, 0.1 μm or more and 0.6 μm or less (all 0.5 μm in the present embodiment). By setting 5 μm ≦ WM and WM ′, it is possible to suppress the occurrence of voids without the solder getting wet when the
また、端側リッジ部S0及びSnを複数に分離する溝mについては、溝mの幅が、例えば5μm以上15μm以下(本実施の形態では、全て10μm)であり、溝mの深さが、例えば0.1μm以上0.6μm以下(本実施の形態では、全て0.5μm)である。 For the groove m that separates the end-side ridge portions S 0 and Sn into a plurality, the width of the groove m is, for example, 5 μm or more and 15 μm or less (all 10 μm in this embodiment), and the depth of the groove m However, it is, for example, 0.1 μm or more and 0.6 μm or less (all 0.5 μm in this embodiment).
また、隣り合う2つの発光リッジ部Rのリッジ間の幅WA(=WSi+WRi)は、例えば35μm以上560μm以下である。本実施の形態において、発光リッジ部Rのリッジ間の幅WAは、全て390μmである。 Further, a width WA (= WS i + WR i ) between the ridges of two adjacent light emitting ridge portions R is, for example, 35 μm or more and 560 μm or less. In the present embodiment, the width WA between the ridges of the light emitting ridge portion R is all 390 μm.
なお、隣り合う2つの発光リッジ部Rの間の幅WAと発光リッジ部Rの幅WRとの比(WA/WR)は、WA/WR≧7であるとよい。WA/WR≧7の関係を満たすことによって、隣り合う2つの発光リッジ部Rにおける高出力動作時の熱干渉による熱飽和を抑制することができ、ワット級の高出力のレーザ発振に必要な光出力特性を容易に得ることができる。 The ratio (WA / WR) of the width WA between the two adjacent light emitting ridges R to the width WR of the light emitting ridges R preferably satisfies WA / WR ≧ 7. By satisfying the relationship of WA / WR ≧ 7, it is possible to suppress thermal saturation due to thermal interference in high power operation in two adjacent light emitting ridges R, and light necessary for high power laser oscillation of watt class Output characteristics can be easily obtained.
ここで、端側リッジ部S0及びSnについて、分割リッジ部の幅の組み合わせのパターン例を表2に示す。 Here, with respect to the end side ridge portions S 0 and S n , Table 2 shows a pattern example of the combination of the widths of the divided ridge portions.
表2に示すように、パターン1では、各々が3個以上に分割された端側リッジ部S0及びSnについて、中央側の分割リッジ部のリッジ幅が、両端側の分割リッジ部のリッジ幅よりも大きくなっている。つまり、端側リッジ部S0及びSnの各々において、複数の分割リッジ部のリッジ幅は、中央ほど幅広になっている。本実施の形態では、端側リッジ部S0及びSnにおける中央の第2分割リッジ部S0b(Snb)のリッジ幅が、端側リッジ部S0及びSnにおける外側の第1分割リッジ部S0a(Sna)のリッジ幅よりも大きくなっており、かつ、端側リッジ部S0及びSnにおける内側の第3分割リッジ部S0c(Snc)のリッジ幅よりも大きくなっている。なお、パターン1では、第1分割リッジ部S0a(Sna)のリッジ幅と第3分割リッジ部S0c(Snc)のリッジ幅とを同じにしているが、これに限らない。
As shown in Table 2, in the
パターン2では、複数に分割された端側リッジ部S0及びSnについて、複数の分割リッジ部のリッジ幅が全て等しくなっている。具体的には、第1分割リッジ部S0a(Sna)、第2分割リッジ部S0b(Snb)及び第3分割リッジ部S0c(Snc)の幅が全て等しくなっている。
In
パターン3では、各々が3個以上に分割された端側リッジ部S0及びSnについて、中央側の分割リッジ部のリッジ幅が、両端側の分割リッジ部のリッジ幅よりも小さくなっている。つまり、端側リッジ部S0及びSnの各々において、複数の分割リッジ部のリッジ幅は、中央ほど幅狭になっている。具体的には、端側リッジ部S0及びSnにおける中央の第2分割リッジ部S0b(Snb)のリッジ幅が、端側リッジ部S0及びSnにおける外側の第1分割リッジ部S0a(Sna)のリッジ幅よりも小さくなっており、かつ、端側リッジ部S0及びSnにおける内側の第3分割リッジ部S0c(Snc)のリッジ幅よりも小さくなっている。なお、パターン3では、さらに、内側の第3分割リッジ部S0c(Snc)のリッジ幅が外側の第1分割リッジ部S0a(Sna)のリッジ幅よりも大きくなっているが、これに限らない。
In
また、パターン3では、端側リッジ部S0及びSnにおける内側の第3分割リッジ部S0c(Snc)のリッジ幅が、中間リッジ部Si(i=1〜n)のリッジ幅と同じになっており、かつ、端側リッジ部S0及びSnにおける中央の第2分割リッジ部S0b(Snb)のリッジ幅が、発光リッジ部Rのリッジ幅と同じになっている。このように構成することで、発光リッジ部Rの数(エミッタの数)が異なる複数種類の半導体レーザ素子1を低コストで量産することができる。
Further, the
具体的には、第3分割リッジ部S0c(Snc)のリッジ幅と中間リッジ部Si(i=1〜n)のリッジ幅とを同じにし、かつ、第2分割リッジ部S0b(Snb)のリッジ幅と発光リッジ部Rのリッジ幅とを同じにした場合、絶縁層30を形成する工程が完了した状態では、ウェハ上に同一幅の複数の発光リッジ部Rと同一幅の複数のダミーリッジ部Sとが周期的に交互に1つずつ並んだ構造となっているので、次の工程で、第1電極41(p側電極)をどの発光リッジ部Rに形成するかによって、第2分割リッジ部S0b(Snb)に対応するダミーリッジ部Sは発光リッジ部Rにもなりうる。これにより、ユーザの要望により、信頼性が多少劣ったとしてもエミッタ数を多くしてより高出力にしたい場合は、第2分割リッジ部S0b(Snb)に対応するリッジ部の上に第1電極41を形成することで、そのリッジ部をダミーリッジ部Sではなく発光リッジ部Rとして機能させることができるので、より高出力の半導体レーザ素子1を実現することができる。逆に、発光リッジ部Rに対応するリッジ部に第1電極41を形成しないことで、第1電極41が形成されていないリッジ部を第2分割リッジ部S0b(Snb)であるダミーリッジ部Sとして機能させることができる。例えば、発光リッジ部Rと同一幅のN個のリッジ部のうちM個(N>M)のリッジ部に第1電極を形成して発光リッジ部Rとして機能させ、(N−M)個のリッジ部をダミーリッジ部Sとして機能させることができる。これにより、隣接するダミーリッジ部Sの溝によって応力を緩和させることができるので、より信頼性の高い半導体レーザ素子1を実現することができる。このように、絶縁層30を形成する工程までを終えて同一幅の複数の発光リッジ部Rと同一幅の複数のダミーリッジ部Sとが周期的に交互に1つずつ並んだウェハを大量に作製しておくことによって、ユーザの要望等によって第1電極41の有無と割断位置とを調整することで、発光リッジ部Rの数(エミッタの数)及び実装時のサポート部となるダミーリッジ部Sの数を任意に変更することができる。これにより、工程共通化による生産性向上及びコストダウンが期待できる。
Specifically, the ridge width of the third divided ridge portion S 0c (S nc ) and the ridge width of the intermediate ridge portion S i (i = 1 to n) are made the same, and the second divided ridge portion S 0b ( When the ridge width of S nb ) and the ridge width of the light emitting ridge portion R are the same, in the state where the step of forming the insulating
パターン4では、複数に分割された端側リッジ部S0及びSnについて、複数の分割リッジ部のリッジ幅は、発光リッジ部Rから離れるに従い、大きくなっている。つまり、発光リッジ部Rから遠くなるほど(半導体レーザ素子1の端ほど)分割リッジ部のリッジ幅が大きくなっており、逆に、発光リッジ部Rに近くなるほど分割リッジ部のリッジ幅が小さくなっている。具体的には、端側リッジ部S0及びSnに隣接する発光リッジ部Rから離れるに従って、第3分割リッジ部S0c(Snc)、第2分割リッジ部S0b(Snb)及び第1分割リッジ部S0a(Sna)の順で、リッジ幅が徐々に広くなっている。 In the pattern 4, the ridge widths of the plurality of divided ridge portions increase with distance from the light emitting ridge portion R in the plurality of divided end side ridge portions S 0 and S n . That is, the ridge width of the divided ridge portion increases as it is farther from the light emitting ridge portion R (as the end of the semiconductor laser device 1), and conversely, the ridge width of the divided ridge portion decreases as it is closer to the light emitting ridge portion R. Yes. Specifically, the distance from the light emitting ridge R adjacent to the end side ridge portion S 0 and S n, third dividing ridge S 0c (S nc), second dividing ridge S 0b (S nb) and the The ridge width is gradually increased in the order of the one-part ridge portion S 0a (S na ).
パターン5では、複数に分割された端側リッジ部S0及びSnについて、複数の分割リッジ部のリッジ幅は、発光リッジ部Rから離れるに従い、小さくなっている。つまり、発光リッジ部Rから遠くなるほど(半導体レーザ素子1の端ほど)分割リッジ部のリッジ幅が小さくなっており、逆に、発光リッジ部Rに近くなるほど分割リッジ部のリッジ幅が大きくなっている。具体的には、端側リッジ部S0及びSnに隣接する発光リッジ部Rから離れるに従って、第3分割リッジ部S0c(Snc)、第2分割リッジ部S0b(Snb)及び第1分割リッジ部S0a(Sna)の順で、リッジ幅が徐々に狭くなっている。
In the
また、本実施の形態では、端側リッジ部S0及びSnの各々における複数の分割リッジ部のリッジ幅の合計は、否分割リッジ部である中間リッジ部Si(i=1〜n)の幅より大きくなっている。具体的には、本実施の形態では、中間リッジ部Si(i=1〜n)のリッジ幅が370μmとなっているので、パターン1〜3が該当する。この場合、端側リッジ部S0及びSnの各々における複数の分割リッジ部のリッジ幅の合計は、中間リッジ部のリッジ幅よりも210μm程度大きい。このように、端側リッジ部S0及びSnを中間リッジ部よりも幅広にすることで、フェイスダウン方式によって半導体レーザ素子1をサブマウントに実装する場合に半導体レーザ素子1とサブマウントとの接触面積(接合面積)を増やすことができるので、半導体レーザ素子1とサブマウントとの接合強度を大きくすることができる。なお、図1に示される半導体レーザ素子1は、パターン3の例で図示されている。
Further, in the present embodiment, the sum of the ridge widths of the plurality of divided ridge portions in each of the end side ridge portions S 0 and S n is an intermediate ridge portion S i (i = 1 to n) which is a non-divided ridge portion. It is larger than the width of. Specifically, in this embodiment, since the ridge width of the intermediate ridge portion S i (i = 1 to n) is 370 μm, the
また、端側リッジ部S0及びSnの各々における複数の分割リッジ部のリッジ幅の合計は、否分割リッジ部である中間リッジ部の幅と等しくてもよい。この場合、本実施の形態では、中間リッジ部Si(i=1〜n)のリッジ幅が370μmとなっているので、パターン4が該当する。 The total ridge width of a plurality of divided ridges at each end-side ridge portion S 0 and S n may be equal to the width of the intermediate ridge portions to be not dividing ridge. In this case, in the present embodiment, since the ridge width of the middle ridge portion S i (i = 1 to n) is 370 μm, the pattern 4 corresponds.
また、端側リッジ部S0及びSnの各々における複数の分割リッジ部のリッジ幅の合計は、否分割リッジ部である中間リッジ部の幅より小さくてもよい。この場合、本実施の形態では、中間リッジ部Si(i=1〜n)のリッジ幅が370μmとなっているので、パターン5が該当する。
The total ridge width of a plurality of divided ridges at each end-side ridge portion S 0 and S n may be less than the width of the intermediate ridge is not divided ridge. In this case, in the present embodiment, since the ridge width of the intermediate ridge portion S i (i = 1 to n) is 370 μm, the
次に、本実施の形態に係る半導体レーザ素子1の効果について、本開示に至った経緯も含めて説明する。
Next, the effects of the
GaAs系のヒ化物半導体材料によって構成されたヒ化物半導体レーザ素子においては、上記の特許文献1に記載されているように、発光リッジ部Rの幅をd1とし、隣り合う2つの発光リッジ部Rの上面同士の間隔をd2とすると、d1≧40、かつ、d1≦0.49×d2の条件を満たすことで、良好なレーザ特性を実現することができる。
In the arsenide semiconductor laser device made of a GaAs arsenide semiconductor material, as described in
しかしながら、GaN系の窒化物半導体材料によって構成された窒化物半導体レーザ素子について本発明者らが実際に実験してみたところ、窒化物半導体レーザ素子では、特許文献1に開示された上記条件を満たしたとしても、半導体材料等の違いによって、(i)閾値電流密度の高さ、(ii)閾値電圧が高いことによる低発光効率等によってレーザ発振に至らないことが分かった。
However, when the present inventors actually experimented on a nitride semiconductor laser element composed of a GaN-based nitride semiconductor material, the nitride semiconductor laser element satisfies the above-described conditions disclosed in
本発明者らは、実験を重ねた結果、レーザアレイ構造を有する窒化物半導体レーザ素子において、発光リッジ部Rの上面の幅WRと、発光リッジ部Rの上面とダミーリッジ部Sの上面との間の幅WMと、ダミーリッジ部Sを挟む2つの発光リッジ部Rの上面同士の間の幅WAとについて、レーザ発振し、かつ、良好な高出力特性を実現することできる範囲を見出した。 As a result of repeated experiments, the inventors have found that in the nitride semiconductor laser element having a laser array structure, the width WR of the upper surface of the light emitting ridge portion R, the upper surface of the light emitting ridge portion R, and the upper surface of the dummy ridge portion S With respect to the width WM between the two and the width WA between the upper surfaces of the two light emitting ridges R sandwiching the dummy ridge portion S, a range in which laser oscillation is performed and good high output characteristics can be realized is found.
具体的には、本発明者らは、以下の表3に示されるように、発光リッジ部Rの幅WRと、ダミーリッジ部Sのうちの中間リッジ部の幅WSと、発光リッジ部Rとダミーリッジ部Sとの間の溝M及びM’の幅WMと、2つの発光リッジ部Rの間の幅WAとを変えた5つのサンプルの半導体レーザ素子1を用意し、それぞれについて、レーザ発振するか否かの実験を行った。
Specifically, as shown in Table 3 below, the inventors have determined the width WR of the light emitting ridge portion R, the width WS of the intermediate ridge portion of the dummy ridge portion S, the light emitting ridge portion R, Five sample
表3に示すように、サンプル4、5は、レーザ発振しなかったが、サンプル1〜3は、レーザ発振した。特に、サンプル4、5は、高出力動作時において、隣り合う2つの発光リッジ部Rの熱干渉によって熱飽和が発生してレーザ発振に至らなかったが、サンプル1〜3は、高出力動作時においても、隣り合う2つの発光リッジ部Rの熱干渉で熱飽和が発生しなかった。
As shown in Table 3,
また、この実験結果を図6に示す。図6に示すように、発光リッジ部Rの幅WRが35μmを超えると、レーザ発振しないことが分かる。この点について、以下説明する。 The experimental results are shown in FIG. As shown in FIG. 6, it can be seen that laser oscillation does not occur when the width WR of the light emitting ridge portion R exceeds 35 μm. This point will be described below.
本実施の形態のように、GaN系の窒化物半導体レーザ素子である半導体レーザ素子1は、GaAs系のヒ化物半導体レーザ素子と比較して、GaN/GaAsの物性値の差異、及び、InGaN量子井戸層内のIn組成の不均一性等によって、閾値電流密度が3倍以上高くなる。このため、GaN系の半導体レーザ素子1では、発光リッジ部Rの上面の幅WRが大きすぎると、レーザ発振のための利得を得ることができないため、GaAs系の半導体レーザ素子と比較して、リッジ部Rの幅WRを狭く設定する必要がある。
As in the present embodiment, the
そして、上記実験により、GaN系の半導体レーザ素子1では、発光リッジ部の幅WRが35μmを超えると、レーザ発振するための利得強度が光吸収を上回ることができず、レーザ発振するに至らないことを実験的に見出した。つまり、GaN系の半導体レーザ素子1では、発光リッジ部Rの幅WRを35μm以下とすることによってレーザ発振し、高い光出力特性を得るために必要な発光効率を得ることができる。
According to the above experiment, in the GaN-based
一方、発光リッジ部Rの幅WRが狭すぎると、積層構造体20のレーザ光の出射端面である第1端面20aでの光密度集中によってCODが発生するが、本発明者らの実験により、本実施の形態における半導体レーザ素子1では、発光リッジ部Rの幅WRを5μm以上にすることによって、第1端面20aでのCODを抑制することができ、ワット級の高い光出力特性が得られることが分かった。
On the other hand, if the width WR of the light emitting ridge portion R is too narrow, COD is generated due to light density concentration on the
このように、発光リッジ部Rの幅WRについては、5μm≦WR≦35μmの関係式を満たしているとよい。 As described above, the width WR of the light emitting ridge portion R preferably satisfies the relational expression of 5 μm ≦ WR ≦ 35 μm.
次に、発光リッジ部Rとダミーリッジ部Sの間の幅WMについて説明する。 Next, the width WM between the light emitting ridge portion R and the dummy ridge portion S will be described.
GaN系の半導体レーザ素子1では、発光リッジ部Rでレーザ発振した際に発生する熱が高い。これは、GaN系の半導体レーザ素子1は、エネルギーバンドギャップの関係でGaAs系の半導体レーザよりも閾値電圧が高いために発光効率が低くなり、熱の発生が大きいからである。
In the GaN-based
ここで、発光リッジ部Rで発生した熱は、発光リッジ部Rの上部からダミーリッジ部Sを通って基板10の裏面へと排熱されるが、発光リッジ部Rの上面とダミーリッジ部Sの上面との間の幅WMが長すぎると、発光リッジ部Rからダミーリッジ部Sへの排熱経路が長くなってしまい、高出力動作時に十分な排熱を行うことができず、レーザ光の光出力特性における熱飽和の発生につながる。
Here, the heat generated in the light emitting ridge portion R is exhausted from the upper portion of the light emitting ridge portion R to the back surface of the
この点について本発明者らが実験した結果、発光リッジ部Rとダミーリッジ部Sの間の幅WMを30μm以下にすることで、発光リッジ部Rで発生した熱をダミーリッジ部Sを通して十分に排熱できる排熱経路を確保でき、高い光出力領域まで熱飽和が発生せずにワット級の光出力特性が得られる放熱性に優れた半導体レーザ素子1を実現できることが分かった。
As a result of experiments conducted by the present inventors on this point, the width WM between the light emitting ridge portion R and the dummy ridge portion S is set to 30 μm or less so that the heat generated in the light emitting ridge portion R is sufficiently transmitted through the dummy ridge portion S. It has been found that a
一方、発光リッジ部Rとダミーリッジ部Sの間の幅WMが狭すぎると、フェイスダウン方式で半導体レーザ素子1をサブマウント等の支持基体に実装する場合に、発光リッジ部Rとダミーリッジ部Sの間の幅WMの領域(つまり、溝幅の領域)に半田がうまく濡れずにボイドが発生し、熱抵抗が上昇して放熱性が低下するおそれがある。
On the other hand, if the width WM between the light emitting ridge portion R and the dummy ridge portion S is too narrow, the light emitting ridge portion R and the dummy ridge portion are formed when the
この点について本発明者らが実験した結果、発光リッジ部Rとダミーリッジ部Sの間の幅WMを5μm以上にすることで、ボイドを発生させることなくフェイスダウン方式で半導体レーザ素子1をサブマウント等の支持基体に実装することができ、放熱性を低下させることなく高い光出力特性が得られることが分かった。
As a result of experiments conducted by the present inventors on this point, by setting the width WM between the light emitting ridge portion R and the dummy ridge portion S to 5 μm or more, the
このように、発光リッジ部Rとダミーリッジ部Sの間の幅WMについては、5μm≦WM≦30μmの関係式を満たしているとよい。 As described above, the width WM between the light emitting ridge portion R and the dummy ridge portion S preferably satisfies the relational expression of 5 μm ≦ WM ≦ 30 μm.
なお、発光リッジ部Rとダミーリッジ部Sの間の幅WMは、さらに、5μm≦WM≦15μmであるとよい。これにより、発光リッジ部Rで発生した熱を、ダミーリッジ部Sを通してさらに効率良く排熱することができるので、より高い光出力領域まで熱飽和を発生させることなくワット級の光出力特性が得られる。 The width WM between the light emitting ridge portion R and the dummy ridge portion S may further satisfy 5 μm ≦ WM ≦ 15 μm. As a result, the heat generated in the light emitting ridge portion R can be more efficiently exhausted through the dummy ridge portion S, so that watt-class light output characteristics can be obtained without generating heat saturation up to a higher light output region. Be
次に、発光リッジ部Rの幅WRと、隣り合う2つの発光リッジ部Ri及びRi+1の上面同士の間の幅WAとの関係について説明する。 Next, the relationship between the width WR of the light emitting ridge R and the width WA between the top surfaces of two adjacent light emitting ridges R i and R i + 1 will be described.
ダミーリッジ部Sは、上述のように、フェイスダウン方式で半導体レーザ素子1をサブマウントに実装したときの発光リッジ部Rへの応力集中を回避するため、また、発光リッジ部Rで発生した熱をサブマウントに排熱する役割等を目的として形成されるが、ダミーリッジ部Sの幅WSが狭すぎると、隣り合う2つの発光リッジ部R同士で熱干渉が発生し、高出力動作時に熱飽和が発生してレーザ発振に至らないおそれがある。この熱干渉は、上記のように、発光リッジ部Rの幅WRに依存することを見出している(これは、発光リッジ部RのWRが大きいほど、レーザ光の光出力が大きな状態で使用されるからである)。このため、隣り合う2つの発光リッジ部Rの間の幅WAと発光リッジ部Rの幅WRとの比(WA/WR)を考慮して設計することが重要となる。
As described above, the dummy ridge portion S avoids stress concentration on the light emitting ridge portion R when the
この比(WA/WR)は、図6に示すように、7以上にするとよい。このように、発光リッジ部Rの幅WRと2つの発光リッジ部Rの間の幅WAとについて、WA/WR≧7の関係を満たすことによって、隣り合う2つの発光リッジ部Rにおける高出力動作時の熱干渉による熱飽和を抑制することができ、ワット級の高出力のレーザ発振に必要な光出力特性を得ることができる。 This ratio (WA / WR) is preferably 7 or more as shown in FIG. As described above, by satisfying the relationship WA / WR ≧ 7 with respect to the width WR of the light emitting ridge portion R and the width WA between the two light emitting ridge portions R, the high output operation in the two adjacent light emitting ridge portions R is achieved. It is possible to suppress the thermal saturation due to the thermal interference at the same time, and to obtain the light output characteristics necessary for high-power laser oscillation of watt-class.
本実施の形態では、発光リッジ部Rの幅WR=30μmとしているので、2つの発光リッジ部Rの間の幅WAは、少なくとも210(=30×7)μm以上必要となるので、本実施の形態では、幅WAを370μmとした。つまり、WA/WR=12.3とした。 In the present embodiment, since the width WR of the light emitting ridge portion R is 30 μm, the width WA between the two light emitting ridge portions R is required to be at least 210 (= 30 × 7) μm or more. In the embodiment, the width WA is 370 μm. That is, WA / WR = 12.3.
なお、WA/WRが大きすぎると(すなわちWAが大きすぎると)、レーザアレイ構造の半導体レーザ素子1から出射した複数のレーザ光を集光する際の光学レンズのサイズが大きくなったり半導体レーザ素子1自体のサイズが大きくなったりしてコストアップになる等の問題が発生するおそれがあるが、WA/WR=12.3程度であれば、そのような問題は発生しない。
If WA / WR is too large (that is, if WA is too large), the size of the optical lens at the time of condensing a plurality of laser beams emitted from the
以上説明したように、本実施の形態における半導体レーザ素子1は、窒化物半導体レーザ素子であって、積層構造体20の第2導電型層が、複数の発光リッジ部R(第1リッジ部)と複数のダミーリッジ部S(第2リッジ部)とを有している。そして、発光リッジ部Rの上面の幅をWRとし、発光リッジ部Rの上面とダミーリッジ部Sの上面との間の幅をWMとし、ダミーリッジ部Sを挟む2つの発光リッジ部Rの上面同士の間の幅をWAとすると、以下の(式1)、(式2)、(式3)の関係式を満たしている。
As described above, the
5μm≦WR≦35μm・・・(式1) 5 μm ≦ WR ≦ 35 μm (Expression 1)
5μm≦WM≦30μm・・・(式2) 5 μm ≦ WM ≦ 30 μm (Equation 2)
(WA/WR)≧7 ・・・(式3) (WA / WR) ≧ 7 (Equation 3)
これにより、隣り合う2つの発光リッジ部Rの高出力動作時の熱干渉による熱飽和を抑制することができるとともに、発光部リッジ部Rからダミーリッジ部Sへの排熱経路の長距離化に伴う熱飽和を抑制することができるので、高出力動作時においても熱飽和が発生せずに、ワット級の光出力特性が得られる放熱性に優れた半導体レーザ素子1を実現することができる。
As a result, it is possible to suppress thermal saturation due to thermal interference during the high output operation of the two adjacent light emitting ridge portions R, and to increase the distance of the heat exhaust path from the light emitting portion ridge portion R to the dummy ridge portion S. Since the accompanying thermal saturation can be suppressed, it is possible to realize the
また、本実施の形態における半導体レーザ素子1では、図5に示すように、複数の発光リッジ部Rとダミーリッジ部Sとの上に連続して形成されたパッド電極50が、発光リッジ部R上では、第1端面20a及び第2端面20bから第1距離d1だけ離間している部分を有し、ダミーリッジ部S上では、第1端面20a及び第2端面20bから第2距離d2だけ離間している部分を有しており、さらに、第2距離d2が第1距離d1よりも大きい。
Further, in the
このように、ダミーリッジ部S上の第2距離d2を発光リッジ部R上の第1距離d1よりも大きくすることで、ダミーリッジ部Sにおける素子端面近傍(第1端面20a側及び第2端面20b側の近傍)のパッド電極50を、発光リッジ部Rにおける素子端面近傍のパッド電極50よりも凹ませることができる。つまり、平面視において、パッド電極50の第1端面20a側の辺の一部及びパッド電極50の第2端面20b側の辺の一部がそれぞれ反対側に後退している。
In this manner, by making the second distance d2 on the dummy ridge portion S larger than the first distance d1 on the light emitting ridge portion R, the vicinity of the element end surface (on the
これにより、発光リッジ部Rの素子端面近傍に存在するダングリングボンドによって発光リッジ部Rに対応するエミッタEの素子端面で熱が発生したとしても、隣り合う2つのエミッタEの素子端面同士で発生した熱が、パッド電極50を介して発光リッジ部Rに隣接するダミーリッジ部Sに伝播することを抑制ができる。したがって、隣り合う2つのエミッタEの素子端面同士で発生した熱がパッド電極50を介して干渉することを抑制することができる。
As a result, even if heat is generated at the element end face of the emitter E corresponding to the light emitting ridge part R due to dangling bonds existing in the vicinity of the element end face of the light emitting ridge part R, it is generated between the element end faces of two adjacent emitters E. It is possible to suppress the propagation of the generated heat to the dummy ridge portion S adjacent to the light emitting ridge portion R via the
また、ダミーリッジ部S上の第2距離d2を発光リッジ部R上の第1距離d1よりも大きくしてダミーリッジ部Sにおける素子端面近傍のパッド電極50を発光リッジ部Rにおける素子端面近傍のパッド電極50よりも凹ませておくことで、発光リッジ部Rに対応するエミッタEの素子端面で発生した熱がダミーリッジ部Sに伝播したとしても、ダミーリッジ部Sにおける素子端面近傍でのパッド電極50の熱膨張を抑制することができる。つまり、ダミーリッジ部S上にパッド電極50が存在しない領域(凹部51)を設けておくことで、この領域でのパッド電極50の熱膨張をなくすことができる。この結果、ダミーリッジ部Sにおける素子端面近傍に存在するパッド電極50による熱膨張で発光リッジ部Rが両側から圧縮されることを抑制できる。したがって、発光リッジ部Rが圧縮応力を受けることで発光リッジ部Rに結晶欠陥が発生することを抑制することができる。
Further, the second distance d2 on the dummy ridge portion S is made larger than the first distance d1 on the light emitting ridge portion R so that the
このように、本実施の形態における半導体レーザ素子1によれば、パッド電極50を介した隣り合う2つのエミッタEの熱干渉を抑制できるとともに、パッド電極50の熱膨張による発光リッジ部Rの結晶欠陥を抑制することができる。したがって、信頼性が高い半導体レーザ素子1を実現することができる。
As described above, according to the
なお、第1端面20a及び第2端面20bから離れたパッド電極50の内側(内部)の領域では、パッド電極50を通じて発光リッジ部Rから当該発光リッジ部Rに隣接するダミーリッジ部Sに伝播する熱もあるが、この熱は、発光リッジ部Rとダミーリッジ部Sとにまたがって広く形成されたパッド電極50の内側の領域によって広く拡散するので、熱密度が低く、温度上昇も少ない。このため、この拡散した熱によるパッド電極50の熱膨張は小さいので、発光リッジ部Rが受ける圧縮応力も小さくなる。また、パッド電極50の内部の領域における発光リッジ部R及びダミーリッジ部Sでは、そもそもダングリングボンドがあまり存在しない。このため、パッド電極50の内側の領域では、発光リッジ部Rに結晶欠陥はあまり発生しない。
In the region inside (inside) the
また、本実施の形態では、パッド電極50は、ダミーリッジ部S上において、第1端面20a側及び第2端面20b側の辺に凹部51を有しており、この凹部51が、第1端面20a及び第2端面20bから第2距離d2だけ離間している部分となっている。
Further, in the present embodiment, the
具体的には、図7に示すように、発光リッジ部Ri上のパッド電極50の第1端面20a側の辺は、発光リッジ部Riの左側の溝Miと右側の溝M’iとを超えて水平方向に左側のダミーリッジ部Si−1及び右側のダミーリッジ部Siまで広がった後、ダミーリッジ部Si−1及びSi上で約45°の傾斜をもって第1端面20aから離れる(凹む)ことで、ダミーリッジ部Si−1及びSi上のパッド電極50に凹部51が形成されている。
Specifically, as shown in FIG. 7, the side of the
このように、ダミーリッジ部S上におけるパッド電極50に凹部51を形成することで、ダミーリッジ部S上の第2距離d2を発光リッジ部R上の第1距離d1よりも簡単に大きくすることができる。そして、本実施の形態における半導体レーザ素子1では、この凹部51によって、パッド電極50を介した隣り合う2つのエミッタEの熱干渉とパッド電極50の熱膨張による発光リッジ部Rの結晶欠陥とを抑制することができる。
As described above, by forming the
なお、本実施の形態では、パッド電極50の凹部51は、発光リッジ部R上には形成されていない。したがって、パッド電極50に凹部51を形成したとしても、発光リッジ部Rに電流を注入することへの阻害にはならない。
In the present embodiment, the
また、本実施の形態では、パッド電極50の凹部51の平面視形状は、図5の(a)に示されるように台形としたが、これに限るものではない。例えば、パッド電極50の凹部51の平面視形状は、図7に示されるように、長方形であってもよい。この場合、凹部51は、発光リッジ部Ri上のパッド電極50の第1端面20a側の辺が、発光リッジ部Riの右側の溝M’iを超えて水平方向にダミーリッジ部Siまで広がった後、ダミーリッジ部Si上で約90°の傾斜をもって階段状に第1端面20aから離れることで長方形に形成されている。
In the present embodiment, the planar view shape of the
このように、凹部51の平面視形状を長方形にすることで、凹部51の左右方向(共振器長方向と直交する方向)の幅を大きくすることができるので、パッド電極50を介した隣り合う2つのエミッタEの熱干渉を一層抑制できるとともに、パッド電極50の熱膨張による発光リッジ部Rの結晶欠陥を一層抑制することができる。
Thus, by making the shape of the
また、図5の(a)及び図7に示すように、隣り合う2つの凹部51のピッチをX、凹部51の幅をYとした場合、0.667X≦Y≦Xの関係を満たすとよい。この点について、図8を用いて説明する。
Further, as shown in FIG. 5A and FIG. 7, assuming that the pitch of two
図8は、凹部51のピッチXと幅Yとに関して行った半導体レーザ素子1の信頼性実験の結果を示す図である。本実験では、凹部51のピッチXと幅Yとを変えた複数の半導体レーザ素子1を作製し、各半導体レーザ素子を、1つの発光リッジ部Rあたり初期3Wの出力となるように動作させて、2万時間後の劣化率(出力低下率)が30%以下のものを良品とし、2万時間後の劣化率が30%を超えるものと不良品として評価した。
FIG. 8 is a diagram showing the result of a reliability experiment of the
その結果、図8に示すように、良品を得るには0.667X≦Y<Xの関係を満たす必要があることを実験的に見出した。なお、本実験では、発光リッジ部Rにおけるパッド電極50の辺と第1端面20a(第2端面20b)との第1距離d1を6μmとし、ダミーリッジ部Sにおけるパッド電極50の凹部51の底辺と第1端面20a(第2端面20b)との第2距離d2を20μmとした。
As a result, as shown in FIG. 8, it was experimentally found that it is necessary to satisfy the relationship of 0.667X ≦ Y <X in order to obtain a non-defective product. In this experiment, the first distance d1 between the side of the
また、このように構成される半導体レーザ素子1をレーザ加工装置等の機器に組み込むにあたっては、図9に示すように、半導体レーザ装置2としてモジュールの形態にする。図9は、実施の形態に係る半導体レーザ装置2の断面図である。
Further, when the
図9に示すように、半導体レーザ装置2は、上記の半導体レーザ素子1と、サブマウント60とを備える。半導体レーザ素子1は、フェイスダウン方式(ジャンクションダウン方式)によってサブマウント60に実装されている。つまり、半導体レーザ素子1は、リッジ部側(発光リッジ部R側、ダミーリッジ部S)がサブマウント60に接合されている。具体的には、半導体レーザ素子1のパッド電極50がサブマウント60に積層された接合層(不図示)に接続される。
As shown in FIG. 9, the
サブマウント60は、例えば、SiC等の半導体材料、AlN等のセラミック材料、ダイヤモンド又はダイヤモンド複合体等の高熱伝導材料によって構成される基台と、基台の表面に形成された金属層とを含む。半導体レーザ素子1とサブマウント60の金属層とは、AuSn等の半田層からなる接合層を介して接合される。
The submount 60 includes, for example, a base made of a semiconductor material such as SiC, a ceramic material such as AlN, a high thermal conductive material such as diamond or a diamond composite, and a metal layer formed on the surface of the base. . The
なお、半導体レーザ素子1とサブマウント60との接合を強固にするには、つまりパッド電極50とサブマウント60との間の接触熱抵抗及び接触電気抵抗を下げるためには、パッド電極50をできるだけ大きくするとよい。
In order to strengthen the bonding between the
図9に示すように、本実施の形態における半導体レーザ装置2は、さらに、第1放熱部材71及び第2放熱部材72を備えており、半導体レーザ素子1とサブマウント60との接合体は、第1放熱部材71と第2放熱部材72とに挟まれている。第1放熱部材71及び第2放熱部材72は、半導体レーザ素子1で発生する熱を放熱するためのヒートシンクである。なお、第1放熱部材71及び第2放熱部材72は、半導体レーザ素子1に電流を供給するために導電体であってもよい。したがって、第1放熱部材71及び第2放熱部材72は、電気伝導性及び熱伝導性に優れた銅等の金属材料によって構成された金属ブロック等を用いるとよい。
As shown in FIG. 9, the
このように、半導体レーザ素子1とサブマウント60との接合体を第1放熱部材71と第2放熱部材72とに挟み込むことによって、発光リッジ部Rからパッド電極50に伝導した熱は、パッド電極50で広がってサブマウント60を経由して第1放熱部材71に伝わる。これにより、半導体レーザ素子1で発生する熱の放熱性を向上させることができ、信頼性の高い半導体レーザ装置2を実現できる。
Thus, by sandwiching the joined body of the
また、本実施の形態における半導体レーザ素子1では、発光リッジ部Rの高さとダミーリッジ部Sの高さとが等しくなっており、発光リッジ部Rの上面とダミーリッジ部Sの上面とが同じ高さの位置にある。
Further, in the
この構成により、半導体レーザ素子1をフェイスダウン方式によってサブマウント60に実装する際に、半導体レーザ素子1の実装面が平面になっているので、半導体レーザ素子1をサブマウント60に容易に実装することができる。また、発光リッジ部Rの高さとダミーリッジ部Sの高さとが揃っているので、積層構造体20に発光リッジ部R及びダミーリッジ部Sを容易に形成することもできる。
With this configuration, when the
さらに、本実施の形態における半導体レーザ素子1では、図2及び図3に示すように、複数のダミーリッジ部Sのうちの端側リッジ部S0(Sn)が、溝mにより複数の分割リッジ部に分離されている。
Furthermore, in the
このように、端側リッジ部S0(Sn)が複数に分離されていることによって、この複数の分割リッジ部の間の溝mによって、応力に起因した歪を緩和させることができる。この構成により、実装時の温度差等による半導体レーザ素子1の積層構造体20とサブマウント60との線膨張係数差に伴って熱膨張差が生じて半導体レーザ素子1の積層構造体20の幅方向の端部に応力が発生したとしても、この複数の分割リッジ部の間の溝mによってこの応力を吸収することができる。これにより、この熱膨張差による応力によってダミーリッジ部Sに生じる歪を緩和させることができるので、この歪によってダミーリッジ部Sの内部に結晶欠陥が発生することを抑制できる。この結果、ダミーリッジ部Sの結晶欠陥が、当該ダミーリッジ部Sに隣接する発光リッジ部Rに伝播して発光リッジ部Rに結晶欠陥が生じることを抑制できる。したがって、信頼性が高い半導体レーザ素子1を実現することができる。
As described above, the end-side ridge portion S 0 (S n ) is separated into a plurality of pieces, whereby the strain m caused by the stress can be relieved by the grooves m between the plurality of divided ridge portions. With this configuration, a difference in thermal expansion occurs with a difference in linear expansion coefficient between the
なお、本実施の形態では、端側リッジ部S0及びSnの両方が複数に分離されているが、端側リッジ部S0及びSnの一方のみが複数に分離されていてもよい。 In the present embodiment, both end-side ridge portion S 0 and S n is the plurality of separated, only one end side ridge portion S 0 and S n may be the plurality of separated.
(変形例)
以上、本開示に係る半導体レーザ素子1及び半導体レーザ装置2について、実施の形態に基づいて説明したが、本開示は、上記実施の形態に限定されるものではない。
(Modification)
As described above, the
例えば、上記実施の形態において、パッド電極50における発光リッジ部R上の素子端面(第1端面20a、第2端面20b)から第1距離d1だけ離間している部分は、第1端面20a側及び第2端面20b側の両方に形成したが、これに限らず、第1端面20a及び第2端面20bのうちの少なくとも一方の素子端面側に形成されていてもよい。
For example, in the above embodiment, the portion of the
同様に、パッド電極50におけるダミーリッジ部S上の素子端面(第1端面20a、第2端面20b)から第2距離d2だけ離間している部分は、第1端面20a側及び第2端面20b側の両方に形成したが、これに限らず、第1端面20a及び第2端面20bのうちの少なくとも一方側に形成されていてもよい。つまり、上記実施の形態において、ダミーリッジ部Sにおける第2距離d2であるパッド電極50の辺からの後退量(凹み量)を構成する凹部51は、第1端面20a側の辺及び第2端面20b側の辺の少なくともいずれか一方に形成されていればよい。
Similarly, the portions of the
具体的には、上記実施の形態では、パッド電極50の凹部51は、第1端面20a側及び第2端面20b側の両側に形成したが、第1端面20a側及び第2端面20b側のいずれか一方側のみに形成されていてもよい。このように、パッド電極50の凹部51を、第1端面20a側及び第2端面20b側のいずれか一方側のみに形成することで、上記実施の形態と比べて、パッド電極50の面積を大きくすることができる。これにより、サブマウント60との接触面積を大きくすることができるので、より信頼性が高い半導体レーザ装置を実現することができる。
Specifically, in the above embodiment, the
なお、凹部51の後退量を大きくする等してダミーリッジ部Sにおける第2距離d2を大きくすると、隣り合う発光リッジ部Rを接続するパッド電極50の共振器長方向の長さが短くなってしまい、パッド電極50の抵抗が部分的に上昇して無効な電力が発生して、無効電力によって熱が発生してしまう。このため、凹部51の後退量は、あまり大きくしすぎない方がよく、最適な値に設定されているとよい。
When the second distance d2 in the dummy ridge portion S is increased by, for example, increasing the amount of retraction of the
また、パッド電極50の凹部51を、第1端面20a側及び第2端面20b側のいずれか一方側のみに形成する場合、レーザ光が出射する第1端面20aは、レーザ光が反射する第2端面20bと比べて高温になるので、図10に示すように、パッド電極50の凹部51は、第1端面20a側のみに形成されている方がよい。
Further, when the
また、上記実施の形態において、パッド電極50の凹部51は、複数のダミーリッジ部Sの全てに形成されていたが、これに限らない。例えば、図11に示すように、パッド電極50の凹部51は、複数のダミーリッジ部Sのうち、中央側(中央部)のダミーリッジ部S上では、一対の第1端面20a及び第2端面20bのうちの両方の端面側の辺に形成され、半導体レーザ素子の幅方向の左右の端側のダミーリッジ部S上では、一対の第1端面20a及び第2端面20bのうちの一方の端面側の辺にのみ形成されていてもよい。レーザアレイ構造を有する半導体レーザ素子では中央部に熱がたまりやすいので、図11に示すように、中央側のダミーリッジ部S上では第1端面20a及び第2端面20bの両方の端面側の辺に凹部51を形成することで、中央部での熱膨張の影響を軽減することができる。一方、左右の端側のダミーリッジ部S上では第1端面20a及び第2端面20bのうちの一方の端面側の辺にのみ凹部51を形成することで、第1端面20a及び第2端面20bの両方の端面側の辺に凹部51を形成する場合と比べて、パッド電極50とサブマウント60との接触面積を大きくすることができ、パッド電極50とサブマウント60との接合強度を大きくすることができる。これにより、放熱性及び接合強度に優れた、より信頼性が高い半導体レーザ装置を実現することができる。
Further, in the above-described embodiment, the
なお、上述のように、レーザ光が出射する第1端面20aは、レーザ光が反射する第2端面20bと比べて高温になるので、半導体レーザ素子の幅方向の左右の端側のダミーリッジ部S上において第1端面20a及び第2端面20bのうちの一方の端面側の辺にのみ凹部51を形成する場合は、図11に示すように、一対の第1端面20a及び第2端面20bのうち第1端面20a側の辺にのみ凹部51を形成するとよい。
As described above, since the
また、上記実施の形態において、パッド電極50の凹部51の幅及び深さ(端面からの後退量)は、複数のダミーリッジ部Sの全てにおいて一様であったが、これに限らず、パッド電極50の凹部51の幅及び深さは、複数のダミーリッジ部Sごとに変調させてもよい。これにより、パッド電極50とサブマウント60との接合を強固にして、パッド電極50とサブマウント60との間の接触熱抵抗及び接触電気抵抗を効果的に低減させることができる。
In the above embodiment, the width and depth of the
例えば、図12に示すように、パッド電極50の凹部51について、複数のダミーリッジ部Sのうち中央側のダミーリッジ部S上の凹部51の幅を、複数のダミーリッジ部Sのうち左右の端側のダミーリッジ部S上の凹部51の幅よりも大きくするとよい。つまり、パッド電極50の凹部51の幅を中央部ほど幅が広くなるように構成するとよい。これにより、パッド電極50とサブマウント60との接触面積を大きくしてパッド電極50とサブマウント60との間の接触熱抵抗及び接触電気抵抗を低減させつつ、熱がたまりやすい中央部での熱膨張の影響を軽減することができる。なお、図12では、パッド電極50における全ての凹部51の深さは一定にしている。
For example, as shown in FIG. 12, with respect to the
あるいは、図13に示すように、パッド電極50の凹部51について、複数のダミーリッジ部Sのうち中央側のダミーリッジ部S上の凹部51の深さを、複数のダミーリッジ部Sのうち左右の端側のダミーリッジ部S上の凹部51の深さよりも大きくするとよい。つまり、パッド電極50の凹部51の深さを中央部ほど深くなるように構成するとよい。この場合も、パッド電極50とサブマウント60との接触面積を大きくしてパッド電極50とサブマウント60との間の接触熱抵抗及び接触電気抵抗を低減させつつ、熱がたまりやすい中央部での熱膨張の影響を軽減することができる。なお、図13では、パッド電極50における全ての凹部51の幅は一定にしている。
Alternatively, as shown in FIG. 13, with respect to the
あるいは、図示しないが、図12と図13の両方を組み合わせて、パッド電極50の凹部51の幅及び深さの両方を変化させてもよい。
Alternatively, although not shown, both of FIG. 12 and FIG. 13 may be combined to change both the width and the depth of the
また、上記実施の形態において、パッド電極50の凹部51は、パッド電極50におけるダミーリッジ部S上の第1端面20a側及び第2端面20b側の辺の一部のみを凹ませることで形成されていた(つまり、パッド電極50におけるダミーリッジ部S上の第1端面20a側及び第2端面20b側の辺の他の一部を、パッド電極50における発光リッジ部R上の第1端面20a側及び第2端面20b側の辺と面一となるように残していた)が、これに限らない。例えば、図14A及び図14Bに示すように、パッド電極50の凹部51は、パッド電極50におけるダミーリッジ部S上の第1端面20a側及び第2端面20b側の辺の全部を凹ませることで形成されていてもよい。なお、図14A及び図14Bでは、簡略化のため、発光リッジ部R及びダミーリッジ部Sの本数を少なくして図示している。パッド電極50の凹部51をこのように構成することで、パッド電極50を介した隣り合う2つのエミッタEの熱干渉とパッド電極50の熱膨張による影響とを最小にすることができる。さらに、本変形例において、発光リッジ部Rとダミーリッジ部Sとの間の溝M及びM’の幅方向の途中においてパッド電極50に段差がついていてもよい。この場合、凹部51は、図15に示すように、溝M及びM’の途中で階段状の段差で後退するように形成されていてもよいし、図16に示すように、溝M及びM’の途中で傾斜状の段差で後退するように形成されていてもよい。なお、パッド電極50を形成する際のプロセスの観点では、凹部51の形状は、図15に示される形状よりも図16に示される形状の方がよい。これは、図16のように溝M及びM’の途中で傾斜状の段差とすることで、図15の場合と比べて、凹部51を有するパッド電極50をパターニングするときのフォトレジストが切れにくくなるからである。
In the above embodiment, the
また、図14A及び図14Bに示される本変形例では、半導体レーザ素子の幅方向の左右両端の各々に位置するダミーリッジ部S(端側リッジ部)が分割されていない。このように、左右両端の各々に位置するダミーリッジ部Sは分割されていなくてもよい。このことは、他の変形例にも適用することができる。 14A and 14B, the dummy ridge portions S (end-side ridge portions) located at the left and right ends of the width direction of the semiconductor laser element are not divided. As described above, the dummy ridge portions S located at both the left and right ends may not be divided. This can be applied to other variations.
また、図14A及び図14Bに示される本変形例では、左右両端のダミーリッジ部Sの上にまで形成されていたが、これに限らない。例えば、図17に示すように、パッド電極50は、左右両端のダミーリッジ部Sの上に形成されておらず、左右の両端側の発光リッジ部Rの上までしか形成されていなくてもよい。このように、パッド電極50は、全ての発光リッジ部R及び全てのダミーリッジ部Sを覆うように形成されていなくてもよく、複数の発光リッジ部Rの一部と複数のダミーリッジ部Sの一部とを覆うように形成されていてもよい。このことは、上記実施の形態及び他の変形例にも適用することができる。
Moreover, in this modification shown to FIG. 14A and FIG. 14B, although formed on dummy ridge part S of the both ends on either side, it does not restrict to this. For example, as shown in FIG. 17, the
また、上記実施の形態において、第1端面20a及び第2端面20bは、平坦面であったが、これに限らず、ダミーリッジ部Sは、パッド電極50が第2距離d2だけ離間している部分を有する側の端面に、ダミーリッジ部Sの上面から下方に延びる溝部20cを有していてもよい。例えば、図18に示すように、ダミーリッジ部Sにおける第1端面20a及び第2端面20bの両方に、ダミーリッジ部Sの上面から下方に延びる溝部20cを形成してもよい。このように、溝部20cを形成することによって、パッド電極50を介した隣り合う2つのエミッタEの熱干渉を一層抑制することができる。
In the above embodiment, the
なお、この溝部20cの深さは、ダミーリッジ部Sの上面から基板10に向かって基板10にまで到達する長さとなっているが、溝部20cは、ダミーリッジ部Sの上面から基板10に到達することなく積層構造体20の途中の層(例えば第1クラッド層21)までしか形成されていなくてもよい。また、図18では、溝部20cの表面が露出しているが、溝部20cの表面は、絶縁層30で覆われていてもよい。
The depth of the
また、上記実施の形態では、第1電極41(p側電極)は、発光リッジ部Rに形成され、ダミーリッジ部Sの上には形成されていなかったが、これに限らない。例えば、第1電極41は、発光リッジ部R及びダミーリッジ部Sの両方の上に形成されていてもよい。ただし、この場合、ダミーリッジ部Sと第1電極41との間に絶縁膜を形成したりダミーリッジ部S内に絶縁層を形成したりして、ダミーリッジ部Sの下方の活性層23に電流が注入されない電流注入阻止構造をダミーリッジ部Sに形成する必要がある。また、ダミーリッジ部Sの上にも第1電極41を形成する場合、各リッジ部Rごと及び各ダミーリッジ部Sごとに第1電極41を複数本形成してもよいし、全てのリッジ部Rと全てのダミーリッジ部Sとを覆うように1つの第1電極41を形成してもよい。後者の場合、パッド電極50を別途設けずに、1つの第1電極41をパッド電極として用いてもよい。
Further, in the above embodiment, the first electrode 41 (p-side electrode) is formed in the light emitting ridge portion R and not formed on the dummy ridge portion S, but the present invention is not limited to this. For example, the
また、上記実施の形態では、発光リッジ部Rの幅WRとダミーリッジ部Sの幅WSとは異なっていたが、これに限らない。つまり、発光リッジ部Rの幅WRとダミーリッジ部Sの幅WSとは同じであってもよい。 In the above embodiment, the width WR of the light emitting ridge portion R and the width WS of the dummy ridge portion S are different from each other. However, the present invention is not limited to this. That is, the width WR of the light emitting ridge portion R and the width WS of the dummy ridge portion S may be the same.
また、上記実施の形態において、半導体レーザ素子1は、フェイスダウン方式によってサブマウント60に実装されていたが、これに限らない。例えば、半導体レーザ素子1は、フェイスアップ方式によってサブマウント60等の支持基体に実装されていてもよい。
Further, in the above embodiment, the
なお、その他に、上記実施の形態及び変形例に対して当業者が思い付く各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で各実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。 In addition, modes obtained by applying various modifications that those skilled in the art may think on the above embodiment and modifications, and components and functions in the embodiments and modifications without departing from the spirit of the present disclosure. An embodiment realized by arbitrarily combining is also included in the present disclosure.
本開示に係る半導体レーザ素子及び半導体レーザ装置は、レーザ加工装置又は画像表示装置等の種々の機器の光源として利用することができ、特に、比較的に高い光出力を必要とする機器の光源として有用である。 The semiconductor laser device and the semiconductor laser device according to the present disclosure can be used as a light source of various devices such as a laser processing device or an image display device, and in particular, as a light source of a device requiring a relatively high light output. It is useful.
1 半導体レーザ素子
2 半導体レーザ装置
10 基板
20 積層構造体
20a 第1端面
20b 第2端面
20c 溝部
21 第1クラッド層
22 第1ガイド層
23 活性層
24 第2ガイド層
25 電子障壁層
26 第2クラッド層
27 コンタクト層
30 絶縁層
41 第1電極
42 第2電極
50 パッド電極
51 凹部
60 サブマウント
71 第1放熱部材
72 第2放熱部材
R 発光リッジ部
S ダミーリッジ部
M、M’、m 溝
E エミッタ
DESCRIPTION OF
Claims (8)
前記第1導電型層上に形成された活性層と、
前記活性層上に形成された第2導電型層と、を備え、
前記第1導電型層、前記活性層及び前記第2導電型層は、窒化物半導体からなり、
前記第1導電型層、前記活性層及び前記第2導電型層からなる積層構造体は、共振器端面となる対向する一対の端面を備え、
前記第2導電型層は、
前記一対の端面と直交する方向に長手方向を有し、且つ前記活性層への電流注入路となる複数の第1リッジ部と、
前記一対の端面と直交する方向に長手方向を有し、且つ前記活性層への電流注入路とはならない第2リッジ部と、を備え、
前記第2リッジ部は、前記複数の第1リッジ部のうちの少なくとも二つの前記第1リッジ部に間に設けられ、
前記長手方向と直交する方向の長さが幅であり、
前記第1リッジ部の上面の幅をWR、前記第1リッジ部の上面と前記第2リッジ部の上面との間の幅をWM、前記二つの第1リッジ部の上面の間の幅をWAとした場合、
5μm≦WR≦35μm、
5μm≦WM≦30μm、
(WA/WR)≧7、
である
窒化物半導体レーザ素子。 A first conductivity type layer;
An active layer formed on the first conductivity type layer;
A second conductivity type layer formed on the active layer,
The first conductivity type layer, the active layer, and the second conductivity type layer are made of a nitride semiconductor,
The laminated structure composed of the first conductivity type layer, the active layer, and the second conductivity type layer includes a pair of opposed end surfaces serving as resonator end surfaces,
The second conductivity type layer is
A plurality of first ridge portions having a longitudinal direction in a direction orthogonal to the pair of end faces and serving as a current injection path to the active layer;
A second ridge portion having a longitudinal direction in a direction orthogonal to the pair of end faces and not serving as a current injection path to the active layer,
The second ridge portion is provided between at least two of the first ridge portions of the plurality of first ridge portions,
The length in the direction orthogonal to the longitudinal direction is the width,
The width of the top surface of the first ridge is WR, the width between the top surface of the first ridge and the top surface of the second ridge is WM, and the width between the top surfaces of the two first ridges is WA If you
5 μm ≦ WR ≦ 35 μm,
5 μm ≦ WM ≦ 30 μm,
(WA / WR) ≧ 7,
A nitride semiconductor laser device.
請求項1に記載の窒化物半導体レーザ素子。 The nitride semiconductor laser element according to claim 1, wherein 5 μm ≦ WM ≦ 15 μm.
請求項1または2記載の窒化物半導体レーザ素子。 The nitride semiconductor laser device according to claim 1, wherein a height of the first ridge portion is equal to a height of the second ridge portion.
請求項1〜3の何れか1項に記載の窒化物半導体レーザ素子。 A metal layer is continuously formed on the first ridge portion and the second ridge portion.
The nitride semiconductor laser device according to any one of claims 1 to 3.
前記第1リッジ部と前記第2リッジ部とは、前記溝により分離されている、
請求項1〜4の何れか1項に記載の窒化物半導体レーザ素子。 A groove is provided between the first ridge portion and the second ridge portion, the bottom surface being the second conductive layer,
The first ridge portion and the second ridge portion are separated by the groove,
The nitride semiconductor laser device according to any one of claims 1 to 4.
請求項1〜5の何れか1項に記載の窒化物半導体レーザ素子。 In all of the plurality of first ridges, the widths WR of the upper surfaces are equal,
The nitride semiconductor laser device according to any one of claims 1 to 5.
サブマウントと、を備え、
前記窒化物半導体レーザ素子は、前記第1リッジ部側及び前記第2リッジ部側が前記サブマウントに接合されている
半導体レーザ装置。 The nitride semiconductor laser device according to any one of claims 1 to 6,
A submount, and
In the nitride semiconductor laser element, the first ridge portion side and the second ridge portion side are joined to the submount.
前記半導体レーザ素子と前記サブマウントとの接合体は、前記第1放熱部材と前記第2放熱部材とに挟まれている
請求項7記載の半導体レーザ装置。 And a first heat radiation member and a second heat radiation member,
The semiconductor laser device according to claim 7, wherein a bonded body of the semiconductor laser element and the submount is sandwiched between the first heat radiating member and the second heat radiating member.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018009559A JP2019129216A (en) | 2018-01-24 | 2018-01-24 | Nitride semiconductor laser element and semiconductor laser device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018009559A JP2019129216A (en) | 2018-01-24 | 2018-01-24 | Nitride semiconductor laser element and semiconductor laser device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019129216A true JP2019129216A (en) | 2019-08-01 |
Family
ID=67472405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018009559A Pending JP2019129216A (en) | 2018-01-24 | 2018-01-24 | Nitride semiconductor laser element and semiconductor laser device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019129216A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021187081A1 (en) * | 2020-03-17 | 2021-09-23 | パナソニック株式会社 | Semiconductor laser element |
JP7407027B2 (en) | 2020-03-09 | 2023-12-28 | パナソニックホールディングス株式会社 | semiconductor light emitting device |
-
2018
- 2018-01-24 JP JP2018009559A patent/JP2019129216A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7407027B2 (en) | 2020-03-09 | 2023-12-28 | パナソニックホールディングス株式会社 | semiconductor light emitting device |
WO2021187081A1 (en) * | 2020-03-17 | 2021-09-23 | パナソニック株式会社 | Semiconductor laser element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5368957B2 (en) | Manufacturing method of semiconductor laser chip | |
US7869483B2 (en) | Surface emitting laser | |
US11437780B2 (en) | Semiconductor laser device, semiconductor laser module, and welding laser light source system | |
US10985533B2 (en) | Semiconductor laser device, semiconductor laser module, and laser light source system for welding | |
US7830930B2 (en) | Semiconductor laser device | |
US6873634B2 (en) | Semiconductor laser diode | |
US8767788B2 (en) | Semiconductor laser device | |
JPWO2018003335A1 (en) | Semiconductor laser device, semiconductor laser module and laser light source system for welding | |
JP2019129216A (en) | Nitride semiconductor laser element and semiconductor laser device | |
JP2019129217A (en) | Semiconductor laser element and semiconductor laser device | |
US20230155346A1 (en) | Semiconductor light emitting device | |
JP2011124521A (en) | Semiconductor laser and method of manufacturing the same | |
JP2001251019A (en) | High power semiconductor laser element | |
JP2022520738A (en) | Laser irradiation generator | |
US7646797B1 (en) | Use of current channeling in multiple node laser systems and methods thereof | |
JP2019129218A (en) | Semiconductor laser element and semiconductor laser device | |
JP2013179210A (en) | Array type semiconductor laser device and manufacturing method thereof | |
JPH10294533A (en) | Nitride compound semiconductor laser and its manufacture | |
JP2007049088A (en) | High power red semiconductor laser | |
JP2019129219A (en) | Semiconductor laser element and semiconductor laser device | |
JP2010050199A (en) | Semiconductor laser | |
JP2020035774A (en) | Semiconductor laser module | |
CN111435782B (en) | Light emitting element | |
JPWO2013005759A1 (en) | Semiconductor laser element | |
JP2004079833A (en) | Vertical resonator type surface emission semiconductor laser |