JP2019204877A - 配線基板、配線基板の製造方法、及び電子部品素子パッケージの製造方法 - Google Patents
配線基板、配線基板の製造方法、及び電子部品素子パッケージの製造方法 Download PDFInfo
- Publication number
- JP2019204877A JP2019204877A JP2018099086A JP2018099086A JP2019204877A JP 2019204877 A JP2019204877 A JP 2019204877A JP 2018099086 A JP2018099086 A JP 2018099086A JP 2018099086 A JP2018099086 A JP 2018099086A JP 2019204877 A JP2019204877 A JP 2019204877A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- wiring
- detection pattern
- insulating layer
- reference depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
絶縁層11〜15は、それぞれが絶縁体で形成され、表面を含む何れかの厚さ方向位置に積層されている。絶縁層11〜15は、配線基板5としての使用において、面方向におけるパッド21a〜26a及びライン21b,23b,25b等の配線パターン間及び厚さ方向における配線層21〜26間の絶縁性を確保することができるものであれば、材料及び形成方法等は限定されない。絶縁層11〜15の一例としては、補強材であるガラス繊維に、耐熱性及び耐薬品性の良好な熱硬化樹脂組成物であるエポキシ樹脂を含浸させて半硬化状態としたプリプレグを加熱加圧して硬化した、いわゆるガラスエポキシを用いることができるが、これに限られない。絶縁層11〜15は、ガラス繊維のような補強材を有しない半硬化状態の樹脂フィルムを用いて、同様に加熱加圧により硬化させてもよく、又は、ワニスの状態の熱硬化樹脂組成物を塗布して乾燥、硬化させて作製してもよい。熱硬化樹脂組成物としては、エポキシ樹脂以外に、フェノ−ル樹脂、ポリイミド樹脂、不飽和ポリエステル樹脂、ポリフェニレンオキサイド樹脂、フッ素樹脂等の樹脂の1種類又は2種類以上を混合して用いてもよい。感光性樹脂組成物を用いてフォトリソグラフィーで絶縁層11〜15を形成してもよい。
配線層21〜26は、面方向における電気的導通性を有するものであり、層間接続ビア31〜35に接続されるパッド21a〜26aと、直線状に延びるライン21b,23b,25bと、を有して構成される。配線層によってはパッド又はラインを有しない場合もある。配線層21〜26は、深さ方向における略同一平面上に形成されている配線全体を指し、全面に亘って形成されていないものを含む意味である。配線層21〜26は、絶縁基板の表面を含む厚さ方向位置の何れかに設けられる。絶縁基板の表面に形成された配線層を表層配線層ということがある。配線層21〜26は、面方向における電気的導通性を確保することができるものであれば、材料及び形成方法等は限定されない。配線層21〜26は、各絶縁層11〜15の表裏両面に貼り合わされた銅箔等をエッチングすると共に、銅箔上に形成されたフィルドめっきとを含んで形成される。フィルドめっきは、後述する層間接続ビア31〜35を各絶縁層11〜15の貫通孔11a〜15a内に形成する際に主に用いられるものであるが、一部が貫通孔11a〜15aから漏れ表面の銅箔上にも形成されるため、配線層21〜26の一部を構成する場合がある。配線層21〜26を形成する材料としては銅箔等に限られず、例えば、各絶縁層11〜15の表面に蒸着又はスパッタリング等で銅又はニッケル等の金属層を形成してもよいし、各絶縁層11〜15の表面に導電性のペーストを塗布して乾燥、硬化させて形成してもよい。
層間接続ビア31〜35は、絶縁基板の異なる厚さ方向位置に配置された配線層21〜26(パッド21a〜26a)同士を電気的に接続するための接続部分である。層間接続ビア31〜35は、例えば、各絶縁層11〜15を貫通する貫通孔11a〜15aにフィルドめっきを充填することにより形成される。層間接続ビア31,32,34は、その外径が上方から下方に向かって小さくなるテーパ形状を有し、層間接続ビア33,35は、その外径が下方から上方に向かって小さくなるテーパ形状を有している。キャビティCの底面Cbに一端が露出する層間接続ビア32aは、その外径が下方から上方に向かって広がるテーパ形状を有し、露出する側の端部の断面積が逆側(下方)の端部の断面積よりも大きくなるように形成されている。層間接続ビア32aの径がキャビティCの底面Cbに向かって拡大するので、電子部品素子50と層間接続ビア32aとの接続領域を十分に確保することができ、両者の電気的な接続を良好なものとすることができる。層間接続ビア32aの露出する端部32bがキャビティCの底面Cbに配置されることで、キャビティCを座繰り加工で形成する際に、配線層の厚さの範囲内に座繰り加工の深さを制御する必要がなく、層間接続ビア32が形成された絶縁層12の厚さの範囲内に制御すればよい。このため、座繰り加工における厚さ方向位置の制御に余裕を持たせることが可能になる。したがって、座繰り加工の厚さ方向位置精度を考慮して、配線層21〜26に厚みを持たせる必要がなく、配線層21〜26をより薄くできるため、例えば微細なライン及びパッド等を形成することが可能になる。
基準深さ検知用パターン40は、座繰り加工を行う際に座繰り加工の切削刃が到達した深さ(絶縁基板の厚さ方向における厚さ方向位置)を検知するためのパターンであり、例えば、本実施形態では、表面から2層目の配線層23に設けられる。基準深さ検知用パターン40は、配線層23以外の配線層に設けられてもよく、例えば、配線層25,21,22,24,26等に設けられてもよい。基準深さ検知用パターン40は、形成される配線層と共に形成することができ、例えば、銅箔などをエッチングして配線層を形成する際に併せて形成することができる。
本実施形態において、キャビティCは、電子部品素子50を収容するために配線基板5に設けられる窪みである。本実施形態において、キャビティCは、絶縁基板の表面側から基準深さ検知用パターン40を貫通し、基準深さ検知用パターン40よりも深い厚さ方向位置に底面Cbが形成される。より詳細には、キャビティCは、絶縁基板の表面側から基準深さ検知用パターン40を貫通し、基準深さ検知用パターン40を有する配線層23と次の深さの厚さ方向位置に配置された配線層21との間の厚さ方向位置に到るように形成される。このように、キャビティCの深さが、基準深さ検知用パターン40を有する配線層23と次の深さの厚さ方向位置に配置された配線層21との間の厚さ方向位置に到るように形成されることで、基準深さ検知用パターン40とキャビティCの底面Cbの厚さ方向位置が近くなる。このため、基準深さ検知用パターン40を基準として、座繰り加工の深さを制御する際に、キャビティCの深さ精度を向上させることができる。
次に、図2から図5を参照して、キャビティ付きの配線基板5の製造方法を説明する。図2〜図5は、図1に示す配線基板の製造工程を順に示す断面図である。
まず、図2〜図4に示すように、本実施形態に係るキャビティ付きの配線基板5の製造方法は、絶縁層11〜15と、各絶縁層11〜15それぞれの面に設けられる配線層21〜26と、各絶縁層11〜15それぞれを厚さ方向に貫通する貫通孔11a〜15aに設けられ隣接する配線層21〜26を互いに導通する層間接続ビア31〜35とを備える基板130を準備する工程(A)を有している。なお、本実施形態では一例として、配線層23にキャビティCの底面Cbまでの深さの基準となる基準深さ検知用パターン40を設けている。
また、図5に示すように、本実施形態に係るキャビティ付きの配線基板5の製造方法は、基板130の表面130a(第1の表面)から厚さ方向で逆側となる裏面130b(第2の表面)に向かって、層間接続ビア32(32a)の一端が底面Cbに露出するようにキャビティCを形成する工程(B)を有している。工程(B)では、基準深さ検知用パターン40を検知した後に基準深さ検知用パターン40を貫通して基準深さ検知用パターン40よりも基板130の裏面130bに近づくようにキャビティCを形成する。なお、工程(B)では、基板130において、キャビティ付きの配線基板5を作製する領域の外周(余白)に基準深さ検知用パターン40を設け、余白部分において座繰り加工をまずは行って基準深さ検知用パターン40を検知した後に基準深さ検知用パターン40を貫通して基準深さ検知用パターン40よりも基板130の裏面に近づくようにダミーキャビティ(不図示)を形成して加工深さを設定し、その後に、当該加工深さに基づいてキャビティCを形成するようにしてもよい。
Claims (11)
- 第1の絶縁層と、前記第1の絶縁層の両面それぞれに設けられる第1及び第2の配線層と、前記第1の絶縁層を厚さ方向に貫通する貫通孔に設けられ前記第1及び第2の配線層を互いに導通する第1の層間接続ビアと、を少なくとも備える基板を準備する工程と、
前記基板の第1の表面から厚さ方向で逆側となる第2の表面に向かって、前記第1の層間接続ビアの一端がその底面に露出するようにキャビティを形成する工程と、
を備え、
前記第1の配線層には、前記キャビティの底面までの深さの基準となる基準深さ検知用パターンが設けられており、
前記キャビティを形成する工程では、前記基準深さ検知用パターンを検知した後に前記基準深さ検知用パターンを貫通して前記基準深さ検知用パターンよりも前記基板の前記第2の表面に近づくように前記キャビティを形成する、又は、前記基準深さ検知用パターンを検知した後に前記基準深さ検知用パターンを貫通して前記基準深さ検知用パターンよりも前記基板の前記第2の表面に近づくようにダミーキャビティを形成して加工深さを設定し、当該加工深さに基づいて前記キャビティを形成する、
配線基板の製造方法。 - 前記キャビティを形成する工程では、前記キャビティの底面又は前記ダミーキャビティの底面が厚さ方向において前記第1の配線層と前記第2の配線層との間に位置するように前記キャビティ又は前記ダミーキャビティを形成する、
請求項1に記載の配線基板の製造方法。 - 前記キャビティを形成する工程では、前記基準深さ検知用パターンの検知を行いながら前記基板の前記第1の表面から座繰り加工を行い、前記基準深さ検知用パターンを検知した後は、前記基準深さ検知用パターンを検知した厚さ方向での位置を基準として前記基準深さ検知用パターンの検知を行わずに所定の深さ分、更に座繰り加工を続ける、
請求項1又は2に記載の配線基板の製造方法。 - 前記基準深さ検知用パターンは、前記第1の配線層の平面方向に沿って設けられる導電パターンであり、前記キャビティの形成予定領域又は前記ダミーキャビティの形成予定領域に設けられる検知部と、当該検知部から前記基板の側面まで延在する引き回し部とを有する、
請求項1〜3の何れか一項に記載の配線基板の製造方法。 - 前記基準深さ検知用パターンの前記引き回し部は、前記検知部の外径又は幅よりも細い幅で前記基板の側面まで延在する、
請求項4に記載の配線基板の製造方法。 - 前記第1の層間接続ビアは、前記キャビティの底面に露出する第1の端部の断面積が前記第2の表面側の第2の端部の断面積よりも広くなるように形成されている、
請求項1〜5の何れか一項に記載の配線基板の製造方法。 - 前記基板は、前記第2の配線層の前記第1の絶縁層とは逆側に設けられる第2の絶縁層と、前記第2の絶縁層の前記第2の配線層とは逆側に設けられる第3の配線層と、前記第3の配線層の前記第2の絶縁層とは逆側に設けられる第3の絶縁層と、前記第3の絶縁層の前記第3の配線層とは逆側に設けられる第4の配線層と、前記第4の配線層の前記第3の絶縁層とは逆側に設けられる第4の絶縁層と、前記第4の絶縁層の前記第4の配線層とは逆側に設けられる第5の配線層と、前記第2の絶縁層を厚さ方向に貫通する貫通孔に設けられ前記第2及び第3の配線層を互いに導通する第2の層間接続ビアと、前記第3の絶縁層を厚さ方向に貫通する貫通孔に設けられ前記第3及び第4の配線層を互いに導通する第3の層間接続ビアと、前記第4の絶縁層を厚さ方向に貫通する貫通孔に設けられ前記第4及び第5の配線層を互いに導通する第4の層間接続ビアと、を更に備える、
請求項1〜6の何れか一項に記載の配線基板の製造方法。 - 前記基板は、前記第1の配線層の前記第1の絶縁層とは逆側に設けられる第5の絶縁層と、前記第5の絶縁層の前記第1の配線層とは逆に設けられる第6の配線層と、前記第5の絶縁層を厚さ方向に貫通する貫通孔に設けられ前記第1及び第6の配線層を互いに導通する第5の層間接続ビアとを更に備える、
請求項1〜7の何れか一項に記載の配線基板の製造方法。 - 前記第1の配線層が前記基板の前記第1の表面に配置される、
請求項1〜7の何れか一項に記載の配線基板の製造方法。 - 請求項1〜9の何れか一項に記載の配線基板の製造方法によって製造される前記配線基板を準備する工程と、
前記配線基板の前記キャビティ内に電子部品素子を実装する工程と、
備える、電子部品素子パッケージの製造方法。 - 第1の絶縁層と、前記第1の絶縁層の両面それぞれに設けられる第1及び第2の配線層と、前記第1の絶縁層を厚さ方向に貫通する貫通孔に設けられ前記第1及び第2の配線層を互いに導通する第1の層間接続ビアと、を少なくとも備える基板と、
前記基板の第1の表面から厚さ方向で逆側となる第2の表面に向かって開口し、前記第1の層間接続ビアの一端がその底面に露出するように設けられたキャビティと、
を備え、
前記第1の配線層には、前記キャビティの底面までの深さの基準となる基準深さ検知用パターンが設けられており、当該キャビティが前記基準深さ検知用パターンを貫通して前記基準深さ検知用パターンよりも前記基板の前記第2の表面に近づくように形成されている、配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018099086A JP2019204877A (ja) | 2018-05-23 | 2018-05-23 | 配線基板、配線基板の製造方法、及び電子部品素子パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018099086A JP2019204877A (ja) | 2018-05-23 | 2018-05-23 | 配線基板、配線基板の製造方法、及び電子部品素子パッケージの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019204877A true JP2019204877A (ja) | 2019-11-28 |
Family
ID=68727303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018099086A Pending JP2019204877A (ja) | 2018-05-23 | 2018-05-23 | 配線基板、配線基板の製造方法、及び電子部品素子パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019204877A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230009334A (ko) * | 2019-12-04 | 2023-01-17 | 주식회사 심텍 | 딥 캐비티 구조의 다층 인쇄회로기판 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08130379A (ja) * | 1994-10-31 | 1996-05-21 | Nec Corp | 多層配線基板の製造方法 |
JP2003249750A (ja) * | 2002-02-25 | 2003-09-05 | Kyocera Corp | 配線基板およびその製造方法 |
JP2017005168A (ja) * | 2015-06-12 | 2017-01-05 | イビデン株式会社 | プリント配線板およびその製造方法 |
-
2018
- 2018-05-23 JP JP2018099086A patent/JP2019204877A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08130379A (ja) * | 1994-10-31 | 1996-05-21 | Nec Corp | 多層配線基板の製造方法 |
JP2003249750A (ja) * | 2002-02-25 | 2003-09-05 | Kyocera Corp | 配線基板およびその製造方法 |
JP2017005168A (ja) * | 2015-06-12 | 2017-01-05 | イビデン株式会社 | プリント配線板およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230009334A (ko) * | 2019-12-04 | 2023-01-17 | 주식회사 심텍 | 딥 캐비티 구조의 다층 인쇄회로기판 제조 방법 |
KR102521788B1 (ko) * | 2019-12-04 | 2023-04-26 | 주식회사 심텍 | 딥 캐비티 구조의 다층 인쇄회로기판 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI482542B (zh) | 多層配線基板 | |
US9743526B1 (en) | Wiring board with stacked embedded capacitors and method of making | |
US8891245B2 (en) | Printed wiring board | |
US9282626B2 (en) | Printed circuit board and method for manufacturing the same | |
US9204552B2 (en) | Printed wiring board | |
US20150213946A1 (en) | Printed wiring board | |
US9332657B2 (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
US9113574B2 (en) | Wiring board with built-in electronic component and method for manufacturing the same | |
JP2000101245A (ja) | 積層樹脂配線基板及びその製造方法 | |
US10388451B2 (en) | Inductor component and method for manufacturing inductor component | |
US20150271923A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
KR20160111153A (ko) | 인덕터 및 인덕터의 제조 방법 | |
US9601422B2 (en) | Printed wiring board, semiconductor package, and method for manufacturing printed wiring board | |
US20150040389A1 (en) | Method for manufacturing wiring board with built-in electronic component | |
JP5555368B1 (ja) | 配線基板の製造方法 | |
US9596765B2 (en) | Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method | |
US9883599B2 (en) | Manufacturing method for multi-layer circuit board having cavity | |
KR102356810B1 (ko) | 전자부품내장형 인쇄회로기판 및 그 제조방법 | |
JP2019204877A (ja) | 配線基板、配線基板の製造方法、及び電子部品素子パッケージの製造方法 | |
KR20110131049A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2017005168A (ja) | プリント配線板およびその製造方法 | |
US20140216801A1 (en) | Method of manufacturing component-embedded substrate and component-embedded substrate manufactured by the same | |
TW201422081A (zh) | 嵌入基板之被動元件及具有嵌入之被動元件之基板 | |
KR102052761B1 (ko) | 칩 내장 기판 및 그 제조 방법 | |
KR101154605B1 (ko) | 인쇄회로기판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210423 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20211104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20211108 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20211201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220830 |