JP2019201105A - 半導体素子搭載用基板 - Google Patents
半導体素子搭載用基板 Download PDFInfo
- Publication number
- JP2019201105A JP2019201105A JP2018094740A JP2018094740A JP2019201105A JP 2019201105 A JP2019201105 A JP 2019201105A JP 2018094740 A JP2018094740 A JP 2018094740A JP 2018094740 A JP2018094740 A JP 2018094740A JP 2019201105 A JP2019201105 A JP 2019201105A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- frame group
- semiconductor element
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】多列配列されたリードフレームや枠部が連結リードで連結される半導体素子搭載用基板における、リードフレームの集積率を向上させ、反りや変形を極力抑えて、生産性を向上可能な半導体素子搭載用基板の提供。【解決手段】多列配列されたリードフレーム10nを有する第1リードフレーム群10n−3と、第1リードフレーム群を囲む枠部14と、一方向に延びた細長形状の第2リードフレーム群10n−2と、第2リードフレーム群の短手方向両端と枠部とを第2リードフレーム群の長手方向に沿う同一直線上で連結する第1連結リード13c’と、隣り合う第2リードフレーム群同士、枠部における第2リードフレーム群の長手方向に沿う両辺と第2リードフレーム群との夫々を第2リードフレーム群の長手方向略中央位置でのみ第2リードフレーム群の短手方向に沿って連結する補強リード15と、を有する。【選択図】図1
Description
本発明は、半導体素子搭載用基板に関し、特に光半導体パッケージの製造に用いる半導体素子搭載用基板に関する。
光半導体パッケージは、光の照射角度が狭く指向性が必要な信号などに使用される砲弾型、光の照射角度が広く表面実装でき液晶テレビの直下型バックライトや照明に使用されるトップビュー型、携帯電話など小型電子機器のLCDバックライトに使用されるサイドビュー型に分類することができる。
これらの光半導体パッケージのうち、トップビュー型やサイドビュー型の光半導体パッケージの製造には、個々のリードフレームをマトリックス状に多列配列させたリードフレーム群を複数組備えた、半導体素子搭載用基板が使用されている。これらのタイプの光半導体パッケージの大きさが数mm角程度であることから、半導体素子搭載用基板は、縦方向および横方向に10個以上のリードフレームが配列されたリードフレーム群を複数組備えた長方形のシート状に形成され、半導体素子搭載用基板1シートで数百個のリードフレームが形成されていることが多い。
この種の光半導体素子搭載用基板に多列配列されて形成される個々のリードフレームは、例えば、図3(a)、図3(b)に示すように、光半導体素子が搭載されるパッド部51と、パッド部51に搭載された光半導体素子の電極と電気的に接続するためのボンディングワイヤが接続されるリード部52を有している。そして、この種の半導体素子搭載用基板50は、連結リード53を介して、互いに隣り合うリードフレーム50nにおけるパッド部51又はリード部52や、多列配列されたリードフレーム群(符号省略)の外周を囲む枠部54と、枠部54に近接するリードフレーム50nにおけるパッド部51又はリード部52とが、縦・横の両方向で夫々連結された構成となっているものが多い。
このような構成を備えた従来の半導体素子搭載用基板は、例えば次の特許文献1に記載されている。
このような構成を備えた従来の半導体素子搭載用基板は、例えば次の特許文献1に記載されている。
近年、半導体素子搭載用基板は、多列配列されたリードフレームの集積率を上げて生産性を高めることが強く求められてきている。
しかし、特許文献1に記載の半導体素子搭載用基板のような、縦・横の両方向に連結リードを設けた構成では、その分、半導体素子搭載用基板内に配列しうる個々のリードフレームの数が制限されて、集積率が損なわれる。
このため、個々のリードフレームがマトリックス状に多列配列され、隣り合うリードフレーム同士や、リードフレームと枠部が連結リードを介して連結される半導体素子搭載用基板においてリードフレームの集積率を向上させるには、隣り合うリードフレーム同士や、リードフレームと枠部を連結する連結リードを必要最小限に抑えた構造が望まれる。
そこで、本発明者は、隣り合うリードフレーム同士や、リードフレームと枠部を連結する連結リードを必要最小限に抑えた構造として、隣り合うリードフレームを連結リードで連結した小リードフレーム群を構成するとともに、複数組の小リードフレーム群を縦方向に連結リードで連結した細長形状をなす中リードフレーム群を構成し、さらに、中リードフレーム群同士、中リードフレーム群と枠部と、を夫々連結する連結リードを縦方向のみに設け、横方向には設けないことで、その分、横方向の連結リードを減らす構造を着想した。
しかし、リードフレームにおける中リードフレーム群を連結リードで連結する方向を縦方向のみとする構造では、中リードフレーム群の撓みが生じ、その撓みにより各加工工程における搬送時の引っ掛かり等が生じて変形不良を起こし易いという問題がある。また、一般に、パッド部やリード部は、裏面側からハーフエッチング加工等が施されて薄肉化されることから、基材内存応力による反りを生じ易いところ、中リードフレーム群を連結リードで連結する方向を縦方向のみとする構造では、その反りを抑制することができず、大きくなってしまう。
そして、このような中リードフレーム群の撓みを原因とする搬送時の引っ掛かり等による変形不良や反りは、半導体素子搭載用基板の歩留まりを悪化させ、リードフレームの生産性向上の妨げとなる。
そして、このような中リードフレーム群の撓みを原因とする搬送時の引っ掛かり等による変形不良や反りは、半導体素子搭載用基板の歩留まりを悪化させ、リードフレームの生産性向上の妨げとなる。
本発明は、このような問題点を鑑みてなされたものであり、個々のリードフレームがマトリックス状に多列配列され、隣り合うリードフレーム同士や、リードフレームと枠部が連結リードを介して連結される半導体素子搭載用基板における、リードフレームの集積率を向上させ、且つ、撓みを原因とする搬送時の引っ掛かり等による変形不良や反りを極力抑えて、リードフレームの生産性を向上させることが可能な半導体素子搭載用基板を提供することを目的とする。
上記目的を達成するため、本発明による半導体素子搭載用基板は、マトリックス状に多列配列された複数個のリードフレームを有する第1のリードフレーム群と、前記第1のリードフレーム群の外周を囲む枠部と、を有してなる半導体素子搭載用基板であって、前記第1のリードフレーム群内において、複数個のリードフレームを有し、縦・横のいずれか一方向に延びた細長形状をなす、複数組の第2のリードフレーム群と、夫々の前記第2のリードフレーム群の短手方向両端と前記枠部における前記第2のリードフレーム群の短手方向に沿う両辺とを、該第2のリードフレーム群の長手方向に沿う同一直線上で連結する第1の連結リードと、隣り合う前記第2のリードフレーム群同士、前記枠部における前記第2のリードフレーム群の長手方向に沿う両辺と当該辺に対向する前記第2のリードフレーム群と、の夫々を、当該第2のリードフレーム群の長手方向略中央位置でのみ該第2のリードフレーム群の短手方向に沿って連結する補強リードと、を有することを特徴とする。
また、本発明の半導体素子搭載用基板においては、前記補強リードは、前記第2のリードフレーム群の短手方向に沿う同一直線上で連結するのが好ましい。
また、本発明の半導体素子搭載用基板においては、前記リードフレームは、光半導体素子が搭載されるパッド部と、前記パッド部に搭載された光半導体素子の電極と電気的に接続するためのボンディングワイヤが接続されるリード部を有し、前記補強リードは、前記リードフレームの前記パッド部と接続しているのが好ましい。
また、本発明の半導体素子搭載用基板においては、前記第2のリードフレーム群は、複数個のリードフレームを有する、複数組の第3のリードフレーム群と、隣り合う前記第3のリードフレーム群同士を前記第2のリードフレーム群の長手方向に沿って連結する第2の連結リードと、を有するのが好ましい。
また、本発明の半導体素子搭載用基板においては、前記リードフレームは、光半導体素子が搭載されるパッド部と、前記パッド部に搭載された光半導体素子の電極と電気的に接続するためのボンディングワイヤが接続されるリード部を有し、前記第3のリードフレーム群は、前記パッド部と前記リード部の配置が互いに逆向きとなって隣り合う前記リードフレーム同士を連結する第3の連結リードを有するのが好ましい。
また、本発明の半導体素子搭載用基板においては、前記リードフレームは、光半導体素子が搭載されるパッド部と、前記パッド部に搭載された光半導体素子の電極と電気的に接続するためのボンディングワイヤが接続されるリード部を有し、前記第3のリードフレーム群は、前記パッド部と前記リード部の配置が互いに同じ向きとなって隣り合う前記リードフレームにおいて対向する一方の側面同士を前記第2のリードフレーム群の長手方向に沿って連結する第3の連結リードを有するのが好ましい。
本発明によれば、個々のリードフレームがマトリックス状に多列配列され、隣り合うリードフレーム同士や、リードフレームと枠部が連結リードを介して連結される半導体素子搭載用基板における、リードフレームの集積率が向上し、且つ、撓みを原因とする搬送時の引っ掛かり等による変形不良や反りの不良が減少し、リードフレームの生産性が向上した半導体素子搭載用基板が得られる。
実施形態の説明に先立ち、本発明を導出するに至った経緯及び本発明の作用効果について詳細に説明する。
上述したように、個々のリードフレームがマトリックス状に多列配列され、隣り合うリードフレーム同士や、リードフレームと枠部が連結リードを介して連結される半導体素子搭載用基板においてリードフレームの集積率を向上させるには、隣り合うリードフレーム同士や、リードフレームと枠部を連結する連結リードを必要最小限に抑えた構造が望まれる。
そこで、本発明者は、パッド部とリード部を有する個々のリードフレームがマトリックス状に多列配列された光半導体素子搭載用基板に関し、中リードフレーム群同士、中リードフレーム群と枠部と、を夫々連結する連結リードを縦・横のいずれか一方向とする構造として、例えば、図4に示すような半導体素子搭載用基板を着想した。
図4に示す半導体素子搭載用基板10は、図4(b)に示すように、パッド部11とリード部12の配置が互いに逆向きに隣り合うリードフレーム10n同士が、連結リード13a、13bを介して連結されて1組の小リードフレーム群10n−1をなしている。また、隣り合う小リードフレーム群10n−1同士が、連結リード13cで縦方向に沿う同一直線上で連結されて、細長形状の中リードフレーム群10n−2をなしている。また、夫々の中リードフレーム群10n−2の短手方向両端10n−2aと枠部14における中リードフレーム群10n−2の短手方向に沿う夫々の辺14aとが、連結リード13cで長手方向に沿う同一直線上で連結されている。
図4に示す半導体素子搭載用基板10によれば、複数列の中リードフレーム群10n−2が枠部14に対し、縦方向のみが連結リード13cで連結され、中リードフレーム群10n−2同士や、中リードフレーム群10n−2と枠部14とが連結リードで連結されない構成にして、横方向の連結リードを減らした分、リードフレームを集積化することができる。
図4に示す半導体素子搭載用基板10は、図4(b)に示すように、パッド部11とリード部12の配置が互いに逆向きに隣り合うリードフレーム10n同士が、連結リード13a、13bを介して連結されて1組の小リードフレーム群10n−1をなしている。また、隣り合う小リードフレーム群10n−1同士が、連結リード13cで縦方向に沿う同一直線上で連結されて、細長形状の中リードフレーム群10n−2をなしている。また、夫々の中リードフレーム群10n−2の短手方向両端10n−2aと枠部14における中リードフレーム群10n−2の短手方向に沿う夫々の辺14aとが、連結リード13cで長手方向に沿う同一直線上で連結されている。
図4に示す半導体素子搭載用基板10によれば、複数列の中リードフレーム群10n−2が枠部14に対し、縦方向のみが連結リード13cで連結され、中リードフレーム群10n−2同士や、中リードフレーム群10n−2と枠部14とが連結リードで連結されない構成にして、横方向の連結リードを減らした分、リードフレームを集積化することができる。
しかし、本発明者が、試行錯誤を繰り返したところ、図4に示す構成の半導体素子搭載用基板10のように、中リードフレーム群10n−2同士や、中リードフレーム群10n−2と枠部14とが横方向の連結リードで連結されない構成とした場合、中リードフレーム群10n−2の中央部分が撓みを生じ易く、半導体素子搭載用基板の製造における、めっき加工やリフレクタ樹脂加工等の各加工工程を行う部署への搬送時に外部との機械的な接触による引っ掛かりを生じて変形不良を起こし易いことが認められた。
また、この種の光半導体素子搭載用基板は、パッド部やリード部は裏面側からハーフエッチング加工等が施されるため、リードフレームの基材内在応力による反りが生じ易い特性を有している。
しかるに、図4に示すように、中リードフレーム群10n−2同士や、中リードフレーム群10n−2と枠部14とが横方向の連結リードで連結されない構成とすると、リードフレームの基材内在応力による反りを助長させてしまう。そして、上述したような半導体素子搭載用基板の製造における、搬送時の外部との機械的な接触による引っ掛かりによる変形不良や反りは、リードフレームの歩留まりを悪化させてしまう。
しかるに、図4に示すように、中リードフレーム群10n−2同士や、中リードフレーム群10n−2と枠部14とが横方向の連結リードで連結されない構成とすると、リードフレームの基材内在応力による反りを助長させてしまう。そして、上述したような半導体素子搭載用基板の製造における、搬送時の外部との機械的な接触による引っ掛かりによる変形不良や反りは、リードフレームの歩留まりを悪化させてしまう。
そこで、本発明者は、中リードフレーム群の撓みや反りを軽減するために、図4に示した構成における中リードフレーム群同士、及び中リードフレーム群と枠部とを、横方向の連結リードで連結することについて検討・考察を行った。
しかし、中リードフレーム群同士、及び中リードフレーム群と枠部とを、横方向の連結リードで連結する構成としたのでは、その分、連結リードを設ける長さが横方向に必要となり、リードフレームの集積化が阻害されてしまう。
連結リードは、半導体パッケージの製造工程において、最終的な個々の半導体パッケージに個片化する際に切断される部位であるが、切断されるまでは、半導体素子搭載用基板における連結するパッド部やリード部の変形や反りを防止するために、ある程度の強度が求められる。このため、連結リードは、所定の長さや幅を有さざるを得ず、従来、連結リードを切断するためのブレードの切断幅を0.3mm〜0.5mm程度は設けざるを得なかった。
従って、連結リードを設けた長さ分、リードフレームの集積化が阻害されることは避けられない。
連結リードは、半導体パッケージの製造工程において、最終的な個々の半導体パッケージに個片化する際に切断される部位であるが、切断されるまでは、半導体素子搭載用基板における連結するパッド部やリード部の変形や反りを防止するために、ある程度の強度が求められる。このため、連結リードは、所定の長さや幅を有さざるを得ず、従来、連結リードを切断するためのブレードの切断幅を0.3mm〜0.5mm程度は設けざるを得なかった。
従って、連結リードを設けた長さ分、リードフレームの集積化が阻害されることは避けられない。
ここで、本発明者は、図4に示した、中リードフレーム群10n−2同士や、中リードフレーム群10n−2と枠部14とが横方向の連結リードで連結されない構成において、中リードフレーム群10n−2同士の間隔や、中リードフレーム群10n−2と枠部14との間隔を、図4に示した半導体素子搭載用基板におけるものと同じで、0.3mmよりも短い長さにしながら、中リードフレーム群10n−2における長手方向の所定位置を補強リードで横方向に連結するリードフレームのパターンを着想した。
その場合、中リードフレーム群10n−2同士や、中リードフレーム群10n−2と枠部14とを長手方向の所定位置で横方向に連結する補強リードは、ブレードの切断幅を満たさないため、ブレードを用いては切断ができなくなる。そして、補強リードで横方向に連結される中リードフレーム群における長手方向の所定位置に配置されるリードフレームは、半導体パッケージの製造に用いることができなくなる虞があり、その分、歩留まりが悪くなることが懸念される。
しかし、中リードフレーム群10n−2同士や、中リードフレーム群10n−2と枠部14とを長手方向の所定位置で横方向に連結する補強リードを設ければ、中リードフレーム群の撓みが抑えられ、リードフレームの製造におけるめっき加工やリフレクタ樹脂加工等の各加工工程における搬送時に外部と機械的な接触による引っ掛かりや、反りを生じ難くなる。
また、補強リードで横方向に連結される中リードフレーム群における長手方向の所定位置に配置されるリードフレームは、半導体パッケージの製造に用いることができなくなるとしても、補強リードで横方向に連結されるリードフレームを、例えば一つの行方向に配置されたリードフレームのみに特定すれば、その特定したリードフレームを半導体パッケージの製造に用いなくても、図4に示した、中リードフレーム群10n−2同士や、中リードフレーム群10n−2と枠部14とが横方向の連結リードで連結されない構成と比較して、撓みを原因とする搬送時の引っ掛かり等による変形不良や反りの不良によるリードフレーム全体の歩留まりは、悪化せず、むしろ向上すると考えられる。
また、補強リードで横方向に連結される中リードフレーム群における長手方向の所定位置に配置されるリードフレームは、半導体パッケージの製造に用いることができなくなるとしても、補強リードで横方向に連結されるリードフレームを、例えば一つの行方向に配置されたリードフレームのみに特定すれば、その特定したリードフレームを半導体パッケージの製造に用いなくても、図4に示した、中リードフレーム群10n−2同士や、中リードフレーム群10n−2と枠部14とが横方向の連結リードで連結されない構成と比較して、撓みを原因とする搬送時の引っ掛かり等による変形不良や反りの不良によるリードフレーム全体の歩留まりは、悪化せず、むしろ向上すると考えられる。
そして、補強リードで横方向に連結される中リードフレーム群のリードフレームは、予め半導体素子を搭載しないダミーリードフレームとして扱うようにすれば、半導体パッケージ製造工程において、半導体素子のロスを防げると考えられる。
このような考察過程を経て、本発明者は、本発明の半導体素子搭載用基板を導出するに至った。
本発明の半導体素子搭載用基板は、マトリックス状に多列配列された複数個のリードフレームを有する第1のリードフレーム群と、第1のリードフレーム群の外周を囲む枠部と、を有してなる半導体素子搭載用基板であって、第1のリードフレーム群内において、複数個のリードフレームを有し、縦・横のいずれか一方向に延びた細長形状をなす、複数組の第2のリードフレーム群と、夫々の第2のリードフレーム群の短手方向両端と枠部における第2のリードフレーム群の短手方向に沿う両辺とを、第2のリードフレーム群の長手方向に沿う同一直線上で連結する第1の連結リードと、隣り合う第2のリードフレーム群同士、枠部における第2のリードフレーム群の長手方向に沿う両辺と当該辺に対向する第2のリードフレーム群と、の夫々を、当該第2のリードフレーム群の長手方向略中央位置でのみ第2のリードフレーム群の短手方向に沿って連結する補強リードと、を有する。
好ましくは、補強リードは、第2のリードフレーム群の短手方向に沿う同一直線上で連結する。
本発明の半導体素子搭載用基板は、マトリックス状に多列配列された複数個のリードフレームを有する第1のリードフレーム群と、第1のリードフレーム群の外周を囲む枠部と、を有してなる半導体素子搭載用基板であって、第1のリードフレーム群内において、複数個のリードフレームを有し、縦・横のいずれか一方向に延びた細長形状をなす、複数組の第2のリードフレーム群と、夫々の第2のリードフレーム群の短手方向両端と枠部における第2のリードフレーム群の短手方向に沿う両辺とを、第2のリードフレーム群の長手方向に沿う同一直線上で連結する第1の連結リードと、隣り合う第2のリードフレーム群同士、枠部における第2のリードフレーム群の長手方向に沿う両辺と当該辺に対向する第2のリードフレーム群と、の夫々を、当該第2のリードフレーム群の長手方向略中央位置でのみ第2のリードフレーム群の短手方向に沿って連結する補強リードと、を有する。
好ましくは、補強リードは、第2のリードフレーム群の短手方向に沿う同一直線上で連結する。
本発明の半導体素子搭載用基板のように、隣り合う第2のリードフレーム群同士、枠部における細長形状をなす第2のリードフレーム群の長手方向に沿う両辺と当該辺に対向する第2のリードフレーム群と、の夫々を、当該第2のリードフレーム群の長手方向略中央位置でのみ第2のリードフレーム群の短手方向に沿って連結する補強リードを有した構成とすれば、細長形状をなす第2のリードフレーム群の撓みが抑えられ、リードフレームの製造におけるめっき加工やリフレクタ樹脂加工等の各加工工程における搬送時に外部と機械的な接触による引っ掛かり等による変形不良を生じ難くなり、また、細長形状をなす第2のリードフレーム群の反りも軽減される。
また、本発明の半導体素子搭載用基板のように、補強リードが連結する位置を第2のリードフレーム群の長手方向略中央位置でのみに特定すれば、ブレードの切断幅を満たさず、ブレードでは切断が難しい長さの補強リードで連結されるリードフレームの個数を最小数に抑えることができ、補強リードで連結されるリードフレームを半導体パッケージの製造に用いなくても、図4に示した、中リードフレーム群10n−2同士や、中リードフレーム群10n−2と枠部14とが横方向の連結リードで連結されない構成と比較して、撓みを原因とする搬送時の引っ掛かり等による変形不良や反りの不良によるリードフレーム全体の歩留まりは、悪化せず、むしろ向上する。
また、補強リードで連結されるリードフレームは、ダミーリードフレームとして、半導体パッケージ製造工程において、半導体素子を搭載しない領域として扱うようにすれば、半導体素子のロスを防げる。
このため、本発明の半導体素子搭載用基板のようにすれば、個々のリードフレームがマトリックス状に多列配列され、個々のリードフレームや枠部が連結リードを介して連結された半導体素子搭載用基板における、リードフレームの集積率が向上し、且つ、反りや変形の不良が減少し、リードフレームの生産性が向上する。
また、補強リードで連結されるリードフレームは、ダミーリードフレームとして、半導体パッケージ製造工程において、半導体素子を搭載しない領域として扱うようにすれば、半導体素子のロスを防げる。
このため、本発明の半導体素子搭載用基板のようにすれば、個々のリードフレームがマトリックス状に多列配列され、個々のリードフレームや枠部が連結リードを介して連結された半導体素子搭載用基板における、リードフレームの集積率が向上し、且つ、反りや変形の不良が減少し、リードフレームの生産性が向上する。
また、本発明の半導体素子搭載用基板においては、好ましくは、リードフレームは、光半導体素子が搭載されるパッド部と、パッド部に搭載された光半導体素子の電極と電気的に接続するためのボンディングワイヤが接続されるリード部を有し、補強リードは、リードフレームのパッド部と接続している。
リードフレームのリード部とパッド部は、通常、パッド部の方が大きな面積を有しているため、補強リードを面積の小さなリード部と接続させるよりも面積の大きなパッド部と接続させた構成とする方が外力に対する変形を防止し易くなる。
リードフレームのリード部とパッド部は、通常、パッド部の方が大きな面積を有しているため、補強リードを面積の小さなリード部と接続させるよりも面積の大きなパッド部と接続させた構成とする方が外力に対する変形を防止し易くなる。
また、本発明の半導体素子搭載用基板においては、好ましくは、第2のリードフレーム群は、複数個のリードフレームを有する、複数組の第3のリードフレーム群と、隣り合う第3のリードフレーム群同士を第2のリードフレーム群の長手方向に沿って連結する第2の連結リードと、を有する。
このようにすれば、第2のリードフレーム群同士が、縦・横の一方向のみ連結リードで連結され、縦・横の他方向の連結リードが減る分、集積化を図ることができる。
このようにすれば、第2のリードフレーム群同士が、縦・横の一方向のみ連結リードで連結され、縦・横の他方向の連結リードが減る分、集積化を図ることができる。
また、本発明の半導体素子搭載用基板においては、好ましくは、リードフレームは、光半導体素子が搭載されるパッド部と、パッド部に搭載された光半導体素子の電極と電気的に接続するためのボンディングワイヤが接続されるリード部を有し、第3のリードフレーム群は、パッド部とリード部の配置が互いに逆向きとなって隣り合うリードフレーム同士を連結する第3の連結リードを有する。
このようにすれば、第2のリードフレーム群における各リードフレーム同士を、各リードフレームのパッド部とリード部のバランスをとって連結することができる。
このようにすれば、第2のリードフレーム群における各リードフレーム同士を、各リードフレームのパッド部とリード部のバランスをとって連結することができる。
また、本発明の半導体素子搭載用基板においては、好ましくは、リードフレームは、光半導体素子が搭載されるパッド部と、パッド部に搭載された光半導体素子の電極と電気的に接続するためのボンディングワイヤが接続されるリード部を有し、第3のリードフレーム群は、パッド部とリード部の配置が互いに同じ向きとなって隣り合うリードフレームにおいて対向する一方の側面同士を第2のリードフレーム群の長手方向に沿って連結する第3の連結リードを有する。
このようにすれば、第2のリードフレーム群における各リードフレーム同士を連結するための連結リードの数を減らすことができる。
このようにすれば、第2のリードフレーム群における各リードフレーム同士を連結するための連結リードの数を減らすことができる。
以下、本発明の実施形態について、図面を用いて説明する。
図1は本発明の一実施形態にかかる半導体素子搭載用基板の構成を概略的に示す図で、(a)は半導体素子搭載用基板における個々のリードフレーム群の配置を概念的に示す平面図、(b)は(a)の要部拡大図である。図2は図1の変形例にかかる半導体素子搭載用基板における要部拡大図である。
図1は本発明の一実施形態にかかる半導体素子搭載用基板の構成を概略的に示す図で、(a)は半導体素子搭載用基板における個々のリードフレーム群の配置を概念的に示す平面図、(b)は(a)の要部拡大図である。図2は図1の変形例にかかる半導体素子搭載用基板における要部拡大図である。
本実施形態の半導体素子搭載用基板10は、第1のリードフレーム群10n−3と、枠部14と、第1の連結リード13c(図4の例の枠部14と接続する連結リード13cに相当)と、補強リード15を有している。
第1のリードフレーム群10n−3は、マトリックス状に多列配列された複数個のリードフレーム10nを有している。
リードフレーム10nは、光半導体素子が搭載されるパッド部11と、パッド部11に搭載された光半導体素子の電極と電気的に接続するためのボンディングワイヤが接続されるリード部12を有している。
枠部14は、第1のリードフレーム群10n−3の外周を囲んでいる。
また、第1のリードフレーム群10n−3内には、複数組の第2のリードフレーム群10n−2(図4の例の中リードフレーム群10n−2に相当)が形成されている。
第1のリードフレーム群10n−3は、マトリックス状に多列配列された複数個のリードフレーム10nを有している。
リードフレーム10nは、光半導体素子が搭載されるパッド部11と、パッド部11に搭載された光半導体素子の電極と電気的に接続するためのボンディングワイヤが接続されるリード部12を有している。
枠部14は、第1のリードフレーム群10n−3の外周を囲んでいる。
また、第1のリードフレーム群10n−3内には、複数組の第2のリードフレーム群10n−2(図4の例の中リードフレーム群10n−2に相当)が形成されている。
第2のリードフレーム群10n−2は、複数個のリードフレーム10nを有し、縦・横のいずれか一方向(ここでは、縦方向)に延びた細長形状をなしている。
また、第2のリードフレーム群10n−2は、複数組の第3のリードフレーム群10n−1(図4の例の小リードフレーム群10n−1に相当)と、第2の連結リード13c’(図4の例の隣り合う小リードフレーム群10−1同士を縦方向に連結する連結リード13cに相当)とを有している。
第2の連結リード13c’は、隣り合う第3のリードフレーム群10n−1同士を、第2のリードフレーム群10n−2の長手方向に沿う同一直線上で連結している。
第3のリードフレーム群10n−1は、第3の連結リード13a、13b(図4の例の連結リード13a、13bに相当)を有している。
第3の連結リード13a、13bは、パッド部11とリード部12の配置が互いに逆向きとなって隣り合うリードフレーム10n同士を連結している。
第1の連結リード13cは、夫々の第2のリードフレーム群10n−2の短手方向両端10n−2aと枠部14における第2のリードフレーム群10n−2の短手方向に沿う両辺14aとを、第2のリードフレーム群10n−2の長手方向に沿う同一直線上で連結している。
また、第2のリードフレーム群10n−2は、複数組の第3のリードフレーム群10n−1(図4の例の小リードフレーム群10n−1に相当)と、第2の連結リード13c’(図4の例の隣り合う小リードフレーム群10−1同士を縦方向に連結する連結リード13cに相当)とを有している。
第2の連結リード13c’は、隣り合う第3のリードフレーム群10n−1同士を、第2のリードフレーム群10n−2の長手方向に沿う同一直線上で連結している。
第3のリードフレーム群10n−1は、第3の連結リード13a、13b(図4の例の連結リード13a、13bに相当)を有している。
第3の連結リード13a、13bは、パッド部11とリード部12の配置が互いに逆向きとなって隣り合うリードフレーム10n同士を連結している。
第1の連結リード13cは、夫々の第2のリードフレーム群10n−2の短手方向両端10n−2aと枠部14における第2のリードフレーム群10n−2の短手方向に沿う両辺14aとを、第2のリードフレーム群10n−2の長手方向に沿う同一直線上で連結している。
補強リード15は、第2のリードフレーム群10n−2の長手方向略中央位置に位置する夫々のリードフレーム10n(ここでは、図1(a)における縦方向の上から6番目)のパッド部11と接続している。
そして、補強リード15は、隣り合う第2のリードフレーム群10n−2同士、枠部14における第2のリードフレーム群10n−2の長手方向に沿う両辺14bと当該辺に対向する第2のリードフレーム群10n−2と、の夫々を、当該第2のリードフレーム群10n−2の長手方向略中央位置でのみ第2のリードフレーム群10n−2の短手方向に沿う同一直線上で連結している。
そして、補強リード15は、隣り合う第2のリードフレーム群10n−2同士、枠部14における第2のリードフレーム群10n−2の長手方向に沿う両辺14bと当該辺に対向する第2のリードフレーム群10n−2と、の夫々を、当該第2のリードフレーム群10n−2の長手方向略中央位置でのみ第2のリードフレーム群10n−2の短手方向に沿う同一直線上で連結している。
本実施形態の半導体素子搭載用基板10によれば、隣り合う第2のリードフレーム群10n−2同士、枠部14における細長形状をなす第2のリードフレーム群10n−2の長手方向に沿う両辺14aと当該辺14aに対向する第2のリードフレーム群10n−2と、の夫々を、当該第2のリードフレーム群10n−2の長手方向略中央位置でのみ第2のリードフレーム群10n−2の短手方向に沿って連結する補強リード15を有した構成としたので、細長形状をなす第2のリードフレーム群10n−2の撓みが抑えられ、リードフレームの製造におけるめっき加工やリフレクタ樹脂加工等の各加工工程における搬送時に外部と機械的な接触による引っ掛かり等による変形不良を生じ難くなる。
また、本実施形態の半導体素子搭載用基板10によれば、補強リード15が連結する位置を第2のリードフレーム群10n−2の長手方向略中央位置(ここでは、図1(a)における縦方向の上から6番目)の一つの行方向に配置されたリードフレームのみに特定したので、ブレードの切断幅を満たさず、ブレードでは切断が難しい長さの連結リードで連結されるリードフレームの個数を最小数に抑えることができ、補強リードで連結されるリードフレームを半導体パッケージの製造に用いなくても、図4に示した、中リードフレーム群10n−2同士や、中リードフレーム群10n−2と枠部14とが横方向の連結リードで連結されない構成と比較して、撓みを原因とする搬送時の引っ掛かり等による変形不良や反りの不良によるリードフレーム全体の歩留まりは、悪化せず、むしろ向上する。
また、連結リードで連結されるリードフレームは、ダミーリードフレームとして、半導体パッケージ製造工程において、半導体素子を搭載しない領域として扱うようにすることで、半導体素子のロスを防げる。
このため、本実施形態の半導体素子搭載用基板によれば、個々のリードフレームがマトリックス状に多列配列され、個々のリードフレームや枠部が連結リードを介して連結された半導体素子搭載用基板における、リードフレームの集積率が向上し、且つ、反りや変形の不良が減少し、リードフレームの生産性が向上する。
また、本実施形態の半導体素子搭載用基板10によれば、補強リード15が連結する位置を第2のリードフレーム群10n−2の長手方向略中央位置(ここでは、図1(a)における縦方向の上から6番目)の一つの行方向に配置されたリードフレームのみに特定したので、ブレードの切断幅を満たさず、ブレードでは切断が難しい長さの連結リードで連結されるリードフレームの個数を最小数に抑えることができ、補強リードで連結されるリードフレームを半導体パッケージの製造に用いなくても、図4に示した、中リードフレーム群10n−2同士や、中リードフレーム群10n−2と枠部14とが横方向の連結リードで連結されない構成と比較して、撓みを原因とする搬送時の引っ掛かり等による変形不良や反りの不良によるリードフレーム全体の歩留まりは、悪化せず、むしろ向上する。
また、連結リードで連結されるリードフレームは、ダミーリードフレームとして、半導体パッケージ製造工程において、半導体素子を搭載しない領域として扱うようにすることで、半導体素子のロスを防げる。
このため、本実施形態の半導体素子搭載用基板によれば、個々のリードフレームがマトリックス状に多列配列され、個々のリードフレームや枠部が連結リードを介して連結された半導体素子搭載用基板における、リードフレームの集積率が向上し、且つ、反りや変形の不良が減少し、リードフレームの生産性が向上する。
また、本実施形態の半導体素子搭載用基板によれば、リードフレーム10nが、光半導体素子が搭載されるパッド部11と、パッド部11に搭載された光半導体素子の電極と電気的に接続するためのボンディングワイヤが接続されるリード部12を有し、補強リード15が、リードフレーム10nのパッド部11と接続する構成としたので、補強リード15を面積の小さなリード部12と接続させるよりも、外力に対する変形を防止し易くなる。
また、本実施形態の半導体素子搭載用基板によれば、第2のリードフレーム群10n−2を、複数個のリードフレーム10nを有する、複数組の第3のリードフレーム群10n−1と、隣り合う第3のリードフレーム群10n−1同士を第2のリードフレーム群10n−2の長手方向に沿って連結する第2の連結リード13c’と、を有する構成としたので、第2のリードフレーム群10n−2同士が、縦・横の一方向(ここでは、縦方向)のみ連結リードで連結され、縦・横の他方向(ここでは、横方向)の連結リードが減る分、集積化を図ることができる。
また、本実施形態の半導体素子搭載用基板によれば、第3のリードフレーム群10n−1を、パッド部11とリード部12の配置が互いに逆向きとなって隣り合うリードフレーム10n同士を連結する第3の連結リード13a、13bを有する構成としたので、第2のリードフレーム群10n−2における各リードフレーム10n同士を、パッド部11とリード部12のバランスをとって連結することができる。
なお、本実施形態の半導体素子搭載用基板は、隣り合う第2のリードフレーム群同士、枠部における細長形状をなす第2のリードフレーム群の長手方向に沿う両辺と当該辺に対向する第2のリードフレーム群と、の夫々を、当該第2のリードフレーム群の長手方向略中央位置でのみ第2のリードフレーム群の短手方向に沿って連結する補強リードを有した構成であれば、図1の例に限定されるものではない。
例えば、隣り合う第3のリードフレーム群10n−1同士を連結する第2の連結リード13c’の配置や個数は、どのようなものであってもよい。
また、例えば、図2に示すように、第3のリードフレーム群10n−1は、パッド部11とリード部12の配置が互いに同じ向きとなって隣り合うリードフレーム10nにおいて対向する一方の側面同士を第2のリードフレーム群10n−2の長手方向に沿って連結する第3の連結リード13a’を有する構成であってもよい。また、図2の例では、第2の連結リード13c’は、第3の連結リード13a’とともに同一直線上に配置された構成としたが、第2の連結リード13c’は、第3の連結リード13a’とは同一直線上から外れた位置に配置された構成であってもよい。
また、補強リード15の幅は、0.05mm〜0.30mmとするのが好ましい。このようにすれば、補強リードが接続するリードフレームを一つの行方向に配置されたリードフレームのみに特定しながら、細長形状をなす第2のリードフレーム群10n−2の撓みや、反りを確実に低減することができる。
また、図1、図2の半導体素子搭載用基板では、補強リード15は、第2のリードフレーム群10n−2の短手方向に沿う同一直線上で連結する構成としたが、第2のリードフレーム群10n−1の長手方向略中央位置でのみ第2のリードフレーム群10n−1の短手方向に沿って連結する構成であれば、必ずしも同一直線上で連結した構成でなくてもよく、例えば、所定箇所の補強リード15が一つの直線上からずれた位置で、隣り合う第2のリードフレーム群10n−2同士を連結する構成であってもよい。
例えば、隣り合う第3のリードフレーム群10n−1同士を連結する第2の連結リード13c’の配置や個数は、どのようなものであってもよい。
また、例えば、図2に示すように、第3のリードフレーム群10n−1は、パッド部11とリード部12の配置が互いに同じ向きとなって隣り合うリードフレーム10nにおいて対向する一方の側面同士を第2のリードフレーム群10n−2の長手方向に沿って連結する第3の連結リード13a’を有する構成であってもよい。また、図2の例では、第2の連結リード13c’は、第3の連結リード13a’とともに同一直線上に配置された構成としたが、第2の連結リード13c’は、第3の連結リード13a’とは同一直線上から外れた位置に配置された構成であってもよい。
また、補強リード15の幅は、0.05mm〜0.30mmとするのが好ましい。このようにすれば、補強リードが接続するリードフレームを一つの行方向に配置されたリードフレームのみに特定しながら、細長形状をなす第2のリードフレーム群10n−2の撓みや、反りを確実に低減することができる。
また、図1、図2の半導体素子搭載用基板では、補強リード15は、第2のリードフレーム群10n−2の短手方向に沿う同一直線上で連結する構成としたが、第2のリードフレーム群10n−1の長手方向略中央位置でのみ第2のリードフレーム群10n−1の短手方向に沿って連結する構成であれば、必ずしも同一直線上で連結した構成でなくてもよく、例えば、所定箇所の補強リード15が一つの直線上からずれた位置で、隣り合う第2のリードフレーム群10n−2同士を連結する構成であってもよい。
以下、本発明の実施例と比較例の半導体素子搭載用基板を説明する。
実施例1
基材をなす金属板として、厚さ30μmの銅系材料を用いて、図1に示したパターンに対応する露光パターンが描画されたガラスマスクを用いて金属板の両面のレジスト層を露光、現像し、エッチング用レジストマスクを形成し、次いで、第二塩化鉄液を用いてエッチングを行うことにより、隣り合う第2のリードフレーム群10n−2同士、枠部14における細長形状をなす第2のリードフレーム群10n−2の長手方向に沿う両辺と当該辺に対向する第2のリードフレーム群10n−2と、の夫々を、当該第2のリードフレーム群10n−2の長手方向略中央位置でのみ第2のリードフレーム群10n−2の短手方向に沿う同一直線上で連結する補強リード15を有した形状を作製した。
次に、エッチング用レジストマスクを除去し、同じめっき装置を用いて、ニッケルを1.0μm、パラジウムを0.03μm、金を0.003μm、銀を3.0μmの厚さで順にめっき加工を施して積層めっきを形成し、縦方向に12個、横方向に16個、合計192個のリードフレームがマトリックス状に配設された実施例1の半導体素子搭載用基板を得た。
実施例1
基材をなす金属板として、厚さ30μmの銅系材料を用いて、図1に示したパターンに対応する露光パターンが描画されたガラスマスクを用いて金属板の両面のレジスト層を露光、現像し、エッチング用レジストマスクを形成し、次いで、第二塩化鉄液を用いてエッチングを行うことにより、隣り合う第2のリードフレーム群10n−2同士、枠部14における細長形状をなす第2のリードフレーム群10n−2の長手方向に沿う両辺と当該辺に対向する第2のリードフレーム群10n−2と、の夫々を、当該第2のリードフレーム群10n−2の長手方向略中央位置でのみ第2のリードフレーム群10n−2の短手方向に沿う同一直線上で連結する補強リード15を有した形状を作製した。
次に、エッチング用レジストマスクを除去し、同じめっき装置を用いて、ニッケルを1.0μm、パラジウムを0.03μm、金を0.003μm、銀を3.0μmの厚さで順にめっき加工を施して積層めっきを形成し、縦方向に12個、横方向に16個、合計192個のリードフレームがマトリックス状に配設された実施例1の半導体素子搭載用基板を得た。
比較例1
図4に示したパターンに対応する露光パターンが描画されたガラスマスクを用いる以外は、実施例1と略同様の作製手順、方法で、比較例1の半導体素子搭載用基板を得た。
図4に示したパターンに対応する露光パターンが描画されたガラスマスクを用いる以外は、実施例1と略同様の作製手順、方法で、比較例1の半導体素子搭載用基板を得た。
変形と反りの評価
上述した方法により作製した実施例1、比較例1の夫々1000シートの半導体素子搭載用基板を用いて、変形と反りを評価した。
詳しくは、投影機や顕微鏡を用いて半導体素子搭載用基板を観察し、リードフレームの設計上の位置に対して30μm以上のズレが確認された場合を変形不良とした。また、半導体素子搭載用基板を1シートずつ金属製定盤上に置き、当該半導体素子搭載用基板と金属製定盤との間に0.15mmのすき間ゲージが入る場合を反り不良とした。
上述した方法により作製した実施例1、比較例1の夫々1000シートの半導体素子搭載用基板を用いて、変形と反りを評価した。
詳しくは、投影機や顕微鏡を用いて半導体素子搭載用基板を観察し、リードフレームの設計上の位置に対して30μm以上のズレが確認された場合を変形不良とした。また、半導体素子搭載用基板を1シートずつ金属製定盤上に置き、当該半導体素子搭載用基板と金属製定盤との間に0.15mmのすき間ゲージが入る場合を反り不良とした。
比較例1の半導体素子搭載用基板1000シートを評価した結果、210シートが変形および反りの不良と判定され、収率は79.0%であった。
これに対し、実施例1の半導体素子搭載用基板1000シートを評価した結果、8シートが変形および反りの不良と判定され、収率は99.2%であった。また、992シートの半導体素子搭載用基板における連結リードに接続する第2のリードフレーム群の長手方向中央位置のリードフレームをダミーリードフレームとして除外して、収率を計算しても、その場合の収率は、91%({(192−16)×992}÷(192×1000))であり、比較例1の収率79.0%を大きく上回った。
これに対し、実施例1の半導体素子搭載用基板1000シートを評価した結果、8シートが変形および反りの不良と判定され、収率は99.2%であった。また、992シートの半導体素子搭載用基板における連結リードに接続する第2のリードフレーム群の長手方向中央位置のリードフレームをダミーリードフレームとして除外して、収率を計算しても、その場合の収率は、91%({(192−16)×992}÷(192×1000))であり、比較例1の収率79.0%を大きく上回った。
これらの評価結果から、実施例1の半導体素子搭載用基板によれば、比較例1と比べてリードフレームの集積率が向上し、且つ、反りや変形の不良が減少し、生産性が向上すること、及び、搭載用基板1シート内のダミーリードフレームによる歩留まりの減少は、半導体搭載用基板全シートにおけるリードフレームの収率向上効果に比べて僅かなものであることが認められる。
上記実施形態や実施例では、光半導体素子搭載用基板について説明したが、本発明の半導体素子搭載用基板は、リードフレームが集積化されたその他の半導体素子搭載用基板を製造することが求められる分野にも有用である。
10 半導体素子搭載用基板
10n リードフレーム
10n−1 第3のリードフレーム群(小リードフレーム群)
10n−2 第2のリードフレーム群(中リードフレーム群)
10n−2a 短手方向両端
10n−3 第1のリードフレーム群
11 パッド部
12 リード部
13a、13b、13c、13a’、13c’ 連結リード
14 枠部
14a リードフレーム群10n−2の短手方向に沿う辺
15 補強リード
50 半導体素子搭載用基板
51 パッド部
52 リード部
53 連結リード
54 枠部
10n リードフレーム
10n−1 第3のリードフレーム群(小リードフレーム群)
10n−2 第2のリードフレーム群(中リードフレーム群)
10n−2a 短手方向両端
10n−3 第1のリードフレーム群
11 パッド部
12 リード部
13a、13b、13c、13a’、13c’ 連結リード
14 枠部
14a リードフレーム群10n−2の短手方向に沿う辺
15 補強リード
50 半導体素子搭載用基板
51 パッド部
52 リード部
53 連結リード
54 枠部
Claims (6)
- マトリックス状に多列配列された複数個のリードフレームを有する第1のリードフレーム群と、前記第1のリードフレーム群の外周を囲む枠部と、を有してなる半導体素子搭載用基板であって、
前記第1のリードフレーム群内において、複数個のリードフレームを有し、縦・横のいずれか一方向に延びた細長形状をなす、複数組の第2のリードフレーム群と、
夫々の前記第2のリードフレーム群の短手方向両端と前記枠部における前記第2のリードフレーム群の短手方向に沿う両辺とを、該第2のリードフレーム群の長手方向に沿う同一直線上で連結する第1の連結リードと、
隣り合う前記第2のリードフレーム群同士、前記枠部における前記第2のリードフレーム群の長手方向に沿う両辺と当該辺に対向する前記第2のリードフレーム群と、の夫々を、当該第2のリードフレーム群の長手方向略中央位置でのみ該第2のリードフレーム群の短手方向に沿って連結する補強リードと、
を有することを特徴とする半導体素子搭載用基板。 - 前記補強リードは、前記第2のリードフレーム群の短手方向に沿う同一直線上で連結することを特徴とする請求項1に記載の半導体素子搭載用基板。
- 前記リードフレームは、光半導体素子が搭載されるパッド部と、前記パッド部に搭載された光半導体素子の電極と電気的に接続するためのボンディングワイヤが接続されるリード部を有し、
前記補強リードは、前記リードフレームの前記パッド部と接続していることを特徴とする請求項1又は2に記載の半導体素子搭載用基板。 - 前記第2のリードフレーム群は、
複数個のリードフレームを有する、複数組の第3のリードフレーム群と、
隣り合う前記第3のリードフレーム群同士を前記第2のリードフレーム群の長手方向に沿って連結する第2の連結リードと、
を有することを特徴とする請求項1〜3のいずれかに記載の半導体素子搭載用基板。 - 前記リードフレームは、光半導体素子が搭載されるパッド部と、前記パッド部に搭載された光半導体素子の電極と電気的に接続するためのボンディングワイヤが接続されるリード部を有し、
前記第3のリードフレーム群は、
前記パッド部と前記リード部の配置が互いに逆向きとなって隣り合う前記リードフレーム同士を連結する第3の連結リードを有することを特徴とする請求項1〜4のいずれかに記載の半導体素子搭載用基板。 - 前記リードフレームは、光半導体素子が搭載されるパッド部と、前記パッド部に搭載された光半導体素子の電極と電気的に接続するためのボンディングワイヤが接続されるリード部を有し、
前記第3のリードフレーム群は、
前記パッド部と前記リード部の配置が互いに同じ向きとなって隣り合う前記リードフレームにおいて対向する一方の側面同士を第2のリードフレーム群の長手方向に沿って連結することを特徴とする請求項1〜4のいずれかに記載の半導体素子搭載用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018094740A JP2019201105A (ja) | 2018-05-16 | 2018-05-16 | 半導体素子搭載用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018094740A JP2019201105A (ja) | 2018-05-16 | 2018-05-16 | 半導体素子搭載用基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019201105A true JP2019201105A (ja) | 2019-11-21 |
Family
ID=68612316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018094740A Pending JP2019201105A (ja) | 2018-05-16 | 2018-05-16 | 半導体素子搭載用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019201105A (ja) |
-
2018
- 2018-05-16 JP JP2018094740A patent/JP2019201105A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100933346B1 (ko) | 와이어링 기판, 반도체 장치 및 이를 제조하는 방법 | |
US9735106B2 (en) | Semiconductor lead frame, semiconductor package, and manufacturing method thereof | |
JP2014135409A (ja) | リードフレーム | |
JP4615282B2 (ja) | 半導体パッケージの製造方法 | |
JP4526888B2 (ja) | 配線基板の連結構造 | |
US20140291826A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2017005226A (ja) | Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法 | |
JP2013232592A (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP2019201105A (ja) | 半導体素子搭載用基板 | |
US20110095405A1 (en) | Lead frame and intermediate product of semiconductor device | |
US9318356B2 (en) | Substrate strip | |
JP6071034B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP2017157644A (ja) | 多列型led用リードフレーム | |
JP5893351B2 (ja) | プリント回路板 | |
JP2017010961A (ja) | Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法 | |
JP2018093090A (ja) | 多列型led用リードフレーム | |
JP2015225869A (ja) | 半導体装置 | |
JP2017157645A (ja) | 多列型led用リードフレーム | |
WO2011074684A1 (ja) | 基板およびそれを用いた回路装置の製造方法 | |
JP2015159273A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
WO2019082608A1 (ja) | 撮像素子実装基板 | |
US20240170367A1 (en) | Semiconductor device | |
JP5884506B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
JP5618285B2 (ja) | リードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板 | |
KR101119305B1 (ko) | 더미영역을 포함하는 반도체 패키지 기판 |